JP2007306639A - 電源装置および検出電圧変換回路 - Google Patents

Abstract

【課題】複数のスイッチングレギュレータなどにより正負の出力電圧を得る場合に、その各出力電圧の安定化が確保でき、基準電圧生成回路を共通化できる電源装置の提供
【解決手段】シリーズレギュレータ１は、正の入力電圧ＶＩＮに基づいてそれと同極性の正の出力電圧ＶＯＵＴ１を生成出力する。スイッチングレギュレータ２は、入力電圧ＶＩＮに基づいてそれと同極性の正の出力電圧ＶＯＵＴ２を生成出力する。スイッチングレギュレータ３は、入力電圧ＶＩＮに基づいてそれと逆極性の負の出力電圧ＶＯＵＴ３を生成出力する。スイッチングレギュレータ３には、検出電圧変換回路３２を設けている。検出電圧変換回路３２は、出力電圧検出回路３１の検出電圧ＶＦＢ３の基準を入力電圧ＶＩＮからグランド電位ＶＳＳに変更させて、その検出電圧ＶＦＢ３をグランド電位ＶＳＳを基準とする新たな検出電圧ＶＯ１に変換する。
【選択図】図１

Description

本発明は、スイッチングレギュレータを含む電源装置とその電源装置に適用される検出電圧変換回路に関し、特に、正の入力電圧に基づいて正負の出力電圧を生成するようにした電源装置に好適なものである。

従来、正の入力電圧に基づいて所望の正の出力電圧を生成するスイッチングレギュレータ（以下、従来の第１スイッチングレギュレータという）としては、例えば特許文献１に示すものが知られている。
この従来の第１スイッチングレギュレータは、出力電圧検出回路、誤差増幅器、基準電圧発生回路、ＰＷＭ信号生成回路、およびスイッチング用のトランジスタなどを備えている。

この動作を説明すると、出力電圧検出回路は、出力電圧を検出する。誤差増幅器は、その出力電圧検出回路の検出電圧を基準電圧生成回路が生成する基準電圧と比較し、その差に応じた誤差信号を生成出力する。ＰＷＭ信号生成回路は、誤差増幅器からの誤差信号に応じてパルス幅が異なるＰＷＭ信号を生成する。トランジスタは、そのＰＷＭ信号に基づいてオンオフ制御され、これにより、入力電圧が制御されて出力電圧が所定値に維持される。

ここで、出力電圧検出回路は、グランド電位を基準として出力電圧を検出するように構成されている。また、基準電圧生成回路も、その同じグランド電位を基準として基準電圧を生成するように構成されている。
一方、正の入力電圧に基づいて所望の負の出力電圧を生成するスイッチングレギュレータ（以下、従来の第２スイッチングレギュレータという）も知られている。この第２スイッチングレギュレータは、上記の第１スイッチングレギュレータと比較すると、その構成要素は基本的に同じである。

しかし、出力電圧検出回路については、負の出力電圧を正の入力電圧を基準として検出するように構成しても良い。さらに、基準電圧生成回路は、上記の場合と同様にグランド電位を基準として基準電圧を生成するように構成しても良い。そして、その出力電圧検出回路の検出電圧とその基準電圧生成回路の基準電圧とは、誤差増幅回路にそれぞれ入力されることになる。

しかし、このように構成すると、出力電圧検出回路で検出される検出電圧は入力電圧を基準とするものとなり、基準電圧生成回路で生成される基準電圧はグランド電位を基準とするものとなるので、その両者は基準となる電位が異なる。
この場合には、その入力電圧が、その供給源である電池の特性あるいは外的要因によって変動するような事態が生じた場合には、所望の動作が得られず、安定した出力電圧が得られないという不具合がある。

ところで、例えば、従来の第１スイッチングレギュレータと従来の第２スイッチングレギュレータとを備え、正負の電圧を得ることができる多出力の電源装置を制作することが考えられる。この場合には、その２つのスイッチングレギュレータは、基準電圧生成回路で生成される基準電圧を共通化することが望まれ、この場合には第２スイッチングレギュレータにおいて上記のような不具合が発生しないことが望まれる。
特開平７−４６８２８号公報

そこで、本発明の目的は、上記の点に鑑み、複数のスイッチングレギュレータなどを用いて正負の出力電圧を得るような場合に、その各出力電圧の安定化が確保できる上に、基準電圧生成回路を共通化できる電源装置を提供することにある。
また、本発明の他の目的は、上記の電源装置の実現に寄与できる検出電圧変換回路を提供することにある。

上記の課題を解決し本発明の目的を達成するために、各発明は、以下のような構成からなる。
すなわち、第１の発明は、入力電圧に基づいてその入力電圧とは逆極性の出力電圧を生成するスイッチングレギュレータを少なくとも備えた電源装置であって、前記出力電圧を前記入力電圧を基準として検出する出力電圧検出回路と、所定の基準電位を基準とする基準電圧を生成する基準電圧生成回路と、前記出力電圧検出回路の検出電圧の基準を前記入力電圧から前記基準電位に変更させて、その検出電圧を前記基準電位を基準とする新たな検出電圧に変換する検出電圧変換回路と、前記検出電圧変換回路で変換された新たな検出電圧を前記基準電圧生成回路が生成する基準電圧と比較し、その差に応じた誤差信号を生成出力する誤差増幅器と、前記誤差増幅器からの誤差信号に基づいて前記入力電圧をオンオフ制御するオンオフ制御回路と、を備えている。

第２の発明は、入力電圧に基づいてその入力電圧と同極性の出力電圧を生成する第１スイッチングレギュレータと、前記入力電圧に基づいてその入力電圧とは逆極性の出力電圧を生成する第２スイッチングレギュレータと、を少なくとも備えた電源装置であって、前記両スイッチングレギュレータに使用し、所定の基準電位を基準とする基準電圧を生成する基準電圧生成回路を備え、前記第１スイッチングレギュレータは、前記同極性の出力電圧を前記基準電位を基準として検出する第１出力電圧検出回路と、前記第１出力電圧検出回路の検出電圧を前記基準電圧生成回路が生成する基準電圧と比較し、その差に応じた誤差信号を生成出力する第１誤差増幅器と、前記第１誤差増幅器からの誤差信号に応じて前記入力電圧をオンオフ制御する第１オンオフ制御回路と、を備え、前記第２スイッチングレギュレータは、前記逆極性の出力電圧を前記入力電圧を基準として検出する第２出力電圧検出回路と、前記第２出力電圧検出回路の検出電圧の基準を前記入力電圧から前記基準電位に変更させて、その検出電圧を前記基準電位を基準とする新たな検出電圧に変換する検出電圧変換回路と、前記検出電圧変換回路で変換された新たな検出電圧を前記基準電圧生成回路が生成する基準電圧と比較し、その差に応じた誤差信号を生成出力する第２誤差増幅器と、前記第２誤差増幅器からの誤差信号に基づいて前記入力電圧をオンオフ制御する第２オンオフ制御回路と、を備えている。

第３の発明は、第１または第２の発明において、前記入力電圧に基づいてその入力電圧と同極性の出力電圧を生成するシリーズレギュレータをさらに備え、前記シリーズレギュレータは、入力端子と出力端子との間に接続されて導通制御されるトランジスタと、前記出力電圧を所定の基準電位を基準として検出する出力電圧検出回路と、前記出力電圧検出回路の検出電圧を前記基準電圧生成回路が生成する基準電圧と比較し、この差に応じた誤差信号を生成し、その生成信号により前記トランジスタの導通制御を行う誤差増幅器と、を備えていること。

第４の発明は、第１乃至第３のいずれかの発明において、前記検出電圧変換回路は、第１ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタと同一種類であってダイオード接続された第２ＭＯＳトランジスタとを備え、前記第１ＭＯＳトランジスタと前記第２ＭＯＳトランジスタとを直列接続させ、その直列接続回路の両端のうち、前記第１ＭＯＳトランジスタの側に前記入力電圧を印加し、前記第２ＭＯＳトランジスタ側を前記基準電位とし、かつ、前記第１ＭＯＳトランジスタのゲートに前記検出電圧を印加し、前記第１ＭＯＳトランジスタと前記第２ＭＯＳトランジスタの共通接続部から前記新たな検出電圧を取り出すようになっている。

第５の発明は、第４の発明において、前記第１ＭＯＳトランジスタと前記第２ＭＯＳトランジスタとの間に介在させ、前記第１ＭＯＳトランジスタと同一種類からなる第３ＭＯＳトランジスタと、差動増幅器とをさらに備え、前記差動増幅器は、その出力端子を前記第３ＭＯＳトランジスタのゲートに接続し、その非反転入力端子を前記第３ＭＯＳトランジスタのソースに接続し、その反転入力端子に所定の基準電圧を印加し、かつ、前記第１ＭＯＳトランジスタのゲートに前記検出電圧を印加し、前記第２ＭＯＳトランジスタと前記第３ＭＯＳトランジスタの共通接続部から前記新たな検出電圧を取り出すようになっている。

第６の発明は、第４または第５の発明において、前記ＭＯＳトランジスタは、Ｐ型のＭＯＳトランジスタからなる。
第７の発明は、電源装置の出力電圧を入力電圧を基準にして検出した検出電圧を、所定の基準電位を基準にした新たな検出電圧に変換する検出電圧変換回路であって、第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタと同一種類であってダイオード接続された第２のＭＯＳトランジスタとを備え、前記第１ＭＯＳトランジスタと前記第２ＭＯＳトランジスタとを直列接続させ、その直列接続回路の両端のうち、前記第１ＭＯＳトランジスタの側に前記入力電圧を印加し、前記第２ＭＯＳトランジスタ側を前記基準電位とし、かつ、前記第１ＭＯＳトランジスタのゲートに前記検出電圧を印加し、前記第１ＭＯＳトランジスタと前記第２ＭＯＳトランジスタの共通接続部から前記新たな検出電圧を取り出すようになっている。

第８の発明は、第７の発明において、前記第１ＭＯＳトランジスタと前記第２ＭＯＳトランジスタとの間に介在させ、前記第１ＭＯＳトランジスタと同一種類からなる第３ＭＯＳトランジスタと、差動増幅器とをさらに備え、前記差動増幅器は、その出力端子を前記第３ＭＯＳトランジスタのゲートに接続し、その非反転入力端子を前記第３ＭＯＳトランジスタのソースに接続し、その反転入力端子に所定の基準電圧を印加し、かつ、前記第１ＭＯＳトランジスタのゲートに前記検出電圧を印加し、前記第２ＭＯＳトランジスタと前記第３ＭＯＳトランジスタの共通接続部から前記新たな検出電圧を取り出すようになっている。

第９の発明は、第７または第８の発明において、前記ＭＯＳトランジスタは、Ｐ型のＭＯＳトランジスタからなる。
このような構成からなる本発明の電源装置によれば、正負の出力電圧を得るような場合に、その各出力電圧の安定化が確保できる上に、基準電圧生成回路を共通化することが可能となる。
また、本発明の検出電圧変換回路によれば、本発明の電源装置の実現に寄与できる回路を提供することができる。

以下、本発明の実施形態について、図面を参照して説明する。
（電源装置の構成）
本発明の電源装置の実施形態の構成について、図１を参照して説明する。
この実施形態に係る電源装置は、複数の正負の出力電圧を生成できる多出力型の電源装置であって、図１に示すように、シリーズレギュレータ１と、スイッチングレギュレータ２と、スイッチングレギュレータ３と、基準電圧生成回路４と、発振回路５と、を備えている。

シリーズレギュレータ１は、正の入力電圧ＶＩＮに基づいてそれと同極性の正の出力電圧ＶＯＵＴ１を生成出力するものである。スイッチングレギュレータ２は、入力電圧ＶＩＮに基づいてそれと同極性の正の出力電圧ＶＯＵＴ２を生成出力するものである。スイッチングレギュレータ３は、入力電圧ＶＩＮに基づいてそれと逆極性の負の出力電圧ＶＯＵＴ３を生成出力するものである。

また、この実施形態では、スイッチングレギュレータ３に後述の検出電圧変換回路３２を設け、これにより、シリーズレギュレータ１、スイッチングレギュレータ２、およびスイッチングレギュレータ３が、基準電圧生成回路４を共通に使用するように構成されている。
基準電圧生成回路４は、所定の基準電位（この例ではグランド電位ＶＳＳ）を基準にして所定の基準電圧ＶＲＥＦを生成するように構成されている。
さらに、この実施形態では、スイッチングレギュレータ２とスイッチングレギュレータ３が、発振回路５を共通に使用するように構成されている。

次に、この実施形態の各部の詳細な構成について、図１を参照して説明する。
シリーズレギュレータ１は、図１に示すように、Ｐ型のＭＯＳトランジスタ１１と、出力電圧検出回路１２と、コンデンサ１３と、誤差増幅器１４とを備えている。
ＭＯＳトランジスタ１１は、入力端子１５と出力端子１６との間に接続され、誤差増幅器１４からの誤差信号によって導通制御が行われるようになっている。

出力電圧検出回路１２は、所定の基準電位（この例ではグランド電位ＶＳＳ）を基準として出力電圧ＶＯＵＴ１を検出するようになっている。すなわち、出力電圧検出回路１２は、出力端子１６とグランドとの間に抵抗Ｒ１と抵抗Ｒ２が直列接続され、それで出力電圧ＶＯＵＴ１を分圧し、その分圧電圧を検出電圧ＶＦＢ１とするようになっている。コンデンサ１３は、出力電圧ＶＯＵＴ１の平滑化を図るようになっている。

誤差増幅器１４は、出力電圧検出回路１２の検出電圧ＶＦＢ１を基準電圧ＶＲＥＦと比較し、その差に応じた誤差信号を生成し、その誤差信号をＭＯＳトランジスタ１１のゲートに供給するようになっている。このため、誤差増幅器１１は、その−入力端子に基準電圧生成回路４で生成された基準電圧ＶＲＥＦが供給され、その＋入力端子に出力電圧検出回路１２の検出電圧ＶＦＢ１が供給されるようになっている。

スイッチングレギュレータ２は、図１に示すように、出力電圧検出回路２１と、誤差増幅器２２と、コンパレータ２３と、バッファ回路２４と、スイッチング素子であるＭＯＳトランジスタ２５と、出力回路２６とを備えている。
ここで、コンパレータ２３、バッファ回路２４、ＭＯＳトランジスタ２５、および出力回路２６は、誤差増幅器２２からの誤差信号に基づいて入力電圧ＶＩＮをオンオフ制御する制御回路として機能する。

出力電圧検出回路２１は、所定の基準電位（この例ではグランド電位ＶＳＳ）を基準として出力電圧ＶＯＵＴ２を検出するようになっている。すなわち、出力電圧検出回路２１は、出力端子２８とグランドとの間に抵抗Ｒ３と抵抗Ｒ４が直列接続され、それによって出力電圧ＶＯＵＴ２を分圧し、その分圧電圧を検出電圧ＶＦＢ２とするようになっている。

誤差増幅器２２は、出力電圧検出回路２１の検出電圧ＶＦＢ２を基準電圧ＶＲＥＦと比較し、その差に応じた誤差信号を生成し、その誤差信号をコンパレータ２３に供給するようになっている。このため、誤差増幅器２２は、その＋入力端子に基準電圧生成回路４で生成された基準電圧ＶＲＥＦが供給され、その−入力端子に出力電圧検出回路２１の検出電圧ＶＦＢ２が供給されるようになっている。

コンパレータ２３は、誤差増幅器２２からの誤差信号の大小に応じてパルス幅が変調されたＰＷＭ信号を生成し、これをバッファ回路２４に出力するようになっている。このため、コンパレータ２３は、その＋入力端子に誤差増幅器２２からの誤差信号が供給され、その−入力端子に発振回路５からの三角波が供給されるようになっている。
バッファ回路２４は、コンパレータ２３からのＰＷＭ信号に基づき、ＭＯＳトランジスタ２５をオンオフ動作させ、入力電圧ＶＩＮをオンオフ制御するようになっている。

出力回路２６は、図１に示すように、ダイオードＤ１と、コイルＬ１と、コンデンサＣ１とを含み、ＭＯＳトランジスタ２５のオンとオフとに応じた動作をそれぞれ行うようになっている。
すなわち、ＭＯＳトランジスタ２５がオンのときには、コイルＬ１に電流が流れ、コイルＬ１にエネルギーを蓄積するとともにコンデンサＣ１を充電する。一方、ＭＯＳトランジスタ２５がオフのときには、コイルＬ１に蓄積されたエネルギーはコイルＬ１の逆起電力として発生し、これによりコンデンサＣ１とダイオードＤ１に電流が流れる。

スイッチングレギュレータ３は、図１に示すように、出力電圧検出回路３１と、検出電圧変換回路３２と、誤差増幅器３３と、コンパレータ３４と、バッファ回路３５と、スイッチング素子であるＭＯＳトランジスタ３６と、出力回路３７とを備えている。
ここで、コンパレータ３４、バッファ回路３５、ＭＯＳトランジスタ３６、および出力回路３７は、誤差増幅器３３からの誤差信号に基づいて入力電圧ＶＩＮをオンオフ制御する制御回路として機能する。

出力電圧検出回路３１は、所定の基準電位（この例では入力電圧ＶＩＮ）を基準として正の出力電圧ＶＯＵＴ２を検出するようになっている。すなわち、出力電圧検出回路３１は、出力端子３９と入力電圧ＶＩＮが印加される入力端子３８との間に抵抗Ｒ５と抵抗Ｒ６が直列接続され、それによって出力電圧ＶＯＵＴ３を分圧し、その分圧電圧を検出電圧ＶＦＢ３とするようになっている。

検出電圧変換回路３２は、出力電圧検出回路３１の検出電圧ＶＦＢ３の基準を入力電圧ＶＩＮからグランド電位ＶＳＳに変更（反転）させて、その検出電圧ＶＦＢ３をグランド電位ＶＳＳを基準とする新たな検出電圧ＶＯ１に変換するようになっている。この検出電圧変換回路３２の具体的な構成については、後述する。
誤差増幅器３３は、検出電圧変換回路３２で変換された新たな検出電圧ＶＯ１を基準電圧ＶＲＥＦと比較し、その差に応じた誤差信号を生成し、その誤差信号をコンパレータ３４に供給するようになっている。このため、誤差増幅器３３は、その＋入力端子に基準電圧生成回路４で生成された基準電圧ＶＲＥＦが供給され、その−入力端子に検出電圧変換回路３２で変換された新たな検出電圧ＶＯ１が供給されるようになっている。

コンパレータ３４は、誤差増幅器３３からの誤差信号の大小に応じてパルス幅が変調されたＰＷＭ信号を生成し、これをバッファ回路３５に出力するようになっている。このため、コンパレータ３４は、その＋入力端子に誤差増幅器３３からの誤差信号が供給され、その−入力端子に発振回路５からの三角波が供給されるようになっている。
バッファ回路３５は、コンパレータ３４からのＰＷＭ信号に基づき、ＭＯＳトランジスタ３６をオンオフ動作させ、入力電圧ＶＩＮをオンオフ制御するようになっている。

出力回路３７は、図１に示すように、ダイオードＤ２と、コイルＬ２と、コンデンサＣ２とを含み、ＭＯＳトランジスタ３６のオンとオフとに応じた動作をそれぞれ行うようになっている。
すなわち、ＭＯＳトランジスタ３６がオンの期間には、コイルＬ２に電流が流れてそのコイルＬ２にエネルギーを蓄積するようになっている。一方、ＭＯＳトランジスタ３６がオフの期間には、コイルＬ２に発生する逆起電力を、ダイオードＤ２を通ってコンデンサＣ２に充電するようになっている。

（電源装置の動作）
次に、このような構成からなる電源装置の実施形態の動作例について、図１および図２を参照して説明する。
この実施形態では、図２に示すように、入力電圧ＶＩＮとして正の電圧が使用される。また、シリーズレギュレータ１およびスイッチングレギュレータ２は、その入力電圧ＶＩＮに基づいてそれと同極性である正の出力電圧ＶＯＵＴ１、ＶＯＵＴ２をそれぞれ生成する。さらに、スイッチングレギュレータ３は、その入力電圧ＶＩＮに基づいてそれと逆極性である負の出力電圧ＶＯＵＴ３を生成する。

ここで、正の出力電圧ＶＯＵＴ１、ＶＯＵＴ２および負の出力電圧ＶＯＵＴ３は、図２からわかるように、それぞれグランド電位ＶＳＳを基準電位（共通電位）としている。
また、この実施形態では、基準電圧生成回路４は、所定の基準電圧ＶＲＥＦを生成するが、図２に示すようにグランド電位ＶＳＳを基準にしている。
出力電圧検出回路１２は、正の出力電圧ＶＯＵＴ１を抵抗Ｒ１、Ｒ２で分圧することで電圧を検出するが、その検出電圧ＶＦＢ１はグランド電位ＶＳＳが基準になっている。そして、その検出電圧ＶＦＢ１と上記の基準電圧ＶＲＥＦとは誤差増幅器１４に入力されて処理されるが、その両電圧はグランド電位ＶＳＳを基準にしているので、その動作などに不都合はない。

出力電圧検出回路２１は、正出力電圧ＶＯＵＴ２を抵抗Ｒ３、Ｒ４で分圧することで電圧を検出するが、その検出電圧ＶＦＢ２はグランド電位ＶＳＳが基準になっている。そして、その検出電圧ＶＦＢ２と上記の基準電圧ＶＲＥＦとは誤差増幅器２２に入力されて処理されるが、その両電圧はグランド電位ＶＳＳを基準にしているので、その動作などに不都合はない。

出力電圧検出回路３１は、負の出力電圧ＶＯＵＴ３を抵抗Ｒ５、Ｒ６で分圧することで電圧を検出するが、その検出電圧ＶＦＢ３は入力電圧ＶＩＮを基準にした中間電位になっている。しかし、その検出電圧ＶＦＢ３は、検出電圧変換回路３２において、その基準が入力電圧ＶＩＮからグランド電位ＶＳＳに変更され、グランド電位ＶＳＳを基準とする新たな検出電圧ＶＯ１に変換される（図２参照）。そして、その基準が変換された新たな検出電圧ＶＯ１と上記の基準電圧ＶＲＥＦとは誤差増幅器３３に入力されて処理されるが、その両電圧はグランド電位ＶＳＳを基準にしているので、その動作などに不都合はない。

以上説明したように、この実施形態によれば、スイッチングレギュレータ３に検出電圧変換回路３２を設けるようにしたので、スイッチングレギュレータ３は出力電圧の安定化を図ることができる上に、シリーズレギュレータ１、スイッチングレギュレータ２、およびスイッチングレギュレータ３が、基準電圧生成回路４を共通化（共有化）できる。

（検出電圧変換回路の構成）
次に、図１に示す検出電圧変換回路の具体的な構成について、図３および図４を参照して説明する。
図３は、この検出電圧変換回路の基本的な構成を示す回路図である。
この検出電圧変換回路は、ＭＯＳトランジスタＴＰ１と、このＭＯＳトランジスタＴＰ１と同一種類であってダイオード接続されたＭＯＳトランジスタとＴＰ２とを備え、これらが直列接続されている。ＭＯＳトランジスタＴＰ１、ＴＰ２は、この例ではＰ型のＭＯＳトランジスタで構成される。

また、ＭＯＳトランジスタＴＰ１のゲートに入力電圧として検出電圧ＶＦＢ３が印加され、ＭＯＳトランジスタＴＰ１とＭＯＳトランジスタＴＰ２の共通接続部から変換された新たな検出電圧ＶＯ１を取り出すようになっている。
さらに詳述すると、ＭＯＳトランジスタＴＰ１は、そのゲートに検出電圧ＶＦＢ３が印加され、そのソースに入力電圧ＶＩＮが印加され、そのドレインがＭＯＳトランジスタＴＰ２のソースに接続されている。そして、そのＭＯＳトランジスタＴＰ１のドレインとＭＯＳトランジスタＴＰ２のソースとの共通接続部から新たな検出電圧（出力電圧）ＶＯ１を取り出すようになっている。ＭＯＳトランジスタＴＰ１の基板端子は、入力電圧ＶＩＮを印加するように構成されている。

また、ＭＯＳトランジスタＴＰ２のゲートとドレインは共通接続し、この共通接続部はグランドに接地されて、グランド電位ＶＳＳになるように構成されている。ＭＯＳトランジスタＴＰ２の基板端子は、自己のソースと接続させている。

（検出電圧変換回路の動作原理）
次に、このような構成からなる検出電圧変換回路の動作原理について、図３を参照して説明する。
いま、ＭＯＳトランジスタＴＰ１、ＴＰ２がいずれも飽和領域で動作していると、それぞれに流れる電流ＩＰ１、ＩＰ２は、次の（１）（２）式のようになる。

ＩＰ１＝（１／２）×Ｋ１×〔（ＶＩＮ−ＶＦＢ３）−ＶＴＰ１〕・・・（１）
ＩＰ２＝（１／２）×Ｋ２×〔（ＶＯ１−ＶＳＳ）−ＶＴＰ２〕・・・（２）

ここで、Ｋ１、Ｋ２はＭＯＳトランジスタＴＰ１、ＴＰ２の各トランジスタサイズであり、ＶＴＰ１、ＶＴＰ２はそれらの各しきい値電圧である。
ここで、ＭＯＳトランジスタＴＰ１、ＴＰ２において、Ｋ１＝Ｋ２、およびＶＴＰ１＝ＶＴＰ２になるように構成すると、ＩＰ１＝ＩＰ２であるので次の（３）式を得ることができる。

ＶＩＮ−ＶＦＢ３＝ＶＯ１−ＶＳＳ・・・（３）

（３）式において、ＶＳＳはグランド電位であり、ＶＳＳ＝０であるので、（３）式から次の（４）式が得られる。

ＶＯ１＝ＶＩＮ−ＶＦＢ３・・・（４）

（４）式によれば、新たな検出電圧（出力電圧）ＶＯ１は、検出電圧ＶＦＢ３の基準がグランド電位ＶＳＳに変更され、グランド電位ＶＳＳを基準とするものになっていることがわかる。

（検出電圧変換回路の変形例）
図４は、検出電圧変換回路の変形例の構成を示す回路図である。
この検出電圧変換回路は、図３に示す検出電圧変換回路の構成を基本とするものであり、ＭＯＳトランジスタＴＰ１とＭＯＳトランジスタＴＰ２との間に、直列にＭＯＳトランジスタＴＰ３を追加し、これに伴って差動増幅器６および定電流回路７をそれぞれ追加するようにしたものである。

すなわち、この検出電圧変換回路は、図４に示すように、ＭＯＳトランジスタＴＰ１、ＴＰ２の他に、ＭＯＳトランジスタＴＰ１とＭＯＳトランジスタＴＰ２との間に介在させたＰ型のＭＯＳトランジスタＴＰ３と、差動増幅器６と、定電流回路７とを備え、ＭＯＳトランジスタＴＰ３とＭＯＳトランジスタＴＰ２との共通接続部から出力電圧ＶＯ１を取り出すようになっている。

ＭＯＳトランジスタＴＰ３については、そのゲートに差動増幅器６の出力が印加され、そのソースが差動増幅器６の非反転入力端子（＋）に接続し、ソース電圧が正帰還される構成となっている。また、ＭＯＳトランジスタＴＰ３のソースはＭＯＳトランジスタＴＰ１のドレインに接続され、ＭＯＳトランジスタＴＰ３のドレインはＭＯＳトランジスタＴＰ１のソースに接続され、その共通接続部から出力電圧ＶＯ１を取り出すようになっている。

差動増幅器６の反転入力端子（−）は、定電流回路７を構成するために直列接続されるＭＯＳトランジスタＴＰ４およびＭＯＳトランジスタＴＮ１の共通接続部と接続されている。
ＭＯＳトランジスタＴＰ４のソースは入力電圧ＶＩＮが印加され、ＭＯＳトランジスタのＴＰ４ゲートとドレインは共通接続され、その共通接続部がＭＯＳトランジスタＴＮ１のドレインおよび差動増幅器６の反転入力端子（−）にそれぞれ接続されている。

また、ＭＯＳトランジスタＴＮ１のソースはグランドに接続されている。ＭＯＳトランジスタＴＮ１のゲートには所定のバイアス電圧ＶＢＩＡＳを印加し、ＭＯＳトランジスタＴＮ１に所定の電流を流す構成としている。
以上のような構成にすると、飽和領域で動作するＭＯＳトランジスタＴＰ１、ＴＰ２のそれぞれのソースとドレインとの間の電圧が低減され、チャネル長変調効果による電圧値のずれを補正させることができ、出力電圧ＶＯ１の出力精度を向上させることが可能となる。

（スイッチングレギュレータへの具体的な適用例）
次に、図１に示すスイッチングレギュレータ３に図４に示す検出電圧変換回路を適用した場合の具体例について、図５を参照して説明する。
このスイッチングレギュレータ３は、図１に示す検出電圧変換回路３２として図４に示す検出電圧変換回路を適用したものであり、これに伴ってバイアス電圧生成回路８が追加されている。なお、他の部分の構成要素は、図１に示す各構成要素と同じであるので、同一の構成要素には同一符号を付してその説明は省略する。

バイアス電圧発生回路８は、電流源ＩＲＥＦと、ダイオード接続されたＮ型のＭＯＳトランジスタＴＮ２が直列接続され、その電流源ＩＲＥＦ側に入力電圧ＶＩＮが印加され、そのＭＯＳトランジスタＴＮ２側がグランドに接続されている。そして、電流源ＩＲＥＦとＭＯＳトランジスタＴＮ２との共通接続部に得られるバイアス電圧ＶＢＩＡＳが、検出電圧変換回路のＭＯＳトランジスタＴＮ１のゲートに印加されるようになっている。

（その他）
なお、上記の実施形態では、基準となる基準電位をグランド電位ＶＳＳにした場合について説明したが、その基準電位を入力電圧ＶＩＮにするようにしても本発明は実現することが可能である。
また、上記の実施形態では、電源装置として図１に示すように多出力の場合について説明したが、これに代えて、スイッチングレギュレータ３のみの場合であっても良い。この場合には、電源装置を多出力型に拡張する場合に、基準電圧生成回路を共通化できるという利点がある。

さらに、図１に示すスイッチングレギュレータ２は降圧型としたが、これに代えてスイッチングレギュレータ２を昇圧型に構成するようにしても良い。
また、図１に示す基準電圧発生回路４では、基準電圧ＶＲＥＦとして同一の電圧を生成する構成となっているが、誤差増幅器１４、２２、３３の必要とする基準電圧に応じて異なる電圧を生成するようにしても良い。
また、図３の検出電圧変換回路の構成例として、Ｐ型のＭＯＳトランジスタを用いた場合について説明したが、これに代えてＮ型のＭＯＳトランジスタを用いて実現することもできる。

本発明の電源装置の実施形態の構成を示す図である。 その実施形態の動作例を説明する説明図である。 検出電圧変換回路の構成を示す回路図である。 検出電圧変換回路の他の構成を示す回路図である。 図１のスイッチングレギュレータに図４の検出電圧変換回路を適用した場合の構成を示す図である。

符号の説明

１・・・シリーズレギュレータ、２、３・・・スイッチングレギュレータ、４・・・基準電圧生成回路、５・・・発振回路、１２、２１、３１・・・出力電圧検出回路、１４、２２、３３・・・誤差増幅器、２３、３４・・・コンパレータ、２４、３５・・・バッファ回路、２６、３７・・・出力回路、３２・・・検出電圧変換回路

Claims (9)

1. 入力電圧に基づいてその入力電圧とは逆極性の出力電圧を生成するスイッチングレギュレータを少なくとも備えた電源装置であって、
   前記出力電圧を前記入力電圧を基準として検出する出力電圧検出回路と、
   所定の基準電位を基準とする基準電圧を生成する基準電圧生成回路と、
   前記出力電圧検出回路の検出電圧の基準を前記入力電圧から前記基準電位に変更させて、その検出電圧を前記基準電位を基準とする新たな検出電圧に変換する検出電圧変換回路と、
   前記検出電圧変換回路で変換された新たな検出電圧を前記基準電圧生成回路が生成する基準電圧と比較し、その差に応じた誤差信号を生成出力する誤差増幅器と、
   前記誤差増幅器からの誤差信号に基づいて前記入力電圧をオンオフ制御するオンオフ制御回路と、
   を備えていることを特徴とする電源装置。
2. 入力電圧に基づいてその入力電圧と同極性の出力電圧を生成する第１スイッチングレギュレータと、前記入力電圧に基づいてその入力電圧とは逆極性の出力電圧を生成する第２スイッチングレギュレータと、を少なくとも備えた電源装置であって、
   前記両スイッチングレギュレータに使用し、所定の基準電位を基準とする基準電圧を生成する基準電圧生成回路を備え、
   前記第１スイッチングレギュレータは、
   前記同極性の出力電圧を前記基準電位を基準として検出する第１出力電圧検出回路と、
   前記第１出力電圧検出回路の検出電圧を前記基準電圧生成回路が生成する基準電圧と比較し、その差に応じた誤差信号を生成出力する第１誤差増幅器と、
   前記第１誤差増幅器からの誤差信号に応じて前記入力電圧をオンオフ制御する第１オンオフ制御回路と、を備え、
   前記第２スイッチングレギュレータは、
   前記逆極性の出力電圧を前記入力電圧を基準として検出する第２出力電圧検出回路と、
   前記第２出力電圧検出回路の検出電圧の基準を前記入力電圧から前記基準電位に変更させて、その検出電圧を前記基準電位を基準とする新たな検出電圧に変換する検出電圧変換回路と、
   前記検出電圧変換回路で変換された新たな検出電圧を前記基準電圧生成回路が生成する基準電圧と比較し、その差に応じた誤差信号を生成出力する第２誤差増幅器と、
   前記第２誤差増幅器からの誤差信号に基づいて前記入力電圧をオンオフ制御する第２オンオフ制御回路と、
   を備えていることを特徴とする電源装置。
3. 前記入力電圧に基づいてその入力電圧と同極性の出力電圧を生成するシリーズレギュレータをさらに備え、
   前記シリーズレギュレータは、
   入力端子と出力端子との間に接続されて導通制御されるトランジスタと、
   前記出力電圧を所定の基準電位を基準として検出する出力電圧検出回路と、
   前記出力電圧検出回路の検出電圧を前記基準電圧生成回路が生成する基準電圧と比較し、この差に応じた誤差信号を生成し、その生成信号により前記トランジスタの導通制御を行う誤差増幅器と、
   を備えていることを特徴とする請求項１または請求項２に記載の電源装置。
4. 前記検出電圧変換回路は、
   第１ＭＯＳトランジスタと、
   前記第１ＭＯＳトランジスタと同一種類であってダイオード接続された第２ＭＯＳトランジスタとを備え、
   前記第１ＭＯＳトランジスタと前記第２ＭＯＳトランジスタとを直列接続させ、その直列接続回路の両端のうち、前記第１ＭＯＳトランジスタの側に前記入力電圧を印加し、前記第２ＭＯＳトランジスタ側を前記基準電位とし、
   かつ、前記第１ＭＯＳトランジスタのゲートに前記検出電圧を印加し、前記第１ＭＯＳトランジスタと前記第２ＭＯＳトランジスタの共通接続部から前記新たな検出電圧を取り出すようになっていることを特徴とする請求項１乃至請求項３のうちのいずれかに記載の電源装置。
5. 前記第１ＭＯＳトランジスタと前記第２ＭＯＳトランジスタとの間に介在させ、前記第１ＭＯＳトランジスタと同一種類からなる第３ＭＯＳトランジスタと、
   差動増幅器とをさらに備え、
   前記差動増幅器は、その出力端子を前記第３ＭＯＳトランジスタのゲートに接続し、その非反転入力端子を前記第３ＭＯＳトランジスタのソースに接続し、その反転入力端子に所定の基準電圧を印加し、
   かつ、前記第１ＭＯＳトランジスタのゲートに前記検出電圧を印加し、前記第２ＭＯＳトランジスタと前記第３ＭＯＳトランジスタの共通接続部から前記新たな検出電圧を取り出すようになっていることを特徴とする請求項４に記載の電源装置。
6. 前記ＭＯＳトランジスタは、Ｐ型のＭＯＳトランジスタからなることを特徴とする請求項４または請求項５に記載の電源装置。
7. 電源装置の出力電圧を入力電圧を基準にして検出した検出電圧を、所定の基準電位を基準にした新たな検出電圧に変換する検出電圧変換回路であって、
   第１のＭＯＳトランジスタと、
   前記第１のＭＯＳトランジスタと同一種類であってダイオード接続された第２のＭＯＳトランジスタとを備え、
   前記第１ＭＯＳトランジスタと前記第２ＭＯＳトランジスタとを直列接続させ、その直列接続回路の両端のうち、前記第１ＭＯＳトランジスタの側に前記入力電圧を印加し、前記第２ＭＯＳトランジスタ側を前記基準電位とし、
   かつ、前記第１ＭＯＳトランジスタのゲートに前記検出電圧を印加し、前記第１ＭＯＳトランジスタと前記第２ＭＯＳトランジスタの共通接続部から前記新たな検出電圧を取り出すようになっていることを特徴とする検出電圧変換回路。
8. 前記第１ＭＯＳトランジスタと前記第２ＭＯＳトランジスタとの間に介在させ、前記第１ＭＯＳトランジスタと同一種類からなる第３ＭＯＳトランジスタと、
   差動増幅器とをさらに備え、
   前記差動増幅器は、その出力端子を前記第３ＭＯＳトランジスタのゲートに接続し、その非反転入力端子を前記第３ＭＯＳトランジスタのソースに接続し、その反転入力端子に所定の基準電圧を印加し、
   かつ、前記第１ＭＯＳトランジスタのゲートに前記検出電圧を印加し、前記第２ＭＯＳトランジスタと前記第３ＭＯＳトランジスタの共通接続部から前記新たな検出電圧を取り出すようになっている請求項７に記載の検出電圧変換回路。
9. 前記ＭＯＳトランジスタは、Ｐ型のＭＯＳトランジスタからなることを特徴とする請求項７または請求項８に記載の検出電圧変換回路。

Images