WO2010110060A1 - コンパレータおよびｄｃ－ｄｃコンバータ - Google Patents

コンパレータおよびｄｃ－ｄｃコンバータ Download PDF

Info

Publication number
WO2010110060A1
WO2010110060A1 PCT/JP2010/053944 JP2010053944W WO2010110060A1 WO 2010110060 A1 WO2010110060 A1 WO 2010110060A1 JP 2010053944 W JP2010053944 W JP 2010053944W WO 2010110060 A1 WO2010110060 A1 WO 2010110060A1
Authority
WO
WIPO (PCT)
Prior art keywords
input
voltage
current
differential transistor
comparator
Prior art date
Application number
PCT/JP2010/053944
Other languages
English (en)
French (fr)
Inventor
平裕 中島
Original Assignee
ミツミ電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ミツミ電機株式会社 filed Critical ミツミ電機株式会社
Priority to US13/260,116 priority Critical patent/US20120025795A1/en
Priority to CN2010800133446A priority patent/CN102362418A/zh
Publication of WO2010110060A1 publication Critical patent/WO2010110060A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a comparator suitable for a PWM comparator constituting a current mode control type DC-DC converter and a DC-DC converter using the comparator.
  • a switching regulator type DC-DC converter is available as a circuit that converts DC input voltage and outputs DC voltages of different potentials.
  • a driving switching element that applies a DC voltage supplied from a DC power source such as a battery to an inductor (coil) to flow current and accumulate energy in the coil, and the driving switching element is turned off.
  • a DC-DC converter provided with a rectifying element for rectifying a coil current during an energy discharge period and a control circuit for controlling on / off of the driving switching element.
  • the magnitude of the output voltage is detected by an error amplifier and fed back to a PWM (pulse width modulation) comparator or PFM (pulse frequency modulation) comparator, and the output voltage is lowered.
  • PWM pulse width modulation
  • PFM pulse frequency modulation
  • the output voltage is controlled to be constant by changing the pulse width in accordance with the ratio between the Vin voltage and the Vout voltage while keeping the drive pulse cycle (frequency) constant.
  • the PWM control type DC-DC converter detects a current flowing in the driving switching element or a current flowing in the coil and feeds back a current detection signal to the voltage feedback loop to perform control.
  • a DC converter As inventions relating to such a DC-DC converter, there are those described in Patent Document 1 and Patent Document 2, for example.
  • FIG. 5 shows a configuration example of a DC-DC converter for current mode control investigated by the present inventors.
  • the error amplifier E-AMP amplifies the potential difference between the feedback voltage VFB of the output voltage and the reference voltage Vref and supplies it to the PWM comparator CMP, while the input terminal IN and the coil driving switching transistor.
  • the voltage at both terminals of the current sense resistor Rs connected to SW1 is amplified by the differential amplifier AMP and input to the PWM comparator CMP as a detection signal of the current flowing through the coil.
  • the PWM comparator CMP also receives a slope compensation sawtooth wave SAW, and compares the output of the current detection differential amplifier AMP with the output voltage of the error amplifier E-AMP. . Specifically, when the voltage between the terminals of the current sense resistor Rs is Vs, the amplification factor of the current detection differential amplifier AMP is Ki, the amplitude of the sawtooth SAW is Vsaw, and the output voltage of the error amplifier E-AMP is Verr.
  • the PWM comparator CMP is Ki ⁇ Vs + Vsaw ⁇ Verr (1) It is designed to output a high-level signal when is positive (> 0) and to output a low-level signal when negative ( ⁇ 0). Note that slope compensation is a technique for controlling the slope of change in the current feedback loop in order to prevent oscillation of the feedback control system, and is conventionally performed in current mode control.
  • the current detection differential amplifier AMP is required to have a high slew rate as a characteristic, and to have a wide bandwidth so that the amplification factor does not decrease even when the switching frequency is increased.
  • it is not easy to realize a differential amplifier having such characteristics and a circuit having a complicated configuration is required, so that the circuit scale is increased or the characteristics of transistors constituting the circuit are improved. There is a problem that costs increase due to the need to change the process.
  • the present invention has been made paying attention to the above-described problems, and an object of the present invention is to provide a PWM that does not require a current detection differential amplifier that causes a cost increase in a current mode control type DC-DC converter. To provide a comparator.
  • the invention according to the present application An inductor connected between a voltage input terminal to which a DC voltage is input and an output terminal to which a load is connected, a driving element for passing a current through the inductor, and controlling the driving element according to a feedback voltage of the output voltage
  • a comparator provided in the voltage control loop of a DC-DC converter of a current mode control system comprising: a voltage control loop that performs feedback; and a loop that feeds back a detection signal of a current flowing through the inductor to the voltage control loop,
  • the comparator includes a differential input stage having two sets of input differential transistor pairs connected in common to the sources, two constant current sources connected to a common source of the two sets of input differential transistor pairs, and the 2 A common load element connected to the drain side of the pair of input differential transistor pairs for current-voltage conversion, and an output stage connected to a coupling point between the differential input stage and the load element,
  • the feedback voltage of the output voltage and the waveform signal for slope compensation are input to the input terminal of
  • a cascode stage that is folded-cascode-connected to the drain terminals of the input differential transistor pair may be provided. Thereby, the input voltage range to the input differential transistor pair can be expanded.
  • Another invention according to the present application is directed to an inductor connected between a voltage input terminal to which a DC voltage is input and an output terminal to which a load is connected, a drive element for passing a current through the inductor, and a series connection with the inductor.
  • a current detection resistor connected so as to form a voltage, a voltage control loop having a comparator and controlling the drive element in accordance with a feedback voltage of an output voltage, and a detection signal of a current flowing through the inductor in the voltage control loop.
  • the comparator includes a differential input stage having two sets of input differential transistor pairs connected in common to the sources, two constant current sources connected to a common source of the two sets of input differential transistor pairs, and the 2 A common load element connected to the drain side of the pair of input differential transistor pairs for current-voltage conversion, and an output stage connected to a coupling point between the differential input stage and the load element,
  • the feedback voltage of the output voltage and the waveform signal for slope compensation are input to the input terminal of one input differential transistor pair of the two input differential transistor pairs, and the input of the other input differential transistor pair is input.
  • a voltage across the current detection resistor is input to the terminal.
  • the comparator may include a cascode stage that is folded cascode-connected to a drain terminal of the input differential transistor pair.
  • the current detection resistor is in series with the drive element between the voltage input terminal and the inductor. Connect to make With such a configuration, current flows only through the current detection resistor during the period when the drive element is on. Therefore, the current sensing resistor is connected to the DC-DC converter connected between the inductor and the output terminal. In comparison, the time during which current flows through the resistor is shortened, and power loss can be reduced.
  • the on-resistance of the drive element is used as a current detection resistor, and the voltage across the drive element is input to the comparator.
  • a current detection resistor is not required, and power loss can be further reduced.
  • FIG. 3 is a block diagram showing a DC-DC converter of a current mode control system examined prior to the present invention.
  • FIG. 1 shows an embodiment of a comparator according to the present invention.
  • the comparator of this embodiment includes a pair of input differential transistors Q1, Q2 whose sources are connected in common, and a pair of input differential transistors Q3, Q4 whose sources are also connected in common.
  • the constant current transistors Q5 and Q6 are connected between the common source of each input differential transistor pair and the ground point, and the current differential is connected to the drain side of the input differential transistors Q1 to Q4.
  • the transistors Q7 and Q8 are connected as a common load to the two input differential transistor pairs.
  • Transistors Q5 and Q6 operate as constant current sources by applying predetermined voltages Vc1 and Vc2 to their gate terminals, respectively.
  • the gate of the transistor Q8 whose gate and drain are not coupled is connected to the gate of the transistor Q11 in the output stage composed of the transistors Q11 and Q12 in series, and the drain of the transistor Q11 The terminal is connected to the output terminal OUT.
  • a predetermined constant voltage supplied from a bias circuit (not shown) is applied to the gate of the other transistor Q12 in the output stage, and operates as a constant current source.
  • the input differential transistors Q1 to Q4 and the constant current transistors Q5 and Q6 function as a voltage-current conversion unit for flowing currents In and Ip according to the input voltage difference
  • the load transistors Q7, Q8 and the transistors Q11 and Q12 in the output stage function as a current-voltage converter.
  • N-channel MOSFETs gate insulation field effect transistors
  • P-channel MOSFETs are used as the transistors Q7, Q8 and Q11.
  • An npn bipolar transistor may be used instead of the channel MOSFET, and a pnp bipolar transistor may be used instead of the P channel MOSFET.
  • the comparator in FIG. 2 is a circuit having one input differential transistor pair Q1, Q2. This comparator has a potential difference between a pair of input voltages Vin (n) and Vin (p) as ⁇ V, a difference between currents In and Ip flowing through the transistors Q1 and Q2 as ⁇ I, and a transconductance coefficient of the differential pair Q1 and Q2 as Gm.
  • the current-voltage converter outputs a high level (Vcc) if ⁇ I is positive, and outputs a low level (GND) if ⁇ I is negative.
  • Vin (n1) is the output Verr
  • the sawtooth wave Vsaw is input
  • the voltages Vs1 and Vs2 of both terminals of the current sense resistor Rs are input as Vin (n2) and Vin (p2)
  • the voltage difference (Vs1 ⁇ Vs2) generated in the current sense resistor Rs is Vs.
  • the ratio Gm2 / Gm1 of the transconductance coefficients of the two differential pairs is the amplification of the current detection amplifier AMP in the DC-DC converter of FIG. It can be seen that this corresponds to the rate Ki.
  • the comparator of this embodiment operates as a PWM comparator with a built-in current detection amplifier having an amplification factor of Gm2 / Gm1.
  • the current mode control type DC-DC converter as shown in FIG. 5 it is not necessary to provide a current detection amplifier separately from the PWM comparator, and when a control circuit incorporating the PWM comparator is formed as a semiconductor integrated circuit, The size can be reduced. Further, in the DC-DC converter as shown in FIG. 5 provided with the current detection amplifier, it is desired that the amplifier has a high slew rate and a wide bandwidth as a characteristic of the amplifier. However, when the comparator of this embodiment is used, the current detection amplifier is Since it becomes unnecessary, an increase in cost can be avoided. Furthermore, since no current detection amplifier is required, a response to the current detection signal is possible even when the switching frequency of the drive element is increased.
  • the value of Gm2 / Gm1 can be set, for example, by the current ratio of the constant current transistors Q5 and Q6 of the voltage-current conversion unit having the input differential transistor pair.
  • FIG. 3 shows a modification of the comparator of the above embodiment.
  • the comparator of this modification uses P-channel MOSFETs as input differential transistors Q1 to Q4, and includes transistor pairs Q21, Q22; Q31, Q32; Q41, Q42 that are folded cascode-connected to the differential input stage.
  • a cascode stage is provided.
  • Each pair of transistors is commonly connected to the gate, and a predetermined bias voltage Vb0, Vb1, Vb2 is applied to a common gate terminal from a bias circuit (not shown), or a potential of an internal node is applied to form a current mirror circuit. To do.
  • Such a folded cascode type comparator has an advantage that the input voltage range to the input differential transistor pair can be expanded as compared with the comparator of FIG.
  • a folded cascode type in which N-channel MOSFETs are used as shown in FIG. 1 and constant current transistors Q5, Q6 are provided on the ground potential GND side.
  • Other comparators are also possible.
  • FIG. 4 shows an embodiment in which the comparator according to the present invention is used for a PWM comparator in a current mode control type DC-DC converter having the configuration shown in FIG.
  • the DC-DC converter of FIG. 4 includes a driving switching transistor SW1 and a rectifying switching transistor SW2 formed of an N-channel MOSFET connected in series between a voltage input terminal IN to which a DC voltage Vin is input and a ground point GND. , A coil (inductor) Lc connected between a connection node N1 of SW1 and SW2 and an output terminal OUT, a switching control circuit 10 for controlling on / off of the switching transistors SW1 and SW2, and the like. It is configured as a switching regulator. Further, a current sense resistor Rs for detecting a current flowing through the coil Lc through SW1 is connected between the voltage input terminal IN and the driving switching transistor SW1. LD is a load connected to the output terminal OUT of the DC-DC converter, and Cs is a smoothing capacitor.
  • the switching control circuit 10 is configured as a control IC on one semiconductor chip, and the driving switching transistor SW1 and the rectifying switching transistor SW2 are discrete components. And is configured to be connected to the control IC as an external element.
  • SW1 and SW2 may be formed on the same semiconductor chip as the control IC.
  • the control IC 10 includes an error amplifier 11 that amplifies the potential difference between the output feedback voltage VFB and a predetermined reference voltage Vref, and an oscillation circuit, and generates a sawtooth wave SAW for slope compensation and a clock pulse Pc having a predetermined frequency.
  • the generation circuit 12 includes a PWM comparator 13 that receives the sawtooth wave SAW generated by the waveform generation circuit 12, the output of the error amplifier 11, and the voltages Vs1 and Vs2 of both terminals of the current sense resistor Rs.
  • control IC 10 includes an RS flip-flop 14 in which the clock pulse Pc generated by the waveform generation circuit 12 is input to the set terminal and the output of the PWM comparator 13 is input to the reset terminal, and the output Q, A level shift circuit 15 for level shifting / Q, and drive circuits (drivers) 16a and 16b for generating and outputting drive signals for turning on and off the switching transistors SW1 and SW2 based on the level shifted signal are provided.
  • one cycle starts by setting the flip-flop 14 with the clock pulse Pc and turning on the driving switching transistor SW1.
  • SW1 is turned on, the current IL flowing through the coil (inductor) increases, and the peak value is controlled by the feedback signal from the output voltage, that is, the output of the error amplifier 11.
  • the output of the PWM comparator 13 is inverted, the flip-flop 14 is reset, and the driving switching transistor SW1 is turned off. Be controlled.
  • the current sense resistor Rs is connected between the DC voltage input terminal IN and the driving switching transistor SW1, but the current sense resistor Rs is connected between the coil Lc and the output terminal OUT. They may be connected in series. However, when the current sense resistor Rs is connected between the coil Lc and the output terminal OUT, current flows through the coil and the resistor even when the transistor SW1 is turned off, whereas in the embodiment of FIG.
  • the current sense resistor Rs is connected between the voltage input terminal IN and the transistor SW1 as in the DC-DC converter, current flows through the resistor only during the period when the SW1 is on, so that power loss is reduced. There is an advantage. Even when the current sense resistor Rs is connected between the node N1 between the coil Lc and the rectifying transistor SW2 and the transistor SW1, the power loss is small as in the embodiment of FIG.
  • the on-resistance of the driving switching transistor SW1 may be substituted for the current sense resistor, thereby further reducing power loss.
  • the voltage between both ends of the driving switching transistor SW1 may be input to the PWM comparator 13 only while the driving switching transistor SW1 is on.
  • the switching control circuit 10 to which the comparator according to the present invention can be applied is not limited to the one having the configuration as shown in FIG. 4, and one using a one-shot multivibrator instead of the flip-flop 14 or level
  • the shift circuit 15 may be omitted.
  • the output voltage Vout is directly input to the error amplifier 11.
  • a series resistor for dividing the output voltage Vout is provided, and the divided voltage is used as a feedback voltage for the error amplifier. 11 may be configured to input to the terminal 11.
  • the present invention can also be applied to a step-up DC-DC converter.
  • the present invention can also be applied to a diode rectification type DC-DC converter using a diode as a rectification element. it can.
  • Switching control circuit (control IC) DESCRIPTION OF SYMBOLS 11 Error amplifier 12 Waveform generation circuit 13 PWM comparator 14 Flip-flop 15 Level shift circuit 16a, 16b Drive circuit LD Load Lc Coil (inductor) Cs Smoothing capacitor SW1 Coil drive switching transistor SW2 Rectification switching transistor AMP Current detection differential amplifier E-AMP Error amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

　電流モード制御方式のＤＣ－ＤＣコンバータを構成する制御回路において、電流検出用差動アンプが不要なＰＷＭコンパレータを提供する。　ソース共通接続された入力差動トランジスタ対を２組有する差動入力段と、前記２組の入力差動トランジスタ対の共通ソースにそれぞれ接続された２つの定電流源と、前記２組の入力差動トランジスタ対のドレイン側に接続され電流－電圧変換する共通の負荷トランジスタと、前記差動入力段と前記負荷トランジスタとの結合点に接続された出力段と、を備え、前記２組の入力差動トランジスタ対のうち一方の入力差動トランジスタ対の入力端子には前記出力電圧のフィードバック電圧とスロープ補償用の波形信号とが入力され、他方の入力差動トランジスタ対の入力端子には前記インダクタと直列をなすように接続された電流検出用抵抗の両端の電圧が入力されるようにした。

Description

コンパレータおよびＤＣ－ＤＣコンバータ
　本発明は、電流モード制御方式のＤＣ－ＤＣコンバータを構成するＰＷＭコンパレータに好適なコンパレータおよびそれを用いたＤＣ－ＤＣコンバータに関する。
　直流入力電圧を変換して異なる電位の直流電圧を出力する回路としてスイッチングレギュレータ方式のＤＣ－ＤＣコンバータがある。かかるＤＣ－ＤＣコンバータには、電池などの直流電源から供給される直流電圧をインダクタ（コイル）に印加して電流を流しコイルにエネルギーを蓄積させる駆動用スイッチング素子と、該駆動用スイッチング素子がオフされているエネルギー放出期間にコイルの電流を整流する整流素子と、上記駆動用スイッチング素子をオン、オフ制御する制御回路を備えたＤＣ－ＤＣコンバータがある。
　従来、上記スイッチングレギュレータ方式のＤＣ－ＤＣコンバータにおいては、出力電圧の大きさを誤差アンプで検出してＰＷＭ（パルス幅変調）コンパレータまたはＰＦＭ（パルス周波数変調）コンパレータにフィードバックして、出力電圧が下がるとスイッチング素子のオン時間を長くし、出力電圧が上がるとスイッチング素子のオン時間を短くする制御が行われている。
　ＰＷＭ制御では、駆動パルスの周期（周波数）を一定にしてＶｉｎ電圧とＶｏｕｔ電圧の比に応じてパルス幅を変化させることで、出力電圧が一定になるように制御する。また、ＰＷＭ制御方式のＤＣ－ＤＣコンバータには、駆動用スイッチング素子に流れる電流またはコイルに流れる電流を検出して、電圧帰還ループに電流検出信号を帰還して制御を行なう電流モード制御のＤＣ－ＤＣコンバータもある。このようなＤＣ－ＤＣコンバータに関する発明としては、例えば特許文献１や特許文献２に記載されているものがある。
特開２００５－２９５６３１号公報 特開２００７－１５９３１９号公報
　図５には、本発明者らが検討した電流モード制御のＤＣ－ＤＣコンバータの構成例を示す。図５のＤＣ－ＤＣコンバータにおいては、誤差アンプＥ－ＡＭＰにより出力電圧のフィードバック電圧ＶFBと基準電圧Ｖrefとの電位差を増幅してＰＷＭコンパレータＣＭＰに供給する一方、入力端子ＩＮとコイル駆動用スイッチングトランジスタＳＷ１との間に接続された電流センス抵抗Ｒｓの両端子の電圧を差動アンプＡＭＰで増幅して、コイルに流れる電流の検出信号としてＰＷＭコンパレータＣＭＰに入力している。
　ＰＷＭコンパレータＣＭＰには、スロープ補償用の鋸波ＳＡＷも入力されており、電流検出用差動アンプＡＭＰの出力に鋸波を加算したものと誤差アンプＥ－ＡＭＰの出力電圧とを比較している。具体的には、電流センス抵抗Ｒｓの端子間電圧をＶｓ、電流検出用差動アンプＡＭＰの増幅率をＫｉ、鋸波ＳＡＷの振幅をＶsaw、誤差アンプＥ－ＡＭＰの出力電圧をＶerrとすると、ＰＷＭコンパレータＣＭＰは、
　Ｋｉ・Ｖｓ＋Ｖsaw－Ｖerr　　……（１）
が正（＞０）のときにハイレベルの信号を出力し、負（＜０）のときにロウレベルの信号を出力するように設計される。なお、スロープ補償は、フィードバック制御系の発振を防止するため、電流帰還ループにおける変化の傾きを制御する技術であり、電流モード制御において従来より行なわれている。
　図５のＤＣ－ＤＣコンバータにおいては、電流センス抵抗Ｒｓに流れる電流の波形が急峻に変化する。そのため、電流検出用差動アンプＡＭＰの特性として、高スルーレートであることが要求されるとともに、スイッチング周波数が高くなっても増幅率が低下しないようにするには広帯域である必要がある。しかしながら、このような特性の差動アンプを実現するのは容易なことではなく、複雑な構成を有する回路が必要になるため回路規模が増大したり、回路を構成するトランジスタの特性を向上させるためプロセスの変更が必要になるなど、コストアップを招くという課題がある。
　この発明は上記のような課題に着目してなされたものでその目的とするところは、電流モード制御方式のＤＣ－ＤＣコンバータにおいて、コストアップの要因となる電流検出用差動アンプが不要なＰＷＭコンパレータを提供することにある。
　上記目的を達成するため本出願に係る発明は、
　直流電圧が入力される電圧入力端子と負荷が接続される出力端子との間に接続されたインダクタと、前記インダクタに電流を流す駆動素子と、出力電圧のフィードバック電圧に応じて前記駆動素子を制御する電圧制御ループと、前記電圧制御ループに前記インダクタに流れる電流の検出信号を帰還するループとを備えた電流モード制御方式のＤＣ－ＤＣコンバータの前記電圧制御ループに設けられるコンパレータであって、
　前記コンパレータは、ソース共通接続された入力差動トランジスタ対を２組有する差動入力段と、前記２組の入力差動トランジスタ対の共通ソースにそれぞれ接続された２つの定電流源と、前記２組の入力差動トランジスタ対のドレイン側に接続され電流－電圧変換する共通の負荷素子と、前記差動入力段と前記負荷素子との結合点に接続された出力段と、を備え、
　前記２組の入力差動トランジスタ対のうち一方の入力差動トランジスタ対の入力端子には前記出力電圧のフィードバック電圧とスロープ補償用の波形信号とが入力され、他方の入力差動トランジスタ対の入力端子には前記インダクタと直列をなすように接続された電流検出用抵抗の両端の電圧が入力されるように構成した。
　上記した構成によれば、電流検出アンプを内蔵したコンパレータとして動作することができる。そのため、コンパレータと別個に電流検出アンプを設ける必要がなく、コンパレータを内蔵した制御回路を半導体集積回路化する場合には、チップサイズを小さくすることができる。
　ここで、前記入力差動トランジスタ対のドレイン端子にフォールデッドカスコード接続されたカスコード段を備えるように構成しても良い。これにより、前記入力差動トランジスタ対への入力電圧範囲を広げることができるようになる。
　本出願に係る他の発明は、直流電圧が入力される電圧入力端子と負荷が接続される出力端子との間に接続されたインダクタと、前記インダクタに電流を流す駆動素子と、前記インダクタと直列をなすように接続された電流検出用抵抗と、コンパレータを有し出力電圧のフィードバック電圧に応じて前記駆動素子を制御する電圧制御ループと、前記電圧制御ループに前記インダクタに流れる電流の検出信号を帰還するループとを備えた電流モード制御方式のＤＣ－ＤＣコンバータにおいて、
　前記コンパレータは、ソース共通接続された入力差動トランジスタ対を２組有する差動入力段と、前記２組の入力差動トランジスタ対の共通ソースにそれぞれ接続された２つの定電流源と、前記２組の入力差動トランジスタ対のドレイン側に接続され電流－電圧変換する共通の負荷素子と、前記差動入力段と前記負荷素子との結合点に接続された出力段と、を備え、
　前記２組の入力差動トランジスタ対のうち一方の入力差動トランジスタ対の入力端子には前記出力電圧のフィードバック電圧とスロープ補償用の波形信号とが入力され、他方の入力差動トランジスタ対の入力端子には前記電流検出用抵抗の両端の電圧が入力されるようにした。
　上記した構成によれば、コンパレータと別個に高スルーレートで広帯域な電流検出アンプを設ける必要がないため、コストアップを回避することができる。さらに、電流検出アンプが不要であるため、駆動素子のスイッチング周波数が高くなっても電流検出信号に対する応答が可能な電流モード制御方式のＤＣ－ＤＣコンバータを実現することができる。前記コンパレータは、前記入力差動トランジスタ対のドレイン端子にフォールデッドカスコード接続されたカスコード段を備えるように構成しても良い。
　また、望ましくは、前記駆動素子が前記電圧入力端子と前記インダクタとの間に接続されている場合に、前記電流検出用抵抗は、前記電圧入力端子と前記インダクタとの間に前記駆動素子と直列をなすように接続する。このような構成とすることにより、電流検出用抵抗には駆動素子がオンされている期間しか電流が流れないので、電流センス用抵抗をインダクタと出力端子との間に接続したＤＣ－ＤＣコンバータに比べて抵抗に電流が流れる時間が短くなり、電力損失を少なくすることができる。
　また、さらに望ましくは、前記駆動素子のオン抵抗を電流検出用抵抗とし、駆動素子の両端の電圧をコンパレータに入力する。このような構成とすることにより、電流検出用抵抗が不要となり電力損失をさらに少なくすることができる。
　本発明によれば、電流モード制御方式のＤＣ－ＤＣコンバータにおいて、コストアップの要因となる電流検出用差動アンプが不要なＰＷＭコンパレータを実現できるという効果がある。
本発明に係るコンパレータの一実施例を示す回路図である。 従来の一般的なコンパレータの構成例を示す回路図である。 本発明に係るコンパレータの変形例を示す回路図である。 本発明に係るコンパレータをＰＷＭコンパレータとして使用した電流モード制御方式のＤＣ－ＤＣコンバータの構成例を示すブロック図である。 本発明に先立って検討した電流モード制御方式のＤＣ－ＤＣコンバータを示すブロック図である。
　以下、本発明の好適な実施の形態を図面に基づいて説明する。
　図１は本発明に係るコンパレータの一実施例を示す。
　本実施例のコンパレータは、ソースが共通に接続された一対の入力差動トランジスタＱ１，Ｑ２と、同じくソースが共通に接続された一対の入力差動トランジスタＱ３，Ｑ４と、を備える。そして、各入力差動トランジスタ対の共通ソースと接地点との間に定電流用トランジスタＱ５，Ｑ６が接続されているとともに、上記入力差動トランジスタＱ１～Ｑ４のドレイン側には、カレントミラー接続されたトランジスタＱ７，Ｑ８が２つの入力差動トランジスタ対に共通の負荷として接続されている。
　トランジスタＱ５，Ｑ６は、各々そのゲート端子に所定の電圧Ｖｃ１，Ｖｃ２が印加されることで定電流源として動作する。定電流用トランジスタＱ５，Ｑ６が流す電流は同一でも良いし、異なっていても良い。つまり、ゲート電圧は、Ｖｃ１＝Ｖｃ２でも良いしＶｃ１≠Ｖｃ２でも良い。また、Ｑ５，Ｑ６には、例えば定電流が流されるバイアス回路のダイオード接続された電流－電圧用トランジスタとカレントミラー回路を構成するようにして、所定の電流を流すようにしてもよい。
　上記負荷トランジスタＱ７，Ｑ８のうちゲートとドレインが結合されていない方のトランジスタＱ８のドレインには、直列形態のトランジスタＱ１１，Ｑ１２からなる出力段のトランジスタＱ１１のゲートが接続され、該トランジスタＱ１１のドレイン端子が出力端子ＯＵＴに接続されている。出力段の他方のトランジスタＱ１２のゲートには、図示しないバイアス回路から供給される所定の定電圧が印加され、定電流源として動作する。
　この実施例のコンパレータにおいては、入力差動トランジスタＱ１～Ｑ４および定電流用トランジスタＱ５，Ｑ６は、入力電圧差に応じた電流Ｉｎ，Ｉｐを流す電圧－電流変換部として機能し、負荷トランジスタＱ７，Ｑ８および出力段のトランジスタＱ１１，Ｑ１２は電流－電圧変換部として機能する。
　なお、この実施例においては、トランジスタＱ１～Ｑ６およびＱ１２としてＮチャネル形ＭＯＳＦＥＴ（ゲート絶縁型電界効果トランジスタ）が使用され、トランジスタＱ７，Ｑ８およびＱ１１としてＰチャネル形ＭＯＳＦＥＴが使用されているが、Ｎチャネル形ＭＯＳＦＥＴの代わりにｎｐｎバイポーラトランジスタを使用し、Ｐチャネル形ＭＯＳＦＥＴの代わりにｐｎｐバイポーラトランジスタを使用してもよい。
　本実施例のコンパレータの特徴を説明する前に、図２に示す一般的なコンパレータについて説明する。図２のコンパレータは、１つの入力差動トランジスタ対Ｑ１，Ｑ２を有する回路である。このコンパレータは、一対の入力電圧Ｖin(n)，Ｖin(p)の電位差をΔＶ、トランジスタＱ１，Ｑ２に流れる電流Ｉｎ，Ｉｐの差をΔＩ、差動対Ｑ１，Ｑ２のトランスコンダクタンス係数をＧmとすると、電圧－電流変換部での変換は、
　ΔＩ＝Ｇm・ΔＶ　　……（２）
で表わされる。電流－電圧変換部は、ΔＩが正であればハイレベル（Ｖｃｃ）を出力し、負でればロウレベル（ＧＮＤ）を出力する。
　一方、図１に示す本実施例のコンパレータは、Ｖin(n1)，Ｖin(p1)を入力とする差動対Ｑ１，Ｑ２のトランスコンダクタンス係数をＧm1、Ｖin(n2)，Ｖin(p2)を入力とする差動対Ｑ３，Ｑ４のトランスコンダクタンス係数をＧm2とすると、
　ΔＩ＝Ｇm1（Ｖin(p1)－Ｖin(n1)）＋Ｇm2（Ｖin(p2)－Ｖin(n2)）　……（３）
で表わされ、ΔＩが正であればハイレベル（Ｖｃｃ）を出力し、負であればロウレベル（ＧＮＤ）を出力する。
　従って、この実施例のコンパレータを電流モード制御方式のＤＣ－ＤＣコンバータにおけるＰＷＭコンパレータとして使用した場合に、Ｖin(n1)として図５の誤差アンプＥ－ＡＭＰの出力Ｖerr、Ｖin(p1)として図５の鋸波Ｖsawを入力し、Ｖin(n2)，Ｖin(p2)として電流センス抵抗Ｒｓの両端子の電圧Ｖs1，Ｖs2を入力して電流センス抵抗Ｒｓで生じた電圧差（Ｖs1－Ｖs2）をＶｓとおくと、上記式（３）は、次式（４）
　ΔＩ＝Ｇm1（Ｖsaw－Ｖerr）＋Ｇm2・Ｖｓ
　　　＝Ｇm1｛（Ｇm2／Ｇm1）・Ｖｓ＋Ｖsaw－Ｖerr｝　……（４）
のように、変形される。
　ここで、前出の式（１）と式（４）とを比較すると、２つの差動対のトランスコンダクタンス係数の比Ｇm2／Ｇm1が、図５のＤＣ－ＤＣコンバータにおける電流検出アンプＡＭＰの増幅率Ｋｉに相当することが分かる。これにより、本実施例のコンパレータは、増幅率がＧm2／Ｇm1である電流検出アンプを内蔵したＰＷＭコンパレータとして動作することが分かる。
　そのため、図５のような電流モード制御方式のＤＣ－ＤＣコンバータにおいて、ＰＷＭコンパレータと別個に電流検出アンプを設ける必要がなく、ＰＷＭコンパレータを内蔵した制御回路を半導体集積回路化する場合には、チップサイズを小さくすることができる。また、電流検出アンプを設けた図５のようなＤＣ－ＤＣコンバータにおいては、そのアンプの特性として高スルーレートで広帯域であることが望まれるが、本実施例のコンパレータを使用すると電流検出アンプが不要になるため、コストアップを回避することができる。さらに、電流検出アンプが不要であるため、駆動素子のスイッチング周波数が高くなっても電流検出信号に対する応答が可能になる。なお、Ｇm2／Ｇm1の値は、例えば入力差動トランジスタ対を有する電圧－電流変換部の定電流トランジスタＱ５，Ｑ６の電流比によって設定することができる。
　図３には、前記実施例のコンパレータの変形例を示す。この変形例のコンパレータは、入力差動トランジスタＱ１～Ｑ４としてＰチャネルＭＯＳＦＥＴを使用するとともに、差動入力段に対してフォールデッドカスコード接続されたトランジスタ対Ｑ２１，Ｑ２２；Ｑ３１，Ｑ３２；Ｑ４１，Ｑ４２からなるカスコード段を設けたものである。各対のトランジスタはゲート共通接続され、共通のゲート端子には図示しないバイアス回路から所定のバイアス電圧Ｖｂ０，Ｖｂ１，Ｖｂ２が印加されたり、内部ノードの電位が印加されてカレントミラー回路が構成されたりする。
　かかるフォールデッドカスコード型のコンパレータは、図１のコンパレータに比べて入力差動トランジスタ対への入力電圧範囲を広げることができるという利点がある。なお、入力差動トランジスタＱ１～Ｑ４としてＰチャネルＭＯＳＦＥＴを使用する代わりに、図１のようにＮチャネルＭＯＳＦＥＴを使用し、接地電位ＧＮＤ側に定電流用トランジスタＱ５，Ｑ６を設けたフォールデッドカスコード型のコンパレータも可能である。また、図３のカスコード段の後段に、図１のトランジスタＱ１１，Ｑ１２からなる出力段をさらに接続した構成も可能である。
　図４は、本発明に係るコンパレータを、図５のような構成を有する電流モード制御方式のＤＣ－ＤＣコンバータにおけるＰＷＭコンパレータに使用した場合の一実施形態を示す。
　図４のＤＣ－ＤＣコンバータは、直流電圧Ｖｉｎが入力される電圧入力端子ＩＮと接地点ＧＮＤとの間に直列形態に接続されたＮチャネルＭＯＳＦＥＴからなる駆動用スイッチングトランジスタＳＷ１および整流用スイッチングトランジスタＳＷ２、ＳＷ１とＳＷ２との接続ノードＮ１と出力端子ＯＵＴとの間に接続されたコイル（インダクタ）Ｌｃ、前記スイッチングトランジスタＳＷ１，ＳＷ２をオン、オフ制御するスイッチング制御回路１０などによって、降圧型の同期整流スイッチングレギュレータとして構成されている。また、電圧入力端子ＩＮと駆動用スイッチングトランジスタＳＷ１との間に、ＳＷ１を通してコイルＬｃに流される電流を検出するための電流センス抵抗Ｒｓが接続されている。ＬＤは該ＤＣ－ＤＣコンバータの出力端子ＯＵＴに接続された負荷、Ｃｓは平滑コンデンサである。
　なお、特に限定されるものではないが、この実施形態では、上記スイッチング制御回路１０は一つの半導体チップ上に制御用ＩＣとして構成され、駆動用スイッチングトランジスタＳＷ１および整流用スイッチングトランジスタＳＷ２は、ディスクリート部品で構成され上記制御用ＩＣに外付け素子として接続されるように構成されている。ただし、ＳＷ１およびＳＷ２を制御用ＩＣと同一の半導体チップ上に形成するようにしてもよい。
　制御用ＩＣ１０は、出力のフィードバック電圧ＶFBと所定の基準電圧Ｖrefとの電位差を増幅する誤差アンプ１１、発振回路を内蔵しスロープ補償用の鋸波ＳＡＷや所定の周波数のクロックパルスＰｃを生成する波形生成回路１２、該波形生成回路１２で生成された鋸波ＳＡＷと上記誤差アンプ１１の出力および上記電流センス抵抗Ｒｓの両端子の電圧Ｖs1，Ｖs2を入力とするＰＷＭコンパレータ１３を備える。
　さらに、制御用ＩＣ１０は、上記波形生成回路１２で生成されたクロックパルスＰｃがセット端子に入力されＰＷＭコンパレータ１３の出力がリセット端子に入力されたＲＳフリップフロップ１４、該フリップフロップ１４の出力Ｑ，／Ｑをレベルシフトするレベルシフト回路１５、レベルシフトされた信号に基づいて前記スイッチングトランジスタＳＷ１，ＳＷ２をオン、オフする駆動信号を生成し出力する駆動回路（ドライバ）１６ａ，１６ｂなどを備える。
　図４のＤＣ－ＤＣコンバータにおいては、１サイクルはクロックパルスＰｃでフリップフロップ１４をセットし、駆動用スイッチングトランジスタＳＷ１をオンさせることで開始する。そして、ＳＷ１がオンされるとコイル（インダクタ）に流される電流ＩLが増加し、そのピーク値を出力電圧からの帰還信号すなわち誤差アンプ１１の出力で制御する。具体的には、電流ＩLの検出電圧が誤差アンプ１１の出力と比較されて一致するとＰＷＭコンパレータ１３の出力が反転して、フリップフロップ１４がリセットされて、駆動用スイッチングトランジスタＳＷ１をターンオフするように制御される。
　なお、この実施例では、直流電圧入力端子ＩＮと駆動用スイッチングトランジスタＳＷ１との間に電流センス抵抗Ｒｓを接続しているが、電流センス抵抗ＲｓはコイルＬｃと出力端子ＯＵＴとの間にコイルと直列をなすように接続しても良い。ただし、電流センス抵抗ＲｓをコイルＬｃと出力端子ＯＵＴとの間に接続した場合には、トランジスタＳＷ１がオフされている期間にもコイルおよび抵抗に電流が流れるのに対し、図４の実施例のＤＣ－ＤＣコンバータのように電圧入力端子ＩＮとトランジスタＳＷ１との間に電流センス抵抗Ｒｓを接続した場合には、ＳＷ１がオンされている期間しか抵抗に電流が流れないので、電力損失が少なくなるという利点がある。コイルＬｃと整流用トランジスタＳＷ２との結合点Ｎ１とトランジスタＳＷ１と間に電流センス抵抗Ｒｓを接続した場合も図４の実施例と同様に電力損失が少なく済む。
　また、駆動用スイッチングトランジスタＳＷ１のオン抵抗を電流センス抵抗として代用するようにしてもよく、それによりさらに電力損失が少なく済む。この場合には、駆動用スイッチングトランジスタＳＷ１がオンの期間だけ、駆動用スイッチングトランジスタＳＷ１の両端電圧がＰＷＭコンパレータ１３に入力されるようにすればよい。
　以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではない。例えば、本発明に係るコンパレータを適用可能なスイッチング制御回路１０は、図４に示されているような構成のものに限定されず、フリップフロップ１４の代わりにワンショットマルチバイブレータを使用したものやレベルシフト回路１５を省略したものなどであっても良い。
　また、図４のＤＣ－ＤＣコンバータにおいては、出力電圧Ｖoutを直接誤差アンプ１１に入力しているが、出力電圧Ｖoutを分圧する直列抵抗を設けて、分圧された電圧をフィードバック電圧として誤差アンプ１１へ入力するように構成しても良い。
　以上の説明では本発明を、降圧型ＤＣ－ＤＣコンバータに適用した場合について説明したが、昇圧型ＤＣ－ＤＣコンバータにも適用することができる。また、実施例では、スイッチングレギュレータ方式の同期整流型ＤＣ－ＤＣコンバータに適用した場合について説明したが、本発明は整流素子としてダイオードを使用したダイオード整流型のＤＣ－ＤＣコンバータにも利用することができる。
　１０　スイッチング制御回路（制御用ＩＣ）
　１１　誤差アンプ
　１２　波形生成回路
　１３　ＰＷＭコンパレータ
　１４　フリップフロップ
　１５　レベルシフト回路
　１６ａ，１６ｂ　駆動回路
　ＬＤ　負荷
　Ｌｃ　コイル（インダクタ）
　Ｃｓ　平滑コンデンサ
　ＳＷ１　コイル駆動用スイッチングトランジスタ
　ＳＷ２　整流用スイッチングトランジスタ
　ＡＭＰ　電流検出用差動アンプ
　Ｅ－ＡＭＰ　誤差アンプ

Claims (6)

  1. 　直流電圧が入力される電圧入力端子と負荷が接続される出力端子との間に接続されたインダクタと、前記インダクタに電流を流す駆動素子と、出力電圧のフィードバック電圧に応じて前記駆動素子を制御する電圧制御ループと、前記電圧制御ループに前記インダクタに流れる電流の検出信号を帰還するループとを備えた電流モード制御方式のＤＣ－ＤＣコンバータの前記電圧制御ループに設けられるコンパレータであって、
    　前記コンパレータは、ソース共通接続された入力差動トランジスタ対を２組有する差動入力段と、前記２組の入力差動トランジスタ対の共通ソースにそれぞれ接続された２つの定電流源と、前記２組の入力差動トランジスタ対のドレイン側に接続され電流－電圧変換する共通の負荷素子と、前記差動入力段と前記負荷素子との結合点に接続された出力段と、を備え、
    　前記２組の入力差動トランジスタ対のうち一方の入力差動トランジスタ対の入力端子には前記出力電圧のフィードバック電圧とスロープ補償用の波形信号とが入力され、他方の入力差動トランジスタ対の入力端子には前記インダクタと直列をなすように接続された電流検出用抵抗の両端の電圧が入力されることを特徴とするコンパレータ。
  2. 　前記入力差動トランジスタ対のドレイン端子にフォールデッドカスコード接続されたカスコード段を備えることを特徴とする請求項１に記載のコンパレータ。
  3. 　直流電圧が入力される電圧入力端子と負荷が接続される出力端子との間に接続されたインダクタと、前記インダクタに電流を流す駆動素子と、前記インダクタと直列をなすように接続された電流検出用抵抗と、コンパレータを有し出力電圧のフィードバック電圧に応じて前記駆動素子を制御する電圧制御ループと、前記電圧制御ループに前記インダクタに流れる電流の検出信号を帰還するループとを備えた電流モード制御方式のＤＣ－ＤＣコンバータであって、
    　前記コンパレータは、ソース共通接続された入力差動トランジスタ対を２組有する差動入力段と、前記２組の入力差動トランジスタ対の共通ソースにそれぞれ接続された２つの定電流源と、前記２組の入力差動トランジスタ対のドレイン側に接続され電流－電圧変換する共通の負荷素子と、前記差動入力段と前記負荷素子との結合点に接続された出力段と、を備え、
    　前記２組の入力差動トランジスタ対のうち一方の入力差動トランジスタ対の入力端子には前記出力電圧のフィードバック電圧とスロープ補償用の波形信号とが入力され、他方の入力差動トランジスタ対の入力端子には前記電流検出用抵抗の両端の電圧が入力されることを特徴とするＤＣ－ＤＣコンバータ。
  4. 　前記コンパレータは、前記入力差動トランジスタ対のドレイン端子にフォールデッドカスコード接続されたカスコード段を備えることを特徴とする請求項３に記載のＤＣ－ＤＣコンバータ。
  5. 　前記駆動素子が前記電圧入力端子と前記インダクタとの間に接続されている場合に、前記電流検出用抵抗は、前記電圧入力端子と前記インダクタとの間に前記駆動素子と直列をなすように接続されていることを特徴とする請求項３または４に記載のＤＣ－ＤＣコンバータ。
  6. 　前記電流検出用抵抗は前記駆動素子のオン抵抗であり、前記他方の入力差動トランジスタ対の入力端子に前記駆動素子の両端電圧が入力されていることを特徴とする請求項３または４に記載のＤＣ－ＤＣコンバータ。
PCT/JP2010/053944 2009-03-23 2010-03-10 コンパレータおよびｄｃ－ｄｃコンバータ WO2010110060A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/260,116 US20120025795A1 (en) 2009-03-23 2010-03-10 Comparator and dc/dc converter
CN2010800133446A CN102362418A (zh) 2009-03-23 2010-03-10 比较器以及dc-dc变换器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-069795 2009-03-23
JP2009069795A JP2010226833A (ja) 2009-03-23 2009-03-23 コンパレータおよびｄｃ−ｄｃコンバータ

Publications (1)

Publication Number Publication Date
WO2010110060A1 true WO2010110060A1 (ja) 2010-09-30

Family

ID=42780753

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/053944 WO2010110060A1 (ja) 2009-03-23 2010-03-10 コンパレータおよびｄｃ－ｄｃコンバータ

Country Status (4)

Country Link
US (1) US20120025795A1 (ja)
JP (1) JP2010226833A (ja)
CN (1) CN102362418A (ja)
WO (1) WO2010110060A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102761261A (zh) * 2011-04-28 2012-10-31 三美电机株式会社 开关电源装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178789B (zh) * 2011-12-20 2016-02-03 西安航天民芯科技有限公司 一种低温漂失调自校准运算放大器电路
GB201200342D0 (en) * 2012-01-10 2012-02-22 Texas Instr Cork Ltd Hybrid peak/average current mode control using digitally assisted analog control schemes
KR20170125916A (ko) * 2015-03-05 2017-11-15 리니어 테크놀러지 엘엘씨 저전압 임계의 정확한 검출
US10277141B2 (en) * 2016-09-15 2019-04-30 Psemi Corporation Current protected integrated transformer driver for isolating a DC-DC convertor
CN107134989A (zh) * 2017-05-30 2017-09-05 长沙方星腾电子科技有限公司 一种比较器电路
KR101977534B1 (ko) * 2018-03-21 2019-05-10 선전 챌운 세미컨덕터 컴퍼니 리미티드 전류 모드 제어 방식의 스위칭 모드 전력공급장치와 그 장치에서의 신호발생방법
CN113965078A (zh) * 2021-09-16 2022-01-21 天津大学 基于异质集成的高功率密度同步升压dc-dc转换芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08275510A (ja) * 1995-03-01 1996-10-18 Texas Instr Inc <Ti> スイッチモード電力コンバータおよびその制御方法
JP2008043195A (ja) * 2006-08-04 2008-02-21 Linear Technol Corp スイッチングレギュレータおよびそれを作動させるための方法
JP2008092106A (ja) * 2006-09-29 2008-04-17 Nec Electronics Corp 差動増幅回路
JP2008104285A (ja) * 2006-10-18 2008-05-01 Ac Technologies Kk スイッチング電源方式

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127854A (en) * 1998-07-20 2000-10-03 Philips Electronics North America Corporation Differential comparator with stable switching threshold
JP3687545B2 (ja) * 2001-02-05 2005-08-24 セイコーエプソン株式会社 コンパレータ回路
US6642738B2 (en) * 2001-10-23 2003-11-04 Fairchild Semiconductor Corporation Method and apparatus for field-effect transistor current sensing using the voltage drop across drain to source resistance that eliminates dependencies on temperature of the field-effect transistor and/or statistical distribution of the initial value of drain to source resistance
US7256570B2 (en) * 2005-02-08 2007-08-14 Linear Technology Corporation Light load current-mode control for switched step up-step down regulators
JP4638856B2 (ja) * 2006-10-04 2011-02-23 ザインエレクトロニクス株式会社 コンパレータ方式ｄｃ−ｄｃコンバータ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08275510A (ja) * 1995-03-01 1996-10-18 Texas Instr Inc <Ti> スイッチモード電力コンバータおよびその制御方法
JP2008043195A (ja) * 2006-08-04 2008-02-21 Linear Technol Corp スイッチングレギュレータおよびそれを作動させるための方法
JP2008092106A (ja) * 2006-09-29 2008-04-17 Nec Electronics Corp 差動増幅回路
JP2008104285A (ja) * 2006-10-18 2008-05-01 Ac Technologies Kk スイッチング電源方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102761261A (zh) * 2011-04-28 2012-10-31 三美电机株式会社 开关电源装置

Also Published As

Publication number Publication date
CN102362418A (zh) 2012-02-22
JP2010226833A (ja) 2010-10-07
US20120025795A1 (en) 2012-02-02

Similar Documents

Publication Publication Date Title
WO2010110060A1 (ja) コンパレータおよびｄｃ－ｄｃコンバータ
US9154037B2 (en) Current-mode buck converter and electronic system using the same
US7663355B2 (en) Power supply apparatus
US7560911B2 (en) Step-up/step-down switching regulator
US8541996B2 (en) Power control device, power supply device, and power control method
US20080157738A1 (en) Dc-dc converter capable of performing for wide and dynamic voltage range
US20070182395A1 (en) Switching regulator
JP2003052170A (ja) Ｄｃ−ｄｃコンバータ
US8860391B2 (en) DC-DC converter, and power supply circuit having DC-DC converter
KR20070094486A (ko) 비절연 강압형 ｄｃ-ｄｃ 컨버터
US8493042B2 (en) Switching regulator
CN108432112B (zh) Dc-dc变换器以及负载驱动用半导体集成电路
US20070115741A1 (en) Current Sensing Circuit and Boost Converter Having the Same
US8648624B2 (en) Voltage-to-current converter circuit
US7859242B2 (en) DC-DC Converter
CN116317551A (zh) 斜坡补偿电路及相关控制电路和方法
TWI509957B (zh) 電源轉換器的相位調整電路、電源轉換器及其控制方法
JP6993867B2 (ja) スイッチングレギュレータ及びその制御装置
JP2006238062A (ja) 増幅回路
US8018207B2 (en) Switching regulator
US8704504B2 (en) Power supply circuit comprising detection circuit including reference voltage circuits as reference voltage generation circuits
JP5141289B2 (ja) Ｃｍｏｓ差動増幅回路および電源制御用半導体集積回路
US10992229B2 (en) Comparator with preamplifier gain adjustment based on overdrive voltage
JP2006262103A (ja) 電圧電流変換回路および誤差増幅回路
JP2007306639A (ja) 電源装置および検出電圧変換回路

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080013344.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10755860

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13260116

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 10755860

Country of ref document: EP

Kind code of ref document: A1