JPH08275510A - スイッチモード電力コンバータおよびその制御方法 - Google Patents

Abstract

(57)【要約】 【課題】速い過渡応答と正確な直流動作点を有する安定
した調整された出力を得るコンバータ。 【解決手段】本発明のコンバータ（１０）は入力ポート
（２２）の入力電圧を出力ポート（２４）の出力電圧に
変換するスイッチングセル（１２）を有する。このスイ
ッチングセル（１２）は加算比較器（１４）からの、固
定された周期の、可変オンタイム制御信号によって制御
される。制御信号の周期は駆動回路（２０）によって設
定される。オンタイムは第１と第２のフィードバック回
路（１６）と（１８）によってセットされる。第１のフ
ィードバック回路（１６）は速いトランジェント応答を
与え、第２のフィードバック回路は（１８）は安定した
直流安定状態の動作点を与える。本発明は電源にも適用
される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、エレクトロニクス
装置の分野、特に、スイッチモード電力コンバータおよ
びその制御方法に関する。

【０００２】

【従来の技術】スイッチモード電力コンバータは少なく
とも１つの入力ポートと少なくとも１つの出力ポートを
有する多ポートネットワークである。電力コンバータは
入力ポートから出力ポートへ電気エネルギーを転送する
スイッチングセルを含む。このスイッチングセルは少な
くとも１つのインダクタを有し、また１つ以上のキャパ
シタを有することもできる。このスイッチングセルはパ
ワートランジスタのような少なくとも１つの制御された
スイッチと可能なら１つ以上の整流器を有している。ス
イッチングセルは、コンバータを介して電力の流れを制
御するように、スイッチの導通期間を調整することによ
りスイッチを駆動する少なくとも１つの制御ポートをも
有している。一般に、スイッチモード電力コンバータは
電圧調整電源として用いられる。このような電源におい
て、出力電圧は出力電流と入力電圧の変動に関係なく実
質的に一定に保たれる。このような電圧調整電源の質は
負荷レギュレーションのような特性によって計られる。
電源の負荷レギュレーションは負荷電流の変動に対する
電源の直流電圧出力の感度を表している。トランジェン
トな応答がオバーシュート（あるいはアンダーシュー
ト）の大きさ及びライン電圧あるいは負荷電流のステッ
プ変化に応答して電源出力に対する整定時間を表す。良
好な負荷とラインレギュレーション、および速いトラン
ジェント応答（transient response) を有する電圧調整
電源を持つことが必要である。

【０００３】電圧調整電源の振る舞いは、スイッチング
セルのインダクタ内の電流に依存し、２つの動作モード
はこれに基づいて区別される。第１の動作モードは、連
続モードと呼ばれる。連続モードにおいて、インダクタ
の電流の一次微分係数（first derivative) は回路の各
々のトポロジカル状態(topological state) 内で連続的
である。第２の動作モードは不連続モードと呼ばれる。
この動作モードにおいて、インダクタの電流の一次微分
係数は回路の１つのトポロジカル状態内で不連続的であ
る。これは、インダクタの電流がゼロになり、ある有限
時間の間ゼロを維持することを意味している。各々の動
作モードにおいて、特別な電圧調整電源は、独立した補
償条件で個別の周波数応答を有することができる。スチ
ッチング・セルは２つのカテゴリー、即ちバック・デラ
イブドセル(buckderived cell) とブースト・デライブ
ドセル(boost derived cell)に広く分けることができ
る。バック・デライブドセルは、バック・トポロジー(b
uck topology) 、ホワード・プッシュプル・トポロジー
(forward push-pull topology)、ハーフ・ブリッジ・ト
ポロジー(half-brige topology) およびフル・ブリッジ
・トポロジー(full brige topology) を含む。ブースト
・デライブドセルは、ブースト・トポロジー(boost top
ology)、インバーティング・トポロジー(inverting top
ology)およびフライバック・トポロジー(fly-back topo
logy) を含む。連続モードにおいて、ブースト・デライ
ブドセルは安定性を非常に悪化させる右半面ゼロ(right
half plane zero) を示す。

【０００４】電圧調整電源は、ネガティブフィードバッ
クの形態でスイッチングセルの出力を制御する。従来の
２つの共通制御機構は電圧モード制御と電流モード制御
と呼ばれる。各々については以下に詳細に述べられる。
電圧モード制御について、電力コンバータの出力電圧は
フィードバック回路によって感知され、コンバータを制
御するために用いられる。フィードバック回路は、出力
電圧を固定された基準電圧と比較し、エラー信号を発生
するエラー増幅器を有する。変調回路はエラー信号をス
イッチングセルの制御ポートに供給されるパルス列に変
換する。この変調回路の出力は、出力電圧を調整するよ
うにスイッチングセルの１つ以上のスイッチを制御す
る。不連続モードにおいては、バック・デライブド・ト
ポロジーに与えられた電圧モード制御ストラテジーは追
加の補正を一般的に必要としない単一ポール周波数応答
を示す。小さな値のキャパシタが雑音抑制用の高周波ポ
ールを作るためにしばしば用いられる。しかし、このポ
ールは、充分に高い周波数の所に配置され、それが単一
利得周波数以下の位相マージンを充分に下げることを妨
げる。これはかなり速いトランジェント応答ばかりでな
く良好なラインおよび負荷調整を与える。

【０００５】しかしながら、連続モードにおいて、制御
ループを示す転送機能の一対のポールの様子は安定性を
保証する適当な位相マージンを与えるために進み−遅れ
回路網（lead-lag network) を必要とする。この形状は
良好なラインおよび負荷調整を与えるが、それは、進み
−遅れ回路網の大きな時定数のために遅いトランジェン
ト応答を有している。他の従来のコンバータは、実質的
に調整された出力電圧を与えるために出力電圧ばかりで
なくインダクタ電流のアナログ(analog)を監視する電流
モード制御法を用いる。電流モード制御の１つの形式
は、ピーク電流命令制御(peak-current-commanding con
trol) と呼ばれる。この制御の概要は、電圧モード制御
に類似しており、エラー信号を発生するために出力電圧
を固定された基準電圧と比較するエラー増幅器を用い
る。このエラー信号はインダクタ内を流れるようにされ
たピーク電流を設定するために用いられる。第２の、即
ち小さなループはインダクタ電流を計り、それを比較器
に第２の入力としてフィードバックする。この比較器は
インダクタ内で感知されたピーク電流をエラー増幅器に
よって発生されたエラー信号と比較する。この比較器は
発振器制御型フリップフロップによって、スイッチング
セルのスイッチを制御するので、スイッチは、インダク
タのピーク電流がエラー信号によって設定されたスレッ
ショルドに達すると、ディスエーブル（不能化）され
る。連続モードにおいて、この回路は電圧モード制御の
２つのポール応答特性以外の単一のポール応答特性を示
す。この回路の単一のポール応答特性はコンバータの補
償を単純化する。電流モード制御を支配するピーク電流
はスイッチングセルで得られる電力装置を保護するため
に電流制限の具現化を簡単にする。更に、小さなループ
はライン電圧のあらゆる変化に直ちに応答することによ
ってライン電圧の変化のフィードフォワード補正を与え
る。これはライン電圧変動に優れたトランジェント応答
を与える。

【０００６】しかしながら、電流モード制御はいろいろ
な困難性も示す。第１に、電流モード制御は、スイッチ
のデューティサイクルが５０％を越えると、オープンル
ープの不安定性（サブ高調波発振:subharmonic oscilla
tions)を示す。更に、コストのかかる電流変換器を採用
したり、小さな値の電流感知抵抗器からかなりのノイズ
を拾う危険を冒すことなく、インダクタ内の電流を適切
に感知することは困難である。スイッチモード電力コン
バータを制御するための他の従来の装置は、直接加算電
流モード制御(direct-summing current mode control)
と呼ばれる。この構成において、エラー増幅器が直接フ
ィードバックにより加算比較器(summing comparator)の
１つの入力ポートに置き換えらえている。この加算比較
器は２対の差動入力を有している。比較器の出力は、入
力ポートの両端の差動電圧の和がゼロに等しくなると、
スイッチする。第１の差動入力は、出力電圧と固定基準
電圧間の差を受信するように接続されている。インダク
タ電流は小さな抵抗を横切って差動的に感知され、加算
比較器の第２の差動入力にフィードバックされる。エラ
ー増幅器なしに、電流利得は実質的に減少される。も
し、電流感知信号の大きさが小さく保持されるなら、電
流利得は、エラー増幅器を使用することなく、実用のレ
ベルまで増加することができる。エラー増幅器を除く
と、この要素に関連した過剰な移相を除き、補償を幾ら
か単純化する。この回路は複雑さがなく、エラー増幅器
に関連する電流消費も除かれる。ループの利得は電流感
知電圧が如何に小さくされるかによって制限されるの
で、直接加算電流モード制御は本来的に負荷調整が乏し
い。もし、この電圧が小さいと、回路は非常に雑音に敏
感になる。

【０００７】

【発明が解決しようとする課題】本発明は、従来開発さ
れた電力コンバータおよびその制御方法に係わる欠点お
よび問題点を実質的に減少あるいは除去したスイッチモ
ード電力コンバータおよびその制御方法を提供する。

【０００８】

【課題を解決するための手段】本発明における第１の実
施の形態は、第１および第２のフィードバック回路を有
するスイッチモード電力コンバータを含む。この電力コ
ンバータは少なくとも１つの入力ポート、１つの出力ポ
ートおよび１つの制御ポートを有するスイッチングセル
（回路）を含む。このスイッチングセルは入力ポートか
ら出力ポートへ電気的エネルギーを転送する。この電力
コンバータは３つの差動入力ポートと１つの出力端子の
ある加算比較器も有する。この加算比較器の出力は、入
力ポートを横切る差動電圧の和がゼロに等しくなると、
スイッチする。出力端子はスイッチングセルの制御ポー
トに接続される。第１と第２のフィードバック回路がス
イッチングセルの出力ポートと加算比較器の２つの差動
入力ポートの間に接続される。基準電圧が第２の端子を
それぞれの差動入力ポートに供給する。最後に、駆動回
路が加算比較器の第３の差動入力対に接続され、制御信
号用のベースライン周期(base-line period)を確立す
る。本発明の教示によって構成されたスイッチモード電
力コンバータにおいて、第１のフィードバックループが
電力コンバータに対する速いトランジェント応答を与
え、第２のフィードバックループが回路の出力に対する
優れた負荷調整特性を与える。

【０００９】本発明の他の特徴によれば、駆動回路が予
め決められた周期的な波形、例えば鋸歯状波、を出力す
る発振器を有する。この発振器によって出力されるピー
ク−ツウ−ピーク(peak-to-peak)電圧はスイッチングセ
ルの入力ポートに供給された電圧によって制御される。
従って、この駆動回路はライン電圧変化のフィードホワ
ード補正を与える。本発明の技術的利点は、１つの実施
の形態において、二つの分離した制御ループと加算比較
器を用いるスイッチモード電力コンバータを提供し、速
いトランジェント応答と正確な直流動作点を有する安定
した調整出力を生成することである。第１の制御ループ
はコンバータの出力を高周波ポールのある簡単なＲ−Ｃ
ネットワークを介して加算比較器に供給する。従って、
第１の制御ループは単一のポール応答を実質的に示す。
よって、電力コンバータは速いトランジェント応答特性
を有する。第２の制御ループは正確な直流レベルに電力
コンバータの出力を維持する高利得エラー増幅器を用い
る。従って、このコンバータは速いトランジェント応答
を提供し、ラインあるいは負荷変動に実質的に耐える。
本発明の他の技術的利点は、１つの実施の形態におい
て、本発明は複雑で、困難な電流感知装置を必要とする
ことなく、フィードホワード制御のために提供すること
である。むしろ、本装置は、駆動回路によって出力され
る波形の大きさを制御するために、スイッチングセルに
入力電圧を単に用いるだけである。従って、スイッチン
グセルはライン電圧における変化に非常に速やかに反応
することができる。

【００１０】

【実施の形態】本発明と本発明の利点をより完全に理解
するために、図面と共に以下の記載が参照される。図面
において、同じ参照番号は同じ構成素子を示す。図１
は、本発明の教示によって構成される電圧モード制御ス
イッチモード電力コンバータ１０の実施の形態を示す。
コンバータ１０は２つのフィードバックループの組み合
わせを用いて、速いトランジェント応答を有する安定状
態の出力電圧を提供する。コンバータ１０は、スイッチ
ングセル（回路）１２、加算比較器１４、第１のフィー
ドバック回路１６、第２のフィードバック回路１８およ
び駆動回路２０を含む。スイッチングセル１２は入力ポ
ート２２から出力ポート２４へ電気的エネルギーを転送
する。図１の実施の形態において、スイッチングセル１
２は、入力ポートにおける入力、即ちライン電圧Ｖi を
出力ポート２４における低い電圧Ｖo に転送する。図示
されているように、スイッチングセル１２は標準的なバ
ック回路(buck circuit)である。スイッチングセル１２
は、またステップダウン回路あるいはチョッパー回路と
も呼ばれる。コンバータ１０のスイッチングセル１２
は、ホワード、プッシュプル、ハーフブリッジ、フルブ
リッジあるいは同様なトポロジーのような従来のバック
・デライブド・スイッチング・セル(buck derived swit
ching cell) のいかなるものとも置き換えらることがで
きることに留意されるべきである。更に、コンバータ１
０は単一の入力と単一の出力によって示されている。本
発明の教示は限定されるべきでなく、多入力および多出
力を有する他のコンバータに応用できる。

【００１１】スイッチングセル１２はＮチャネルＭＯＳ
トランジスタ２６、ダイオード２８、インダクタ３０お
よびキャパシタ３２を含む。トランジスタ２６のドレー
ンは入力ポート２２を有している。トランジスタ２６の
ゲートはスイッチングセル１２のための制御ポートを有
しており、加算比較器１４の出力に接続される。ダイオ
ード２８のカソードはトランジスタ２６のソースに接続
され、ダイオード２８のアノードは接地電位に接続され
る。インダクタ３０はトランジスタ２６のソースとスイ
ッチングセル１２の出力ポート間に接続される。更に、
キャパシタ３２は出力ポート２４と接地電位間に接続さ
れる。第１のフィードバック回路１６がノード４０と加
算比較器１４の間に接続され、第１の制御ループを提供
する。以下に詳細に述べられるように、第１のフィード
バック回路１６はコンバータ１０のために速いトランジ
ェント応答を保証する。第１のフィードバック１６は第
１と第２の抵抗３４と３６、およびキャパシタ３８を有
する。抵抗３４は出力ポート２４とノード４０の間に接
続される。抵抗３６とキャパシタ３８はノード４０と接
地電位の間に接続される。ノード４０は加算比較器１４
の一対の差動入力の負の入力端子に接続される。基準電
圧Ｖrefが対応する差動入力端子対の正の端子に接続さ
れる。

【００１２】第２のフィードバック回路１８がノード４
０と加算比較器１４の間に接続されて、第２の制御ルー
プを提供する。以下に詳細に述べられるように、第２の
フィードバック回路１８はコンバータのために正確な直
流動作点を保証する。第２のフィードバック回路１８は
増幅器４２とキャパシタ４４を備えている。この増幅器
４２は第１のフィードバック回路１６の利得と比較され
る大きな直流電圧利得を有している。増幅器４２の負入
力端子がノード４０に接続される。増幅器４２の正入力
端子が基準電圧Ｖref に接続される。更に、キャパシタ
４４は増幅器４２の負入力と増幅器４２の出力間にミラ
ー形状(Miller-configuration)に接続される。また、増
幅器４２の出力は加算比較器１４の第２の差動入力対の
正入力に接続される。基準電圧Ｖref は対応する差動入
力対の負入力に接続される。駆動回路２０が加算比較器
１４の第３の差動入力対に接続され、以下に述べられる
制御の固定周期、可変オンタイム方法を確立する。駆動
回路２０は加算比較器１４によって発生される制御信号
の周期をきめる出力波形を生成する発振器を備える。例
えば、駆動回路２０の出力は、トランジスタ２６を制御
するためのベースライン周期を設定するために、鋸歯状
の傾斜信号あるいは他の適当な信号を含んでいる。

【００１３】以下に詳細に述べるように、加算比較回路
１４はスイッチングセル１２のための制御信号を発生す
る。基本的に、加算比較回路１４は各正入力に与えられ
た電圧のウエイトずけされた和、各負入力に与えられた
電圧のウエイトずけされた和を作り、これらのウエイト
ずけされた和を比較して、出力波形を生成する。正入力
に与えられた電圧のウエイトずけされた和が負入力に与
えられた電圧のウエイトずけされた和より大きいと、加
算比較回路１４の出力はハイとなる。さもなければ、加
算比較回路１４の出力はローを維持する。駆動回路２０
は加算比較回路１４から制御信号の周期を設定する周期
的な波形を発生する。他の２つの差動入力は加算比較回
路１４をオンからオフへスイッチさせるトリップ点(tri
p point)を制御する。第１と第２のフィードバック回路
１６と１８は、出力ポート２４における調整出力電圧を
維持するために、スイッチ２６のオンタイムを設定す
る。動作において、図１のコンバータ１０は、速いトラ
ンジェント応答と安定した直流動作点を有する出力ポー
トにおける調整されたステップダウンされた電圧を与え
る。更に、コンバータ１０は、負荷電流あるいはライン
電圧における変動に実質的に感じない。

【００１４】加算比較器１４は、制御信号をスイッチン
グセル１２のトランジスタ２６のゲートに与える。この
制御信号は、スイッチングセル１２を２つのモードのう
ちの１つで動作するようにする。まず、加算比較器１４
はハイの出力電圧でトランジスタをターンオンする。こ
のモードにおいて、トランジスタ２６は、そのドレーン
からそのソースへ実質的な電流を導通する。次に、加算
比較器１４はローの出力電圧でトランジスタ２６をター
ンオフする。このモードにおいては、トランジスタ２６
はそのドレーンからソースまでの実質的な電流の導通を
止める。トランジスタ２６がターンオンすると、トラン
ジスタ２６のソースの電圧はほぼ入力電圧まで増加し、
トランジスタ２６のソースから出力ポートまでインダク
ト３０の両端に正の電圧を発生する。従って、インダク
タ３０の電流は増加する。加算比較器１４がトランジス
タ２６をタンオフすると、ダイオード２８は導通し、ト
ランジスタ２６のソースは接地電位以下のほぼ１ダイオ
ード降下である電圧レベルに減少される。これはインダ
クタ３０上の電圧の極性をスイッチする。インダクタ３
０の電流の一次微分係数は負となり、従って、電流は減
少する。インダクタ３０と組み合わされたキャパシタ３
２は、実質的に直流電圧出力を取り付けられた負荷４６
に与えるノード２４の過渡電圧変化の殆どを除去するＬ
Ｃフィルタを形成する。基本的に、トランジスタ２６の
スイッチオンとオフは、加算比較器１４からの制御信号
の周期にわたって、インダクタ３０によって供給された
電力を平均化することにより、キャパシタ３４が出力ポ
ートで実質的に一定の出力電圧を維持するようにする。

【００１５】コンバータ１０は、２つの制御ループをを
用いて、出力ポート２４において実質的に一定の安定状
態の直流出力電圧を維持する。コンバータ１０の第１の
制御ループは、出力電圧を第１のフィードバック回路１
６を介して加算比較器１４に供給する。第１のフィード
バック回路１６は速い時定数を有しており、出力電圧の
変化に速いトランジェント応答を可能にする。キャパシ
タ３８は、単独で雑音抑制素子として用いられる。従っ
て、キャパシタ３８は、それが生成するポールがコンバ
ータ１０の低周波ダイナミックスに支障をきたすことが
ないような大きさにつくられる。連続モード動作にける
コンバータ１０の安定性を保証するために、キャパシタ
３２の等価直列抵抗（equivalent series resistance:
ESR)に関連するゼロが、インダクタ３０とキャパシタ３
２の相互作用によって作られるポール対の１つによって
生じる移相を打ち消すように位置される。この方法にお
いて、スイッチングセル１２の伝達関数は単一ポール応
答に近似して単純化される。第１の制御ループについて
の利得は低いので、それは、寄生振動が不安定さの原因
となる充分な移相を生じる前に１(unity) を通過する。
これは、本質的に補償されないフィードバック回路１６
の使用が速いトランジェント応答を与えることを可能に
する。

【００１６】第２の制御ループは出力電圧をエラー増幅
器４２を介して加算比較器１４に供給する。エラー増幅
器４２の大きな電圧利得は、第２の制御ループが出力電
圧に対して非常に正確な動作点を生じるようにする。ま
た、それがコンバータ１０の安定状態の出力電圧のみを
制御するようにされており、トランジェント応答でない
ので、第２のフィードバック回路１８は比較的低い単一
の利得バンド幅を有している。キャパシタ４４は、第２
の制御ループを安定にするために低周波のドミナントポ
ール(dominant pole) を与える。このドミナントポール
は、このフィードバックループが無条件に安定すること
を保証し、第２の制御ループのバンド幅は実質的に第１
の制御ループ以下であることを保証する。コンバータ１
０の全体システムの応答は第１および第２のフィードバ
ック回路１６と１８の応答の和である。例えば、もし、
負荷電流のステップ変化が生じると、第１のフィードバ
ック回路１６が直ぐに応答し、コンバータ１０が直ぐに
所望の動作点に達するようにし、したがって過渡的なオ
ーバシュートを制限する。第２のフィードバック回路１
８は非常にゆっくり応答する。しかしながら、第２のフ
ィードバック回路１８の電圧利得は、それが第１のフィ
ードバック回路１６を無視するようにし、またゆっくり
コンバータ１０の動作点が出力ポート２４において正確
な、期待された出力電圧を与えるために必要とされる状
態に達するようにする。従って、コンバータ１０は、過
渡状態に速やかに応答し、速いトランジェント応答と同
様に、コンバータ１０に優れたラインおよび負荷特性を
与える、要求された正確な出力電圧に非常にゆっくりお
ちつく。

【００１７】加算比較器１４は、固定された周期と可変
オンタイムを有するスイッチングセル１２のために制御
信号を生成する。加算比較器１４は、第１のフィードバ
ック回路１６、第２のフィードバック回路１８および駆
動回路２０からの入力を受信する。駆動回路２０は、例
えば鋸歯状波を加算比較器１４に与えることによって制
御信号の周期を設定する。代わりに、駆動回路２０は、
加算比較回路１４の出力電圧波形を得るために、三角波
あるいは他の全ての適当な波形を与えてることができ
る。第１と第２のフィードバック回路１６と１８からの
入力は、加算比較器１４の出力をスイッチするトリップ
点(trip point)を確立する。例えば、加算比較器１４は
出力ポート２４に所望の出力電圧を与えるために５０％
のデューティサイクルを有する出力制御信号を生成する
必要がある。もし、駆動回路２０によって与えられたピ
ーク−ツー−ピーク電圧は５０ミリボルトであり、加算
比較器１４のためのトリップ点はほぼ２５ミリボルトで
ある。これは、第１と第２のフィードバック回路１６と
１８に対応する正と負の端子の重みづけされた和の差が
２５ミリボルトに等しいと、加算比較器１４の出力が変
化することを意味している。

【００１８】駆動回路２０によって与えられた鋸歯状波
の傾斜が、その最小の値から増加するにつれて、加算比
較器１４の出力が、ハイの制御信号をスイッチングセル
１２に最初に出力する。傾斜が２５ミリボルトに達する
と、加算比較器１４はトリップし、そしてローの制御信
号をスイッチングセル１２に出力する。もし、出力ポー
ト２４の出力が、必要なレベル以下に下がると、第１と
第２のフィードバック回路１６と１８は、加算比較器１
４のためのトリップ点が増加するようにする。従って、
加算比較器１４の出力はハイの電圧レベルを長く維持す
る。このようにして、第１と第２のフィードバック回路
１６と１８は、加算比較器１４の出力のために可変オン
タイムを与える。第１と第２のフィードバック回路１６
と１８が動作する速さは、加算比較器１４がスイッチン
グセル１２を制御する方法に影響を与える。最初に、第
１のフィードバック回路１６が第２のフィードバック回
路１８より速いスピードで動作する。従って、第１のフ
ィードバック回路１６は、スイッチングセル１２に対す
る適切なデューティサイクルを確立する加算比較回路１
４に、フィードバック回路の差動入力を横切って電圧降
下を生じる。

【００１９】都合の悪いことに、これは出力ポート２４
における出力の僅かな降下を起こす。時間が経つに従っ
て、第２のフィードバック回路１８は、加算比較器１４
に対するその入力ポートの適当な電圧差が出力電圧にお
けるこの降下のために修正するようにする。第２の制御
ループは加算比較器１４にその制御電圧を徐々に増加す
るので、第１の制御ループはその制御電圧を減少する。
従って、コンバータ１０への過渡への初期の応答は第１
の制御ループによって、殆ど全て決定される。充分な時
間が経過すると、第１の制御ループはその制御への寄与
を殆どゼロに減少させ、第２の制御ループはコンバータ
１０の動作点を決定する。第２のフィードバック回路１
８の大きな利得とゆっくりした応答は第２の制御ループ
がデューティサイクルを最終的に制御することを可能に
して、適切な直流安定状態の動作点を確立する。図２は
図１のコンバータ１０と共に用いる、本発明の教示によ
って構成された加算比較器１４を示す。加算比較器１４
は６つのトランジスタ４８ａ−４８ｆを含む。トランジ
スタ４８ａ−４８ｆは３つの整合された差動装置対４８
ａ−４８ｂ、４８ｃ−４８ｄおよび４８ｅ−４８ｆを形
成するために接続される。トランジスタ４８ａのエミッ
タはトランジスタ４８ｂのエミッタに接続される。電流
源５０はトランジスタ４８ａと４８ｂ、および接地電位
間に接続される。トランジスタ４８ａと４８ｂのベース
は加算比較器１４に対して差動入力ポートを与える。同
様に、トランジスタ４８ｃと４８ｄは加算比較器１４に
対してトランジスタ４８ｃと４８ｄのベースに第２の差
動入力対を与えるために電流源５２と組み合わされて接
続される。最後に、トランジスタ４８ｅ−４８ｆは加算
比較器１４に対して第３の差動入力対を与えるために電
流原５４と同様な方法で接続される。

【００２０】加算比較器１４は、更に従来の電圧比較器
５６、および第１と第２の整合された抵抗５８と６０を
含んでいる。抵抗６０は電源６２、トランジスタ４８
ａ、４８ｃと４８ｅのコレクタおよび比較器５６の負端
子間に接続される。更に、抵抗５８は電源６２、トラン
ジスタ４８ｂ、４８ｄと４８ｆのコレクタおよび比較器
５６の正端子間に接続される。動作ついて、加算比較器
１４はトランジスタ４８ａ−４８ｂ、４８ｃ−４８ｄお
よび４８ｅ−４８ｆの各対によって得られる差動出力を
重畳して、差動の、ウエイトづけされた和を比較器５６
に与える。もし、トランジスタ４８ａ−４８ｆのエミッ
タ領域が等しいと、各対の差動入力は等しいウエイトを
有している。もし、トランジスタの１つの差動対が大き
な、あるいは小さなエミッタ領域を有していると、ウエ
イトづけされた和に対応する入力の寄与は比例して大き
いか、あるいは小さい。従って、比較器５６は出力電圧
波形を発生して、スイッチ２６を制御する。トランジス
タ対４８ａ−４８ｂ、４８ｃ−４８ｄおよび４８ｅ−４
８ｆは動作の比較的小さな直線領域を有していることを
留意すべきである。しかしながら、この応用において
は、加算比較器１４は入力の差動対の全てに与えられる
べき大きな電圧振動を必要としない。従って、差動対４
８ａ−４８ｂ、４８ｃ−４８ｄおよび４８ｅ−４８ｆは
実質的に直線的な方法で動作し、比較器５６に適切な差
動の、ウエイトづけされた和を与える。

【００２１】図３は、本発明の教示によって構成された
電流モードの制御スイッチモード電力コンバータの実施
の形態を示す。コンバータ７０は、速いトランジェント
応答を有する正確な直流安定状態の出力電圧を与えるた
めに組み合わされた３つの制御ループを用いる。コンバ
ータ７０はスイッチングセル７２、フリップフロップ７
４、加算比較器７６、第１のフィードバック回路７８、
第２のフィードバック回路８０、ランプ発生器８２およ
び発振器８４を有する。スイッチングセル７２は、図１
のスイッチングセル１２と同様に電気的エネルギーを、
入力ポート８６から出力ポート８８へ転送する。スイッ
チングセルについて、スイッチングセル７２は従来のす
べてのバック・デライブド・スイッチングセルで置き換
えることができる。スイッチングセル７２はＮチャネル
ＭＯＳトランジスタ９０、ダイオード９２、インダクタ
９４およびキャパシタ９６を有している。これらの素子
はスイッチングセルについて上述したと同じ方法で接続
される。更に、スイッチングセル７２は電流感知素子９
８を有する。例えば、電流感知素子９８はインダクタ９
４に直列に小さな抵抗を含む。

【００２２】第１のフィードバック回路７８は、第１の
制御ループを与えるために、出力ポート８８と加算比較
器７６間に接続される。第１のフィードバック回路７８
は、第１と第２の抵抗１００と１０２、およびキャパシ
タ１０４を有する。これらの素子は図１の第１のフィー
ドバック回路１６の素子と同じ形状に接続される。図１
の第１のフィードバック回路１６について詳細に述べら
れたように、第１のフィードバック回路７８はコンバー
タ７０に対して速いトランジェント応答を保証する。第
２のフィードバック回路８０は、第２の制御ループを与
えるために、ノード１０１と加算比較器７６の間に接続
される。この第２のフィードバック回路８０は増幅器１
０６とキャパシタ１０８を有する。増幅器１０６は第１
のフィードバック回路７８と比較される大きな直流電圧
利得を有している。増幅器１０６とキャパシタ１０８は
図１の第２のフィードバック回路１８の素子と同様に接
続される。図１の第２のフィードバック回路１８につい
て詳細に述べたように、第２のフィードバック８０はコ
ンバータ７０に対して正確な直流動作点を保証する。ラ
ンプ発生回路８２はサブ高調波発振を避けるために、ス
ロープの補正を与える。ランプ発生回路８２の機能を無
視して、加算比較７６の機能は以下のように理解され
る。第１と第２のフィードバック回路７８と８０によっ
て与えられた差動入力は加算比較器７６内で一緒に加え
られて、インダクタ９４を通して流れるべきピーク電流
レベルを設定する。周期的に、発振器８４はトランジス
タ９０をターンオンするフリップフロップ７４をセット
し、インダクタ９４の電流が上方に傾斜するようにす
る。インダクタ９４の電流が、フィードバック回路７８
と８０によって設定されたピーク電流レベルを越える
と、加算比較器７６への電流感知入力は他の入力を上回
る。従って、加算比較器７６の出力はハイになり、フリ
ップフロップ７４がリセットされるようにする。これは
トランジスタ９０をターンオフする。

【００２３】加算比較器７６は上述した加算比較器１４
と同じ機能を達成する。従って、加算比較回路１４は、
第４のセットの入力を受信するために、差動対に接続さ
れた追加のトランジスタ対で、図２の加算比較器１４と
同じように構成されることができる。コンバータ７０の
最後のフィードバックループは電流感知ループを有す
る。電流感知素子９８の出力は加算比較器７６に差動入
力を与えるために接続される。この形状はピーク電流を
指示する電流モード制御を具現化するために必要な小さ
なループを具備する。電流感知素子９８はインダクタ内
の電流を感知し、比例した電圧を加算比較器７６の入力
端子に与える。動作について、図３のコンバータ７０
は、速いトランジェント応答と安定な直流動作点を有す
る、調整された、ステップダウン電圧を出力ポートに与
える。更に、コンバータ７０は負荷電流あるいはライン
電圧における変動に実質的に影響されない。コンバータ
７０は、出力ポート８８における実質的に一定の直流安
定状態の出力電圧を維持するために、３つの制御ループ
を用いる。コンバータ７０の第１の制御ループは、第１
のフィードバック回路７８を介して、出力電圧を出力ポ
ート８８から加算比較器７６供給する。第１のフィード
バック回路７８は速い時定数を有し、出力電圧の変化に
速いトランジェント応答を可能にする。キャパシタ１０
４は単独で雑音抑制素子として用いられる。従って、キ
ャパシタ１０４は、それが生成するポールがコンバータ
１０の低周波ダイナミックスに支障をきたすことがない
ような大きさにつくられる。電流感知ループの存在のた
めに、またキャパシタ９６が低いＥＳＲを有しているこ
とを仮定すると、スイッチングセル７２に関する伝達関
数は実質的に単一のポール応答である。第１の制御ルー
プについての利得は低いので、コンバータ７０の利得
は、寄生振動が不安定を生じる充分な移相を生成する前
に、１を通過する。これは実質的に補正されないフィー
ドバック回路７８が速いトランジェント応答を与えるこ
とを可能にする。もし、キャパシタ９６が実質的なＥＳ
Ｒを有しているならば、導入されたゼロは、補正ポール
を与えるために、適当な大きさのキャパシタ１０４によ
って打ち消すことができる。

【００２４】第２の制御ループは出力電圧をエラー増幅
器１０６を介して加算比較器７６へ供給する。エラー増
幅器１０６の大きな電圧利得は、第２の制御ループが出
力電圧のための非常に正確な動作点を発生するようにす
る。第２のフィードバック回路８０はコンバータ７０の
安定状態の出力電圧のみを制御するようにしており、ト
ランジェント応答ではないので、第２のフィードバック
回路８０も比較的低い単一利得のバンド幅を有してい
る。キャパシタ１０８は第２の制御ループを安定にする
ために低周波のドミナントポールを与える。このドミナ
ントモードは、このフィードバックループが無条件に安
定することを保証し、且つ第２の制御ループのバンド幅
が実質的に第１の制御ループのバンド幅以下であること
を保証する。最後に、電流感知素子９８はコンバータ用
の最後の制御ループを与える。上述のように、電流感知
素子９８は電流モード制御を指示するピーク電流を具現
化するために必要な小さなループを与える。この制御モ
ードはコンバータ７０の伝達関数を単純にし、入力電圧
の固有のフィードホワード補正を与え、且つパルス電流
制限によるパルスを与える。

【００２５】コンバータ１０の全システムの応答は第１
と第２のフィードバック回路７８と８０、変調機能の一
部と通常考えられている電流感知素子９８を含むループ
の応答の和である。例えば、もし、負荷電流のステップ
変化が起きると、第１のフィードバック回路７８は素早
く応答し、コンバータ７０が所望の動作点に素早く達す
るようにし、従って、過渡のオーバーシュートを制限す
る。第２のフィードバック回路８０は非常にゆっくりと
応答する。しかしながら、第２のフィードバック回路８
０の電圧利得はそれが第１のフィードバック回路７８を
無視すること可能にし、コンバータ７０の動作点が出力
８８の正確な、予期された出力電圧を与えるために必要
な状態に達するようにする。従って、コンバータ７０は
過渡に対して素早く応答し、且つ速いトランジェント応
答と同様に、コンバータ７０に優れたラインおよび負荷
調整特性を与える要求された正確な出力電圧にゆっくり
と落ちつく。本発明について詳細に述べたが、特許請求
の範囲に規定された発明の思想および範囲から逸脱する
ことなく、いろいろな変更や置き換えができることを理
解すすべきである。例えば、スイッチングセル１２のト
ランジスタ２６、およびスイッチングセル７２のトラン
ジスタ９０はバイポーラ接合トランジスタ、あるいは他
のすべての適当な半導体スイッチング素子で置き換える
ことができる。同様に、スイッチングセル１２のダイオ
ード２８、およびスイッチングセル７２のトランジスタ
９２は他の適当な同期整流回路で置き換えることができ
る。キャパシタ４４と１０８は補償コンバータ１０と７
０のそれぞれにおいて更に柔軟性を与えるために受動素
子のネットワークで置き換えることができる。加算比較
器１４と７６も図２の加算比較器１４と機能的に類似し
ている、しかしより簡単な回路で置き換えることができ
る。

【００２６】異なるバック・デライブド・スイッチング
セルの使用によって、入力電圧をステップアップし、あ
るいは入力電圧の極性を反転するコンバータ１０内で、
同じ技術的が得られる。同様な変更をコンバータ７０に
対して行うことができる。更に、幾らかのバック・デラ
イブド・トポロジーが、本発明の利点を有している限
り、分離および多出力を与える。多出力トポロジーの場
合、本発明の教示は一次の出力調整を与えるために用い
られることが期待される。クロス調整(cross regulatio
n)が二次の出力の充分な調整を与えない場合、ポスト調
整(post regulation) のある形態、例えば、低ドロップ
アウトのリニヤーレギュレータ(low dropout linear re
gulator) あるいは磁気増幅器が用いられる。更に、ブ
ースト・デライブド・スイッチングセル１２あるいは７
２が、低周波ポールあるいはゼロを導入することなく第
１のフィードバック回路１６あるいは７８によって形成
されたループについての安定性を保証するように、不連
続モードで動作する限り、本発明の教示はブースト・デ
ライブド・スイッチングセル１２あるいは７２に適用す
ることができる。更に、本発明の教示は図３に示された
形式以外の電流モード制御の形態に適用することができ
る。このような電流モード制御の機構は、２つの独立し
た制御ループを介してコンバータの出力からフィードバ
ックを受ける制御回路内に加算比較器を有している。第
１のループはトランジェント応答を制御し、第２のルー
プは直流安定状態の動作点を制御する。

【００２７】以上の記載に関連して、以下の各項を開示
する。 （１）スイッチモード電力コンバータにおいて、少なく
とも１つの入力ポート、少なくとも１つの出力ポートお
よび少なくとも１つの制御ポートを有するスイッチング
回路であって、電気的エネルギーを前記入力ポートから
前記出力ポートに伝送するスイッチング回路、第１、第
２と第３の差動入力、および出力端子を有する加算比較
器であって、前記出力端子は、制御信号を前記スイッチ
ング回路の制御ポートに与えるために接続している加算
比較器、基準電圧を前記第１と第２の差動入力の各端子
に与えるための基準電源、コンバータのトランジェント
応答を制御するために、前記出力ポートと前記第１の差
動入力の端子間に接続され、前記加算比較器と前記スイ
ッチング回路で第１の制御ループを与えるための第１の
フィードバック回路、出力ポートの直流安定状態の動作
点を制御するために、前記出力ポートと前記第２の差動
入力の端子間に接続され、前記加算比較器と前記スイッ
チング回路で第２の制御ループを与えるための第２のフ
ィードバック回路、および前記加算比較器の第３の差動
入力に接続され、前記制御信号のためのベースライン周
期を確立するための駆動回路、を有するコンバータ。 （２）前記駆動回路は、予め決められた、周期的波形を
出力する発振器を含むことを特徴とする前記（１）に記
載のコンバータ。 （３）前記駆動回路は、固定された周期で鋸歯状の傾斜
波形電圧を発生する発振器を含むことを特徴とする前記
（１）に記載のコンバータ。 （４）前記駆動回路は、予め決められた、周期の波形を
出力する発振器と、前記コンバータの入力電圧の変化の
フィードホワード補正を与えるように、スイッチング回
路の入力ポートに供給された電圧によって制御された前
記発振器によりピーク−ツー−ピーク電圧出力を含むこ
とを特徴とする前記（１）に記載のコンバータ。 （５）前記第１のフィードバック回路は、前記加算比較
回路の出力ポートと前記加算比較回路の第１の差動入力
の負端子間に接続された第１の抵抗、前記加算比較回路
の第１の差動入力の負端子と接地電位間に接続された第
２の抵抗を具備し、前記第１と第２の抵抗は抵抗分割器
を形成し、および第１の差動入力の負端子と接地電位間
に接続された雑音フィルターキャパシタであって、前記
キャパシタは、コンバータの低周波ダイナミックスに妨
げとならないように選択されることを特徴とする前記
（１）に記載のコンバータ。 （６）前記第２のフィードバック回路は、前記スイッチ
ング回路の出力ポートと前記加算比較器の第２の差動入
力の正端子間に接続された予め決められた電圧利得を有
するエラー増幅器、前記エラー増幅器の負端子と前記第
２の差動入力の正端子間に接続されたキャパシタであっ
て、前記第２の制御ループを安定し、且つ実質的に第１
の制御ループの周波数以下の前記第２の制御ループのた
めの単一利得周波数を与えるようにドミナント低周波ポ
ールを確立するために選択されたキャパシタ、を有する
ことを特徴とする前記（１）に記載のコンバータ。 （７）前記スイッチング回路は、バックスイッチング回
路と実質的に等価な伝達関数を有していることを特徴と
する前記（１）に記載のコンバータ。 （８）前記スイッチング回路は、単一の入力と単一の出
力を有していることを特徴とする前記（１）に記載のコ
ンバータ。 （９）前記スイッチング回路は、多入力と多出力を有し
ていることを特徴とする前記（１）に記載のコンバー
タ。 （１０）前記スイッチング回路は、加算比較器の出力に
接続された制御入力と入力電圧を受けるための入力ポー
トを有するスイッチ、前記スイッチと前記スイッチ回路
の出力ポート間に接続され、エネルギーを蓄えるインダ
クタンス素子、前記出力ポートの予め定められた出力電
圧を維持するために、前記出力ポートと接地電位間に接
続されたキャパシタンス素子、および前記スイッチと前
記インダクタンス素子に接続されたカソード、および接
地電位に接続されたアノードを有するキャッチダイオー
ド、を有していることを特徴とする前記（１）に記載の
コンバータ。 （１１）前記スイッチング回路は、加算比較器の出力に
接続された制御入力と入力電圧を受けるための入力ポー
トを有するＮ−ＭＯＳトランジスタ、前記トランジスタ
と前記スイッチング回路の出力ポート間に接続され、エ
ネルギーを蓄積するインダクタンス素子、前記出力ポー
トの予め定められた出力電圧を維持するために、前記出
力ポートと接地電位間に接続されたキャパシタンス素
子、および前記トランジスタと前記インダクタンス素子
に接続されたカソード、および接地電位に接続されたア
ノードを有するキャッチダイオード、を有していること
を特徴とする前記（１）に記載のコンバータ。 （１２）前記スイッチング回路の電流を感知し、前記感
知された電流に比例する電圧を発生するために接続され
た電流感知素子を有し、前記感知素子は更に前記加算比
較器の第４の入力に接続されており、前記加算比較器と
前記スイッチング回路間に接続されたフリップフロッ
プ、および電流モード制御を与えるように、前記駆動回
路とフリップフロップを制御するために接続された発振
器、を有していることを特徴とする前記（１）に記載の
コンバータ。 （１３）スイッチモード電力コンバータを制御する方法
において、スイッチング回路は加算比較器の出力に接続
された制御端子を有しており、スイッチング回路の電気
的エネルギーを入力ポートから出力ポートへ転送し、前
記スイッチング回路、第１のフィードバック回路および
前記加算比較回路を含む第１の制御ループを介して、出
力ポートの電圧値をフィードバックして、スイッチング
回路のトランジェント応答を制御し、前記スイッチング
回路、第２のフィードバック回路および前記加算比較回
路を含む第２の制御ループを介して、出力ポートの電圧
値をフィードバックして、前記出力ポートの直流安定状
態の動作点を制御し、前記加算比較器に接続された駆動
回路で制御信号のためのベースライン周期を確立し、且
つ出力ポートに実質的に一定の出力を与えるためにスイ
ッチング回路の動作を制御する制御信号を発生するため
に、前記第１のフィードバック回路、前記第２のフィー
ドバック回路、および前記駆動の出力を加算し、且つ比
較することを特徴とする方法。 （１４）電気的エネルギーを転送する前記ステップはバ
ック・デライブド・スイッチング回路で電気的エネルギ
ーを転送するステップを有することを特徴とする前記
（１３）に記載の方法。 （１５）ベースライン周期を確立する前記ステップは加
算比較器の差動入力に接続された発振回路でベースライ
ン周期を確立するステップを有していることを特徴とす
る前記（１３）に記載の方法。 （１６）ベースライン周期を確立する前記ステップは鋸
歯状の電圧波形を生じる発振器でベースライン周期を確
立するステップを有していることを特徴とする前記（１
３）に記載の方法。 （１７）更に、駆動回路のための発振器を用いることに
よって、入力電圧の変動のフィードワード補正を与えス
テップを有し、前記発振器のピーク−ツー−ピーク電圧
は前記スイッチング回路の入力電圧に対して予め決めら
れた比を有していることを特徴とする前記（１３）に記
載の方法。 （１８）第１の制御ループを介して出力ポートの電圧値
をフィードバックする前記ステップは、前記出力電圧値
を、抵抗分割器とフィルターキャパシタを有する制御ル
ープを介して、加算比較器へフィードバックするステッ
プを有し、前記キャパシタはコンバータの低周波ダイナ
ミックスを妨害しないて選択されることを特徴とする前
記（１３）に記載の方法。 （１９）第２の制御ループを介して出力ポートの電圧値
をフィードバックする前記ステップは、前記出力電圧値
を、前記第２の制御ループを安定するように、ドミナン
ト低周波ポールを確立するために選択されたキャパシタ
を有するエラー増幅器を介して、加算比較器にフィード
バックするステップを有することを特徴とする前記（１
３）に記載の方法。 （２０）電圧調整された電源において、前記出力ポート
に予め決められた出力電圧を維持するために、制御ポー
トと入力ポートのあるスイッチ、前記スイッチに接続さ
れたインダクタ、出力ポート、および前記出力ポートと
接地電位間に接続され、キャパシタを有するバック・デ
ライブド・スイッチング回路、第１、第２と第３の差動
入力、および制御信号を前記スイッチング回路の制御端
子に与えるために接続された出力端子を有する加算比較
器、基準電圧を前記第１と第２の差動入力の各端子に与
えるための基準電源、トランジェント応答を制御するた
めに、前記出力ポートと前記第１の差動入力の端子間に
接続され、前記加算比較器と前記スイッチング回路を有
する第１の制御ループ、出力ポートの動作点を制御する
ために、第１のフィードバック回路の直流電圧利得と比
較される大きな直流電圧利得を有し、前記出力と前記第
２の差動入力間に接続され、加算比較器と前記スイチン
グセルを有する第２の制御ループを与える第２のフィー
ドバック回路、前記加算比較器の第３の差動入力対に接
続され、前記制御信号に対してベースライン周期を確立
する駆動回路、を有することを特徴とする電源。 （２１）前記駆動回路は予め決められた、周期的波形を
出力するための発振器を有することを特徴とする前記
（２０）に記載の電源。 （２２）前記駆動回路は固定された周期の鋸歯状の傾斜
波形電圧を発生するための発振器を有することを特徴と
する前記（２０）に記載の電源。 （２３）前記駆動回路は予め決められた、周期的波形を
出力するための発振器、前記スイッチング回路の入力電
圧変動のフィードホワード補正を与えるように前記スイ
ッチング回路の入力ポートに供給された電圧によって制
御された発振器によって出力されたピーク−ツー−ピー
ク電圧を有することを特徴とする前記（２０）に記載の
電源。 （２４）前記第１のフィードバック回路は、前記加算比
較器の出力ポートと前記加算比較器の第１の差動入力の
負端子間に接続された第１の抵抗、前記第１の差動入力
の負端子と接地電位間に接続された第２の抵抗、第１と
第２の抵抗は抵抗分割器を形成し、且つ前記第１の差動
入力の負端子と接地電位間に接続されたフィルターキャ
パシタであって、コンバータの低周波ダイナミックスを
妨害しないように選択されたキャパシタ、を有すること
を特徴とする前記（２０）に記載の電源。 （２５）前記第２のフィードバック回路は、前記スイッ
チング回路の出力ポートと前記加算比較器の第２の差動
入力の正端子間に接続された予め決められた電圧利得を
有するエラー増幅器、および前記エラー増幅器の負端子
と前記第２の差動入力の正端子間に接続されたキャパシ
タであって、前記第２の制御ループを安定し、且つ実質
的に第１の制御ループの周波数以下の前記第２の制御ル
ープのための単一利得周波数を与えるようにドミナント
低周波ポールを確立するために選択されたキャパシタ、
を有することを特徴とする前記（２０）に記載の電源。 （２６）前記スイッチング回路は単一の入力と単一の出
力を有することを特徴とする前記（２０）に記載の電
源。 （２７）前記スイッチング回路は多入力と多出力を有す
ることを特徴とする前記（２０）に記載の電源。 （２８）更に、前記スイッチング回路の電流を感知し、
前記感知された電流に比例する電圧を発生するために接
続された電流感知素子を有し、前記感知素子は更に前記
加算比較器の第４の入力に接続されており、前記加算比
較器と前記スイッチング回路間に接続されたフリップフ
ロップ、および電流モード制御を与えるように、前記駆
動回路とフリップフロップを制御するために接続された
発振器、を有していることを特徴とする前記（２０）に
記載の電源。

【図面の簡単な説明】

【図１】本発明の教示によって構成されたスイッチモー
ド電力コンバータの実施の形態を示す。

【図２】本発明の教示によって構成された加算比較器の
実施の形態を示す。

【図３】本発明の教示によって構成されたスイッチモー
ド電力コンバータの他の実施の形態を示す。

【符号の説明】

１０ コンバータ １２ スイッチングセル（回路） １４ 加算比較器 １６ 第１のフィードバック回路 １８ 第２のフィードバック回路 ２０ 駆動回路 ２６ スイッチ ４２ エラー増幅器 ７０ コンバータ ７２ スイッチングセル ７４ フリップフロップ ７６ 加算比較器 ７８ 第１のフィードバック回路 ８０ 第２のフィードバック回路 ８２ ランプ発生器 ８４ 発振器 ９８ 電流感知素子 Ｖref 基準電圧

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィリアム シー ジョンストン アメリカ合衆国 テキサス州 75044 ガ ーランド トーリー パインズ 602

Claims (2)

【特許請求の範囲】
1. 【請求項１】スイッチモード電力コンバータにおいて、 少なくとも１つの入力ポート、少なくとも１つの出力ポ
   ートおよび少なくとも１つの制御ポートを有するスイッ
   チング回路であって、電気的エネルギーを前記入力ポー
   トから前記出力ポートに伝送するスイッチング回路、 第１、第２と第３の差動入力、および出力端子を有する
   加算比較器であって、前記出力端子は、制御信号を前記
   スイッチング回路の制御ポートに与えるために接続して
   いる加算比較器、 基準電圧を前記第１と第２の差動入力の端子に与えるた
   めの基準電源、 コンバータのトランジェント応答を制御するために、前
   記出力ポートと前記第１の差動入力の端子間に接続さ
   れ、前記加算比較器と前記スイッチング回路で第１の制
   御ループを与えるための第１のフィードバック回路、 出力ポートの直流安定状態の動作点を制御するために、
   前記出力ポートと前記第２の差動入力の端子間に接続さ
   れ、前記加算比較器と前記スイッチング回路で第２の制
   御ループを与えるための第２のフィードバック回路、お
   よび前記加算比較器の第３の差動入力に接続され、前記
   制御信号のためのベースライン周期を確立するための駆
   動回路、を有するコンバータ。
2. 【請求項２】スイッチモード電力コンバータを制御する
   方法において、 スイッチング回路が加算比較器の出力に接続された制御
   端子を有していて、スイッチング回路の電気的エネルギ
   ーを入力ポートから出力ポートへ伝送し、 前記スイッチング回路、第１のフィードバック回路およ
   び前記加算比較回路を含む第１の制御ループを介して、
   出力ポートの電圧値をフィードバックして、スイッチン
   グ回路のトランジェント応答を制御し、 前記スイッチングセル、第２のフィードバック回路およ
   び前記加算比較回路を含む第２の制御ループを介して、
   出力ポートの電圧値をフィードバックして、前記出力ポ
   ートの直流安定状態の動作点を制御し、 前記加算比較器に接続された駆動回路で制御信号のため
   のベースライン周期を確立し、且つ出力ポートに実質的
   に一定の出力を与えるためにスイッチング回路の動作を
   制御する制御信号を発生するために、前記第１のフィー
   ドバック回路、前記第２のフィードバック回路、および
   前記駆動の出力を加算し、且つ比較することを特徴とす
   る方法。