DE19757364A1 - Schaltungsanordnung und Verfahren zur Erzeugung einer konstanten Ausgangsspannung bei Umrichtern - Google Patents

Description

Die Erfindung bezieht sich auf eine, wie im Oberbegriff des Patentanspruchs 1 angegebene Schaltungsanordnung und ein, wie im Patentanspruch 9 angegebenes Verfahrens zur Erzeugung ei­ ner konstanten Ausgangsspannung, insbesondere bei einem Sperrumrichter, der im Aufstockbetrieb betrieben wird.

Um eine umzusetzende Leistung und damit die thermische Bela­ stung des Umrichters gering zu halten, wird die galvanische Trennung zwischen der Primär- und der Sekundärspule des Über­ tragers in dem Umrichter, in der in Fig. 2 gezeigten Art, aufgehoben. Dieser Umrichter erzeugt die Differenzspannung zwischen einer zu erreichenden Ausgangsspannung und einer am Eingang des Umrichters anliegenden Eingangsspannung. In der genannten Anordnung resultiert die Ausgangsspannung des ein­ gangs genannten Umrichters aus der Addition der anliegenden Eingangsspannung und der vom Umrichter erzeugten Spannung. Nachfolgend wird dieser Umrichter, der im Aufstockbetrieb be­ trieben wird, als Hochsetzer bezeichnet.

Bei einer beispielsweise zu erreichenden Ausgangsspannung von ±68 V und einer am Eingang anliegenden Eingangsspannung von ±37 V muß der Umrichter des Hochsetzers eine Spannung von ±31 V aufbringen.

Bei der Eingangsspannung von beispielsweise ±67 V ist die durch den Umrichter des Hochsetzers nachzuregelnde Spannung ±1 V.

Hochsetzer weisen jedoch den Nachteil auf, daß die Ausgangs­ spannung nicht konstant gehalten werden kann, wenn die Span­ nungsdifferenz zwischen der an seinem Eingang anliegenden Eingangsspannung und der Ausgangsspannung annähernd gegen Null geht.

Aufgabe der Erfindung ist es, eine Schaltungsanordnung und ein Verfahren zur Erzeugung einer konstanten Ausgangsspannung eines Hochsetzers anzugeben.

Gemäß der Erfindung wird die gestellte Aufgabe durch die Schaltungsanordnung durch Patentanspruch 1 und durch das Ver­ fahren nach Patentanspruch 9 gelöst.

Die Erfindung bringt den Vorteil mit sich, daß keine nieder­ frequenten - Spannungsschwankungen in der Ausgangsspannung des Hochsetzers bei kleinen Spannungsdifferenzen zwischen der zu erreichenden Ausgangsspannung und der vorgegebenen Eingangs­ spannung auftreten.

Die Erfindung bringt den weiteren Vorteil mit sich, daß eine zusätzliche Ansteuerspannung für den Schalttransistor des Um­ richters derart genutzt wird, daß durch eine rampenförmige Ausbildung der Ansteuerspannung des Umrichters, bei einem An­ legen einer an den Eingang angelegten hohen Eingangsspannung der Umrichter, entsprechend seiner Ansteuerspannung gebremst in Betrieb genommen wird.

Weitere Besonderheiten sind in den Unteransprüchen angegeben.

Die Schaltungsanordnung und das Verfahren werden aus der nachfolgenden näheren Erläuterung zu einem Ausführungsbei­ spiel anhand von Zeichnungen ersichtlich.

Es zeigen:

Fig. 1 ein Blockschaltbild eines Hochsetzers,

Fig. 2 eine Ausgestaltung des Hochsetzers und

Fig. 3 die Ausgestaltung eines Ansteuerelementes gemäß der Erfindung.

In Fig. 1 ist ein Blockschaltbild eines Hochsetzers URA ab­ gebildet. Dieser Hochsetzer URA ist im Wesentlichen aus einem durch einen Übertrager UT gebildeten Eingangskreis EK und Ausgangskreis AK gebildet. In dem Eingangskreis EK ist eine Stromwandlereinheit SW und ein Schalttransistor T angeordnet. Der Ausgangskreis AK ist durch eine Glättungseinheit GL abge­ schlossen. Die Ansteuereinheit AN, die beispielsweise ein pulsweitenmoduliertes Ansteuersignal ANS zur Steuerung des Schalttransistor T abgibt, wird durch ein erstes, von der Stromwandlereinheit SW erzeugtes Steuersignal S1 und durch ein von einer am Ausgang des Hochsetzers URA angeordneten Re­ geleinheit R abgegebenes zweites Steuersignal S2 gesteuert. Die am Ausgang des Hochsetzers URA anliegende Ausgangsspan­ nung resultiert aus der Summe der Eingangsspannung UE und der am Ausgang der Glättungseinheit GL anliegenden zweiten Span­ nung UAS.

In Fig. 2 ist eine Ausgestaltung des Hochsetzers URA ge­ zeigt. Die Wesentlichen Einheiten sind eine Filtereinheit DF, die Stromwandlereinheit SW, die Ansteuereinheit AN, der Schalttransistor T, der Übertrager UT, eine Gleichrichterdi­ ode D, ein Ladekondensator CL, eine parallel zum Ladekonden­ sator CL angeordneten Serienschaltung, bestehend aus einem Glättungskondensator CG und einer Induktivität DR sowie die zu einem Ausgangskondensator CA parallel geschalteten Rege­ leinheit R, die über eine Optokopplereinheit OK in Verbindung mit der Ansteuereinheit AN steht. Zwischen den Eingängen El, E2 des Hochsetzers URA, an dem die Eingangsspannung UE an­ liegt ist die Filtereinheit DF angeordnet. Zwischen der Fil­ tereinheit DF und dem Übertrager UT ist der Schalttransistor T angeordnet. Die Steuerelektrode G des Schalttransistors T ist mit einem Ausgang der Ansteuereinheit AN verbunden. Die Stromwandlereinheit SW ist zwischen der Filtereinheit DF und dem Übertrager UT vorgesehen. In Serie zur sekundärseitig an­ geordneten Spule S des Übertragers UT ist die Gleichrichter­ diode D angeordnet. Parallel dazu ist der Ladekondensator CL angeordnet. Zur Glättung der am Ladekondensator CL anliegen­ den pulsförmigen Spannung ist parallel zum Ladekondensator CL eine Serienschaltung, bestehend aus einem Glättungskondensa­ tor CG und einer Drossel DR angefügt.

Die Filtereinheit DF ist in der Art ausgebildet, daß sie aus einem zwischen den eingangseitigen Anschlüssen E1, E2 des Hochsetzers URA angeordneten ersten Kondensator CE1, einem parallel zu diesem angeordneten zweiten Kondensator CE2 be­ steht und daß jeweils in den Hauptstrompfad zwischen dem er­ sten Kondensator CE1 und dem zweiten Kondensator CF2 eine Längsinduktivität L angeordnet ist. Mit dieser Filtereinheit DF werden Störspannungen, z. B. hervorgerufen durch das puls­ förmige Anlegen der Eingangsspannung UE an der primärseitig angeordneten Spule P des Übertragers UT, herausgefiltert und so eine störende Rückwirkung auf eine, eine Eingangsspannung UE bereitstellende Spannungsquelle vermieden.

Die Ansteuereinheit AN besteht im Wesentlichen aus einem Treiber TR sowie einem Komparator CM. Ein Ausgang des Kompa­ rators CM ist mit einem Eingang des Treibers TR verbunden. Ein Ausgang des Treibers TR ist mit dem Steuereingang G des Schalttransistors T, der in dieser Ausführungsvariante ein Feldeffekttransistor ist, verbunden. Zwischen dem Steuerein­ gang G des Schalttransistors T und einem ersten Eingang des Komparators CM ist eine Steuersignalverstärkungseinheit S eingefügt. Ein zweiter Eingang des Komparators CM ist mit der ausgangsseitig angeordneten Regeleinheit R über einen Opto­ koppler OK verbunden. Dieser Optokoppler OK bewirkt eine po­ tentialmäßige Trennung zwischen einem dem Massepotential GND entsprechenden Potential des Hochsetzers URA und einem Be­ zugspotential der Ansteuereinheit AN.

In der Steuersignalverstärkungseinheit S wird das zur Cur­ rent-Mode-Regelung gebildete erste Steuersignal S1 mit einem zur Voltage-Mode-Regelung gebildeten dritten Steuersignal S3 überlagert.

Die Steuersignalverstärkungseinheit S ist aus einem ersten und einem zweiten RC-Glied R1, C1; R2, C2 gebildet. Das erste RC-Glied R1, C1 gebildet aus einem ersten Widerstand R1 und einem ersten Kondensator C1 und das zweite RC-Glied R2, C2 gebildet aus einem zweiten Widerstand R2 und einem zweiten Kondensator C2 sind über die Abgriffspunkte AP1, AP2, die je­ weils zwischen den genannten Bauelementen lokalisiert sind, durch einen dritten Widerstand R3 verbunden. Ein erster An­ schluß des dritten Widerstandes R3 ist mit dem ersten Eingang des Komparators CM und ein zweiter Anschluß des dritten Wi­ derstandes R3 ist über eine Entkopplungsdiode V1 mit dem Steuereingang G des Schalttransistors T verbunden. Der erste Widerstand R1 ist über seinen freien Anschluß mit dem das er­ ste Steuersignal S1 abgebenden Ausgang der Stromwandlerein­ heit SW verbunden. Der freie Anschluß des zweiten Widerstan­ des R2 kann entweder mit einer Hilfsspannung PUS1 oder mit dem Massepotential GND des Hochsetzers URA verbunden werden. Die freien Elektroden des ersten und zweiten Kondensators C1, C2 sind mit dem Spannungspotential MUS1, das durch die Ein­ gangsspannung UE vorgegeben ist, verbunden. Mit dem ersten RC-Glied R1, C1 werden Spannungsspitzen aus dem rampenförmi­ gen Steuersignal S1 herausgefiltert. Das erste Steuersignal S1 liegt an dem freien Anschluß des ersten Widerstandes R1 an. Ein drittes Steuersignal S3, gebildet durch das zweite RC-Glied R2, C2, liegt über dem dritten Widerstand R3 an dem ersten Eingang des Komparators CM an. An dem zweiten Konden­ sator C2 des zweiten RC-Gliedes R2, C2 steht ein linear an­ steigender Spannungsverlauf für den Zeitbereich einer mögli­ chen Einschaltdauer zur Ansteuerung des Schalttransistors T zur Verfügung. Die Zeitkonstante des zweiten RC-Gliedes R2, C2 kann durch Wahl des zweiten Widerstandes R2 und/oder der Kapazität C2 eingestellt werden. Das Auf- und Entladen des zweiten Kondensators C2 des zweiten RC-Gliedes R2, C2 erfolgt synchron mit dem Einschalten und Ausschalten des Treibers TR. Über den dritten Widerstand R3 wird die am zweiten Kondensa­ tor C2 anliegende Spannung der am ersten RC-Glied R1, C1 an­ liegenden Spannung überlagert. Diese Art der Spannungs­ addition bringt gegenüber einer Steuerung des Schalttransi­ stors T durch den rampenförmig ausgebildeten Spannungsverlauf des ersten Steuersignals S1 den Vorteil mit sich, daß bei ei­ ner Ausgangsspannung UA, die nur geringfügig über der der Eingangsspannung UE liegt, keine Pulsaussetzer bzw. keine In­ stabilitäten oder keine niederfrequenten Spannungsschwankun­ gen bei der am Ausgang des Hochsetzers abgreifbaren Aus­ gangsspannung UA auftreten.

Ein weiterer Vorteil der angegebenen Schaltungsanordnung des Hochsetzers URA ist durch die Anbindung des zweiten Wider­ standes R2 des zweiten RC-Gliedes R2, C2 mit einem dem Masse­ potential GND entsprechenden Betriebspotential erzielbar. Durch diese Maßnahme erfolgt die Erzeugung eines rampenförmi­ gen Spannungsverlaufs im Weitbereich der am Eingang anliegen­ den Eingangsspannung UE. Die durch das zweite RC Glied R2, C2 vorgegebene Spannungssteilheit der Ladekurve des zweiten Kon­ densators C2 wird derart genutzt, daß bei einem abrupten An­ stieg der Eingangsspannung UE, das erste Steuersignal S1 von Spannungsspitzen durch das erste RC-Glied gefiltert wird, und danach der Hochsetzer gebremst hochläuft. Der Vorteil, der sich durch den zusätzlichen am zweiten RC-Glied R2, C2 er­ zeugten sägezahnförmigen Spannungsverlaufs ergibt, liegt dar­ in, daß mit einer höheren Steilheit der Vorderflanke der sä­ gezahnförmigen Ansteuerspannung keine Impulsaussetzer bei der Ansteuerung des Schalttransistors auftreten und so eine kon­ stante Ausgangsspannung, insbesondere in dem eingangs ange­ sprochenen Übergangsbereich erreicht wird.

Claims (10)

1. Schaltungsanordnung (URA) zur Erzeugung einer konstanten Spannung (UA) mit

• - einem an einer Eingangsspannung (UE) anliegenden Eingangs­ kreis eines Umrichters (UT),
• - einer im Eingangskreis (EK) des Umrichters (UT) angeordne­ ten Stromwandlereinheit (SW) zur Erzeugung eines ersten Steu­ ersignals (S1), die mit einem ersten Eingang einer Ansteuer­ einheit (AN) zur Erzeugung eines Ansteuersignals (ANS) für einen im Eingangskreis (EK) des Umrichters (UT) angeordneten Schalttransistor (T) verbunden ist,
• - einer einen Ausgangskreis (AK) des Umrichters (UT) ab­ schließenden Glättungseinheit (GL), wobei mindestens ein An­ schluß des Ausgangs der Glättungseinheit (GL) mit einem er­ sten Anschluß (A2) des Ausgangs der Schaltungsanordnung (URA) verbunden ist,
• - einer zwischen dem ersten und zweiten Ausgang (A1, A2) der Schaltungsanordnung (URA) angeordneten Regeleinheit (R) zur Erzeugung eines zweiten Steuersignals (S2), die mit einem zweiten Eingang der Ansteuereinheit (AN) verbunden ist, dadurch gekennzeichnet,
  daß eine Steuersignalerzeugungseinheit (S) zwischen dem er­ sten Eingang der Ansteuereinheit (AN) und dem das erste Steu­ ersignal (S1) abgebenden Ausgang der Stromwandlereinheit (SW) angeordnet ist zur Erzeugung eines dritten nach der Voltage-Mode Regelung gebildeten Steuersignals (S3), das dem ersten Steuersignal (S1) überlagert wird.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß in der Steuersignalerzeugungseinheit (S) ein erstes RC-Glied (R1, C1), gebildet aus einem ersten Widerstand (R1) und einem ersten Kondensator (C1), zur Glättung eines rampenför­ mig verlaufenden ersten Steuersignals (S1) angeordnet ist, daß der Ausgang der Stromwandlereinheit (SW), an dem das er­ ste Steuersignal (S1) anliegt mit dem ersten Widerstand (R1) verbunden ist und einem ersten Abgriffspunkt (AP1), der zwi­ schen dem ersten Widerstand (R1) und der ersten Kapazität (C1) angeordnet ist, mit dem ersten Eingang der Ansteuerein­ heit (AN) verbunden ist.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß in der Steuersignalerzeugungseinheit (S) ein zweites RC Glied (R2, C2), gebildet aus einem zweiten Widerstand (R2) und einem zweiten Kondensator (C2) zur Erzeugung eines drit­ ten Steuersignals (S3) vorgesehen ist, wobei das zweite RC Glied (R2, C2) über einen zweiten Abgriffspunkt (AP2), der zwischen dem zweiten Widerstand (R2) und dem zweiten Konden­ sator (C2) angeordnet ist, mit dem ersten Eingang der Ansteu­ ereinheit (AN) verbunden ist, und der zweite Widerstand (R2) mit einem Hilfspotential (PUS1) verbunden ist.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der zweite Widerstand (R2) mit der Eingangsspannung (UE) verbunden ist.

5. Schaltungsanordnung nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß die Ansteuereinheit (AN) mit einem Komparator (CM) und einem Treiber (TR) gebildet ist, wobei der erste Eingang des Komparators (CM) mit dem ersten Eingang und der zweite Ein­ gang des Komparators (CM) mit dem zweiten Eingang der Ansteu­ ereinheit (AN) verbunden ist und der Ausgang des Komparators (CM) über den Treiber (TR) mit dem Steuereingang (G) des Schalttransistors T verbunden ist.

6. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein zweiter Eingang der Ansteuereinheit (An) über eine Optokopplereinheit (OK) mit dem Ausgang der Regeleinheit (R) verbunden ist.

7. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der zweite Abgriffspunkt (AP2) über eine Entkoppeldiode (V1) mit dem Steuereingang (G) des Schaltelementes (T) ver­ bunden ist.

8. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die galvanische Trennung zwischen dem Eingangskreis (EK) und dem Ausgangskreis (AK) des Umrichters (UT) derart aufge­ hoben wird, daß sich die am Eingangskreis (EK) anliegende Eingangsspannung (UE) zu der am Ausgangskreis (AK) anliegen­ den Spannung (UAS) addiert.

9. Verfahren zur Erzeugung einer konstanten Spannung (UA) mit

• - einem an einer Eingangsspannung (UE) anliegenden Eingangs­ kreis eines Umrichters (UT),
• - einer im Eingangskreis (EK) des Umrichters (UT) angeordne­ ten Stromwandlereinheit (SW) zur Erzeugung eines ersten Steu­ ersignals (S1), das an einem ersten Eingang einer Ansteuer­ einheit (AN) zur Erzeugung eines Ansteuersignals (ANS) für einen im Eingangskreis (EK) des Umrichters (UT) angeordneten Schalttransistor (T) angelegt wird,
• - einer einen Ausgangskreis (AK) des Umrichters (UT) ab­ schließenden Glättungseinheit (GL), wobei mindestens ein Aus­ gang der Glättungseinheit (GL) mit einem Ausgang (A2) der den Umrichter aufnehmenden Schaltungsanordnung (URA) verbunden wird,
• - einer zwischen den Ausgängen der Schaltungsanordnung (URA) angeordneten Regeleinheit (R) zur Erzeugung eines zweiten Steuersignals (S2), das an einem zweiten Eingang der Ansteu­ ereinheit (AN) angelegt wird, dadurch gekennzeichnet,
  daß ein drittes mit einer Voltage-Mode Regelung gebildetes Steuersignal (S3) dem ersten Steuersignal (S1) überlagert wird.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das erste und dritte Steuersignal (S1, S3) rampenförmig ausgebildet ist.