WO1999033162A1

WO1999033162A1 - Schaltungsanordnung und verfahren zur erzeugung einer konstanten ausgangsspannung bei umrichtern

Info

Publication number: WO1999033162A1
Application number: PCT/DE1998/003588
Authority: WO
Inventors: Bernd Wolfgart; Werner Lochter; Werner Eisert; Bostjan Bitenc
Original assignee: Siemens Aktiengesellschaft
Priority date: 1997-12-22
Filing date: 1998-12-07
Publication date: 1999-07-01
Also published as: ID24935A; BR9813727A; DE19757364A1; US6198639B1; CN1283323A

Abstract

Zur Erzeugung einer konstanten, am Ausgang eines zum Hochsetzer ausgebildeten Umrichters (URA) anliegenden Spannung (UA) wird eine Current-Mode Regelung des Umrichters in dem Bereich, in dem sich die an den Eingängen des Hochsetzers anliegende Eingangsspannung (UE) gering von der an seinen Ausgängen anliegenden Spannung abweicht, durch eine Voltage-Mode Regelung überlagert.

Description

Beschreibung

Schaltungsanordnung und Verfahren zur Erzeugung einer konstanten AusgangsSpannung bei Umrichtern

Die Erfindung bezieht sich auf eine, wie im Oberbegriff des Patentanspruchs 1 angegebene Schaltungsanordnung und ein, wie im Patentanspruch 9 angegebenes Verfahrens zur Erzeugung einer konstanten Ausgangsspannung, insbesondere bei einem Sperrumrichter, der im Aufstockbetrieb betrieben wird.

Um eine umzusetzende Leistung und damit die thermische Belastung des Umrichters gering zu halten, wird die galvanische Trennung zwischen der Primär- und der Sekundärspule des Über- tragers in dem Umrichter, in der in Figur 2 gezeigten Art, aufgehoben. Dieser Umrichter erzeugt die Differenzspannung zwischen einer zu erreichenden AusgangsSpannung und einer am Eingang des Umrichters anliegenden Eingangsspannung. In der genannten Anordnung resultiert die Ausgangsspannung des ein- gangs genannten Umrichters aus der Addition der anliegenden Eingangsspannung und der vom Umrichter erzeugten Spannung. Nachfolgend wird dieser Umrichter, der im Aufstockbetrieb betrieben wird, als Hochsetzer bezeichnet.

Bei einer beispielsweise zu erreichenden AusgangsSpannung von +/-68 V und einer am Eingang anliegenden Eingangsspannung von +/-31 V muß der Umrichter des Hochsetzers eine Spannung von +/-31 V aufbringen.

Bei der Eingangsspannung von beispielsweise +/-67 V ist die durch den Umrichter des Hochsetzers nachzuregelnde Spannung +/-1 V.

Hochsetzer weisen jedoch den Nachteil auf, daß die Ausgangs- Spannung nicht konstant gehalten werden kann, wenn die Spannungsdifferenz zwischen der an seinem Eingang anliegenden Eingangsspannung und der Ausgangsspannung annähernd gegen Null geht.

Aufgabe der Erfindung ist es, eine Schaltungsanordnung und ein Verfahren zur Erzeugung einer konstanten AusgangsSpannung eines Hochsetzers anzugeben.

Gemäß der Erfindung wird die gestellte Aufgabe durch die Schaltungsanordnung durch Patentanspruch 1 und durch das Ver- fahren nach Patentanspruch 9 gelöst.

Die Erfindung bringt den Vorteil mit sich, daß keine niederfrequenten SpannungsSchwankungen in der AusgangsSpannung des Hochsetzers bei kleinen Spannungsdifferenzen zwischen der zu erreichenden AusgangsSpannung und der vorgegebenen Eingangsspannung auftreten.

Die Erfindung bringt den weiteren Vorteil mit sich, daß eine zusätzliche Ansteuerspannung für den Schalttransistor des U - richters derart genutzt wird, daß durch eine rampenförmige

Ausbildung der Ansteuerspannung des Umrichters, bei einem Anlegen einer an den Eingang angelegten hohen Eingangsspannung der Umrichter, entsprechend seiner Ansteuerspannung gebremst in Betrieb genommen wird.

Weitere Besonderheiten sind in den Unteransprüchen angegeben.

Die Schaltungsanordnung und das Verfahren werden aus der nachfolgenden näheren Erläuterung zu einem Ausführungsbei- spiel anhand von Zeichnungen ersichtlich.

Es zeigen:

Figur 1 ein Blockschaltbild eines Hochsetzers, Figur 2 eine Ausgestaltung des Hochsetzers und

Figur 3 die Ausgestaltung eines AnSteuerelementes gemäß der Erfindung. In Figur 1 ist ein Blockschaltbild eines Hochsetzers URA abgebildet. Dieser Hochsetzer URA ist im Wesentlichen aus einem durch einen Übertrager UT gebildeten Eingangskreis EK und Ausgangskreis AK gebildet. In dem Eingangskreis EK ist eine Stromwandlereinheit SW und ein Schalttransistor T angeordnet. Der Ausgangskreis AK ist durch eine Glättungseinheit GL abgeschlossen. Die Ansteuereinheit AN, die beispielsweise ein pulsweitenmoduliertes Ansteuersignal ANS zur Steuerung des Schalttransistor T abgibt, wird durch ein erstes, von der Stromwandlereinheit SW erzeugtes Steuersignal Sl und durch ein von einer am Ausgang des Hochsetzers URA angeordneten Regeleinheit R abgegebenes zweites Steuersignal S2 gesteuert. Die am Ausgang des Hochsetzers URA anliegende Ausgangsspan- nung resultiert aus der Summe der Eingangsspannung UE und der am Ausgang der Glättungseinheit GL anliegenden zweiten Spannung UAS .

In Figur 2 ist eine Ausgestaltung des Hochsetzers URA ge- zeigt. Die Wesentlichen Einheiten sind eine Filtereinheit DF, die Stromwandlereinheit SW, die Ansteuereinheit AN, der Schalttransistor T, der Übertrager UT, eine Gleichrichterdiode D, ein Ladekondensator CL, eine parallel zum Ladekondensator CL angeordneten Serienschaltung, bestehend aus einem Glättungskondensator CG und einer Induktivität DR sowie die zu einem Ausgangskondensator CA parallel geschalteten Regeleinheit R, die über eine Optokopplereinheit OK in Verbindung mit der Ansteuereinheit AN steht. Zwischen den Eingängen El, E2 des Hochsetzers URA, an dem die Eingangsspannung UE an- liegt ist die Filtereinheit DF angeordnet. Zwischen der Filtereinheit DF und dem Übertrager UT ist der Schalttransistor T angeordnet. Die Steuerelektrode G des Schalttransistors T ist mit einem Ausgang der Ansteuereinheit AN verbunden. Die Stromwandlereinheit SW ist zwischen der Filtereinheit DF und dem Übertrager UT vorgesehen. In Serie zur sekundärseitig angeordneten Spule S des Übertragers UT ist die Gleichrichterdiode D angeordnet. Parallel dazu ist der Ladekondensator CL Lύ J K) P> h- »

Cn o cn o Cn O c-n

: N IT PI N Φ rt fr P> Φ P". ua ^i CΛ H IT ι-3 α cn PJ Hi ö tr¹ CΛ cn Ό tu φ σ rt Φ α PJ σ d Φ d d d Φ O d P- o PJ Φ O P- PJ IT P- w o d O: ^ PJ^'- rt rt PJ o P- P- O P- Φ d

Φ IT d ua rt d Ό ω d 3 d ¹ tr d rt Φ Φ ua H d Φ Φ H n d φ IT d d ua

IT rt p CΛ cn rt Ό ua ua Ό ua P> O P- tr Φ Φ 3 z. ua d ir J ir φ φ Φ

<! 1 Φ Ό Ό P- P¹ P⁾ Φ PJ Φ ¹ > IT tr CΛ 3 ^ n Ό o

P- o S IT o IT PJ φ d l-h IT d cn Φ s Φ P- O P- φ cn rt P¹ cn Hl rt IT d H ua IT P- φ P- Q CΛ d IT ua H" o rt Φ P^J IT ua d: PJ Hi rt cn IT cn Φ Φ Φ P- d o d Φ rt N Φ P< P--

Φ rt p- CΛ φ n 3 cn ua rt L Φ T ua n rt P- d Φ P- d d P¹ N z rt d IT CΛ d

IT PJ Φ rt d tr P>: o cn rt o Φ i P⁾ P> ^ H Φ rt CΛ Φ d d P- P- φ P- Φ d P- Hl Φ rt ua 1 Φ rt Φ 03 t φ • IT cn rt d d 50 d ω rt rt & fr φ N H ω IT P Φ O: rt

• φ 50 d P- d P- P- CΛ rt cn ua P- Φ rt O: φ (-• CΛ rt d rt P- cn α d CΛ n Φ d IT •

1 φ Φ PJ P- ua rt tu CΛ H P- cn cn IT Φ IT d Φ PJ t P- Φ CΛ 3

£ ua IT Φ Φ Φ P- P- π n PJ Λ α rt o Φ φ ua O: <J PJ &a P- Φ d P- Ω P- INI o Φ CΛ d IT ua d S i d rt Φ s: P- P^J d CΛ Φ IT P- rt P- d tr δ d tr ua d

P_ P- P- 1-3 tr J ω O Λ 3 P- d Φ P- Ό d ω rt O CJ- φ φ Φ PJ Φ IT φ d ua φ IT- IT d P> N P- ' P- IT P- φ tr d φ d Ό PJ: IT Φ ω P. P- H P¹ d

1 d d IT o φ d d s: cn rt CΛ cn t-3 rt Φ P" P. J rt S φ J Φ rt rt cn

50 ua P> rt d α ua φ rt rt rt T φ P- Φ 0 φ Φ d n Φ 3 d d ö d CΛ φ h-¹ s Φ d Φ Φ P- ιτ O ι-3 Φ Φ P- rt d: IT d t^"1 tu P- ua σ IT d Ό PJ: ua ua d d d o rt ω P⁾ IT - P- P- d CΛ n T) d P ' PJ Φ Φ 'U O ua J rt

Φ Φ Φ CΛ rt d • IT φ P- d tr d φ J> Ό fr M d PJ ω d o P- cn d rt tr IT rt P- ua IT d cn P- P- Φ φ 3 2J PJ z. P. P- ua d d ua H d P- cn d d d P- CΛ Φ PJ ö d Φ p- CΛ Φ IT 3 d P- φ d Φ ua d P- Φ ua CΛ Φ tr d d d rt d N P- Φ tu cn rt H CΛ tr d H CΛ ua d φ P, d o d PJ rt P" Φ d ua ua α (U: φ Z φ rt P- CΛ rt M o Φ d fr J O H. Φ d cn ua

Φ IT IT P. P- cn φ d rt O P- ι-3 P- 3 CΛ d d a d IT α 0- α rt ua P- ö rt p. ua rt f φ Φ cn Φ d ua Φ IT < d io d O rt ua d tr ua N Φ φ d φ cn d 50 Φ P- Φ

Φ Φ d P- cn n IT PJ d ω Φ ua P> Φ CΛ ua Φ cn • d 3 d Φ d φ tr CΛ IT tr d d tr 50 d Φ IT P- p⁾ IT tr Λ IT cn tu Φ rt p- P. P⁾ Φ rt

P- Φ ua tr tu Φ O φ ua IT ι-3 tr P- cn d P> rt d PJ rt Ό • rt N tu Φ φ rt Φ d d PJ ¹ IT CΛ Φ O d Ό ua cn d Φ rt ua rt Φ d IT PJ s: J d IT P- IT ^-a α Ό 3

P- cn Φ P- O rt Φ p- d d cn o P- Hi PJ d tr P- Φ d CΛ ua Φ PJ φ rt P- rt ir Φ O Φ ua d 0- φ 3 P- IT 3 ua d Φ CΛ P- Ό N rt φ > Hl PJ H tr¹ rt Φ d ω P- P^ Φ cn d P- Φ IT P- Φ Φ Φ Φ d IT rt rt CΛ z Φ d IT - d PJ PJ

Φ tr -J Φ d O P- P> d rt CΛ n g P- T d < • Φ rt φ d rt ua cn P- P- d Λ Φ 25 rt Φ O d K φ • > S φ d cn ua O d IT P- rt P' Φ rt P- • N 3 Ό ir o <J P- d P- ι-3 • cn Φ Φ H S O rt ^ % J • Φ Φ s- α Φ rt Φ Φ 3 Φ d t i CΛ Φ IT Φ IT ~ α ua P- J 3 Φ o CΛ d P- i-¹ o

IT d IT P- Φ P- Ό IT Φ s: Hι 3 Φ w d 3 ι-3 M Φ rt O Ό d d o ω d d

P- Φ CΛ Λ Φ IT rt PJ CΛ 3 P- d: P- P- rt P- Φ IT d Hi P- tr ua φ N P- rt IT 3 IT rt cn ir CΛ tr d φ P- PJ d P- P- J t : φ P" Φ 3 d φ rt cn z α o 5ö PJ PJ: φ O IT rt Φ P- P. d tr d Hl p- Φ P o d : tr 3 d

Φ P- P- ? s U rt IT IT tr d Φ IT Ω φ φ Φ Φ Φ d d CΛ CΛ P- cn CΛ d ua IT i d: O fr CΛ φ d d CΛ d tr d IT α d CΛ cn N P- PJ CΛ P¹ P¹ tr¹ PJ d α cn tr tr IT d rt d ua Φ cn Φ • M PJ Φ φ PJ c Φ rt Φ α PJ: PJ rt

CΛ P⁾ d cn Φ Φ cn d Φ CΛ IT 1-3 ua d P- d H P- IT rt P- d O d Φ rt P. O rt p d φ Z T ua d <i φ 50 J d cn d O CΛ CΛ H rt rt Φ IT φ PJ P- Ό P- O cn Φ PJ P- d PJ i-a ua Ό IT ^ IT n P>. t • d ps- d CΛ Λ O IT φ S φ H 3 IT d <! ua d PJ Φ H. n P- tr rt n P> d O o

Φ P¹ Φ rt P- P- P- P- ua Φ cn d Hi P- ir n Φ O tu

P¹ α ua in tu t N P- Φ rt d P- d d CΛ P⁾ P> H α ua P- 3 rt ^ d IT PJ CΛ cn 3 d d d φ cn tr ua rt d d tr Φ φ Λ P : P- Φ M *«. tu &o s- Φ P>

P- P- T φ rt Φ d rt Φ P> Φ rt ua d cn P- CΛ rt H J n N3 o d d ua rt 3 P- P- P- d d Φ d d O Φ n CΛ Φ Φ Φ tu φ ω in CΛ d π P> d o 3 rt ua Φ Q φ PJ IT Φ P- P- 3 ) P- L P- P- J P-

P> Φ d tu Φ Ό P- IT Φ Φ o 3 d rt P- T d d d φ Φ Φ rt φ

P" P- I Φ rt rt CΛ α. Φ P- P- d 3 d rt d tr φ φ tr φ cn d O ua d 1 1 cn ^•ö O Φ P- d Φ • T d d P- P^J Φ H Φ 3 P> CΛ IT Φ

CΛ Φ ≥; O 1 P- ω d cn PJ d d ua cn P- 1 1 d PJ d ω 3 Ö 1 Φ 1 1 u p. 1 rt CΛ 1 π 1 IT tu

Die Steuersignalverstärkungseinheit S ist aus einem ersten und einem zweiten RC-Glied Rl, Cl; R2, C2 gebildet. Das erste RC-Glied Rl, Cl gebildet aus einem ersten Widerstand Rl und einem ersten Kondensator Cl und das zweite RC-Glied R2, C2 gebildet aus einem zweiten Widerstand R2 und einem zweiten Kondensator C2 sind über die Abgriffspunkte API, AP2, die jeweils zwischen den genannten Bauelementen lokalisiert sind, durch einen dritten Widerstand R3 verbunden. Ein erster An- Schluß des dritten Widerstandes R3 ist mit dem ersten Eingang des Komparators CM und ein zweiter Anschluß des dritten Widerstandes R3 ist über eine Entkopplungsdiode VI mit dem Steuereingang G des Schalttransistors T verbunden. Der erste Widerstand Rl ist über seinen freien Anschluß mit dem das er- ste Steuersignal Sl abgebenden Ausgang der Stromwandlereinheit SW verbunden. Der freie Anschluß des zweiten Widerstandes R2 kann entweder mit einer Hilfsspannung PUS1 oder mit dem Massepotential GND des Hochsetzers URA verbunden werden. Die freien Elektroden des ersten und zweiten Kondensators Cl, C2 sind mit dem Spannungspotential MUSl, das durch die Eingangsspannung UE vorgegeben ist, verbunden. Mit dem ersten RC-Glied Rl, Cl werden Spannungsspitzen aus dem rampenförmi- gen Steuersignal Sl herausgefiltert. Das erste Steuersignal Sl liegt an dem freien Anschluß des ersten Widerstandes Rl an. Ein drittes Steuersignal S3, gebildet durch das zweite

RC-Glied R2, C2, liegt über dem dritten Widerstand R3 an dem ersten Eingang des Komparators CM an. An dem zweiten Kondensator C2 des zweiten RC-Gliedes R2, C2 steht ein linear ansteigender Spannungsverlauf für den Zeitbereich einer mögli- chen Einschaltdauer zur Ansteuerung des Schalttransistors T zur Verfügung. Die Zeitkonstante des zweiten RC-Gliedes R2, C2 kann durch Wahl des zweiten Widerstandes R2 und/oder der Kapazität C2 eingestellt werden. Das Auf- und Entladen des zweiten Kondensators C2 des zweiten RC-Gliedes R2, C2 erfolgt synchron mit dem Einschalten und Ausschalten des Treibers TR. Über den dritten Widerstand R3 wird die am zweiten Kondensator C2 anliegende Spannung der am ersten RC-Glied R1,C1 an- liegenden Spannung überlagert. Diese Art der Spannungsaddition bringt gegenüber einer Steuerung des Schalttransi- stors T durch den rampenformig ausgebildeten Spannungsverlauf des ersten Steuersignals Sl den Vorteil mit sich, daß bei einer Ausgangsspannung UA, die nur geringfügig über der der Eingangsspannung UE liegt, keine Pulsaussetzer bzw. keine Instabilitäten oder keine niederfrequenten Spannungsschwankungen bei der am Ausgang des Hochsetzers abgreifbaren Ausgangsspannung UA auftreten.

Ein weiterer Vorteil der angegebenen Schaltungsanordnung des Hochsetzers URA ist durch die Anbmdung des zweiten Widerstandes R2 des zweiten RC-Gliedes R2, C2 mit einem dem Massepotential GND entsprechenden Betriebspotential erzielbar. Durch diese Maßnahme erfolgt die Erzeugung eines rampenförmige-- Spannungsverlaufs im Weitbereich der am Eingang anliegenden Eingangsspannung UE . Die durch das zweite RC Glied R2, C2 vorgegebene Spannungssteilheit der Ladekurve des zweiten Kondensators C2 wird derart genutzt, daß bei einem abrupten An- stieg der Eingangsspannung UE, das erste Steuersignal Sl von Spannungsspitzen durch das erste RC-Glied gefiltert wird, und danach der Hochsetzer gebremst hochlauft. Der Vorteil, der sich durch den zusätzlichen am zweiten RC-Glied R2, C2 erzeugten sagezahnformigen Spannungsverlaufs ergibt, liegt dar- m, daß mit einer höheren Steilheit der Vorderflanke der sagezahnformigen Ansteuerspannung keine Impulsaussetzer bei der Ansteuerung des Schalttransistors auftreten und so eine konstante Ausgangsspannung, insbesondere m dem eingangs angesprochenen Übergangsbereich erreicht wird.

Claims

Patentansprüche

1. Schaltungsanordnung (URA) zur Erzeugung einer konstanten Spannung (UA) mit - einem an einer Eingangsspannung (UE) anliegenen Eingangskreis eines Umrichters (UT) ,

- einer im Eingangskreis (EK) des Umrichters (UT) angeordneten Stromwandlereinheit (SW) zur Erzeugung eines ersten Steuersignals (Sl), die mit einem ersten Eingang einer Ansteuer- einheit (AN) zur Erzeugung eines Ansteuersignals (ANS) für einen im Eingangskreis (EK) des Umrichters (UT) angeordneten Schalttransistor (T) verbunden ist,

- einer einen Ausgangskreis (AK) des Umrichters (UT) abschließenden Glättungseinheit (GL) , wobei mindestens ein An- schluß des Ausgangs der Glättungseinheit (GL) mit einem ersten Anschluß (A2) des Ausgangs der Schaltungsanordnung (URA) verbunden ist,

- einer zwischen dem ersten und zweiten Ausgang (AI, A2 ) der Schaltungsanordnung (URA) angeordneten Regeleinheit (R) zur Erzeugung eines zweiten Steuersignals (S2), die mit einem zweiten Eingang der Ansteuereinheit (AN) verbunden ist, d a d u r c h g e k e n n z e i c h n e t , daß eine Steuersignalerzeugungseinheit (S) zwischen dem ersten Eingang der Ansteuereinheit (AN) und dem das erste Steu- ersignal (Sl) abgebenden Ausgang der Stromwandlereinheit (SW) angeornet ist zur Erzeugung eines dritten nach der Voltage- Mode Regelung gebildeten Steuersignals (S3) , das dem ersten Steuersignal (Sl) überlagert wird.

2. Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß in der Steuersignalerzeugungseinheit (S) ein erstes RC- Glied (Rl, Cl), gebildet aus einem ersten Widerstand (Rl) und einem ersten Kondensator (Cl), zur Glättung eines rampenför- mig verlaufenden ersten Steuersignals (Sl) angeordnet ist, daß der Ausgang der Stromwandlereinheit (SW) , an dem das erste Steuersignal (Sl) anliegt mit dem ersten Widerstand (Rl) verbunden ist und einem ersten Abgriffspunkt (API), der zwi^¬ schen dem ersten Widerstand (Rl) und der ersten Kapazität (Cl) angeordnet ist, mit dem ersten Eingang der Ansteuerein^¬ heit (AN) verbunden ist.

3. Schaltungsanordnung nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , daß in der Steuersignalerzeugungseinheit (S) ein zweites RC Glied (R2, C2), gebildet aus einem zweiten Widerstand (R2) und einem zweiten Kondensator (C2) zur Erzeugung eines dritten Steuersignals (S3) vorgesehen ist, wobei das zweite RC Glied (R2, C2) über einen zweiten Abgriffspunkt (AP2 ) , der zwischen dem zweiten Widerstand (R2) und dem zweiten Kondensator (C2) angeordnet ist, mit dem ersten Eingang der Ansteu- ereinheit (AN) verbunden ist, und der zweite Widerstand (R2) mit einem Hilfspotential (PUS1) verbunden ist.

4. Schaltungsanordnung nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t , daß der zweite Widerstand (R2) mit der Eingangsspannung (UE) verbunden ist.

5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß die Ansteuereinheit (AN) mit einem Komparator (CM) und einem Treiber (TR) gebildet ist, wobei der erste Eingang des Komparators (CM) mit dem ersten Eingang und der zweite Eingang des Komparators (CM) mit dem zweiten Eingang der Ansteu- ereinheit (AN) verbunden ist und der Ausgang des Komparators (CM) über den Treiber (TR) mit dem Steuereingang (G) des Schalttransistors T verbunden ist.

6. Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß ein zweiter Eingang der Ansteuereinheit (An) über eine Optokopplereinheit (OK) mit dem Ausgang der Regeleinheit (R) verbunden ist.

7. Schaltungsanordnung nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t , daß der zweite Abgriffspunkt (AP2 ) über eine Entkoppeldiode (VI) mit dem Steuereingang (G) des Schaltelementes (T) verbunden ist.

8. Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß die galvanische Trennung zwischen dem Eingangskreis (EK) und dem Ausgangskreis (AK) des Umrichters (UT) derart aufgehoben wird, daß sich die am Eingangskreis (EK) anliegende Eingangsspannung (UE) zu der am Ausgangskreis (AK) anliegenden Spannung (UAS) addiert.

9. Verfahren zur Erzeugung einer konstanten Spannung (UA) mit

- einem an einer Eingangsspannung (UE) anliegenen Eingangskreis eines Umrichters (UT) ,

- einer im Eingangskreis (EK) des Umrichters (UT) angeordne- ten Stromwandlereinheit (SW) zur Erzeugung eines ersten Steuersignals (Sl), das an einem ersten Eingang einer Ansteuereinheit (AN) zur Erzeugung eines Ansteuersignais (ANS) für einen im Eingangskreis (EK) des Umrichters (UT) angeordneten Schalttransistor (T) angelegt wird, - einer einen Ausgangskreis (AK) des Umrichters (UT) abschließenden Glättungseinheit (GL) , wobei mindestens ein Ausgang der Glättungseinheit (GL) mit einem Ausgang (A2) der den Umrichter aufnehmenden Schaltungsanordnung (URA) verbunden wird, - einer zwischen den Ausgängen der Schaltungsanordnung (URA) angeordneten Regeleinheit (R) zur Erzeugung eines zweiten Steuersignals (S2), das an einem zweiten Eingang der Ansteuereinheit (AN) angelegt wird, d a d u r c h g e k e n n z e i c h n e t , daß ein drittes mit einer Voltage-Mode Regelung gebildetes Steuersignal (S3) dem ersten Steuersignal (Sl) überlagert wird.

10. Verfahren nach Anspruch 9, d a d u r c h g e k e n n z e i c h n e t , daß das erste und dritte Steuersignal (Sl, S3) rampenförmig ausgebildet ist.