JP2007089373A - 電源回路 - Google Patents

Abstract

【課題】発電素子より得られる微小電力を効率良く利用して、負荷回路へ安定した電力を供給することができ、小型化と低消費電力化が可能な電源回路を提供することにある。
【解決手段】太陽電池１から得られる電圧ＶＩＮを昇圧回路部２のポンプアップ回路２０で昇圧してその昇圧電圧ＶＡを電力供給回路部５のレギュレータ回路５０で安定化し、その安定化した出力電圧ＶＯＵＴで二次電池３を充電し、且つ負荷回路４に電力を供給する。
制御回路部６は、ポンプアップ回路５０のスイッチ素子のゲート信号の基となるクロック信号を発振出力する発振回路５１に対して、光照射があるものの太陽電池１の電圧ＶＩＮが微小なときには二次電池３から電源を供給させ、ポンプアップ回路２０の昇圧電圧Ｖ０１が所定値を超えると、この昇圧電圧Ｖ０１を電源として供給させる。
【選択図】図１

Description

本発明は、発電素子により得られる微小電力から各種センサ装置等の負荷回路を動作させるための電源を供給する電源回路に関する。

各種センサ装置には、電源供給が有線で行われたり、センサ信号の出力を有線で行うものがあるが、センサ装置から電源装置までの配線や、センサ装置から信号を受け取る受信装置までの配線を必要とする。

このような構成のセンサ装置では、センサ装置を取り付けるときやメンテナンスなどでは配線施工や、配線の取り外しなどの必要があり、非常に時間と費用がかかるという問題がある。

そのため、電源として一次電池を用いるとともに、センサ信号をワイヤレスで外部へ送信するセンサ装置が提供されるようになってきている。そして電池駆動時間の長寿命化の必要性からセンサ装置の低消費電力化が図られている。一方この一次電池の交換等の手間を考えて、発電素子を用いた電力供給部を採用することで、システム全体の電池レス化が図られるようにもなってきている。

ところで発電素子を用いた電源回路では、発電素子から得られる微小電力が不安定であるため、いかにその微小電力を有効に利用するかという発電効率が大きな課題としてある。

例えば、発電素子として光電効果を利用する太電電池を考えると、太陽電池からの電力を昇圧して二次電池を充電する電子機器が既に提供されている（例えば、特許文献１）。

この特許文献１に開示されている構成は太陽パネルなどの大きな発電力を得る発電手段を用いたもので、上述のようなセンサ装置には不適当なものである。

また単セルのような太陽電池に対応する電源回路としては、図１０に示すように太陽電池１からの微小電力（電圧ＶＩＮ）を昇圧回路部２で昇圧（ＶＡ）し、レギュレータ回路からなる電力供給回路部５で定電圧出力（ＶＯＵＴ）し、負荷回路４へ電力（電源電圧）する電源回路が考えられる。

太陽電池１に対する光照射が常に得られる状況下では図１０のような回路構成で実現できるが、実際では光照射が得られない状況の場合が多い。そこで、特許文献１の構成と同様にレギュレータ出力に二次電池３を備え、光が得られない状況下に対応させることも考えられる。つまり、光が得られている場合は、太陽電池１からの電力に基づいて負荷回路４に電力を供給すると同時に二次電池３を充電する。光が得られない場合は、二次電池３より負荷回路４へ電力を供給するようにするのである。このような回路構成により、負荷回路４を含めた装置全体の長寿命化が可能となる。
特開平１１−９６４５０号公報（図１、段落番号００５２）

ところで、今後予想されるユビキタス社会においては、上述のセンサ装置等により小型でより長寿命の電池レス／ワイヤレスセンサ装置が必要となってくるが、装置全体の小型化を考えた場合、上述の太陽電池１を用いた例では、太陽電池１の受光面積と電流能力とが問題であり、光量の少ない低照度下では、負荷回路４若しくは二次電池３に安定した電力を与えることができないという問題があった。

本発明は、上述のような問題点に鑑みて為されたもので、その目的とするところは、発電素子より得られる微小電力を効率良く利用して、負荷回路へ安定した電力を供給することができ、小型化と低消費電力化が可能な電源回路を提供することにある。

上述の目的を達成するために、請求項１の発明では、発電素子と、該発電素子から得られる電圧をスイッチ素子のスイッチング動作によって昇圧する昇圧回路部と、該昇圧回路部からの出力電圧を基に定電圧を生成して該定電圧を負荷回路へ供給する電力供給回路部とを備えるとともに、前記スイッチ素子をオンオフする発振回路を前記昇圧回路部に具備した電源回路であって、前記発電素子の発電量を検出して該発電量に基づき前記発振回路への電源供給を制御する制御回路部を備えていることを特徴とする。

請求項１の発明によれば、発電素子の発電量に応じて発振回路の電源供給の制御を行うことで、発振回路での必要電力が下がって省電力化が図れ、また必要電力が下がるのでその分回路素子自体の大きさを小さくすることが可能となり、装置全体の小型化が図れる。

請求項２の発明では、請求項１の発明において、前記昇圧回路部に前記出力電圧より低い電圧を出力する出力部を設け、前記制御回路部は前記出力部の出力電圧が所定値以上になると、該出力電圧を前記発振回路の電源として供給させる制御を行うことを特徴とする。

請求項２の発明によれば、簡単な回路構成で発振回路の省電力化が図れる。

請求項３の発明では、請求項１又は２の発明において、前記昇圧回路部はスイッチトキャパシタ回路により構成され、前記発電素子の電圧を昇圧する前段の昇圧部と、この昇圧部の出力電圧を昇圧する後段の昇圧部とに分けていることを特徴とする。

請求項３の発明によれば、２段昇圧方式の昇圧回路部を用いることで、充電電流能力を向上することができる。

請求項４の発明では、請求項３の発明において、前記昇圧回路部はＡＳＩＣにより形成され、前記前段の昇圧部のポンプ容量素子がＡＳＩＣ外の外付けの容量素子であることを特徴とする。

請求項４の発明によれば、回路構成を小型化することができ、電源供給先の装置に発電素子とともに組み込む場合、装置の大型化を避けること可能となり、しかも前段の昇圧部のポンプ容量素子の容量を十分に大きくして、ＡＳＩＣだけでは得ることができない電流能力を確保することができる。また２段昇圧方式を取ることで、同じチップ面積で従来と比べて充電電流能力を向上することができる。

請求項５の発明では、請求項３又は４の発明において、前記後段の昇圧部に用いるポンプ容量素子を外付けとする外付け用端子をＡＳＩＣに備えていることを特徴とする。

請求項５の発明によれば、発電素子の電流能力が大きいときに、後段の昇圧部のポンプ容量素子の容量を増やして充電電流を増やすことが可能である。

請求項６の発明では、請求項３乃至５の何れかの発明において、前記前段、後段の各昇圧部のスイッチ素子中、各ポンプ容量素子の並列接続用のスイッチ素子をＮＭＯＳトランジスタで構成していることを特徴とする。

請求項６の発明によれば、発電素子からの入力電圧が低くても安定に駆動することができて電流能力が向上し、しかもアナログスイッチ構成とする場合に比べて回路規模を小さくすることできる上に、スイッチ素子のゲート容量を抑えることができるためポンプアップ回路全体の消費電流を抑えることができる。

請求項７の発明では、請求項１乃至６の発明において、前記制御回路部は、前記発電素子の発電量を検出する手段とを備え、該手段が検出する前記発電素子の発電量が所定量以上のときに前記発振回路に電源を供給させ、前記発電量が前記所定量を下回ると前記発振回路への電源供給を停止させる手段とを備えていること特徴とする。

請求項７の発明によれば、発電素子の電力を有効に利用でき、しかも発電素子の発電量が所定量を下回ったときには発振回路への電源供給を止めることで回路の無駄な消費が抑制できる。

請求項８の発明では、請求項７の発明において、前記発電素子の出力で前記昇圧回路部のポンプ容量素子が充電される状態で、前記発振回路への電源供給を停止させることを特徴とする。

請求項８の発明によれば、発電素子の発電量が微小で発振回路の電源供給が停止する場合においても、発電素子の電力を利用して昇圧回路部のポンプ容量素子を充電することで発電素子の電力を無駄なく利用でき、しかも発電素子の発電量が増え、発振回路が動作を開始したときに、昇圧回路部の昇圧電圧が瞬時に得られる。

請求項９の発明では、請求項３乃至８の何れかの発明において、前記ポンプ容量素子の直列接続用のスイッチ素子のオフ時点よりも並列接続用のスイッチ素子のオン時点を遅延させ、且つ前記並列接続用のスイッチ素子のオフ時点よりも前記直列接続用のスイッチ素子のオン時点を遅延させるゲート信号を前記発振回路のクロック信号から作る遅延回路を前記昇圧回路部に備えるとともに、該遅延回路を、電源電圧に一端が接続された第一の抵抗と、一端がグランドに接続された第二の抵抗と、ドレイン及びゲートがそれぞれ接続されたＰＭＯＳトランジスタとＮＭ０Ｓトランジスタとの直列回路とで構成し、前記ＰＭＯＳトランジスタのソースを前記第一の抵抗の他端に接続し、前記ＮＭＯＳトランジスタのソースを第二の抵抗の他端に接続し、前記発振回路により生成されるクロック信号が該ＮＭＯＳトランジスタのゲートに入力し、両トランジスタのドレインからの出力を、閾値の異なる２組のインバータ素子に入力してゲート信号を得ることを特徴とする。

請求項９の発明によれば、遅延回路によってポンプ容量素子の直列接続用のスイッチ素子のオフ時点よりも並列接続用のスイッチ素子のオン時点を遅延させ、且つ並列接続用のスイッチ素子のオフ時点よりも直列接続用のスイッチ素子のオン時点を遅延させるゲート信号を作ることで、ポンプ容量素子の直列接続と並列接続の切り替え時にスイッチ素子の同時オンを防いで電流の逆流を防止することができるものであって、しかも遅延回路内の消費電流を抑えることができる。またＡＳＩＣ検査等で、外部から電圧を与えクロックを制御したいときは、前記第一、第二の抵抗は電流制限の抵抗として機能し、遅延回路内のトランジスタの破壊を防止することができる。

請求項１０の発明では、請求項１乃至９の何れかの発明において、前記電力供給回路部の出力に前記負荷回路に並列となるように蓄電素子を接続していることを特徴とする。

請求項１０の発明によれば、発電素子の発電量が得られないときでも、蓄電素子から負荷回路へ電力を供給することがきるので、組込み先の装置の動作寿命を長くすることができる。

請求項１１の発明では、請求項１０の発明において、前記蓄電素子は前記発電素子の発電量が所定量以上ある場合には、前記電力供給回路部の出力で充電され、前記発電素子の発電量が所定量以下となった場合には前記電力を負荷回路に供給することを特徴とする。

請求項１１の発明によれば、発電素子の発電量が十分なときに蓄電素子を充電することができるため、発電量が得られなくなった場合に蓄電素子から負荷回路へ供給する際の電力を十分に確保することができる。

請求項１２の発明では、請求項１０又は１１の何れかの発明において、前記電力供給回路部の定電圧出力が前記蓄電素子の出力電圧を含む所定範囲にあるときには定電圧出力を前記負荷回路及び前記蓄電素子に直接接続し、前記蓄電素子の出力電圧が前記所定範囲以下になったときには出力制限抵抗を介して定電圧出力を前記負荷回路及び前記蓄電素子に接続する出力切り替え制御手段を備えていることを特徴とする。

請求項１２の発明によれば、発電素子の電力が十分得られない状況が続いて、昇圧回路部の昇圧動作が停止し、蓄電素子の出力電圧が所定範囲以下に低下し、その後昇圧回路部の昇圧動作が再開されたとときに、この昇圧回路部の昇圧電圧を入力電源とする電力供給回路部から安定した電圧を蓄電素子へ供給することができる。

本発明は、微小電力を効率良く利用して、省電力化、長寿命化を図ることができるという効果がある。

以下、本発明を実施形態により説明する。

（実施形態１）
まず、発電素子として一般的に用いる太陽電池のセル構成について説明する。一般的には太陽電池のセル構成は、図２（ａ）、（ｂ）に示すように、一つのパネル内に単セルの太陽電池１をｎ個直列に接続し、約０．５×ｎ［Ｖ］の高い電圧を発生させ、負荷回路を動作させるようになっている。しかしこの構成では、セルの１枚でも日陰に入ったり割れたりすると発電しなくなり、電源回路としては機能しなくなってしまうという問題がある。特に、電源回路を組み込む装置全体を小型化する場合には、一つのセルの受光面積が小さくなるので、光照射のムラが大きく影響する。その対策として、図２（ｃ）のように単セルの太陽電池１で得られる約０．５Ｖの電圧を昇圧回路部２で昇圧して負荷回路を動作させる方法がある。この方法は、先の問題に対処することができる他、セルの形を自由に加工できるという利点もあり、電源回路を小型化するには有効である。また太陽電池１以外の発電素子を使用する場合でも、低電圧出力の発電素子に対して広く対応することが可能となる。

次に、本実施形態の電源回路は、屋内使用で、例えば太陽電池の受光面積の大きさを１０ｃｍ^２と想定している。この場合、太陽電池１は、十ルクス程度の低照度下における発電量（＝電流能力）が問題となる。また屋内使用としてはアモルファス太陽電池（若しくは色素増加太陽電池）が他の太陽電池と比べ、低照度の発電力は大きいが、その電流能力が数十μＡ（マイクロアンペア）のオーダーである。この数十μＡの電流により昇圧動作をさせなければならない。また、太陽電池１より得られた微弱なエネルギー（０．５Ｖ程度の低電圧）を高効率で昇圧／蓄電することにより、安定化電源を供給するには、電源回路自体の消費電流も数μＡ程度に抑えなくてはならない。また、電源回路（モジュール）をどこにでも設置できるようにするためには、全体の大きさを小型化する必要がある。

以上の内容を考慮した場合、ディスクリート部品によって電源回路を構成することは困難であり、半導体集積回路（以下ＡＳｌＣという）により構成することが望ましい。また低消費電流の電源回路のＡＳ１Ｃ化を考えた場合、変換効率が良く、昇圧回路部等に用いる発振回路に電流能力を余り必要とせず、ポンプ容量素子とスイッチ素子で構成されるスイッチトキャパシタ昇圧回路が最適である。

本実施形態は上述の点に鑑みて構成されたもので、図１に示すように発電素子として用いる太陽電池１の出力電圧ＶＩＮを電圧Ｖ０１、電圧ＶＡに昇圧するスイッチトキャパシタ昇圧回路からなるポンプアップ回路２０とポンプアップ回路２０の後述するスイッチ素子のゲート信号を作り出すためのクロック信号を発振する発振回路２１と発振回路２１からのクロック信号をレベルアップして後述するスイッチ素子のゲート信号を生成するためのレベルシフト回路２２とを備えた昇圧回路部２と、この昇圧回路部２で昇圧された電圧ＶＡをレギュレータ回路５０で安定化して蓄電素子である二次電池３を充電し且つ負荷回路４へ供給する電力供給回路部５と、昇圧回路部２及び電力供給回路部５を制御する制御回路部６とを若干の外付け素子を除いてＡＳＩＣ７で構成している。

次に各部の構成を詳細に説明する。

まず昇圧回路部２のポンプアップ回路２０は上述のようにスイッチトキャパシタ昇圧回路を用いているが、スイッチトキャパシタ昇圧回路は図３（ａ）に示すような構成が基本的な構成であり、（ｎ−１）個＜図示例では７個＞の同じ容量値の容量素子（以下ポンプ容量素子という）Ｃ１〜Ｃ７を夫々の両端に直列接続しているスイッチ素子ＳＷ１、ＳＷ１’を介して全て入力電圧ＶＩＮと並列に接続し、各ポンプ容量素子Ｃ１〜Ｃ７に電荷Ｑ（＝Ｃ×ＶＩＮ）を貯める。その後スイッチ素子ＳＷ１，ＳＷ１’を開き、スイッチ素子ＳＷ２をオンさせることで、ポンプ容量素子Ｃ１〜Ｃ７を直列に接続し、入力電圧ＶＩＮのｎ倍（８倍）の昇圧電圧ＶＡを得るようになっている。このスイッチトキャパシタ昇圧回路では、並列／直列接続切り替えのためのスイッチ素子ＳＷ１，ＳＷ１’、ＳＷ２と、これらスイッチ素子ＳＷ１，ＳＷ１’、ＳＷ２を駆動するゲート信号を生成する回路が必要である。

一方ＡＳＩＣ７でスイッチトキャパシタ昇圧回路を構成する場合には、ＡＳＩＣ７内においては、スイッチ素子をトランジスタ構成する。このとき、スイッチ素子のゲート電位を装置回路における最高電位に設定しないと、完全にスイッチ素子のオン／オフができない。そのため、クロック信号を作り発振回路２１の出力電圧を最高電位に変換するレベルシフト回路２２も同時に必要となる。

つまり図３（ａ）のように、太陽電池１の出力電圧を入力電圧ＶＩＮとしてその約０．５Ｖの電圧を８倍昇圧して４Ｖ（＝ＶＡ）することを想定すると、このとき、ポンプ容量素子は図示するように７個必要であり、一般的なポリ拡散容量と比べて寄生容量の影響が小さいとされる２層ポリシリコン容量素子とすることが望ましい。ここでＡＳＩＣ７の大きさを３ｍｍ角の大きさとして、ＡＳｌＣ７内の合計容量値を１４００ｐＦ（１個当たり２００ｐＦ）として考え、また、発振周期を３．５μｓ（：２８５ｋＨｚ相当であり、ＡＳ１Ｃで実現できるオーダー）とすると、図１の回路構成において、電力供給回路部５のレギュレータ回路５０は昇圧電圧ＶＡを入力電圧とし、上述としたようにその出力電圧ＶＯＵＴで二次電池３の充電電圧に合わす必要がある。ここでリチウムマンガン二次電池を二次電池３として用い、その中心電圧３．１５±０．１５Ｖを使う場合には、充電電圧の最大規格値ＭＡＸは３．３Ｖとなり、レギュレータ回路５０が正常に動作するためには、その入力電圧つまり、昇圧回路部２での昇圧電圧ＶＡは少なくとも３．３Ｖ以上が必要となる。昇圧電圧ＶＡに関しては、ポンプ容量素子を並列接続して電荷を貯めた後、直列接続に切り替えて負荷回路４に電荷を供給するとき、図３（ｂ）に示す直列接続時の等価回路及び下式（１）により求まる電圧降下△ＶＡが発生する。ポンプ容量素子（容量値２００ｐＦ）を７個用いて４Ｖに昇圧する場合、式（１）より得られる充電電流（負荷回路電流）が約６μＡで、△ＶＡが０．７Ｖとなる。づまり、それ以上負荷電流が増えるとレギュレータ回路５０の入力電圧が３．３Ｖ以下になり、正常にレギュレータ回路５０が動作しなくなる。そのため、電源回路から負荷回路４に電流を十分供給できなくなる。尚図３（ｂ）の等価回路中ＣＸは７つのポンプ容量素子の合成容量を、Ｑは電荷を夫々示す。

Ｑ＝Ｃ×ΔＶ＝Ｉ×ｔ …（１）
但しＣ：ポンプ容量素子の容量値、Ｉ：充電電流、ｔはスイッチ素子ＳＷ１，ＳＷ１’、スイッチ素子ＳＷ２の切り替え周期
以上のように図３（ａ）の基本的なスイッチトキャパシタ昇圧回路をそのままポンプアップ回路２０として用いた場合には、ＡＳ１Ｃ７では出力電流の能力が十分取れない。

そこで本実施形態の昇圧回路部２のポンプアップ回路２０は、図３（ｃ）に示すように一つのポンプ容量素子Ｃ１で入力電圧ＶＩＮを２倍に昇圧し、その昇圧された電圧Ｖ０１で容量素子Ｃ０１を充電する前段の昇圧部２０ａと、その電圧Ｖ０１を更に３つのポンプ容量素子Ｃ２〜Ｃ４を用いて４倍に昇圧して電圧ＶＡを得る後段の昇圧部２０ｂとからなる回路を用いている。ポンプ容量素子Ｃ１はＡＳＩＣ７外の外付け素子が用いられ、ポンプ容量素子Ｃ２〜Ｃ４はＡＳＩＣ７内の２層ポリシリコン容量を用いて構成してその容量値を４００ｐＦ（合計１２００ｐＦを３個で割った値）としている。

このように構成したポンプアップ回路２０の動作を次の通りとなる。まず昇圧部２０ａでは発振回路２１で生成されるクロック信号に基づいてレベルシフト回路２２により作成されたゲート信号によりスイッチ素子ＳＷ１，ＳＷ１’をオンさせて太電電池１からの約０．５Ｖの電圧でポンプ容量素子Ｃ１を充電する。この充電後、レベルシフト回路２２からのゲート信号によりスイッチ素子ＳＷ１、ＳＷ１’をオフし、スイッチ素子ＳＷ２をオンさせ、ポンプ容量素子Ｃ１を太陽電池１に直列に接続する。この容量Ｃ１の並列と直列接続の繰り返しにより、昇圧部２０ａの出力電圧は０．５Ｖの２倍の電圧の約１．０Ｖとなる。後段の昇圧部２０ｂはこの約１．０Ｖの電圧を入力電圧とし、各ポンプ容量素子Ｃ２〜Ｃ４に対応しているスイッチ素子ＳＷ１、ＳＷ１’を夫々オンさせて各ポンプ容量素子Ｃ２〜Ｃ４を入力電圧に対して並列接続して夫々を約１．０Ｖに充電し、この充電後、レベルシフト回路２２からのゲート信号によりスイッチ素子ＳＷ１、ＳＷ１’をオンし、スイッチ素子ＳＷ２をオンすることで、ポンプ容量素子Ｃ２〜Ｃ４を直列接続する。この繰り返しにより４．０Ｖに昇圧した電圧ＶＡが出力されることになる。ここで上記式（１）を算出すると、降下電圧ΔＶＡは０．７Ｖで、充電電流（負荷回路電流）は約２６μＡとなり、図３（ａ）の基本的な回路構成に比べて大きく改善されることになる。また、負荷電流、即ち充電電流を２０μＡとした場合、１．０Ｖの出力Ｖ０１は少なくともその４倍の８０μＡの電流能力が必要である。ポンプ容量素子Ｃ１の容量値を他のポンプ容量素子Ｃ２〜Ｃ４と同様に４００ｐＦとしてＡＳＩＣ７に内蔵することを考えると、電圧Ｖ０１の電圧降下が約０．７Ｖ（＝８０μＡ×３．５μＡ／４００ｐＦ）となり、その分電圧ＶＡが低くなってしまう。昇圧電圧ＶＡの基準となる電圧Ｖ０１の電圧降下を無視できるようにするには、ポンプ容量素子Ｃ１を１００ｎＦ程度（このとき△Ｖ０１は数ｍＶ）にすることが好ましく、このためポンプ容量素子Ｃ１をＡＳｌＣに内蔵することは困難であるため、ポンプ容量素子Ｃ１は端子ＣＮ１，ＣＰ１間に接続する外付け素子として、リーク電流の少ない少ない小さなチップコンデンサを用いている。

上述の式（１）から判るように、充電電流はポンプ容量素子の容量が大きい程良いことが判る。よって、ＡＳｌＣ７内蔵のポンプ容量素子については、並列に容量素子を付け足すことができる接続端子（図１中ＣＮ２−ＣＰ２．ＣＮ３−ＣＰ３，ＣＮ４−ＣＰ４）を設けている。これにより、常に太陽電池１に光照射が得られる状態で、太陽電池１の発電能力が大きいときは、各ポンプ容量素子に並列に外付けチップコンデンサを接続することで充電電流能力を増やすことができる。

ところで、レベルシフト回路２２及び発振回路２１は、上述したようにポンプアップ回路２０の各スイッチ素子を駆動するためのゲート信号（クロック信号）を生成するためのクロック発生部を構成するものである。

次にこのクロック発生部の発振回路２１の具体的構成について説明する。

発振回路２１は、図４のようにマルチバイブレータ発振回路を基に構成したもので、この回路構成は、回路規模が小さく低消費電流を実現したもので、その発振周期Ｔは、Ｔ＝２Ｒ０・Ｃ０・ｌｎ３と示されるように抵抗Ｒ０とコンデンサＣ０の容量で決定される。ここで、発振により出力されるクロック信号ＣＬＫＡ，ＣＬＫＢはレベルシフト回路２２に入力して、遅延されるととともに、各スイッチ素子ＳＷ１、ＳＷ１’及びＳＷ２のゲート信号として出力されるがゲート信号の周期は、発振回路２１の発振周期Ｔ（＝１／周波数ｆ）により決まる。そのため先の（１）式から判るように、発振周期Ｔは充電電流（負荷電流）に大きく影響し、発振周波数ｆはより早い方が良い。従って、抵抗Ｒ０と容量素子Ｃ０はより小さい値にすることが好ましい。

そこで本実施形態での発振回路２１は、抵抗Ｒ０はばらつきの小さい拡散抵抗を用い、容量素子Ｃ０については寄生容量素子のない二層ポリシリコン容量を用いて寄生容量による影響を抑えている。但し、抵抗Ｒ０が余り小さすぎると発振回路２１自体の消費電流が大きくなってしまうので、抵抗Ｒ０、容量素子Ｃ０の各々については、周期Ｔが３．５μｓとなるようにシミュレーションにより求めたところ抵抗Ｒ０としては１．５ＭΩ、容量素子Ｃ０としては１ｐＦが得られた。

さて図４に示す構成の発振回路２１の消費電流は電源電圧ＶＯＳＣに大きく依存し、各インバータの反転閾値はＶＯＳＣ／２付近となり、インバータ構成のトランジスタのＶｇｓ＝ＶＯＳＣ／２付近で貫通電流が流れる。そして電源電圧ＶＯＳＣが増えれば、その反転閾値も上昇するので、インバータ構成トランジスタのＶｇｓが大きくなり貫通電流も増えることことになる。

ここで発振回路２１は、二次電池３の電圧をダイオードＤ１と、スイッチ素子ＳＷＡとを通じて電源電圧ＶＯＳＣとして供給を受ける給電路と、ポンプアップ回路２０の昇圧部２０ａの出力電圧Ｖ０１を電源電圧ＶＯＳＣとしてスイッチ素子ＳＷＢを介して供給を受ける給電路とがあり、図１に示すスイッチ素子ＳＷＡ，ＳＷＢは制御回路部６の制御信号を受けてオン／オフして発振回路２１の電源供給を切り替える切り替え手段を構成する。

つまり制御回路部６は、２次電池３又はポンプアップ回路２０の出力電圧ＶＡを電源として動作するもので、図１に示すように基準電源回路６０により、太陽電池１の出力電圧ＶＩＮをモニタ（検知）するための基準電圧ＶＲ３と、ポンプアップ回路２０の出力電圧Ｖ０１をモニタするための基準電圧ＶＲ２と、後述するレギュレータ回路５０のための基準電圧ＶＲ１を発生し、基準電圧ＶＲ３をコンパレータＣＰ２により太陽電池１の出力電圧ＶＩＮと比較し、また基準電圧ＶＲ２をコンパレータＣＰ１により電圧Ｖ０１と比較するようになっている。

これらコンパレータＣＰ１，ＣＰ２の出力は論理回路を経て論理回路のノアゲートＮＯＲ１の出力でスイッチ素子ＳＷＢを制御し、アンドゲートＡＮＤ１の出力でスイッチ素子ＳＷＡを制御するようになっている。尚６１は基準電流回路である。

ここで光照射を受けず、太陽電池１の出力電圧ＶＩＮがほぼ０の状態と、昇圧部２０ａの昇圧電圧Ｖ０１が発生していない第１の状態、つまりコンパレータＣＰ１，ＣＰ２の出力が”Ｈ”レベルの状態と、光照射を受けて太陽電池１から出力電圧ＶＩＮが発生して基準電圧ＶＲ３を超えるものの、昇圧部２０ａの出力電圧Ｖ０１が基準電圧ＶＲ２を未だ超えていない第二の状態、つまりコンパレータＣＰ１の出力が”Ｈ”レベル、コンパレータＣＰ２の出力が”Ｌ”レベルの状態と、光照射を受けて太陽電池１から出力電圧ＶＩＮが発生して基準電圧ＶＲ３を超え且つ昇圧部２０ａの出力電圧Ｖ０１が基準電圧ＶＲ２を超えている第３の状態、つまりコンパレータＣＰ、ＣＰ２の出力が共に”Ｌ”レベルの状態とが論理回路とにより弁別され、第１の状態ではノアゲートＮＯＲ１，アンドゲートＡＮＤ１の出力が共に”Ｌ”レベルとなって、スイッチ素子ＳＷＢ，ＳＷＡを共にオフする制御を行い、第二の状態ではノアゲートＮＯＲ１の出力が”Ｌ”レベル、アンドゲートＡＮＤ１の出力が”Ｈ”レベルとなって、スイッチ素子ＳＷＢをオフ、スイッチ素子ＳＷＡをオンする制御を行い、更に第３の状態ではノアゲートＮＯＲ１の出力が”Ｈ”レベル、アンドゲートＡＮＤ１の出力が”Ｌ”レベルとなって、スイッチ素子ＳＷＢをオン、スイッチ素子ＳＷＡをオンする制御を行う。

而して太陽光が入射していない状態では、太陽電池ＶＩＮの発電量が殆どなくその電圧ＶＩＮがほぼ０Ｖであるため基準電圧ＶＲ３以下にある。つまり第１の状態になっている。この状態ではスイッチ素子ＳＷＡがオフであるため、二次電池３からダイオードＤを介して昇圧回路２の発振回路２１へは電源が供給されず、発振回路２１が停止状態にあるため、二次電池３の無駄な電力消費がない。

そして光照射があって太陽電池１から発電量が増えてその出力電圧ＶＩＮが基準電圧ＶＲ３を超えると、つまり第二の状態になると、スイッチ素子ＳＷＡがオンして二次電池３から発振回路２１に電源が供給され、発振回路２１は発振を開始する。

この発振開始によりレベルシフト回路２２を介して、ポンプアップ回路２０のスイッチ素子ＳＷ１、ＳＷ１’及びＳＷ２にゲート信号が所定周期で送られることになり、昇圧部２０ａ、２０ｂは昇圧動作を開始して出力電圧Ｖ０１，ＶＡを発生し、出力電圧ＶＡは電力供給回路部５のレギュレータ回路５０の入力電圧となり、レギュレータ回路５０で安定化された定電圧出力ＶＯＵＴが二次電池３，負荷回路４に電源として供給される。

そして出力電圧Ｖ０１が基準電圧ＶＲ２を超えると、つまり第３の状態となると、スイッチ素子ＳＷＡがオフ、スイッチ素子ＳＷＢがオンするため、発振回路２１の電源供給が二次電池３から昇圧部２０ａの電圧Ｖ０１に切り替わることになる。

このようにして発振回路２１の電源供給を制御することで、発振回路２１に常時電力供給を行う場合に比べて発振回路２１の消費電力を少なくとも約１／３とすることがでさる。

尚発振回路２１に２倍昇圧の昇圧部２０ａから電力供給を行っているが、勿論３倍、４倍、…、ｎ倍電圧を用いても良い。但し全体の消費電力を極力落とすためには、より低い電圧が良いことになる。つまり発振回路２１は１Ｖの電源電圧であれば可能である。またＡＳＩＣ７の微細化及び低閾値駆動が実現され、単セルの太陽電池１自体の出力電圧ＶＩＮ（１倍圧）で発振回路２１が駆動できれば、更なる低消費電力化が図れることになる。

ところで、本実施形態に用いるポンプアップ回路２０は上述したようにスイッチトキャパシタ昇圧回路により構成するものであるが、具体的にはＡＳＩＣ７により構成され、図５（ａ）に示すように各ポンプ容量素子を直列に接続するためのスイッチ素子ＳＷ１，ＳＷ１’はＰＭＯＳトランジスタ又はＮＭＯＳトランジスタで構成し、ポンプ容量素子を並列に接続するためのスイッチ素子ＳＷ２はＮＭＯＳトランジスタで構成している。

ここで、図５（ｂ）に示すようにスイッチ素子ＳＷ１又はＳＷ２にはＰＯＳトランジスタとＮＭＯＳトランジスタを並列に接続したアナログスイッチを、スイッチ素子ＳＷ１’にはＮＭＯＳトランジスタによるアナログスイッチを用いた場合、入力電圧ＶＩＮを１Ｖ以上として利用する場合には確実にオン／オフさせることができるが、単セルの太陽電池１の０．５Ｖ程度の低電圧を入力電圧ＶＩＮとする場合には、対応できない。つまりポンプ容量素子Ｃ１のスイッチ素子ＳＷ１をＰＭＯＳトランジスタで構成している場合、トランジスタの閾値が０．５Ｖ付近であると、このＰＯＳトランジスタを完全にオンでさない可能性がある。また、ポンプアップ回路２０においては、ポンプ容量素子の充電を早めるために、各トランジスタのチャネル幅Ｗ／チャネル長Ｌのサイズを大きくし電流能力を上げる必要があるが、同時にゲート容量が大きくなるので、ゲート信号がなまってしまう。その結果、スイッチ切り替わり時の突入電流が増え、同時にこの容量の充放電で消費電流が増える。このようにアナログスイッチとすると、ＮＭＯトランジスタとＰＭＯＳトランジスタのゲート容量が付くことになるので消費電流が増加することになる。

そこで本実施形態では、上述の図５（ａ）に示すような回路構成とすることで、スイッチ素子の低消費電流となる最適化を図っている。

ここで、前段の昇圧部２０ａのスイッチ素子構成を説明する。図示する回路構成では、入力電圧ＶＩＮが０．５Ｖで動作するスイッチ素子ＳＷ１、ＳＷ１’をＮＭＯＳトランジスタで構成する。スイッチ素子ＳＷ１，ＳＷ１’をＮＭＯＳトランジスタとすれば、入力電圧ＶＩＮが０．５Ｖ程度であっても、ゲートに最高電位の信号が入力されるので確実にオンできる。一方出力電圧Ｖ０１の出力点は電流能力を必要とする箇所であるので、直列接続の各スイッチ素子ＳＷ２はＮＭＯＳトランジスタで構成する。ＮＭＯＳトランジスタとすると、基板バイアス効果が発生するが、トランジスタの両端電位が低い場合（１Ｖ以下）は、基板バイアス効果の影響が小さい。

次に後段の昇圧部２０ｂのスイッチング構成を説明する。この昇圧部２０ｂの各スイッチ素子ＳＷ１をＰＭＯＳトランジスタで構成しても良いが、サイズを大きくすると、図５（ｃ）に示すように、ｎ−ｗｅｌｌ（Ｉ）とｐ−基板の寄生容量が大きくなる。このとき、基板（ｎ−ｗｅｌｌ（Ｉ））をポンプ容量素子（例えばＣ２）に接続すると、その接続点とｐ−ｓｕｂ（II）に寄生容量素子Ｃｓが付くことになり、ホンプアップロスが大きくなってしまう。

逆に、基板（ｎ−ｗｅ１１（Ｉ））を電圧Ｖ０１に接続すると、ゲートに最高電位が入力され、トランジスタがオフしたとき、接続点から電圧Ｖ０１に向かってダイオードがオンしてしまい、ロスが発生する。次に、基板（ｎ−ｗｅｌｌ（１））を最高電位ＶＡに接続することを考えると、この場合には、基板とソース間に電位差が発生するので、トランジスタの基板バイアス効果の影響が問題となってくる。よって、本実施形態では、これら並列接続用のスイッチ素子ＳＷ１に関しても電流能力のあるＮＭＯＳトランジスタで構成する。

例えば、図５（ａ）の回路構成で、ポンプ容量素子Ｃ３に対応するスイッチＳＷ１がオンする状況は、ソースがＶ０１電圧（１Ｖ）でドレインが３Ｖとなっており、ゲートにＶＡ電位（４Ｖ）が入力されると、トランジスタはＶｇｓ＝３Ｖであるので、オンする（４Ｖ側では開放状態で能力がないので、この場合、ソースは１Ｖ側となる）。また、ポンプ容量素子Ｃ３のＧＮＤ側のスイッチ素子ＳＷ１’を構成するトランジスタが確実にオンしてＧＮＤになるので、ポンプ容量素子Ｃ３のカップリングにより、ドレインは瞬時に１Ｖ付近まで低下する。

その結果、スイッチ素子ＳＷ１を構成するトランジスタは十分閾値を超えてオンする状態になる。

一方昇圧部２０ｂの各スイッチ素子ＳＷ２のようなポンプ容量素子Ｃ２〜Ｃ４を直列に接続するスイッチ素子に関しては、ＮＭＯＳトランジスタで構成すると基板バイアス効果により後段ほどオンしにくくなるのでＰＭＯＳで構成してある。

尚各スイッチＳＷ１、ＳＷ１’、ＳＷ２の各ゲート信号に関しては、図６（ａ）で示す直列接続用のＰＭＯＳトランジスタ用と、同図（ｂ）に示す直列接続用ＮＭＯＳトランジスタ用と、同図（ｃ）に示す並列接続用のＮＭＯＳトランジスタ用の３種類の信号を生成するのであるが、直列接続用ゲート信号と並列接続用ゲート信号の立ち上がり、立ち下がりが重ならないようにΔｔの遅延時間を設けており、そのためレベルシフト回路２２が発振回路２１から発振されるクロック信号を遅延してゲート信号を生成するようになっている。ゲート信号が重なっていると、アップ容量素子の並列接続と直列接続の切り替わり時に逆流が生じ、昇圧全体として大きなロスが発生する（昇圧変換効率の低下）。

以上により、ポンプアップ回路２１のポンプ容量素子の並列接続用スイッチ素子ＳＷ１，ＳＷ１’を全てＮＭＯＳトランジスタで構成することで、０．５Ｖ程度の入力電圧ＶＩＮでも確実にオン／オフでき、また、アナログスイッチ構成の場合に比べてスイッチ素子用のトランジスタの量を減らすことができるので、各スイッチ素子ゲート容量を抑え、スイッチ切り替え応答を速くすることができ、これにより、スイッチ切り替え時の貫通電流を抑えることができ、昇圧回路部２の低消費電力化を実現できる。

次に上述した発振回路２１とともにクロック発生部を構成するレベルシフト回路２２の具体的構成について説明する。

本実施形態のレベルシフト回路２２は、図７（ａ）に示すように発振回路２１から出力されるクロック信号ＣＬＫＡ，ＣＬＫＢの電圧値（二次電池３の電圧値又は昇圧電圧Ｖ０１）を最高電位（二次電池３の電圧又は昇圧電圧ＶＡ）にシフトさせるレベルシフト部２２ａと、出力側に設けたクロック信号の立ち上がりをなまらせるための遅延用の抵抗Ｒａ，Ｒｂを備えた遅延回路２２ｃと、この遅延回路２２ｃで立ち上がりをなまらせたクロック信号を異なる閾値の持つインバータ素子ＮＴ１ａ、ＮＴ１ｂで幅の異なる反転信号に変換し、更にインバータ素子ＮＴｃ、ＮＴｃで夫々を基に戻すことで、Δｔの遅延時間を持って立ち上がりが重ならないゲート信号を作り、更にインバータ素子ＮＴｄ、ＮＴｄで反転させることで位相が反転したゲート信号を作る論理回路２２ｂを備えている。このように構成したことにより本実施形態のレベルシフト回路２２は回路構成が簡単となって、消費電流を抑えることができるのである。尚、ＡＳＩＣの検査などで、ＬＶＳＦＯ端子に外部電圧を印加してクロック信号を固定したときには抵抗Ｒａ，Ｒｂが電流制限抵抗となって、トランジスタ破壊を防止することができる。

つまり図７（ｂ）に示すように抵抗Ｒａ，Ｒｂを用いないレベルシフト部２２ａ’でレベルシフト後、論理回路２２ｂ’でクロック信号を遅延させる構成の場合は、論理回路構成の規模が大きくなり、消費電流が大きい。またクロック信号、つまり直列接続用のスイッチ素子のゲート信号に対して並列接続用のスイッチ素子のゲート信号の時間差Δｔが長くなると、その並列接続用のスイッチ素子のオン時間が短くなり、ポンプ容量素子を満充電させることができなくなるため、論理回路のみで遅延時間を作り出すための構成では、応答の遅い遅延回路で遅延させて且つフィードバックを行う必要がある。

次に本実施形態に用いる電力供給回路部５のレギュレータ回路５０の具体構成を図８により説明する。

レギュレータ回路５０は、負荷回路４及び二次電池３への出力部として電流制限用抵抗Ｒｘを備えている出力経路と、備えていない出力経路を備え、各出力経路に設けたスイッチ素子ＳＷａ，ＳＷｂをオン／オフすることで出力経路を切り替えるようになっている。

これらスイッチ素子ＳＷａ，ＳＷｂはダイオードＤを介して、レギュレータ回路５０の入力端に昇圧部２０ｂの電圧ＶＡとともに接続された二次電池３の電圧（つまり出力電圧ＶＯＵＴ）を数十ＭΩの抵抗Ｒ１、Ｒ２で分圧した電圧と制御回路部６の上述の基準電源回路６０が作る基準電圧ＶＲ１とを比較するコンパレータＣＰ０の出力で制御されるようになっている。

またレギュレータ回路５０は二次電池３の過充電、過放電を緩和するために、レギュレータ回路５０の電源電圧、つまり昇圧部２０ａの電圧ＶＡが３．３Ｖ以上において、出力電圧値ＶＯＵＴが３．１５Ｖ±０．１５Ｖの精度良い出力電圧を作る必要がある。そのために、図示するように制御回路６内の基準電源回路６０により作られる比較的安定した１Ｖの定電圧からなる基準電圧ＶＲ１をアンプＡＰ、直列制御用トランジスタＱ０、電圧検出用の十数ＭΩの抵抗Ｒ３、Ｒ４からなる分圧回路と、３ビットの電子トリミング回路５１とで、３．１５倍とするようになっている。

ここで基準電源回路６０で作成する定電圧にばらつきがある場合、そのばらつきも３．１５倍となってレギュレータ回路５０の出力に現れるので、レギュレータ回路５０では、電子トリミング回路５１によって精度を上げるようにしている。

ここで、太陽電池１に光が当たらない状態が長く続き、二次電池３の電圧が３Ｖ以下（充電電圧のＭＩＮ値以下）になる状況を経た後、光が太陽電池１に照射されると、ポンプアップ回路２０の電圧ＶＡは上昇していき、そしてレギュレータ回路５０が動作するまでは、出力電圧ＶＯＵＴは３Ｖ以下であるので、レギュレータ回路５０のアンプＡＰの出力ＶＸは”Ｌ”レベルとなり、電圧ＶＡ−電圧ＶＯＵＴの系で電流が流れる。その後レギュレータ回路５０は数十ＭΩの抵抗Ｒ３，Ｒ４の分圧回路で分圧した出力電圧ＶＯＵＴを電子トリミング回路５１に取り込み、出力電圧ＶＯＵＴを徐々に３．１Ｖまで上昇させるようにアンプＡＰの非反転入力端に戻す電圧を制御するとともに出力電圧ＶＯＵＴで二次電池３を充電する。

ここで本実施形態の電源回路は全体の小型化を図っているので、太陽電池１の受光面積も小さく、その分二次電池３への充電電流も小さい。よって、光照射が得られない状態が続いて、二次電池３の電圧値が低い値（制御トランジスタＱ０のソースドレイン電圧Ｖｄｓが大きい）となっていると、その後光照射が得られると、二次電池３の充電電流以上の電流が引かれて昇圧部２０ｂので電圧ＶＡがしばらく上昇しない状態に陥る。

そこで、出力電圧ＶＯＵＴ、つまり二次電池３の電圧が低い状態では上述の出力経路を切り替え、レギュレータ回路５０の出力と二次電池３に制限抵抗Ｒｘを入れるのである。この制限抵抗Ｒｘを大きくすればするほど、ポンプアップ回路２０の昇圧部２０ｂの昇圧電圧ＶＡが上昇しない状態を緩和できるが、負荷回路４の消費電流によりその分電圧降下がおきてしまう。

従って、光が太陽電池１に照射され、出力電圧ＶＯＵＴが３．１５Ｖ±０．１５Ｖ（所定範囲）にあるときには、つまり電圧ＶＡが二次電池３の電圧よりも高いときには、コンパレータＣＰ０の非反転入力端の電圧が基準電圧よりも高くなり、このときのコンパレータＣＰ０の出力により、スイッチ素子ＳＷａをオン、スイッチ素子ＳＷｂをオフして、制限抵抗Ｒｘを出力経路に挿入しない状態とし、光照射が得られず、また二次電池３の出力電圧が３．０Ｖ以下となると、コンパレータＣＰ３の非反転入力端の電圧が基準電圧以下となると、コンパレータＣＰ０は出力を反転させ、この反転した信号によってスイッチＳＷａをオフ、ＳＷｂをオンさせて、出力経路に制限抵抗Ｒｘを挿入させるのである。

このようなレギュレータ回路５０を備えた電力供給回路部５を備えることで、太陽電池１から電力が得られない状況が続き、二次電池３の出力電圧がレギュレータ回路５０で設定されている出力電圧ＶＯＵＴ以下に落ち、その後太陽電池１の出力が得られてポンプアップ回路２０の昇圧動作が再開された場合にも安定した出力電圧ＶＯＵＴを二次電池３に供給することができる。

以上のように構成した本実施形態では、レギュレータ回路５０の出力側に上述のように二次電池３を備え、光照射が得られない状況下に対応させている。このために、太陽電池１の出力電圧ＶＩＮがある一定値を超えるか否かを判断するための制御回路部６を上述のように備えている。これにより、光照射が得られている場合は、太陽電池１からの発電電力により負荷回路４へ電流を供給すると同時に、二次電池３を充電し、光照射が得られない場合は、二次電池３から電力を負荷回路４へ供給できるのである。

一方二次電池３を使用する場合には過充電、過放電の問題があるが、レギュレータ回路５０の出力電圧ＶＯＵＴを精度良くすることで、二次電池３の発火を防ぎ且つ、正常に充電できるのである。また発振回路２１の電源電圧を昇圧部２０ａの電圧Ｖ０１で駆動させることで全体の消費電力を落とすことができる。

またＡＳＩＣ化によって小型化することができる上に、全体として太陽電池１の発電量が余り得られない状況下においても、全体の消費電力を下げることで、装置の長寿命化が実現できる。
（実施形態２）
本実施形態は、図９に示すように制御回路部６において、ポンプアップ回路２０の出力電圧Ｖ０１の出力端と、太陽電池１との間に挿入したスイッチ素子ＳＷＣと、コンパレータＣＰ２の出力を反転した信号と、コンパレータＣＰ１の出力を反転した信号との否定論理和を取り、その出力でスイッチ素子ＳＷＣを制御するノアゲートＮＯＲ２とを備えた点で実施形態１と相違する。

つまり実施形態１で述べたように、太陽光が照射されないとき、即ち電圧ＶＩＮが基準電圧ＶＲ３以下のときは、スイッチ素子ＳＷＡ，ＳＷＢをオフして昇圧動作にかかわる発振回路２１とシフトレベル回路２２での電力消費を無くすようにしているが、このとき、太陽電池１の出力電圧ＶＩＮは基準電圧ＶＲ３以下となって発電量が小さくなっているが、全くない状態ではない。

そこで、本実施形態では、その状態でノアゲートＮＯＲ２の出力を”Ｈ”としてスイッチ素子ＳＷＣをオンすることで、太陽電池１の電力をポンプアップ回路２０の昇圧部２０ａを構成する容量素子Ｃ１に蓄えるようにすることで太陽電池１の電力を有効に用いる。つまりポンプ容量素子Ｃ１の電圧Ｖ０１は昇圧の基準となる電圧であるので、より高い電圧となっていることが望ましく、このように太陽電池１の電力で充電する構成とすることで、光照射が得られる状態になったときに、瞬時に所定の昇圧電圧を得ることができ、その結果昇圧部２０ｂの昇圧電圧ＶＡにより負荷回路４及び二次電池３へ電力を供給することができるのである。尚太陽電池１の出力電圧ＶＩＮが基準電圧ＶＲ３を超えると、ノアゲートＮＯＲ２の出力が”Ｌ”レベルに反転するため、スイッチ素子ＳＷＣがオフして、太陽電池１の出力電圧ＶＩＮはポンプアップ回路２０の昇圧電圧Ｖ０１の出力端から切り離される。

実施形態１の全体回路構成図である。 太陽電池の説明図である。 （ａ）はスイッチトキャパシタ昇圧回路の基本的な回路構成図、（ｂ）は同上の等価回路図、（ｃ）は実施形態１に用いるポンプアップ回路の回路構成図である。 実施形態１に用いる発振回路の具体回路図である。 （ａ）は実施形態１に用いるポンプアップ回路の具体回路図、（ｂ）は比較用のポンプアップ回路の具体回路図、（ｃ）はスイッチング素子の構造を示す断面図である。 実施形態１に用いるポンプアップ回路のスイッチ素子のゲート信号のタイミングチャートである。 （ａ）は実施形態１に用いるレベルシフト回路の具体回路図、（ｂ）は比較用のレベルシフト回路の具体回路図である。 実施形態１に用いる電力供給回路部の具体回路例図である。 実施形態２の全体の回路構成図である。 従来例の回路構成図である。

符号の説明

１ 太陽電池
２ 昇圧回路部
２０ ポンプアップ回路
２１ 発振回路
２２ レベルシフト回路
３ 二次電池
４ 負荷回路
５ 電力供給回路部
５０ レギュレータ回路
６ 制御回路部
６０ 基準電源回路
６１ 基準電流回路
ＶＲ１〜ＶＲ３ 基準電圧
ＮＯＲ１ ノアゲート
ＡＮＤ１ アンドゲート
ＳＷＡ，ＳＷＢ スイッチ素子
Ｄ ダイオード
Ｃ１ ポンプ容量素子

Claims (12)

1. 発電素子と、該発電素子から得られる電圧をスイッチ素子のスイッチング動作によって昇圧する昇圧回路部と、該昇圧回路部からの出力電圧を基に定電圧を生成して該定電圧を負荷回路へ供給する電力供給回路部とを備えるとともに、前記スイッチ素子をオンオフする発振回路を前記昇圧回路部に具備した電源回路であって、
   前記発電素子の発電量を検出して該発電量に基づき前記発振回路への電源供給を制御する制御回路部を備えていることを特徴とする電源回路。
2. 前記昇圧回路部に前記出力電圧より低い電圧を出力する出力部を設け、前記制御回路部は前記出力部の出力電圧が所定値以上になると、該出力電圧を前記発振回路の電源として供給させる制御を行うことを特徴とする請求項１記載の電源回路。
3. 前記昇圧回路部はスイッチトキャパシタ回路により構成され、前記発電素子の電圧を昇圧する前段の昇圧部と、この昇圧部の出力電圧を昇圧する後段の昇圧部とに分けていることを特徴とする請求項１又は２記載の電源回路。
4. 前記昇圧回路部はＡＳＩＣにより形成され、前記前段の昇圧部のポンプ容量素子がＡＳＩＣ外の外付けの容量素子であることを特徴とする請求項３記載の電源回路。
5. 前記後段の昇圧部に用いるポンプ容量素子を外付けとする外付け用端子をＡＳＩＣに備えていることを特徴とする請求項３又は４記載の電源回路。
6. 前記前段、後段の各昇圧部のスイッチ素子中、各ポンプ容量素子の並列接続用のスイッチ素子をＮＭＯＳトランジスタで構成していることを特徴とする請求項３乃至５の何れか記載の電源回路。
7. 前記制御回路部は、前記発電素子の発電量を検出する手段とを備え、該手段が検出する前記発電素子の発電量が所定量以上のときに前記発振回路に電源を供給させ、前記発電量が前記所定量を下回ると前記発振回路への電源供給を停止させる手段とを備えていること特徴とする請求項１乃至６の何れか記載の電源回路。
8. 前記発電素子の出力で前記昇圧回路部のポンプ容量素子が充電される状態で、前記発振回路への電源供給を停止させることを特徴とする請求項７記載の電源回路。
9. 前記ポンプ容量素子の直列接続用のスイッチ素子のオフ時点よりも並列接続用のスイッチ素子のオン時点を遅延させ、且つ前記並列接続用のスイッチ素子のオフ時点よりも前記直列接続用のスイッチ素子のオン時点を遅延させるゲート信号を前記発振回路のクロック信号から作る遅延回路を前記昇圧回路部に備えるとともに、
   該遅延回路を、電源電圧に一端が接続された第一の抵抗と、一端がグランドに接続された第二の抵抗と、ドレイン及びゲートがそれぞれ接続されたＰＭＯＳトランジスタとＮＭ０Ｓトランジスタとの直列回路とで構成し、前記ＰＭＯＳトランジスタのソースを前記第一の抵抗の他端に接続し、前記ＮＭＯＳトランジスタのソースを第二の抵抗の他端に接続し、前記発振回路により生成されるクロック信号が該ＮＭＯＳトランジスタのゲートに入力し、両トランジスタのドレインからの出力を、閾値の異なる２組のインバータ素子に入力してゲート信号を得ることを特徴とする請求項３乃至８の何れか記載の電源回路。
10. 前記電力供給回路部の出力に前記負荷回路に並列となるように蓄電素子を接続していることを特徴とする請求項１乃至９の何れか記載の電源回路。
11. 前記蓄電素子は前記発電素子の発電量が所定量以上ある場合には、前記電力供給回路部の出力で充電され、前記発電素子の発電量が所定量以下となった場合には前記電力を負荷回路に供給することを特徴とする請求項１０記載の電源回路。
12. 前記電力供給回路部の定電圧出力が前記蓄電素子の出力電圧を含む所定範囲にあるときには定電圧出力を前記負荷回路及び前記蓄電素子に直接接続し、前記蓄電素子の出力電圧が前記所定範囲以下になったときには出力制限抵抗を介して定電圧出力を前記負荷回路及び前記蓄電素子に接続する出力切り替え制御手段を備えていることを特徴とする請求項１０又は１１の何れか記載の電源回路。
    

Images