KR101220800B1 - 전류 모드 제어형 스위칭 조절기 및 그 동작 제어 방법 - Google Patents

전류 모드 제어형 스위칭 조절기 및 그 동작 제어 방법 Download PDF

Info

Publication number
KR101220800B1
KR101220800B1 KR1020107024963A KR20107024963A KR101220800B1 KR 101220800 B1 KR101220800 B1 KR 101220800B1 KR 1020107024963 A KR1020107024963 A KR 1020107024963A KR 20107024963 A KR20107024963 A KR 20107024963A KR 101220800 B1 KR101220800 B1 KR 101220800B1
Authority
KR
South Korea
Prior art keywords
voltage
slope
input
switching
circuit unit
Prior art date
Application number
KR1020107024963A
Other languages
English (en)
Other versions
KR20100129789A (ko
Inventor
쇼타로 소마
Original Assignee
가부시키가이샤 리코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 리코 filed Critical 가부시키가이샤 리코
Publication of KR20100129789A publication Critical patent/KR20100129789A/ko
Application granted granted Critical
Publication of KR101220800B1 publication Critical patent/KR101220800B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

입력 단자에 입력된 입력 전압을 미리 정해진 정전압으로 강압 또는 승압시켜 그 강압 또는 승압된 입력 전압을 출력 단자로부터 출력 전압으로서 출력하는 전류 모드 제어형 스위칭 조절기를 개시한다. 이 전류 모드 제어형 스위칭 조절기는 스위칭 소자, 인덕터, 정류 소자, 오차 증폭 회로 유닛, 가변 발진 주파수를 갖는 발진 회로 유닛, 슬로프 전압 생성 회로 유닛, 및 스위칭 제어 회로 유닛을 포함한다.

Description

전류 모드 제어형 스위칭 조절기 및 그 동작 제어 방법{CURRENT-MODE CONTROL SWITCHING REGULATOR AND OPERATIONS CONTROL METHOD THEREOF}
본 발명은 넓은 입력/출력 전압 범위 및 넓은 주파수 범위에서 동작하는 전류 모드 제어형 스위칭 조절기에 관한 것이다.
일반적으로 전압 모드 제어형 스위칭 조절기가 많이 이용되고 있다. 전압 모드 제어형 스위칭 조절기는 출력 전압과 기준 전압과의 전압차에 따라 스위칭 소자에 대해 PWM 제어를 수행함으로써, 출력 전압을 안정화시킨다. 그러나, 전압 모드 제어형 스위칭 조절기는 출력 전압으로부터 귀환 신호를 검출하기 때문에, 출력 전압의 변동에 대한 응답 속도가 느리고, 출력 전압과 기준 전압과의 전압차를 증폭시키는 오차 증폭 회로의 위상 보상이 복잡해진다.
이들 결점을 극복하는 기술로서, 많은 경우에 전류 모드 제어형 스위칭 조절기를 이용하고 있다. 그러나, PWM 제어의 온듀티(on-duty) 사이클이 50%를 초과할 경우, 전류 모드 제어형 스위칭 조절기는 저조파(subharmonic) 발진을 일으켜 제어 불능 상태가 된다. 이에, PWM 제어에 슬로프 보상을 수행하여 저조파 발진을 막는다.
도 1은 이러한 슬로프 보상을 수행하는 회로를 구비한 전류 모드 제어형 스위칭 조절기의 예를 도시하는 회로도이며, 강압형 스위칭 조절기를 나타내고 있다.
도 1에서는, 스위칭 트랜지스터(105)가 턴온될 경우, 인덕터(104), 평활용 커패시터(102) 및 부하(101)에 전력이 공급된다. 스위칭 트랜지스터(105)가 턴오프될 경우, 인덕터(104) 및 평활용 커패시터(102)에 축적된 에너지가 부하(101)에 공급된다. 전류/전압 변환 회로(106)는 임피던스(Rsense)를 갖고, 인덕터(104)에 흐르는 전류(iL)를 임피던스 (Rsense)에 의해 전압 변환하여 얻은 변환 전압[Vsense(= Rsense×iL)]을 출력한다.
또한, 발진 회로(110)는 미리 정해진 기준 클록 신호(CLK)와 미리 정해진 톱니파 전압(Vramp)을 생성하여 출력한다. 어큐물레이터(accumulator)(108)는 변환 전압(Vsense)에 톱니파 전압(Vramp)을 더함으로써 슬로프 보상을 수행하고, 그 결과를 PWM 비교기(107)의 비반전 입력단에 슬로프 전압(Vs)으로서 출력한다. 오차 증폭 회로(115)는 출력 전압(Vout)을 분압하여 얻은 분압 전압(Vfb)과 기준 전압(Vref)과의 전압차를 증폭시키고 생성된 오차 전압(Ve)을 PWM 비교기(107)의 반전 입력단에 출력한다. PWM 비교기(107)는 오차 전압(Ve)과 슬로프 전압(Vs)을 비교한다. 오차 전압(Ve)이 슬로프 전압(Vs)을 초과하면, PWM 비교기(107)는 RS 래치 회로(112)를 리셋시켜 스위칭 트랜지스터(105)를 턴오프시킨다. 이에, 인덕터 전류(iL)의 피크 전류값은 오차 전압(Ve)에 종속된다.
출력 전압(Vout)의 조절에 있어서, PWM 비교기(107)는 분압 전압(Vfb)이 기준 전압(Vref)보다 클 경우, 오차 전압(Ve)을 저하시켜 출력 전압(Vout)을 강압시킨다. 또, PWM 비교기(107)는 분압 전압(Vfb)이 기준 전압(Vref)보다 작을 경우에, 오차 전압(Ve)를 상승시켜 출력 전압(Vout)을 승압시킨다.
전술한 저조파 발진을 막기 위해서는 스위칭 트랜지스터(105)가 턴오프될 때에 슬로프 전압(Vs)의 기울기가 인덕터 전류(iL)의 기울기의 1/2 이상이 되도록 슬로프 보상을 수행해야 한다.
구체적으로, 도 1의 경우, 인덕터(104)의 인덕턴스를 L이라고 하면, 스위칭 트랜지스터(105)가 턴온될 때에 인덕터 전류(iL)의 기울기(diL/dt)는 이하의 식 (a)에 의해 얻어진다. 또, 스위칭 트랜지스터(105)가 턴오프될 때에 인덕터 전류(iL)의 기울기(diL/dt)는 이하의 식 (b)에 의해 얻어진다.
diL/dt = (Vin-Vout)/L … (a)
diL/dt = -Vout/L … (b)
톱니파 전압(Vramp)의 기울기가 슬로프 보상(Iramp)인 경우, 이 때의 슬로프 보상(Iramp)은 이하의 식 (c)에 의해 얻어진다.
Iramp > Vout/2/L×Rsense … (c)
승압형 스위칭 조절기에서는, 식 (a), (b) 및 (c)가 이하의 (d), (e) 및 (f)로 각각 표현된다.
diL/dt = Vin/L … (d)
diL/dt = -(Vout-Vin)/L … (e)
Iramp > (Vout-Vin)/L/2×Rsense … (f)
전술한 바와 같이, 슬로프 보상(Iramp)은 출력 전압(Vout)과 입력 전압(Vin)이라는 변수를 이용하여 표현될 수 있다. 입력 전압(Vin)과 출력 전압(Vout)이 일정값일 경우에는 문제가 없다. 그러나, 입력 전압(Vin)과 출력 전압(Vout)은 일반적으로 넓은 범위에서 변동한다. 그렇기 때문에, 슬로프 보상(Iramp)이 고정값에 설정될 경우, 슬로프 보상(Iramp)을 예상되는 입력 전압(Vin)과 출력 전압(Vout)의 변동 범위 내의 최대값에 설정할 필요가 있다. 그러나, 과도한 슬로프 보상이 수행될 경우 저조파 발진은 막을 수 있지만, 전류 피드백의 이익은 상실된다. 그 결과, 전류 모드 제어형 스위칭 조절기가 전압 모드 스위칭 조절기처럼 동작하여 그 제어성이 떨어진다. 이러한 문제를 해결하기 위해서 입력/출력 전압에 따라 슬로프 제어량을 결정하여, 넓은 입력/출력 전압 범위에서 적절하게 슬로프 보상을 수행한다(예컨대, 특허 문헌 1 참조).
특허문헌 1: JP-2006-33958
그러나, 이 경우, 입력 전압과 출력 전압에 따라 슬로프 보상량을 변경하기 때문에, 회로가 복잡해진다. 또한, 스위칭 조절기의 범용 IC는 일반적으로, 출력 전압을 분압하여 얻는 분압 전압을 생성하기 위한 외부 저항기를 구비하기 때문에, 출력 전압에 따라 슬로프 보상을 수행할 수 없다.
한편, 스위칭 조절기의 동작 주파수가 변할 때, 설계자가 선택한 인덕턴스(L)도 변한다. 그렇기 때문에, 슬로프 보상(Iramp)을 고정값에 설정할 경우, 슬로프 보상(Iramp)은 예상되는 입력 전압(Vin), 출력 전압(Vout) 및 인덕턴스(L)의 변동 범위 내의 최대값에 설정되어야 한다. 예컨대, 발진 회로의 발진 주파수가 2 ㎒, 1 ㎒, 500 ㎑, 300 ㎑이면, 선택된 인덕턴스(L)는 각각 2.2 μH, 4.7 μH, 10 μH, 15 μH로서, 발진 주파수에 반비례한다. 그러나, 전술한 바와 같이, 과도한 슬로프 보상을 수행하면 저조파 발진은 막을 수 있지만, 전류 피드백의 이익은 상실된다. 그 결과, 전류 모드 제어형 스위칭 조절기가 전압 모드 스위칭 조절기처럼 동작하여 그 제어성이 떨어진다. 그러나, 종래의 스위칭 조절기는 인덕턴스(L)에 따라 슬로프 보상을 수행할 수 없다.
본 발명은 전술한 문제를 해결하기 위한 것으로서, 간단한 회로로, 넓은 입력/출력 전압 범위 및 넓은 가변 주파수 범위에서 저조파 발진을 막을 수 있고, 주파수 특성의 변동을 억제할 수 있는 전류 모드 제어형 스위칭 조절기를 제공할 수 있다. 구체적으로, 승압형 스위칭 조절기가 출력 전압 및 발진 주파수에 따라 슬로프 전압의 기울기를 변경하는 반면, 강압형 스위칭 조절기는 입력 전압 및 발진 주파수에 따라 슬로프 전압의 기울기를 변경한다. 또한, 본 발명은 전류 모드 제어형 스위칭 조절기의 동작 제어 방법을 제공할 수 있다.
본 발명의 일 양태에 따르면, 입력 단자에 입력된 입력 전압을 미리 정해진 정전압으로 강압시켜 강압된 입력 전압을 출력 단자로부터 출력 전압으로서 출력하는 전류 모드 제어형 스위칭 조절기가 제공된다. 이 전류 모드 제어형 스위칭 조절기는 입력된 제어 신호에 따라 스위칭 동작을 수행하는 스위칭 소자와, 그 스위칭 소자의 스위칭 동작에 의해 상기 입력 전압으로 충전되는 인덕터와, 그 인덕터를 방전시키는 정류 소자와, 상기 출력 전압을 미리 정해진 비율로 분압하여 얻은 분압 전압과 미리 정해진 기준 전압과의 전압차를 증폭시키는 오차 증폭 회로 유닛과, 발진 주파수가 설정된 클록 신호를 생성하여 출력하는 가변 발진 주파수를 갖는 발진 회로 유닛과, 상기 입력 전압과 상기 발진 주파수에 대응하는 기울기를 갖는 슬로프 전압을 생성하여 출력하는 슬로프 전압 생성 회로 유닛과, 상기 오차 증폭 회로 유닛으로부터의 출력 전압과 상기 슬로프 전압을 비교하고, 상기 클록 신호를 이용하여 비교 결과에 대응하는 듀티 사이클의 펄스 신호를 생성하며, 그 펄스 신호에 따라 상기 스위칭 소자에 대해 스위칭 제어를 수행하는 스위칭 제어 회로 유닛을 포함한다.
본 발명의 제2 양태에 따르면, 입력 단자에 입력된 입력 전압을 미리 정해진 정전압으로 승압시켜 그 승압된 입력 전압을 출력 단자로부터 출력 전압으로서 출력하는 전류 모드 제어형 스위칭 조절기가 제공된다. 이 전류 모드 제어형 스위칭 조절기는 입력된 제어 신호에 따라 스위칭 동작을 수행하는 스위칭 소자와, 그 스위칭 소자의 스위칭 동작에 의해 상기 입력 전압으로 충전되는 인덕터와, 그 인덕터를 방전시키는 정류 소자와, 상기 출력 전압을 미리 정해진 비율로 분압하여 얻은 분압 전압과 미리 정해진 기준 전압과의 전압차를 증폭시키는 오차 증폭 회로 유닛과, 발진 주파수가 설정된 클록 신호를 생성하여 출력하는 가변 발진 주파수를 갖는 발진 회로 유닛과, 상기 출력 전압과 상기 발진 주파수에 대응하는 기울기를 갖는 슬로프 전압을 생성하여 출력하는 슬로프 전압 생성 회로 유닛과, 상기 오차 증폭 회로 유닛으로부터의 출력 전압과 상기 슬로프 전압을 비교하고, 상기 클록 신호를 이용하여 비교 결과에 대응하는 듀티 사이클의 펄스 신호를 생성하여, 그 펄스 신호에 따라 상기 스위칭 소자에 대해 스위칭 제어를 수행하는 스위칭 제어 회로 유닛을 포함한다.
본 발명의 제3 양태에 따르면, 입력된 제어 신호에 따라 스위칭 동작을 수행하는 스위칭 소자와, 그 스위칭 소자의 스위칭 동작에 의해, 입력 단자에 입력된 입력 전압으로 충전되는 인덕터와, 그 인덕터를 방전시키는 정류 소자와, 발진 주파수가 설정된 클록 신호를 생성하여 출력하는 가변 발진 주파수를 갖는 발진 회로 유닛을 구비하는 전류 모드 제어형 스위칭 조절기의 동작 제어 방법이 제공되며, 상기 전류 모드 제어형 스위칭 조절기는 상기 클록 신호를 이용하여 생성된 펄스 신호에 따라, 출력 단자로부터의 출력 전압이 미리 정해진 정전압이 되도록 상기 스위칭 소자에 대해 스위칭 제어를 수행하며 상기 입력 단자에 입력된 입력 전압을 미리 정해진 정전압으로 강압시켜 그 강압된 입력 전압을 상기 출력 단자로부터 출력 전압으로서 출력한다. 그 동작 제어 방법은 상기 입력 전압과 상기 발진 주파수에 따라 상기 스위칭 소자에 대해 스위칭 제어를 수행하기 위해 상기 펄스 신호를 생성하는데 이용된 슬로프 전압의 기울기를 가변시키는 단계를 포함한다.
본 발명의 제4 양태에 따르면, 입력된 제어 신호에 따라 스위칭 동작을 수행하는 스위칭 소자와, 그 스위칭 소자의 스위칭 동작에 의해, 입력 단자에 입력된 입력 전압으로 충전되는 인덕터와, 그 인덕터를 방전시키는 정류 소자와, 발진 주파수가 설정된 클록 신호를 생성하여 출력하는 가변 발진 주파수를 갖는 발진 회로 유닛을 구비하는 전류 모드 제어형 스위칭 조절기의 동작 제어 방법이 제공되며, 상기 전류 모드 제어형 스위칭 조절기는 상기 클록 신호를 이용하여 생성된 펄스 신호에 따라, 출력 단자로부터의 출력 전압이 미리 정해진 정전압이 되도록 상기 스위칭 소자에 대해 스위칭 제어를 수행하며, 상기 입력 단자에 입력된 입력 전압을 미리 정해진 정전압으로 승압시켜 그 승압된 입력 전압을 상기 출력 단자로부터 출력 전압으로서 출력한다. 그 동작 제어 방법은 상기 출력 전압과 상기 발진 주파수에 따라 상기 스위칭 소자에 대해 스위칭 제어를 수행하기 위해 상기 펄스 신호를 생성하는데 이용된 슬로프 전압의 기울기를 가변시키는 단계를 포함한다.
도 1은 전류 모드 제어형 스위칭 조절기의 회로예를 도시하는 회로도이다.
도 2는 본 발명의 제1 실시형태에 따른 전류 모드 제어형 스위칭 조절기의 회로예를 도시하는 회로도이다.
도 3은 도 2에 도시한 각 부분의 파형예를 도시하는 타이밍도이다.
도 4는 도 2에 도시한 발진 회로(8) 및 전압/전류 변환 회로(12)의 회로예를 도시하는 회로도이다.
도 5는 본 발명의 제2 실시형태에 따른 전류 모드 제어형 스위칭 조절기의 회로예를 도시하는 회로도이다.
도 6은 도 5에 도시한 각 부분의 파형예를 도시하는 타이밍도이다.
도 7은 도 5에 도시한 발진 회로(8) 및 전압/전류 변환 회로(52)의 회로예를 도시하는 회로도이다.
도 8은 도 4 및 도 7에 도시한 가변 저항기(35)의 회로예를 도시하는 회로도이다.
도 9는 도 4 및 도 7에 도시한 가변 저항기(35)의 다른 회로예를 도시하는 회로도이다.
도 10은 도 4 및 도 7에 도시한 가변 저항기(35)의 다른 회로예를 도시하는 회로도이다.
이하, 첨부 도면을 참조하여, 본 발명의 실시형태들에 대해 설명한다.
(제1 실시형태)
도 2는 본 발명의 제1 실시형태에 따른 전류 모드 제어형 스위칭 조절기의 회로예를 도시하는 회로도이다.
도 2에 도시한 전류 모드 제어형 스위칭 조절기(이하, 스위칭 조절기라고 한다)(1)는 DC 전원(20)으로부터 입력 단자(IN)에 입력된 입력 전압(Vin)을 미리 정해진 정전압으로 강압시켜 그 강압된 입력 전압을 출력 전압(Vout)으로서 출력 단자(OUT)로부터 부하(21)에 출력하는 강압형 스위칭 조절기를 형성한다.
스위칭 조절기(1)는 입력 단자(IN)로부터의 전류의 출력을 제어하기 위한 PMOS 트랜지스터로 구성되는 스위칭 트랜지스터(M1)와, 정류용 다이오드(D1)와, 인덕터(L1)와, 평활용 커패시터(C1)와, 출력 전압(Vout)을 분압해 분압 전압(Vfb)을 생성하여 출력하는 출력 전압 검출용 저항기(2, 3)를 구비한다. 또한, 스위칭 조절기(1)는 미리 정해진 기준 전압(Vref)을 생성하여 출력하는 기준 전압 생성 회로(4)와, 분압 전압(Vfb)과 기준 전압(Vref)을 비교하고, 그 분압 전압(Vfb)과 기준 전압(Vref)과의 전압차를 증폭시켜 오차 전압(Ve)을 생성하여 출력하는 오차 증폭 회로(5)와, 슬로프 전압(Vs)을 생성하여 출력하는 슬로프 전압 생성 회로(6)를 구비한다.
또, 스위칭 조절기(1)는 PWM 비교기(7)와, 가변 진폭 주파수를 갖는 발진 회로(8)와, RS 플립플롭 회로(9)와, 인버터(10)를 구비한다. PWM 비교기(7)는 오차 증폭 회로(5)로부터의 오차 전압(Ve)과 슬로프 전압(Vs)을 비교하고, 그 오차 전압(Ve)에 대응하는 펄스폭을 갖는 PWM 제어를 수행하기 위한 펄스 신호(Spw)를 생성하여 출력한다. 가변 발진 주파수를 갖는 발진 회로(8)는 발진 주파수(Fosc)가 설정된 클록 신호(CLK)를 생성하여 출력한다. RS 플립플롭 회로(9)는 발진 회로(8)로부터의 클록 신호(CLK)가 입력되는 세트 입력단(S)과, PWM 비교기(7)로부터의 펄스 신호(Spw)가 입력되는 리셋 입력단(R)을 구비한다. 인버터(10)는 RS 플립플롭 회로(9)로부터의 출력 신호(Sq)에 따라, 스위칭 트랜지스터(M1)에 대해 스위칭 제어를 수행하기 위한 제어 신호를 생성한다.
한편, 슬로프 전압 생성 회로(6)는 인버터(11)와, 전압/전류 변환 회로(12)와, 오프셋 다이오드(13)와, PMOS 트랜지스터(14, 15)와, 커패시터(16)로 구성된다. 스위칭 트랜지스터(M1)는 스위칭 소자를 형성하고, 다이오드(D1)는 정류 소자를 형성하며, 저항기(2, 3), 기준 전압 생성 회로(4) 및 오차 증폭 회로(5)는 오차 증폭 회로 유닛을 형성하는 것이다. 또한, 슬로프 전압 생성 회로(6)는 슬로프 전압 생성 회로 유닛을 형성하고, 발진 회로(8)는 발진 회로 유닛을 형성하며, PWM 비교기(7), RS 플립플롭 회로(9) 및 인버터(10)는 스위칭 제어 회로 유닛을 형성한다. 또, PWM 비교기(7)는 전압 비교 회로를 형성하고, RS 플립플롭 회로(9)는 제어 회로를 형성하며, 전압/전류 변환 회로(12)는 전류원을 형성하고, PMOS 트랜지스터(14)는 전압 공급 회로를 형성하며, PMOS 트랜지스터(15)는 방전 회로를 형성한다. 또한, 도 2에 도시한 스위칭 조절기(1)에 있어서, 인덕터(L1), 다이오드(D1), 커패시터(C1) 및 저항기(2, 3)를 제외한 각 회로는 하나의 IC에 집적된다.
입력 전압(Vin)과 다이오드(D1)의 캐소드와의 사이에는 스위칭 트랜지스터(M1)가 접속되고, 다이오드(D1)의 애노드는 접지 전위에 접속된다. 스위칭 트랜지스터(M1)의 드레인과 출력 단자(OUT)와의 사이에는 인덕터(L1)가 접속되고, 출력 단자(OUT)와 접지 전위 사이에는 저항기(2, 3)의 직렬 회로 및 커패시터(C1)가 병렬로 접속된다. 저항기(2, 3) 간의 접속부의 전압이 되는 분압 전압(Vfb)은 오차 증폭 회로(5)의 비반전 입력단에 입력되고, 오차 증폭 회로(5)의 반전 입력단에는 기준 전압(Vref)이 입력된다. 또한, PWM 비교기(7)의 비반전 입력단에는 오차 증폭 회로(5)로부터의 오차 전압(Ve)이 입력되고, PWM 비교기(7)의 반전 입력단에는 슬로프 전압(Vs)이 입력된다. RS 플립플롭 회로(9)의 출력 신호(Sq)의 레벨은 인버터(10)에 의해 반전되어 스위칭 트랜지스터(M1)의 게이트에 입력된다.
슬로프 전압 생성 회로(6)에 있어서, 스위칭 트랜지스터(M1)의 드레인과 오프셋 다이오드(13)의 애노드와의 사이에는 PMOS 트랜지스터(14)가 접속된다. 오프셋 다이오드(13)의 캐소드는 PWM 비교기(7)의 반전 입력단에 접속되고, PWM 비교기(7)의 반전 입력단과 접지 전위 사이에는 전압/전류 변환 회로(12)가 접속된다. 전압/전류 변환 회로(12)는 입력 전압(Vin)이 입력되는 제어 신호 입력단을 구비하며 발진 회로(8)에 접속된다. 전압/전류 변환 회로(12)는 오프셋 다이오드(13)로부터 입력 전압(Vin) 및 발진 주파수(Fosc)에 대응하는 전류(islope)를 접지 전위로 흐르게 한다.
오프셋 다이오드(13)와 전압/전류 변환 회로(12) 간의 접속부는 슬로프 전압 생성 회로(6)의 출력단으로서 기능하며, 그 접속부로부터 슬로프 전압(Vs)이 출력된다. 인버터(11)는 클록 신호(CLK)의 신호 레벨을 반전시켜 그 반전된 클록 신호(CLK)를 PMOS 트랜지스터(14)의 게이트에 출력한다. 또한, 입력 전압(Vin)과 PMOS 트랜지스터(14)의 드레인과의 사이에는, PMOS 트랜지스터(15)와 커패시터(16)가 병렬로 접속되고, PMOS 트랜지스터(15)의 게이트에는 RS 플립플롭 회로(9)의 출력 신호(Sq)가 입력된다.
이러한 구성에 있어서, 오차 전압(Ve)이 슬로프 전압(Vs)과 같거나 작을 경우, PWM 비교기(7)는 로우 레벨의 신호를 출력하고, RS 플립플롭 회로(9)는 클록 신호(CLK)가 하이 레벨이 되는 동안, 하이 레벨의 신호를 출력하며, 스위칭 트랜지스터(M1)는 인버터(10)에 의해 턴온되어 전기 접속이 확립된다. 스위칭 트랜지스터(M1)가 턴온될 때, 인덕터(L1), 평활용 커패시터(C1) 및 부하(21)에 전력이 공급된다. 스위칭 트랜지스터(M1)가 턴오프될 때, 인덕터(L1) 및 평활용 커패시터(C1)에 축적된 에너지가 부하(21)에 공급된다.
오차 증폭 회로(5)는 출력 전압(Vout)을 분압하여 얻은 분압 전압(Vfb)과 미리 정해진 기준 전압(Vref)과의 전압차를 증폭시키고, 생성된 오차 전압(Ve)을 PWM 비교기(7)의 비반전 입력단에 출력한다. PWM 비교기(7)는 오차 전압(Ve)과 슬로프 전압 생성 회로(6)로부터의 슬로프 전압(Vs)을 비교한다. 오차 전압(Ve)이 슬로프 전압(Vs)을 초과할 경우, PWM 비교기(7)는 RS 플립플롭 회로(9)를 리셋시켜, 스위칭 트랜지스터(M1)를 턴오프시킨다. 이에, 인덕터 전류(iL)의 피크 전류값이 오차 전압(Ve)에 종속된다.
출력 전압(Vout)의 조절에 있어서, PWM 비교기(7)는 분압 전압(Vfb)이 기준 전압(Vref)보다 큰 경우에 오차 전압(Ve)을 상승시켜 출력 전압(Vout)을 강압시킨다. 또한, PWM 비교기(7)는 분압 전압(Vfb)이 기준 전압(Vref)보다 작은 경우에 오차 전압(Ve)을 저하시켜 출력 전압(Vout)을 승압시킨다.
다음으로, 도 3은 도 2에 도시한 각 부분의 파형예를 도시하는 타이밍도이다. 도 3을 참조하여, 도 2에 도시한 슬로프 전압 생성 회로(6)의 동작에 대해 설명한다.
전압/전류 변환 회로(12)는 입력 전압(Vin)과 발진 주파수(Fosc)에 대응하는 전류(islope)를 생성하여 출력하며, 여기서 전류(islope)는 "A×Vin×Fosc"에 의해 얻어진다. 여기서 A는 미리 정해진 값이다. 오프셋 다이오드(13)에 의해 입력 전압(Vin)에 더해지는 오프셋 전압(Voffset)은 오프셋 다이오드(13)의 순방향 강하 전압이 된다.
커패시터(16)의 일단에는 입력 전압이 인가된다. 클록 신호(CLK)가 하이 레벨이 되어 PMOS 트랜지스터(14)가 턴온될 경우, 커패시터(16)의 타단에는 PMOS 트랜지스터(14)를 통해 스위칭 트랜지스터(M1)의 드레인 전압(VA)이 인가된다. 이에, 커패시터(16)의 양단 전압에 전압차가 발생하고, 그 전압차로 커패시터(16)가 충전된다. 스위칭 트랜지스터(M1)의 온저항을 Ron라고 하고, 인덕터 전류(iL)의 밸리 전류값을 iLvalley라고 하면, 스위칭 트랜지스터(M1)가 턴온될 때의 스위칭 트랜지스터(M1)의 드레인 전압(VA)은 "VA = Vin-Ron×iLvalley"에 의해 얻어진다.
PMOS 트랜지스터(14)가 턴오프되어 전기 접속이 차단될 경우, 전압/전류 변환 회로(12)에 의해 커패시터(16)의 전하가 방출된다. 커패시터(16)의 용량을 Cvs라고 하면, 커패시터(16)의 전압의 기울기는 "-A×Vin×Fosc/Cvs"에 의해 얻어진다.
따라서, 스위칭 트랜지스터(M1)가 턴온된 후로부터의 경과 시간을 t라고 하면, 스위칭 트랜지스터(M1)가 턴온될 때의 슬로프 전압(Vs)은 이하의 식 (1)에 의해 얻어진다.
Vs = Vin-Voffset-Ron×iLvalley-A×Vin×Fosc/Cvs×t … (1)
발진 주파수(Fosc)가 2 ㎒, 1 ㎒, 500 ㎑, 300 ㎑일 경우 인덕터(L1)의 인덕턴스(L)를 각각 2.2 μH, 4.7 μH, 10 μH, 15 μH로 설정하는 것이 바람직하다면, 다음의 관계식이 확립된다.
A/Cvs = Ron/{500 k(Hz)×10 μ(H)} … (2)
따라서, 이하의 식 (3)이 식 (1)에 의해 얻어질 수 있다.
dVs/dt = -Ron×Vin×Fosc/{500 k(Hz)×10 μ(H)} … (3)
관계식 "L = 10 μ(H)×{500 k(Hz)/Fosc}"가 확립되기 때문에, 식 (3)은 이하의 식 (4)로 변형된다.
dVs/dt = -Ron×Vin/L … (4)
전술한 바와 같이, 발진 주파수(Fosc)에 반비례하는 인덕턴스(L)를 갖는 인덕터(L1)에 대응하도록 dVs/dt가 변형되는 것과, 슬로프 전압(Vs)의 기울기(dVs/dt)가 입력 전압(Vin)과 발진 주파수(Fosc)의 변동에 따라 변하는 것을 알 수 있다.
한편, RS 플립플롭 회로(9)의 출력 신호(Sq)가 로우 레벨이 될 경우, 스위칭 트랜지스터(M1)는 턴오프되고 PMOS 트랜지스터(15)는 턴온된다. 이에, 커패시터(16)에 축전된 전하가 완전히 방전되어 리셋된다.
이상의 설명에서는 온저항(Ron)이 일정하고, 전류원으로서 기능하는 전압/전류 변환 회로(12)에 의해 생성된 전류(islope)가 "islope = A×Vin×Fosc"에 의해 얻어진다고 가정하여 식 (1)을 얻었지만, 온저항(Ron)은 일반적으로 스위칭 트랜지스터(M1)의 온도와, 스위칭 트랜지스터(M1)가 턴온될 때의 게이트 전압에 따라 변한다.
따라서, 전류(islope)가 온저항(Ron)의 변동을 포함하도록 관계식 "islope = B×Ron×Vin×Fosc(여기서 B는 미리 정해진 값이다)"를 확립할 경우, 식 (1)은 이하의 식 (5)로 변형된다.
Vs = Vin-Voffset-Ron×iLvalley-B×Ron×Vin×Fosc/Cvs×t … (5)
식 (6)이 이하와 같이 확립될 경우 식 (4)의 경우와 마찬가지로 식 (5)에 의해 아래의 식 (7)을 얻을 수 있다.
B/Cvs = 1/{500 k(Hz)×10μ(H)} … (6)
dVs/dt = -Ron× Vin/L … (7)
인덕턴스(L)가 발진 주파수(Fosc)의 변동에 따라 변하기 때문에, 슬로프 전압(Vs)의 기울기(dVs/dt)가 입력 전압(Vin) 및 발진 주파수(Fosc)의 변동에 따라 변하는 것을 알 수 있다.
다음으로, 도 4는 도 2에 도시한 발진 회로(8) 및 전압/전류 변환 회로(12)의 회로예를 도시하는 회로도이다.
도 4에 있어서, 발진 회로(8)는 저항기(31, 32), 오차 증폭 회로(33), NMOS 트랜지스터(34, 39), 가변 저항기(35), PMOS 트랜지스터(36, 37), 커패시터(38), 및 히스테리시스 비교기(40)로 구성된다. 또한, 전압/전류 변환 회로(12)는 PMOS 트랜지스터(41, 44, 47), NMOS 트랜지스터(42, 43, 48, 49), 오차 증폭 회로(45) 및 저항기(46)로 구성된다. 이하의 설명에서는 저항기(31, 32, 46)의 저항값을 각각 R31, R32, R46으로 표시하고, 커패시터(38)의 용량은 C38로 표시한다.
발진 회로(8)에 있어서, 입력 전압(Vin)과 접지 전위 사이에는 저항기(31, 32)가 직렬로 접속되고, 저항기(31, 32) 간의 접속부는 오차 증폭 회로(33)의 비반전 입력단 및 히스테리시스 비교기(40)의 반전 입력단에 접속된다. 오차 증폭 회로(33)의 출력단은 NMOS 트랜지스터(34)의 게이트에 접속되고, NMOS 트랜지스터(34)의 소스와 접지 전위 사이에는 가변 저항기(35)가 접속되며, NMOS 트랜지스터(34)와 가변 저항기(35) 간의 접속부는 오차 증폭 회로(33)의 반전 입력단에 접속된다.
PMOS 트랜지스터(36, 37)는 전류 미러 회로를 형성하고, PMOS 트랜지스터(36, 37)의 소스들은 입력 전압(Vin)에 접속된다. PMOS 트랜지스터(36, 37)의 게이트들은 서로 접속된다. PMOS 트랜지스터(36, 37)의 게이트들 간의 접속부는 PMOS 트랜지스터(36)의 드레인에 접속된다. PMOS 트랜지스터(36)의 드레인은 NMOS 트랜지스터(34)의 드레인에 접속되고, PMOS 트랜지스터(37)의 드레인과 접지 전위 사이에는 커패시터(38)가 접속된다. PMOS 트랜지스터(37)와 커패시터(38) 간의 접속부는 히스테리시스 비교기(40)의 비반전 입력단에 접속되고, NMOS 트랜지스터(39)는 커패시터(38)에 병렬로 접속된다. 히스테리시스 비교기(40)의 출력단은 NMOS 트랜지스터(39)의 게이트에 접속된다. 히스테리시스 비교기(40)의 출력단과 NMOS 트랜지스터(39)의 게이트와의 접속부로부터는 클록 신호(CLK)가 출력된다.
다음으로, 전압/전류 변환 회로(12)에 있어서, PMOS 트랜지스터(41, 36)는 전류 미러 회로를 형성한다. PMOS 트랜지스터(41)의 소스는 입력 전압(Vin)에 접속된다. PMOS 트랜지스터(41)의 게이트는 PMOS 트랜지스터(36)의 게이트에 접속된다. PMOS 트랜지스터(41)의 게이트와 PMOS 트랜지스터(36)의 게이트 간의 접속부는 PMOS 트랜지스터(36)의 드레인에 접속된다. 또한, NMOS 트랜지스터(42, 43)는 전류 미러 회로를 형성한다. NMOS 트랜지스터(42, 43)의 소스들은 접지 전위에 접속된다. NMOS 트랜지스터(42, 43)의 게이트들은 서로 접속된다. NMOS 트랜지스터(42, 43)의 게이트들 간의 접속부는 NMOS 트랜지스터(42)의 드레인에 접속된다. NMOS 트랜지스터(42)의 드레인은 PMOS 트랜지스터(41)의 드레인에 접속되고, 입력 전압(Vin)과 NMOS 트랜지스터(43)의 드레인과의 사이에는 PMOS 트랜지스터(44)가 접속된다. PMOS 트랜지스터(44)와 NMOS 트랜지스터(43) 간의 접속부는 오차 증폭 회로(45)의 비반전 입력단에 접속되고, PMOS 트랜지스터(44)의 게이트는 접지 전위에 접속된다.
오차 증폭 회로(45)의 출력단은 PMOS 트랜지스터(47)의 게이트에 접속되고, 오차 증폭 회로(45)의 반전 입력단은 PMOS 트랜지스터(47)의 소스에 접속된다. 입력 전압(Vin)과 PMOS 트랜지스터(47)의 소스와의 사이에는 저항기(46)가 접속되고, PMOS 트랜지스터(47)의 드레인은 NMOS 트랜지스터(48)의 드레인에 접속된다. NMOS 트랜지스터(48, 49)는 전류 미러 회로를 형성한다. NMOS 트랜지스터(48, 49)의 소스들은 접지 전위에 접속된다. NMOS 트랜지스터(48, 49)의 게이트들은 서로 접속된다. NMOS 트랜지스터(48, 49)의 게이트들 간의 접속부는 NMOS 트랜지스터(48)의 드레인에 접속된다. NMOS 트랜지스터(49)의 드레인에 흐르는 전류가 전류(islope)이다.
이러한 구성에 있어서, 오차 증폭 회로(33)의 비반전 입력단 및 히스테리시스 비교기(40)의 반전 입력단에는, 저항기(31, 32)로 입력 전압(Vin)을 분압하여 얻은 분압 전압 "Vdev(= Vin×R31/(R31+R32))"가 입력된다. 오차 증폭 회로(33)는 NMOS 트랜지스터(34)와 가변 저항기(35) 간의 접속부의 전압이 분압 전압(Vdev)과 같아지도록 NMOS 트랜지스터(34)에 대해 동작 제어를 수행한다. 가변 저항기(35)의 저항값을 F/Fosc라고 하면, 가변 저항기(35)에 흐르는 전류는 "{Vin×R31/(R31+R32)×Fosc/F}"에 의해 얻어지며, 이 값은 발진 주파수(Fosc)와 입력 전압(Vin)에 비례하게 된다.
NMOS 트랜지스터(34)를 통과하는 전류는 PMOS 트랜지스터(36, 37)의 전류 미러 회로에 의해 귀환되어 PMOS 트랜지스터(37)의 드레인을 통해 커패시터(38)에 출력된다. 동시에, NMOS 트랜지스터(34)를 통과하는 전류는 PMOS 트랜지스터(36, 41)의 전류 미러 회로에 의해 귀환되고 또 NMOS 트랜지스터(42, 43)의 전류 미러 회로에 의해 귀환된 다음, PMOS 트랜지스터(44)에 공급된다.
히스테리시스 비교기(40)는 PMOS 트랜지스터(37)와 커패시터(38)와 NMOS 트랜지스터(39) 간의 접속부의 전압(Vosc)이 입력되는 비반전 입력단을 갖고, 또 분압 전압(Vdev)이 입력되는 반전 입력단을 갖는다. 전압(Vosc)이 분압 전압(Vdev)보다 작은 경우, 히스테리시스 비교기(40)로부터 로우 레벨의 신호가 출력되고, NMOS 트랜지스터(39)는 턴오프되어 전기 접속이 차단된다. 이에, 커패시터(38)는 "{Vin×R31/(R31+R32)×Fosc/F}"에 의해 얻은 전류로 또는 해당 전류에 비례한 전류로 충전된다.
또한, 전압(Vosc)이 분압 전압(Vdev)을 초과하면, 히스테리시스 비교기(40)로부터 하이 레벨의 신호가 출력되고, NMOS 트랜지스터(39)는 턴온되어 커패시터(38)의 전하를 바로 방전시켜, 전압(Vosc)은 접지 전위가 된다. 또, 전압(Vosc)이 분압 전압(Vdev)보다 작아지면, 히스테리시스 비교기(40)는 다시 로우 레벨의 신호를 출력하고 NMOS 트랜지스터(39)는 턴오프되어 전기 접속이 차단된다. 이러한 동작이 반복 수행될 때, 발진 주파수(Fosc)의 클록 신호(CLK)가 생성된다. 이 때의 발진 주파수(Fosc)는 "{Vin×R31/(R31+R32)×Fosc/F/C38/Vdev}" 및 "Vdev = Vin×R31/(R31+R32)"가 확립되기 때문에, "Fosc = Fosc/F/C38"에 의해 얻어진다. 관계식 "F×C38 = 1"이 확립되게 구성되어야 한다.
PMOS 트랜지스터(44)는 스위칭 트랜지스터(M1)와 동일한 처리 공정에서 제조되고, 스위칭 트랜지스터(M1)가 턴온될 때의 상정 전압, 즉 접지 전위가 PMOS 트랜지스터(44)의 게이트에 입력된다. 여기서, PMOS 트랜지스터(44)의 사이즈는 스위칭 트랜지스터(M1)의 1/n(여기서 n은 양의 정수)이며, PMOS 트랜지스터(44)의 온저항은 "n×Ron"에 의해 얻어지는 것으로 한다. "{Vin×R31/(R31+R32)×Fosc/F}"에 의해 얻어지는 전류가 전류 미러 회로에 의해 PMOS 트랜지스터(44)에 흐른다. 따라서, PMOS 트랜지스터(44)의 양단 전압차는 "{n×Ron×(Vin×R31/(R31+R32)×Fosc/F)}"에 의해 얻어진다.
또한, 오차 증폭 회로(45)는 저항기(46)의 양단 전압차가 "{n×Ron×(Vin×R31/(R31+R32)×Fosc/F)}"에 의해 얻어진 것이 되도록 PMOS 트랜지스터(47)에 대해 동작 제어를 수행하기 때문에, "{n×Ron×(Vin×R31/(R31+R32)×Fosc/F)/R46}"에 의해 얻어진 전류가 저항기(46)에 흐른다. 따라서, 전류 미러 회로를 형성하는 NMOS 트랜지스터(48, 49)의 드레인 전류가 "{n×Ron×(Vin×R31/(R31+R32)×Fosc/F)/R47}"에 의해 얻어진다. 관계식 "B = n×R31/(R31+R32)/F/R47"이 확립된다고 하면, 전류(islope)가 이하의 식 (8)에 의해 얻어진다.
islope = B×Ron×Vin×Fosc … (8)
이상의 설명에서는 스위칭 트랜지스터(M1)가 턴온될 때에 흐르는 전류를 전압으로 변환하는데 스위칭 트랜지스터(M1)의 온저항을 이용하였다. 한편, 스위칭 트랜지스터(M1)가 턴온될 때의 전류를 전압으로 변환하기 위해 스위칭 트랜지스터(M1)의 출력 전류를 검출하기 위한 센스 저항기를 인덕터(L1)에 직렬로 접속할 수도 있다. 이 경우, 도 4에 도시한 발진 회로(8) 및 전압/전류 변환 회로(12)에 있어서, PMOS 트랜지스터(44)를 대신하여, 센스 저항기와 동일한 온도 특성을 갖는 저항기를 사용할 수 있다. 또한, 스위칭 트랜지스터(M1)의 온저항의 변동이 작은 경우에는, NMOS 트랜지스터(43)의 드레인 전류를 그대로 이용할 수도 있다.
전술한 바와 같이, 본 발명의 제1 실시형태에 따른 전류 모드 제어형 스위칭 조절기는 슬로프 전압(Vs)의 기울기를 입력 전압(Vin) 및 발진 주파수(Fosc)의 변동에 따라 가변시킬 수 있기 때문에, 간단한 회로로 넓은 입력/출력 전압 범위 및 가변 주파수에서도 슬로프 보상을 적절하게 수행할 수 있다. 그 결과, 저조파 발진의 발생을 막는 것과 주파수 특성의 변동을 억제하는 것이 가능하다.
(제2 실시형태)
제1 실시형태에서는 강압형 스위칭 조절기를 예로서 설명하였지만, 본 발명은 승압형 스위칭 조절기에도 적용할 수 있으며, 이것을 이하의 제2 실시형태로서 설명한다.
도 5는 본 발명의 제2 실시형태에 따른 전류 모드 제어형 스위칭 조절기의 회로예를 도시하는 회로도이다. 도 5에서는 도 2와 같거나 유사한 부분에는 동일한 도면 부호를 표시한다.
도 5에 도시한 스위칭 조절기(1a)는 DC 직류 전원(20)으로부터 입력 단자(IN)에 입력된 입력 전압(Vin)을 미리 정해진 정전압으로 승압시켜 그 승압된 입력 전압을 출력 전압(Vout)으로서 출력 단자(OUT)로부터 부하(21)에 출력하는 승압형 스위칭 조절기를 형성한다.
스위칭 조절기(1a)는 NMOS 트랜지스터로 구성되는 스위칭 트랜지스터(M11)와, 정류용 다이오드(D11)와, 인덕터(L1)와, 평활용 커패시터(C1)와, 출력 단자(OUT)로부터 출력된 출력 전압(Vout)을 분압하고 분압 전압(Vfb)을 생성하여 출력하는 출력 전압 검출용 저항기(2, 3)를 구비한다. 또, 스위칭 조절기(1a)는 미리 정해진 기준 전압(Vref)을 생성하여 출력하는 기준 전압 생성 회로(4)와, 분압 전압(Vfb)과 기준 전압(Vref)을 비교하고, 그 분압 전압(Vfb)과 기준 전압(Vref)과의 전압차를 증폭시키며, 오차 전압(Ve)을 생성하여 출력하는 오차 증폭 회로(5)와, 슬로프 전압(Vs)을 생성하여 출력하는 슬로프 전압 생성 회로(6a)를 구비한다.
또한, 스위칭 조절기(1a)는 PWM 비교기(7)와, 가변 발진 주파수를 갖는 발진 회로(8)와, RS 플립플롭 회로(9)와, 버퍼(25)를 구비한다. PWM 비교기(7)는 오차 증폭 회로(5)로부터의 오차 전압(Ve)과 슬로프 전압(Vs)을 비교하고, 오차 전압(Ve)에 대응하는 펄스폭을 갖는 PWM 제어를 수행하기 위한 펄스 신호(Spw)를 생성하여 출력한다. 가변 발진 주파수를 갖는 발진 회로(8)는 발진 주파수(Fosc)가 설정된 클록 신호(CLK)을 생성하여 출력한다. RS 플립플롭 회로(9)는 발진 회로(8)로부터의 클록 신호(CLK)가 입력되는 세트 입력단(S)과, PWM 비교기(7)로부터의 펄스 신호(Spw)가 입력되는 리셋 입력단(R)을 구비한다.
한편, 슬로프 전압 생성 회로(6a)는 인버터(51), 전압/전류 변환 회로(52), 오프셋 다이오드(53), NMOS 트랜지스터(54, 55, 57), 및 커패시터(56, 58)로 구성된다. 또, 스위칭 트랜지스터(M11)는 스위칭 소자를 형성하고, 다이오드(D11)는 정류 소자를 형성한다. 또한, 슬로프 전압 생성 회로(6a)는 슬로프 전압 생성 회로 유닛을 형성하고, PWM 비교기(7), RS 플립플롭 회로(9) 및 버퍼(25)는 스위칭 제어 회로 유닛을 형성한다. 또, 전압/전류 변환 회로(52)는 전류원을 형성하고, NMOS 트랜지스터(54)는 전압 공급 회로를 형성하며, NMOS 트랜지스터(55)는 방전 회로를 형성한다. 또한, 도 5에 도시한 스위칭 조절기(1a)에 있어서, 인덕터(L1), 다이오드(D11), 커패시터(C1) 및 저항기(2, 3)를 제외한 각 회로는 하나의 IC에 집적된다.
입력 전압(Vin)과 스위칭 트랜지스터(M11)의 드레인과의 사이에는 인덕터(L1)가 접속된다. 스위칭 트랜지스터(M11)의 드레인에는 다이오드(D11)의 애노드가 접속되고, 출력 단자(OUT)에는 다이오드(D11)의 캐소드가 접속된다. 출력 단자(OUT)와 접지 전위 사이에는 저항기(2, 3)의 직렬 회로 및 커패시터(C1)가 병렬로 접속된다. 저항기(2, 3) 간의 접속부의 전압이 되는 분압 전압(Vfb)이 오차 증폭 회로(5)의 반전 입력단에 입력되고, 오차 증폭 회로(5)의 비반전 입력단에는 기준 전압(Vref)이 입력된다. 또한, PWM 비교기(7)의 반전 입력단에는 오차 증폭 회로(5)로부터의 오차 전압(Ve)이 입력되고, PWM 비교기(7)의 비반전 입력단에는 슬로프 전압(Vs)이 입력된다. RS 플립플롭 회로(9)의 출력 신호는 버퍼(25)를 통해 출력 신호(Sq)로서 출력된다. 출력 신호(Sq)는 스위칭 트랜지스터(M11)의 게이트에 입력되고, 출력 신호(Sq)의 신호 레벨은 인버터(51)에 의해 반전되어 NMOS 트랜지스터(55, 57)의 게이트들에 입력된다.
슬로프 전압 생성 회로(6a)에 있어서, 입력 전압(Vin)과 접지 전위 사이에는 전압/전류 변환 회로(52), 오프셋 다이오드(53) 및 커패시터(56)가 직렬로 접속되고, 그 커패시터(56)에는 NMOS 트랜지스터(55)가 병렬로 접속된다. 오프셋 다이오드(53)의 캐소드와 커패시터(56) 간의 접속부와 스위칭 트랜지스터(M11)의 드레인과의 사이에는 NMOS 트랜지스터(54)가 접속되며, NMOS 트랜지스터(54)의 게이트에는 클록 신호(CLK)가 입력된다. 또한, 스위칭 트랜지스터(M11)의 드레인과 접지 전위 사이에는 NMOS 트랜지스터(57)와 커패시터(58)가 직렬로 접속된다. NMOS 트랜지스터(57)와 커패시터(58) 간의 접속부에는 전압/전류 변환 회로(52)의 제어 신호 입력단이 접속된다. 또한, 전압/전류 변환 회로(52)는 발진 회로(8)에 접속된다. 전압/전류 변환 회로(52)와 오프셋 다이오드(53)의 애노드와의 접속부로부터 PWM 비교기(7)의 비반전 입력단에 슬로프 전압(Vs)이 출력된다.
이러한 구성에 있어서, 스위칭 트랜지스터(M11)가 턴온되어 전기 접속이 확립될 때, DC 전원(20)으로부터 인덕터(L1)에 전력이 공급된다. 스위칭 트랜지스터(M11)가 턴오프되어 전기 접속이 차단될 때, 인덕터(L1)에 축적된 에너지가 입력 전압(Vin)에 더해져 출력 단자(OUT)로부터 출력된다. RS 플립플롭 회로(9)는 클록 신호(CLK)가 하이 레벨이 될 때 세트되어 출력 신호(Sq)가 하이 레벨이 되게 한다. 따라서, 스위칭 트랜지스터(M11)가 턴온되어 전기 접속이 확립된다. 오차 증폭 회로(5)는 분압 전압(Vfb)이 기준 전압(Vref)과 같아지도록 오차 전압(Ve)을 출력한다. PWM 비교기(7)는 슬로프 전압(Vs)과 오차 전압(Ve)을 비교한다. 슬로프 전압(Vs)이 오차 전압(Ve)을 초과하면, PWM 비교기(7)는 RS 플립플롭 회로(9)를 리셋시켜 스위칭 트랜지스터(M11)를 턴오프시킴으로써 전기 접속을 차단한다.
다음으로, 도 6은 도 5에 도시한 각 부분의 파형예를 도시하는 타이밍도이다. 도 6을 참조하여, 슬로프 전압 생성 회로(6a)에 의한 슬로프 전압(Vs)의 생성에 대해 설명한다.
NMOS 트랜지스터(57)와 커패시터(58) 간의 접속부에서의 전압이 출력 전압(Vout)과 같기 때문에, 전압/전류 변환 회로(52)는 출력 전압(Vout)과 발진 주파수(Fosc)에 대응하는 전류(islope)를 생성하여 출력하며, 여기서 전류(islope)는 "D×Vout×Fosc"에 의해 얻어진다. 여기서 D는 미리 정해진 값을 나타낸다. 오프셋 다이오드(53)에 의해 더해지는 오프셋 전압(Voffset)은 오프셋 다이오드(53)의 순방향 강하 전압이 된다.
출력 전압(Vout)은 스위칭 트랜지스터(M11)가 턴오프될 경우의 스위칭 트랜지스터(M11)의 드레인 전압(VB)이다. 스위칭 트랜지스터(M11)가 턴오프될 동안에 NMOS 트랜지스터(57)가 턴온될 경우, 커패시터(58)의 양단 전압은 출력 전압(Vout)에 홀드된다. 따라서, 관계식 "islope = D×Vout×Fosc"가 확립된다. 또한, 이 전압이 버퍼(25)의 전원이 되기 때문에, 스위칭 트랜지스터(M11)의 게이트 전압은 입력 전압(Vin)보다 높은 전압으로 드라이브될 수 있다.
NMOS 트랜지스터(54)는 발진 회로(8)로부터의 클록 신호(CLK)가 하이 레벨인 기간 동안 스위칭 트랜지스터(M11)의 드레인 전압(VB)을 커패시터(56)에 샘플링한다. 스위칭 트랜지스터(M11)의 온저항을 Ron이라고 하면, 샘플링된 스위칭 트랜지스터(M11)의 드레인 전압(VB)은 "VB = Ron×iLvalley"에 의해 얻어진다. 여기서, iLvalley는 인덕터 전류(iL)의 밸리와 밸리 간의 전류값을 나타낸다.
NMOS 트랜지스터(54)가 턴오프되어 전기 접속이 차단되면, 전류원으로서 기능하는 전압/전류 변환 회로(52)에 의해 커패시터(56)가 충전된다. 커패시터(56)의 용량값을 Cvs라고 하면, 커패시터(56)의 전압의 기울기는 "D×Vout×Fosc/Cvs"에 의해 얻어진다. 따라서, 스위칭 트랜지스터(M11)가 턴온된 후로부터의 경과 시간을 t라고 하면, 스위칭 트랜지스터(M11)가 턴온될 때의 슬로프 전압(Vs)은 이하의 식 (9)에 의해 얻어진다.
Vs = Voffset + Ron×iLvalley + D×Vout×Fosc/Cvs×t … (9)
발진 주파수(Fosc)가 2 ㎒, 1 ㎒, 500 ㎑, 300 ㎑일 때에 인덕터(L1)의 인덕턴스(L)를 각각 2.2 μH, 4.7 μH, 10 μH, 15 μH로 설정하는 것이 바람직하다면, 다음의 관계식이 확립된다.
D/Cvs = Ron/{500 k(Hz)×10μ(H)} … (10)
따라서, 식 (9)에 의해 다음의 식 (11)을 얻을 수 있다.
dVs/dt = Ron×Vout×Fosc/{500 k(Hz)×10 μ(H)} … (11)
관계식 "L = 10 μ(H)×{500 k(Hz)/Fosc}"이 확립되기 때문에, 식 (11)은 이하의 식 (12)로 변형된다.
dVs/dt = Ron×Vout/L … (12)
전술한 바와 같이, 발진 주파수(Fosc)에 반비례하는 인덕턴스(L)를 갖는 인덕터(L1)에 대응하도록 dVs/dt이 변형되는 것과, 슬로프 전압(Vs)의 기울기(dVs/dt)가 출력 전압(Vout) 및 발진 주파수(Fosc)의 변동에 따라 변하는 것을 알 수 있다.
한편, 스위칭 트랜지스터(M11)가 턴오프될 경우, NMOS 트랜지스터(55)가 턴온되어 커패시터(56)에 축전된 전하가 방전된다. 이에, 커패시터(56)의 전압이 접지 전위로 리셋된다.
이상의 설명에서는 온저항(Ron)이 일정하고, 전류원으로서 기능하는 전압/전류 변환 회로(52)에서 생성된 전류(islope)가 "islope = D×Vout×Fosc"에 의해 얻어진다고 하여 식 (10)을 얻었지만, 온저항(Ron)은 일반적으로 스위칭 트랜지스터(M11)의 온도와, 스위칭 트랜지스터(M11)가 턴온될 때의 게이트 전압에 따라 변한다.
따라서, 관계식 "islope = E×Ron×Vout×Fosc(여기서 E는 미리 정해진 값이다)"가 확립되어 전류(islope)가 온저항(Ron)의 변동을 포함할 경우, 식 (9)는 이하의 식 (13)으로 변형된다.
Vs=Voffset+Ron×iLvalley+E×Ron×Vout×Fosc/Cvs×t … (13)
이하의 식 (14)가 확립되면 식 (12)의 경우와 마찬가지로 이하의 (15)를 얻을 수 있다.
E/Cvs = 1/{500 k(Hz)×10 μ(H)} … (14)
dVs/dt = Ron×Vout/L … (15)
인덕턴스(L)가 발진 주파수(Fosc)의 변동에 따라 변하기 때문에, 슬로프 전압(Vs)의 기울기(dVs/dt)가 출력 전압(Vout) 및 발진 주파수(Fosc)의 변동에 따라 변하는 것을 알 수 있다.
다음으로, 도 7은 도 5에 도시한 발진 회로(8) 및 전압/전류 변환 회로(52)의 회로예를 도시하는 회로도이다. 도 7에서는 도 4와 같거나 유사한 부분에는 동일한 도면 부호를 표시한다.
발진 회로(8)는 저항기(31, 32), 오차 증폭 회로(33), NMOS 트랜지스터(34, 39), 가변 저항기(35), PMOS 트랜지스터(36, 37), 커패시터(38), 및 히스테리시스 비교기(40)로 구성된다. 또한, 전압/전류 변환 회로(52)는 PMOS 트랜지스터(61, 66, 67), NMOS 트랜지스터(62, 64), 오차 증폭 회로(63), 및 저항기(65)로 구성된다. 이하의 설명에서는 저항기(65)의 저항값을 R65로 표시하기로 한다.
도 7에 도시한 발진 회로(8)는, 저항기(31, 32)의 직렬 회로가 출력 전압(Vout)과 접지 전위 사이에 접속되는 점만이 도 4에 도시된 것과 상이하다.
전압/전류 변환 회로(52)에 있어서, PMOS 트랜지스터(61, 36)는 전류 미러 회로를 형성한다. PMOS 트랜지스터(61)의 소스는 입력 전압(Vin)에 접속되고, PMOS 트랜지스터(61)의 게이트는 PMOS 트랜지스터(36)의 게이트에 접속된다. PMOS 트랜지스터(61)의 게이트와 PMOS 트랜지스터(36)의 게이트 간의 접속부는 PMOS 트랜지스터(36)의 드레인에 접속된다. PMOS 트랜지스터(61)의 드레인과 접지 전위 사이에는 NMOS 트랜지스터(62)가 접속되고, NMOS 트랜지스터(62)의 게이트에는 출력 전압(Vout)이 입력된다. PMOS 트랜지스터(61)와 NMOS 트랜지스터(62) 간의 접속부는 오차 증폭 회로(63)의 비반전 입력단에 접속된다.
오차 증폭 회로(63)의 출력단은 NMOS 트랜지스터(64)의 게이트에 접속되고, 오차 증폭 회로(63)의 반전 입력단은 NMOS 트랜지스터(64)의 소스에 접속된다. NMOS 트랜지스터(64)의 소스와 접지 전위 사이에는 저항기(65)가 접속되고, NMOS 트랜지스터(64)의 드레인은 PMOS 트랜지스터(66)의 드레인에 접속된다. PMOS 트랜지스터(66, 67)는 전류 미러 회로를 형성한다. PMOS 트랜지스터(66, 67)의 소스들은 입력 전압(Vin)에 접속된다. PMOS 트랜지스터(66, 67)의 게이트들은 서로 접속된다. PMOS 트랜지스터(66, 67)의 게이트들 간의 접속부는 PMOS 트랜지스터(66)의 드레인에 접속된다. PMOS 트랜지스터(67)의 드레인으로부터 출력되는 전류가 전류(islope)이다.
이러한 구성에 있어서, 오차 증폭 회로(33)의 비반전 입력단 및 히스테리시스 비교기(40)의 반전 입력단에는, 저항기(31, 32)로 출력 전압(Vout)을 분압하여 얻은 분압 전압 Vdev(= Vout×R31/(R31+R32))이 입력된다. 오차 증폭 회로(33)는 NMOS 트랜지스터(34)와 가변 저항기(35) 간의 접속부의 전압이 분압 전압(Vdev)과 같아지도록 NMOS 트랜지스터(34)에 대해 동작 제어를 수행한다. 가변 저항기(35)의 저항값을 F/Fosc이라고 하면, 가변 저항기(35)에 흐르는 전류는 "{Vout×R31/(R31+R32)×Fosc/F}"에 의해 얻어지고, 이 값은 발진 주파수(Fosc) 및 출력 전압(Vout)에 비례하게 된다.
NMOS 트랜지스터(34)를 통과하는 전류는 PMOS 트랜지스터(36, 37)의 전류 미러 회로에 의해 귀환되어 PMOS 트랜지스터(37)의 드레인을 통해 커패시터(38)에 출력된다. 동시에, NMOS 트랜지스터(34)를 통과하는 전류는 PMOS 트랜지스터(36, 61)의 전류 미러 회로에 의해 귀환되어 NMOS 트랜지스터(62)에 공급된다.
히스테리시스 비교기(40)는 PMOS 트랜지스터(37)와 커패시터(38)와 NMOS 트랜지스터(39) 간의 접속부의 전압(Vosc)이 입력되는 비반전 입력단을 구비하고, 또 분압 전압(Vdev)이 입력되는 반전 입력단을 구비한다. 전압(Vosc)이 분압 전압(Vdev)보다 작을 경우에는, 히스테리시스 비교기(40)로부터 로우 레벨의 신호가 출력되고, NMOS 트랜지스터(39)는 턴오프되어 전기 접속이 차단된다. 이에, 커패시터(38)는 "{Vout×R31/(R31+R32)×Fosc/F}"에 의해 얻어진 전류로, 또는 해당 전류에 비례하는 전류로 충전된다.
또한, 전압(Vosc)이 분압 전압(Vdev)을 초과할 경우, 히스테리시스 비교기(40)로부터 하이 레벨의 신호가 출력되고, NMOS 트랜지스터(39)는 턴온되어 커패시터(38)의 전하가 바로 방전되고, 전압(Vosc)은 접지 전위가 된다. 또, 전압(Vosc)이 분압 전압(Vdev)보다 작아질 경우, 히스테리시스 비교기(40)는 다시 로우 레벨의 신호를 출력하고, NMOS 트랜지스터(39)는 턴오프되어 전기 접속이 차단된다. 이러한 동작이 반복 수행될 경우, 발진 주파수(Fosc)의 클록 신호(CLK)가 생성된다. 이 때의 발진 주파수(Fosc)는 "{Vout×R31/(R31+R32)×Fosc/F/C38/Vdev}"와 "Vdev=Vout×R31/(R31+R32)"가 확립되기 때문에, "Fosc=Fosc/F/C38"에 의해 얻어진다. 관계식 "F×C38 = 1"이 확립되도록 구성되어야 한다.
NMOS 트랜지스터(62)는 스위칭 트랜지스터(M11)와 동일한 처리 공정에서 제조되고, 스위칭 트랜지스터(M11)가 턴온될 때의 상정 전압이 NMOS 트랜지스터(62)의 게이트에 입력된다. 여기서, NMOS 트랜지스터(62)의 사이즈는 스위칭 트랜지스터(M11)의 1/n이고 NMOS 트랜지스터(62)의 온저항은 "n×Ron"에 의해 얻어지는 것이다. NMOS 트랜지스터(62)에는, 전류 미러 회로에 의해 얻어진 전류 "{Vout×R31/(R31+R32)×Fosc/F}"가 흐른다. 따라서, NMOS 트랜지스터(62)의 양단 전압차는 "{n×Ron×(Vout×R31/(R31+R32)×Fosc/F)}"에 의해 얻어진다.
또한, 오차 증폭 회로(63)는 저항기(65)의 양단 전압차가 "{n×Ron×(Vout×R31/(R31+R32)×Fosc/F)}"에 의해 얻어진 것이 되도록 NMOS 트랜지스터(64)에 대해 동작 제어를 수행하기 때문에, 저항기(65)에는, "{n×Ron×(Vout×R31/(R31+R32)×Fosc/F)/R65}"에 의해 얻어진 전류가 흐른다. 따라서, 전류 미러 회로를 형성하는 PMOS 트랜지스터(66, 67)의 드레인 전류는 "{n×Ron×(Vout×R31/(R31+R32)×Fosc/F)/R65}"에 의해 얻어진다. 관계식 "E = n×R31/(R31+R32)/F/R65"라고 하면, 전류(islope)는 이하의 식 (16)에 의해 얻어진다.
islope = E×Ron×Vout×Fosc … (16)
이상의 설명에서는 스위칭 트랜지스터(M11)가 턴온될 때에 흐르는 전류를 전압으로 변환하는데 스위칭 트랜지스터(M11)의 온저항을 이용하였다. 한편, 스위칭 트랜지스터(M11)가 턴온될 때의 전류를 전압으로 변환하기 위하여 스위칭 트랜지스터(M11)의 출력 전류를 검출하기 위한 센스 저항기를 인덕터(L1)에 직렬로 접속할 수도 있다. 이 경우, 도 7에 도시한 발진 회로(8) 및 전압/전류 변환 회로(52)에서는, NMOS 트랜지스터(62)를 대신하여, 센스 저항기와 동일한 온도 특성을 갖는 저항기를 사용할 수 있다. 또한, 스위칭 트랜지스터(M11)의 온저항의 변동이 작을 경우에는, PMOS 트랜지스터(61)의 드레인 전류를 그대로 이용할 수도 있다.
전술한 바와 같이, 본 발명의 제2 실시형태에 따른 전류 모드 제어형 스위칭 조절기는 슬로프 전압(Vs)의 기울기를 출력 전압(Vout) 및 발진 주파수(Fosc)의 변동에 따라서 가변시킴으로써, 간단한 회로로 넓은 입력/출력 전압 범위 및 가변 주파수 범위에서도 적절하게 슬로프 보상을 수행할 수 있다. 그 결과, 저조파 발진의 발생을 막는 것과, 주파수 특성의 변동을 억제하는 것이 가능하다.
제1 및 제2 실시형태에 있어서, 도 8 내지 도 10에 도시한 바와 같이 가변 저항기(35)를 구성할 수도 있다.
도 8에서는, 가변 저항기(35)가 저항기(71～73), 초기 저항기(74), 및 트리밍 퓨즈(75～77)로 구성된다. 저항기(71～73)와 초기 저항기(74)는 NMOS 트랜지스터(34)의 소스와 접지 전위 사이에 직렬로 접속되고, 트리밍 퓨즈(75～77)는 저항기(71～73)에 병렬로 대응하여 접속된다.
저항기(71～73), 초기 저항기(74) 및 트리밍 퓨즈(75～77)의 각 소자는 IC에 탑재된다. 트리밍에 의해 트리밍 퓨즈(75～77)가 선택적으로 절단될 경우, 가변 저항기(35)의 저항값을 조정할 수 있다. 이와 같이 트리밍이 수행됨에 따라, 다양한 패턴을 갖는 주파수를 설정하도록 슬로프 전압(Vs)을 자동으로 조정하는 것이 가능하다.
도 8은 3개의 저항기와, 그 3개의 저항기에 병렬로 접속된 트리밍 퓨즈를 가변 저항기에 설치한 경우를 도시하지만 이것은 일례일 뿐이다. 한편, 하나 이상의 저항기와, 그 하나 이상의 저항기에 병렬로 접속된 트리밍 퓨즈를 가변 저항기에 설치할 수도 있다.
다음으로, 도 9에서는 가변 저항기(35)가 IC의 내부와 외부 간의 접속점으로서 기능하는 패드(81) 및 외부 저항기(82)로 구성된다. 외부 저항기(82)를 바꿀 경우, 가변 저항기(35)의 저항값이 변할 수 있다. IC를 사용하는 사용자는 외부 저항기를 바꿈으로써 자유롭게 주파수를 변경할 수 있다.
다음으로, 도 10에서는 가변 저항기(35)가 저항기(85, 86 ,88) 및 IC의 내부와 외부 간의 접속점으로서 기능하는 패드(87)로 구성된다. 저항기(88)가 0Ω이 될 경우[즉, 패드(87)가 접지될 경우], 가변 저항기(35)의 저항값은 저항기(85)의 저항값과 같아진다. 또한, 저항기(88)가 ∞ Ω이 될 경우[즉, 패드(87)가 개방 상태일 경우], 가변 저항기(35)의 저항값은 저항기(85, 86)의 저항값들의 합과 같아진다. 패드(87)가 0 Ω이 될 경우(즉, 개방 상태일 경우), 외부 부품을 추가할 필요가 없다. 따라서, 패드(87)가 접지될 경우(또는 개방 상태일 경우)의 가변 저항기(35)의 저항값에 따른 주파수를 가장 사용하기 쉬운 주파수로 미리 설정함으로써, 사용자가 추가해야 하는 외부 부품의 수를 줄일 수 있다. 또한, 저항기(85, 86)가 IC 내부에 있기 때문에, 그 저항기(85, 86)의 저항값을 트리밍에 의해 변경할 수 있다.
또한, 상기 제1 및 제2 실시형태에서는 비동기 정류 방식의 스위칭 조절기를 예로서 설명하였다. 그러나, 정류 다이오드 대신에, 스위칭 트랜지스터와 역상의 관계로 스위칭하는 동기 정류용 트랜지스터를 이용하는 동기 정류 방식의 스위칭 조절기로도 동일한 효과를 얻을 수 있다.
전류 모드 제어형 스위칭 조절기 및 그것의 동작 제어 방법에 따르면, 스위칭 소자에 대해 스위칭 제어를 수행하기 위한 펄스 신호를 생성하기 위해 이용된 슬로프 전압의 기울기는 그 전류 모드 제어형 스위칭 조절기가 강압형인 경우에는 입력 전압 및 발진 주파수에 따라 변하고, 그 전류 모드 제어형 스위칭 조절기가 승압형인 경우에는 출력 전압 및 발진 주파수에 따라 변한다. 그렇기 때문에, 가변 발진 주파수를 갖고 입력/출력 전압의 변동이 비교적 작은 스위칭 조절기는 발진 주파수에 따라 슬로프 전압의 기울기를 변경할 수 있다. 또한, 가변 발진 주파수를 갖고 입력/출력 전압의 변동이 비교적 큰 강압형 스위칭 조절기는 입력 전압 및 발진 주파수에 따라 슬로프 전압의 기울기를 변경할 수 있다. 또, 가변 발진 주파수를 갖고 입력/출력 전압의 변동이 비교적 큰 승압형 스위칭 조절기는 출력 전압 및 발진 주파수에 따라 슬로프 전압의 기울기를 변경할 수 있다. 그렇기 때문에, 이들 스위칭 조절기는 간단한 회로로 넓은 입력/출력 전압 범위 및 넓은 가변 주파수 범위에서 저조파 발진을 막을 수 있고 주파수 특성의 변동을 억제할 수 있다.
본 출원은 2008년 5월 13일자로 일본 특허청에 출원한 일본 우선권 특허 출원 제2008-125715호에 기초하며, 이것의 전체 내용은 인용에 의해 본 명세서에 원용된다.

Claims (17)

  1. 입력 단자에 입력된 입력 전압을 미리 정해진 정전압으로 강압시켜 그 강압된 입력 전압을 출력 단자로부터 출력 전압으로서 출력하는 전류 모드 제어형 스위칭 조절기에 있어서,
    입력된 제어 신호에 따라 스위칭 동작을 수행하는 스위칭 소자와,
    상기 스위칭 소자의 스위칭 동작에 의해 상기 입력 전압으로 충전되는 인덕터와,
    상기 인덕터를 방전시키는 정류 소자와,
    상기 출력 전압을 미리 정해진 비율로 분압하여 얻은 분압 전압과 미리 정해진 기준 전압과의 전압차를 증폭시키는 오차 증폭 회로 유닛과,
    설정된 발진 주파수를 갖는 클록 신호를 생성하여 출력하는 가변 발진 주파수를 갖는 발진 회로 유닛과,
    상기 입력 전압과 상기 발진 주파수에 비례하는 기울기를 갖는 슬로프 전압을 생성하여 출력하는 슬로프 전압 생성 회로 유닛과,
    상기 오차 증폭 회로 유닛으로부터의 출력 전압과 상기 슬로프 전압을 비교하고, 상기 클록 신호를 이용하여 비교 결과에 대응하는 듀티 사이클의 펄스 신호를 생성하며, 그 펄스 신호에 따라 상기 스위칭 소자에 대해 스위칭 제어를 수행하는 스위칭 제어 회로 유닛
    을 포함하는 전류 모드 제어형 스위칭 조절기.
  2. 제1항에 있어서, 상기 슬로프 전압 생성 회로 유닛은, 상기 스위칭 소자가 턴오프되어 전기 접속이 차단될 때에 상기 슬로프 전압의 기울기가 상기 인덕터에 흐르는 전류 변화량의 기울기의 1/2 이상이 되도록 하기 위하여, 상기 입력 전압과 상기 발진 주파수가 클수록 상기 기울기를 상승시켜 상기 슬로프 전압을 생성하는 것인 전류 모드 제어형 스위칭 조절기.
  3. 제2항에 있어서, 상기 슬로프 전압 생성 회로 유닛은,
    일단이 상기 입력 전압에 접속되는 커패시터와,
    애노드가 상기 커패시터의 타단에 접속되는 오프셋 다이오드와,
    상기 오프셋 다이오드의 캐소드와 접지 전위 사이에 접속되며, 상기 입력 전압과 상기 발진 주파수에 대응하는 전류를 흐르게 하는 전류원과,
    상기 스위칭 소자가 턴온되어 전기 접속이 확립된 후로부터의 미리 정해진 시간 동안 상기 커패시터의 타단에 상기 스위칭 소자의 출력단의 전압을 인가하는 전압 공급 회로와,
    상기 스위칭 소자가 턴오프되어 전기 접속이 차단되면, 상기 커패시터에 축전된 전하를 방전시키는 방전 회로
    를 구비하고, 상기 슬로프 전압 생성 회로 유닛은 상기 오프셋 다이오드와 상기 전류원 간의 접속부로부터 상기 슬로프 전압을 출력하는 것인 전류 모드 제어형 스위칭 조절기.
  4. 제3항에 있어서, 상기 스위칭 제어 회로 유닛은,
    상기 오차 증폭 회로 유닛으로부터의 출력 전압과 상기 슬로프 전압을 비교하고, 그 비교 결과에 대응하는 듀티 사이클의 펄스 신호를 생성하여 출력하는 전압 비교 회로와,
    상기 스위칭 소자를 턴온시키기 위한 상기 발진 회로 유닛으로부터의 클록 신호 및 상기 스위칭 소자를 턴오프시키기 위한 상기 전압 비교 회로로부터의 펄스 신호가 입력되며, 상기 클록 신호와 상기 펄스 신호에 따라 상기 스위칭 소자에 대해 스위칭 제어를 수행하는 제어 회로
    를 구비하고, 상기 전압 공급 회로는 상기 발진 회로 유닛으로부터의 클록 신호에 따라, 상기 커패시터의 타단에 상기 스위칭 소자의 출력단의 전압을 인가하는 것인 전류 모드 제어형 스위칭 조절기.
  5. 제4항에 있어서, 상기 제어 회로는, 세트 신호로서 상기 발진 회로 유닛으로부터의 클록 신호가 입력되고 리셋 신호로서 상기 전압 비교 회로로부터의 펄스 신호가 입력되는 RS 플립플롭 회로로 구성되는 것인 전류 모드 제어형 스위칭 조절기.
  6. 입력 단자에 입력된 입력 전압을 미리 정해진 정전압으로 승압시켜 그 승압된 입력 전압을 출력 단자로부터 출력 전압으로서 출력하는 전류 모드 제어형 스위칭 조절기에 있어서,
    입력된 제어 신호에 따라 스위칭 동작을 수행하는 스위칭 소자와,
    상기 스위칭 소자의 스위칭 동작에 의해 상기 입력 전압으로 충전되는 인덕터와,
    상기 인덕터를 방전시키는 정류 소자와,
    상기 출력 전압을 미리 정해진 비율로 분압하여 얻은 분압 전압과 미리 정해진 기준 전압과의 전압차를 증폭시키는 오차 증폭 회로 유닛과,
    설정된 발진 주파수를 갖는 클록 신호를 생성하여 출력하는 가변 발진 주파수를 갖는 발진 회로 유닛과,
    상기 출력 전압과 상기 발진 주파수에 비례하는 기울기를 갖는 슬로프 전압을 생성하여 출력하는 슬로프 전압 생성 회로 유닛과,
    상기 오차 증폭 회로 유닛으로부터의 출력 전압과 상기 슬로프 전압을 비교하고, 상기 클록 신호를 이용하여 비교 결과에 대응하는 듀티 사이클의 펄스 신호를 생성하며, 그 펄스 신호에 따라 상기 스위칭 소자에 대해 스위칭 제어를 수행하는 스위칭 제어 회로 유닛
    을 포함하는 전류 모드 제어형 스위칭 조절기.
  7. 제6항에 있어서, 상기 슬로프 전압 생성 회로 유닛은, 상기 스위칭 소자가 턴오프되어 전기 접속이 차단될 때에 상기 슬로프 전압의 기울기가 상기 인덕터에 흐르는 전류 변화량의 기울기의 1/2 이상이 되도록 하기 위하여, 상기 출력 전압과 상기 발진 주파수가 클수록 상기 기울기를 상승시켜 상기 슬로프 전압을 생성하는 것인 전류 모드 제어형 스위칭 조절기.
  8. 제7항에 있어서, 상기 슬로프 전압 생성 회로 유닛은,
    일단이 접지 전위에 접속되는 커패시터와,
    캐소드가 상기 커패시터의 타단에 접속되는 오프셋 다이오드와,
    상기 입력 전압과 상기 오프셋 다이오드의 애노드와의 사이에 접속되며, 상기 출력 전압과 상기 발진 주파수에 대응하는 전류를 흐르게 하는 전류원과,
    상기 스위칭 소자가 턴온되어 전기 접속이 확립된 후로부터의 미리 정해진 시간 동안 상기 커패시터의 타단에 상기 인덕터와 상기 스위칭 소자 간의 접속부의 전압을 인가하는 전압 공급 회로와,
    상기 스위칭 소자가 턴오프되어 전기 접속이 차단되면, 상기 커패시터에 축적된 전하를 방전시키는 방전 회로
    를 구비하며, 상기 슬로프 전압 생성 회로 유닛은 상기 전류원과 상기 오프셋 다이오드 간의 접속부로부터 상기 슬로프 전압을 출력하는 것인 전류 모드 제어형 스위칭 조절기.
  9. 제8항에 있어서, 상기 스위칭 제어 회로 유닛은,
    상기 오차 증폭 회로 유닛으로부터의 출력 전압과 상기 슬로프 전압을 비교하며, 비교 결과에 대응하는 듀티 사이클의 펄스 신호를 생성하여 출력하는 전압 비교 회로와,
    상기 스위칭 소자를 턴온시키기 위한 상기 발진 회로 유닛으로부터의 클록 신호 및 상기 스위칭 소자를 턴오프시키기 위한 상기 전압 비교 회로로부터의 펄스 신호가 입력되며, 상기 클록 신호와 상기 펄스 신호에 따라 상기 스위칭 소자에 대해 스위칭 제어를 수행하는 제어 회로
    를 구비하고, 상기 전압 공급 회로는, 상기 발진 회로 유닛으로부터의 클록 신호에 따라, 상기 커패시터의 타단에 상기 인덕터와 상기 스위칭 소자 간의 접속부의 전압을 인가하는 것인 전류 모드 제어형 스위칭 조절기.
  10. 제9항에 있어서, 상기 제어 회로는, 세트 신호로서 상기 발진 회로 유닛으로부터의 클록 신호가 입력되고 리셋 신호로서 상기 전압 비교 회로로부터의 펄스 신호가 입력되는 RS 플립플롭 회로로 구성되는 것인 전류 모드 제어형 스위칭 조절기.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 오차 증폭 회로 유닛, 상기 발진 회로 유닛, 상기 슬로프 전압 생성 회로 유닛, 및 상기 스위칭 제어 회로 유닛은 하나의 IC에 집적되는 것인 전류 모드 제어형 스위칭 조절기.
  12. 입력된 제어 신호에 따라 스위칭 동작을 수행하는 스위칭 소자와, 상기 스위칭 소자의 스위칭 동작에 의해, 입력 단자에 입력된 입력 전압으로 충전되는 인덕터와, 상기 인덕터를 방전시키는 정류 소자와, 설정된 발진 주파수를 갖는 클록 신호를 생성하여 출력하는 가변 발진 주파수를 갖는 발진 회로 유닛을 구비하며, 상기 클록 신호를 이용하여 생성된 펄스 신호에 따라, 출력 단자로부터의 출력 전압이 미리 정해진 정전압이 되도록 상기 스위칭 소자에 대해 스위칭 제어를 수행하고, 상기 입력 단자에 입력된 입력 전압을 미리 정해진 정전압으로 강압시켜 그 강압된 입력 전압을 상기 출력 단자로부터 출력 전압으로서 출력하는 전류 모드 제어형 스위칭 조절기의 동작 제어 방법에 있어서,
    상기 스위칭 소자에 대해 스위칭 제어를 수행하기 위해 상기 펄스 신호를 생성하는데 이용되는 슬로프 전압의 기울기가 상기 입력 전압과 상기 발진 주파수에 비례하도록, 상기 기울기를 가변시키는 단계를 포함하는 전류 모드 제어형 스위칭 조절기의 동작 제어 방법.
  13. 제12항에 있어서,
    상기 출력 단자로부터의 출력 전압을 미리 정해진 비율로 분압하는 단계와,
    상기 출력 전압을 분압하여 얻은 분압 전압과 미리 정해진 기준 전압과의 전압차를 증폭시키는 단계와,
    상기 입력 전압과 상기 발진 주파수에 비례하는 기울기를 갖는 슬로프 전압을 생성하는 단계와,
    상기 전압차를 증폭시켜 얻은 전압과 상기 슬로프 전압을 비교하여, 비교 결과에 대응하는 듀티 사이클의 펄스 신호를 생성하는 단계와,
    상기 펄스 신호에 따라 상기 스위칭 소자에 대해 스위칭 제어를 수행하는 단계
    를 더 포함하는 전류 모드 제어형 스위칭 조절기의 동작 제어 방법.
  14. 제12항 또는 제13항에 있어서, 상기 스위칭 소자가 턴오프되어 전기 접속이 차단될 때에 상기 슬로프 전압의 기울기가 상기 인덕터에 흐르는 전류 변화량의 기울기의 1/2 이상이 되도록 하기 위하여, 상기 입력 전압과 상기 발진 주파수가 클수록 상기 기울기를 상승시켜 상기 슬로프 전압을 생성하는 전류 모드 제어형 스위칭 조절기의 동작 제어 방법.
  15. 입력된 제어 신호에 따라 스위칭 동작을 수행하는 스위칭 소자와, 상기 스위칭 소자의 스위칭 동작에 의해, 입력 단자에 입력된 입력 전압으로 충전되는 인덕터와, 상기 인덕터를 방전시키는 정류 소자와, 설정된 발진 주파수를 갖는 클록 신호를 생성하여 출력하는 가변 발진 주파수를 갖는 발진 회로 유닛을 구비하며, 상기 클록 신호를 이용하여 생성된 펄스 신호에 따라, 출력 단자로부터의 출력 전압이 미리 정해진 정전압이 되도록 상기 스위칭 소자에 대해 스위칭 제어를 수행하고, 상기 입력 단자에 입력된 입력 전압을 미리 정해진 정전압으로 승압시키고 그 승압된 입력 전압을 상기 출력 단자로부터 출력 전압으로서 출력하는 전류 모드 제어형 스위칭 조절기의 동작 제어 방법에 있어서,
    상기 스위칭 소자에 대해 스위칭 제어를 수행하기 위해 상기 펄스 신호를 생성하는데 이용되는 슬로프 전압의 기울기가 상기 출력 전압과 상기 발진 주파수에 비례하도록, 상기 기울기를 가변시키는 단계
    를 포함하는 전류 모드 제어형 스위칭 조절기의 동작 제어 방법.
  16. 제15항에 있어서,
    상기 출력 단자로부터의 출력 전압을 미리 정해진 비율로 분압하는 단계와,
    상기 출력 전압을 분압하여 얻은 분압 전압과 미리 정해진 기준 전압과의 전압차를 증폭시키는 단계와,
    상기 출력 전압과 상기 발진 주파수에 비례하는 기울기를 갖는 슬로프 전압을 생성하는 단계와,
    상기 전압차를 증폭시켜 얻은 전압과 상기 슬로프 전압을 비교하여, 비교 결과에 대응하는 듀티 사이클의 펄스 신호를 생성하는 단계와,
    상기 펄스 신호에 따라 상기 스위칭 소자에 대해 스위칭 제어를 수행하는 단계
    를 더 포함하는 전류 모드 제어형 스위칭 조절기의 동작 제어 방법.
  17. 제15항 또는 제16항에 있어서, 상기 스위칭 소자가 턴오프되어 전기 접속이 차단될 때에 상기 슬로프 전압의 기울기가 상기 인덕터에 흐르는 전류 변화량의 기울기의 1/2 이상이 되도록 하기 위하여, 상기 출력 전압과 상기 발진 주파수가 클수록 상기 기울기를 상승시켜 상기 슬로프 전압을 생성하는 전류 모드 제어형 스위칭 조절기의 동작 제어 방법.
KR1020107024963A 2008-05-13 2009-04-07 전류 모드 제어형 스위칭 조절기 및 그 동작 제어 방법 KR101220800B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2008-125715 2008-05-13
JP2008125715A JP5063474B2 (ja) 2008-05-13 2008-05-13 電流モード制御型スイッチングレギュレータ及びその動作制御方法
PCT/JP2009/057425 WO2009139249A1 (en) 2008-05-13 2009-04-07 Current-mode control switching regulator and operations control method thereof

Publications (2)

Publication Number Publication Date
KR20100129789A KR20100129789A (ko) 2010-12-09
KR101220800B1 true KR101220800B1 (ko) 2013-01-11

Family

ID=41318622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107024963A KR101220800B1 (ko) 2008-05-13 2009-04-07 전류 모드 제어형 스위칭 조절기 및 그 동작 제어 방법

Country Status (6)

Country Link
US (1) US8624566B2 (ko)
EP (1) EP2283569A1 (ko)
JP (1) JP5063474B2 (ko)
KR (1) KR101220800B1 (ko)
CN (1) CN102027662B (ko)
WO (1) WO2009139249A1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5063474B2 (ja) 2008-05-13 2012-10-31 株式会社リコー 電流モード制御型スイッチングレギュレータ及びその動作制御方法
JP5309683B2 (ja) 2008-05-13 2013-10-09 株式会社リコー 降圧型スイッチングレギュレータ
DE102009016290B4 (de) * 2009-04-03 2018-07-19 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung und Verfahren zur DC-DC-Wandlung mit Steilheitskompensation
US8169205B2 (en) * 2009-05-26 2012-05-01 Silergy Technology Control for regulator fast transient response and low EMI noise
CN102255506B (zh) * 2010-05-17 2013-11-13 昂宝电子（上海）有限公司 具有前馈补偿的高精度振荡器系统及其方法
US20120026634A1 (en) * 2010-07-27 2012-02-02 Liu Ta-I Voltage detection circuit device
JP5944113B2 (ja) * 2011-05-27 2016-07-05 リコー電子デバイス株式会社 スイッチングレギュレータの制御回路及び方法、並びにスイッチングレギュレータ
JP5366029B2 (ja) * 2011-09-22 2013-12-11 Ｔｄｋ株式会社 電源装置及び発光素子駆動装置
JP5366032B2 (ja) * 2011-10-20 2013-12-11 Ｔｄｋ株式会社 ランプ信号生成回路及びランプ信号調整回路
KR101291344B1 (ko) 2011-10-28 2013-07-30 숭실대학교산학협력단 스위치 모드 전원 제어장치
CN102522880B (zh) * 2011-12-07 2014-08-20 西安启芯微电子有限公司 频率自适应斜坡补偿电路
JP6039327B2 (ja) 2012-09-14 2016-12-07 リコー電子デバイス株式会社 スイッチング電源装置
JP6051726B2 (ja) * 2012-09-20 2016-12-27 東芝ライテック株式会社 電源装置及び照明装置
JP5802638B2 (ja) * 2012-09-21 2015-10-28 株式会社東芝 昇降圧型電源回路
JP6257363B2 (ja) * 2014-02-06 2018-01-10 エスアイアイ・セミコンダクタ株式会社 スイッチングレギュレータ制御回路及びスイッチングレギュレータ
JP6457242B2 (ja) * 2014-11-04 2019-01-23 ローム株式会社 スイッチング電源装置
JP6504429B2 (ja) * 2014-12-08 2019-04-24 富士電機株式会社 スイッチング電源装置
CN105811770B (zh) * 2014-12-31 2018-05-15 立锜科技股份有限公司 电源转换器的控制电路
WO2016182206A2 (ko) * 2015-05-13 2016-11-17 주식회사 실리콘웍스 조명 장치 및 그의 구동 회로
US9780662B1 (en) * 2015-05-15 2017-10-03 Maxim Integrated Products, Inc. Method for portable sensor-less DC-DC converter control loops
US10177658B2 (en) * 2016-04-14 2019-01-08 Texas Instruments Incorporated Methods and apparatus for adaptive timing for zero voltage transition power converters
JP6679402B2 (ja) * 2016-04-28 2020-04-15 ラピスセミコンダクタ株式会社 昇圧回路
KR102491814B1 (ko) * 2016-08-01 2023-01-26 삼성전자주식회사 자기 보안 전송 장치, 이를 포함하는 전자 장치 및 모바일 시스템
US9893621B1 (en) * 2016-10-26 2018-02-13 Silanna Asia Pte Ltd Power converter with predictive pulse width modulator control
US10050517B1 (en) 2017-01-31 2018-08-14 Ricoh Electronics Devices Co., Ltd. Power supply apparatus converting input voltage to predetermined output voltage and controlling output voltage based on feedback signal corresponding to output voltage
CN108574408B (zh) * 2017-03-09 2020-09-08 华润矽威科技（上海）有限公司 一种开关电源自适应展频电路及其自适应展频方法
WO2018220778A1 (ja) * 2017-06-01 2018-12-06 東芝三菱電機産業システム株式会社 電源装置およびそれを用いた電源システム
US10523119B2 (en) 2017-07-05 2019-12-31 Dialog Semiconductor (Uk) Limited Compensation ramp offset removal
CN108521220A (zh) * 2018-04-11 2018-09-11 中国人民解放军海军工程大学 一种升流型直流电流/电流变换电路
CN109980925B (zh) * 2019-04-15 2021-08-17 南京融芯微电子有限公司 谷底电流控制的dcdc转换器加快动态响应的方法
JP7285153B2 (ja) * 2019-07-08 2023-06-01 日清紡マイクロデバイス株式会社 電流モード降圧型スイッチングレギュレータ
CN110445090B (zh) * 2019-09-10 2020-11-20 上海商米科技集团股份有限公司 Pos终端钱箱及其保护电路
CN115134970B (zh) * 2022-08-29 2022-12-09 苏州贝克微电子股份有限公司 一种低压恒流驱动电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750637B2 (en) * 2001-11-20 2004-06-15 Matsushita Electric Co., Ltd. Switching power supply
US20060284607A1 (en) * 2005-06-16 2006-12-21 Yuji Isobe Slope compensation circuit

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975820A (en) * 1989-09-01 1990-12-04 National Semiconductor Corporation Adaptive compensating ramp generator for current-mode DC/DC converters
JP3178551B2 (ja) 1992-04-22 2001-06-18 東洋紡績株式会社 白色ポリエステルフィルム
US5600234A (en) * 1995-03-01 1997-02-04 Texas Instruments Incorporated Switch mode power converter and method
US5843625A (en) * 1996-07-23 1998-12-01 Advanced Micro Devices, Inc. Method of reducing via and contact dimensions beyond photolithography equipment limits
US6049505A (en) * 1998-05-22 2000-04-11 Micron Technology, Inc. Method and apparatus for generating memory addresses for testing memory devices
JP4158285B2 (ja) * 1998-08-28 2008-10-01 株式会社デンソー 電気負荷の駆動装置
US6069807A (en) * 1999-09-15 2000-05-30 Lucent Technologies Inc. Compensation circuit method of operations thereof and converter employing the same
US6522116B1 (en) * 2000-07-17 2003-02-18 Linear Technology Corporation Slope compensation circuit utilizing CMOS linear effects
JP2004040856A (ja) * 2002-06-28 2004-02-05 Fuji Electric Holdings Co Ltd スイッチング電源装置
US6781356B1 (en) * 2003-03-24 2004-08-24 System General Corp. PWM controller having a modulator for saving power and reducing acoustic noise
JP2006033958A (ja) 2004-07-14 2006-02-02 Seiko Instruments Inc スイッチングレギュレータ
JP4619822B2 (ja) * 2005-03-03 2011-01-26 株式会社リコー スイッチングレギュレータ及びその電圧制御方法
US7265523B2 (en) * 2005-10-24 2007-09-04 Aivaka Control loop for switching power converters
JP4820190B2 (ja) 2006-03-09 2011-11-24 株式会社リコー 過電流検出回路
JP4671354B2 (ja) * 2006-03-15 2011-04-13 株式会社リコー 画像圧縮装置および画像圧縮方法
JP2007252113A (ja) * 2006-03-16 2007-09-27 Ricoh Co Ltd スイッチングレギュレータ
JP4836624B2 (ja) 2006-03-23 2011-12-14 株式会社リコー スイッチングレギュレータ
JP2008092635A (ja) * 2006-09-29 2008-04-17 Ricoh Co Ltd 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法
JP5014772B2 (ja) 2006-12-26 2012-08-29 株式会社リコー 電流モード制御型スイッチングレギュレータ
JP5386801B2 (ja) * 2007-07-27 2014-01-15 株式会社リコー スイッチングレギュレータ及びその動作制御方法
JP5169170B2 (ja) 2007-11-26 2013-03-27 株式会社リコー 降圧型スイッチングレギュレータ
JP5063474B2 (ja) 2008-05-13 2012-10-31 株式会社リコー 電流モード制御型スイッチングレギュレータ及びその動作制御方法
JP5309683B2 (ja) 2008-05-13 2013-10-09 株式会社リコー 降圧型スイッチングレギュレータ
JP5470765B2 (ja) * 2008-07-17 2014-04-16 株式会社リコー スイッチング電源回路
TWI397244B (zh) * 2010-03-25 2013-05-21 Anpec Electronics Corp 具內部漣波補償之降壓型電源轉換器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750637B2 (en) * 2001-11-20 2004-06-15 Matsushita Electric Co., Ltd. Switching power supply
US20060284607A1 (en) * 2005-06-16 2006-12-21 Yuji Isobe Slope compensation circuit

Also Published As

Publication number Publication date
US8624566B2 (en) 2014-01-07
KR20100129789A (ko) 2010-12-09
CN102027662A (zh) 2011-04-20
JP2009278719A (ja) 2009-11-26
CN102027662B (zh) 2013-07-24
WO2009139249A1 (en) 2009-11-19
EP2283569A1 (en) 2011-02-16
JP5063474B2 (ja) 2012-10-31
US20110043175A1 (en) 2011-02-24

Similar Documents

Publication Publication Date Title
KR101220800B1 (ko) 전류 모드 제어형 스위칭 조절기 및 그 동작 제어 방법
US7876073B2 (en) Switching regulator with slope compensation and control method therefor
US10075073B2 (en) DC/DC converter and switching power supply having overcurrent protection
KR101055339B1 (ko) 스위칭 레귤레이터 및 그 동작 제어 방법
US9184659B2 (en) Self-adaptive current-mode-control circuit for a switching regulator
US8773090B2 (en) Voltage regulator with adaptive hysteretic control
US9455626B2 (en) Hysteretic buck DC-DC converter
US20100194369A1 (en) Dc-dc converter and switching control circuit
JP5679681B2 (ja) 発振回路およびスイッチング電源
US8866450B2 (en) Electronic device and method for DC-DC conversion
US10566901B2 (en) Constant-frequency control method with fast transient
EP2973972A1 (en) Duty-cycle dependent slope compensation for a current mode switching regulator
US11394291B2 (en) Ripple voltage control circuit and control method thereof
JP2012235564A (ja) スイッチング電源装置
JP2009153289A (ja) Ｄｃ−ｄｃコンバータ
JP2013165537A (ja) スイッチングレギュレータとその制御方法及び電源装置
US20110085356A1 (en) Switching element driving control circuit and switching power supply device
JP2020065402A (ja) スイッチングレギュレータ
TWI625923B (zh) 直流對直流轉換電路及其多相電源控制器
US6972974B2 (en) Compensator to achieve constant bandwidth in a switching regulator
US8018207B2 (en) Switching regulator
JP6912300B2 (ja) スイッチングレギュレータ
JP2003088105A (ja) スイッチングレギュレータ
CN117155076A (zh) 开关变换器及其控制电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee