JP2006340421A - 降圧型スイッチングレギュレータ、その制御回路、ならびにそれを用いた電子機器 - Google Patents
降圧型スイッチングレギュレータ、その制御回路、ならびにそれを用いた電子機器 Download PDFInfo
- Publication number
- JP2006340421A JP2006340421A JP2005158687A JP2005158687A JP2006340421A JP 2006340421 A JP2006340421 A JP 2006340421A JP 2005158687 A JP2005158687 A JP 2005158687A JP 2005158687 A JP2005158687 A JP 2005158687A JP 2006340421 A JP2006340421 A JP 2006340421A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- switching
- switching transistor
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Dc-Dc Converters (AREA)
Abstract
【解決手段】 ドライバ回路10は、スイッチングレギュレータの出力電圧Voutが所定の基準電圧に近づくように、そのデューティ比が制御されるパルス幅変調信号Vpwmにもとづき、スイッチングトランジスタM1および同期整流用トランジスタM2のゲートに印加すべき第1、第2ゲート電圧Vg2を生成する。比較部30は、スイッチングトランジスタM1の両端の電圧ΔVと所定のしきい値電圧Vthを比較し、スイッチングトランジスタM1の両端の電圧ΔVが所定のしきい値電圧Vthを上回ると、所定レベルの比較信号を出力する。ラッチ回路40は、比較部30から出力される比較信号Vcmpをラッチする。ドライバ回路10は、ラッチ回路40において比較信号Vcmpがハイレベルにラッチされる期間、スイッチングトランジスタM1を強制的にオフする。
【選択図】 図2
Description
一方、こうした電子機器にはリチウムイオン電池などの電池が電源として搭載される。リチウムイオン電池から出力される電圧は、3V〜4V程度であるため、この電圧をそのままマイコンに供給したのでは、無駄な電力消費が発生するため、降圧型のスイッチングレギュレータや、シリーズレギュレータなどを用いて電池電圧を降圧し、定電圧化してマイコンに供給するのが一般的である。
たとえば、特許文献1、2には、同期整流方式、ダイオード整流方式のスイッチングレギュレータが開示されている。
制御回路は、スイッチングトランジスタの両端の電圧をモニタすることにより、スイッチングトランジスタに流れる電流を検出する。スイッチングトランジスタの両端の電圧がしきい値電圧を超えた状態を過電流状態と判定し、スイッチングトランジスタのスイッチングを強制的にオフすることにより、回路を保護することができる。この態様によると、検出信号をラッチすることにより、スイッチングトランジスタがパルス幅変調信号の1周期内で何度もオンオフするのを防止することができる。
スイッチングトランジスタと並列に検出トランジスタおよび検出抵抗を設け、検出抵抗での電圧降下をモニタすることにより、スイッチングトランジスタに流れる電流を間接的にモニタすることができ、過電流状態を好適に検出することができる。
制御回路は、スイッチングトランジスタの両端の電圧がしきい値電圧を超えたとき、比較部から出力される比較信号が所定レベルとなるかを検査するときには、スイッチ素子によりスイッチングトランジスタをオフし、検出トランジスタをオンする一方、降圧動作を行う通常動作時において、スイッチ素子によりスイッチングトランジスタおよび検出トランジスタを第1ゲート電圧にもとづいてスイッチングしてもよい。
この態様によれば、検査時において、スイッチングトランジスタをオフし、検出トランジスタのみをオンすることにより、大電流を流さなくても過電流保護機能が正常に機能するかを検査することができる。
この態様によると、降圧型スイッチングレギュレータに接続される負荷が短絡された場合などにおいて、過電流が定常的に流れるのを防止することができる。
この態様によると、降圧型スイッチングレギュレータを過電流から保護できるとともに、電子機器全体の発熱などを抑制することができる。
図1は、第1の実施の形態に係る降圧型スイッチングレギュレータを搭載した電子機器の構成を示すブロック図である。電子機器300は、たとえば携帯電話端末であり、電池310、電源装置320、アナログ回路330、デジタル回路340、マイコン350、LED360を含む。
電池310は、たとえばリチウムイオン電池であり、電池電圧Vbatとして3〜4V程度を出力する。
アナログ回路330は、パワーアンプや、アンテナスイッチ、LNA(Low Noise Amplifier)、ミキサやPLL(Phase Locked Loop)などの高周波回路を含み、電源電圧Vcc=3.4V程度で安定動作する回路ブロックを含む。また、デジタル回路340は、各種DSP(Digital Signal Processor)などを含み、電源電圧Vdd=3.4V程度で安定動作する回路ブロックを含む。
マイコン350は、電子機器300全体を統括的に制御するブロックであり、電源電圧1.5Vで動作する。
LED360は、RGB3色のLED(Light Emitting Diode)を含み、液晶のバックライトや、照明として用いられ、その駆動には、4V以上の駆動電圧が要求される。
本実施形態に係る降圧型スイッチングレギュレータは、このような電源装置320に好適に用いることができる。以下、本実施の形態に係る降圧型スイッチングレギュレータの構成について詳細に説明する。
スイッチングレギュレータ出力回路110は、出力キャパシタC1、インダクタL1を含む。出力キャパシタC1は一端が接地され、他端が負荷RLおよびインダクタL1に接続される。インダクタL1は、制御回路100と接続され、スイッチング電圧Vswが印加される。
以下、負荷RLに供給される電圧を出力電圧Vout、負荷RLに流れる電流を負荷電流ILという。
スイッチングトランジスタM1、同期整流用トランジスタM2は、電池電圧Vbatが印加される入力端子102と接地間に直列に接続されており、2つのトランジスタの接続点の電圧を、スイッチング電圧Vswとして本制御回路100の外部にスイッチング端子104を介して接続されるインダクタL1の一端に印加する。
抵抗R1、R2は、この出力電圧Voutを分圧し、R2/(R1+R2)倍した出力電圧Vout’を誤差増幅器22の反転入力端子へと出力する。誤差増幅器22の非反転入力端子には基準電圧Vrefが入力されており、出力電圧Vout’および基準電圧Vrefの誤差を増幅し、誤差電圧Verrとして出力する。
スイッチングトランジスタM1は、第1ゲート電圧Vg1がローレベルのときがオンし、ハイレベルのときオフする。同期整流用トランジスタM2は、第2ゲート電圧Vg2がハイレベルのときオンし、ローレベルのときオフする。
このように、ドライバ回路10は、スイッチングトランジスタM1、同期整流用トランジスタM2がそれぞれオンする時間の比を、PWM信号Vpwmのハイレベルとローレベルのデューティ比にもとづいて設定し、2つのトランジスタを交互にオンオフさせる。スイッチングトランジスタM1、同期整流用トランジスタM2が同時にオンして貫通電流が流れるのを防止するため、ドライバ回路10は、スイッチングトランジスタM1、同期整流用トランジスタM2が同時にオフとなる期間(デッドタイム)を各周期ごとに設けてもよい。
監視電圧ΔVは、スイッチングトランジスタM1のオン抵抗Ron1とスイッチングトランジスタM1に流れる電流Ipeakの積で与えられる。すなわち、ΔV=Ron1×Ipeakが成り立っている。Ipeak=ΔV/Ron1であるから、この比較部30により、スイッチングトランジスタM1に流れる電流Ipeakが、Ith=Vth/Ron1で与えられるしきい値電流を上回る状態を検出することができる。しきい値電流Ithは、スイッチングトランジスタM1の許容電流に応じて設定する。たとえば、通常の動作時にスイッチングトランジスタM1に流れる電流の最大値がIpeak=500mA程度の場合、しきい値電流Ithは、1A程度に設定する。
ドライバ回路10は、上述のように、PWM信号Vpwmのデューティ比にもとづいて第1ゲート電圧Vg1、第2ゲート電圧Vg2を生成し、PWM信号Vpwmがハイレベルのとき、スイッチングトランジスタM1がオンする。したがって、ドライバ回路10は、ラッチ回路40において比較信号Vcmpがハイレベルにラッチされる期間、スイッチングトランジスタM1を強制的にオフすることになる。
スイッチングトランジスタM1は、第1ゲート電圧Vg1がハイレベルのときオフ、ローレベルのときオンする。すなわち、図中、Ton1で示されるのは、スイッチングトランジスタM1がオンの期間である。
また、過電流状態におけるスイッチングトランジスタM1の強制的なオフ状態は、発振器26から出力される周期電圧Voscにより、1周期毎に解除される。そのため負荷が瞬間的に短絡して大電流が流れるような場合にも、1周期毎に過電流検出および過電流保護を行うため、負荷が短絡状態から解放されると、直ちに通常のスイッチング動作に復帰することができる。
図4は、第2の実施の形態に係る制御回路100の構成を示す回路図である。以降の図において、既出の構成要素と同一または同等の構成要素には同一の符号を付すものとし、適宜説明を省略する。
上述した第1の実施の形態では、監視電圧ΔVとしてスイッチングトランジスタM1の両端の電圧を直接モニタしたが、第2の実施の形態では、スイッチングトランジスタM1と並列に、検出トランジスタM3および検出抵抗R3により形成される経路を設け、この経路に流れる電流をモニタする。
第2コンパレータ32は、検出抵抗R3の両端の電圧を監視電圧ΔV’としてモニタすることにより、スイッチングトランジスタM1の両端の電圧ΔV’を間接的にモニタし、過電流状態を検出する。
このように、本実施の形態に係る制御回路100では、検出抵抗R3の両端の電圧ΔV’をモニタすることにより、間接的にスイッチングトランジスタM1の両端の電圧ΔVをモニタすることができ、過電流状態を検出して回路保護を行うことができる。
図5は、本実施の形態に係る制御回路100の検査時の回路状態を示す図である。図5において、図4の回路図の一部は、簡略化あるいは省略されている。この検査は、過電流保護が所定のしきい値電流で有効に機能するかを判定するために行われる。
スイッチングトランジスタM1および検出トランジスタM3のゲートとドライバ回路10の間には、第1スイッチSW1および第3スイッチSW3がそれぞれ設けられる。第1スイッチSW1および第3スイッチSW3は、スイッチングトランジスタM1および検出トランジスタM3のオンオフ状態を、独立に制御するために設けられる。
検査時において、スイッチング端子104には、定電流源400が接続される。また、入力端子102にはテスト電圧Vtestが印加される。テスト電圧Vtestは、バッテリ電圧Vbatと近い値に設定される。
検査時において、検出抵抗R3の両端の電圧、すなわち監視電圧ΔV’は、Itest×R3となる。したがって、Itest>Vth/R3のときに、第2コンパレータ32の出力がハイレベルとなれば、過電流保護が正常に動作していることを確認することができる。第2コンパレータ32の出力をモニタするため、制御回路100は図5に示すように、テスト回路50を備えていてもよい。
もし、検出抵抗R3および検出トランジスタM3を設けずに過電流状態の検出を行う場合、過電流保護の検査時に、スイッチングトランジスタM1に1A近い電流を流す必要があるが、一般的な半導体テスタによりそのような大電流を供給するのは現実的ではない。これに対して、本実施の形態に係る制御回路100では、検査時において、定電流源400によってわずかに数mAの電流Itestを流せば検出トランジスタM3および検出抵抗R3による実際の動作時の状態を再現することができ、過電流検出が正常に行われるかを判定することができる。
一方、本実施の形態に係る制御回路100では、検査時において、第1スイッチSW1および第3スイッチSW3を用いてスイッチングトランジスタM1をオフしつつ、検出トランジスタM3をオンするため、定電流源400を接続するテスト用パッドとしてスイッチング端子104をそのまま利用することができ、回路面積の増加を抑えることもできる。
Claims (12)
- 降圧型スイッチングレギュレータの制御回路であって、
入力端子と接地間に直列に接続されたスイッチングトランジスタと同期整流用トランジスタを含み、2つのトランジスタの接続点の電圧をスイッチング電圧としてスイッチングレギュレータ出力回路に出力する出力段と、
前記スイッチングレギュレータ出力回路の出力電圧が所定の基準電圧に近づくように、そのデューティ比が制御されるパルス幅変調信号にもとづき、前記スイッチングトランジスタおよび前記同期整流用トランジスタのゲートに印加すべき第1、第2ゲート電圧を生成するドライバ回路と、
前記スイッチングトランジスタの両端の電圧と所定のしきい値電圧を比較し、前記スイッチングトランジスタの両端の電圧が前記しきい値電圧を上回ると、所定レベルの比較信号を出力する比較部と、
前記比較部から出力される比較信号をラッチして出力するラッチ回路と、
前記ラッチ回路において前記比較信号が前記所定レベルにラッチされる期間、前記スイッチングトランジスタを強制的にオフする保護回路と、
を備えることを特徴とする制御回路。 - 前記比較部は、
前記スイッチングトランジスタのドレインソース間に、前記スイッチングトランジスタと並列の経路を構成するよう直列に接続された、ゲートに前記第1ゲート電圧が入力される検出トランジスタおよび検出抵抗と、
前記検出抵抗の両端の電圧としきい値電圧を比較する電圧比較器と、を含み、
前記電圧比較器の出力を前記比較信号として出力することを特徴とする請求項1に記載の制御回路。 - 前記検出トランジスタのオン抵抗は、前記スイッチングトランジスタのオン抵抗より高く設定されることを特徴とする請求項2に記載の制御回路。
- 前記検出抵抗の抵抗値は、前記検出トランジスタのオン抵抗より高く設定されることを特徴とする請求項2または3に記載の制御回路。
- 前記ラッチ回路は、前記パルス幅変調信号の1周期ごとにリセットされることを特徴とする請求項1または2に記載の制御回路。
- 前記ラッチ回路は、
前記比較部から出力される比較信号によりセットされ、前記パルス幅変調信号の生成に用いられる発振器の出力信号によりリセットされるフリップフロップを含むことを特徴とする請求項1または2に記載の制御回路。 - 前記スイッチングトランジスタおよび前記検出トランジスタのオンオフを独立に制御可能なスイッチ素子をさらに備えることを特徴とする請求項2に記載の制御回路。
- 前記スイッチングトランジスタの両端の電圧が前記しきい値電圧を超えたとき、前記比較部から出力される前記比較信号が前記所定レベルとなるかを検査するときには、前記スイッチ素子により前記スイッチングトランジスタをオフし、前記検出トランジスタをオンする一方、
降圧動作を行う通常動作時において、前記スイッチ素子により前記スイッチングトランジスタおよび前記検出トランジスタを前記第1ゲート電圧にもとづいてスイッチングすることを特徴とする請求項7に記載の制御回路。 - 前記保護回路は、前記パルス幅変調信号の論理値を変化させることにより前記スイッチングトランジスタをオフすることを特徴とする請求項1から4のいずれかに記載の制御回路。
- 前記制御回路は、1つの半導体基板上に一体集積化されることを特徴とする請求項1から9のいずれかに記載の制御回路。
- 一端が接地されたキャパシタと、
前記キャパシタの他端にその一端が接続されたインダクタと、
前記インダクタの他端に、スイッチング電圧を供給する請求項1から10のいずれかに記載の制御回路と、
を備え、前記キャパシタの他端の電圧を出力することを特徴とする降圧型スイッチングレギュレータ。 - 電池と、
前記電池の電圧を降圧して出力する請求項11に記載の降圧型スイッチングレギュレータと、
を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005158687A JP4672443B2 (ja) | 2005-05-31 | 2005-05-31 | 降圧型スイッチングレギュレータ、その制御回路、ならびにそれを用いた電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005158687A JP4672443B2 (ja) | 2005-05-31 | 2005-05-31 | 降圧型スイッチングレギュレータ、その制御回路、ならびにそれを用いた電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006340421A true JP2006340421A (ja) | 2006-12-14 |
JP4672443B2 JP4672443B2 (ja) | 2011-04-20 |
Family
ID=37560488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005158687A Active JP4672443B2 (ja) | 2005-05-31 | 2005-05-31 | 降圧型スイッチングレギュレータ、その制御回路、ならびにそれを用いた電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4672443B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7719250B2 (en) | 2006-06-29 | 2010-05-18 | Fujitsu Ten Limited | Half bridge switching regulator and electronic device |
JP2013021816A (ja) * | 2011-07-11 | 2013-01-31 | Rohm Co Ltd | 降圧スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
JP2013062935A (ja) * | 2011-09-13 | 2013-04-04 | Toshiba Corp | 短絡保護回路およびdc−dcコンバータ |
JP2015532775A (ja) * | 2012-09-05 | 2015-11-12 | フォーセン テクノロジー インク | 照明デバイスをシャットダウンするための方法およびシステム |
JP2020519092A (ja) * | 2017-04-26 | 2020-06-25 | 日本テキサス・インスツルメンツ合同会社 | 高解像度fet vdsゼロボルト交差タイミング検出方式 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1014099A (ja) * | 1996-06-21 | 1998-01-16 | Nec Corp | 過電流検出回路 |
JP2001268899A (ja) * | 2000-03-17 | 2001-09-28 | Fujitsu Ltd | 電源制御装置、電源回路及び電源制御方法並びに電子機器 |
JP2004364488A (ja) * | 2003-05-12 | 2004-12-24 | Taiyo Yuden Co Ltd | スイッチング電源回路およびその過電流保護方法 |
-
2005
- 2005-05-31 JP JP2005158687A patent/JP4672443B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1014099A (ja) * | 1996-06-21 | 1998-01-16 | Nec Corp | 過電流検出回路 |
JP2001268899A (ja) * | 2000-03-17 | 2001-09-28 | Fujitsu Ltd | 電源制御装置、電源回路及び電源制御方法並びに電子機器 |
JP2004364488A (ja) * | 2003-05-12 | 2004-12-24 | Taiyo Yuden Co Ltd | スイッチング電源回路およびその過電流保護方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7719250B2 (en) | 2006-06-29 | 2010-05-18 | Fujitsu Ten Limited | Half bridge switching regulator and electronic device |
JP2013021816A (ja) * | 2011-07-11 | 2013-01-31 | Rohm Co Ltd | 降圧スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
JP2013062935A (ja) * | 2011-09-13 | 2013-04-04 | Toshiba Corp | 短絡保護回路およびdc−dcコンバータ |
JP2015532775A (ja) * | 2012-09-05 | 2015-11-12 | フォーセン テクノロジー インク | 照明デバイスをシャットダウンするための方法およびシステム |
JP2020519092A (ja) * | 2017-04-26 | 2020-06-25 | 日本テキサス・インスツルメンツ合同会社 | 高解像度fet vdsゼロボルト交差タイミング検出方式 |
Also Published As
Publication number | Publication date |
---|---|
JP4672443B2 (ja) | 2011-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4685531B2 (ja) | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 | |
JP4689377B2 (ja) | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 | |
JP4751105B2 (ja) | 電源装置の制御回路、それを用いた電源装置ならびに電子機器 | |
US7663345B2 (en) | Circuit and method for controlling DC-DC converter | |
JP4843490B2 (ja) | 電源装置およびそれを用いた電子機器 | |
US7843179B2 (en) | Control circuit for synchronous rectifier-type DC-DC converter, synchronous rectifier-type DC-DC converter and control method thereof | |
US20090122585A1 (en) | Step-up/down switching regulator | |
US8248043B2 (en) | Control circuit for DC-DC converter, control method for DC-DC converter, and electronic device | |
JP4672443B2 (ja) | 降圧型スイッチングレギュレータ、その制御回路、ならびにそれを用いた電子機器 | |
US8933678B2 (en) | Buck volatge converting apparatus | |
JP4974653B2 (ja) | 昇圧型スイッチングレギュレータの制御回路、それを用いた昇圧型スイッチングレギュレータ、およびそれらを用いた電子機器 | |
JP4717519B2 (ja) | 降圧型スイッチングレギュレータ、その制御回路、ならびにそれを用いた電子機器 | |
WO2021166389A1 (ja) | 電源用半導体集積回路及び電源システム | |
JP2007318920A (ja) | スイッチング電源装置の制御方法、制御回路およびスイッチング電源装置 | |
JP5103157B2 (ja) | スイッチングレギュレータおよびその制御回路、制御方法 | |
JP4611109B2 (ja) | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 | |
JP4878871B2 (ja) | 電源回路 | |
US20240125825A1 (en) | Identifying faults in a trans-inductor voltage regulator | |
JP4717508B2 (ja) | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 | |
JP2009182097A (ja) | Led駆動用電源装置および電源駆動用半導体集積回路 | |
JP4717507B2 (ja) | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080516 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4672443 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |