WO2021166389A1 - 電源用半導体集積回路及び電源システム - Google Patents
電源用半導体集積回路及び電源システム Download PDFInfo
- Publication number
- WO2021166389A1 WO2021166389A1 PCT/JP2020/046324 JP2020046324W WO2021166389A1 WO 2021166389 A1 WO2021166389 A1 WO 2021166389A1 JP 2020046324 W JP2020046324 W JP 2020046324W WO 2021166389 A1 WO2021166389 A1 WO 2021166389A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- voltage
- power supply
- determination
- target
- circuit
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 230000002159 abnormal effect Effects 0.000 claims abstract description 49
- 230000005856 abnormality Effects 0.000 claims abstract description 45
- 238000012544 monitoring process Methods 0.000 claims description 33
- 102100029158 Consortin Human genes 0.000 description 23
- 101000771062 Homo sapiens Consortin Proteins 0.000 description 23
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- RFHAOTPXVQNOHP-UHFFFAOYSA-N fluconazole Chemical compound C1=NC=NN1CC(C=1C(=CC(F)=CC=1)F)(O)CN1C=NC=N1 RFHAOTPXVQNOHP-UHFFFAOYSA-N 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/325—Means for protecting converters other than automatic disconnection with means for allowing continuous operation despite a fault, i.e. fault tolerant converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
Definitions
- the present invention relates to a semiconductor integrated circuit for power supply and a power supply system.
- a power supply IC is often used to form a power supply device, and the power supply IC is often provided with a power good terminal for notifying an external device of the state of the output voltage of the power supply device.
- the power good terminal is generally connected to the ground via a transistor having an open drain configuration (see, for example, paragraph 0031 of Patent Document 1 below).
- FIG. 13 shows the configuration of a power supply system including the first to third power supply ICs 910 and the power supply management device 920.
- the first to third power supply devices are formed by using the first to third power supply ICs 910, and an output voltage is generated from the input voltage in each power supply device.
- Each power supply IC 910 includes a transistor 911 configured as an N-channel MOSFET and a power good terminal 912. In each power supply IC 910, the drain of the transistor 911 is connected to the power good terminal 912, and the source of the transistor 911 is connected to the ground. In each power supply device, the transistor 911 is turned off when the output voltage is determined to be normal, and the transistor 911 is turned on when the output voltage is determined to be abnormal.
- the power good terminal 912 of the first to third power supply ICs 910 is commonly connected to the wiring 930, and the wiring 930 is connected to the application end of the positive power supply voltage via the pull-up resistor 931.
- the power management device 920 can detect the presence or absence of an abnormality in each output voltage by monitoring the voltage of the wiring 930.
- each power supply IC 910 when the output voltage is normal, the power good terminal 912 is in a high impedance state when viewed from the wiring 930, but even when the power good terminal 912 and the wiring 930 are disconnected due to a soldering defect or the like. , A state equivalent to the above high impedance state is realized. That is, the power management device 920 cannot distinguish between the normal state of the output voltage and the failure state in which the power good terminal 912 and the wiring 930 are disconnected, and therefore cannot detect the latter failure state.
- An object of the present invention is to provide a semiconductor integrated circuit for power supply and a power supply system capable of detecting a failure related to a connection between terminals and wiring.
- the power supply semiconductor integrated circuit is a power supply semiconductor integrated circuit for configuring a power supply device that generates an output voltage from an input voltage, and includes a plurality of external terminals including a target external terminal and the target external terminal.
- a target transistor provided between the target transistor and a reference conductive portion having a predetermined reference potential, an output voltage monitoring circuit that turns the target transistor on or off according to the output voltage, and the reference potential point through the target external terminal.
- It is a configuration (first configuration) including a constant current circuit that generates a constant current toward.
- the power supply system is a power supply system including a plurality of power supply devices having the semiconductor integrated circuit for power supply according to the first configuration and generating an output voltage from an input voltage, and a plurality of power supply devices in the plurality of power supply devices.
- the target wiring to be commonly connected to a plurality of target external terminals provided in the semiconductor integrated circuit for power supply, the pull-up resistor connected between the target wiring and the application end of a predetermined positive power supply voltage, and the above.
- the power supply management device includes a power supply management device that monitors the voltage in the target wiring as a monitoring target voltage, and the power supply management device includes a comparison determination circuit that compares the monitored voltage with a plurality of determination voltages (second configuration). be.
- the output voltage monitoring circuit determines whether the output voltage is normal or abnormal, and when it is determined that the output voltage is normal, the target transistor is used. On the other hand, if it is determined that the output voltage is abnormal, the target transistor may be turned on (third configuration).
- the output voltage monitoring circuit has a configuration in which the target transistor is turned on or off based on the height relationship between the feedback voltage and the set voltage according to the output voltage ( 4th configuration) may be used.
- the plurality of determination voltages are a first determination voltage having a potential higher than the reference potential and a first determination voltage higher than the first determination voltage but higher than the power supply voltage.
- the comparison determination circuit includes a low second determination voltage, and the monitoring target voltage is higher than the first determination voltage based on the comparison result between the monitoring target voltage, the first determination voltage, and the second determination voltage.
- a configuration in which a normal determination signal is output when the voltage is high and lower than the second determination voltage, while an abnormality determination signal is output when the monitored voltage is lower than the first determination voltage or higher than the second determination voltage (fifth). Configuration) may be used.
- the comparison determination circuit outputs a first abnormality determination signal when the monitoring target voltage is lower than the first determination voltage, and the monitoring target voltage is higher than the second determination voltage.
- a configuration (sixth configuration) may be used in which a second abnormality determination signal different from the first abnormality determination signal is output.
- the plurality of constant current circuits provided in the plurality of power supply semiconductor integrated circuits generate constant currents having the same current value (7th).
- the configuration of) may be used.
- the plurality of constant current circuits provided in the plurality of power supply semiconductor integrated circuits generate constant currents having different current values (eighth).
- the configuration of may be used.
- the plurality of determination voltages are composed of three or more different determination voltages within a voltage range from the reference potential voltage to the power supply voltage (nineth configuration). It may be.
- the voltage range is classified into four or more voltage ranges with the three or more determination voltages as boundaries, and the comparison determination circuit determines the monitored voltage to be three or more. By comparing with the voltage, it may be determined which of the four or more voltage ranges the monitored voltage belongs to, and a signal corresponding to the determination result may be output (tenth configuration). ..
- the present invention it is possible to provide a semiconductor integrated circuit for power supply and a power supply system capable of detecting a failure related to a connection between terminals and wiring.
- FIG. 5 is a partial configuration diagram of a power supply system according to a first embodiment belonging to an embodiment of the present invention.
- FIG. 5 is a partial configuration diagram of a power supply system to which a device not corresponding to the present invention is added according to the first embodiment belonging to the embodiment of the present invention.
- FIG. 5 is a partial configuration diagram of a power supply system according to a fourth embodiment belonging to the embodiment of the present invention. It is a figure which shows the high-low relationship of a plurality of voltages according to the 4th Example belonging to the Embodiment of this invention. It is a figure which shows the partial structure of the power-source management apparatus which concerns on 5th Example which belongs to the Embodiment of this invention. It is a figure which shows the structure of the power-source system which concerns on a reference technique.
- IC is an abbreviation for integrated circuit.
- the ground refers to a conductive portion having a reference potential of 0 V (zero volt) or the potential of 0 V itself.
- the potential of 0V may be referred to as the ground potential.
- the voltage shown without any particular reference represents the potential seen from the ground.
- the level refers to the level of potential, and for any signal or voltage, the high level has a higher potential than the low level.
- a signal or voltage at a high level means that the signal or voltage level is at a high level
- a signal or voltage at a low level means that the signal or voltage level is at a low level. Means that it is in.
- a level for a signal is sometimes referred to as a signal level
- a level for a voltage is sometimes referred to as a voltage level.
- the on state means a state in which the drain and source of the transistor are conducting
- the off state means the drain and source of the transistor. Refers to a state in which the interval is non-conducting (blocking state).
- MOSFETs are understood to be enhancement-type MOSFETs.
- MOSFET is an abbreviation for "metal-oxide-semiconductor field-effect transistor". Unless otherwise stated, for any MOSFET shown below, the bag gate shall be connected to the source.
- the on state and the off state of any transistor may be simply expressed as on and off.
- the power supply device 1 of FIG. 1 according to the embodiment of the present invention will be described.
- the power supply device 1 generates an output voltage Vout from an input voltage Vin.
- the power supply device 1 includes a power supply IC 10.
- the power supply IC 10 includes a semiconductor integrated circuit for power supply for forming the power supply device 1.
- the input voltage Vin and the output voltage Vout may be a positive voltage or a negative voltage, but here, it is assumed that the input voltage Vin and the output voltage Vout are positive DC voltages.
- the power supply device 1 may be a series regulator or a switching regulator.
- the power supply device 1 may be a step-up DC / DC converter that boosts the input voltage Vin to generate an output voltage Vout higher than the input voltage Vin, or may use the input voltage Vin. It may be a step-down DC / DC converter that steps down to generate an output voltage Vout lower than the input voltage Vin. Further, the power supply device 1 may be a step-up / down DC / DC converter capable of stepping up and down the input voltage Vin.
- the power supply device 1 may be an isolated power supply device that uses a transformer to generate an output voltage Vout isolated from the input voltage Vin based on the input voltage Vin.
- the power supply IC 10 includes a main circuit 20 and a power good signal generation circuit 30 (hereinafter, may be referred to as a signal generation circuit 30).
- the main circuit 20 is a circuit that performs an operation for generating an output voltage Vout based on the input voltage Vin.
- the signal generation circuit 30 is a circuit for generating and outputting a signal (power good signal) corresponding to the output voltage Vout.
- FIG. 3 shows an example of a configuration of the main circuit 20.
- the power supply device 1 is a step-down DC / DC converter.
- the power supply device 1 of FIG. 3 includes a power supply IC 10 and a plurality of discrete components externally connected to the IC 10, and the plurality of discrete components include a capacitor C1 as an output capacitor and a feedback resistor.
- the resistors R1 and R2 and the coil L1 are included.
- the power supply device 1 of FIG. 3 generates a desired output voltage Vout from an input voltage Vin supplied from the outside.
- An output voltage Vout is generated at the output terminal OUT. That is, the output terminal OUT is an application end of the output voltage Vout (a terminal to which the output voltage Vout is applied).
- the output voltage Vout is supplied to an arbitrary load (not shown) connected to the output terminal OUT.
- the input voltage Vin and the output voltage Vout are positive DC voltages, and the output voltage Vout is lower than the input voltage Vin.
- the output voltage Vout can be stabilized at a desired positive voltage value (for example, 3.3V or 5V) of less than 12V by adjusting the resistance values of the resistors R1 and R2. can.
- the power supply IC 10 is an electronic component (semiconductor device) formed by enclosing a semiconductor integrated circuit in a housing (package) made of resin, as shown in FIG. A plurality of external terminals are exposed and provided in the housing of the power supply IC 10.
- the plurality of external terminals include the input terminal IN, the switch terminal SW, the feedback terminal FB, and the ground terminal GND shown in FIG. 3, and the power good terminal PG described later. (See FIG. 5) is also included. Terminals other than these may also be included in the plurality of external terminals.
- the number of external terminals of the power supply IC 10 and the appearance of the power supply IC 10 shown in FIG. 4 are merely examples.
- the input voltage Vin is supplied to the input terminal IN from the outside of the power supply IC 10.
- a coil L1 is interposed between the switch terminal SW and the output terminal OUT in series. That is, one end of the coil L1 is connected to the switch terminal SW, and the other end of the coil L1 is connected to the output terminal OUT. Further, the output terminal OUT is connected to one end of the capacitor C1, and the other end of the capacitor C1 is connected to the ground. Therefore, an output voltage Vout is applied between both ends of the capacitor C1. Further, the output terminal OUT is connected to one end of the resistor R1, and the other end of the resistor R1 is connected to the ground via the resistor R2. The connection node between the resistors R1 and R2 is connected to the feedback terminal FB. The ground terminal GND is connected to the ground.
- the power supply IC 10 includes an output stage circuit 21 and a switching control circuit 22 for controlling the output stage circuit 21 as components of the main circuit 20.
- the output stage circuit 21 includes transistors 21H and 21L configured as N-channel MOSFETs (Metal Oxide Semiconductor Field effect transistors).
- the transistors 21H and 21L are a pair of switching elements connected in series between the input terminal IN and the ground terminal GND (in other words, ground), and the input voltage Vin is switched by switching and driving them to switch.
- a rectangular wavy switch voltage Vsw appears at the terminal SW.
- the transistor 21H is provided on the high side side, and the transistor 21L is provided on the low side side.
- the drain of the transistor 21H is connected to the input terminal IN which is the application end of the input voltage Vin, and the source of the transistor 21H and the drain of the transistor 21L are commonly connected to the switch terminal SW.
- the source of the transistor 21L is connected to the ground. However, a resistor for current detection may be inserted between the source and ground of the transistor 21L.
- the transistor 21H functions as an output transistor
- the transistor 21L functions as a synchronous rectifier transistor.
- the coil L1 and the capacitor C1 form a rectifying and smoothing circuit that rectifies and smoothes the rectangular wave-shaped switch voltage Vsw appearing at the switch terminal SW to generate an output voltage Vout.
- the resistors R1 and R2 form a voltage dividing circuit that divides the output voltage Vout, and a feedback voltage Vfb, which is a voltage dividing of the output voltage Vout, is generated at the connection node between the resistors R1 and R2.
- the feedback voltage Vfb is input to the feedback terminal FB by connecting the connection node between the resistors R1 and R2 to the feedback terminal FB.
- Gate signals GH and GL are supplied to the gates of the transistors 21H and 21L as drive signals, respectively, and the transistors 21H and 21L are turned on and off according to the gate signals GH and GL.
- the gate signal GH is high level
- the transistor 21H is turned on
- the gate signal GH is low level
- the transistor 21H is turned off
- the gate signal GL is high level
- the transistor 21L is turned on
- the transistor 21L is turned off.
- the transistors 21H and 21L are alternately turned on and off, but the transistors 21H and 21L may both be maintained in the off state. Neither the transistors 21H and 21L are turned on.
- the switching control circuit 22 controls the on / off states of the transistors 21H and 21L through level control of the gate signals GH and GL based on the feedback voltage Vfb, whereby the output voltage Vout corresponding to the feedback voltage Vfb is sent to the output terminal OUT.
- the output voltage Vout is set to a predetermined target voltage Vtg based on the reference voltage. Stabilize to (eg 3.3V or 5V).
- the diode rectification method may be adopted in the output stage circuit 21.
- the transistor 21L is deleted from the output stage circuit 21, and instead, a synchronous rectification diode (not shown) in which the anode is connected to the ground and the cathode is connected to the switch terminal SW is used in the output stage circuit. 21 is provided.
- Each of the transistor 21L and the synchronous rectifying diode functions as a rectifying element that guides a current based on the stored energy of the coil L1 from the ground to the output terminal OUT when the transistor 21H (output transistor) is in the off state.
- FIG. 5 shows a configuration example of the power good signal generation circuit 30.
- the signal generation circuit 30 includes a power good circuit 31, a target transistor 32 configured as an N-channel MOSFET, and a constant current circuit 33.
- the power good circuit 31 is an example of an output voltage monitoring circuit that monitors the output voltage Vout.
- the power good circuit 31 determines whether the output voltage Vout is normal or abnormal, and if it determines that the output voltage Vout is normal, the target transistor 32 is turned off, while the output voltage Vout is abnormal. If it is determined, the target transistor 32 is turned on.
- the feedback voltage Vfb and the set voltage Vset are input to the power good circuit 31, and whether the output voltage Vout is normal or abnormal is determined based on the high-low relationship between the feedback voltage Vfb and the set voltage Vset.
- the partial pressure of the output voltage Vout is input to the power good circuit 31 as the feedback voltage Vfb, but even if the output voltage Vout itself is input to the power good circuit 31 as the feedback voltage Vfb. good.
- the feedback voltage Vfb is arbitrary as long as the feedback voltage Vfb is a voltage proportional to the output voltage Vout.
- the set voltage Vset is a predetermined voltage generated in the power supply IC 10 based on the input voltage Vin, and has a fixed positive DC voltage value (for example, 600 mV).
- the power good circuit 31 is connected to the gate of the target transistor 32, and controls the state of the target transistor 32 by controlling the gate potential of the target transistor 32 according to the height relationship between the feedback voltage Vfb and the set voltage Vset. Specifically, the power good circuit 31 has a comparator that compares the feedback voltage Vfb and the set voltage Vset, and when the feedback voltage Vfb is higher than the set voltage Vset, it is determined that the output voltage Vout is normal, and the above-mentioned comparator is determined.
- the target transistor 32 By supplying a low-level signal to the gate of the target transistor 32, the target transistor 32 is turned off, and when the feedback voltage Vfb is lower than the set voltage Vset, the output voltage Vout is judged to be abnormal and the target transistor 32 determines that the output voltage Vout is abnormal.
- the target transistor 32 By supplying a high-level signal to the gate of the transistor 32, the target transistor 32 is turned on.
- the hysteresis characteristic is imparted in the above-mentioned comparator.
- Vout Vtg ⁇ k
- the drain of the target transistor 32 is connected to the power good terminal PG, which is one of the external terminals of the power supply IC 10, and the source of the target transistor 32 is connected to the ground. That is, the target transistor 32 having an open drain configuration is connected to the power good terminal PG.
- the power good terminal PG is connected to the wiring WRpg, which is the target wiring provided outside the power supply IC 10.
- the constant current circuit 33 is provided between the power good terminal PG and the ground, and operates so as to flow a constant current ICNST from the power good terminal PG toward the ground.
- Wiring WRpg is pulled up to be described later, the constant current I CNST is pulled to the power supply in the IC10 through the wiring WRpg.
- FIG. 6 shows the power supply system SYS according to the embodiment of the present invention.
- the power supply system SYS includes a total of n power supply devices 1 and a power supply management device 2.
- n is any integer greater than or equal to 2.
- n power supply devices 1 are distinguished from each other, they are referred to as power supply devices 1 [1] to 1 [n].
- the input voltage Vin and the output voltage Vout in the power supply device 1 [i] are referred to by the symbols Vin [i] and Vout [i], respectively, and the power supply IC 10 and the power good terminal in the power supply device 1 [i] are referred to.
- PG is specifically referred to by symbols 10 [i] and PG [i], respectively.
- i represents an arbitrary natural number.
- the feedback voltage Vfb, the set voltage Vset, and the constant current I CNST in the power supply 1 [i] are specifically referred to by the symbols Vfb [i], Vset [i], and I CNST [i], respectively.
- the power good circuit 31, the target transistor 32, and the constant current circuit 33 in the power supply device 1 [i] are referred to by the symbols 31 [i], 32 [i], and 33 [i], respectively.
- the input voltages Vin [1] to Vin [n] may be the same input voltage, and any two or more input voltages among the input voltages Vin [1] to Vin [n] may have different input voltages. There may be.
- the target voltage Vtg in the power supply device 1 [i] is represented by the symbol Vtg [i].
- the specific voltage values of the target voltages Vtg [1] to Vtg [n] may be in agreement with each other, or any two or more target voltages among the target voltages Vtg [1] to Vtg [n] may be specified. Voltage values may be different from each other.
- the specific voltages of the output voltages Vout [1] to Vout [n] may match each other, and the specific voltage values of any two or more output voltages among the output voltages Vout [1] to Vout [n] may differ from each other.
- the specific configurations of the power supply devices 1 [1] to 1 [n] may be the same as each other.
- each of the power supply devices 1 [1] to 1 [n] may have the configurations shown in FIGS. 3 and 5.
- the specific configurations of any two or more power supply devices among the power supply devices 1 [1] to 1 [n] may be different from each other. For example, even if the power supply device 1 [1] is configured as a step-down DC / DC converter having the configurations shown in FIGS. 3 and 5, the power supply device 1 [2] is configured as a step-up DC / DC converter. good.
- a parallel circuit of the target transistor 32 and the constant current circuit 33 is provided between the power good terminal PG and the ground. That is, in the power supply device 1 [1], a parallel circuit of the target transistor 32 [1] and the constant current circuit 33 [1] is provided between the power good terminal PG [1] and the ground, and the power supply device 1 [2]. In, a parallel circuit of the target transistor 32 [2] and the constant current circuit 33 [2] is provided between the power good terminal PG [2] and the ground. A parallel circuit of the target transistor 32 [n] and the constant current circuit 33 [n] is provided between the terminal PG [n] and the ground.
- each power good signal generation circuit 30 in the power supply devices 1 [1] to 1 [n] has the configuration shown in FIG. ..
- connection failure refers to a failure (connection failure) in which any one or more of the power good terminals PG [1] to PG [n] and the wiring WRpg are not connected.
- the power supply device 1 [i] is formed by mounting each electronic component constituting the power supply device 1 [i] on a predetermined printed circuit board (not shown) on which a large number of lands and patterns are formed, and the printed circuit board is formed.
- soldering the power good terminal PG [i] of the power supply IC 10 [i] to the corresponding land the connection between the power good terminal PG [i] and the wiring WRpg is realized.
- a defect occurs in this soldering, a defect occurs in the connection between the power good terminal PG [i] and the wiring WRpg, and a connection failure occurs in which the power good terminal PG [i] and the wiring WRpg are not connected.
- any failure in which any one or more of the power good terminals PG [1] to PG [n] and the wiring WRpg are disconnected due to some failure factor is a connection failure. Belongs to.
- the terminal VDD is an application end of a predetermined positive power supply voltage Vdd (a terminal to which the power supply voltage Vdd is applied).
- a pull-up resistor Rpu is provided between the application end VDD of the power supply voltage Vdd and the wiring WRpg. That is, the wiring WRpg is connected to the application end VDD of the power supply voltage Vdd via the pull-up resistor Rpu.
- the voltage in the wiring WRpg is referred to as a monitoring target voltage Vpg.
- the power management device 2 is a power management IC having a monitor terminal MNT and a comparison determination circuit 50 and having a function of monitoring the monitored voltage Vpg.
- the power supply management device 2 is an electronic component (semiconductor device) formed by enclosing a semiconductor integrated circuit in a housing (package) made of resin. A plurality of external terminals are exposed and provided in the housing of the power management device 2, and the monitor terminal MNT is one of the plurality of external terminals provided in the power management device 2.
- the monitor terminal MNT is connected to the wiring WRpg.
- the comparison determination circuit 50 determines whether the power supply system SYS is normal or abnormal based on the monitored voltage Vpg applied to the monitor terminal MNT, and outputs a signal SS according to the determination result. As an abnormality of the power supply system SYS, one of the abnormalities of the output voltage Vout [1] to Vout [n] (corresponding to the first abnormal state described later) and the abnormality due to the connection failure described above (corresponding to the second abnormal state described later). ), And the comparison determination circuit 50 can detect the presence or absence of the former abnormality and the latter abnormality.
- first to seventh embodiments a configuration example of the comparison determination circuit 50, applied technology related to the power supply system SYS, deformation technology, and the like will be described.
- the matters described above in the present embodiment are applied to the following first to seventh embodiments unless otherwise specified and without contradiction, and contradict the above-mentioned matters in interpreting the description of each of the following examples. Regarding matters, the description in each embodiment may be prioritized. Further, as long as there is no contradiction, the matters described in any of the first to seventh embodiments can be applied to any other embodiment (that is, any two or more of the plurality of embodiments). It is also possible to combine the examples of).
- FIG. 7 is a partial configuration diagram of the power supply system SYS according to the first embodiment.
- the resistance value of the pull-up resistor Rpu is represented by the symbol R VAL.
- the comparison determination circuit 50 in the first embodiment has a comparator 51, and a monitoring target voltage Vpg and predetermined determination voltages Vth1 and Vth2 are input to the comparator 51.
- the comparator 51 compares the monitored voltage Vpg with the determination voltages Vth1 and Vth2, respectively.
- the comparison determination circuit 50 outputs a signal SS according to the comparison result of the comparator 51.
- FIG. 8 shows the high-low relationship between the power supply voltage Vdd (for example, 5V), the reference potential voltage (that is, 0V), and the determination voltages Vth1 and Vth2.
- the determination voltage Vth1 has a predetermined first voltage value (for example, 1.5 V) higher than 0 V
- the determination voltage Vth2 is a predetermined second voltage value (for example, 3) higher than the determination voltage Vth1 and lower than the power supply voltage Vdd. It has .5V).
- the normal state of the power supply system SYS is a state in which the above-mentioned connection failure has not occurred at all and all the target transistors 32 [1] to 32 [3] are turned off.
- the values of the determination voltages Vth1 and Vth2 and the values of the pull-up resistor Rpu are set so that the monitoring target voltage Vpg when is turned on is lower than the determination voltage Vth1.
- the state in which the monitoring target voltage Vpg falls below the determination voltage Vth1 when any of the target transistors 32 [1] to 32 [3] is turned on is the first abnormal state.
- the first abnormal state any one of the output voltages Vout [1] to Vout [3] is abnormally low.
- the first abnormal state is mainly observed immediately after the power supply system SYS is started.
- the state in which "Vth2 ⁇ Vpg ⁇ Vdd" is established in the power supply system SYS is the second abnormal state.
- a connection failure has occurred between any one or more of the power good terminals PG [1] to PG [3] and the wiring WRpg.
- the normal judgment signal indicates that the power supply system SYS is in the normal state.
- the abnormality determination signal indicates that the power supply system SYS is in the first abnormal state or the second abnormal state.
- the abnormality determination signal may be common when "Vpg ⁇ Vth1" and when "Vth2 ⁇ Vpg". In this case, it is not possible to distinguish whether the cause of the output of the abnormality determination signal is the establishment of "Vpg ⁇ Vth1" or the establishment of "Vth2 ⁇ Vpg".
- the power supply system SYS executes a predetermined abnormality response process.
- the power management device 2 outputs a predetermined error signal to the microcomputer or the like constituting the host system (not shown).
- the error signal is a signal for notifying the occurrence of the first or second abnormal state.
- the power supply management device 2 may temporarily stop the operation of the power supply ICs 10 [1] to 10 [3] and then restart the power supply ICs 10 [1] to 10 [3].
- connection failure solder disconnection, etc.
- This detection process can be performed at all times during the operation of the power supply system SYS.
- the power supply IC 10 corresponding to the present invention and the device 10'not corresponding to the present invention may be mixed in the power supply system SYS.
- device 10' a constant current circuit is not provided for a transistor having an open drain configuration.
- the comparison determination circuit 50 outputs a predetermined normal determination signal as a signal SS when “Vth1 ⁇ Vpg ⁇ Vth2 is established” based on the comparison result of the comparator 51, and “Vpg”.
- a predetermined first abnormality determination signal may be output as a signal SS
- a predetermined second abnormality determination signal may be output as a signal SS.
- the first and second abnormality determination signals are different from each other.
- the first and second abnormality determination signals are two types of abnormality determination signals that can be distinguished from each other.
- the first abnormality determination signal indicates that the power supply system SYS is in the first abnormality state, while the second abnormality determination signal is the power supply. Indicates that the system SYS is in a second abnormal state.
- the second embodiment it is possible to distinguish between the first abnormal state and the second abnormal state.
- the details of the abnormality / failure can be understood in detail, so that the abnormality handling process suitable for the details of the abnormality / failure can be performed.
- the values of the constant currents I CNST [1] to I CNST [n] may be the same as each other. If the value of the constant current I CNST [1] ⁇ I CNST [n] are all current I A, "0 ⁇ Vth1 ⁇ Vdd-n ⁇ I A ⁇ R VAL ⁇ Vth2 ⁇ Vdd" that is established, Moreover, the values of the determination voltages Vth1 and Vth2 and the values of the determination voltages Vth1 and Vth2 so that the monitoring target voltage Vpg when any of the target transistors 32 [1] to 32 [n] is turned on under the condition that there is no connection failure becomes lower than the determination voltage Vth1.
- the value of the pull-up resistor Rpu may be set.
- FIG. 10 The configuration of FIG. 10 will be described as an example of the configuration for realizing this determination.
- the value of the constant current I CNST [2] is the current value I A 2 It is expected that it will be doubled.
- different determination voltages Vth1 to Vth3 are set in the comparator 51, and the monitored voltage Vpg is compared with each of the determination voltages Vth1 to Vth3.
- the comparison determination circuit 50 outputs a signal SS according to the comparison result of the comparator 51.
- FIG. 11 shows the high-low relationship between the power supply voltage Vdd (for example, 5V), the reference potential voltage (that is, 0V), and the determination voltages Vth1 to Vth3.
- the determination voltage Vth1 has a predetermined first voltage value (for example, 1.5V) higher than 0V
- the determination voltage Vth2 has a predetermined second voltage value (for example, 3.0V) higher than the determination voltage Vth1.
- the determination voltage Vth3 has a predetermined third voltage value (for example, 4.0 V) which is higher than the determination voltage Vth2 but lower than the power supply voltage Vdd.
- the voltage range from the reference potential voltage (that is, 0V) to the power supply voltage Vdd is classified and subdivided into four voltage ranges with the determination voltage Vth1 to Vth3 as boundaries. These four voltage ranges are composed of the normal voltage range RNG NML and the abnormal voltage range RNG AB1 to RNG AB3 shown in FIG.
- the abnormal voltage range RNG AB1 is a voltage range of 0 V or more and lower than the determination voltage Vth1.
- the normal voltage range RNG NML is a voltage range higher than the determination voltage Vth1 and lower than the determination voltage Vth2.
- the abnormal voltage range RNG AB2 is a voltage range higher than the determination voltage Vth2 and lower than the determination voltage Vth3.
- the abnormal voltage range RNG AB3 is a voltage range higher than the determination voltage Vth3 and equal to or lower than the power supply voltage Vdd.
- the determination voltage Vth1 is classified into any of the voltage ranges RNG AB1 and RNG NML.
- the determination voltage Vth2 is classified into any of the voltage ranges RNG NML and RNG AB2.
- the determination voltage Vth3 is classified into any of the voltage ranges RNG AB2 and RNG AB3.
- the state in which any of the target transistors 32 [1] and 32 [2] is turned on when the above-mentioned connection failure does not occur is the abnormal state ST AB1 of the power supply system SYS, and in the abnormal state ST AB1 , "Vpg ⁇ Vth1". ". That is, in the abnormal state ST AB1 , the monitored voltage Vpg is within the abnormal voltage range RNG AB1.
- Vth2 ⁇ Vpg ⁇ Vth3 state in which the monitored voltage Vpg is within abnormal voltage ranges RNG AB2 a constant current I CNST by current I A [1] a power good terminal PG [1] It corresponds to the abnormal state ST AB2 in which the constant current I CNST [2] by the current value (2 ⁇ I A ) flows through the power good terminal PG [2] without flowing through.
- the abnormal state ST AB2 although the connection between the power good terminal PG [2] and the wiring WRpg is secured, a connection failure occurs in which the power good terminal PG [1] and the wiring WRpg are not connected.
- the comparison determination circuit 50 under the above assumption of the fourth embodiment is when the monitoring target voltage Vpg is within the normal voltage range RNG NML based on the comparison result between the monitoring target voltage Vpg and the determination voltages Vth1 to Vth3 by the comparator 51. Outputs the normal judgment signal S NML as a signal SS, and when the monitored voltage Vpg is within the abnormal voltage range RNG AB1 , RNG AB2 , and RNG AB3 , outputs the abnormal judgment signals S AB1 , S AB2 , and S AB3 , respectively. Output as signal SS.
- the normal determination signal S NML indicates that the power supply system SYS is in the normal state ST NML .
- the abnormality determination signals S AB1 , S AB2 , and S AB3 indicate that the power supply system SYS is in the abnormal state ST AB1 , ST AB2 , and ST AB3 , respectively.
- determination voltage Vth4 satisfying "Vdd-I A ⁇ R VAL ⁇ Vth4 ⁇ Vdd" also utilized to compare the monitored voltage Vpg and each of the decision voltages Vth1 ⁇ Vth4 If set to, the abnormal state ST AB3 will be changed to.
- the current value and the current value does not flow through the I constant current I CNST by A [1] a power good terminal PG [1] (2 ⁇ I A) due to the flow through the constant current I CNST [2] a power good terminal PG [2] No abnormal condition ST AB3 _a and While the constant current I CNST by current I A [1] is flowing through a power good terminal PG [1], the current value (2 ⁇ I A) by constant current I CNST [2] a power good terminal PG [2] and ST AB3 _b does not flow through, it is also possible to subdivide the.
- abnormal state ST AB3 _a a connection failure in which the power good terminal PG [1] and the wiring WRpg are disconnected and a connection failure in which the power good terminal PG [2] and the wiring WRpg are not connected occur at the same time. ing.
- abnormal condition ST AB3 _b although connection between the power good terminal PG [1] and the wiring WRpg is secured, connected fault has occurred that power good terminal PG [2] and the wiring WRpg is disconnected.
- n 2
- the value of n may be any integer greater than or equal to 2.
- the monitored voltage Vpg may be compared with each of the determination voltages of 3 or more.
- the determination voltages of 3 or more are different voltages within the voltage range from the reference potential voltage (that is, 0V) to the power supply voltage Vdd, and the voltage range from the reference potential voltage (that is, 0V) to the power supply voltage Vdd is 3.
- the above determination voltage is classified and subdivided into 4 or more voltage ranges at the boundary (in the example of FIG.
- the comparison determination circuit 50 compares the monitored voltage Vpg with each of the determination voltages of 3 or more to determine which of the above 4 or more voltage ranges the monitored voltage Vpg belongs to, and responds to the determination result.
- the signal SS may be output.
- a transistor 60 having an open drain configuration and a circuit 61 for turning on or off the transistor 60 may be provided in the power supply management device 2.
- the transistor 60 is configured as an N-channel MOSFET, the drain of the transistor 60 is connected to the monitor terminal MNT, and the source of the transistor 60 is connected to the ground.
- the circuit 61 monitors whether or not a predetermined abnormality (temperature abnormality or the like) has occurred in the power supply management device 2 itself while turning off the transistor 60 in principle, and a predetermined abnormality has occurred in the power supply management device 2 itself.
- the transistor 60 is turned on only when it is detected. When the transistor 60 is turned on, the monitoring target voltage Vpg becomes lower than the determination voltage Vth1 regardless of the state of the target transistors 32 [1] to 32 [n] in the power supply ICs 10 [1] to 10 [n].
- the transistor 60 and the circuit 61 it is possible to determine the presence or absence of an abnormality in the entire power supply system SYS including the power supply management device 2 based on the monitored voltage Vpg. If a device (not shown) that monitors the monitored voltage Vpg is connected to the wiring WRpg separately from the power management device 2, the device determines whether or not there is an abnormality in the entire power system SYS including the power management device 2. It is possible to do. There is also a usage pattern in which the evaluator observes the monitored voltage Vpg at the time of trial production or evaluation of the power supply system SYS.
- the power supply system SYS described above may be mounted on a vehicle such as an automobile.
- an output voltage Vout [i] which is any one of the output voltage Vout [1] to Vout [n]
- the electronic device is supplied with the supplied output voltage Vout. It operates based on [i].
- Electronic devices that operate based on any of the output voltages Vout [1] to Vout [n] include, for example, car navigation devices, digital meters, airbags, various ECUs (Electronic Control Units), sensors, or advanced operations. These are the parts that make up the support system.
- the use of the power supply system SYS is not limited to in-vehicle use, and the power supply system SYS can be mounted on any electronic device.
- the target transistor 32 may be configured by an NPN bipolar transistor in each power supply IC 10.
- the drain, source, and gate of the target transistor 32 in the above description may be read as collector, emitter, and base, respectively, and the collector and emitter of the target transistor 32 may be connected to the power good terminal PG and ground, respectively. ..
- the operation of the power good circuit 31 is as described above even if the target transistor 32 is composed of a bipolar transistor, and the power good circuit 31 drives the target transistor 32 by driving the base of the target transistor 32. It may be turned on or off.
- the transistor 60 in FIG. 12 may also be composed of an NPN bipolar transistor.
- the drain, source, and gate of the transistor 60 in the above description may be read as collectors, emitters, and bases, respectively, and the collectors and emitters of the transistor 60 may be connected to the monitor terminals MNT and ground, respectively.
- the transistor 60 is composed of a bipolar transistor, the operation of the circuit 61 is as described above, and the circuit 61 may turn the transistor 60 on or off by driving the base of the transistor 60.
- the relationship between the high level and the low level may be reversed in a manner that does not impair the above-mentioned purpose.
- the semiconductor device according to the present invention may be a semiconductor integrated circuit for power supply embodied in the power supply IC 10, and may be, for example, an LED driver, a motor driver, a memory, or a microcomputer.
- the device according to the present invention (for example, a semiconductor device) is, for example, a plurality of external terminals including a target external terminal (corresponding to the above-mentioned terminal PG) and a target transistor (described above) arranged between the target external terminal and ground.
- the device includes a circuit (corresponding to the transistor 32) and a circuit (corresponding to the circuit 31 described above) that discriminates whether the monitoring target is normal or abnormal and turns the target transistor on or off according to the discrimination result.
- the monitoring target in the power supply IC 10 is the output voltage Vout, but in the present invention, the monitoring target is arbitrary such as voltage, current, temperature, signal, and data.
- the power supply semiconductor integrated circuit is a power supply semiconductor integrated circuit (for example, power supply IC10) for forming a power supply device that generates an output voltage from an input voltage, and is a target external terminal (for example, power good).
- the target transistor for example, transistor 32
- the reference conductive portion for example, ground
- An output voltage monitoring circuit for example, a power good circuit 31
- a constant current circuit for example, a constant current circuit 33
- the target transistor is arbitrary as long as it is a transistor having an open drain configuration or an open collector configuration
- the target external terminal is arbitrary as long as it is an external terminal connected to the target transistor.
- the power supply system is a power supply system having the above-mentioned power supply semiconductor integrated circuit and including a plurality of power supply devices that generate an output voltage from an input voltage, and a plurality of power supply semiconductors in the plurality of power supply devices.
- a target wiring for example, wiring WRpg
- a pull-up resistor for example
- a resistor Rpu and a power supply management device (for example, a power supply management device 2) that monitors a voltage (for example, voltage Vpg) in the target wiring as a monitoring target voltage are provided, and the power supply management device has a plurality of the monitoring target voltages.
- a comparison determination circuit for example, comparison determination circuit 50 for comparison with the determination voltage of the above is provided.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
各電源装置において、電源IC(10[i])は、オープンドレイン構成の対象トランジスタ(32[i])と、パワーグッド端子(PG[i])を通じて定電流を引き込む定電流回路(33[i])を備え、出力電圧が正常、異常であるとき、対象トランジスタをオフ、オンとする。各電源ICのパワーグッド端子は、プルアップされた対象配線(WRpg)に共通接続される。電源管理装置(2)は、対象配線における電圧を複数の判定電圧(Vth1、Vth2)と比較することで、各出力電圧の異常及び各パワーグッド端子の接続故障を検知する。
Description
本発明は、電源用半導体集積回路及び電源システムに関する。
電源装置を形成するために電源ICが利用されることが多く、電源ICには、電源装置の出力電圧の状態を外部装置に知らせるためのパワーグッド端子が設けられることも多い。パワーグッド端子は、一般にオープンドレイン構成のトランジスタを介してグランドに接続される(例えば下記特許文献1の段落0031参照)。
図13に、第1~第3の電源IC910と電源管理装置920とを備える電源システムの構成を示す。第1~第3の電源IC910を用いて第1~第3の電源装置が形成され、各電源装置において入力電圧から出力電圧が生成される。各電源IC910は、Nチャネル型MOSFETとして構成されたトランジスタ911とパワーグッド端子912を備える。各電源IC910において、トランジスタ911のドレインがパワーグッド端子912に接続され、トランジスタ911のソースがグランドに接続される。各電源装置において、出力電圧が正常と判断される場合にはトランジスタ911がオフとされ、出力電圧が異常と判断される場合にはトランジスタ911がオンとされる。
第1~第3の電源IC910のパワーグッド端子912は配線930に共通接続され、配線930はプルアップ抵抗931を介して正の電源電圧の印加端に接続される。電源管理装置920は、配線930の電圧を監視することで各出力電圧の異常の有無を検出することができる。
各電源IC910において、出力電圧の正常時には配線930から見てパワーグッド端子912はハイインピーダンス状態となるが、半田付けの欠陥等によりパワーグッド端子912と配線930とが非接続となったときにも、上記ハイインピーダンス状態と等価な状態が実現される。つまり、電源管理装置920は、出力電圧の正常状態と、パワーグッド端子912及び配線930間が非接続となった故障状態とを区別できず、故に後者の故障状態を検知できない。
本発明は、端子及び配線間の接続に関する故障検知を可能とする電源用半導体集積回路及び電源システムを提供することを目的とする。
本発明に係る電源用半導体集積回路は、入力電圧から出力電圧を生成する電源装置を構成するための電源用半導体集積回路であって、対象外部端子を含む複数の外部端子と、前記対象外部端子と所定の基準電位を有する基準導電部との間に設けられた対象トランジスタと、前記出力電圧に応じて前記対象トランジスタをオン又はオフする出力電圧監視回路と、前記対象外部端子を通じ前記基準電位点に向けて定電流を発生させる定電流回路と、を備えた構成(第1の構成)である。
本発明に係る電源システムは、上記第1の構成に係る電源用半導体集積回路を有して入力電圧から出力電圧を生成する電源装置を複数備える電源システムであって、複数の電源装置における複数の電源用半導体集積回路に設けられた複数の対象外部端子に共通接続されるべき対象配線と、前記対象配線と所定の正の電源電圧の印加端との間に接続されたプルアップ抵抗と、前記対象配線における電圧を監視対象電圧として監視する電源管理装置と、を備え、前記電源管理装置は、前記監視対象電圧を複数の判定電圧と比較する比較判定回路を備える構成(第2の構成)である。
上記第2の構成に係る電源システムに関し、各電源装置において、前記出力電圧監視回路は、前記出力電圧の正常又は異常を判別し、前記出力電圧が正常であると判断した場合には前記対象トランジスタをオフする一方、前記出力電圧が異常であると判断した場合には前記対象トランジスタをオンする構成(第3の構成)であっても良い。
上記第3の構成に係る電源システムに関し、各電源装置において、前記出力電圧監視回路は、前記出力電圧に応じた帰還電圧と設定電圧との高低関係に基づき前記対象トランジスタをオン又はオフする構成(第4の構成)であっても良い。
上記第3又は第4の構成に係る電源システムにおいて、前記複数の判定電圧は、前記基準電位よりも高い電位を有する第1判定電圧と、前記第1判定電圧よりも高いが前記電源電圧よりも低い第2判定電圧と、を含み、前記比較判定回路は、前記監視対象電圧と前記第1判定電圧及び前記第2判定電圧との比較結果に基づき、前記監視対象電圧が前記第1判定電圧より高く且つ前記第2判定電圧より低いときには正常判定信号を出力する一方、前記監視対象電圧が前記第1判定電圧より低い又は前記第2判定電圧より高いときには異常判定信号を出力する構成(第5の構成)であっても良い。
上記第5の構成に係る電源システムにおいて、前記比較判定回路は、前記監視対象電圧が前記第1判定電圧より低いときには第1異常判定信号を出力し、前記監視対象電圧が前記第2判定電圧より高いときには前記第1異常判定信号と異なる第2異常判定信号を出力する構成(第6の構成)であっても良い。
上記第2~第6の構成の何れかに係る電源システムにおいて、前記複数の電源用半導体集積回路に設けられた複数の定電流回路は、互いに同じ電流値の定電流を発生させる構成(第7の構成)であっても良い。
上記第2~第6の構成の何れかに係る電源システムにおいて、前記複数の電源用半導体集積回路に設けられた複数の定電流回路は、互いに異なる電流値の定電流を発生させる構成(第8の構成)であっても良い。
上記第8の構成に係る電源システムにおいて、前記複数の判定電圧は、前記基準電位の電圧から前記電源電圧までの電圧範囲内にある互いに異なる3以上の判定電圧から成る構成(第9の構成)であっても良い。
上記第9の構成に係る電源システムにおいて、前記電圧範囲は、前記3以上の判定電圧を境界に4以上の電圧範囲に分類され、前記比較判定回路は、前記監視対象電圧を前記3以上の判定電圧と比較することで、前記監視対象電圧が前記4以上の電圧範囲の何れに属しているかを判断し、その判断結果に応じた信号を出力する構成(第10の構成)であっても良い。
本発明によれば、端子及び配線間の接続に関する故障検知を可能とする電源用半導体集積回路及び電源システムを提供することが可能となる。
以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、素子又は部位等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、素子又は部位等の名称を省略又は略記することがある。例えば、後述の“32”によって参照される対象トランジスタは(図5参照)、対象トランジスタ32と表記されることもあるし、トランジスタ32と略記されることもあり得るが、それらは全て同じものを指す。
まず、本発明の実施形態の記述にて用いられる幾つかの用語について説明を設ける。ICとは集積回路(Integrated Circuit)の略称である。グランドとは、基準となる0V(ゼロボルト)の電位を有する導電部を指す又は0Vの電位そのものを指す。0Vの電位をグランド電位と称することもある。本発明の実施形態において、特に基準を設けずに示される電圧は、グランドから見た電位を表す。
レベルとは電位のレベルを指し、任意の信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。任意の信号又は電圧について、信号又は電圧がハイレベルにあるとは信号又は電圧のレベルがハイレベルにあることを意味し、信号又は電圧がローレベルにあるとは信号又は電圧のレベルがローレベルにあることを意味する。信号についてのレベルは信号レベルと表現されることがあり、電圧についてのレベルは電圧レベルと表現されることがある。
MOSFETを含むFET(電界効果トランジスタ)として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通している状態を指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通となっている状態(遮断状態)を指す。FETに分類されないトランジスタについても同様である。MOSFETは、特に記述無き限り、エンハンスメント型のMOSFETであると解される。MOSFETは“metal-oxide-semiconductor field-effect transistor”の略称である。以下に示される任意のMOSFETについて、特に記述無き限り、バッグゲートはソースに接続されているものとする。以下、任意のトランジスタについて、オン状態、オフ状態を、単に、オン、オフと表現することもある。
本発明の実施形態に係る図1の電源装置1について説明する。電源装置1は入力電圧Vinから出力電圧Voutを生成する。電源装置1は電源IC10を備える。電源IC10は電源装置1を構成するための電源用半導体集積回路から成る。入力電圧Vin及び出力電圧Voutは正の電圧であっても良いし、負の電圧であっても良いが、ここでは、入力電圧Vin及び出力電圧Voutが正の直流電圧であるとする。
電源装置1はシリーズレギュレータであっても良いし、スイッチングレギュレータであっても良い。電源装置1がスイッチングレギュレータであるとき、電源装置1は、入力電圧Vinを昇圧して入力電圧Vinより高い出力電圧Voutを生成する昇圧型DC/DCコンバータであっても良いし、入力電圧Vinを降圧して入力電圧Vinより低い出力電圧Voutを生成する降圧型DC/DCコンバータであっても良い。また、電源装置1は、入力電圧Vinの昇圧及び降圧を行いうる昇降圧型DC/DCコンバータであっても良い。電源装置1は、入力電圧Vinに基づき、トランスを用いて入力電圧Vinから絶縁された出力電圧Voutを生成する絶縁型の電源装置であっても良い。
図2に示す如く、電源IC10は主回路20とパワーグッド用信号生成回路30(以下、信号生成回路30と称することがある)とを備える。主回路20は、入力電圧Vinに基づき出力電圧Voutを生成するための動作を行う回路である。信号生成回路30は、出力電圧Voutに応じた信号(パワーグッド信号)を生成及び出力するための回路である。
図3に主回路20の一構成例を示す。図3の構成例では電源装置1が降圧型DC/DCコンバータであることが想定されている。
図3の電源装置1は、電源IC10と、IC10に対して外付け接続される複数のディスクリート部品と、を備え、当該複数のディスクリート部品には、出力コンデンサとしてのコンデンサC1と、帰還抵抗としての抵抗R1及びR2と、コイルL1とが含まれる。図3の電源装置1は、外部から供給される入力電圧Vinより所望の出力電圧Voutを生成する。出力端子OUTに出力電圧Voutが生じる。即ち、出力端子OUTは出力電圧Voutの印加端(出力電圧Voutが加わる端子)である。出力電圧Voutは出力端子OUTに接続された任意の負荷(不図示)に供給される。図3の電源装置1において、入力電圧Vin及び出力電圧Voutは正の直流電圧であって、出力電圧Voutは入力電圧Vinよりも低い。例えば入力電圧Vinが12Vであるとき、抵抗R1及びR2の抵抗値を調整することで12V未満の所望の正の電圧値(例えば3.3Vや5V)にて出力電圧Voutを安定化させることができる。
電源IC10は、図4に示すような、半導体集積回路を、樹脂にて構成された筐体(パッケージ)内に封入することで形成された電子部品(半導体装置)である。電源IC10の筐体に複数の外部端子が露出して設けられている。図3の構成例に係る電源IC10において、上記複数の外部端子には、図3に示される入力端子IN、スイッチ端子SW、帰還端子FB及びグランド端子GNDが含まれると共に、後述のパワーグッド端子PG(図5参照)も含まれる。これら以外の端子も、上記複数の外部端子に含まれうる。尚、図4に示される電源IC10の外部端子の数及び電源IC10の外観は例示に過ぎない。
電源IC10の外部より入力電圧Vinが入力端子INに供給される。スイッチ端子SWと出力端子OUTとの間にコイルL1が直列に介在している。即ち、コイルL1の一端はスイッチ端子SWに接続され、コイルL1の他端は出力端子OUTに接続される。また、出力端子OUTはコンデンサC1の一端に接続され、コンデンサC1の他端はグランドに接続される。故にコンデンサC1の両端間に出力電圧Voutが加わる。更に、出力端子OUTは抵抗R1の一端に接続され、抵抗R1の他端は抵抗R2を介してグランドに接続される。抵抗R1及びR2間の接続ノードが帰還端子FBに接続される。グランド端子GNDはグランドに接続される。
図3の構成例に係る電源IC10は、主回路20の構成要素として、出力段回路21と、出力段回路21を制御するためのスイッチング制御回路22と、を備える。
出力段回路21は、Nチャネル型のMOSFET(Metal Oxide Semiconductor Field effect transistor)として構成されたトランジスタ21H及び21Lを備える。トランジスタ21H及び21Lは、入力端子INとグランド端子GND(換言すればグランド)との間に直列接続された一対のスイッチング素子であり、それらがスイッチング駆動されることで入力電圧Vinがスイッチングされてスイッチ端子SWに矩形波状のスイッチ電圧Vswが現れる。トランジスタ21Hがハイサイド側に設けられ、トランジスタ21Lがローサイド側に設けられる。具体的には、トランジスタ21Hのドレインは入力電圧Vinの印加端である入力端子INに接続され、トランジスタ21Hのソース及びトランジスタ21Lのドレインはスイッチ端子SWに共通接続される。トランジスタ21Lのソースはグランドに接続される。但し、トランジスタ21Lのソースとグランドとの間に電流検出用の抵抗が挿入される場合もある。
トランジスタ21Hは出力トランジスタとして機能し、トランジスタ21Lは同期整流トランジスタとして機能する。コイルL1及びコンデンサC1は、スイッチ端子SWに現れる矩形波状のスイッチ電圧Vswを整流及び平滑化して出力電圧Voutを生成する整流平滑回路を構成する。抵抗R1及びR2は出力電圧Voutを分圧する分圧回路を構成し、抵抗R1及びR2間の接続ノードに出力電圧Voutの分圧である帰還電圧Vfbが生じる。抵抗R1及びR2間の接続ノードが帰還端子FBに接続されることで帰還電圧Vfbが帰還端子FBに入力される。
トランジスタ21H、21Lのゲートには、駆動信号として夫々ゲート信号GH、GLが供給され、トランジスタ21H及び21Lはゲート信号GH及びGLに応じてオン、オフされる。ゲート信号GHがハイレベルであるとき、トランジスタ21Hはオン状態となり、ゲート信号GHがローレベルであるとき、トランジスタ21Hはオフ状態となる。同様に、ゲート信号GLがハイレベルであるとき、トランジスタ21Lはオン状態となり、ゲート信号GLがローレベルであるとき、トランジスタ21Lはオフ状態となる。基本的には、トランジスタ21H及び21Lが交互にオン、オフされるが、トランジスタ21H及び21Lが共にオフ状態に維持されることもある。トランジスタ21H及び21Lが共にオン状態とされることは無い。
スイッチング制御回路22は、帰還電圧Vfbに基づきゲート信号GH及びGLのレベル制御を通じてトランジスタ21H及び21Lの夫々のオン/オフ状態を制御し、これによって出力端子OUTに帰還電圧Vfbに応じた出力電圧Voutを発生させる。例えば、帰還電圧Vfbと所定の正の電圧値を有する基準電圧とが一致するように、トランジスタ21H及び21Lを交互にオン、オフすることで、出力電圧Voutを基準電圧に基づく所定の目標電圧Vtg(例えば3.3Vや5V)に安定化させる。
尚、図3の構成例では同期整流方式を用いることを想定しているが、出力段回路21においてダイオード整流方式を採用するようにして良い。ダイオード整流方式が採用される場合、出力段回路21からトランジスタ21Lが削除され、代わりに、アノードがグランドに接続され且つカソードがスイッチ端子SWに接続された同期整流ダイオード(不図示)が出力段回路21に設けられる。トランジスタ21L及び同期整流ダイオードの夫々は、トランジスタ21H(出力トランジスタ)がオフ状態であるときに、コイルL1の蓄積エネルギに基づく電流をグランドから出力端子OUTに導く整流用素子として機能する。
図5にパワーグッド用信号生成回路30の構成例を示す。信号生成回路30は、パワーグッド回路31と、Nチャネル型MOSFETとして構成された対象トランジスタ32と、定電流回路33と、を備える。
パワーグッド回路31は出力電圧Voutを監視する出力電圧監視回路の例である。パワーグッド回路31は出力電圧Voutが正常であるか異常であるかを判別し、出力電圧Voutが正常であると判別した場合には対象トランジスタ32をオフする一方、出力電圧Voutが異常であると判別した場合には対象トランジスタ32をオンとする。ここでは、パワーグッド回路31に対して帰還電圧Vfbと設定電圧Vsetが入力され、帰還電圧Vfbと設定電圧Vsetとの高低関係に基づき出力電圧Voutの正常又は異常が判別されるものとする。図3の構成例が採用される場合、出力電圧Voutの分圧が帰還電圧Vfbとしてパワーグッド回路31に入力されるが、出力電圧Voutそのものが帰還電圧Vfbとしてパワーグッド回路31に入力されても良い。何れにせよ、帰還電圧Vfbが出力電圧Voutに比例する電圧である限り、帰還電圧Vfbは任意である。
設定電圧Vsetは入力電圧Vinを元に電源IC10内で生成される所定電圧であり、固定された正の直流電圧値(例えば600mV)を有する。パワーグッド回路31は、対象トランジスタ32のゲートに接続され、帰還電圧Vfb及び設定電圧Vset間の高低関係に応じ対象トランジスタ32のゲート電位を制御することにより対象トランジスタ32の状態を制御する。具体的には、パワーグッド回路31は、帰還電圧Vfbと設定電圧Vsetを比較するコンパレータを有し、帰還電圧Vfbが設定電圧Vsetよりも高いときには出力電圧Voutが正常であると判断して上記コンパレータから対象トランジスタ32のゲートにローレベルの信号を供給することで対象トランジスタ32をオフ状態とし、帰還電圧Vfbが設定電圧Vsetよりも低いときには出力電圧Voutが異常であると判断して上記コンパレータから対象トランジスタ32のゲートにハイレベルの信号を供給することで対象トランジスタ32をオン状態とする。“Vfb=Vset”のとき、上記コンパレータから対象トランジスタ32のゲートに供給される信号のレベルはローレベル及びハイレベルの何れかとなり、故に、対象トランジスタ32はオフ状態及びオン状態の何れかとなる。実際には上記コンパレータにおいてヒステリシス特性が付与される。出力電圧Voutと目標電圧Vtgとの関係において“Vout=Vtg×k”が成立するときに“Vfb=Vset”となる。係数kは1より小さい正の所定値を有し、例えば“k=0.8”である。
対象トランジスタ32のドレインは電源IC10の外部端子の1つであるパワーグッド端子PGに接続され、対象トランジスタ32のソースはグランドに接続される。即ち、パワーグッド端子PGに対し、オープンドレイン構成の対象トランジスタ32が接続される。パワーグッド端子PGは、電源IC10の外部に設けられた対象配線である配線WRpgに接続される。
定電流回路33は、パワーグッド端子PGとグランドとの間に設けられ、パワーグッド端子PGからグランドに向けて定電流ICNSTを流すよう動作する。配線WRpgは後述されるようプルアップされており、定電流ICNSTは配線WRpgを通じて電源IC10内に引き込まれる。
図6に本発明の実施形態に係る電源システムSYSを示す。電源システムSYSは、計n個の電源装置1と、電源管理装置2と、を備える。nは2以上の任意の整数である。n個の電源装置1を互いに区別する場合、それらを電源装置1[1]~1[n]と称する。また必要に応じて、電源装置1[i]における入力電圧Vin及び出力電圧Voutを特に夫々記号Vin[i]、Vout[i]によって参照し、電源装置1[i]における電源IC10及びパワーグッド端子PGを特に夫々記号10[i]及びPG[i]によって参照する。iは任意の自然数を表す。同様に必要に応じて、電源装置1[i]における帰還電圧Vfb、設定電圧Vset及び定電流ICNSTを特に夫々記号Vfb[i]、Vset[i]及びICNST[i]によって参照する。同様に必要に応じて、電源装置1[i]におけるパワーグッド回路31、対象トランジスタ32及び定電流回路33を特に夫々記号31[i]、32[i]及び33[i]によって参照する。
入力電圧Vin[1]~Vin[n]は互いに同じ入力電圧であっても良いし、入力電圧Vin[1]~Vin[n]の内、任意の2以上の入力電圧は互いに異なる入力電圧であっても良い。
電源装置1[i]における目標電圧Vtgを記号Vtg[i]にて表す。目標電圧Vtg[1]~Vtg[n]の具体的な電圧値は互いに一致していても良いし、目標電圧Vtg[1]~Vtg[n]の内、任意の2以上の目標電圧の具体的な電圧値は互いに異なっていても良い。故に、出力電圧Vout[1]~Vout[n]が目標電圧Vtg[1]~Vtg[n]にて安定化されているとき、出力電圧Vout[1]~Vout[n]の具体的な電圧値は互いに一致し得るし、出力電圧Vout[1]~Vout[n]の内、任意の2以上の出力電圧の具体的な電圧値は互いに異なり得る。
電源装置1[1]~1[n]の具体的な構成は互いに一致していても良い。この場合例えば、電源装置1[1]~1[n]の夫々は、図3及び図5に示した構成を有していて良い。電源装置1[1]~1[n]の内、任意の2以上の電源装置の具体的な構成は互いに異なっていても良い。例えば、電源装置1[1]は図3及び図5の構成を有する降圧型DC/DCコンバータとして構成される一方で、電源装置1[2]は昇圧型DC/DCコンバータとして構成されていても良い。
但し、何れにせよ、電源装置1[1]~1[n]の夫々において、パワーグッド端子PGとグランドとの間に、対象トランジスタ32と定電流回路33との並列回路が設けられる。即ち、電源装置1[1]においてはパワーグッド端子PG[1]とグランドとの間に対象トランジスタ32[1]及び定電流回路33[1]の並列回路が設けられ、電源装置1[2]においてはパワーグッド端子PG[2]とグランドとの間に対象トランジスタ32[2]及び定電流回路33[2]の並列回路が設けられ、・・・、電源装置1[n]においてはパワーグッド端子PG[n]とグランドとの間に対象トランジスタ32[n]及び定電流回路33[n]の並列回路が設けられる。
n以下の任意の自然数iを用いて一般化すると、対象トランジスタ32[i]のドレインはパワーグッド端子PG[i]に接続され、対象トランジスタ32[i]のソースはグランドに接続され、且つ、定電流回路33[i]はパワーグッド端子PG[i]とグランドとの間に設けられ、パワーグッド端子PG[i]からグランドに向けて流れるべき定電流ICNST[i]を発生させる(但し、パワーグッド端子PG[i]に関して後述の接続異常が発生しているときには定電流ICNST[i]は流れない)。以下では、説明の具体化のため、特に記述なき限り、電源装置1[1]~1[n]における各パワーグッド用信号生成回路30は、図5に示す構成を有しているものとする。
パワーグッド端子PG[1]~PG[n]は、接続故障が無き限り、配線WRpgに共通接続される。ここにおける接続故障とは、パワーグッド端子PG[1]~PG[n]の内の何れか1以上と配線WRpgとが非接続となる故障(接続不良)を指す。
多数のランド及びパターンが形成された所定のプリント基板(不図示)に対し電源装置1[i]を構成する各電子部品が実装されることで電源装置1[i]が形成され、当該プリント基板上で、電源IC10[i]のパワーグッド端子PG[i]が対応するランドに半田付けされることで、パワーグッド端子PG[i]と配線WRpgとの接続が実現される。例えば、この半田付けに欠陥が生じたとき、パワーグッド端子PG[i]と配線WRpgとの接続に不良が生じ、パワーグッド端子PG[i]と配線WRpgとが非接続となる接続故障が発生する。半田付けの欠陥に限らず、何らかの故障要因によって、パワーグッド端子PG[1]~PG[n]の内の何れか1以上と配線WRpgとが非接続となる任意の故障は、全て、接続故障に属する。
電源システムSYSにおいて、端子VDDは、所定の正の電源電圧Vddの印加端(電源電圧Vddが加わる端子)である。電源電圧Vddの印加端VDDと配線WRpgとの間にプルアップ抵抗Rpuが設けられる。即ち、配線WRpgはプルアップ抵抗Rpuを介して電源電圧Vddの印加端VDDに接続される。配線WRpgにおける電圧を監視対象電圧Vpgと称する。
電源管理装置2は、モニタ端子MNT及び比較判定回路50を備え、監視対象電圧Vpgを監視する機能を有したパワーマネジメントICである。電源管理装置2は、電源IC10と同様、半導体集積回路を樹脂にて構成された筐体(パッケージ)内に封入することで形成された電子部品(半導体装置)である。電源管理装置2の筐体に複数の外部端子が露出して設けられ、モニタ端子MNTは電源管理装置2に設けられた複数の外部端子の1つである。モニタ端子MNTは配線WRpgに接続される。
比較判定回路50は、モニタ端子MNTに加わる監視対象電圧Vpgに基づき電源システムSYSの正常又は異常を判断し、その判断結果に応じた信号SSを出力する。電源システムSYSの異常として、出力電圧Vout[1]~Vout[n]の何れかの異常(後述の第1異常状態に対応)と、上述の接続故障による異常(後述の第2異常状態に対応)と、があり、比較判定回路50は前者の異常及び後者の異常の有無を検出することができる。
以下の第1~第7実施例において、比較判定回路50の構成例や、電源システムSYSに関わる応用技術、変形技術等を説明する。本実施形態にて上述した事項は、特に記述無き限り且つ矛盾無き限り、以下の第1~第7実施例に適用され、後述の各実施例の記載を解釈するにあたり、上述した事項と矛盾する事項については各実施例での記載が優先されて良い。また矛盾無き限り、第1~第7実施例の内、任意の実施例に記載した事項を、他の任意の実施例に適用することもできる(即ち複数の実施例の内の任意の2以上の実施例を組み合わせることも可能である)。
[第1実施例]
第1実施例を説明する。図7は、第1実施例に係る電源システムSYSの一部構成図である。第1実施例では、“n=3”であって、且つ、定電流ICNST[1]~ICNST[3]の値が全て電流値IAであるものとする。また、プルアップ抵抗Rpuの抵抗値を記号RVALにて表す。第1実施例における比較判定回路50はコンパレータ51を有し、コンパレータ51に対し監視対象電圧Vpgと所定の判定電圧Vth1及びVth2が入力される。
第1実施例を説明する。図7は、第1実施例に係る電源システムSYSの一部構成図である。第1実施例では、“n=3”であって、且つ、定電流ICNST[1]~ICNST[3]の値が全て電流値IAであるものとする。また、プルアップ抵抗Rpuの抵抗値を記号RVALにて表す。第1実施例における比較判定回路50はコンパレータ51を有し、コンパレータ51に対し監視対象電圧Vpgと所定の判定電圧Vth1及びVth2が入力される。
第1実施例において、コンパレータ51は監視対象電圧Vpgを判定電圧Vth1及びVth2の夫々と比較する。比較判定回路50はコンパレータ51の比較結果に応じた信号SSを出力する。
図8に、電源電圧Vdd(例えば5V)と、基準電位の電圧(即ち0V)と、判定電圧Vth1及びVth2との高低関係を示す。判定電圧Vth1は0Vよりも高い所定の第1電圧値(例えば1.5V)を有し、判定電圧Vth2は判定電圧Vth1よりも高く且つ電源電圧Vddよりも低い所定の第2電圧値(例えば3.5V)を有する。
電源システムSYSの正常状態は、上述の接続故障が一切発生しておらず、且つ、対象トランジスタ32[1]~32[3]が全てオフとなっている状態である。このとき、電源IC10[1]~10[3]の夫々において、定電流回路33[i]がプルアップ抵抗Rpu及びパワーグッド端子PG[i]を通じグランドに向けて電流値IAによる定電流ICNST[i]を流す。このため、正常状態では“Vpg=Vdd-3×IA×RVAL”となる。
ここで、“0<Vth1<Vdd-3×IA×RVAL<Vth2<Vdd”が成立するよう、且つ、接続故障がない状況下で対象トランジスタ32[1]~32[3]の何れかがオンしたときの監視対象電圧Vpgが判定電圧Vth1よりも低くなるよう、判定電圧Vth1及びVth2の値並びにプルアップ抵抗Rpuの値が設定されている。
電源システムSYSにおいて、対象トランジスタ32[1]~32[3]の何れかがオンとされることで監視対象電圧Vpgが判定電圧Vth1を下回る状態は、第1異常状態である。第1異常状態では、出力電圧Vout[1]~Vout[3]の何れかが異常に低くなっている。主に電源システムSYSの起動直後において第1異常状態が観測される。
電源システムSYSにおいて “Vth2<Vpg<Vdd”が成立する状態は、第2異常状態である。第2異常状態では、パワーグッド端子PG[1]~PG[3]の内の何れか1以上と配線WRpgとの間で接続故障が発生している。
尚、接続故障が発生している状況で対象トランジスタ32[1]~32[3]の何れかがオンとなったとき、接続故障の発生箇所に応じ“Vpg<Vth1”又は“Vth2<Vpg”となるが、何れにせよ、比較判定回路50において正常状態ではないと判断される。
比較判定回路50は、コンパレータ51の比較結果に基づき“Vth1<Vpg<Vth2”の成立時においては所定の正常判定信号を信号SSとして出力し、“Vpg<Vth1”又は“Vth2<Vpg”の成立時においては所定の異常判定信号を信号SSとして出力する。“Vpg=Vth1”又は“Vpg=Vth2”のときには、正常判定信号及び異常判定信号の何れかが信号SSとして出力される。
正常判定信号は電源システムSYSが正常状態にあることを示す。異常判定信号は電源システムSYSが第1異常状態又は第2異常状態にあることを示す。“Vpg<Vth1”であるときと“Vth2<Vpg”であるときときとで、異常判定信号は共通であって良い。この場合、異常判定信号が出力された要因が、“Vpg<Vth1”の成立であるのか“Vth2<Vpg”の成立であるのか区別されない。
異常判定信号が比較判定回路50から出力されたとき、電源システムSYSにおいて所定の異常対応処理が実行される。異常対応処理において、電源管理装置2は、上位システム(不図示)を構成するマイクロコンピュータ等に対し所定のエラー信号を出力する。エラー信号は第1又は第2異常状態の発生を通知するための信号である。或いは例えば、異常対応処理において、電源管理装置2は電源IC10[1]~10[3]の動作を一旦停止させた後、電源IC10[1]~10[3]を再起動させても良い。
本実施例によれば、従来において検知が困難であったパワーグッド端子の接続故障(半田外れ等)を検知することが可能となる。この検知のための処理は、電源システムSYSの動作中、常時行うことができる。図7では“n=3”が想定されているが、配線WRpgに接続される電源IC10の個数nに応じプルアップ抵抗Rpuの抵抗値を適切に設定することで、2つの閾値(Vth1、Vth2)を持つコンパレータで上記検知が可能となる。
また、図9に示す如く、本発明に対応する電源IC10と、本発明に対応しないデバイス10’が、電源システムSYSに、混在していても構わない。デバイス10’では、オープンドレイン構成のトランジスタに対し定電流回路が併設されていない。図9の構成では、デバイス10’に関する接続故障の検知は不能であるが、各電源IC10に関する接続故障の検知は可能である。
[第2実施例]
第2実施例を説明する。第2実施例は第1実施例に対する変形技術を説明する。
第2実施例を説明する。第2実施例は第1実施例に対する変形技術を説明する。
第1実施例に示した構成を前提に、比較判定回路50は、コンパレータ51の比較結果に基づき“Vth1<Vpg<Vth2の成立時においては所定の正常判定信号を信号SSとして出力し、“Vpg<Vth1” の成立時においては所定の第1異常判定信号を信号SSとして出力し、“Vth2<Vpg”の成立時においては所定の第2異常判定信号を信号SSとして出力するようにしても良い。第1及び第2異常判定信号は互いに異なる。“Vpg=Vth1”のときには正常判定信号及び第1異常判定信号の何れかが信号SSとして出力され、“Vpg=Vth2”のときには正常判定信号及び第2異常判定信号の何れかが信号SSとして出力される。
第1及び第2異常判定信号は互いに区別可能な2種類の異常判定信号であり、第1異常判定信号は電源システムSYSが第1異常状態にあることを示す一方、第2異常判定信号は電源システムSYSが第2異常状態にあることを示す。
第2実施例によれば、第1異常状態と第2異常状態を区別して検知することが可能となる。第1及び第2異常状態を区別して検知することで異常/故障の内容が詳細に分かるようになるため、異常/故障の内容に適した異常対応処理を行うことができるようになる。
[第3実施例]
第3実施例を説明する。第1及び第2実施例では、説明の具体化のため“n=3”であることを想定したが、電源システムSYSに組み込まれる電源IC10の個数(即ちnの値)は2以上であれば任意である。
第3実施例を説明する。第1及び第2実施例では、説明の具体化のため“n=3”であることを想定したが、電源システムSYSに組み込まれる電源IC10の個数(即ちnの値)は2以上であれば任意である。
定電流ICNST[1]~ICNST[n]の値は互いに同じであって良い。定電流ICNST[1]~ICNST[n]の値が全て電流値IAであるならば、“0<Vth1<Vdd-n×IA×RVAL<Vth2<Vdd”が成立するよう、且つ、接続故障がない状況下で対象トランジスタ32[1]~32[n]の何れかがオンしたときの監視対象電圧Vpgが判定電圧Vth1よりも低くなるよう、判定電圧Vth1及びVth2の値並びにプルアップ抵抗Rpuの値を設定しておけば良い。
[第4実施例]
第4実施例を説明する。定電流ICNST[1]~ICNST[n]の値を互いに異ならせても良い。これにより、接続故障の発生時において、パワーグッド端子PG[1]~PG[n]の何れにおいて接続故障が発生したのかを判別することが可能となる。
第4実施例を説明する。定電流ICNST[1]~ICNST[n]の値を互いに異ならせても良い。これにより、接続故障の発生時において、パワーグッド端子PG[1]~PG[n]の何れにおいて接続故障が発生したのかを判別することが可能となる。
この判別を実現するための構成の例として図10の構成を説明する。図10の構成では、“n=2”であって、定電流ICNST[1]の値が電流値IAであり、且つ、定電流ICNST[2]の値が電流値IAの2倍である場合が想定されている。この場合、コンパレータ51において互いに異なる判定電圧Vth1~Vth3を設定し、監視対象電圧Vpgを判定電圧Vth1~Vth3の夫々と比較する。比較判定回路50はコンパレータ51の比較結果に応じた信号SSを出力する。
図11に、電源電圧Vdd(例えば5V)と、基準電位の電圧(即ち0V)と、判定電圧Vth1~Vth3との高低関係を示す。判定電圧Vth1は0Vよりも高い所定の第1電圧値(例えば1.5V)を有し、判定電圧Vth2は判定電圧Vth1よりも高い所定の第2電圧値(例えば3.0V)を有し、判定電圧Vth3は判定電圧Vth2よりも高いが電源電圧Vddよりも低い所定の第3電圧値(例えば4.0V)を有する。
ここで、“0<Vth1<Vdd-3×IA×RVAL<Vth2<Vdd-2×IA×RVAL<Vth3<Vdd-IA×RVAL”が成立するよう、且つ、接続故障がない状況下で対象トランジスタ32[1]及び32[2]の何れかがオンしたときの監視対象電圧Vpgが判定電圧Vth1よりも低くなるよう、判定電圧Vth1~Vth3の値並びにプルアップ抵抗Rpuの値が設定されている。
基準電位の電圧(即ち0V)から電源電圧Vddまでの電圧範囲は、判定電圧Vth1~Vth3を境界に4つの電圧範囲に分類及び細分化される。この4つの電圧範囲は、図11に示す正常電圧範囲RNGNMLと異常電圧範囲RNGAB1~RNGAB3とで構成される。
異常電圧範囲RNGAB1は、0V以上であって且つ判定電圧Vth1より低い電圧範囲である。正常電圧範囲RNGNMLは、判定電圧Vth1より高く且つ判定電圧Vth2より低い電圧範囲である。異常電圧範囲RNGAB2は、判定電圧Vth2より高く且つ判定電圧Vth3より低い電圧範囲である。異常電圧範囲RNGAB3は、判定電圧Vth3より高く且つ電源電圧Vdd以下の電圧範囲である。判定電圧Vth1は電圧範囲RNGAB1及びRNGNMLの何れかに分類される。判定電圧Vth2は電圧範囲RNGNML及びRNGAB2の何れかに分類される。判定電圧Vth3は電圧範囲RNGAB2及びRNGAB3の何れかに分類される。
第4実施例に係る上記想定の下、電源システムSYSの正常状態STNMLでは、上述の接続故障が一切発生しておらず、且つ、対象トランジスタ32[1]及び32[2]がオフである。このため“Vpg=Vdd-3×IA×RVAL”となる。つまり、正常状態STNMLにおいて監視対象電圧Vpgは正常電圧範囲RNGNML内にある。
上述の接続故障の非発生時において対象トランジスタ32[1]及び32[2]の何れかがオンとなる状態は、電源システムSYSの異常状態STAB1であり、異常状態STAB1では“Vpg<Vth1”となる。つまり、異常状態STAB1において、監視対象電圧Vpgは異常電圧範囲RNGAB1内にある。
“Vth2<Vpg<Vth3”が成立する状態、即ち、監視対象電圧Vpgが異常電圧範囲RNGAB2内にある状態は、電流値IAによる定電流ICNST[1]がパワーグッド端子PG[1]を通じて流れずに、電流値(2×IA)による定電流ICNST[2]がパワーグッド端子PG[2]を通じて流れる異常状態STAB2に相当する。異常状態STAB2では、パワーグッド端子PG[2]と配線WRpgとの接続が確保されているものの、パワーグッド端子PG[1]と配線WRpgが非接続となる接続故障が発生している。
“Vth3<Vpg≦Vdd”が成立する状態、即ち、監視対象電圧Vpgが異常電圧範囲RNGAB3内にある状態は、電流値(2×IA)による定電流ICNST[2]がパワーグッド端子PG[2]を通じて流れない異常状態STAB3に相当する。異常状態STAB3では、少なくともパワーグッド端子PG[2]と配線WRpgが非接続となる接続故障が発生している。
第4実施例の上記想定下における比較判定回路50は、コンパレータ51による監視対象電圧Vpgと判定電圧Vth1~Vth3との比較結果に基づき、監視対象電圧Vpgが正常電圧範囲RNGNML内にある場合には正常判定信号SNMLを信号SSとして出力し、監視対象電圧Vpgが異常電圧範囲RNGAB1、RNGAB2、RNGAB3内にある場合には、夫々、異常判定信号SAB1、SAB2、SAB3を信号SSとして出力する。
正常判定信号SNMLは電源システムSYSが正常状態STNMLにあることを示す。異常判定信号SAB1、SAB2、SAB3は、夫々、電源システムSYSが異常状態STAB1、STAB2、STAB3にあることを示す。このように、異常状態STAB1、STAB2及びSTAB3を区別して検出することで、異常/故障の内容が詳細に分かるようになるため、異常/故障の内容に適した異常対応処理を行うことができるようになる。
尚、上記判定電圧Vth1~Vth3に加えて、“Vdd-IA×RVAL<Vth4<Vdd”を満たす判定電圧Vth4も利用し、監視対象電圧Vpgを判定電圧Vth1~Vth4の夫々と比較するようにすれば、異常状態STAB3を、
電流値IAによる定電流ICNST[1]がパワーグッド端子PG[1]を通じて流れず且つ電流値(2×IA)による定電流ICNST[2]がパワーグッド端子PG[2]を通じて流れない異常状態STAB3_aと、
電流値IAによる定電流ICNST[1]がパワーグッド端子PG[1]を通じて流れているが、電流値(2×IA)による定電流ICNST[2]がパワーグッド端子PG[2]を通じて流れないSTAB3_bと、に細分化することも可能である。
異常状態STAB3_aでは、パワーグッド端子PG[1]と配線WRpgが非接続となる接続故障と、パワーグッド端子PG[2]と配線WRpgが非接続となる接続故障とが重複して発生している。
異常状態STAB3_bでは、パワーグッド端子PG[1]と配線WRpgとの接続が確保されているものの、パワーグッド端子PG[2]と配線WRpgが非接続となる接続故障が発生している。
電流値IAによる定電流ICNST[1]がパワーグッド端子PG[1]を通じて流れず且つ電流値(2×IA)による定電流ICNST[2]がパワーグッド端子PG[2]を通じて流れない異常状態STAB3_aと、
電流値IAによる定電流ICNST[1]がパワーグッド端子PG[1]を通じて流れているが、電流値(2×IA)による定電流ICNST[2]がパワーグッド端子PG[2]を通じて流れないSTAB3_bと、に細分化することも可能である。
異常状態STAB3_aでは、パワーグッド端子PG[1]と配線WRpgが非接続となる接続故障と、パワーグッド端子PG[2]と配線WRpgが非接続となる接続故障とが重複して発生している。
異常状態STAB3_bでは、パワーグッド端子PG[1]と配線WRpgとの接続が確保されているものの、パワーグッド端子PG[2]と配線WRpgが非接続となる接続故障が発生している。
“n=2”であることを想定して図10及び図11の具体例を説明したが、定電流ICNST[1]~ICNST[n]の値を互いに異ならせる場合にあっても、nの値は2以上の任意の整数であって良い。この場合、コンパレータ51において、監視対象電圧Vpgを3以上の判定電圧の夫々と比較すれば良い。3以上の判定電圧は、基準電位の電圧(即ち0V)から電源電圧Vddまでの電圧範囲内にある互いに異なる電圧であり、基準電位の電圧(即ち0V)から電源電圧Vddまでの電圧範囲は3以上の判定電圧を境界に4以上の電圧範囲に分類及び細分化される(図11の例では判定電圧Vth1~Vth3を境界に電圧範囲RNGAB1~RNGAB3及びRNGNMLに分類及び細分化される)。比較判定回路50は、監視対象電圧Vpgを3以上の判定電圧の夫々と比較することで、監視対象電圧Vpgが上記4以上の電圧範囲の何れに属しているか判断し、その判断結果に応じた信号SSを出力すれば良い。
[第5実施例]
第5実施例を説明する。第5実施例は上述の第1~第4実施例の何れとも組み合わせ可能である。
第5実施例を説明する。第5実施例は上述の第1~第4実施例の何れとも組み合わせ可能である。
図12に示す如く、オープンドレイン構成のトランジスタ60と、トランジスタ60をオン又はオフさせる回路61とを、電源管理装置2内に設けておくようにしても良い。トランジスタ60は、Nチャネル型MOSFETとして構成され、トランジスタ60のドレインはモニタ端子MNTに接続され、トランジスタ60のソースはグランドに接続される。回路61は、トランジスタ60を原則としてオフにしつつ電源管理装置2自体に所定の異常(温度異常等)が発生していないかを監視し、電源管理装置2自体に所定の異常が発生していると検出した場合に限りトランジスタ60をオンとする。トランジスタ60がオンとなると、電源IC10[1]~10[n]における対象トランジスタ32[1]~32[n]の状態に依らず、監視対象電圧Vpgは判定電圧Vth1より低くなる。
トランジスタ60及び回路61を設けておくことで、監視対象電圧Vpgに基づき、電源管理装置2を含めた電源システムSYS全体における異常の有無を判断することが可能となる。電源管理装置2とは別に監視対象電圧Vpgを監視する装置(不図示)を配線WRpgに接続しておけば、当該装置により、電源管理装置2を含めた電源システムSYS全体における異常の有無を判断することが可能である。また、電源システムSYSの試作や評価時において評価者が監視対象電圧Vpgを観測する、といった利用形態もある。
[第6実施例]
第6実施例を説明する。上述の電源システムSYSは自動車等の車両に搭載されて良い。この場合、車両に設けられた任意の電子機器に対し出力電圧Vout[1]~Vout[n]の何れかである出力電圧Vout[i]が供給され、当該電子機器は供給された出力電圧Vout[i]に基づいて動作する。出力電圧Vout[1]~Vout[n]の何れかに基づいて動作する電子機器は、例えば、カーナビゲーション装置、デジタルメータ、エアバック、各種のECU(Electronic Control Unit)、センサ、又は、先進運転支援システムを構成する各部品である。
第6実施例を説明する。上述の電源システムSYSは自動車等の車両に搭載されて良い。この場合、車両に設けられた任意の電子機器に対し出力電圧Vout[1]~Vout[n]の何れかである出力電圧Vout[i]が供給され、当該電子機器は供給された出力電圧Vout[i]に基づいて動作する。出力電圧Vout[1]~Vout[n]の何れかに基づいて動作する電子機器は、例えば、カーナビゲーション装置、デジタルメータ、エアバック、各種のECU(Electronic Control Unit)、センサ、又は、先進運転支援システムを構成する各部品である。
尚、電源システムSYSの用途は車載用途に限らず任意であり、任意の電子機器に電源システムSYSを搭載することができる。
[第7実施例]
第7実施例を説明する。
第7実施例を説明する。
各電源IC10において対象トランジスタ32をNPNバイポーラトランジスタにて構成しても良い。この場合、上述の説明における対象トランジスタ32のドレイン、ソース、ゲートを、夫々、コレクタ、エミッタ、ベースに読み替え、対象トランジスタ32のコレクタ、エミッタを、夫々、パワーグッド端子PG、グランドに接続すれば良い。各電源IC10において、対象トランジスタ32がバイポーラトランジスタにて構成されていてもパワーグッド回路31の動作は上述した通りであり、パワーグッド回路31は対象トランジスタ32のベースを駆動することで対象トランジスタ32をオン又はオフすれば良い。
同様に、図12のトランジスタ60もNPNバイポーラトランジスタにて構成されていて良い。この場合、上述の説明におけるトランジスタ60のドレイン、ソース、ゲートを、夫々、コレクタ、エミッタ、ベースに読み替え、トランジスタ60のコレクタ、エミッタを、夫々、モニタ端子MNT、グランドに接続すれば良い。トランジスタ60がバイポーラトランジスタにて構成されていても回路61の動作は上述した通りであり、回路61はトランジスタ60のベースを駆動することでトランジスタ60をオン又はオフすれば良い。
任意の信号又は電圧に関して、上述の主旨を損なわない形で、それらのハイレベルとローレベルの関係を逆にしても良い。
電源ICのパワーグッド端子に注目して、本発明の実施形態を説明したが、オープンドレイン構成又はオープンコレクタ構成を有する任意の半導体装置において、本発明を広く適用することができる。本発明に係る半導体装置は、電源IC10にて具体化された電源用半導体集積回路であって良い他、例えば、LEDドライバ、モータドライバ、メモリ、マイクロコンピュータであって良い。本発明に係る装置(例えば半導体装置)は、例えば、対象外部端子(上述の端子PGに対応)を含む複数の外部端子と、対象外部端子とグランドとの間に配置された対象トランジスタ(上述のトランジスタ32に対応)と、監視対象の正常/異常を判別し判別結果に応じて対象トランジスタをオン又はオフする回路(上述の回路31に対応)とを備える装置であると良い。電源IC10における監視対象は出力電圧Voutであるが、本発明において、監視対象は、電圧、電流、温度、信号、データなど、任意である。
<<本発明の考察>>
上述の実施形態にて具体化された本発明について考察する。
上述の実施形態にて具体化された本発明について考察する。
本発明の一側面に係る電源用半導体集積回路は、入力電圧から出力電圧を生成する電源装置を構成するための電源用半導体集積回路(例えば電源IC10)であって、対象外部端子(例えばパワーグッド端子PG)を含む複数の外部端子と、前記対象外部端子と所定の基準電位を有する基準導電部(例えばグランド)との間に設けられた対象トランジスタ(例えばトランジスタ32)と、前記出力電圧に応じて前記対象トランジスタをオン又はオフする出力電圧監視回路(例えばパワーグッド回路31)と、前記対象外部端子を通じ前記基準電位点に向けて定電流を発生させる定電流回路(例えば定電流回路33)と、を備えている。
本発明において、対象トランジスタはオープンドレイン構成又はオープンコレクタ構成のトランジスタであれば任意であり、対象外部端子は当該対象トランジスタに接続される外部端子であれば任意である。
本発明の一側面に係る電源システムは、上記電源用半導体集積回路を有して入力電圧から出力電圧を生成する電源装置を複数備える電源システムであって、複数の電源装置における複数の電源用半導体集積回路に設けられた複数の対象外部端子に共通接続されるべき対象配線(例えば配線WRpg)と、前記対象配線と所定の正の電源電圧の印加端との間に接続されたプルアップ抵抗(例えば抵抗Rpu)と、前記対象配線における電圧(例えば電圧Vpg)を監視対象電圧として監視する電源管理装置(例えば電源管理装置2)と、を備え、前記電源管理装置は、前記監視対象電圧を複数の判定電圧と比較する比較判定回路(例えば比較判定回路50)を備える。
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。
1、1[i] 電源装置
2 電源管理装置
10、10[i] 電源IC
31、31[i] パワーグッド回路
32、32[i] 対象トランジスタ
33、33[i] 定電流回路
PG、PG[i] パワーグッド端子
WRpg 配線(対象配線)
Rpu プルアップ抵抗
2 電源管理装置
10、10[i] 電源IC
31、31[i] パワーグッド回路
32、32[i] 対象トランジスタ
33、33[i] 定電流回路
PG、PG[i] パワーグッド端子
WRpg 配線(対象配線)
Rpu プルアップ抵抗
Claims (10)
- 入力電圧から出力電圧を生成する電源装置を構成するための電源用半導体集積回路であって、
対象外部端子を含む複数の外部端子と、
前記対象外部端子と所定の基準電位を有する基準導電部との間に設けられた対象トランジスタと、
前記出力電圧に応じて前記対象トランジスタをオン又はオフする出力電圧監視回路と、
前記対象外部端子を通じ前記基準電位点に向けて定電流を発生させる定電流回路と、を備えた
ことを特徴とする電源用半導体集積回路。 - 請求項1に記載の電源用半導体集積回路を有して入力電圧から出力電圧を生成する電源装置を複数備える電源システムであって、
複数の電源装置における複数の電源用半導体集積回路に設けられた複数の対象外部端子に共通接続されるべき対象配線と、
前記対象配線と所定の正の電源電圧の印加端との間に接続されたプルアップ抵抗と、
前記対象配線における電圧を監視対象電圧として監視する電源管理装置と、を備え、
前記電源管理装置は、前記監視対象電圧を複数の判定電圧と比較する比較判定回路を備える
ことを特徴とする電源システム。 - 各電源装置において、前記出力電圧監視回路は、前記出力電圧の正常又は異常を判別し、前記出力電圧が正常であると判断した場合には前記対象トランジスタをオフする一方、前記出力電圧が異常であると判断した場合には前記対象トランジスタをオンする
ことを特徴とする請求項2に記載の電源システム。 - 各電源装置において、前記出力電圧監視回路は、前記出力電圧に応じた帰還電圧と設定電圧との高低関係に基づき前記対象トランジスタをオン又はオフする
ことを特徴とする請求項3に記載の電源システム。 - 前記複数の判定電圧は、前記基準電位よりも高い電位を有する第1判定電圧と、前記第1判定電圧よりも高いが前記電源電圧よりも低い第2判定電圧と、を含み、
前記比較判定回路は、前記監視対象電圧と前記第1判定電圧及び前記第2判定電圧との比較結果に基づき、前記監視対象電圧が前記第1判定電圧より高く且つ前記第2判定電圧より低いときには正常判定信号を出力する一方、前記監視対象電圧が前記第1判定電圧より低い又は前記第2判定電圧より高いときには異常判定信号を出力する
ことを特徴とする請求項3又は4に記載の電源システム。 - 前記比較判定回路は、前記監視対象電圧が前記第1判定電圧より低いときには第1異常判定信号を出力し、前記監視対象電圧が前記第2判定電圧より高いときには前記第1異常判定信号と異なる第2異常判定信号を出力する
ことを特徴とする請求項5に記載の電源システム。 - 前記複数の電源用半導体集積回路に設けられた複数の定電流回路は、互いに同じ電流値の定電流を発生させる
ことを特徴とする請求項2~6の何れかに記載の電源システム。 - 前記複数の電源用半導体集積回路に設けられた複数の定電流回路は、互いに異なる電流値の定電流を発生させる
ことを特徴とする請求項2~6の何れかに記載の電源システム。 - 前記複数の判定電圧は、前記基準電位の電圧から前記電源電圧までの電圧範囲内にある互いに異なる3以上の判定電圧から成る
ことを特徴とする請求項8に記載の電源システム。 - 前記電圧範囲は、前記3以上の判定電圧を境界に4以上の電圧範囲に分類され、
前記比較判定回路は、前記監視対象電圧を前記3以上の判定電圧と比較することで、前記監視対象電圧が前記4以上の電圧範囲の何れに属しているかを判断し、その判断結果に応じた信号を出力する
ことを特徴とする請求項9に記載の電源システム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022501650A JP7518150B2 (ja) | 2020-02-20 | 2020-12-11 | 電源用半導体集積回路及び電源システム |
US17/800,278 US20230071364A1 (en) | 2020-02-20 | 2020-12-11 | Semiconductor integrated circuit for power supply, and power supply system |
CN202080097116.5A CN115136478A (zh) | 2020-02-20 | 2020-12-11 | 电源用半导体集成电路及电源系统 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020027062 | 2020-02-20 | ||
JP2020-027062 | 2020-02-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2021166389A1 true WO2021166389A1 (ja) | 2021-08-26 |
Family
ID=77390667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2020/046324 WO2021166389A1 (ja) | 2020-02-20 | 2020-12-11 | 電源用半導体集積回路及び電源システム |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230071364A1 (ja) |
JP (1) | JP7518150B2 (ja) |
CN (1) | CN115136478A (ja) |
WO (1) | WO2021166389A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08152925A (ja) * | 1994-11-25 | 1996-06-11 | Nec Corp | 冗長運転システムの異常判定回路 |
JP2000321334A (ja) * | 1999-05-12 | 2000-11-24 | Fuji Electric Co Ltd | 負荷状態検出装置 |
JP2011142554A (ja) * | 2010-01-08 | 2011-07-21 | Denso Corp | 断線検出回路 |
JP2014003786A (ja) * | 2012-06-18 | 2014-01-09 | Rohm Co Ltd | 電源装置、並びに、これを用いた車載機器及び車両 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005051956A (ja) * | 2003-07-31 | 2005-02-24 | Rohm Co Ltd | Dc/dcコンバータ |
-
2020
- 2020-12-11 US US17/800,278 patent/US20230071364A1/en active Pending
- 2020-12-11 CN CN202080097116.5A patent/CN115136478A/zh active Pending
- 2020-12-11 JP JP2022501650A patent/JP7518150B2/ja active Active
- 2020-12-11 WO PCT/JP2020/046324 patent/WO2021166389A1/ja active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08152925A (ja) * | 1994-11-25 | 1996-06-11 | Nec Corp | 冗長運転システムの異常判定回路 |
JP2000321334A (ja) * | 1999-05-12 | 2000-11-24 | Fuji Electric Co Ltd | 負荷状態検出装置 |
JP2011142554A (ja) * | 2010-01-08 | 2011-07-21 | Denso Corp | 断線検出回路 |
JP2014003786A (ja) * | 2012-06-18 | 2014-01-09 | Rohm Co Ltd | 電源装置、並びに、これを用いた車載機器及び車両 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2021166389A1 (ja) | 2021-08-26 |
JP7518150B2 (ja) | 2024-07-17 |
CN115136478A (zh) | 2022-09-30 |
US20230071364A1 (en) | 2023-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7714560B2 (en) | Step-down switching regulator | |
US6433527B1 (en) | Phase failure detector for multi-phase switching regulators | |
US7319311B2 (en) | Step down switching regulator with the substrate of the switching transistor selectively connected to either its drain or source | |
US7969703B2 (en) | Overcurrent protection circuit and voltage regulator incorporating same | |
JP5396446B2 (ja) | 車載用電源装置 | |
US20070080007A1 (en) | Electric power generation control apparatus | |
US20070120540A1 (en) | Marginal check voltage setting means built-in power-supply device | |
JP2007267537A (ja) | 半導体集積回路および電子システム | |
CN110928352B (zh) | 大电容缓开启电路与方法 | |
CN113872436A (zh) | 带oring场效应管电流传感的相位冗余电源 | |
JP6085495B2 (ja) | 半導体装置 | |
US20070210773A1 (en) | Automatic configuration for linear mode of switching power supply | |
US20080253047A1 (en) | Semiconductor Device and Electronic Device | |
US7400125B2 (en) | Power supply circuit with series regulator | |
US7208925B2 (en) | Voltage regulator controller power good indicator circuitry | |
JP4672443B2 (ja) | 降圧型スイッチングレギュレータ、その制御回路、ならびにそれを用いた電子機器 | |
WO2021166389A1 (ja) | 電源用半導体集積回路及び電源システム | |
US7064530B2 (en) | Voltage regulator current sensing | |
US20130154605A1 (en) | Constant voltage circuit and electronic device including same | |
US6987378B1 (en) | Over-voltage protection circuit and method therefor | |
JP5031491B2 (ja) | スイッチング電源回路の異常検出回路 | |
JP2022055771A (ja) | 電源ic及びその内部回路ブロック監視装置 | |
JP3848265B2 (ja) | 電子装置 | |
KR950007463B1 (ko) | 스위칭모드 전원공급장치의 전류검출회로 | |
JP2017195654A (ja) | 保護回路自己診断装置及び保護回路診断方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 20920069 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2022501650 Country of ref document: JP Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 20920069 Country of ref document: EP Kind code of ref document: A1 |