JP2007267537A - 半導体集積回路および電子システム - Google Patents
半導体集積回路および電子システム Download PDFInfo
- Publication number
- JP2007267537A JP2007267537A JP2006091048A JP2006091048A JP2007267537A JP 2007267537 A JP2007267537 A JP 2007267537A JP 2006091048 A JP2006091048 A JP 2006091048A JP 2006091048 A JP2006091048 A JP 2006091048A JP 2007267537 A JP2007267537 A JP 2007267537A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- terminal
- power supply
- clamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】 異常な電源電圧が入力された場合には電圧をクランプして、回路への電源電圧の供給を遮断せずに回路を保護することができる過電圧保護回路を備えた半導体集積回路を提供する。
【解決手段】 外部からの電源電圧が印加される電圧入力端子と内部回路の電源電圧端子との間にNMOS(NチャネルMOSFET)を、また上記電圧入力端子に印加されている電源電圧を昇圧して上記NMOSのゲート端子に印加する電圧を生成する昇圧回路(10)を設ける。そとて、上記NMOSのゲート端子には該NMOSを通して内部回路の電源電圧端子に供給される電圧をクランプ可能なクランプ回路(20)を接続するようにした。
【選択図】 図1
【解決手段】 外部からの電源電圧が印加される電圧入力端子と内部回路の電源電圧端子との間にNMOS(NチャネルMOSFET)を、また上記電圧入力端子に印加されている電源電圧を昇圧して上記NMOSのゲート端子に印加する電圧を生成する昇圧回路(10)を設ける。そとて、上記NMOSのゲート端子には該NMOSを通して内部回路の電源電圧端子に供給される電圧をクランプ可能なクランプ回路(20)を接続するようにした。
【選択図】 図1
Description
本発明は、半導体集積回路の過電圧保護回路さらには電源電圧に対する過電圧保護に適用して有効な技術に関し、例えば車載用ASIC(特殊用途向けIC)に利用して有効な技術に関する。
従来、半導体集積回路のような電子回路では、配線の短絡などによって電源電圧が上昇し該電源電圧を受けて動作している回路の素子がダメージを受けるのを防止するため、過電圧保護回路が設けられている。このような過電圧保護回路に関する発明として、例えば特許文献1に開示されている発明がある。
上記特許文献1に記載されている発明においては、直流電源と該直流電源からの電源電圧を受けて動作する負荷回路の電源電圧端子との間にスイッチMOSFET(絶縁ゲート型電界効果トランジスタ)が設けられている。これとともに、電源電圧の異常を感知する電圧感知手段が設けられ、電圧感知手段が電源電圧の異常を検出したならばスイッチMOSFETがオフされるように構成されている。これにより、負荷回路を過電圧から保護することができるようになっている。
特開平10−150718号公報
特開平06−152369号公報
特許文献1に記載されている発明は、電圧感知手段が電源電圧の異常を検出したならばスイッチMOSFETをオフさせることにより、負荷回路を過電圧から保護することができる。しかしながら、自動車の制御装置を構成する部品として搭載されるICは、走行中に電源電圧が遮断されてしまうと出力がなくなってエンジンが停止してしまうおそれがあるため、過電圧検出時にスイッチMOSFETをオフさせる上記特許文献1の発明を車載用ICに適用することは好ましくない。
そこで、本発明者らは、電源電圧が異常に高くなった場合にも、電源供給用のスイッチ素子を完全にオフすることなく、負荷回路に電源電圧を供給したままで負荷回路を過電圧から保護するため、図6に示すようなクランプ回路を用いた過電圧保護回路を考え検討した。
図6に示す過電圧保護回路は、電圧入力端子に過大な入力電圧Vinが印加された時すなわちVin>Vclampの時、NMOSのゲート電圧がクランプ回路により所定の電圧Vclampにクランプされる。そして、NMOSがオンするとVoutはゲート電圧よりもしきい値電圧Vth分低くなるため、出力電圧Voutの最大電圧はVclamp−Vthとなり、過電圧に対する保護が働く。
一方、通常電圧印加時すなわちVin<Vclampの時は、クランプ回路が動作しないため、NMOSのゲート電圧はVinとなる。NMOSがオンするにはVoutはゲート電圧よりもVth分低くなるため、出力電圧VoutはVin−Vthとなる。つまり、内部回路には、常に入力電圧よりも低い電圧しか供給されない。そのため、入力電圧が下がったときに内部回路の最低動作電圧が保証されなくなり、内部回路が正常に動作しなくなるおそれがある。
具体的には、バッテリのような電源電圧変動の大きな電源を使用するシステムにおいて、内部回路の最低動作電圧が3.0VでMOSFETのしきい値電圧が0.7Vの場合、バッテリの電圧が3.0Vまで下がると内部回路に入力される電源電圧はそれよりもさらに低い2.3Vのような電圧になってしまう。従って、この場合にはバッテリの電圧が3.7V以下に下がると内部回路の正常な動作を保証することができなくなる。
そのため、ユーザが、バッテリ電圧3.0Vまで回路が正常に動作することを要求しているような場合には、新たに電源電圧が2.3Vでも充分に動作する回路を設計し直さなくてはならず、その結果、設計変更およびプロセスの変更に伴うコストアップを招いてしまうという課題がある。
なお、過電圧保護回路に関する発明としては、上記特許文献1の発明の他に特許文献2に記載されている発明がある。特許文献2の発明は、過電圧保護用のスイッチMOSFETのゲート電圧を、チャージポンプで昇圧するとともにスイッチMOSFETのゲート端子に過電圧防止回路を接続した構成を有しており、一見すると本発明に類似する構成を有している。
しかし、特許文献2の過電圧保護回路は信号入力端子に接続された保護回路であり、本発明のように、異常な電源電圧から回路を保護するものではない。また、特許文献2の発明は、チャージポンプの電源電圧として内部回路と同じ電源電圧を使用している。そのため、仮にスイッチMOSFETを、入力信号ではなく入力電源電圧を供給したり遮断したりする素子として使用したとしても、電源電圧が下がったときに充分に昇圧されたゲート電圧が得られにくいという不具合がある。
この発明の目的は、異常な電源電圧が入力された場合には電圧をクランプして、内部回路への電源電圧の供給を遮断せずに内部回路を保護することができる過電圧保護回路を備えた半導体集積回路を提供することにある。
この発明の他の目的は、異常な電源電圧が入力された場合に内部回路を保護することができると共に、電圧降下を起こすことなく電源電圧を内部回路に供給できる過電圧保護回路を備えた半導体集積回路を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、外部から電源電圧が印加される電圧入力端子と内部回路の電源電圧端子との間にNMOS(NチャネルMOSFET)を、また上記電圧入力端子に印加されている電源電圧よりも高い電圧を前記トランジスタのゲート端子に印加するための昇圧回路を設け、上記NMOSのゲート端子には該NMOSを通して内部回路の電源電圧端子に供給される電圧をクランプ可能なクランプ回路を接続するようにしたものである。
上記した手段によれば、上記NMOSのゲート端子に印加する電圧を生成する昇圧回路を設けているため、通常電圧時には昇圧回路で昇圧された、入力電源電圧よりも高い電圧でNMOSが充分にオンされ、電圧降下を起こすことなく電源電圧を内部回路に供給することができる。
また、外部からの入力電源電圧がクランプ回路のクランプ電圧Vclampよりも高くなると、NMOSによって、内部回路に供給される電圧がクランプ電圧よりもNMOSのしきい値電圧Vth分低い電圧(Vclamp−Vth)にクランプされる。そのため、過電圧が内部回路に供給されるのを回避できるとともに、NMOSが完全にオフの状態になることがないので内部回路への電源電圧の供給が遮断されることもない。
ここで、望ましくは、上記NMOSのゲート端子に互いにクランプ電圧の異なる複数のクランプ手段と、これらのクランプ手段を選択的に接続可能なスイッチ素子とを有するクランプ電圧切替え回路を接続する。これにより、例えばテスト時にクランプ電圧を通常動作時よりも高い方へ切り替えて、動作確認を行なったりマージンの小さなチップの選別を行なったりすることができるようになる。また、このクランプ電圧切替え機能をユーザが使用できるように構成しておくことによって、ICの自由度が高くなり、ユーザにとって使い勝手の良い製品を提供することができる。
さらに、望ましくは、上記昇圧回路は、上記電圧入力端子に印加される電源電圧を昇圧して上記NMOSのゲート端子に印加する電圧を生成するように構成する。内部回路と同じ電源電圧を昇圧して上記NMOSのゲート端子に印加する電圧を生成することも可能であるが、電圧入力端子に印加される電源電圧を昇圧することで、入力電源電圧が下がったとしても充分に昇圧されたゲート電圧が確実に得られるようになる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、異常な電源電圧が入力された場合には電圧をクランプして、内部回路への電源電圧の供給を遮断せずに内部回路を保護することができる過電圧保護回路を備えた半導体集積回路を実現することができる。
以下、本発明の好適な実施例を図面に基づいて説明する。
図1には、本発明に係る過電圧保護回路の第1の実施例の概略構成が示されている。図1に示されているように、本実施例の過電圧保護回路は、外部からの電源電圧VDD1が印加される電圧入力端子Vinと内部回路の電源電圧端子Voutとの間に、スイッチ素子として働くNMOS(NチャネルMOSFET)Q0が接続されている。
また、上記電圧入力端子VinとNMOS Q0のゲート端子との間には、電圧入力端子Vinに印加されている電源電圧VDD1を昇圧して上記NMOSのゲート端子に印加する電圧を生成する昇圧回路10が設けられている。これとともに、上記NMOS Q0のゲート端子と接地点との間には、該NMOS Q0を通して内部回路の電源電圧端子Voutに供給される電圧をクランプ可能なクランプ回路20が設けられている。
この実施例の過電圧保護回路は、外部から供給される電源電圧VDD1を昇圧して上記NMOS Q0のゲート端子に印加する電圧を生成する昇圧回路10を設けているため、通常電圧時には昇圧回路で昇圧された電源電圧よりも高い電圧によってNMOS Q0が充分なオン状態つまりオン抵抗が「0」に近い状態にされる。そのため、電圧降下のほとんどない内部電源電圧Vddを内部回路に供給することができる。
また、外部から供給される電源電圧VDD1がクランプ回路20のクランプ電圧Vclampよりも高くなると、NMOS Q0によって、内部回路に供給される電圧Vddがクランプ電圧VclampよりもNMOSのしきい値電圧Vth分低い電圧(Vclamp−Vth)にクランプされる。そのため、過大な電圧が内部回路に供給されるのを回避できるとともに、NMOS Q0が完全にオフの状態になることがないので、電源電圧Vddの供給が遮断されることもない。
図2には、本実施例の過電圧保護回路の入力電圧−出力電圧特性が実線Aで示されている。比較のため、図6の過電圧保護回路の入力電圧−出力電圧特性を一点鎖線Bで示した。図2より、どちらの回路を用いても内部回路に供給される電圧Vddが(Vclamp−Vth)にクランプされるが、本実施例の回路の方がVthだけ低い入力電圧でクランプがかかる。
つまり、内部回路に供給される電圧Vddが同一の場合、本実施例の過電圧保護回路の方がVth分だけ低い入力電圧まで、内部回路へ所望の電圧Vdd(=Vclamp−Vth)を供給し続けることができる。これによって、外部から供給される電源電圧VDD1がバッテリ電圧やそれを降圧した電圧である場合、例えば図6の回路ではVDD1がある電圧V1以下になると内部回路の動作が保証されなくなるような場合でも、本実施例の過電圧保護回路を適用することで、VDD1が(V1−Vth)になるまで内部回路の動作を保証することができるようになる。
図3には、図1の実施例の過電圧保護回路の具体的な回路例が示されている。この実施例の過電圧保護回路と該過電圧保護回路を介して電源電圧の供給を受ける内部回路は、単結晶シリコンのような1個の半導体チップ上に半導体集積回路として形成される。
この実施例においては、クランプ回路20はNMOS Q0のゲート端子と接地点との間に逆方向接続されたツェナーダイオードDz1によって構成され、ツェナーダイオードDz1の逆方向電圧(ツェナー電圧)によってNMOS Q0のゲート電圧をクランプするようにされている。
特に制限されるものでないが、ツェナーダイオードDz1は、NMOS Q0や昇圧回路10を構成する素子が形成されている半導体チップと同一のチップ上に形成されているオンチップの素子が使用され、その逆方向電圧は6.7Vに設定されている。また、NMOS Q0は回路を構成する他の素子に比べて充分にサイズの大きなMOSFETが使用されており、そのしきい値電圧Vthは1.1Vに設定されている。
昇圧回路10は、直列形態のダイオードD1,D2,D3と、D1,D2のカソード端子側に一方の端子が接続されたブースト容量Cb1,Cb2と、D3のカソード端子と接地点との間に接続された平滑容量C3と、クロック生成回路CPGと、インバータG1およびG2,G3とからなるチャージポンプ回路11を備えている。
上記インバータG1およびG2には、クロック生成回路CPGで生成されたクロックが入力され、G1の出力が上記ブースト容量Cb1の他方の端子に印加され、G1の出力をG2で反転した出力が上記ブースト容量Cb2の他方の端子に印加されている。これにより、ブースト容量Cb1,Cb2の上記他方の端子が、互いに位相が180度異なるクロック/CK,CKによって交互にハイレベルに変化されてブースト動作する。
また、昇圧回路10は、電圧入力端子Vinにソースが接続された一対のPチャネルMOSFET Q1,Q2とQ1のドレイン端子に接続された定電流源CC1とからなるカレントミラー回路12を備える。上記ダイオードD1,D2,D3は、電流転写側のMOSFET Q2のドレイン端子と上記NMOS Q0のゲート端子との間に直列形態に接続され、カレントミラー回路12から出力される電流I2がダイオードD1を介してブースト容量Cb1に流れてCb1を充電する。この実施例では、電流I2は50μAのような小さな値とされ、昇圧回路10を付加したことによる消費電流の増加を抑えることができるようにされている。
ブースト容量Cb1に充電された電荷は、インバータG1〜G3によってCb1,Cb2が交互にブーストされることによってCb1→Cb2→C3のように順次転送され、最終段の平滑容量C3に昇圧電圧Vcpが発生される。この実施例では、入力電圧VDD1の2〜3倍の昇圧電圧Vcpを発生できるように昇圧回路10が構成されている。より具体的には、入力電圧VDD1がその最小許容電圧である3Vまで低下したとしても、NMOS Q0のゲート端子に6Vの電圧が印加できる能力を有するように、チャージポンプ回路11が構成されている。
さらに、この実施例の昇圧回路10では、電圧入力端子VinとインバータG1〜G3の電源電圧端子との間に、NMOS Q3と抵抗R3とツェナーダイオードDz3とからなる図6と同様な構成を有するインバータG1〜G3用のローカル過電圧保護回路13が設けられている。
このローカル過電圧保護回路13のNMOS Q3は、インバータG1〜G3に動作電流を供給できればよいので、内部回路用の前記NMOS Q0に比べてサイズの小さなMOSFETが使用される。ローカル過電圧保護回路13を設けることにより、インバータG1〜G3を構成する素子に耐圧の低い素子を使用することができ、高耐圧の素子を用いる場合に比べて製造コストを下げることができる。
また、ローカル過電圧保護回路13には、NMOS Q3のゲート電圧を昇圧する昇圧回路は設けられていない。従って、NMOS Q3を介してインバータG1〜G3に供給される電圧はQ3のしきい値電圧分だけ電圧降下を起こし、それによってチャージポンプ回路11による昇圧電圧Vcpも低下する。そこで、この電圧降下を補うため、チャージポンプ回路11の段数を1段ではなく2段にして、入力電圧VDD1が下がった場合にも、例えば6Vのような所望の昇圧電圧Vcpが得られるように構成されている。
次に、図3の過電圧保護回路全体の動作を説明する。電圧入力端子Vinに通常期待される5Vの電圧VDD1が入力されている場合、昇圧回路10からは10V近くまで昇圧された電圧Vcpが出力される。ただし、この場合には、ツェナーダイオードDz0の逆方向電圧が6.7Vに設定されているためクランプ機能が働き、NMOS Q0のゲート電圧は6.7Vにクランプされる。この電圧は、5Vの入力電圧VDD1にNMOS Q0のしきい値電圧Vth(1.1V)を加えた電圧よりも充分に高いので、入力電圧VDD1はNMOS Q0で電圧降下を起こすことなくそのままVddとして内部回路へ供給される。
また、何らかの原因で電圧入力端子Vinに14V〜40Vのような異常に高い電圧が入力された場合には、昇圧回路10からは10Vよりもさらに高いレベルまで昇圧された電圧Vcpが出力される。この場合にも、逆方向電圧が6.7VであるツェナーダイオードDz0によるクランプ機能が働き、NMOS Q0のゲート電圧は6.7Vにクランプされる。そのため、内部回路には、クランプ電圧Vclamp(6.7V)よりもNMOS Q0のしきい値電圧Vth(1.1V)分だけ低い電圧5.6V(=Vclamp−Vth)が内部電源電圧Vddとして供給される。これによって、内部回路が過電圧から保護される。
一方、電圧入力端子Vinに入力される電圧VDD1が3V近くまで下がった場合には、昇圧回路10から出力される昇圧電圧Vcpがクランプ電圧Vclamp(6.7V)よりも低い6V近くまで下がる。ただし、この電圧は入力電圧VDD1にNMOS Q0のしきい値電圧Vth(1.1V)を加えた電圧VDD1+Vth(=4.1V)よりも充分に高いので、Q0は充分なオン状態にされ、3Vの入力電圧VDD1はNMOS Q0で電圧降下を起こすことなくそのままVddとして内部回路へ供給される。したがって、昇圧回路10がない場合よりも低い入力電圧VDD1まで、内部回路の動作を保証することができる。
図4には、本発明に係る過電圧保護回路の第2の実施例が示されている。
この実施例では、NMOS Q0のゲート電圧のクランプ手段としてのツェナーダイオードDz1と並列に、第2のクランプ手段としてのツェナーダイオードDz2が設けられている。これとともに、一方のツェナーダイオードDz1と直列に接続されたスイッチMOSFET Q4が設けられ、該スイッチMOSFET Q4をオン、オフすることでクランプ電圧Vclampが切り替え可能に構成されている。具体的には、ツェナーダイオードDz1として逆方向電圧が例えば7Vのものを、またDz2として逆方向電圧が例えば10Vのものを使用する。
これにより、スイッチMOSFET Q4をオン状態にすると電圧の低いツェナーダイオードDz1が優先的に働いてクランプ電圧Vclamp1は7Vとなり、Q4をオフ状態にするとツェナーダイオードDz1は機能せずDz2が働いてクランプ電圧Vclamp2は10Vに切り替わる。このように2つのクランプ手段を設けて切り替え可能に構成しておくことによって、例えばテスト時において、通常動作時よりもクランプ電圧を高い方へ切り替えて、動作確認を行なったりマージンの小さなチップの選別を行なったりすることができるようになる。
上記スイッチMOSFET Q4のゲート端子に印加されQ4をオン、オフする信号は、チップ内部にレジスタを設けて該レジスタへの設定で生成できるように構成するのが望ましい。ただし、これに限定されず、オン、オフする信号を外部から供給するための入力端子を設けるようにしても良い。
なお、レジスタを設けて制御する方が、外部端子数を減らしチップサイズを小さくすることができるという利点がある。制御信号のための外部入力端子を設ける場合、この入力端子は他の端子と共用させることで、チップ全体の端子数の増加を抑えることができる。クランプ手段としてのツェナーダイオードは2個に限定されず、3個以上並列に設けてユーザが使用するシステムに適したクランプ電圧を選択して切り替えることができるように構成しても良い。
図5には、本発明に係る過電圧保護回路を適用した半導体集積回路とそれを用いたシステムの一構成例が示されている。
図5のシステムは、自動車用電子制御システムのようなバッテリを電源とするシステムである。このシステムは、DC−DCコンバータ100と、システム全体を制御するMCU(マイクロコントローラユニット)200と、前記実施例の過電圧保護回路を内蔵した車載用ASIC300とを備える。
DC−DCコンバータ100は、スイッチング・レギュレータなどで構成され、14Vのバッテリ電圧VBATを5Vや3Vに降圧した二次電圧を生成する。このDC−DCコンバータ100から車載用ASIC300へは5Vの直流電圧VDD1が電源電圧として供給され、MCU200へは3Vの直流電圧VDD2が電源電圧として供給されている。
車載用ASIC300は、過電圧保護回路310と、MCU200との信号のやりとりを行なうインタフェース320と、車体の各部に配置されているソレノイドやモータを駆動する信号を出力する出力回路330a,323b……330rを備えている。また、車載用ASIC300は、MCU200からの指令を受けて上記出力回路に対してソレノイドやモータの駆動信号を出力させるための制御信号を生成するロジック回路340などを備えている。
MCU200とインタフェース320との間は、イネーブル信号と同期クロックとデータを伝送するための3本の信号線で接続することで、端子数を減らすように構成されている。過電圧保護回路310は、DC−DCコンバータ100により降圧された5Vの電源電圧VDD2を受けて過電圧に対する保護がなされている内部電源電圧Vccを、上記インタフェース320や、出力回路330a……330r、ロジック回路340などの内部回路に供給する。
特に制限されるものでないが、この実施例の車載用ASIC300には、MCU200から指令に基づいて動作モードを設定可能なレジスタ350が設けられている。そして、このレジスタ350が通常モードに設定されると、図4の実施例の過電圧保護回路に設けられているスイッチMOSFET Q4をオンさせる制御信号がレジスタ350から過電圧保護回路310へ供給される。また、レジスタ350がテストモードに設定されると、スイッチMOSFET Q4をオフさせる制御信号がレジスタ350から過電圧保護回路310へ供給されるように構成されている。これによって、各モードで過電圧保護回路のクランプ電圧が切り替わる。
自動車用電子制御システムでは、システム内部に異常な電源電圧が供給されていないか監視する電源監視回路が設けられることがある。そして、このような電源監視回路を設けた場合には、電源投入時にその電源監視回路自身が正常に動作するかチェックすることも行なわれる。本発明に係る過電圧保護回路を内蔵した車載用ASIC300を使用すれば、上記レジスタ350を使用してクランプ電圧を変更することで、電源監視回路自身が正常に動作するかチェックすることが容易に行なえるようになるという利点がある。
以上のような本発明の実施例に従うと、異常な電源電圧が入力された場合に内部回路を保護することができると共に、電圧降下を起こすことなく電源電圧を内部回路に供給できる過電圧保護回路を備えた半導体集積回路を実現することができる。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施例では、昇圧回路10の電源電圧として電圧入力端子Vinに印加されている入力電源電圧VDD1を使用しているが、NMOS Q0を介して内部回路へ供給される電圧を昇圧回路10の電源電圧として用いても良い。この場合、昇圧回路10が図3のようなチャージポンプで構成されていると、電源投入時にNMOS Q0のゲート電圧の立ち上がりが遅くなるおそれがあるので、それを改善するような工夫を施した回路(例えばQ0のゲート端子のプリチャージ回路など)を設けるのが望ましい。
また、前記実施例では、ツェナーダイオードとして半導体チップ内に形成されているオンチップの素子を使用しているが、外付けの素子を使用しても良い。さらに、前記実施例では、クランプ回路としてツェナーダイオードの逆方向電圧を利用した回路を使用しているが、トランジスタからなるクランプ回路を用いても良い。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である車載用ASICに適用した場合を説明した。本発明はそれに限定されるものでなく、半導体集積回路一般特にレギュレータにより降圧された電圧で動作するシステムや電源電圧が比較的大きく変動しやすいシステムに使用される半導体集積回路に利用すると有効である。また、太陽電池などを電源とするシステムに使用される半導体集積回路にも利用することができる。
10 昇圧回路
11 チャージポンプ
12 カレントミラー回路
13 ローカル過電圧保護回路
20 クランプ回路
100 DC−DCコンバータ(スイッチング・レギュレータ)
200 MCU(マイクロコントローラユニット)
300 車載用ASIC(過電圧保護回路を内蔵した半導体集積回路)
310 過電圧保護回路
320 インタフェース
330 出力回路
340 ロジック回路
350 レジスタ
Q0 NMOS(Nチャネル絶縁ゲート型電界効果トランジスタ)
Dz0 ツェナーダイオード(クランプ手段)
11 チャージポンプ
12 カレントミラー回路
13 ローカル過電圧保護回路
20 クランプ回路
100 DC−DCコンバータ(スイッチング・レギュレータ)
200 MCU(マイクロコントローラユニット)
300 車載用ASIC(過電圧保護回路を内蔵した半導体集積回路)
310 過電圧保護回路
320 インタフェース
330 出力回路
340 ロジック回路
350 レジスタ
Q0 NMOS(Nチャネル絶縁ゲート型電界効果トランジスタ)
Dz0 ツェナーダイオード(クランプ手段)
Claims (10)
- 外部から電源電圧が印加される電圧入力端子と、
前記電圧入力端子にドレイン端子が接続されたNチャネル絶縁ゲート型電界効果トランジスタと、
前記トランジスタのゲート電圧をクランプするためのクランプ回路と、
前記電圧入力端子に印加される電源電圧よりも高い電圧を前記トランジスタのゲート端子に印加するための昇圧回路と、を備え、
前記トランジスタのソース端子から取り出された電圧が内部回路に電源電圧として供給されるように構成されていることを特徴とする半導体集積回路。 - 前記クランプ回路は、前記トランジスタのゲート端子と定電位点との間に逆方向接続されたツェナーダイオードを備え、前記ツェナーダイオードの逆方向電圧で前記トランジスタのゲート電圧をクランプすることを特徴とする請求項1に記載の半導体集積回路。
- 前記昇圧回路は、前記電圧入力端子に印加される電源電圧を昇圧して前記トランジスタのゲート端子に印加する電圧を生成することを特徴とする請求項1または2に記載の半導体集積回路。
- 前記昇圧回路は、
直列形態に接続された複数のダイオードと、
前記複数のダイオードのそれぞれのカソード端子に一方の端子が接続された複数の容量素子と、
前記容量素子の他方の端子に出力端子が接続されクロック信号に応じて前記容量素子の他方の端子の電位を変動させる論理ゲートと、
を有するチャージポンプ回路により構成されていることを特徴とする請求項3に記載の半導体集積回路。 - 前記電圧入力端子にドレイン端子が接続された第2のNチャネル絶縁ゲート型電界効果トランジスタと、
前記第2の絶縁ゲート型電界効果トランジスタのゲート電圧をクランプするための第2のクランプ回路と、
前記電圧入力端子と前記第2の絶縁ゲート型電界効果トランジスタのゲート端子との間に接続された抵抗素子とを有する過電圧保護回路を備え、
前記論理ゲートは、前記第2の絶縁ゲート型電界効果トランジスタのソース端子から取り出された電圧を電源電圧として動作するように構成されていることを特徴とする請求項4に記載の半導体集積回路。 - 前記クランプ回路は、前記トランジスタのゲート端子に接続された互いにクランプ電圧の異なる複数のクランプ手段を備え、制御信号によってクランプ電圧が切り替え可能に構成されていることを特徴とする請求項1に記載の半導体集積回路。
- 前記制御信号の状態を設定するためのレジスタを備え、前記レジスタは外部から設定可能に構成されていることを特徴とする請求項6に記載の半導体集積回路。
- 前記レジスタは通常動作モードとテストモードを設定可能なレジスタであり、前記レジスタがテストモードに設定されると前記クランプ回路のクランプ電圧は、前記レジスタが通常動作モードに設定されているときの前記クランプ回路のクランプ電圧よりも高い電圧に切り替わることを特徴とする請求項7に記載の半導体集積回路。
- 電源からの電源電圧をそれよりも低い電圧に変換する電圧変換手段と、
前記電圧変換手段により変換された電源電圧が印加される電圧入力端子と、前記電圧入力端子にドレイン端子が接続されたNチャネル絶縁ゲート型電界効果トランジスタと、前記トランジスタのゲート電圧をクランプするためのクランプ回路と、前記電圧入力端子に印加される前記電源電圧よりも高い電圧を前記トランジスタのゲート端子に印加するための昇圧回路とを備え、前記トランジスタのソース端子から取り出された電圧が内部回路に電源電圧として供給されるように構成されている半導体集積回路と、
前記半導体集積回路を制御可能な制御回路と、
を備えることを特徴とする電子システム。 - 前記クランプ回路は、前記トランジスタのゲート端子に接続された互いにクランプ電圧の異なる複数のクランプ手段を備え、制御信号によってクランプ電圧が切り替え可能に構成され、
前記半導体集積回路には、前記制御信号の状態を設定するためのレジスタが設けられ、
前記レジスタは前記制御回路からの信号によって設定が行なわれることを特徴とする請求項9に記載の電子システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006091048A JP2007267537A (ja) | 2006-03-29 | 2006-03-29 | 半導体集積回路および電子システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006091048A JP2007267537A (ja) | 2006-03-29 | 2006-03-29 | 半導体集積回路および電子システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007267537A true JP2007267537A (ja) | 2007-10-11 |
Family
ID=38639977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006091048A Withdrawn JP2007267537A (ja) | 2006-03-29 | 2006-03-29 | 半導体集積回路および電子システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007267537A (ja) |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009106039A (ja) * | 2007-10-22 | 2009-05-14 | Rohm Co Ltd | 過電圧保護回路およびそれを用いた電子機器 |
JP2009106072A (ja) * | 2007-10-23 | 2009-05-14 | Rohm Co Ltd | 過電圧保護回路およびそれを用いた電子機器 |
JP2009303425A (ja) * | 2008-06-16 | 2009-12-24 | Toshiba Corp | 昇圧回路 |
JP2011233725A (ja) * | 2010-04-28 | 2011-11-17 | Toyo Univ | 太陽電池装置 |
CN102739042A (zh) * | 2011-03-31 | 2012-10-17 | 快捷半导体(苏州)有限公司 | 自持式耐高压电力供应 |
JP2013085328A (ja) * | 2011-10-06 | 2013-05-09 | Denso Corp | 過電圧保護回路 |
GB2501326A (en) * | 2012-04-20 | 2013-10-23 | Continental Automotive Systems | Over-voltage protection system for a semiconductor device |
JP2014521299A (ja) * | 2011-07-14 | 2014-08-25 | クーパー テクノロジーズ カンパニー | 電力変換器のための過渡電圧遮断 |
JP2014168003A (ja) * | 2013-02-28 | 2014-09-11 | Renesas Electronics Corp | 半導体装置 |
CN105870903A (zh) * | 2010-09-06 | 2016-08-17 | 晨星半导体股份有限公司 | 耐受高电压的输出入电路与相关装置 |
JP2017112738A (ja) * | 2015-12-16 | 2017-06-22 | 富士通テン株式会社 | 電源回路およびそれを備える電子装置 |
JP2017163678A (ja) * | 2016-03-09 | 2017-09-14 | ルネサスエレクトロニクス株式会社 | 半導体装置、チャージポンプ回路、半導体システム、車両及び半導体装置の制御方法 |
WO2017221338A1 (ja) * | 2016-06-22 | 2017-12-28 | 株式会社日立産機システム | 電力変換装置 |
CN108808643A (zh) * | 2018-05-31 | 2018-11-13 | 上海艾为电子技术股份有限公司 | 一种模拟开关电路 |
JP2019180158A (ja) * | 2018-03-30 | 2019-10-17 | 株式会社デンソーテン | 電源回路および電子装置 |
CN110870160A (zh) * | 2017-07-21 | 2020-03-06 | 阿维科斯公司 | 用于电能储存装置的平衡电路 |
CN112018725A (zh) * | 2020-09-22 | 2020-12-01 | 上海创功通讯技术有限公司 | 过压防护装置 |
CN112421594A (zh) * | 2020-11-23 | 2021-02-26 | 深圳佑驾创新科技有限公司 | 输入防护电路和车载发电机 |
JP7388317B2 (ja) | 2020-08-27 | 2023-11-29 | 三菱電機株式会社 | 駆動回路およびインバータ装置 |
-
2006
- 2006-03-29 JP JP2006091048A patent/JP2007267537A/ja not_active Withdrawn
Cited By (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009106039A (ja) * | 2007-10-22 | 2009-05-14 | Rohm Co Ltd | 過電圧保護回路およびそれを用いた電子機器 |
JP2009106072A (ja) * | 2007-10-23 | 2009-05-14 | Rohm Co Ltd | 過電圧保護回路およびそれを用いた電子機器 |
JP2009303425A (ja) * | 2008-06-16 | 2009-12-24 | Toshiba Corp | 昇圧回路 |
US7902911B2 (en) | 2008-06-16 | 2011-03-08 | Kabushiki Kaisha Toshiba | Booster circuit |
JP2011233725A (ja) * | 2010-04-28 | 2011-11-17 | Toyo Univ | 太陽電池装置 |
CN105870903A (zh) * | 2010-09-06 | 2016-08-17 | 晨星半导体股份有限公司 | 耐受高电压的输出入电路与相关装置 |
CN102739042A (zh) * | 2011-03-31 | 2012-10-17 | 快捷半导体(苏州)有限公司 | 自持式耐高压电力供应 |
KR101751315B1 (ko) | 2011-03-31 | 2017-06-27 | 페어차일드 세미컨덕터 코포레이션 | 자기 유지, 고전압 내성 공급 전원 |
CN102739042B (zh) * | 2011-03-31 | 2016-08-24 | 快捷半导体(苏州)有限公司 | 自持式耐高压电力供应 |
JP2014521299A (ja) * | 2011-07-14 | 2014-08-25 | クーパー テクノロジーズ カンパニー | 電力変換器のための過渡電圧遮断 |
JP2013085328A (ja) * | 2011-10-06 | 2013-05-09 | Denso Corp | 過電圧保護回路 |
GB2501326A (en) * | 2012-04-20 | 2013-10-23 | Continental Automotive Systems | Over-voltage protection system for a semiconductor device |
US9030792B2 (en) | 2012-04-20 | 2015-05-12 | Continental Automotive Systems, Inc. | Overvoltage protection method using exposed device supply rail |
JP2014168003A (ja) * | 2013-02-28 | 2014-09-11 | Renesas Electronics Corp | 半導体装置 |
JP2017112738A (ja) * | 2015-12-16 | 2017-06-22 | 富士通テン株式会社 | 電源回路およびそれを備える電子装置 |
JP2017163678A (ja) * | 2016-03-09 | 2017-09-14 | ルネサスエレクトロニクス株式会社 | 半導体装置、チャージポンプ回路、半導体システム、車両及び半導体装置の制御方法 |
WO2017221338A1 (ja) * | 2016-06-22 | 2017-12-28 | 株式会社日立産機システム | 電力変換装置 |
CN108604854A (zh) * | 2016-06-22 | 2018-09-28 | 株式会社日立产机系统 | 电力转换装置 |
JPWO2017221338A1 (ja) * | 2016-06-22 | 2018-10-04 | 株式会社日立産機システム | 電力変換装置 |
CN108604854B (zh) * | 2016-06-22 | 2020-07-24 | 株式会社日立产机系统 | 电力转换装置 |
JP7055190B2 (ja) | 2017-07-21 | 2022-04-15 | キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション | 電気エネルギー貯蔵デバイスのための平衡回路 |
CN110870160B (zh) * | 2017-07-21 | 2024-01-26 | 京瓷Avx元器件公司 | 用于电能储存装置的平衡电路 |
CN110870160A (zh) * | 2017-07-21 | 2020-03-06 | 阿维科斯公司 | 用于电能储存装置的平衡电路 |
JP2020527933A (ja) * | 2017-07-21 | 2020-09-10 | エイブイエックス コーポレイション | 電気エネルギー貯蔵デバイスのための平衡回路 |
JP2019180158A (ja) * | 2018-03-30 | 2019-10-17 | 株式会社デンソーテン | 電源回路および電子装置 |
JP7101016B2 (ja) | 2018-03-30 | 2022-07-14 | 株式会社デンソーテン | 電源回路および電子装置 |
CN108808643A (zh) * | 2018-05-31 | 2018-11-13 | 上海艾为电子技术股份有限公司 | 一种模拟开关电路 |
JP7388317B2 (ja) | 2020-08-27 | 2023-11-29 | 三菱電機株式会社 | 駆動回路およびインバータ装置 |
CN112018725A (zh) * | 2020-09-22 | 2020-12-01 | 上海创功通讯技术有限公司 | 过压防护装置 |
CN112421594A (zh) * | 2020-11-23 | 2021-02-26 | 深圳佑驾创新科技有限公司 | 输入防护电路和车载发电机 |
CN112421594B (zh) * | 2020-11-23 | 2023-02-28 | 深圳佑驾创新科技有限公司 | 输入防护电路和车载发电机 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007267537A (ja) | 半導体集積回路および電子システム | |
EP2141746B1 (en) | By-pass diode structure for strings of series connected cells of a photovoltaic panel | |
JP4791132B2 (ja) | 昇圧回路、昇圧回路を使用した定電圧回路及び昇圧回路を使用した定電流回路 | |
US7719242B2 (en) | Voltage regulator | |
US20050168264A1 (en) | Integrated circuit | |
US20110043176A1 (en) | Step-down switching regulator | |
WO2007117382A1 (en) | Voltage regulator having high voltage protection | |
US8264807B2 (en) | Start-up in-rush current protection circuit for DCDC converter | |
US9461545B2 (en) | Boost converter with circuit for body switching of the rectification transistor | |
US9817412B2 (en) | Protection circuit and control circuit | |
JP2006302971A (ja) | 電源クランプ回路及び半導体装置 | |
EP3190680B1 (en) | Battery protection circuit | |
EP2490316B1 (en) | A method and circuit for controlling a gate-source voltage of a reverse polarity protection MOSFET | |
JP2009106050A (ja) | 過電圧保護回路 | |
US20090167419A1 (en) | Voltage converting circuit | |
US7692479B2 (en) | Semiconductor integrated circuit device including charge pump circuit capable of suppressing noise | |
US7525369B2 (en) | Semiconductor circuit apparatus with voltage boost | |
JP5529178B2 (ja) | 電源接続装置 | |
KR101238663B1 (ko) | 아몰레드 구동용 파워 아이씨의 셧 다운 시 스위칭 전압 제한을 구현하는 동기식 승압형 컨버터 회로 | |
KR102512928B1 (ko) | 저전계 충전용 커패시터를 이용한 전력손실보호 집적회로 | |
EP3217523A1 (en) | Semiconductor device, charge pump circuit, semiconductor system, vehicle, and control method of semiconductor device | |
JP7131700B2 (ja) | 半導体装置 | |
US20180234015A1 (en) | High side driver without dedicated supply in high voltage applications | |
JP4609285B2 (ja) | 電源用半導体集積回路および電源装置 | |
WO2020021821A1 (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090602 |