JP2011062042A - スイッチング制御回路およびスイッチング電源回路 - Google Patents

Abstract

【課題】 応答性を低下させることなく、負荷短絡などによる素子の過熱を防止する。
【解決手段】 第１の直流電圧をスイッチングするスイッチング素子と、スイッチング素子の出力電圧を整流および平滑化した第２の直流電圧に応じたデューティ比のパルス幅変調信号を生成するパルス幅変調回路と、スイッチング素子に所定以上の電流が流れる過電流状態であるか否かを判定する過電流判定回路と、過電流判定回路が過電流状態であると判定した場合に、カウント値が第１の基準値に達するまでの間第１のクロックでカウントするカウンタ回路と、過電流判定回路が過電流状態であると判定した場合には、カウンタ回路のカウント値が第１の基準値に達するまでの間スイッチング素子をオフし、過電流判定回路が過電流状態であると判定しない場合には、パルス幅変調信号に応じてスイッチング素子をスイッチング制御するスイッチング信号生成回路と、を有する。
【選択図】 図１

Description

本発明は、スイッチング制御回路およびスイッチング電源回路に関する。

例えば特許文献１の図９に示されているようなスイッチング電源回路は、負荷短絡時などにスイッチング素子に所定以上の過電流が流れ、スイッチング素子やその他の素子が破損するのを防止する、過電流保護機能を一般に備えている。例えば特許文献１の図１０に示されている過電流保護回路は、スイッチング素子に流れる電流値が所定の電流値に達すると、スイッチング素子をオフに制御するように動作する。

また、上記の過電流保護回路には、電流重畳が発生するという不都合があるため、特許文献１では、起動時間が長くなったり、負荷急変に対する応答が遅くなったりすることなく、当該不都合を解消する方法が開示されている。特許文献１の図２および図５に示されている過電流保護回路では、過電流保護動作時に、ダイオードやローサイドのスイッチング素子に流れるフライホイール電流が略０になるまで、ハイサイドのスイッチング素子のオンを停止する制御を行っている。

このようにして、スイッチング素子に流れる電流値を監視し、過電流を検出すると、その都度スイッチング素子をオフすることによって、オン時間を相対的に短くし、素子の破損を防止することができる。

特開２００４−３６４４８８号公報

しかしながら、上記のような過電流保護方法では、負荷短絡が継続している場合であっても、一時的に電流が増大した場合と同様に、スイッチング素子が比較的短時間で再びオンとなる。そのため、継続的な負荷短絡時には、スイッチング素子がオンとなる度に過電流が流れ、スイッチング素子やコイル（インダクタ）などが十分に放熱できない場合もある。

また、スイッチング電源回路を集積回路として構成する場合には、集積回路が所定以上に過熱すると、十分に放熱されるまでの間スイッチング素子をオフする、過熱保護機能を備えることが一般的である。しかしながら、この場合であっても、コイルは通常外付け部品となるため、コイルが過熱し、焼損してしまう場合もある。

前述した課題を解決する主たる本発明は、第１の直流電圧をスイッチングするスイッチング素子と、前記スイッチング素子の出力電圧を整流および平滑化した第２の直流電圧に応じたデューティ比のパルス幅変調信号を生成するパルス幅変調回路と、前記スイッチング素子に所定以上の電流が流れる過電流状態であるか否かを判定する過電流判定回路と、前記過電流判定回路が前記過電流状態であると判定した場合に、カウント値が第１の基準値に達するまでの間第１のクロックでカウントするカウンタ回路と、前記過電流判定回路が前記過電流状態であると判定した場合には、前記カウンタ回路のカウント値が前記第１の基準値に達するまでの間前記スイッチング素子をオフし、前記過電流判定回路が前記過電流状態であると判定しない場合には、前記パルス幅変調信号に応じて前記スイッチング素子をスイッチング制御するスイッチング信号生成回路と、を有することを特徴とするスイッチング制御回路である。

本発明の他の特徴については、添付図面及び本明細書の記載により明らかとなる。

本発明によれば、スイッチング電源回路の応答性を低下させることなく、負荷短絡などによる素子の過熱を防止することができる。

本発明の第１および第２実施形態におけるスイッチング電源回路全体の構成を示す回路ブロック図である。 本発明の第１実施形態における論理回路１０およびソフトスタート回路２６の構成を示す回路ブロック図である。 本発明の第１および第２実施形態において、スイッチング電源回路の起動時の論理回路１０およびソフトスタート回路２６の動作を説明する図である。 本発明の第１実施形態において、過電流判定信号ＯＣがハイ・レベルとなる場合の論理回路１０およびソフトスタート回路２６の動作を説明する図である。 本発明の第１実施形態において、スイッチング電源回路の再起動時の論理回路１０およびソフトスタート回路２６の動作を説明する図である。 本発明の第２実施形態における論理回路１０の構成を示す回路ブロック図である。 本発明の第２実施形態において、過電流判定信号ＯＣがハイ・レベルとなる場合の論理回路１０およびソフトスタート回路２６の動作を説明する図である。 本発明の第２実施形態において、スイッチング電源回路の再起動時の論理回路１０およびソフトスタート回路２６の動作を説明する図である。 本発明のスイッチング電源回路全体の他の構成例を示す回路ブロック図である。

本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。

＜第１実施形態＞
＝＝＝スイッチング電源回路全体の構成＝＝＝
以下、図１を参照して、本発明の第１の実施形態におけるスイッチング電源回路全体の構成について説明する。

図１に示されているスイッチング電源回路は、スイッチング制御回路１、ダイオード４、コイル５、コンデンサ６、および抵抗７、８を含んで構成されている。また、スイッチング制御回路１は、例えば論理回路１０、スイッチング素子２１、電流検出回路２３、過電流検出回路２４、過電流判定回路２５、ソフトスタート回路２６、およびＰＷＭ（Pulse Width Modulation：パルス幅変調）回路２７を含み、端子３１ないし３４を備えた集積回路として構成されている。なお、以下においては、一例として、スイッチング素子２１がＰチャネルＭＯＳ（Metal-Oxide Semiconductor：金属酸化膜半導体）トランジスタである場合について説明する。

スイッチング素子２１のソースには、端子３１を介して入力電圧Ｖｉｎ（第１の直流電圧）が入力されている。また、ゲートには、論理回路１０からスイッチング信号ＳＷの反転信号が入力されている。そして、ドレインは、端子３２に接続されている。

過電流検出回路２４には、電流検出回路２３から検出電流Ｉ４が入力され、過電流検出回路２４からは、過電流検出信号ＤＴが出力されている。また、過電流判定回路２５には、過電流検出信号ＤＴが入力され、過電流判定回路２５から出力される過電流判定信号ＯＣは、論理回路１０に入力されている。

ソフトスタート回路２６には、論理回路１０から休止信号ＳＴおよび後述するカウンタ回路１２のカウント値ＣＮが入力されている。また、ソフトスタート回路２６からは、ソフトスタート信号ＳＳが出力されている。なお、ソフトスタート回路２６の構成についての詳細な説明は後述する。

ＰＷＭ回路２７には、帰還電圧Ｖｆｂ、過電流検出信号ＤＴ、およびソフトスタート信号ＳＳが入力されている。さらに、ＰＷＭ回路２７には、論理回路１０からクロック信号ＣＫ２（第２のクロック）が入力され、ＰＷＭ回路２７から出力されるＰＷＭ信号は、論理回路１０に入力されている。

以上のように、論理回路１０には、過電流判定信号ＯＣおよびＰＷＭ信号が入力され、論理回路１０からは、スイッチング信号ＳＷ、休止信号ＳＴ、カウント値ＣＮ、およびクロック信号ＣＫ２が出力されている。さらに、論理回路１０には、端子３４を介してイネーブル信号ＥＮが入力されている。なお、論理回路１０の構成についての詳細な説明は後述する。

ダイオード４は、アノードがグランド電位に接続され、カソードが端子３２に接続されている。また、コイル５は、一端が端子３２に接続され、他端がコンデンサ６の一端に接続されている。さらに、コンデンサ６の他端は、グランド電位に接続されている。そして、コイル５およびコンデンサ６の接続点は、出力電圧Ｖｏｕｔ（第２の直流電圧）を出力する、当該スイッチング電源回路の出力ノードとなっている。

抵抗７および８は、直列に接続され、抵抗７の一端が出力ノードに接続され、抵抗８の一端がグランド電位に接続されている。また、抵抗７および８の接続点は、端子３３に接続され、当該接続点の電圧が帰還電圧Ｖｆｂとしてスイッチング制御回路１に入力されている。

＝＝＝スイッチング電源回路全体の動作＝＝＝
次に、本実施形態におけるスイッチング電源回路全体の動作について説明する。
スイッチング素子２１は、２値信号であるスイッチング信号ＳＷの反転信号に応じて、入力電圧Ｖｉｎをスイッチングして交流電圧に変換する。また、スイッチング素子２１は、ＰチャネルＭＯＳトランジスタであるので、スイッチング信号ＳＷがハイ・レベルの間オンとなり、スイッチング信号ＳＷがロー・レベルの間オフとなる。さらに、ダイオード４、コイル５、およびコンデンサ６は、整流平滑回路を構成し、上記交流電圧を整流および平滑化して出力電圧Ｖｏｕｔを出力する。なお、コイル５に流れる電流Ｉ３は、スイッチング素子２１がオンの間流れる電流Ｉ１と、スイッチング素子２１がオフの間ダイオード４に流れるフライホイール電流Ｉ２との和となる。

電流検出回路２３は、例えばカレントミラー回路などを用いて、スイッチング素子２１に流れる電流Ｉ１を検出し、検出電流Ｉ４を出力する。また、過電流検出回路２４は、検出電流Ｉ４の電流値が基準電流値Ｉｒｅｆ（所定の電流値）に達したことを検出し、過電流検出信号ＤＴを出力する。例えば、過電流検出回路２４は、コンパレータなどを用いて、Ｉ４≦Ｉｒｅｆの間ロー・レベルとなり、Ｉ４＞Ｉｒｅｆの間ハイ・レベルとなる、パルス状の過電流検出信号ＤＴを出力する。このような過電流検出信号ＤＴを出力する電流検出回路２３および過電流検出回路２４は、例えば特許文献１の図１１と同様の構成とすることもできる。

過電流判定回路２５は、過電流検出信号ＤＴに基づいて、スイッチング素子２１に所定以上の電流が流れる過電流状態であるか否かを判定する。例えば、過電流判定回路２５は、カウンタ回路などを用いて、パルス状の過電流検出信号ＤＴが所定の回数入力された場合に、過電流状態であると判定し、パルス状の過電流判定信号ＯＣを出力する。一例として、当該所定の回数は、１５回とする。なお、過電流判定回路２５は、負荷短絡による帰還電圧Ｖｆｂの下降を検出するなど、他の方法を用いて、過電流状態であるか否かを判定してもよい。また、当該他の方法を組み合わせて用いてもよい。

抵抗７および８は、出力電圧Ｖｏｕｔを分圧し、帰還電圧Ｖｆｂを生成する。また、ＰＷＭ回路２７は、出力電圧Ｖｏｕｔが所望の電圧となるよう、帰還電圧Ｖｆｂに基づいてデューティ比が制御されたＰＷＭ信号を生成する。

なお、本実施形態のスイッチング電源回路では、ＰＷＭ回路２７は、クロック信号ＣＫ２の周波数ｆ２を有するＰＷＭ信号を生成している。また、過電流判定回路２５が過電流状態であると判定するまでの間の素子の過熱を抑制するため、過電流検出信号ＤＴがハイ・レベルとなる度にスイッチング素子２１をオフするようにＰＷＭ信号のデューティ比を制御している。

論理回路１０は、パルス状の過電流判定信号ＯＣが入力されると、ハイ・レベルの休止信号ＳＴを出力する。また、論理回路１０は、休止信号ＳＴのレベルに応じて、スイッチング素子２１をスイッチング制御するためのスイッチング信号ＳＷを生成する。なお、論理回路１０の動作についての詳細な説明は後述する。

ソフトスタート回路２６は、スイッチング電源回路の起動時に、徐々に電圧が上昇するソフトスタート信号ＳＳを生成する。また、当該ソフトスタート信号ＳＳは、ＰＷＭ回路２７に供給され、突入電流の抑制や、出力電圧Ｖｏｕｔのオーバーシュートの抑制に用いられる。さらに、ソフトスタート回路２６は、休止信号ＳＴが一旦ハイ・レベルとなった後に再びロー・レベルとなる再起動時にも、ソフトスタート信号ＳＳをＰＷＭ回路２７に供給する。なお、ソフトスタート回路２６の動作についての詳細な説明は後述する。

このようにして、本実施形態のスイッチング電源回路は、過電流状態であるか否かの判定結果を示す休止信号ＳＴに応じて、スイッチング素子２１をスイッチング制御し、出力電圧Ｖｏｕｔを出力する。

＝＝＝論理回路およびソフトスタート回路の構成＝＝＝
以下、図２を参照して、本実施形態における論理回路１０およびソフトスタート回路２６の構成について説明する。

本実施形態の論理回路１０は、例えばクロック発生回路１１ａ、カウンタ回路１２、ＡＮＤ回路（論理積回路）１３、１４、１６、ＲＳＦＦ（ＲＳ型フリップフロップ）１５、エッジ検出回路１７、およびＯＲ回路（論理和回路）１８を含んで構成されている。なお、論理回路１０のうち、ＡＮＤ回路１３、１４、１６、およびＲＳＦＦ１５が、スイッチング信号生成回路に相当する。

クロック発生回路１１ａには、イネーブル信号ＥＮおよび休止信号ＳＴが入力され、クロック発生回路１１ａからは、クロック信号ＣＫ１（第１のクロック）またはクロック信号ＣＫ２が出力されている。また、前述したように、クロック信号ＣＫ２は、ＰＷＭ回路２７に入力されている。

カウンタ回路１２のＣＫ入力（クロック入力）には、クロック信号ＣＫ１またはＣＫ２が入力され、ＣＬ入力（クリア入力）には、ＯＲ回路１８の出力信号が入力されている。また、カウンタ回路１２から出力されるカウント値ＣＮは、ソフトスタート回路２６に入力されている。さらに、カウンタ回路１２からは、カウント値ＣＮに応じたフルカウント信号ＦＬが出力されている。

ＡＮＤ回路１３には、フルカウント信号ＦＬおよび過電流判定信号ＯＣが入力されている。また、ＡＮＤ回路１４には、フルカウント信号ＦＬおよび休止信号ＳＴが入力されている。さらに、ＲＳＦＦ１５のＳ入力（セット入力）には、ＡＮＤ回路１３の出力信号が入力され、Ｒ入力（リセット入力）には、ＡＮＤ回路１４の出力信号が入力されている。そして、ＲＳＦＦ１５から出力される休止信号ＳＴは、ソフトスタート回路２６に入力されている。

ＡＮＤ回路１６には、休止信号ＳＴの反転信号およびＰＷＭ信号が入力され、ＡＮＤ回路１６からは、スイッチング信号ＳＷが出力されている。また、前述したように、スイッチング信号ＳＷの反転信号は、スイッチング素子２１のゲートに入力されている。

エッジ検出回路１７には、休止信号ＳＴが入力され、エッジ検出回路１７からは、エッジ検出信号ＥＧが出力されている。また、ＯＲ回路１８には、イネーブル信号ＥＮの反転信号およびエッジ検出信号ＥＧが入力されている。

ソフトスタート回路２６は、例えばＤＡＣ（Digital-Analog Converter：デジタル・アナログ変換回路）２６１、インバータ（反転回路）２６２、およびスイッチ回路２６３を含んで構成されている。
ＤＡＣ２６１には、カウンタ回路１２のカウント値ＣＮが入力され、ＤＡＣ２６１からは、スイッチ回路２６３を介して、ソフトスタート信号ＳＳが出力されている。また、前述したように、ソフトスタート信号ＳＳは、ＰＷＭ回路２７に入力されている。そして、休止信号ＳＴの反転信号は、スイッチ回路２６３をオン・オフ制御するための制御信号となっている。

＝＝＝論理回路およびソフトスタート回路の動作＝＝＝
次に、図３ないし図５を参照して、本実施形態における論理回路１０およびソフトスタート回路２６の動作について説明する。

図３は、イネーブル信号ＥＮがロー・レベルからハイ・レベルへと切り替わる、スイッチング電源回路の起動時の動作を示している。
イネーブル信号ＥＮがハイ・レベルとなると、クロック発生回路１１ａは、クロック信号ＣＫ２を出力する。また、休止信号ＳＴがロー・レベルに保持されているため、ＡＮＤ回路１６は、ＰＷＭ回路２７から入力されるＰＷＭ信号を、スイッチング信号ＳＷとしてそのまま出力する。

一方、カウンタ回路１２は、クロック信号ＣＫ２でカウントを開始し、カウント値ＣＮがフルカウント値ＭＸ２（第２の基準値）に達するまでカウントを継続する。また、ＤＡＣ２６１は、例えばＲ−２Ｒ抵抗ラダー回路などを用いて、カウント値ＣＮをアナログ信号に変換し、カウント値ＣＮに応じて徐々に電圧が上昇するソフトスタート信号ＳＳを生成する。さらに、休止信号ＳＴがロー・レベルに保持されているため、スイッチ回路２６３はオンとなり、ソフトスタート信号ＳＳは、ＰＷＭ回路２７に供給される。そして、カウント値ＣＮがフルカウント値ＭＸ２に達すると、フルカウント信号ＦＬはハイ・レベルとなる。

一例として、クロック信号ＣＫ２の周波数ｆ２を１０ｋＨｚとし、フルカウント値ＭＸ２を３１とすると、カウント値ＣＮがフルカウント値ＭＸ２に達するまでの時間は、３ｍｓ程度となる。なお、ソフトスタート期間は、カウント値ＣＮがフルカウント値ＭＸ２に達する前に終了してもよい。

このようにして、起動時のソフトスタート期間において、ソフトスタート回路２６は、ソフトスタート信号ＳＳの電圧を徐々に上昇させる。また、当該ソフトスタート期間において、ＰＷＭ回路２７は、帰還電圧Ｖｆｂとソフトスタート信号ＳＳの電圧との比較結果に基づいて、ＰＷＭ信号のデューティ比を制御している。そして、論理回路１０は、ＰＷＭ信号に等しいスイッチング信号ＳＷを出力し、スイッチング素子２１をスイッチング制御する。

図４は、負荷短絡などが発生し、過電流判定信号ＯＣがハイ・レベルとなる場合の動作を示している。なお、図４においては、休止信号ＳＴがハイ・レベルとなった後にエッジ検出信号ＥＧが出力されることを強調するため、エッジ検出信号ＥＧの立ち上がりエッジは、休止信号ＳＴの立ち上がりエッジより若干遅延されている。

負荷短絡などによって、検出電流Ｉ４の電流値が基準電流値Ｉｒｅｆまで上昇すると、過電流検出信号ＤＴはハイ・レベルとなる。また、過電流検出信号ＤＴがハイ・レベルとなる度にスイッチング素子２１をオフするように、ＰＷＭ信号およびスイッチング信号ＳＷがロー・レベルとなるため、過電流検出信号ＤＴは、再びロー・レベルとなる。さらに、過電流判定回路２５は、このようなパルス状の過電流検出信号ＤＴが１５回（所定の回数）入力されると、過電流状態であると判定し、パルス状の過電流判定信号ＯＣを出力する。そして、パルス状の過電流判定信号ＯＣが入力された時点で、フルカウント信号ＦＬがハイ・レベルとなっていると、ＲＳＦＦ１５のＳ入力がハイ・レベルとなるため、休止信号ＳＴはハイ・レベルとなる。

一方、エッジ検出回路１７は、休止信号ＳＴの立ち上がりエッジを検出し、パルス状のエッジ検出信号ＥＧを出力する。また、当該パルス状のエッジ検出信号ＥＧによってカウント値ＣＮがクリアされ、フルカウント信号ＦＬはロー・レベルとなる。さらに、休止信号ＳＴがハイ・レベルとなると、クロック発生回路１１ａは、周波数ｆ２より低い周波数ｆ１を有するクロック信号ＣＫ１を出力し、カウンタ回路１２は、クロック信号ＣＫ１でカウントを開始する。

なお、休止信号ＳＴがハイ・レベルの間、ＡＮＤ回路１６は、スイッチング信号ＳＷをロー・レベルに保持するため、スイッチング素子２１はオンされなくなり、コイル５に流れる電流Ｉ３は略０まで減少する。したがって、当該休止期間において、ＰＷＭ回路２７はＰＷＭ信号を出力しない構成としてもよく、また、周波数ｆ１を有するＰＷＭ信号を出力する構成としてもよい。さらに、ハイ・レベルの休止信号ＳＴによってスイッチ回路２６３はオフとなるが、休止期間において、ソフトスタート信号ＳＳをプルダウンする構成としても、プルアップする構成としてもよい。

このようにして、論理回路１０は、フルカウント信号ＦＬおよび過電流判定信号ＯＣがいずれもハイ・レベルとなると、ハイ・レベルの休止信号ＳＴによってスイッチング信号ＳＷをロー・レベルに保持し、スイッチング素子２１のスイッチング制御を休止する。また、ソフトスタート回路２６は、ソフトスタート信号ＳＳをプルダウンまたはプルアップする。

図５は、休止信号ＳＴがハイ・レベルからロー・レベルへと切り替わる、スイッチング電源回路の再起動時の動作を示している。なお、図５においては、休止信号ＳＴがロー・レベルとなった後にエッジ検出信号ＥＧが出力されることを強調するため、エッジ検出信号ＥＧの立ち上がりエッジは、休止信号ＳＴの立ち下がりエッジより若干遅延されている。

カウンタ回路１２は、クロック信号ＣＫ１でカウントを継続し、カウント値ＣＮがフルカウント値ＭＸ１（第１の基準値）に達すると、フルカウント信号ＦＬがハイ・レベルとなる。また、この時点で、休止信号ＳＴがハイ・レベルとなっているため、ＲＳＦＦ１５のＲ入力がハイ・レベルとなり、休止信号ＳＴは、再びロー・レベルとなる。

なお、本実施形態では、フルカウント値ＭＸ１は、フルカウント値ＭＸ２（＝３１）と等しくなっている。したがって、一例として、クロック信号ＣＫ１は、クロック信号ＣＫ２を３２分周して生成されるものとすると、休止信号ＳＴがハイ・レベルとなってから再びロー・レベルとなるまでの休止期間は、１００ｍｓ程度となる。

一方、エッジ検出回路１７は、休止信号ＳＴの立ち下がりエッジを検出し、パルス状のエッジ検出信号ＥＧを出力する。また、当該パルス状のエッジ検出信号ＥＧによってカウント値ＣＮがクリアされ、フルカウント信号ＦＬはロー・レベルとなる。さらに、休止信号ＳＴがロー・レベルとなると、クロック発生回路１１ａは、再びクロック信号ＣＫ２を出力し、カウンタ回路１２は、クロック信号ＣＫ２でカウントを開始する。そして、ロー・レベルの休止信号ＳＴによってスイッチ回路２６３が再びオンとなるため、起動時と同様に、ソフトスタート回路２６からＰＷＭ回路２７へのソフトスタート信号ＳＳの供給が開始され、スイッチング素子２１のスイッチング制御が再開される。

このようにして、休止信号ＳＴが一旦ハイ・レベルとなった後に再びロー・レベルとなると、起動時と同様に、ソフトスタート回路２６は、ソフトスタート信号ＳＳの供給を再開する。また、論理回路１０は、スイッチング素子２１のスイッチング制御を再開し、スイッチング電源回路が再起動する。

＜第２実施形態＞
＝＝＝論理回路の構成＝＝＝
本発明の第２の実施形態におけるスイッチング電源回路の構成および動作は、論理回路１０の構成および動作を除いて、第１実施形態のスイッチング電源回路の構成および動作と同様である。

以下、図６を参照して、本実施形態における論理回路１０の構成について説明する。なお、本実施形態におけるソフトスタート回路２６の構成は、第１実施形態のソフトスタート回路２６の構成と同様である。
本実施形態の論理回路１０は、例えばクロック発生回路１１ｂ、カウンタ回路１２、ＡＮＤ回路１３、１４、１６、ＲＳＦＦ１５、エッジ検出回路１７、ＯＲ回路１８、およびマルチプレクサ（選択回路）１９を含んで構成されている。

クロック発生回路１１ｂには、イネーブル信号ＥＮが入力され、クロック発生回路１１ｂからは、クロック信号ＣＫ２が出力されている。また、前述したように、クロック信号ＣＫ２は、ＰＷＭ回路２７に入力されている。なお、本実施形態では、当該クロック信号ＣＫ２が第１および第２のクロックのいずれにも相当する。

カウンタ回路１２のＣＫ入力には、クロック信号ＣＫ２が入力され、ＣＬ入力には、ＯＲ回路１８の出力信号が入力されている。また、カウンタ回路１２には、マルチプレクサ１９の出力信号も入力されている。さらに、前述したように、カウンタ回路１２から出力されるカウント値ＣＮは、ソフトスタート回路２６に入力されている。そして、カウンタ回路１２からは、カウント値ＣＮに応じたフルカウント信号ＦＬが出力されている。

ＡＮＤ回路１３には、フルカウント信号ＦＬおよび過電流判定信号ＯＣが入力されている。また、ＡＮＤ回路１４には、フルカウント信号ＦＬおよび休止信号ＳＴが入力されている。さらに、ＲＳＦＦ１５のＳ入力には、ＡＮＤ回路１３の出力信号が入力され、Ｒ入力には、ＡＮＤ回路１４の出力信号が入力されている。そして、前述したように、ＲＳＦＦ１５から出力される休止信号ＳＴは、ソフトスタート回路２６に入力されている。

ＡＮＤ回路１６には、休止信号ＳＴの反転信号およびＰＷＭ信号が入力され、ＡＮＤ回路１６からは、スイッチング信号ＳＷが出力されている。また、前述したように、スイッチング信号ＳＷの反転信号は、スイッチング素子２１のゲートに入力されている。

エッジ検出回路１７には、休止信号ＳＴが入力され、エッジ検出回路１７からは、エッジ検出信号ＥＧが出力されている。また、ＯＲ回路１８には、イネーブル信号ＥＮの反転信号およびエッジ検出信号ＥＧが入力されている。

マルチプレクサ１９のデータ入力には、フルカウント値ＭＸ１およびＭＸ２が入力され、選択制御入力には、休止信号ＳＴが入力されている。また、マルチプレクサ１９からは、フルカウント値ＭＸ１またはＭＸ２が出力されている。

＝＝＝論理回路およびソフトスタート回路の動作＝＝＝
次に、図７および図８を参照して、本実施形態における論理回路１０およびソフトスタート回路２６の動作について説明する。なお、本実施形態における起動時の動作は、第１実施形態における起動時の動作と同様である。

図７は、図４と同様に、過電流判定信号ＯＣがハイ・レベルとなる場合の動作を示している。
第１実施形態と同様に、過電流判定回路２５が過電流状態であると判定し、パルス状の過電流判定信号ＯＣを出力すると、論理回路１０は、ハイ・レベルの休止信号ＳＴを出力するとともに、スイッチング素子２１のスイッチング制御を休止する。また、ソフトスタート回路２６は、ソフトスタート信号ＳＳをプルダウンまたはプルアップする。

一方、本実施形態では、クロック発生回路１１ｂは、休止信号ＳＴがハイ・レベルとなっても、周波数ｆ２を有するクロック信号ＣＫ２を出力し続ける。したがって、カウンタ回路１２は、パルス状のエッジ検出信号ＥＧによってカウント値ＣＮがクリアされた後、再びクロック信号ＣＫ２でカウントを開始する。

図８は、図５と同様に、再起動時の動作を示している。
休止信号ＳＴがハイ・レベルの間、マルチプレクサ１９からカウンタ回路１２には、フルカウント値ＭＸ２より大きいフルカウント値ＭＸ１が入力されている。また、カウンタ回路１２は、クロック信号ＣＫ２でカウントを継続し、カウント値ＣＮがフルカウント値ＭＸ１に達すると、第１実施形態と同様に、休止信号ＳＴは、再びロー・レベルとなる。一例として、クロック信号ＣＫ２の周波数ｆ２が、第１実施形態と同様に、１０ｋＨｚである場合に、フルカウント値ＭＸ１を１０２３とすると、休止期間は１００ｍｓ程度となる。

一方、クロック発生回路１１ｂは、休止信号ＳＴがロー・レベルとなっても、依然としてクロック信号ＣＫ２を出力し続ける。また、カウンタ回路１２は、パルス状のエッジ検出信号ＥＧによってカウント値ＣＮがクリアされた後、再びクロック信号ＣＫ２でカウントを開始する。さらに、ロー・レベルの休止信号ＳＴによって、マルチプレクサ１９からカウンタ回路１２に再びフルカウント値ＭＸ２が入力されるようになり、スイッチ回路２６３が再びオンとなる。そして、起動時と同様に、ソフトスタート回路２６からＰＷＭ回路２７へのソフトスタート信号ＳＳの供給が開始され、スイッチング素子２１のスイッチング制御が再開される。

このようにして、本実施形態では、休止信号ＳＴがハイ・レベルの間、フルカウント値ＭＸ２より大きいフルカウント値ＭＸ１をカウンタ回路１２に入力することによって、第１実施形態と同等の休止期間を確保している。

前述したように、スイッチング制御回路１において、まず、過電流状態であるか否かを判定し、過電流状態であると判定した場合には、第１のクロック（第１実施形態においてはクロック信号ＣＫ１、第２実施形態においてはクロック信号ＣＫ２）でカウントされるカウント値ＣＮがフルカウント値ＭＸ１に達するまでの間スイッチング素子２１のスイッチング制御を休止し、過電流状態であると判定しない場合には、ＰＷＭ信号に応じてスイッチング素子２１をスイッチング制御することによって、応答性を低下させることなく、負荷短絡などによる素子の過熱を防止することができる。

また、起動時および再起動時に、第２のクロック（第１および第２実施形態において、クロック信号ＣＫ２）でカウントされるカウント値ＣＮに応じてソフトスタート信号ＳＳの電圧を徐々に上昇させることによって、再起動時の突入電流や出力電圧Ｖｏｕｔのオーバーシュートを抑制することができる。

また、第１実施形態のスイッチング制御回路１において、クロック信号ＣＫ１の周波数ｆ１をクロック信号ＣＫ２の周波数ｆ２より低くすることによって、スイッチング素子２１やコイル５などを放熱するための、ソフトスタート期間より十分に長い休止期間を確保することができる。

また、第２実施形態のスイッチング制御回路１において、フルカウント値ＭＸ１をフルカウント値ＭＸ２より大きくすることによって、第１実施形態と同等の休止期間を確保することができる。

また、過電流検出信号ＤＴが所定の回数入力された場合に過電流状態であると判定することによって、一時的な電流増大ではなく、継続的な負荷短絡などの発生を確実に判定することができる。

また、図１に示したスイッチング電源回路において、スイッチング制御回路１の出力を、ダイオード４、コイル５、およびコンデンサ６からなる整流平滑回路に入力することによって、入力電圧Ｖｉｎがスイッチングされた交流電圧を整流および平滑化して直流電圧である出力電圧Ｖｏｕｔを出力することができる。

なお、上記実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得るとともに、本発明にはその等価物も含まれる。

上記実施形態では、スイッチング制御回路１がハイサイドのスイッチング素子２１のみを有し、スイッチング素子２１がオフの間ダイオード４にフライホイール電流Ｉ２が流れるスイッチング電源回路について説明したが、これに限定されるものではない。例えば図９に示すように、スイッチング制御回路１がローサイドのスイッチング素子２２をさらに有し、スイッチング素子２１がオフの間オンとなるスイッチング素子２２にフライホイール電流Ｉ２が流れるスイッチング電源回路としてもよい。なお、図９において、スイッチング素子２１および２２のゲートには、いずれもスイッチング信号ＳＷが入力されているが、瞬間的に両方のスイッチング素子が同時にオンとなるのを防止するような構成とすることが望ましい。

１ スイッチング制御回路
４ ダイオード
５ コイル
６ コンデンサ
７、８ 抵抗
１０ 論理回路
１１ａ、１１ｂ クロック発生回路
１２ カウンタ回路
１３、１４、１６ ＡＮＤ回路（論理積回路）
１５ ＲＳＦＦ（ＲＳ型フリップフロップ）
１７ エッジ検出回路
１８ ＯＲ回路（論理和回路）
１９ マルチプレクサ（選択回路）
２１、２２ スイッチング素子
２３ 電流検出回路
２４ 過電流検出回路
２５ 過電流判定回路
２６ ソフトスタート回路
２７ ＰＷＭ（パルス幅変調）回路
３１、３２、３３、３４ 端子
２６１ ＤＡＣ（Digital-Analog Converter：デジタル・アナログ変換回路）
２６２ インバータ（反転回路）
２６３ スイッチ回路

Claims (6)

1. 第１の直流電圧をスイッチングするスイッチング素子と、
   前記スイッチング素子の出力電圧を整流および平滑化した第２の直流電圧に応じたデューティ比のパルス幅変調信号を生成するパルス幅変調回路と、
   前記スイッチング素子に所定以上の電流が流れる過電流状態であるか否かを判定する過電流判定回路と、
   前記過電流判定回路が前記過電流状態であると判定した場合に、カウント値が第１の基準値に達するまでの間第１のクロックでカウントするカウンタ回路と、
   前記過電流判定回路が前記過電流状態であると判定した場合には、前記カウンタ回路のカウント値が前記第１の基準値に達するまでの間前記スイッチング素子をオフし、前記過電流判定回路が前記過電流状態であると判定しない場合には、前記パルス幅変調信号に応じて前記スイッチング素子をスイッチング制御するスイッチング信号生成回路と、
   を有することを特徴とするスイッチング制御回路。
2. 起動時、および前記過電流判定回路が前記過電流状態であると判定した後に前記カウンタ回路のカウント値が前記第１の基準値に達した再起動時に、前記パルス幅変調回路にソフトスタート信号を供給するソフトスタート回路をさらに有し、
   前記カウンタ回路は、前記起動時および前記再起動時に、カウント値が第２の基準値に達するまでの間第２のクロックでカウントし、
   前記ソフトスタート信号は、前記カウンタ回路のカウント値に応じて徐々に電圧が上昇することを特徴とする請求項１に記載のスイッチング制御回路。
3. 前記第１のクロックの周波数は、前記第２のクロックの周波数より低いことを特徴とする請求項２に記載のスイッチング制御回路。
4. 前記第１の基準値は、前記第２の基準値より大きいことを特徴とする請求項２に記載のスイッチング制御回路。
5. 前記スイッチング素子に流れる電流値が所定の電流値に達したことを検出し、過電流検出信号を出力する過電流検出回路をさらに有し、
   前記過電流判定回路は、前記過電流検出信号が所定の回数入力された場合に、前記過電流状態であると判定することを特徴とする請求項１ないし請求項４の何れかに記載のスイッチング制御回路。
6. 請求項１ないし請求項５の何れかに記載のスイッチング制御回路と、
   前記スイッチング素子の出力電圧を整流および平滑化して前記第２の直流電圧を出力する整流平滑回路と、
   を備えることを特徴とするスイッチング電源回路。

Images