JP2011062041A - スイッチング制御回路およびスイッチング電源回路 - Google Patents

Abstract

【課題】 応答性を低下させることなく、負荷短絡などによる素子の過熱を防止する。
【解決手段】 スイッチング素子と、パルス幅変調信号を生成するパルス幅変調回路と、スイッチング素子に流れる電流値が所定の電流値に達したことを検出し、過電流検出信号を出力する過電流検出回路と、過電流検出信号に基づいて、過電流状態であるか否かを判定する過電流判定回路と、過電流判定回路が過電流状態であると判定した場合に、所定のクロックでカウントする第１のカウンタ回路と、過電流判定回路が過電流状態であると判定した場合には、第１のカウンタ回路のカウント値が第１の基準値に達するまでの間スイッチング素子をオフし、過電流判定回路が過電流状態であると判定しない場合には、パルス幅変調信号に応じてスイッチング素子をスイッチング制御するとともに、過電流検出信号に応じてスイッチング素子をオフするスイッチング信号生成回路と、を有する。
【選択図】 図１

Description

本発明は、スイッチング制御回路およびスイッチング電源回路に関する。

例えば特許文献１の図９に示されているようなスイッチング電源回路は、負荷短絡時などにスイッチング素子に所定以上の過電流が流れ、スイッチング素子やその他の素子が破損するのを防止する、過電流保護機能を一般に備えている。例えば特許文献１の図１０に示されている過電流保護回路は、スイッチング素子に流れる電流値が所定の電流値に達すると、スイッチング素子をオフに制御するように動作する。

また、上記の過電流保護回路には、電流重畳が発生するという不都合があるため、特許文献１では、起動時間が長くなったり、負荷急変に対する応答が遅くなったりすることなく、当該不都合を解消する方法が開示されている。特許文献１の図２および図５に示されている過電流保護回路では、過電流保護動作時に、ダイオードやローサイドのスイッチング素子に流れるフライホイール電流が略０になるまで、ハイサイドのスイッチング素子のオンを停止する制御を行っている。

このようにして、スイッチング素子に流れる電流値を監視し、過電流を検出すると、その都度スイッチング素子をオフすることによって、オン時間を相対的に短くし、素子の破損を防止することができる。

特開２００４−３６４４８８号公報

しかしながら、上記のような過電流保護方法では、負荷短絡が継続している場合であっても、一時的に電流が増大した場合と同様に、スイッチング素子が比較的短時間で再びオンとなる。そのため、継続的な負荷短絡時には、スイッチング素子がオンとなる度に過電流が流れ、スイッチング素子やコイル（インダクタ）などが十分に放熱できない場合もある。

また、スイッチング電源回路を集積回路として構成する場合には、集積回路が所定以上に過熱すると、十分に放熱されるまでの間スイッチング素子をオフする、過熱保護機能を備えることが一般的である。しかしながら、この場合であっても、コイルは通常外付け部品となるため、コイルが過熱し、焼損してしまう場合もある。

前述した課題を解決する主たる本発明は、第１の直流電圧をスイッチングするスイッチング素子と、前記スイッチング素子の出力電圧を整流および平滑化した第２の直流電圧に応じたデューティ比のパルス幅変調信号を生成するパルス幅変調回路と、前記スイッチング素子に流れる電流値が所定の電流値に達したことを検出し、過電流検出信号を出力する過電流検出回路と、前記過電流検出信号に基づいて、前記スイッチング素子に所定以上の電流が流れる過電流状態であるか否かを判定する過電流判定回路と、前記過電流判定回路が前記過電流状態であると判定した場合に、所定のクロックでカウントする第１のカウンタ回路と、前記過電流判定回路が前記過電流状態であると判定した場合には、前記第１のカウンタ回路のカウント値が第１の基準値に達するまでの間前記スイッチング素子をオフし、前記過電流判定回路が前記過電流状態であると判定しない場合には、前記パルス幅変調信号に応じて前記スイッチング素子をスイッチング制御するとともに、前記過電流検出信号に応じて前記スイッチング素子をオフするスイッチング信号生成回路と、を有することを特徴とするスイッチング制御回路である。

本発明の他の特徴については、添付図面及び本明細書の記載により明らかとなる。

本発明によれば、スイッチング電源回路の応答性を低下させることなく、負荷短絡などによる素子の過熱を防止することができる。

本発明の一実施形態におけるスイッチング電源回路全体の構成を示す回路ブロック図である。 論理回路１０の具体的な構成の一例を示す回路ブロック図である。 過電流検出信号ＤＴがハイ・レベルとなる場合のスイッチング電源回路の動作を説明する図である。 カウンタ回路１２のカウント値ＣＮ２がフルカウント値ＭＸ２に達する場合のスイッチング電源回路の動作を説明する図である。 カウンタ回路１３のカウント値ＣＮ１がフルカウント値ＭＸ１に達する場合のスイッチング電源回路の動作を説明する図である。 本発明のスイッチング電源回路全体の他の構成例を示す回路ブロック図である。

本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。

＝＝＝スイッチング電源回路全体の構成＝＝＝
以下、図１を参照して、本発明の一実施形態におけるスイッチング電源回路全体の構成について説明する。
図１に示されているスイッチング電源回路は、スイッチング制御回路１、ダイオード４、コイル５、コンデンサ６、および抵抗７、８を含んで構成されている。また、スイッチング制御回路１は、例えば論理回路１０、スイッチング素子２１、電流検出回路２３、過電流検出回路２４、コンパレータ２５、ソフトスタート回路２６、およびＰＷＭ（Pulse Width Modulation：パルス幅変調）回路２７を含み、端子３１ないし３３を備えた集積回路として構成されている。なお、以下においては、一例として、スイッチング素子２１がＰチャネルＭＯＳ（Metal-Oxide Semiconductor：金属酸化膜半導体）トランジスタである場合について説明する。

スイッチング素子２１のソースには、端子３１を介して入力電圧Ｖｉｎ（第１の直流電圧）が入力されている。また、ゲートには、論理回路１０からスイッチング信号ＳＷの反転信号が入力されている。そして、ドレインは、端子３２に接続されている。
過電流検出回路２４には、電流検出回路２３から検出電流Ｉ４が入力されている。また、過電流検出回路２４から出力される過電流検出信号ＤＴは、論理回路１０に入力されている。
コンパレータ２５の反転入力には、端子３３を介して帰還電圧Ｖｆｂが入力され、非反転入力には、基準電圧Ｖｒｅｆが印加されている。また、コンパレータ２５から出力される低電圧検出信号ＬＶは、論理回路１０に入力されている。
ソフトスタート回路２６には、論理回路１０から休止信号ＳＴが入力され、ソフトスタート回路２６からは、ソフトスタート信号ＳＳが出力されている。また、ＰＷＭ回路２７には、帰還電圧Ｖｆｂおよびソフトスタート信号ＳＳが入力されている。そして、ＰＷＭ回路２７から出力されるパルス信号ＰＬ１およびＰＬ２は、論理回路１０に入力されている。

以上のように、論理回路１０には、過電流検出信号ＤＴ、低電圧検出信号ＬＶ、およびパルス信号ＰＬ１、ＰＬ２が入力され、論理回路１０からは、スイッチング信号ＳＷおよび休止信号ＳＴが出力されている。なお、論理回路１０の構成についての詳細な説明は後述する。

ダイオード４は、アノードがグランド電位に接続され、カソードが端子３２に接続されている。また、コイル５は、一端が端子３２に接続され、他端がコンデンサ６の一端に接続されている。さらに、コンデンサ６の他端は、グランド電位に接続されている。そして、コイル５およびコンデンサ６の接続点は、出力電圧Ｖｏｕｔ（第２の直流電圧）を出力する、当該スイッチング電源回路の出力ノードとなっている。

抵抗７および８は、直列に接続され、抵抗７の一端が出力ノードに接続され、抵抗８の一端がグランド電位に接続されている。また、抵抗７および８の接続点は、端子３３に接続され、当該接続点の電圧が帰還電圧Ｖｆｂとしてスイッチング制御回路１に入力されている。

＝＝＝スイッチング電源回路全体の動作の概略＝＝＝
次に、本実施形態におけるスイッチング電源回路全体の動作の概略について説明する。
スイッチング素子２１は、２値信号であるスイッチング信号ＳＷの反転信号に応じて、入力電圧Ｖｉｎをスイッチングして交流電圧に変換する。また、スイッチング素子２１は、ＰチャネルＭＯＳトランジスタであるので、スイッチング信号ＳＷがハイ・レベルの間オンとなり、スイッチング信号ＳＷがロー・レベルの間オフとなる。さらに、ダイオード４、コイル５、およびコンデンサ６は、整流平滑回路を構成し、上記交流電圧を整流および平滑化して出力電圧Ｖｏｕｔを出力する。なお、コイル５に流れる電流Ｉ３は、スイッチング素子２１がオンの間流れる電流Ｉ１と、スイッチング素子２１がオフの間ダイオード４に流れるフライホイール電流Ｉ２との和となる。

電流検出回路２３は、例えばカレントミラー回路などを用いて、スイッチング素子２１に流れる電流Ｉ１を検出し、検出電流Ｉ４を出力する。また、過電流検出回路２４は、検出電流Ｉ４の電流値が基準電流値Ｉｒｅｆ（所定の電流値）に達したことを検出し、過電流検出信号ＤＴを出力する。例えば、過電流検出回路２４は、コンパレータなどを用いて、Ｉ４≦Ｉｒｅｆの間ロー・レベルとなり、Ｉ４＞Ｉｒｅｆの間ハイ・レベルとなる過電流検出信号ＤＴを出力する。このような過電流検出信号ＤＴを出力する電流検出回路２３および過電流検出回路２４は、例えば特許文献１の図１１と同様の構成とすることもできる。

抵抗７および８は、出力電圧Ｖｏｕｔを分圧し、帰還電圧Ｖｆｂを生成する。また、コンパレータ２５は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとを比較し、低電圧検出信号ＬＶを出力する。例えば、コンパレータ２５は、Ｖｆｂ＞Ｖｒｅｆの間ロー・レベルとなり、Ｖｆｂ≦Ｖｒｅｆの間ハイ・レベルとなる低電圧検出信号ＬＶを出力する。したがって、コンパレータ２５は、出力電圧Ｖｏｕｔが所定の電圧以下である場合に、ハイ・レベルの低電圧検出信号ＬＶを出力する、低電圧検出回路である。

ＰＷＭ回路２７は、出力電圧Ｖｏｕｔが所望の電圧となるよう、帰還電圧Ｖｆｂに基づいてデューティ比が制御されたＰＷＭ信号を生成する。また、当該ＰＷＭ信号は、論理回路１０において、検出電流Ｉ４の電流値が基準電流値Ｉｒｅｆに達しない通常時におけるスイッチング素子２１のスイッチング制御に用いられる。

なお、本実施形態のスイッチング電源回路では、後述する論理回路１０の具体的な構成に応じて、ＰＷＭ信号の代わりに、ＰＷＭ信号の立ち上がりエッジまたは立ち下がりエッジに対応するパルス信号ＰＬ１およびＰＬ２が論理回路１０に入力されている。パルス信号ＰＬ１は、例えば発振回路などから出力される所定周波数のパルスであり、スイッチング素子をオンするタイミングを示すパルスである。一方、パルス信号ＰＬ２は、例えば、出力電圧Ｖｏｕｔを所望の電圧に制御するのに必要な分だけスイッチング素子２１に電流Ｉ１が流れたと判定された場合に発生するパルスであり、通常時にスイッチング素子をオフするタイミングを示すパルスである。

論理回路１０は、過電流検出信号ＤＴおよび低電圧検出信号ＬＶに基づいて、スイッチング素子２１に所定以上の電流が流れる過電流状態であるか否かを判定し、過電流状態であると判定した場合に、ハイ・レベルの休止信号ＳＴを出力する。また、論理回路１０は、休止信号ＳＴのレベルに応じて、スイッチング素子２１をスイッチング制御するためのスイッチング信号ＳＷを生成する。なお、論理回路１０の動作についての詳細な説明は後述する。

ソフトスタート回路２６は、スイッチング電源回路の起動時に、徐々に電圧が上昇するソフトスタート信号ＳＳを生成する。また、当該ソフトスタート信号ＳＳは、ＰＷＭ回路２７に供給され、突入電流の抑制や、出力電圧Ｖｏｕｔのオーバーシュートの抑制に用いられる。さらに、ソフトスタート回路２６は、休止信号ＳＴが一旦ハイ・レベルとなった後に再びロー・レベルとなる再起動時にも、ソフトスタート信号ＳＳをＰＷＭ回路２７に供給する。

このようにして、本実施形態のスイッチング電源回路は、過電流状態であるか否かの判定結果を示す休止信号ＳＴに応じて、スイッチング素子２１をスイッチング制御するためのスイッチング信号ＳＷを生成する。以下、一例として、このような休止信号ＳＴおよびスイッチング信号ＳＷを出力する論理回路１０の具体的な構成を示すとともに、スイッチング電源回路の動作の具体例について説明する。

＝＝＝論理回路の構成の一例＝＝＝
以下、図２を参照して、論理回路１０の構成について説明する。
論理回路１０は、例えばＲＳＦＦ（ＲＳ型フリップフロップ）１１、カウンタ回路１２、１３、およびＡＮＤ回路（論理積回路）１４、１５を含んで構成されている。

ＲＳＦＦ１１は、２つのＳ入力（セット入力）および１つのＲ入力（リセット入力）を備えている。また、Ｓ入力には、過電流検出信号ＤＴおよびパルス信号ＰＬ２が入力され、Ｒ入力には、パルス信号ＰＬ１が入力されている。

カウンタ回路１２（第２のカウンタ回路）のＣＫ入力（クロック入力）には、過電流検出信号ＤＴが入力され、ＣＬ入力（クリア入力）には、パルス信号ＰＬ２が入力されている。また、カウンタ回路１２からは、カウント値ＣＮ２に応じて、フルカウント信号ＦＬ２が出力されている。

カウンタ回路１３（第１のカウンタ回路）のＣＫ入力には、クロック信号ＣＫ１（所定のクロック）が入力され、ＣＬ入力には、フルカウント信号ＦＬ２の反転信号が入力されている。また、カウンタ回路１３からは、カウント値ＣＮ１に応じて、フルカウント信号ＦＬ１が出力されている。

ＡＮＤ回路１４には、低電圧検出信号ＬＶ、フルカウント信号ＦＬ２、およびフルカウント信号ＦＬ１の反転信号が入力されている。また、ＡＮＤ回路１５には、休止信号ＳＴの反転信号およびＲＳＦＦ１１の反転出力信号が入力されている。そして、ＡＮＤ回路１４および１５からそれぞれ出力される休止信号ＳＴおよびスイッチング信号ＳＷは、当該論理回路１０から出力されている。

＝＝＝スイッチング電源回路の動作の具体例＝＝＝
以下、スイッチング電源回路の動作の具体例について説明する。
まず、通常時の動作について説明する。なお、通常時には、検出電流Ｉ４の電流値が基準電流値Ｉｒｅｆに達しないため、過電流検出信号ＤＴは、ハイ・レベルとならず、ロー・レベルに保持される。

ＲＳＦＦ１１の反転出力信号は、パルス信号ＰＬ１のタイミングでハイ・レベルとなり、パルス信号ＰＬ２のタイミングでロー・レベルとなる。また、過電流検出信号ＤＴがロー・レベルに保持されているため、カウンタ回路１２はカウントせず、フルカウント信号ＦＬ２は、ロー・レベルに保持される。さらに、フルカウント信号ＦＬ２がロー・レベルに保持されているため、ＡＮＤ回路１４から出力される休止信号ＳＴは、ロー・レベルに保持される。したがって、ＡＮＤ回路１５から出力されるスイッチング信号ＳＷは、ＲＳＦＦ１１の反転出力信号と等しくなる。

このようにして、通常時において、論理回路１０は、パルス信号ＰＬ１およびＰＬ２のタイミングでレベルが切り替わるスイッチング信号ＳＷを出力し、スイッチング素子２１は、当該タイミングでオンとオフとが切り替わる。また、この場合のスイッチング素子２１の動作は、ＰＷＭ回路２７からＰＷＭ信号を直接スイッチング素子２１のゲートに入力した場合と同様である。なお、論理回路１０のうち、ＲＳＦＦ１１およびＡＮＤ回路１５が、スイッチング信号生成回路に相当する。

次に、過電流検出信号ＤＴがハイ・レベルとなる場合として、図３ないし図５を参照して、負荷短絡時の動作について説明する。なお、前述したように、検出電流Ｉ４は、スイッチング素子２１に流れる電流Ｉ１を検出したものであるが、図３ないし図５においては、ダイオード４に流れるフライホイール電流Ｉ２に相当する検出電流についても一点鎖線で示されている。

図３は、負荷短絡が発生し、過電流検出信号ＤＴがハイ・レベルとなる場合の動作を示している。
負荷短絡が発生すると、出力電圧Ｖｏｕｔが引き下げられ、出力電圧Ｖｏｕｔを分圧した帰還電圧Ｖｆｂも下降する。そして、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ以下まで下降すると、低電圧検出信号ＬＶがハイ・レベルとなる。一例として、基準電圧Ｖｒｅｆは、数百ｍＶ程度とする。

一方、負荷短絡によって検出電流Ｉ４の電流値が上昇し、基準電流値Ｉｒｅｆに達すると、スイッチング素子２１に必要な分だけ電流Ｉ１が流れたと判定される前に、すなわち、パルス信号ＰＬ２が発生する前に過電流検出信号ＤＴがハイ・レベルとなる。また、スイッチング信号ＳＷは、過電流検出信号ＤＴがハイ・レベルとなるタイミングでロー・レベルとなり、スイッチング素子２１をオフする。さらに、過電流検出信号ＤＴは、スイッチング素子２１がオフとなると再びロー・レベルとなるため、パルス状の信号となる。そして、カウンタ回路１２は、当該パルス状の過電流検出信号ＤＴが入力される度にカウントし、カウント値ＣＮ２が増加する。

このようにして、論理回路１０は、過電流検出信号ＤＴがハイ・レベルとなる度に、スイッチング素子２１をオフするとともに、カウント値ＣＮ２を増加させる。なお、一時的な電流増大の場合には、検出電流Ｉ４の電流値が基準電流値Ｉｒｅｆに達しなくなると、カウンタ回路１２は、カウントしなくなり、再びパルス信号ＰＬ２が入力されるタイミングでカウント値ＣＮ２がクリアされる。一方、継続的な負荷短絡時には、カウンタ回路１２は、カウント値ＣＮ２がフルカウント値ＭＸ２（第２の基準値）に達するまでカウントを継続する。一例として、カウンタ回路１２を４ビットのバイナリカウンタとすると、フルカウント値ＭＸ２は、１５（２進数で１１１１）となる。

図４は、カウンタ回路１２のカウント値ＣＮ２がフルカウント値ＭＸ２（＝１５）に達する場合の動作を示している。
カウント値ＣＮ２がフルカウント値ＭＸ２に達すると、フルカウント信号ＦＬ２はハイ・レベルとなる。また、この時点で、低電圧検出信号ＬＶがハイ・レベルとなっており、フルカウント信号ＦＬ１がロー・レベルに保持されているため、休止信号ＳＴはハイ・レベルとなる。そして、休止信号ＳＴがハイ・レベルの間、スイッチング信号ＳＷはロー・レベルに保持され、スイッチング素子２１はオンされなくなるため、コイル５に流れる電流Ｉ３は略０まで減少する。なお、休止信号ＳＴがハイ・レベルの間、ＰＷＭ回路２７を停止させ、パルス信号ＰＬ１およびＰＬ２が論理回路１０に入力されない構成としてもよい。

一方、フルカウント信号ＦＬ２がハイ・レベルとなると、カウンタ回路１３は、クロック信号ＣＫ１でカウントを開始し、カウント値ＣＮ１が増加する。そして、カウンタ回路１３は、カウント値ＣＮ１がフルカウント値ＭＸ１（第１の基準値）に達するまでカウントを継続する。一例として、カウンタ回路１３を８ビットのバイナリカウンタとすると、フルカウント値ＭＸ１は、２５５（２進数で１１１１１１１１）となる。なお、休止信号ＳＴがハイ・レベルの間のみ、クロック信号ＣＫ１がカウンタ回路１３に供給される構成としてもよい。

このようにして、論理回路１０は、低電圧検出信号ＬＶおよびフルカウント信号ＦＬ２がいずれもハイ・レベルとなると、過電流状態であると判定し、スイッチング素子２１のスイッチング制御を休止するとともに、ハイ・レベルの休止信号ＳＴを出力する。なお、スイッチング制御回路１のうち、コンパレータ２５、カウンタ回路１２、およびＡＮＤ回路１４が、過電流判定回路に相当する。

図５は、カウンタ回路１３のカウント値ＣＮ１がフルカウント値ＭＸ１（＝２５５）に達する場合の動作を示している。

カウント値ＣＮ１がフルカウント値ＭＸ１に達すると、フルカウント信号ＦＬ１はハイ・レベルとなるため、休止信号ＳＴは再びロー・レベルとなる。また、休止信号ＳＴがロー・レベルとなると、ソフトスタート回路２６は、再起動のため、ソフトスタート信号ＳＳの電圧を徐々に上昇させ、ＰＷＭ回路２７にＰＷＭ信号の生成を再開させる。さらに、論理回路１０は、通常時と同様に、パルス信号ＰＬ１およびＰＬ２のタイミングでレベルが切り替わるスイッチング信号ＳＷを出力し、スイッチング素子２１のスイッチング制御を再開する。そして、出力電圧Ｖｏｕｔおよび帰還電圧Ｖｆｂは次第に上昇し、低電圧検出信号ＬＶは再びロー・レベルとなる。

一方、カウント値ＣＮ２は、再びパルス信号ＰＬ２が入力されるタイミングでクリアされるため、フルカウント信号ＦＬ２は再びロー・レベルとなる。また、フルカウント信号ＦＬ２がロー・レベルとなると、カウント値ＣＮ１がクリアされるため、フルカウント信号ＦＬ１も再びロー・レベルとなる。

このようにして、論理回路１０は、休止信号ＳＴがハイ・レベルとなった後に、フルカウント信号ＦＬ１がハイ・レベルとなると、再びロー・レベルの休止信号ＳＴを出力し、スイッチング素子２１のスイッチング制御を再開する。なお、休止信号ＳＴがハイ・レベルとなってから、フルカウント信号ＦＬ１がハイ・レベルとなるまでの休止期間は、クロック信号ＣＫ１の周波数とフルカウント値ＭＸ１とによって決定される。一例として、フルカウント値ＭＸ１が２５５である場合に、クロック信号ＣＫ１の周波数を２ｋＨｚとすると、休止期間は１００ｍｓ程度となる。

前述したように、スイッチング制御回路１において、まず、過電流状態であるか否かを判定し、過電流状態であると判定した場合には、フルカウント信号ＦＬ１がハイ・レベルとなるまでの間スイッチング素子２１のスイッチング制御を休止し、過電流状態であると判定しない場合には、パルス信号ＰＬ１およびＰＬ２のタイミングでスイッチング素子２１をスイッチング制御するとともに、過電流検出信号ＤＴがハイ・レベルとなる度にスイッチング素子２１をオフすることによって、応答性を低下させることなく、負荷短絡などによる素子の過熱を防止することができる。

また、過電流検出信号ＤＴがハイ・レベルとなる度に増加するカウント値ＣＮ２がフルカウント値ＭＸ２に達した場合に過電流状態であると判定することによって、一時的な電流増大の場合には、スイッチング素子２１のスイッチング制御が休止されないようにすることができる。

また、過電流状態であるか否かを判定において、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ以下である場合にハイ・レベルとなる低電圧検出信号ＬＶをさらに用いることによって、ことによって、出力電圧Ｖｏｕｔが下降する負荷短絡の発生を確実に判定することができる。

また、クロック信号ＣＫ１に応じて増加するカウント値ＣＮ１がフルカウント値ＭＸ１に達し、休止信号ＳＴが再びロー・レベルとなった場合に、ソフトスタート信号ＳＳの電圧を徐々に上昇させることによって、再起動時の突入電流や出力電圧Ｖｏｕｔのオーバーシュートを抑制することができる。

また、図１に示したスイッチング電源回路において、スイッチング制御回路１の出力を、ダイオード４、コイル５、およびコンデンサ６からなる整流平滑回路に入力することによって、入力電圧Ｖｉｎがスイッチングされた交流電圧を整流および平滑化して直流電圧である出力電圧Ｖｏｕｔを出力することができる。

なお、上記実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得るとともに、本発明にはその等価物も含まれる。

上記実施形態では、スイッチング制御回路１がハイサイドのスイッチング素子２１のみを有し、スイッチング素子２１がオフの間ダイオード４にフライホイール電流Ｉ２が流れるスイッチング電源回路について説明したが、これに限定されるものではない。例えば図６に示すように、スイッチング制御回路１がローサイドのスイッチング素子２２をさらに有し、スイッチング素子２１がオフの間オンとなるスイッチング素子２２にフライホイール電流Ｉ２が流れるスイッチング電源回路としてもよい。なお、図６において、スイッチング素子２１および２２のゲートには、いずれもスイッチング信号ＳＷが入力されているが、瞬間的に両方のスイッチング素子が同時にオンとなるのを防止するような構成とすることが望ましい。

１ スイッチング制御回路
４ ダイオード
５ コイル
６ コンデンサ
７、８ 抵抗
１０ 論理回路
１１ ＲＳＦＦ（ＲＳ型フリップフロップ）
１２、１３ カウンタ回路
１４、１５ ＡＮＤ回路（論理積回路）
２１、２２ スイッチング素子
２３ 電流検出回路
２４ 過電流検出回路
２５ コンパレータ（低電圧検出回路）
２６ ソフトスタート回路
２７ ＰＷＭ（パルス幅変調）回路
３１、３２、３３ 端子

Claims (5)

1. 第１の直流電圧をスイッチングするスイッチング素子と、
   前記スイッチング素子の出力電圧を整流および平滑化した第２の直流電圧に応じたデューティ比のパルス幅変調信号を生成するパルス幅変調回路と、
   前記スイッチング素子に流れる電流値が所定の電流値に達したことを検出し、過電流検出信号を出力する過電流検出回路と、
   前記過電流検出信号に基づいて、前記スイッチング素子に所定以上の電流が流れる過電流状態であるか否かを判定する過電流判定回路と、
   前記過電流判定回路が前記過電流状態であると判定した場合に、所定のクロックでカウントする第１のカウンタ回路と、
   前記過電流判定回路が前記過電流状態であると判定した場合には、前記第１のカウンタ回路のカウント値が第１の基準値に達するまでの間前記スイッチング素子をオフし、前記過電流判定回路が前記過電流状態であると判定しない場合には、前記パルス幅変調信号に応じて前記スイッチング素子をスイッチング制御するとともに、前記過電流検出信号に応じて前記スイッチング素子をオフするスイッチング信号生成回路と、
   を有することを特徴とするスイッチング制御回路。
2. 前記過電流判定回路は、前記過電流検出信号が入力される度にカウントする第２のカウンタ回路を含み、前記第２のカウンタ回路のカウント値が第２の基準値に達した場合に、前記過電流状態であると判定することを特徴とする請求項１に記載のスイッチング制御回路。
3. 前記過電流判定回路は、前記第２の直流電圧が所定の電圧以下である場合に、低電圧検出信号を出力する低電圧検出回路を含み、前記過電流検出信号および前記低電圧検出信号に基づいて、前記過電流状態であるか否かを判定することを特徴とする請求項１または請求項２に記載のスイッチング制御回路。
4. 前記第１のカウンタ回路のカウント値が前記第１の基準値に達した場合に、徐々に電圧が上昇するソフトスタート信号を前記パルス幅変調回路に供給するソフトスタート回路をさらに有することを特徴とする請求項１ないし請求項３の何れかに記載のスイッチング制御回路。
5. 請求項１ないし請求項４の何れかに記載のスイッチング制御回路と、
   前記スイッチング素子の出力電圧を整流および平滑化して前記第２の直流電圧を出力する整流平滑回路と、
   を備えることを特徴とするスイッチング電源回路。

Images