JP2008067454A

JP2008067454A - Ｄｃ／ｄｃコンバータ

Info

Publication number: JP2008067454A
Application number: JP2006240912A
Authority: JP
Inventors: Seiki Umemoto; 清貴梅本; Masaru Sakai; 優酒井
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2006-09-06
Filing date: 2006-09-06
Publication date: 2008-03-21

Abstract

【課題】本発明は、インダクタのＬ値に依存することなく、迅速に出力電圧を低下させることが可能なＤＣ／ＤＣコンバータを提供することを目的とする。
【解決手段】本発明に係るＤＣ／ＤＣコンバータは、入力電圧Ｖｉｎの印加端と接地端との間に直列接続されたスイッチ素子Ｎ１及び整流素子Ｎ２と；一端がスイッチ素子Ｎ１と整流素子Ｎ２との接続ノードに接続され、他端が出力電圧Ｖｏｕｔの引出端に接続されたインダクタＬと；出力電圧Ｖｏｕｔの引出端と接地端との間に接続された平滑コンデンサＣと；出力電圧Ｖｏｕｔの引出端と接地端との間に接続され、所定の制御信号に応じて、インダクタＬを介さない出力電圧Ｖｏｕｔの放電経路を形成する放電回路Ｎ３と、を有して成る構成とされている。
【選択図】図１

Description

本発明は、直流の入力電圧から所望の出力電圧を生成するＤＣ／ＤＣコンバータに関するものである。

図４は、ＤＣ／ＤＣコンバータの一従来例を示す回路図である。

本図に示したＤＣ／ＤＣコンバータは、入力電圧Ｖｉｎの印加端と接地端との間に直列接続された電界効果トランジスタＮ１、Ｎ２を交互にオン／オフさせることで、両トランジスタＮ１、Ｎ２の接続ノードからＬＣフィルタを介して所望の出力電圧Ｖｏｕｔを生成する同期整流方式の降圧型ＤＣ／ＤＣコンバータである。

上記従来のＤＣ／ＤＣコンバータにおいて、負荷Ｚの動作状態の急変に伴い、これに流れる出力電流Ｉｏｕｔが急激に低下した場合には、平滑コンデンサＣへの充電電流が過大となって、出力電圧Ｖｏｕｔが上昇する（図５の時刻ｘ１を参照）。

そこで、従来のＤＣ／ＤＣコンバータには、出力電圧Ｖｏｕｔの異常上昇に起因する他のアプリケーションの破壊を防止するための機能として、過電圧保護機能が備えられていた。より具体的に述べると、従来のＤＣ／ＤＣコンバータは、出力電圧Ｖｏｕｔが所定の上限電圧値Ｖｔｈに達したときにトランジスタＮ２をオン状態（ゲート電圧Ｇ２をハイレベル）として、インダクタＬを介する出力電圧Ｖｏｕｔの放電経路を形成し、出力電圧Ｖｏｕｔの上昇を抑える構成とされていた（図５の時刻ｘ２を参照）。

なお、上記に関連するその他の従来技術として、特許文献１には、入力した直流電圧を所定の出力電圧に変換するＤＣ／ＤＣコンバータであって、直流電源と接地間に直列接続されて配置された主スイッチング素子及び整流用スイッチング素子と、前記主スイッチング素子と前記整流用スイッチング素子の接続点に一端が接続されたインダクタと、該インダクタの他端に接続された平滑手段と、前記出力電圧を制御するために前記主スイッチング素子と前記整流用スイッチング素子とを所定のオンオフ時間比で交互にオン／オフ動作させる制御回路と、前記出力電圧の過電圧状態を検出し、過電圧状態が検出されたときに所定の抵抗値を有する抵抗回路を前記整流用スイッチング素子に並列に接続する過電圧保護回路と、を有することを特徴とするＤＣ／ＤＣコンバータが開示・提案されている。
特開２００６−４２５７６号公報

確かに、出力電圧Ｖｏｕｔが所定の上限電圧値Ｖｔｈに達したときにトランジスタＮ２をオン状態とし、インダクタＬを介する出力電圧Ｖｏｕｔの放電経路を形成する上記従来構成であれば、負荷急変時における出力電圧Ｖｏｕｔの意図しない上昇をある程度まで抑えることが可能である。

しかしながら、上記の従来構成では、インダクタＬを介して出力電圧Ｖｏｕｔの放電が行われるため、その放電時間がインダクタＬのＬ値に依存して決まってしまい、かつ、コイル電流ＩＬが０［Ａ］以下になるまでの期間Ｔ１は、出力電圧Ｖｏｕｔが依然として上昇し続けるため、出力電圧Ｖｏｕｔが過電圧保護機能で定められた上限値ＶｔｈよりもさらにΔＶだけ高電位となり、他のアプリケーションに対する信頼性が低下していた。

なお、インダクタＬのＬ値を小さく設計すれば、上記の期間Ｔ１を短縮して、出力電圧Ｖｏｕｔの過剰上昇分ΔＶを抑制することが可能である。しかしながら、このような設計変更では、出力電圧Ｖｏｕｔのリップルが大きくなるため、負荷Ｚの通常動作に不具合を生じさせないように、トランジスタＮ１、Ｎ２のスイッチング周波数を高速化せざるを得ず、スイッチングロスが増大して、効率が低下する結果となっていた。

また、特許文献１の従来技術では、ディスチャージ用の抵抗回路がインダクタよりもスイッチ側に接続されていたので、上記の課題は何ら解消されていなかった。

本発明は、上記の問題点に鑑み、インダクタのＬ値に依存することなく、迅速に出力電圧を低下させることが可能なＤＣ／ＤＣコンバータを提供することを目的とする。

上記目的を達成するために、本発明に係るＤＣ／ＤＣコンバータは、入力電圧の印加端と接地端との間に直列接続されたスイッチ素子及び整流素子と；一端が前記スイッチ素子と前記整流素子との接続ノードに接続され、他端が出力電圧の引出端に接続されたインダクタと；前記出力電圧の引出端と接地端との間に接続された平滑コンデンサと；前記出力電圧の引出端と接地端との間に接続され、所定の制御信号に応じて、前記インダクタを介さない出力電圧の放電経路を形成する放電回路と、を有して成る構成（第１の構成）とされている。

なお、上記第１の構成から成るＤＣ／ＤＣコンバータにおいて、前記放電回路は、出力電圧が過電圧状態であるとき、或いは、出力停止が指示されたときに、出力電圧の放電を行う構成（第２の構成）にするとよい。

また、上記第１または第２の構成から成るＤＣ／ＤＣコンバータにおいて、前記放電回路は、所定の制御信号に応じてオン／オフされる電界効果トランジスタである構成（第３の構成）にするとよい。

また、上記第１〜第３いずれかの構成から成るＤＣ／ＤＣコンバータは、前記出力電圧の引出端と前記放電回路との間に抵抗を有して成る構成（第４の構成）にするとよい。

また、上記第１〜第４いずれかの構成から成るＤＣ／ＤＣコンバータにおいて、前記スイッチ素子及び前記整流素子は、交互にオン／オフされる電界効果トランジスタである構成（第５の構成）にするとよい。

本発明に係るＤＣ／ＤＣコンバータであれば、インダクタのＬ値に依存することなく、迅速に出力電圧を低下させることが可能となる。

図１は、本発明に係るＤＣ／ＤＣコンバータの一実施形態を示す回路図である。

本図に示す通り、本実施形態のＤＣ／ＤＣコンバータは、スイッチング電源ＩＣ１と、外付けのインダクタＬと、平滑コンデンサＣと、を有して成り、入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔを生成して負荷Ｚに供給する直流変換手段である。

スイッチング電源ＩＣ１は、Ｎチャネル型電界効果トランジスタＮ１〜Ｎ３と、スイッチング制御回路ＣＴＲＬと、を集積化して成る。

トランジスタＮ１のドレインは、入力電圧Ｖｉｎの印加端に接続されている。トランジスタＮ１のソースは、トランジスタＮ２のドレインに接続されている。トランジスタＮ１のゲートは、スイッチング制御回路ＣＴＲＬの第１ゲート電圧出力端に接続されている。トランジスタＮ１のバックゲートは、自身のソースに接続されている。なお、トランジスタＮ１は、スイッチング制御回路ＣＴＲＬからの第１ゲート電圧Ｇ１に応じてスイッチング制御され、ＤＣ／ＤＣコンバータを構成するスイッチ素子として機能する。

トランジスタＮ２のドレインは、先述したように、トランジスタＮ１のソースに接続されている。トランジスタＮ２のソースは、接地端に接続されている。トランジスタＮ２のゲートは、スイッチング制御回路ＣＴＲＬの第２ゲート電圧出力端に接続されている。トランジスタＮ２のバックゲートは、自身のソースに接続されている。なお、トランジスタＮ２は、スイッチング制御回路ＣＴＲＬからの第２ゲート電圧Ｇ２に応じてスイッチング制御され、ＤＣ／ＤＣコンバータを構成する同期整流素子として機能する。

インダクタＬの一端は、トランジスタＮ１のソースとトランジスタＮ２のドレインとの接続ノードに接続されている。インダクタＬの他端は、出力電圧Ｖｏｕｔの引出端（すなわち負荷Ｚ）に接続されている。

平滑コンデンサＣの一端は、出力電圧Ｖｏｕｔの引出端に接続されている。平滑コンデンサＣの他端は、接地端に接続されている。

トランジスタＮ３のドレインは、出力電圧Ｖｏｕｔの引出端に接続されている。トランジスタＮ３のソースは、接地端に接続されている。トランジスタＮ３のゲートは、スイッチング制御回路ＣＴＲＬの第３ゲート電圧出力端に接続されている。トランジスタＮ３のバックゲートは、自身のソースに接続されている。なお、トランジスタＮ３は、スイッチング制御回路ＣＴＲＬからの第３ゲート電圧Ｇ３に応じてスイッチング制御され、過電圧保護信号ＯＶＰに基づいて出力電圧Ｖｏｕｔが過電圧状態であると判断されたとき、若しくは、スタンバイ信号ＳＴＢＹに基づいて出力停止が指示されたときに、出力電圧Ｖｏｕｔの放電を行う放電回路として機能する。

スイッチング制御回路ＣＴＲＬは、第１、第２ゲート電圧Ｇ１、Ｇ２を生成し、これをトランジスタＮ１、Ｎ２の各ゲートに供給することで、各々のスイッチング制御を行う手段である。すなわち、本実施形態のＤＣ／ＤＣコンバータは、同期整流方式の降圧型ＤＣ／ＤＣコンバータであり、入力電圧Ｖｉｎの印加端と接地端との間に直列接続されたトランジスタＮ１、Ｎ２を交互にオン／オフさせることで、両トランジスタＮ１、Ｎ２の接続ノードからＬＣフィルタを介して所望の出力電圧Ｖｏｕｔが生成される。

なお、本実施形態のＤＣ／ＤＣコンバータにおいて、スイッチング制御回路ＣＴＲＬには、インダクタＬの一端で得られるスイッチ電圧Ｖｓｗが入力されており、スイッチング制御回路ＣＴＲＬは、上記のスイッチ電圧Ｖｓｗに基づいて、トランジスタＮ１、Ｎ２のオン／オフ状態を認識し、両者の同時オン防止制御を行う構成とされている。このとき、トランジスタＮ１、Ｎ２の同時オンを防止するには、一方のトランジスタがオフ状態からオン状態へ遷移するタイミングを他方のトランジスタがオン状態からオフ状態へ遷移するタイミングよりも遅らせて両トランジスタの同時オフ期間を生成し、該同時オフ期間経過後に両トランジスタのオン／オフ状態をスイッチングする構成とすればよい。このような同時オン防止制御により、トランジスタＮ１、Ｎ２に貫通電流が流れることはないので、素子の破壊や変換効率の低下を回避することが可能となる。

また、本実施形態のＤＣ／ＤＣコンバータにおいて、スイッチング制御回路ＣＴＲＬには、過電圧保護信号ＯＶＰとスタンバイ信号ＳＴＢＹが入力されており、スイッチング制御回路ＣＴＲＬは、両信号に基づいて第３ゲート電圧Ｇ３を生成し、これをトランジスタＮ３のゲートに供給することで、そのスイッチング制御を行う構成とされている。

図２は、本発明に係る過電圧保護動作の一例を示すタイミングチャートである。

本実施形態のＤＣ／ＤＣコンバータにおいて、負荷Ｚの動作状態の急変に伴い、これに流れる出力電流Ｉｏｕｔが急激に低下した場合には、平滑コンデンサＣへの充電電流が過大となって、出力電圧Ｖｏｕｔが上昇する（図２の時刻ｔ１を参照）。

そこで、本実施形態のＤＣ／ＤＣコンバータには、出力電圧Ｖｏｕｔの異常上昇に起因する他のアプリケーションの破壊を防止するための機能として、過電圧保護機能（ＯＶＰ［Over Voltage Protection］機能）が備えられている。より具体的に述べると、本実施形態のＤＣ／ＤＣコンバータは、過電圧保護信号ＯＶＰに基づいて、出力電圧Ｖｏｕｔが所定の上限電圧値Ｖｔｈに達したことを認識したとき、トランジスタＮ２をオン状態（第２ゲート電圧Ｇ２をハイレベル）とするとともに、トランジスタＮ３をオン状態（第３ゲート電圧Ｇ３をハイレベル）とすることで、インダクタＬを介する出力電圧Ｖｏｕｔの放電経路のほかに、インダクタＬを介さない出力電圧Ｖｏｕｔの放電経路を形成し、出力電圧Ｖｏｕｔの上昇を抑える構成とされている（図２の時刻ｔ２を参照）。

このように、インダクタＬよりも出力側に放電回路を設けることにより、インダクタＬのＬ値に依存することなく、迅速に出力電圧Ｖｏｕｔを低下させることができるので、出力電圧Ｖｏｕｔを上限電圧値Ｖｔｈ以下に抑えて、他のアプリケーションに対する信頼性を高めることが可能となる。なお、本実施形態のＤＣ／ＤＣコンバータにおいて、トランジスタＮ３を介する放電時間は、トランジスタＮ３のオン抵抗値に依存して変動する。

その後、上記の放電制御によって出力電圧Ｖｏｕｔが通常時の下限値まで低下すると、トランジスタＮ３はオフ状態に遷移され、トランジスタＮ１、Ｎ２を用いた出力動作が再開される（図２の時刻ｔ３を参照）。

なお、図２では示していないが、本実施形態のＤＣ／ＤＣコンバータでは、スタンバイ信号ＳＴＢＹに基づいて出力停止が指示されたときにも、トランジスタＮ３を介した出力電圧Ｖｏｕｔの放電が行われる。このような構成とすることにより、出力停止時にも、迅速に出力電圧Ｖｏｕｔを低下させることが可能となる。

また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。

例えば、出力電圧Ｖｏｕｔの放電時間を任意に調整する場合には、図３で示すように、出力電圧Ｖｏｕｔの引出端とトランジスタＮ３との間に抵抗Ｒを挿入すればよい。

また、上記実施形態では、トランジスタＮ１〜Ｎ３をいずれもスイッチング制御ＩＣ１に内蔵した構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、各々を外付けとしても構わない。

また、上記実施形態では、トランジスタＮ１〜Ｎ３をいずれもＮチャネル型とした構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、各々を適宜Ｐチャネル型に置き換えても構わない。

また、上記実施形態では、過電圧が検出されたときに、トランジスタＮ３だけでなく、トランジスタＮ２も合わせてオンする構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、トランジスタＮ２については、オン／オフいずれの状態を取らせても構わない。

また、上記実施形態では、整流素子として同期整流トランジスタを用いた構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、整流素子としてダイオードを用いても構わない。

本発明は、ＤＣ／ＤＣコンバータの信頼性を高める上で有用な技術である。

は、本発明に係るＤＣ／ＤＣコンバータの一実施形態を示す回路図である。は、本発明に係る過電圧保護動作の一例を示すタイミングチャートである。は、本発明に係るＤＣ／ＤＣコンバータの一変形例を示す回路図である。は、ＤＣ／ＤＣコンバータの一従来例を示す回路図である。は、過電圧保護動作の一従来例を示すタイミングチャートである。

符号の説明

１スイッチング電源ＩＣ
Ｎ１Ｎチャネル型電界効果トランジスタ（スイッチ素子）
Ｎ２Ｎチャネル型電界効果トランジスタ（同期整流素子）
Ｎ３Ｎチャネル型電界効果トランジスタ（放電回路）
ＣＴＲＬスイッチング制御回路
Ｌインダクタ
Ｃ平滑コンデンサ
Ｚ負荷

Claims

入力電圧の印加端と接地端との間に直列接続されたスイッチ素子及び整流素子と；一端が前記スイッチ素子と前記整流素子との接続ノードに接続され、他端が出力電圧の引出端に接続されたインダクタと；前記出力電圧の引出端と接地端との間に接続された平滑コンデンサと；前記出力電圧の引出端と接地端との間に接続され、所定の制御信号に応じて、前記インダクタを介さない出力電圧の放電経路を形成する放電回路と、を有して成ることを特徴とするＤＣ／ＤＣコンバータ。
前記放電回路は、出力電圧が過電圧状態であるとき、或いは、出力停止が指示されたときに、出力電圧の放電を行うことを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
前記放電回路は、所定の制御信号に応じてオン／オフされる電界効果トランジスタであることを特徴とする請求項１または請求項２に記載のＤＣ／ＤＣコンバータ。
前記出力電圧の引出端と前記放電回路との間に抵抗を有して成ることを特徴とする請求項１〜請求項３のいずれかに記載のＤＣ／ＤＣコンバータ。
前記スイッチ素子及び前記整流素子は、交互にオン／オフされる電界効果トランジスタであることを特徴とする請求項１〜請求項４のいずれかに記載のＤＣ／ＤＣコンバータ。