以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一又は相当部分には同一符号を付してその説明は繰返さない。以下で説明する各実施の形態または変形例は、適宜選択的に組み合わされてもよい。
実施の形態1.
(装置の構成)
図1を参照して、実施の形態1のスイッチング電源装置100の構成について説明する。図1は、実施の形態1のスイッチング電源装置100の構成を示す回路図である。
スイッチング電源装置100は、1次正極端子P1および1次負極端子N1と、トランス2と、スイッチング素子33と、制御IC3と、整流平滑回路4と、2次正極端子P2および2次負極端子N2と、分圧回路(第1回路)5と、起動回路(第2回路)6と、保持回路(第3回路)7と、NチャネルMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)32と、コンデンサ22とを備える。
1次正極端子P1および1次負極端子N1は、直流電源1の直流入力電圧(以下、単に入力電圧という)Vinを受ける。
トランス2は、1次巻線L1と、2次巻線L2と、1次側の補助巻線L3とを含むフライバックである。1次巻線L1、2次巻線L2および補助巻線L3の巻き数は、所望の変換率に応じて適宜設定される。
スイッチング素子33は、NチャネルMOSFETであり、トランス2の1次巻線L1の一方端に接続されたドレイン端子と、1次負極端子N1に接続されたソース端子とを有する。トランス2の1次巻線L1の他方端は1次正極端子P1に接続される。これにより、スイッチング素子33は、トランス2の1次巻線L1への入力電圧Vinの印加をオンまたはオフに切り替えることができる。
制御IC3は、電源(Vcc)端子と、グランド(GND)端子と、出力(OUT)端子とを有する。制御IC3のGND端子は、1次負極端子N1に接続され、制御IC3のOUT端子は、スイッチング素子33のゲート端子に接続される。制御IC3は、Vcc端子とGND端子との間に第1閾値電圧を超える電圧が印加されたときに、OUT端子からスイッチング素子33を制御する制御信号を出力する。制御IC3が出力する制御信号は、たとえばPWM(Pulse Width Modulation(パルス幅変調))信号である。
コンデンサ22は、制御IC3のVcc端子とGDN端子との間に接続される。コンデンサ22は、Vcc端子とGDN端子との間に印加される電圧の変動を抑制する機能を有する。
整流平滑回路4は、トランス2の2次巻線L2に誘起された交流電圧を整流平滑して、2次正極端子P2および2次負極端子N2から直流電圧Voutを出力する。
整流平滑回路4は、ダイオード45とコンデンサ24とから構成される。ダイオード45のアノード端子は、トランス2の2次巻線L2の一方端に接続される。ダイオード45のカソード端子は2次正極端子P2に接続される。コンデンサ24は、トランス2の2次巻線L2の他方端とダイオード45のカソード端子との間に接続される、トランス2の2次巻線L2の他方端は2次負極端子N2にも接続される。
分圧回路5は、1次正極端子P1と1次負極端子N1との間に印加された入力電圧Vinを分圧して、第1閾値電圧を超える分圧電圧を出力する。
分圧回路5は、抵抗11a,11bと、コンデンサ21a,21bとから構成される。コンデンサ21aおよびコンデンサ21bは、1次負極端子N1と1次正極端子P1との間に直列に接続される。コンデンサ21aの一方端が1次負極端子N1に接続され、コンデンサ21aの他方端がコンデンサ21bの一方端に接続される。コンデンサ21bの他方端は1次正極端子P1に接続される。コンデンサ21aとコンデンサ21bとの容量値は等しい。
抵抗11aは、コンデンサ21aに並列接続される。抵抗11bは、コンデンサ21bに並列接続される。抵抗11aと抵抗11bとは、十分に大きな抵抗値を有し、電流供給能力をほとんど有しない。抵抗11aと抵抗11bとの抵抗値は等しい。
分圧回路5は、コンデンサ21aとコンデンサ21bとの接続ノード(分圧出力端子)T1から、第1閾値電圧を超える分圧電圧を出力する。ここでは、コンデンサ21aとコンデンサ21bとの容量値が等しく、かつ、抵抗11aと抵抗11bとの抵抗値が等しい。そのため、接続ノードT1から分圧回路5の外部に電流が供給されない限り、コンデンサ21aの両端間の電圧とコンデンサ21bの両端間の電圧とはそれぞれVin/2となる。
起動回路6は、1次正極端子P1と1次負極端子N1との間に入力電圧Vinが印加されることにより制御IC3を起動させる。
起動回路6は、定電圧出力回路(第4回路)60と、NチャネルMOSFET(第1の半導体素子)31と、抵抗13と、ダイオード42とを含む。定電圧出力回路60は、抵抗12とツェナーダイオード41との直列回路により構成される。
NチャネルMOSFET31は、接続ノードT1に接続されたドレイン端子と、抵抗13の一方端に接続されたソース端子とを有する。抵抗13の他方端は、ダイオード42のアノード端子に接続される。ダイオード42のカソード端子は、制御IC3のVCC端子に接続される。このように、NチャネルMOSFET31のソース端子は、抵抗13およびダイオード42を介して、制御IC3のVCC端子に電気的に接続される。
抵抗12の一方端は1次正極端子P1に接続される。抵抗12の他方端はツェナーダイオード41のカソード端子に接続される。ツェナーダイオード41のカソード端子は、NチャネルMOSFET31のゲート端子にも接続される。ツェナーダイオード41のアノード端子は1次負極端子N1に接続される。
定電圧出力回路60の両端間に入力電圧Vinが印加されたとき、ツェナーダイオード41が導通し、ツェナーダイオード41のカソード端子とアノード端子との間にツェナー電圧が発生する。ツェナーダイオード41のツェナー電圧は、制御IC3の第1閾値電圧とNチャネルMOSFET31のゲート閾値電圧(第2閾値電圧)との和よりも高い電圧に設定される。
保持回路7は、トランス2の補助巻線L3に誘起された電力に基づいて、制御IC3のVcc端子とGND端子との間の電圧を第1閾値電圧を超える電圧に保持する。
保持回路7は、補助巻線L3に接続された整流平滑回路70とダイオード43とを含む。整流平滑回路70は、アノード端子が補助巻線L3の一方端に接続されたダイオード44と、ダイオード44のカソード端子と補助巻線L3の他方端との間に接続されたコンデンサ23とから構成される。ダイオード43のアノード端子は、ダイオード44のカソード端子に接続され、ダイオード43のカソード端子は、制御IC3のVcc端子に接続される。
補助巻線L3に誘起された交流電圧は、ダイオード44により整流されて直流電圧に変換され、コンデンサ23により平滑化される。コンデンサ23により平滑化された直流電圧は、ダイオード43を介して制御IC3のVcc端子とGND端子との間に印加される。ここで、補助巻線L3の巻き数は、コンデンサ23により平滑化された直流電圧が制御IC3の第1閾値電圧を超えるように予め設定される。これにより、制御IC3のVcc端子とGND端子との間の電圧が第1閾値電圧を超える電圧に保持される。
NチャネルMOSFET32は、制御IC3が起動した後に、NチャネルMOSFET31のゲート端子とソース端子との間の電圧をゲート閾値電圧未満に切り替える切替回路(第5回路)として機能する。
NチャネルMOSFET32のドレイン端子は、NチャネルMOSFET31のゲート端子に接続される。NチャネルMOSFET32のソース端子は、1次負極端子N1に接続される。NチャネルMOSFET32のゲート端子は、保持回路7を構成するコンデンサ23の正極端子(つまり、ダイオード44のカソード端子)に接続される。
NチャネルMOSFET32のゲート閾値電圧(第3閾値電圧)は、補助巻線L3に誘起された交流電圧を整流平滑することにより得られた直流電圧、つまりコンデンサ23の両端間の電圧よりも小さい値に設定される。
(スイッチング電源装置の動作)
図1および図2を参照して、スイッチング電源装置100の動作について説明する。図2は、1次正極端子P1と1次負極端子N1との間に入力電圧Vinを印加したときのコンデンサ21a,21bの各々における両端間の電圧変化を示すグラフである。図2(a)にはコンデンサ21aの両端間の電圧変化が示され、図2(b)にはコンデンサ21bの両端間の電圧変化が示される。
1次正極端子P1と1次負極端子N1との間に入力電圧Vinが印加されると、スイッチング素子33、コンデンサ21a、コンデンサ21bに電圧が印加される。ただし、制御IC3がまだ起動していないため、スイッチング素子33のゲート端子には制御信号が入力されない。そのため、スイッチング素子33のドレイン端子とソース端子とが導通せず、トランス2の1次巻線L1に電流が流れない。
図2において原点0は、1次正極端子P1と1次負極端子N1との間への入力電圧Vinの印加を開始した時点を示す。入力電圧Vinによってコンデンサ21aとコンデンサ21bとが充電され、コンデンサ21aとコンデンサ21bとの電圧は、入力電圧Vinを分圧した値まで上昇する。入力電圧Vinは、コンデンサ21aとコンデンサ21bとの容量値の逆数の比で分圧される。ここでは、コンデンサ21aとコンデンサ21bとの容量値が等しいため、コンデンサ21aとコンデンサ21bとの各々の両端間の電圧はVin/2まで上昇する。コンデンサ21aとコンデンサ21bとの接続ノードT1の電圧(つまり、コンデンサ21aの両端間の電圧であるVin/2)は、NチャネルMOSFET31のドレイン端子に印加される。
抵抗12とツェナーダイオード41とが直列接続されてなる定電圧出力回路60の両端にも入力電圧Vinが印加される。これによってツェナーダイオード41が導通して、ツェナーダイオード41のカソード端子に接続されたNチャネルMOSFET31のゲート端子にツェナー電圧が印加される。上述したように、ツェナーダイオード41のツェナー電圧は、制御IC3の第1閾値電圧とNチャネルMOSFET31のゲート閾値電圧との和よりも高い電圧に設定されている。したがって、NチャネルMOSFET31がオン状態となり、NチャネルMOSFET31に流れる電流によって、抵抗13およびダイオード42を介してコンデンサ22が充電される。NチャネルMOSFET31に流れる電流のピーク値は、抵抗13の抵抗値とツェナーダイオード41のツェナー電圧とによって決定される。
NチャネルMOSFET31に流れる電流は、コンデンサ21aから供給される。なぜなら、抵抗11a,11bは、コンデンサ21a,21bの電圧バランスを保つために用いられ、十分大きな抵抗値を有しており、電流供給能力をほとんど有さないためである。コンデンサ21aからNチャネルMOSFET31へ電流が流れると、図2に示されるように、コンデンサ21aの電圧がVin/2から下がり、反対にコンデンサ21bの電圧がVin/2から上がる。これにより、コンデンサ21a,21bの電圧はアンバランス状態となる。
NチャネルMOSFET31に流れた電流はコンデンサ22に蓄積される。コンデンサ22の両端間の電圧、すなわち制御IC3のVcc端子とGND端子との間の電圧が第1閾値電圧を超えると、制御IC3の動作が開始する。具体的には、制御IC3は、スイッチング素子33を駆動する制御信号をOUT端子から出力する。
スイッチング素子33が作動し始めると、トランス2が作動する。トランス2の2次巻線L2に誘起された電力によって、整流平滑回路4のコンデンサ24に電荷が蓄積され、2次正極端子P2と2次負極端子N2との間の電圧は、0からVoutまで上昇する。これにより、スイッチング電源装置100は、2次正極端子P2および2次負極端子N2に接続された負荷に対して直流電圧Voutを供給することができる。
同様に、トランス2の補助巻線L3に誘起された電力によって、整流平滑回路70のコンデンサ23に電荷が蓄積され、コンデンサ23の両端間に電圧が生じる。2次巻線L2の巻き数をn2、補助巻線L3の巻き数をn3とするとき、コンデンサ23の両端間の電圧は、コンデンサ24の両端間の電圧Voutのn3/n2倍となる。
コンデンサ23の両端間の電圧がNチャネルMOSFET32のゲート閾値電圧に達すると、NチャネルMOSFET32がオンとなり、NチャネルMOSFET31のゲート端子の電圧が0Vまで低下する。これにより、NチャネルMOSFET31はオフ状態となる。図2において、コンデンサ23の両端間の電圧がNチャネルMOSFET32のゲート閾値電圧未満に低下し、NチャネルMOSFET31がオフ状態となったタイミングを時刻t1とする。
NチャネルMOSFET31がオフ状態になると、コンデンサ21aからNチャネルMOSFET31に電流が流れなくなる。コンデンサ21aおよびコンデンサ21bは、それぞれ抵抗11aおよび抵抗11bによって充電される。そのため、図2の実線に示されるように、コンデンサ21aの電圧とコンデンサ21bの電圧とは、いずれも時刻t1以降においてVin/2に収束する。
コンデンサ21aからNチャネルMOSFET31に電流が流れなくなるが、コンデンサ23の正極端子がダイオード43を介してコンデンサ22の正極端子に接続されているため、コンデンサ23から供給される電流により、コンデンサ22の両端間の電圧は、制御IC3の第1閾値電圧を超える電圧に保持される。そのため、制御IC3のVcc端子とGND端子との間に第1閾値電圧を超える電圧が印加され、制御IC3は、OUT端子から制御信号を出力し続けることができる。
(利点)
以上のように、スイッチング電源装置100は、入力電圧Vinを受ける1次正極端子P1および1次負極端子N1と、1次巻線L1と2次巻線L2と補助巻線L3とを有するトランス2と、1次巻線L1への入力電圧Vinの印加をオンまたはオフに切り替えるスイッチング素子33と、電源(Vcc)端子とグランド(GND)端子との間の電圧が第1閾値電圧を超えるときに、スイッチング素子33の制御を行なう制御IC3とを備える。スイッチング電源装置100は、2次巻線L2に誘起された電力を出力する。
さらに、スイッチング電源装置100は、分圧回路5と、起動回路6と、保持回路7と、NチャネルMOSFET32とを備える。
分圧回路5は、入力電圧Vinを分圧することにより得られた、第1閾値電圧を超える電圧(ここではVin/2)を出力する接続ノード(分圧出力端子)T1を有する。
起動回路6は、1次正極端子P1および1次負極端子N1に入力電圧Vinが印加されることにより制御IC3を起動させる。起動回路6は、NチャネルMOSFET(第1の半導体素子)31と、定電圧出力回路60とを含む。NチャネルMOSFET31のゲート端子とソース端子との電圧がゲート閾値電圧(第2閾値電圧)を超えるときに、NチャネルMOSFET31のドレイン端子とソース端子が導通する。NチャネルMOSFET31のドレイン端子は、接続ノードT1に電気的に接続される。NチャネルMOSFET31のソース端子は、制御IC3のVcc端子に電気的に接続される。定電圧出力回路60は、1次正極端子P1および1次負極端子N1に入力電圧Vinが印加されたときに、NチャネルMOSFET31のゲート閾値電圧を超える電圧(ツェナーダイオード41のツェナー電圧)をNチャネルMOSFET31のゲート端子とソース端子との間に印加する。
保持回路7は、補助巻線L3に誘起された電力に基づいて、制御IC3のVcc端子とGND端子との間の電圧を第1閾値電圧を超える電圧に保持する。NチャネルMOSFET32は、制御IC3が起動した後に、NチャネルMOSFET31のゲート端子とソース端子との間の電圧をゲート閾値電圧未満の電圧(ここでは0V)に切り替える(低下させる)切替回路として機能する。
これにより、NチャネルMOSFET31には、入力電圧Vinではなく、入力電圧Vinを分圧することにより得られた分圧電圧(ここではVin/2)が印加される。そのため、特開2002−345235号公報に開示される装置のように入力電圧Vinが印加される半導体素子と比較して低耐圧の半導体素子をNチャネルMOSFET31として用いることができる。
NチャネルMOSFET31では、印加される電圧と電流との積で表される電力が消費されて発熱する。上述したように、NチャネルMOSFET31に印加される電圧が従来よりも低い分圧電圧Vin/2であるため、NチャネルMOSFET31において消費される電力が減少し、発熱量が低減する。これにより、スイッチング電源装置100を長寿命化できる。
制御IC3が起動した後、NチャネルMOSFET31のゲート端子とソース端子との間の電圧は、NチャネルMOSFET32によってゲート閾値電圧未満まで下げられる。これにより、NチャネルMOSFET31がオフ状態となり、これ以降、NチャネルMOSFET31において電力が消費されない。この結果、NチャネルMOSFET31における電力損失を低減することができる。
制御IC3が起動した後、制御IC3のVcc端子とGND端子との間の電圧は、保持回路7によって第1閾値電圧を超える電圧に保持される。そのため、制御IC3は、OUT端子からスイッチング素子33に制御信号を出力し続けることができる。
分圧回路5は、1次正極端子P1と1次負極端子N1との間に直列接続される2個のコンデンサ21a,21bを含む。コンデンサ(第1のコンデンサ)21aの一方端は、1次負極端子N1に接続される。コンデンサ21bは、1次正極端子P1とコンデンサ21bの他方端との間に接続される。コンデンサ21aとコンデンサ21bとの接続ノードT1がNチャネルMOSFET31のドレイン端子に接続される。
上記の構成によれば、コンデンサ21aの両端間の電圧がNチャネルMOSFET31に印加される。これにより、NチャネルMOSFET31に印加される電圧を入力電圧Vinよりも容易に低くすることができる。
NチャネルMOSFET31がオン状態となり、NチャネルMOSFET31に電流が流れ始めると、図2の実線に示されるように、コンデンサ21aの両端間の電圧が低下し、コンデンサ21bの両端間の電圧が上昇し、コンデンサ21aとコンデンサ21bとの電圧のアンバランスが生じる。しかしながら、制御IC3が起動した直後の時刻t1において、NチャネルMOSFET32によってNチャネルMOSFET31がオフ状態に切り替えられる。すなわち、NチャネルMOSFET31がオン状態である時間が短い。このため、コンデンサ21aとコンデンサ21bとの電圧のアンバランスの程度を小さく抑えることができる。その結果、コンデンサ21a,21bの電圧が定格を超えることが抑制され、スイッチング電源装置100の動作を安定化させることができる。さらに、コンデンサ21a,21bを小容量化したとしても、コンデンサ21aとコンデンサ21bとの電圧バランスが崩れにくい。
さらに、分圧回路5は、コンデンサ21aに並列接続された抵抗11aと、コンデンサ21bに並列接続された抵抗11bとを含む。これにより、時刻t1においてNチャネルMOSFET31がオフ状態に切り替えられた後、抵抗11a,11bによって、コンデンサ21a,21bが充電または放電される。その結果、コンデンサ21aの両端間の電圧とコンデンサ21bの両端間の電圧とは、いずれもVin/2に収束する。
図2の破線で示される電圧波形は、NチャネルMOSFET32が存在しない場合の波形である。NチャネルMOSFET32が存在しない場合、NチャネルMOSFET31を流れる電流によって、コンデンサ22の両端間の電圧が上昇し続ける。ツェナーダイオード41のツェナー電圧からNチャネルMOSFET31のゲート閾値電圧を引いた電圧よりもコンデンサ22の両端間の電圧が高くなると、NチャネルMOSFET31がオフ状態となる。この場合、NチャネルMOSFET31のオン時間が長いために、コンデンサ21aとコンデンサ21bとの電圧バランスが大きく崩れてしまう。これに対し、NチャネルMOSFET32が存在する場合、実線で示される電圧波形のように、コンデンサ21aとコンデンサ21bとの電圧のアンバランスの程度を小さく抑えることができる。
NチャネルMOSFET31に大きな電流を流した場合、コンデンサ21aから流れ出る電流が増加して、コンデンサ21aとコンデンサ21bとの電圧バランスが崩れやすくなる。しかしながら、上述したようにNチャネルMOSFET31がオン状態である時間が短いため、NチャネルMOSFET31に大きな電流を流したとしても、コンデンサ21aとコンデンサ21bとの電圧のアンバランスの程度を小さく抑えることができる。すなわち、NチャネルMOSFET31に流れる電流を大きくすることができる。
さらに、スイッチング電源装置100は、制御IC3のVcc端子とGND端子との間に接続されたコンデンサ22を備える。上述したように、NチャネルMOSFET31に大きな電流を流すことができるため、コンデンサ22の電圧が上昇するまでの時間を短縮化できる。これにより、制御IC3が起動するまでの時間を短縮化できる。または、制御IC3が起動するまでの時間を変更することなく、コンデンサ22を大容量化することができる。これにより、電源端子Vccから制御IC3に侵入するノイズへの耐性が向上する。
定電圧出力回路60は、一方端が1次正極端子P1に接続された抵抗12と、カソード端子が抵抗12の他方端およびNチャネルMOSFET31のゲート端子に接続され、アノード端子が1次負極端子N1に接続されたツェナーダイオード41とを有する。ツェナーダイオード41のツェナー電圧は、制御IC3の第1閾値電圧とNチャネルMOSFET31のゲート閾値電圧との和よりも高い。これにより、1次正極端子P1と1次負極端子N1との間に入力電圧Vinが印加されたとき、ツェナーダイオード41が導通し、ツェナーダイオード41のツェナー電圧がNチャネルMOSFET31のゲート端子に印加される。その結果、NチャネルMOSFET31をオン状態にすることができる。さらに、NチャネルMOSFET31を流れる電流によって、両端間の電圧が制御IC3の第1閾値電圧を超える電圧になるまでコンデンサ22を充電させることができる。
保持回路7は、補助巻線L3に誘起される交流電圧を整流平滑する整流平滑回路70を含む。整流平滑回路70によって生成された直流電圧が制御IC3のVcc端子とGND端子との間に印加される。NチャネルMOSFET32は、NチャネルMOSFET31のゲート端子に接続されるドレイン端子と、1次負極端子N1に接続されるソース端子とを有する。NチャネルMOSFET32のゲート端子とソース端子との間には整流平滑回路70によって生成される直流電圧が印加される。
より具体的には、整流平滑回路70は、アノード端子が補助巻線L3の一方端に接続され、カソード端子が制御IC3のVcc端子に電気的に接続されるダイオード44と、一方端がダイオード44のカソード端子に接続され、他方端が1次負極端子N1および補助巻線L3の他方端に接続されたコンデンサ23とを有する。NチャネルMOSFET32のゲート端子がダイオード44のカソード端子に接続される。
これにより、補助巻線L3に誘起された電力に基づいて、制御IC3は、制御信号をスイッチング素子33に出力し続けることができる。さらに、補助巻線L3に誘起された電力に基づいてNチャネルMOSFET32がオン状態になることにより、NチャネルMOSFET31のゲート端子とソース端子との間の電圧がゲート閾値電圧未満に低下する。その結果、NチャネルMOSFET31がオフ状態となり、NチャネルMOSFET31における電力損失の発生を抑えることができる。
実施の形態2.
図3を参照して、実施の形態2のスイッチング電源装置について説明する。図3は、実施の形態2のスイッチング電源装置100Aの構成を示す回路図である。
図3に示されるように、スイッチング電源装置100Aは、定電圧出力回路60の代わりに定電圧出力回路60aを含む起動回路6aを備える点で実施の形態1のスイッチング電源装置100と相違する。定電圧出力回路60aは、ツェナーダイオード41のアノード端子がダイオード42のアノード端子に接続されている点で実施の形態1の定電圧出力回路60と相違する。
スイッチング電源装置100Aの動作は、スイッチング電源装置100の動作と同じである。そのため、スイッチング電源装置100Aでも実施の形態1と同様の効果が得られる。
ツェナーダイオード41のアノード端子がダイオード42のアノード端子に接続されているため、ツェナーダイオード41が導通している限り、NチャネルMOSFET31のゲート端子とソース端子との間には、ツェナーダイオード41のツェナー電圧が印加される。そのため、実施の形態2において、ツェナーダイオード41のツェナー電圧は、少なくともNチャネルMOSFET31のゲート閾値電圧よりも高い電圧に設定される。
NチャネルMOSFET32が仮に存在しない場合、NチャネルMOSFET31のゲート端子とソース端子との間にツェナー電圧が印加され続けるため、NチャネルMOSFET31はオン状態を維持する。この場合、コンデンサ22に一定の電流が供給され続けて、コンデンサ22の電圧が上昇する。これにより、コンデンサ21aの電圧は下降し、逆にコンデンサ21bの電圧は上昇して、コンデンサ21aとコンデンサ21bとの電圧のアンバランスの程度が大きくなる。
しかしながら、NチャネルMOSFET32が存在することにより、コンデンサ23の両端間にNチャネルMOSFET32のゲート閾値電圧を超える電圧が発生した段階で、NチャネルMOSFET31をオフ状態にすることができる。これにより、コンデンサ21aとコンデンサ21bとの電圧のアンバランスの程度を小さく抑えることができる。その結果、コンデンサ21a,21bの電圧が定格を超えることが抑制され、スイッチング電源装置100の動作を安定化させることができる。
実施の形態3.
図4を参照して、実施の形態3のスイッチング電源装置について説明する。図4は、実施の形態3のスイッチング電源装置100Bの構成を示す回路図である。
図4に示されるように、スイッチング電源装置100Bは、定電圧出力回路60の代わりに定電圧出力回路60bを含む起動回路6bを備える点で実施の形態1のスイッチング電源装置100と相違する。定電圧出力回路60bは、抵抗12の一方端が1次正極端子P1ではなくコンデンサ21aとコンデンサ21bとの接続ノードT1に接続される点でのみ実施の形態1の定電圧出力回路60と相違する。
スイッチング電源装置100Bの基本的な動作は、スイッチング電源装置100と同様である。そのため、スイッチング電源装置100Bでも実施の形態1と同様の効果が得られる。
さらに、スイッチング電源装置100Bによれば、抵抗12の抵抗値を小さくすることができる。
たとえば1000V以上の高い入力電圧Vinが1次正極端子P1と1次負極端子N1との間に印加される場合、実施の形態1のスイッチング電源装置100では、抵抗12に当該入力電圧Vinが印加される。そのため、抵抗12として、入力電圧Vinにも耐えうる耐電圧の高い大型の抵抗素子、または、いくつかの抵抗素子を直列接続した回路を用いる必要がある。
これに対し、スイッチング電源装置100Bの構成によれば、抵抗12に印加される電圧は、入力電圧Vinよりも低い分圧電圧(ここではVin/2)にすることができる。そのため、抵抗12の抵抗値を半分にすることができる。これにより、抵抗12が占める面積を半分にすることができる。
実施の形態1のスイッチング電源装置100において抵抗12に流す電流値と同じ電流をスイッチング電源装置100Bの抵抗12に流す場合、スイッチング電源装置100Bの抵抗12で消費される電力は、スイッチング電源装置100の抵抗12で消費される電力の半分となる。これにより、スイッチング電源装置100Bの効率が上昇する。
なお、入力電圧Vinをコンデンサ21aとコンデンサ21bで半分ずつに分圧する場合(つまり、コンデンサ21a,21bの各々に電圧Vin/2を印加する場合)、抵抗11bの抵抗値は、抵抗11aと抵抗12とを並列接続した場合の合成抵抗値と等しい値にすればよい。
実施の形態4.
図5を参照して、実施の形態4のスイッチング電源装置について説明する。図5は、実施の形態4のスイッチング電源装置100Cの構成を示す回路図である。
図5に示されるように、スイッチング電源装置100Cは、分圧回路5の代わりに分圧回路5cを備える点でのみ実施の形態3のスイッチング電源装置100Bと相違する。
分圧回路5cは、3つのコンデンサ21a〜21cと、3つの抵抗11a〜11cとを含む。コンデンサ21a〜21cは、1次負極端子N1と1次正極端子P1との間に直列接続される。すなわち、コンデンサ21aの一方端が1次負極端子N1に接続され、コンデンサ21aの他方端がコンデンサ21bの一方端に接続される。コンデンサ21bの他方端はコンデンサ21cの一方端に接続される。コンデンサ21cの他方端は1次正極端子P1に接続される。
抵抗11aはコンデンサ21aに並列接続される。抵抗11bはコンデンサ21bに並列接続される。抵抗11cはコンデンサ21cに並列接続される。NチャネルMOSFET31のドレイン端子と抵抗12の一方端とは、コンデンサ21aとコンデンサ21bとの接続ノードT1に接続される。
このように、分圧回路5cは、実施の形態1〜3の分圧回路5と比較して、コンデンサ21bと1次正極端子P1との間にコンデンサ21cと抵抗11cとが並列に接続されている点で相違する。これにより、コンデンサ21aの両端間の電圧は、実施の形態1〜3に比べて低くなる。その結果、NチャネルMOSFET31に印加される電圧が小さくなり、NチャネルMOSFET31をさらに低耐圧化することができる。さらに、抵抗12に印加される電圧も小さくなるため、抵抗12の抵抗値を小さくすることができる。
なお、入力電圧Vinをコンデンサ21a、21b、21cで三等分に分圧する場合(すなわち、コンデンサ21a〜21cの各々にVin/3の電圧を印加する場合)、コンデンサ21a、21b、21cの容量値を等しくする。さらに、抵抗11b及び抵抗11cの値は、抵抗11aと抵抗12を並列接続した場合の合成抵抗値と等しい値とすればよい。
図5に示すスイッチング電源装置100Cでは、入力電圧Vinを分圧するコンデンサの個数を3個としたが、当該個数は4個以上であってもよい。すなわち、分圧回路は、N個(Nは4以上の整数)のコンデンサを含んでもよい。当該N個のコンデンサは、一方端が1次負極端子N1と接続された第1のコンデンサと、1次正極端子P1と第1のコンデンサの他方端との間に直列接続されたN−1個のコンデンサとから構成される。当該第1のコンデンサの他方端(つまり、第1のコンデンサとN−1個のコンデンサとの接続ノード)に、NチャネルMOSFET31のドレイン端子と抵抗12の一方端とが接続される。さらに、分圧回路は、N個のコンデンサの電圧バランスを確保するために、N個のコンデンサにそれぞれ並列接続されるN個の抵抗を含む。
実施の形態5.
図6を参照して、実施の形態5のスイッチング電源装置について説明する。図6は、実施の形態5のスイッチング電源装置100Dの構成を示す回路図である。
図6に示されるように、スイッチング電源装置100Dは、保持回路7の代わりに保持回路7dを備える点で実施の形態1のスイッチング電源装置100と相違する。保持回路7dは、コンデンサ23に並列接続された抵抗14を含む点で実施の形態1の保持回路7と相違する。
直流電源1がスイッチング電源装置100Dから遮断された場合、コンデンサ23およびコンデンサ22に蓄積された電荷は抵抗14に流れる。これにより、コンデンサ23の両端間の電圧およびコンデンサ22の両端間の電圧は、NチャネルMOSFET32のゲート閾値電圧よりも低い電圧まで短時間で低下する。このとき、制御IC3の動作が停止するとともに、NチャネルMOSFET32がオフ状態となる。言い換えると、直流電源1がスイッチング電源装置100Dから遮断された後、コンデンサ23の両端間の電圧およびコンデンサ22の両端間の電圧がNチャネルMOSFET32のゲート閾値電圧以上に長時間保持されない(NチャネルMOSFET32が長時間オン状態を維持しない)。その結果、制御IC3のVcc端子とGND端子との間の電圧が第1閾値電圧未満に低下した後に直流電源1が再度スイッチング電源装置100Dに接続されたとしても、起動回路6は、制御IC3を正常に起動させることができる。
なお、直流電源1が遮断されてからコンデンサ23の両端間の電圧およびコンデンサ22の両端間の電圧がNチャネルMOSFET32のゲート閾値電圧未満に低下するまでの時間は、コンデンサ23の容量値と抵抗14の抵抗値との積である時定数に応じて決定される。そのため、直流電源1を遮断してから再度接続するまでの想定される最短時間よりも時定数が十分小さくなるように、抵抗14の抵抗値が設定される。これにより、スイッチング電源装置100Dに対して直流電源1を遮断してから再度接続するまでの間に、NチャネルMOSFET32をオン状態からオフ状態に切り替えることができる。
変形例.
上記の実施の形態1〜5において、制御IC3は、直流電圧Voutを基準電圧として、制御信号を変更させるフィードバック制御を行なってもよい。この場合、2次正極端子P2および2次負極端子N2に接続された負荷に応じて、補助巻線L3に誘起される交流電圧が変動する。特に、2次巻線L2と補助巻線L3との結合係数が低く、かつ、負荷が軽くなった場合に、コンデンサ23の両端間の電圧およびコンデンサ22の両端間の電圧が低下することが考えられる。
NチャネルMOSFET32が存在しない場合であっても、実施の形態1,3〜5では上述したように、コンデンサ22の両端間の電圧が高くなるに従い、時間がかかるもののNチャネルMOSFET31がオフ状態に切り替わる。しかしながら、負荷の状態によってコンデンサ23の両端間の電圧およびコンデンサ22の両端間の電圧が低下すると、NチャネルMOSFET31が再びオン状態となる。このとき、コンデンサ21aとコンデンサ21bとの電圧バランスが大きく崩れるとともに、NチャネルMOSFET31において電力損失が発生する。しかしながら、実施の形態1〜5のスイッチング電源装置100〜100Dは、NチャネルMOSFET32を備えているため、コンデンサ23の両端間の電圧がNチャネルMOSFET32のゲート閾値電圧を下回らない限り、NチャネルMOSFET31をオフ状態に維持することができる。これにより、制御IC3が直流電圧Voutに基づくフィードバック制御を行なったとしても、コンデンサ21aとコンデンサ21bとの電圧バランスを保つことができ、かつNチャネルMOSFET31の発熱を軽減して効率を高めることができる。
なお、擬似的に軽負荷とならないようにすることを目的として、2次正極端子P2と2次負極端子N2との間にブリーダー抵抗と呼ばれる素子を接続して電力を消費させることが考えられる。しかしながら、軽負荷になったとしても、上記の実施の形態1〜5によれば、NチャネルMOSFET32を設けることによりNチャネルMOSFET31をオフ状態に維持することができるため、このようなブリーダー抵抗は不要である。これにより、スイッチング電源の効率を高めることができる。
上記の実施の形態1〜3,5において、コンデンサ21aとコンデンサ21bとの容量値が等しいものとして説明したが、コンデンサ21aとコンデンサ21bとの容量値は異なっていてもよい。この場合、抵抗11aと抵抗11bとの抵抗値の比は、コンデンサ21aとコンデンサ21bとの容量値の逆数の比とすればよい。たとえば、コンデンサ21aの容量値をコンデンサ21bの容量値よりも大きくしてもよい。これにより、接続ノードT1の電圧をVin/2よりも小さい値にすることができる。その結果、NチャネルMOSFET31をより低耐圧化させることができる。同様に上記の実施の形態4において、コンデンサ21aの容量値は、コンデンサ21b,21cの容量値と異なっていてもよい。
上記の実施の形態1〜5において、コンデンサ22に蓄積された電荷を消費する回路が制御IC3以外に設けられていてもよい。このとき、コンデンサ22を上述したように大容量化できるため、消費電力の大きい回路を接続することができる。
上記の実施の形態1〜5において、トランス2としてフライバックトランスを用いているが、これに限るものではなく、他のトランス(たとえば、フォワードトランス)を用いてもよい。
上記の実施の形態1〜5において、各コンデンサの種類は限定されず、たとえば、電界コンデンサであってもよいし、セラミックコンデンサであってもよい。
上記の実施の形態1〜5において、定電圧出力回路60,60a,60bは、定電圧をNチャネルMOSFET31のゲート端子に与える回路であればよく、上記の構成に限定されない。たとえば、シャントレギュレータを定電圧出力回路60,60a,60bとして用いてもよい。
上記の実施の形態1〜5において、1次正極端子P1と1次負極端子N1との間には、たとえば交流電源をダイオードブリッジ等で整流して得られた直流電圧が印加されてもよい。
上記の実施の形態4において説明した分圧回路5cは、実施の形態1のスイッチング電源装置100に適用されてもよい。これにより、NチャネルMOSFET31に印加される電圧が低くなり、NチャネルMOSFET31をさらに低耐圧化することができる。
上記の実施の形態3、4、5において、ツェナーダイオード41のアノード端子を実施の形態2のようにダイオード42のアノード端子に接続させてもよい。実施の形態5において、抵抗12の一方端を実施の形態3のように接続ノードT1に接続させてもよい。
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。