JP5891045B2 - 電源回路 - Google Patents

Description

この発明は、同期整流回路など、トランスの二次巻線側にスイッチング素子と、当該スイッチング回路を駆動するための制御ＩＣを含んで構成される電気回路に関する。具体的には、当該制御ＩＣへの電源を供給するための回路の改良に関する。

同期整流回路は、ＭＯＳＦＥＴなどのスイッチング素子を用いた整流回路であり、この整流回路がトランスの二次側に設けられる場合も多い。トランスの二次側には負荷が接続されるため、トランスの一次巻線との巻線比は、その負荷が要求する電圧に応じて設定されることになる。

ところで、スイッチング素子を駆動するための制御回路は、普通、ＩＣ化されており、同期整流用の制御ＩＣ、スイッチング素子の駆動ＩＣ（以下、制御ＩＣ）などと称されて提供されている。そして、トランスの二次巻線側に同期整流回路など、スイッチング素子と、それを駆動するための制御ＩＣを備えた回路では、制御ＩＣ自身を動作させるための電力がトランスの二次巻線側から供給されることになる。そして、負荷が要求する電圧が制御ＩＣの電源電圧より低い場合などでは、トランスの二次巻線側に、負荷に印加される電圧を確保するための主巻線に加え、制御ＩＣの電源電圧を確保するための補助巻線を設ける必要がある。例えば、負荷として接続される回路が、ロジックＩＣを主体にした回路であれば、負荷電圧は、３．３Ｖ〜５Ｖ程度となるが、電源回路用の一般的なスイッチング素子であるＭＯＳＦＥＴは、１２Ｖ以上の動作電圧が必要であり、そのＭＯＳＦＴＥを駆動する制御ＩＣにも、１２Ｖ以上の電源電圧が必要となる。なお、スイッチング素子がＭＯＳＦＥＴである場合には、そのゲートとソース間の推奨電圧値も決まっており、その推奨値が制御ＩＣの電源電圧よりも低い場合も同様に補助巻線が設けられる。

参考までに、図３に、従来例に係る電源回路１ｂとして、トランスの二次巻線側の同期整流回路で、トランスの二次巻線Ｔ側に出力される電圧が、制御ＩＣ１０の電源電圧より低い場合に採用される回路構成を例示した。また、図４に、図３に示した回路において、負荷と制御ＩＣ１０に対する電源に関する構成部分を示した。なお、図３において、制御ＩＣ１０の電源端子１０ｖｃｃ、接地端子１０ｇｎｄ、およびスイッチング素子Ｑの駆動信号出力端子（出力端子）１０ｏｕｔ以外の端子については、本発明の本質とは無関係なので、これらの各端子に関わる具体的な機能などについては説明を省略するが、概略的には、図３は、絶縁型フライバック・コンバーターなどにおけるトランスの二次巻線Ｔ側に構成された同期整流回路を示しており、制御ＩＣ１０は、ＭＯＳＦＥＴからなるスイッチング素子ＱのドレインＤとソース間Ｓの電圧を検出して電流レベルを決め、電流変化がゼロとなる近辺でこのスイッチング素子Ｑをオン、オフさせるように動作する。それによって、電源回路１ｂにおいて、二次巻線Ｔ側に流れる高周波電流波形に同期してスイッチング素子Ｑがオン、オフし、効率よく高周波電流が直流電流に変換される。

図３に示したように、トランスの二次巻線Ｔは、最終的に負荷に対する電源として直流電源を出力するための出力電源Ｖｏｕｔの電圧を発生する巻線（主巻線）Ｔｍの他に、制御ＩＣ１０の電源Ｖｃｃ用の電圧を発生させるための巻線（補助巻線）Ｔｓを追加した構成である。

そして、図４に示したように、主巻線Ｔｍには、当該主巻線Ｔｍと並列接続されたコンデンサーＣ１が接続され、このコンデンサーＣ１をＭＯＳＦＥＴかならなるスイッチング素子Ｑによって充放電させる周知の同期整流回路が接続されて、当該主巻線Ｔｍからの電力が負荷に対する直流電源（以下、負荷電源）Ｖｏｕｔとして出力される。この例では、ＭＯＳＦＥＴからなるスイッチング素子ＱのソースＳが接地ＧＮＤに接続されてローサイド型の同期整流回路が構成されている。また、負荷電源Ｖｏｕｔと接地ＧＮＤ間には、ノイズ除去などを目的としたコンデンサーＣ３が接続されている。

一方、制御ＩＣ１０の電源端子１０ｖｃｃには、主巻線Ｔｍに補助巻線Ｔｓを追加した二次巻線Ｔから供給される電力を起源とした直流電流が供給される。具体的には、トランスの一次巻線側から二次巻線Ｔ全体に誘起される交流電流をダイオードＤ１とノイズ除去用途を兼ねる平滑コンデンサーＣ２とから構成される周知の整流平滑回路によって直流電流に整流し、この直流電流を制御ＩＣ１０の電源Ｖｃｃとしている。なお、以下の非特許文献１には、製品として提供されている制御ＩＣ１０についての具体的な内部回路構成や使用方法などが詳しく記載されている。

インターナショナル・レクティファイアー・ジャパン株式会社、"アプリケーション・ノート AN-1087「２次側同期整流用のSmartRectifierTMコントロールIC「IR1167」の応用設計例」"、[online]、[平成２３年１２月１日検索]、インターネット＜ＵＲＬ：http://www.irf-japan.com/technical-info/appnotes/AN-1087.pdf＞

近年、様々な電子機器に対して小型化が要求されている。しかし、電子機器に必須の電源回路には、巻線構造を有して原理的に小型化が難しいトランスが含まれており、機器のさらなる小型化を難しくしている。もちろん、電源回路は、機器に内蔵されていなくても、その機器に内蔵されている二次電池を充電したり、機器の長時間動作を可能とする補助電源としたりするために、「ＡＣアダプタ」が付属し、携帯型の電子機器であっても、そのＡＣアダプタを携行する場合も多い。いずれにしても、携帯性を有する機器自体、あるいはその機器と一緒に携行する可能性がある機器に内蔵されている電源回路にはさらなる小型化が要求されている。

また、電子機器に対しては、小型化とともに低消費電力化も求められており、電子機器の電子回路、すなわち負荷を構成するＩＣなども低電圧で動作するものが積極的に採用されている。そのため、上述したように、負荷に印加される電圧より、電源回路を構成する制御ＩＣの電源電圧の方が高くなる、という状況がさらに多くなる可能性がある。

上述したように、トランスの二次巻線からの電力を負荷に供給する電源回路において、スイッチング素子と、そのスイッチング素子を駆動するための制御ＩＣとを含んだ電源回路では、負荷に印加される電圧が、その制御ＩＣの電源電圧より低い場合、あるいは、スイッチング素子がＭＯＳＦＥＴである場合には、ゲートとソース間の推奨電圧より低い場合、トランスの二次巻線に負荷用の電力を供給するための主巻線に加え、その主巻線とともに制御ＩＣに電力を供給するための補助巻線が必要であり、トランスが大型化する。したがって、電子機器のさらなる小型化と、電子機器に必須の電源回路のとくにトランスの二次巻線側の構成の小型化とが背反する。

そこで、本発明は、トランスの二次巻線側に、スイッチング素子と、そのスイッチング素子を駆動するための制御ＩＣとを含んだ電源回路のさらなる小型化が可能な電源回路を提供することを目的としている。

上記目的を達成するための本発明は、トランスと、当該トランスの二次巻線に接続されたスイッチング素子と、当該スイッチング素子の駆動信号を出力する制御ＩＣとを含んで、当該二次巻線の両端の２端子間に供給された電力を負荷に対して所定の電圧値で出力する電源回路であって、
前記制御ＩＣは、前記トランスの前記両端の２端子間に供給された電力を電源として動作し、当該２端子と前記制御ＩＣの電源端子に向けてチャージポンプ回路が形成され、
前記スイッチング素子は、前記チャージポンプ回路を構成するスイッチング素子を兼用している、電源回路としている。

また、前記二次巻線には、当該二次巻線と並列接続されたコンデンサーを前記スイッチング素子によって充放電させる同期整流回路が接続され、 前記二次巻線の両端の２端子間に供給される電力が、前記同期整流回路によって整流された直流電源として前記負荷に対して出力される電源回路としてもよい。

前記所定の電圧値が、前記制御ＩＣの電源電圧よりも低い電源回路、あるいは前記スイッチング素子がＭＯＳＦＥＴであって、前記所定の電圧値は、当該ＭＯＳＦＥＴのドレインとソース間の推奨電圧値よりも低い電源回路とすればより好適である。

本発明によれば、トランスの二次巻線側に、スイッチング素子と、そのスイッチング素子を駆動するための制御ＩＣとを含んだ電源回路を小型化することが可能となる。

本発明の実施例に係る電源回路の概略を示す図である。 上記実施例の電源回路における、負荷電源と制御ＩＣの電源とに関する構成部分を示す図である。 従来例に係る電源回路の概略を示す図である。 上記従来例の電源回路における、負荷電源と制御ＩＣの電源とに関する構成部分を示す図である。

＝＝＝電源回路の構成＝＝＝
図１に本発明の実施例に係る電源回路を示した。当該電源回路１ａは、図３に示した従来例に係る電源回路１ｂと同様に、フライバック・コンバーター方式のスイッチング電源などにおける二次巻線Ｔ側の同期整流回路であり、トランスの二次巻線Ｔ側に出力される電圧が、制御ＩＣ１０の電源電圧より低いものとしている。しかし、本実施例に係る電源回路１ａでは、トランスの二次巻線Ｔ側に補助巻線Ｔｓを設けなくても、制御ＩＣ１０の電源電圧を確保することができるようになっている。以下に、本発明の実施例に係る電源回路１ａの構成や動作について説明する。なお、この図１においても、制御ＩＣ１０の電源端子１０ｖｃｃ、接地端子１０ｇｎｄ、および出力端子１０ｏｕｔ以外の端子の端子については、本発明の本質とは無関係なので、それらの具体的な機能などについては説明を省略する。

本実施例の電源回路１ａでは、二次巻線Ｔの主巻線Ｔｍに並列接続されているコンデンサーＣ１が、スイッチング素子Ｑのオン、オフ動作によって充放電を繰り返し、主巻線Ｔｍに流れる交流電流が直流電流に変換されて、これが負荷電源Ｖｏｕｔとなる。また、ＭＯＳＦＥＴからなるスイッチング素子ＱのソースＳが接地ＧＮＤに接続されている。それによって、二次巻線Ｔから負荷電源Ｖｏｕｔに至る構成は、典型的なローサイド型の同期整流回路となっている。すなわち、この構成部分については、図３に示した従来例の電源回路１ｂと同様である。

一方、制御ＩＣ１０用の電源回路は、従来例に係る電源回路１ｂの構成とは大きく異なっている。まず、補助巻線Ｔｓがなく、二次巻線Ｔには主巻線Ｔｍのみが設けられている。そして、その二次巻線Ｔの負荷電源Ｖｏｕｔ側の端部にダイオードＤ２のカソードが接続され、このダイオードＤ２のアノードにコンデンサーＣ４が接続されている。そして、この直列接続されたダイオードＤ２とコンデンサーＣ４が、二次巻線Ｔを構成するコイルの両端である２端子間に並列接続されている。すなわち、当該コンデンサーＣ４と負荷電源Ｖｏｕｔ用の回路を構成するコンデンサーＣ１は、ともに、同じスイッチング素子Ｑのオン、オフにより充放電を繰り返す構成となっている。

さらに、上記直列接続されているダイオードＤ２とコンデンサーＣ４の接続点Ｐ１と接地ＧＮＤ間には、ダイオードＤ３と抵抗Ｒ３とコンデンサーＣ５がこの順番で直列に接続されている。そして、抵抗Ｒ３とコンデンサーＣ５の接続点Ｐ２が制御ＩＣ１０の電源端子１０ｖｃｃに接続されている。また、接地ＧＮＤから電源端子１０ｖｃｃに向かってツェナーダイオードＺＤが順方向接続されている。

＝＝＝制御ＩＣ用昇圧回路について＝＝＝
図２に、図１に示した電源回路１ａにおいて、負荷と制御ＩＣ１０に対する電源（Ｖｏｕｔ，Ｖｃｃ）に関する構成部分を示した。上述したように、トランスの二次巻線Ｔは、主巻線Ｔｍのみで形成されており、この二次巻線Ｔから負荷電源Ｖｏｕｔと、制御ＩＣ１０の電源Ｖｃｃとが供給される。そして、図２と図４とを比較すれば分かるように、本実施例における二次巻線Ｔ（主巻線Ｔｍ）から負荷電源Ｖｏｕｔに至る回路は、従来例に係る電源回路１ｂと同じ構成となっている。

一方、本実施例における制御ＩＣ１０用の電源回路は、従来例と大きく構成が異なっている。そして、トランスの小型化を達成するために、制御ＩＣ１０の電源電圧が負荷電源Ｖｏｕｔの電圧よりも高くても、二次巻線Ｔの補助巻線Ｔｓを省略している。その代わりに、二次巻線Ｔから制御ＩＣの電源端子１０ｖｃｃに至る経路に昇圧回路を構成している。もちろん、トランスの補助巻線Ｔｓを省略することで達成可能となった電源回路の小型化が、昇圧回路を付加することで相殺されたり、却って大型化したりしてしまっては、本末転倒となる。そこで、本実施例では、昇圧回路としてチャージポンプ回路を採用し、負荷電源Ｖｏｕｔを得るためのスイッチング素子Ｑを、そのチャージポンプ回路ＣＰからなる昇圧回路用のスイッチング素子Ｑと兼用している。

具体的には、図２に示したように、直列接続されたダイオードＤ２とコンデンサーＣ４が二次巻線Ｔと並列接続されているとともに、当該コンデンサーＣ４が負荷電源Ｖｏｕｔ用のコンデンサーＣ２とともにＭＯＳＦＥＴからなるスイッチング素子ＱのドレインＤに接続された構成となっている。さらに、直列接続されたダイオードＤ２とコンデンサーＣ４との接続点Ｐ１から制御ＩＣ１０の電源出力Ｖｃｃに向かって順方向接続されたダイオードＤ３と抵抗Ｒ３とが直列接続されている。また、この抵抗Ｒ３における制御ＩＣ１０の電源出力Ｖｃｃ側の端点Ｐ２と接地ＧＮＤ間にコンデンサーＣ５が接続されている。すなわち、このコンデンサーＣ５の接地ＧＮＤ側の電極がＭＯＳＦＥＴからなるスイッチング素子ＱのソースＳと接地ＧＮＤとに接続されている。それによって、直列接続されたダイオードとコンデンサー（Ｄ２とＣ４，Ｄ３とＣ５）を二組備えたチャージポンプ回路ＣＰが構成されている。

当該チャージポンプ回路ＣＰを構成する二つのコンデンサー（Ｃ４，Ｃ５）は、スイッチング素子Ｑがオン状態になると並列状態となり、二次巻線Ｔに流れる電流によって充電されるとともに、スイッチング素子Ｑがオフ状態となると直列接続状態となり、各コンデンサー（Ｃ４，Ｃ５）の充電電圧の総和が制御ＩＣ１０の電源電圧となる。なお、このチャージポンプ回路ＣＰにおける後段側、すなわち、制御ＩＣ１０の電源出力Ｖｃｃ側のダイオードＤ３に直列接続されている抵抗Ｒ３は、制御ＩＣ１０の電源端子１０ｖｃｃに入力される電流を制限するための電流制限抵抗として機能し、制御ＩＣ１０が要求する電流を流せる程度の抵抗値のものを採用している。また、ツェナーダイオードＺＤが制御ＩＣ１０の電源出力Ｖｃｃから接地ＧＮＤ間に向かって逆方向接続されて、電源端子１０ｖｃｃに印加される電圧が過大にならないようにしている。

このように、本実施例の電源回路１ａでは、トランスの二次巻線Ｔ側の回路構成に含まれる制御ＩＣ１０の電源電圧が付加に対して出力される付加電圧よりも高くても、二次巻線Ｔに補助巻線Ｔｓを設ける必要がない。また、制御ＩＣ１０によって駆動されるスイッチング素子Ｑが、負荷電源の電圧を制御ＩＣの電源電圧にまで昇圧するためのチャージポンプ回路ＣＰ用のスイッチング素子Ｑとして機能するため、スイッチング素子Ｑを別途追加する必要がない。そして、図１と図３に示した実施例と従来例の電源回路（１ａ，１ｂ）を比較すれば分かるように、本実施例に係る電源回路１ａでは、従来例に係る電源回路１ｂに対し、補助巻線Ｔｓを省略する代わりに、実質的に、一つのダイオードＤ３、一つのコンデンサーＣ４、一つの抵抗Ｒ３、一つのツェナーダイオードＺＤを付加しているが、これらの素子（Ｄ３，Ｃ４，Ｒ３，ＺＤ）はいずれも極めて小型であり、また安価でもある。そのため、従来の電源回路１ｂにおいて補助巻線Ｔｓを設けるのに要する実装面積と比較すれば、遙かに少ない面積に実装することができ、電源回路１ａのサイズを大幅に縮小することが可能となる。また、電源回路１ａをより安価に提供することも期待できる。

＝＝＝その他の実施例＝＝＝
上記実施例に係る電源回路１ａにおいて、昇圧回路ＣＰに含まれる素子（Ｄ１，Ｄ２，Ｃ４，Ｃ５，Ｒ３）や従来例の電源回路に対して追加された素子（ツェナーダイオード）ＺＤの実装場所については特に限定しないが、例えば、昇圧回路ＣＰにおいて、実質的に従来例の電源回路１ｂに含まれている素子（Ｄ１，Ｃ２）と同等の素子（Ｄ２，Ｃ５）以外の素子（Ｄ２，Ｃ４，Ｒ３，ＺＤ）をトランスの近辺に実装すれば、従来例の電源回路１ｂと同じ構成部分については、印刷配線や個々の素子の実装場所を変更する必要がほとんど無くなる。そのため、設計変更に伴う初期コストの増加を極めて少なくすることができる。

上記実施例に係る電源回路１ａでは、スイッチング素子Ｑは、同期整流回路の一部であったが、トランスの二次巻線Ｔ側にスイッチング素子Ｑと制御ＩＣ１０とが含まれていれば、スイッチング素子Ｑの用途は限定されない。トランスの二次巻線Ｔ側にスイッチング素子Ｑと、そのスイッチング素子Ｑの駆動信号を出力する制御ＩＣ１０とを含んで、二次巻線Ｔの両端の２端子間に供給された電力を負荷に対して所定の電圧値で出力するように構成されていれば、どのような構成の電源回路にも適用可能である。

本発明は、例えば、絶縁型フライバック・コンバーター方式のスイッチング電源装置などに適用することが可能である。

１ａ，１ｂ 電源回路、１０ 制御ＩＣ、１０ｇｎｄ 接地端子、
１０ｏｕｔ 出力端子、１０ｖｃｃ 電源端子、Ｃ１〜Ｃ５ コンデンサー、
ＣＰ チャージポンプ回路、Ｄ１〜Ｄ３ ダイオード、ＧＮＤ 接地、
Ｑ スイッチング素子、Ｒ１〜Ｒ３ 抵抗、Ｔ 二次巻線、Ｔｍ 主巻線、
Ｔｓ 補助巻線、Ｖｃｃ 制御ＩＣの電源、Ｖｏｕｔ 負荷電源、
ＺＤ ツェナーダイオード

Claims (4)

1. トランスと、当該トランスの二次巻線に接続されたスイッチング素子と、当該スイッチング素子の駆動信号を出力する制御ＩＣとを含んで、当該二次巻線の両端の２端子間に供給された電力を負荷に対して所定の電圧値で出力する電源回路であって、
   前記制御ＩＣは、前記トランスの前記両端の２端子間に供給された電力を電源として動作し、当該２端子と前記制御ＩＣの電源端子に向けてチャージポンプ回路が形成され、
   前記スイッチング素子は、前記チャージポンプ回路を構成するスイッチング素子を兼用している、
   ことを特徴とする電源回路。
2. 請求項１において、
   前記二次巻線には、当該二次巻線と並列接続されたコンデンサーを前記スイッチング素子によって充放電させる同期整流回路が接続され、
   前記二次巻線の両端の２端子間に供給される電力が、前記同期整流回路によって整流された直流電源として前記負荷に対して出力される、
   ことを特徴とする電源回路。
3. 請求項１または２において、前記所定の電圧値は、前記制御ＩＣの電源電圧よりも低いことを特徴とする電源回路。
4. 請求項１または２において、前記スイッチング素子は、ＭＯＳＦＥＴであって、前記所定の電圧値は、当該ＭＯＳＦＥＴのドレインとソース間の推奨電圧値よりも低いことを特徴とする電源回路。

Images