JP5091028B2

JP5091028B2 - スイッチングレギュレータ及びそのスイッチングレギュレータを備えた半導体装置

Info

Publication number: JP5091028B2
Application number: JP2008167147A
Authority: JP
Inventors: 淳二西田
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2008-06-26
Filing date: 2008-06-26
Publication date: 2012-12-05
Anticipated expiration: 2028-06-26
Also published as: US8258765B2; US20090322298A1; JP2010011617A

Description

本発明は、スイッチングレギュレータに関し、特にＰＷＭ制御とＶＦＭ制御を、負荷の状態に応じて切り換えて行うようにしたスイッチングレギュレータに関する。

近年、環境問題に対する配慮から、電子機器の省電力化が求められており、特に電池駆動による電子機器においてその傾向が顕著である。一般に省電力化を図るためには、電子機器で消費する電力を削減することと、電源回路自体の効率を向上させ無駄な電力消費を抑えることが重要であった。小型の電子機器に使用される高効率の電源回路方式としては、インダクタを使用した非絶縁型のスイッチングレギュレータが広く使用されている。
スイッチングレギュレータの制御方式には、大きく２つの方式が知られている。１つは、一定周波数のクロックパルスのデューティサイクルを変化させて出力電圧が一定になるように制御するＰＷＭ（pulse width modulation）制御であり、もう１つは、出力電圧の誤差に応じて、パルス幅が一定のクロック信号の出力を制御して、出力電圧が一定になるように制御するＶＦＭ（variable frequency modulation）制御である。

ＰＷＭ制御は、軽負荷でも一定周期でスイチングトランジスタのオン／オフ制御を行うため、軽負荷での効率は悪化する。これに対して、ＶＦＭ制御は、負荷に応じて周波数が変動するため、機器に対してノイズやリプルの影響が大きいが、軽負荷に対してはＰＷＭ制御よりも効率が高い。このようなことから、従来は、負荷の状態に応じて、ＰＷＭ制御とＶＦＭ制御を切り換えて行うようにし、軽負荷から重負荷まで電源効率を高めていた。
負荷の状態を検出する方法は、入力電圧から出力端子の間における電流が流れる経路に出力電流検出用抵抗を挿入して出力電流を検出する方法が一般的であった。しかし、このような方法では、出力電流が大きくなるほど出力電流検出用抵抗による電力損失が増えるため、電池を電源にした小型電子機器には適さなかった。また、出力電流検出用抵抗を使用しない方法としては、誤差増幅回路の電圧レベルを使用して間接的に負荷の状態を検出するものがあった（例えば、特許文献１参照。）。
特許第３６４７８１１号公報

しかし、前記誤差増幅回路は、出力電圧に重畳されているリップル成分の影響を除去するための積分回路を備えており、該積分回路は、通常、位相補償回路として設けられている。このような積分回路は、通常ＰＷＭ制御時の動作周波数に合わせて最適化されているため、ＶＦＭ制御時のようにＰＷＭ制御時よりも動作周波数が低くなったり、ＰＷＭ制御に使用するパルス信号のパルスを間引きしたりすると、前記積分回路の出力信号は、前記誤差増幅回路の出力信号でもあることから、スイッチング動作直後は有効に機能するが、間引きを行う等してスイッチング動作が停止した状態では、接地電圧又は電源電圧の状態となり負荷電流を検出する信号としては有効に機能しなくなる。このため、ＶＦＭ制御時は、前記誤差増幅回路の出力電圧が負荷電流に対して一定の電圧を維持することができなくなり、誤差増幅回路の出力電圧と負荷電流との関係は一定でなくなる。このようなことから、出力電流検出用抵抗を使用して負荷電流を測定して切り換える方式と比較して、制御の切り換え時における負荷電流を正確に設定することができないという問題があった。

本発明は、このような問題を解決するためになされたものであり、出力電流検出用抵抗を使用することなく、ＰＷＭ制御とＶＦＭ制御の切り換わり時における負荷電流値を正確に設定することができるスイッチングレギュレータ及びそのスイッチングレギュレータを備えた半導体装置を得ることを目的とする。

この発明に係るスイッチングレギュレータは、ＰＷＭ制御とＶＦＭ制御を自動的に切り換えて行い、入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力電圧として出力するスイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行うスイッチ素子と、
該スイッチ素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記スイッチ素子がオフして該インダクタへの充電が停止すると、該インダクタの放電を行う整流素子と、
前記出力電圧に比例した比例電圧と所定の第１基準電圧との電圧比較を行い、該比較結果を示す信号を出力すると共に該各電圧の電圧差を増幅して誤差電圧を生成し出力する誤差増幅回路部と、
前記誤差電圧をＰＷＭ変調して、前記ＰＷＭ制御を行うためのＰＷＭパルス信号を生成し出力するＰＷＭパルス生成回路部と、
前記スイッチ素子を流れる電流であるハイサイド電流と、前記整流素子を流れる電流であるローサイド電流の検出を行い、該検出結果を示す信号を生成して出力する電流検出回路部と、
前記出力電圧の検出を行い、該出力電圧が所定値以下に低下したことを検出すると所定の信号を出力する出力電圧低下検出回路部と、
前記ＰＷＭパルス信号における前記スイッチ素子をオンさせるタイミングを示したエッジと、前記電流検出回路部の出力信号におけるハイサイド電流が所定値になったことを示すエッジとの間隔のパルス幅を有する電流パルス信号を生成して出力する電流パルス生成回路部と、
前記ＰＷＭパルス信号と該電流パルス信号との各位相を比較し、該比較結果を示す信号を生成して出力する位相検出回路部と、
前記電流検出回路部の出力信号から、ＶＦＭ制御を行うためのＶＦＭパルス信号を生成して出力するＶＦＭパルス生成回路部と、
前記ＰＷＭパルス信号を使用したＰＷＭ制御又は該ＶＦＭパルス信号を使用したＶＦＭ制御のいずれかの制御で前記スイッチ素子のスイッチング制御を行うスイッチング制御回路部と、
を備え、
前記スイッチング制御回路部は、前記位相検出回路部の出力信号に応じてＰＷＭ制御からＶＦＭ制御への切り換えを行い、前記出力電圧低下検出回路部の出力信号に応じてＶＦＭ制御からＰＷＭ制御への切り換えを行うものである。

具体的には、前記スイッチング制御回路部は、前記位相検出回路部から、前記ＰＷＭパルス信号と前記電流パルス信号の位相が一致したことを示す信号が入力されると前記ＰＷＭ制御から前記ＶＦＭ制御への切り換えを行い、前記出力電圧低下検出回路部から前記所定の信号が入力されると前記ＶＦＭ制御から前記ＰＷＭ制御への切り換えを行うようにした。

また、前記電流検出回路部は、前記スイッチング制御回路部がＰＷＭ制御を行う場合、前記ハイサイド電流が所定の第１電流値以上であることを検出すると所定の第１信号を出力するようにした。

また、前記電流検出回路部は、前記スイッチング制御回路部がＶＦＭ制御を行う場合は、前記ハイサイド電流が所定の第２電流値以上であることを検出すると前記所定の第１信号を出力し、前記ローサイド電流が前記第２電流値よりも小さい所定の第３電流値以下であることを検出すると所定の第２信号を出力するようにした。

また、前記ＶＦＭパルス生成回路部は、前記誤差増幅回路部から前記比例電圧が前記第１基準電圧以下になったことを示す信号が出力されている間に、前記所定の第２信号が前記電流検出回路部から出力された時点と、前記所定の第１信号が前記電流検出回路部から出力された時点との間、前記スイッチ素子をオンさせて導通状態にするように、前記ＶＦＭパルス信号を生成するようにした。

また、前記ＶＦＭパルス生成回路部は、前記誤差増幅回路部から前記比例電圧が前記第１基準電圧以下になったことを示す信号が出力されたときに、前記所定の第２信号が前記電流検出回路部から出力されていない場合、前記誤差増幅回路部から前記比例電圧が前記第１基準電圧以下になったことを示す信号が出力された時点と、前記所定の第１信号が前記電流検出回路部から出力された時点との間、前記スイッチ素子をオンさせて導通状態にするように、前記ＶＦＭパルス信号を生成するようにした。

また、前記電流パルス生成回路部は、前記スイッチング制御回路部が前記スイッチ素子をオンさせて導通状態にした時点から、前記電流検出回路部から前記所定の第１信号が出力された時点又は前記スイッチング制御回路部が前記スイッチ素子をオフさせて遮断状態にした時点のいずれか早い方の時点までの間のパルス幅を有する前記電流パルス信号を生成するようにした。

また、この発明に係る半導体装置は、前記スイッチングレギュレータのいずれかを備えるようにした。

本発明のスイッチングレギュレータ及びそのスイッチングレギュレータを備えた半導体装置によれば、前記スイッチング制御回路部が、前記位相検出回路部の出力信号に応じてＰＷＭ制御からＶＦＭ制御への切り換えを行い、前記出力電圧低下検出回路部の出力信号に応じてＶＦＭ制御からＰＷＭ制御への切り換えを行うようにした。具体的には、ＰＷＭ制御とＶＦＭ制御との切り換え時における負荷電流が、ＰＷＭ制御からＶＦＭ制御への移行時は、前記第１電流値で決まる負荷電流で切り換わり、ＶＦＭ制御からＰＷＭ制御への移行時は、前記第２電流値及び第３電流値で決まる負荷電流で切り換えるようにした。このことから、出力電流検出用抵抗を使用することなく、ＰＷＭ制御とＶＦＭ制御の切り換わり時における負荷電流値を正確に設定することができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるスイッチングレギュレータの回路例を示した図である。
図１のスイッチングレギュレータ１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に降圧して出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する同期整流方式の降圧型スイッチングレギュレータをなしており、ＰＷＭ制御動作としては、電圧モード制御方式をなしている。

スイッチングレギュレータ１は、入力電圧Ｖｉｎの出力制御を行うためのスイッチング動作を行うＰＭＯＳトランジスタからなるスイッチングトランジスタＭ１と、ＮＭＯＳトランジスタからなる同期整流用トランジスタＭ２と、インダクタＬ１と、出力コンデンサＣ１と、出力電圧Ｖｏｕｔを分圧して分圧電圧Ｖｆｂを生成し出力する出力電圧検出用の抵抗Ｒ１，Ｒ２とを備えている。また、スイッチングレギュレータ１は、所定の第１基準電圧Ｖｒ１を生成して出力する第１基準電圧発生回路２と、分圧電圧Ｖｆｂと第１基準電圧Ｖｒ１との電圧比較を行い該比較結果を示す信号Ｓｅを生成して出力する第１コンパレータ３と、該出力信号Ｓｅを積分して誤差電圧Ｖｅを生成し出力する位相補償回路４と、所定のクロック信号ＣＬＫを生成し出力する発振回路５と、クロック信号ＣＬＫから所定のスロープ電圧Ｖｓｌｏｐｅを生成して出力するスロープ回路６と、誤差電圧Ｖｅに応じたパルス幅を有するＰＷＭ制御を行うためのＰＷＭパルス信号Ｓｐｗｍを生成して出力するＰＷＭコンパレータ７とを備えている。

更に、スイッチングレギュレータ１は、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２のスイッチング制御を行うための制御信号ＰＨＳ及びＮＬＳを生成して出力する制御回路８と、所定の第２基準電圧Ｖｒ２を生成して出力する第２基準電圧発生回路９と、出力電圧Ｖｏｕｔの低下を検出するための第２コンパレータ１０と、スイッチングトランジスタＭ１を流れる電流であるハイサイド電流の検出を行うハイサイド電流検出回路１１と、同期整流用トランジスタＭ２を流れる電流であるローサイド電流の検出を行うローサイド電流検出回路１２と、ＶＦＭ制御を行うためのＶＦＭパルス信号Ｓｖｆｍを生成して出力するＶＦＭパルス制御回路１３と、電流パルス制御回路１４と、位相検出回路１５と、インダクタＬ１と、出力コンデンサＣ１とを備えている。

なお、スイッチングトランジスタＭ１はスイッチ素子を、同期整流用トランジスタＭ２は整流素子を、第１基準電圧発生回路２、第１コンパレータ３、位相補償回路４及び抵抗Ｒ１，Ｒ２は誤差増幅回路部を、発振回路５、スロープ回路６及びＰＷＭコンパレータ７はＰＷＭパルス生成回路部を、制御回路８はスイッチング制御回路部をそれぞれなす。また、第２基準電圧発生回路９、第２コンパレータ１０及び抵抗Ｒ１，Ｒ２は出力電圧低下検出回路部を、ハイサイド電流検出回路１１及びローサイド電流検出回路１２は電流検出回路部を、ＶＦＭパルス制御回路１３はＶＦＭパルス生成回路部を、電流パルス制御回路１４は電流パルス生成回路部を、位相検出回路１５は位相検出回路部をそれぞれなす。また、スイッチングレギュレータ１において、インダクタＬ１及び出力コンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、スイッチングトランジスタＭ１及び／又は同期整流用トランジスタＭ２、インダクタＬ１並びに出力コンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよい。

入力端子ＩＮと接地電圧Ｖｓｓとの間にはスイッチングトランジスタＭ１と同期整流用トランジスタＭ２が直列に接続され、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２との接続部ＬＸと、出力端子ＯＵＴとの間にインダクタＬ１が接続されている。出力端子ＯＵＴと接地電圧Ｖｓｓとの間には、抵抗Ｒ１及びＲ２の直列回路と出力コンデンサＣ１が並列に接続されている。抵抗Ｒ１と抵抗Ｒ２との接続部の電圧である分圧電圧Ｖｆｂは第１コンパレータ３の反転入力端に入力され、第１コンパレータ３の非反転入力端には第１基準電圧Ｖｒ１が入力されている。第１コンパレータ３は、分圧電圧Ｖｆｂと第１基準電圧Ｖｒ１との電圧比較結果を示す出力信号Ｓｅを出力し、出力信号Ｓｅは、位相補償回路４で積分され周波数調整されて、分圧電圧Ｖｆｂと第１基準電圧Ｖｒ１との電圧差を増幅した誤差電圧Ｖｅとして、ＰＷＭコンパレータ７の反転入力端に入力される。

スロープ回路６は、発振回路５から入力されたクロック信号ＣＬＫのクロックサイクルごとに１次のランプ出力であるスロープ電圧Ｖｓｌｏｐｅを生成してＰＷＭコンパレータ７の非反転入力端に出力する。ＰＷＭコンパレータ７は、スロープ電圧Ｖｓｌｏｐｅと誤差電圧Ｖｅとの電圧比較を行って、誤差電圧Ｖｅに応じたパルス幅を有するＰＷＭパルス信号Ｓｐｗｍを生成、すなわち誤差電圧ＶｅをＰＷＭ変調してＰＷＭパルス信号Ｓｐｗｍを生成して制御回路８、電流パルス制御回路１４及び位相検出回路１５へそれぞれ出力する。制御回路８は、生成した制御信号ＰＨＳ及びＮＬＳをスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の各ゲートへ対応して出力する。

また、第２コンパレータ１０において、反転入力端には分圧電圧Ｖｆｂが、非反転入力端には第２基準電圧Ｖｒ２がそれぞれ入力されており、第２コンパレータ１０は、分圧電圧Ｖｆｂと第２基準電圧Ｖｒ２との電圧比較結果を示す出力信号Ｓｃｍｐを生成して制御回路８に出力する。ハイサイド電流検出回路１１には、接続部ＬＸの電圧ＶＬＸと制御回路８から出力される切換信号Ｓｅｌｅｃｔが入力されており、ハイサイド電流検出回路１１は、電圧ＶＬＸから前記ハイサイド電流の検出を行い、該検出したハイサイド電流と、切換信号Ｓｅｌｅｃｔに応じて選択した所定の第１電流値ｉ１又は所定の第２電流値ｉ２との電流比較を行い、該比較結果を示す信号ＨＣｄｅｔを生成してＶＦＭパルス制御回路１３に出力する。ハイサイド電流検出回路１１は、前記ハイサイド電流が第１電流値ｉ１又は第２電流値ｉ２以上になるとハイレベルの信号ＨＣｄｅｔを出力する。

また、ローサイド電流検出回路１２にも電圧ＶＬＸが入力されており、ローサイド電流検出回路１２は、電圧ＶＬＸから前記ローサイド電流の検出を行い、該検出したローサイド電流と、所定の第３電流値ｉ３との電流比較を行い、該比較結果を示す信号ＬＣｄｅｔを生成してＶＦＭパルス制御回路１３に出力する。ローサイド電流検出回路１２は、前記ローサイド電流が第３電流値ｉ３以下になるとハイレベルの信号ＬＣｄｅｔを出力する。
ＶＦＭパルス制御回路１３は、出力信号Ｓｅ、信号ＨＣｄｅｔ及びＬＣｄｅｔがそれぞれ入力されており、生成したＶＦＭパルス信号Ｓｖｆｍを制御回路８に出力する。

電流パルス制御回路１４は、ＰＷＭパルス信号Ｓｐｗｍ及び信号ＨＣｄｅｔがそれぞれ入力されており、生成した電流パルス信号Ｓｃｐを位相検出回路１５に出力する。位相検出回路１５は、入力されたＰＷＭパルス信号Ｓｐｗｍ及び電流パルス信号Ｓｃｐの位相比較を行い、入力されたＰＷＭパルス信号Ｓｐｗｍと電流パルス信号Ｓｃｐの位相が一致するとハイレベルの出力信号Ｓｐｓを生成して制御回路８に出力する。
制御回路８は、ＰＷＭ制御動作時には、選択信号Ｓｅｌｅｃｔをローレベルにし、入力されたＰＷＭパルス信号Ｓｐｗｍを制御信号ＰＨＳ及びＮＬＳとしてスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の各ゲートに対応して出力する。また、制御回路８は、ＶＦＭ制御動作時には、選択信号Ｓｅｌｅｃｔをハイレベルにし、入力されたＶＦＭパルス信号Ｓｖｆｍを制御信号ＰＨＳ及びＮＬＳとしてスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の各ゲートに対応して出力する。なお、信号ＨＣｄｅｔは第１信号を、信号ＬＣｄｅｔは第２信号をそれぞれなす。

このような構成において、図２は、ＰＷＭ制御時におけるスイッチングレギュレータ１の動作例を示したタイミングチャートである。図２を参照しながらＰＷＭ制御時における図１の回路の動作について説明する。なお、ｉＬはインダクタＬ１に流れるインダクタ電流を示しており、第１電流値ｉ１は、ハイサイド電流検出回路１１に設定された電流値であり、ＰＷＭ制御時の基準電流をなしている。
ハイサイド電流検出回路１１は、制御回路８からＰＷＭ制御を行うことを示す選択信号Ｓｅｌｅｃｔが入力されると、前記ハイサイド電流と第１電流値ｉ１との比較を行い、前記ハイサイド電流が第１電流値ｉ１以上である間、信号ＨＣｄｅｔをハイレベルにする。

電流パルス制御回路１４は、ＰＷＭパルス信号Ｓｐｗｍがハイレベルに立ち上がると電流パルス信号Ｓｃｐをハイレベルに立ち上げ、ＰＷＭパルス信号Ｓｐｗｍの立ち下がり、又は信号ＨＣｄｅｔの立ち上がりのいずれか早い方のタイミングで電流パルス信号Ｓｃｐをローレベルに立ち下げる。
位相検出回路１５は、入力された電流パルス信号ＳｃｐとＰＷＭパルス信号Ｓｐｗｍとの位相比較を行い、位相が一致した場合にハイレベルの出力信号Ｓｐｓを出力する。
制御回路８は、ＰＷＭ制御を行うときは、第２コンパレータ１０の出力信号Ｓｃｍｐの立ち下がりにより選択信号Ｓｅｌｅｃｔをローレベルにし、ＶＦＭ制御を行うときは、出力信号Ｓｐｓの立ち上がりにより選択信号Ｓｅｌｅｃｔをハイレベルにする。

クロック信号ＣＬＫのパルスＰ１〜Ｐ３のサイクルでは、電流パルス制御回路１４は、ハイサイド電流検出回路１１から出力された信号ＨＣｄｅｔによって電流パルス信号Ｓｃｐのハイレベルのパルス幅を決定し、パルスＰ４のサイクルでは、ＰＷＭパルス信号Ｓｐｗｍの立ち下がりによって電流パルス信号Ｓｃｐのハイレベルのパルス幅を決定する。クロック信号ＣＬＫのパルスの立ち上がりをＰＷＭ制御時のフレーム初期サイクルとすると、該フレーム初期サイクルにおけるインダクタ電流ｉＬの電流値をｉ０とし、ＰＷＭ制御時の基準電流値である第１電流値ｉ１はハイサイド電流検出用の電流値をなしており、出力端子ＯＵＴに負荷が接続されたときの各サイクルの出力端子ＯＵＴから出力される負荷電流である出力電流ｉｏｕｔは、下記（１）式のようになる。
ｉｏｕｔ＝ｉ０＋（ｉ１−ｉ０）／２………………（１）

位相検出回路１５の出力信号Ｓｐｓは、ＰＷＭ制御からＶＦＭ制御へと切り換える制御信号でもあることから、ＰＷＭパルス信号Ｓｐｗｍと電流パルス信号Ｓｃｐの位相が一致して、ハイレベルの出力信号Ｓｐｓを出力する状態では、ＰＷＭ制御時のハイサイド電流値は、第１電流値ｉ１未満であり、１サイクル時の出力電流ｉｏｕｔは、前記（１）式で示した値以下の状態であることが分かる。特に、ＰＷＭ制御時のハイサイド電流におけるピーク電流値が、第１電流値ｉ１で設定したインダクタ電流ｉＬ以下で動作する条件で、ＰＷＭ制御が不連続モードとなるように設定した場合では、電流値ｉ０はゼロになるため、前記（１）式は下記（２）式のようになり、出力電流ｉｏｕｔは、ｉ１／２以下になる。
ｉｏｕｔ＝ｉ１／２………………（２）

このように、ＰＷＭ制御からＶＦＭ制御に切り換わる際の出力電流ｉｏｕｔは、ハイサイド電流検出回路１１に設定された第１電流値ｉ１の１／２以下となり、第１電流値ｉ１を設定することによって、ＰＷＭ制御からＶＦＭ制御に切り換わる際の出力電流ｉｏｕｔの電流値を設定することができる。

次に、図３は、ＶＦＭ制御時におけるスイッチングレギュレータ１の動作例を示したタイミングチャートである。図３を参照しながらＶＦＭ制御時における図１の回路の動作例について説明する。
第２電流値ｉ２は、ハイサイド電流検出回路１１に設定されたＶＦＭ制御時の基準電流値を示し、第３電流値ｉ３は、ローサイド電流検出回路１２に設定されたＶＦＭ制御時の基準電流値を示している。
ハイサイド電流検出回路１１は、制御回路８からＶＦＭ制御を行うことを示す選択信号Ｓｅｌｅｃｔが入力されると、前記ハイサイド電流と第２電流値ｉ２との比較を行い、前記ハイサイド電流が第２電流値ｉ２以上である間、信号ＨＣｄｅｔをハイレベルにする。
また、ローサイド電流検出回路１２は、前記ローサイド電流と第３電流値ｉ３との比較を行い、ローサイド電流が第３電流値ｉ３以下である間、ハイレベルの信号ＬＣｄｅｔを出力する。

ＶＦＭパルス制御回路１３は、第１コンパレータ３からハイレベルの出力信号Ｓｅが出力されている期間、前記ローサイド電流と第３電流値ｉ３との比較結果を示した信号である信号ＬＣｄｅｔの立ち上がりに応じてＶＦＭパルス信号Ｓｖｆｍをハイレベルにし、選択信号Ｓｅｌｅｃｔによって選択された第２電流値ｉ２との比較信号である信号ＨＣｄｅｔの立ち上がりに応じてＶＦＭパルス信号Ｓｖｆｍをローレベルにする。また、ＶＦＭパルス制御回路１３は、第１コンパレータ３からの出力信号Ｓｅが立ち上がった際に、信号ＬＣｄｅｔが立ち上がらない場合は、出力信号Ｓｅが立ち上がったときにＶＦＭパルス信号Ｓｖｆｍをハイレベルに立ち上げる。

ＶＦＭ制御時にハイレベルのＶＦＭパルス信号Ｓｖｆｍが連続して出力されている状態では、インダクタ電流ｉＬは、第２電流値ｉ２又は第３電流値ｉ３のいずれかと等価になる。このような状態では、第２コンパレータ１０の出力信号Ｓｃｍｐがハイレベルになった場合、第２電流値ｉ２と第３電流値ｉ３との平均値以上の出力電流ｉｏｕｔが流れていることになる。すなわち、第２コンパレータ１０が出力電圧Ｖｏｕｔの低下を検出したときの出力電流ｉｏｕｔは、下記（３）式のようになる。
ｉｏｕｔ＞（ｉ２−ｉ３）／２………………（３）

すなわち、ＶＦＭ制御からＰＷＭ制御へ切り換わるときの出力電流ｉｏｕｔは、電流値（ｉ２−ｉ３）の１／２以上になっていると判断することができる。
このように、ＶＦＭ制御からＰＷＭ制御に切り換わる際の出力電流ｉｏｕｔの電流値を、ハイサイド電流検出回路１１の第２電流値ｉ２及びローサイド電流検出回路１２の第３電流値ｉ３を設定することによって設定することができる。

このように、本第１の実施の形態におけるスイッチングレギュレータは、ハイサイド電流検出回路１１の第１電流値ｉ１を設定することによって、ＰＷＭ制御からＶＦＭ制御に切り換わる際の出力電流ｉｏｕｔの電流値を設定することができると共に、ＶＦＭ制御からＰＷＭ制御に切り換わる際の出力電流ｉｏｕｔの電流値を、ハイサイド電流検出回路１１の第２電流値ｉ２及びローサイド電流検出回路１２の第３電流値ｉ３を設定することによって設定することができ、出力電流検出用抵抗を使用することなく、ＰＷＭ制御とＶＦＭ制御の切り換わり時における負荷電流値を正確に設定することができる。

なお、前記説明では、同期整流方式の降圧型スイッチングレギュレータを例にして説明したが、これは一例であり、本発明はこれに限定するものではなく、非同期整流方式の降圧型スイッチングレギュレータや、昇圧型スイッチングレギュレータや、反転型スイッチングレギュレータ等にも適用することができる。
また、前記第１の実施の形態におけるスイッチングレギュレータを他の回路と共に１つの半導体装置を形成するようにしてもよく、該半導体装置は、ＩＣをなすようにしてもよい。

本発明の第１の実施の形態におけるスイッチングレギュレータの回路例を示した図である。ＰＷＭ制御時における図１のスイッチングレギュレータ１の動作例を示したタイミングチャートである。ＶＦＭ制御時における図１のスイッチングレギュレータ１の動作例を示したタイミングチャートである。

符号の説明

１スイッチングレギュレータ
２第１基準電圧発生回路
３第１コンパレータ
４位相補償回路
５発振回路
６スロープ回路
７ＰＷＭコンパレータ
８制御回路
９第２基準電圧発生回路
１０第２コンパレータ
１１ハイサイド電流検出回路
１２ローサイド電流検出回路
１３ＶＦＭパルス制御回路
１４電流パルス制御回路
１５位相検出回路
Ｍ１スイッチングトランジスタ
Ｍ２同期整流用トランジスタ
Ｌ１インダクタ
Ｃ１出力コンデンサ
Ｒ１，Ｒ２抵抗

Claims

ＰＷＭ制御とＶＦＭ制御を自動的に切り換えて行い、入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力電圧として出力するスイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行うスイッチ素子と、
該スイッチ素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記スイッチ素子がオフして該インダクタへの充電が停止すると、該インダクタの放電を行う整流素子と、
前記出力電圧に比例した比例電圧と所定の第１基準電圧との電圧比較を行い、該比較結果を示す信号を出力すると共に該各電圧の電圧差を増幅して誤差電圧を生成し出力する誤差増幅回路部と、
前記誤差電圧をＰＷＭ変調して、前記ＰＷＭ制御を行うためのＰＷＭパルス信号を生成し出力するＰＷＭパルス生成回路部と、
前記スイッチ素子を流れる電流であるハイサイド電流と、前記整流素子を流れる電流であるローサイド電流の検出を行い、該検出結果を示す信号を生成して出力する電流検出回路部と、
前記出力電圧の検出を行い、該出力電圧が所定値以下に低下したことを検出すると所定の信号を出力する出力電圧低下検出回路部と、
前記ＰＷＭパルス信号における前記スイッチ素子をオンさせるタイミングを示したエッジと、前記電流検出回路部の出力信号におけるハイサイド電流が所定値になったことを示すエッジとの間隔のパルス幅を有する電流パルス信号を生成して出力する電流パルス生成回路部と、
前記ＰＷＭパルス信号と該電流パルス信号との各位相を比較し、該比較結果を示す信号を生成して出力する位相検出回路部と、
前記電流検出回路部の出力信号から、ＶＦＭ制御を行うためのＶＦＭパルス信号を生成して出力するＶＦＭパルス生成回路部と、
前記ＰＷＭパルス信号を使用したＰＷＭ制御又は該ＶＦＭパルス信号を使用したＶＦＭ制御のいずれかの制御で前記スイッチ素子のスイッチング制御を行うスイッチング制御回路部と、
を備え、
前記スイッチング制御回路部は、前記位相検出回路部の出力信号に応じてＰＷＭ制御からＶＦＭ制御への切り換えを行い、前記出力電圧低下検出回路部の出力信号に応じてＶＦＭ制御からＰＷＭ制御への切り換えを行うことを特徴とするスイッチングレギュレータ。
前記スイッチング制御回路部は、前記位相検出回路部から、前記ＰＷＭパルス信号と前記電流パルス信号の位相が一致したことを示す信号が入力されると前記ＰＷＭ制御から前記ＶＦＭ制御への切り換えを行い、前記出力電圧低下検出回路部から前記所定の信号が入力されると前記ＶＦＭ制御から前記ＰＷＭ制御への切り換えを行うことを特徴とする請求項１記載のスイッチングレギュレータ。
前記電流検出回路部は、前記スイッチング制御回路部がＰＷＭ制御を行う場合、前記ハイサイド電流が所定の第１電流値以上であることを検出すると所定の第１信号を出力することを特徴とする請求項１又は２記載のスイッチングレギュレータ。
前記電流検出回路部は、前記スイッチング制御回路部がＶＦＭ制御を行う場合は、前記ハイサイド電流が所定の第２電流値以上であることを検出すると前記所定の第１信号を出力し、前記ローサイド電流が前記第２電流値よりも小さい所定の第３電流値以下であることを検出すると所定の第２信号を出力することを特徴とする請求項１、２又は３記載のスイッチングレギュレータ。
前記ＶＦＭパルス生成回路部は、前記誤差増幅回路部から前記比例電圧が前記第１基準電圧以下になったことを示す信号が出力されている間に、前記所定の第２信号が前記電流検出回路部から出力された時点と、前記所定の第１信号が前記電流検出回路部から出力された時点との間、前記スイッチ素子をオンさせて導通状態にするように、前記ＶＦＭパルス信号を生成することを特徴とする請求項４記載のスイッチングレギュレータ。
前記ＶＦＭパルス生成回路部は、前記誤差増幅回路部から前記比例電圧が前記第１基準電圧以下になったことを示す信号が出力されたときに、前記所定の第２信号が前記電流検出回路部から出力されていない場合、前記誤差増幅回路部から前記比例電圧が前記第１基準電圧以下になったことを示す信号が出力された時点と、前記所定の第１信号が前記電流検出回路部から出力された時点との間、前記スイッチ素子をオンさせて導通状態にするように、前記ＶＦＭパルス信号を生成することを特徴とする請求項５記載のスイッチングレギュレータ。
前記電流パルス生成回路部は、前記スイッチング制御回路部が前記スイッチ素子をオンさせて導通状態にした時点から、前記電流検出回路部から前記所定の第１信号が出力された時点又は前記スイッチング制御回路部が前記スイッチ素子をオフさせて遮断状態にした時点のいずれか早い方の時点までの間のパルス幅を有する前記電流パルス信号を生成することを特徴とする請求項１、２、３、４、５又は６記載のスイッチングレギュレータ。
請求項１から請求項７のいずれかに記載のスイッチングレギュレータを備えた半導体装置。