JP2005080366A

JP2005080366A - スイッチング電源装置

Info

Publication number: JP2005080366A
Application number: JP2003306094A
Authority: JP
Inventors: Naoki Kawamoto; 直毅川本; Hiroki Kinugawa; 宏樹衣川
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-08-29
Filing date: 2003-08-29
Publication date: 2005-03-24

Abstract

【課題】スイッチング電源の電圧検出モード（ＰＦＭモード）において、スイッチングの回数を抑制し、スイッチングロスを抑えることで、効率に優れたスイッチング電源装置を実現する。
【解決手段】電流検出回路５の検出信号（Input）、信号発生回路１から三角波と同時に作られる三角波と同周期の矩形波Ｖpulse、及び初期値決めのため起動時のみＨ（ハイ）で正常時は常にＬ（ロー）である信号ＶＦＬを入力し、Output信号を出力するスイッチング制御回路１４を設け、ＰＦＭモードにおいて、電流検出回路５からの検出信号（ＬのInput信号）が入ってから一定期間はドライバー回路４をオンさせないようにし、スイッチングの回数を抑制できる。
【選択図】図１

Description

本発明は、スイッチング電源装置に係り、特に、電圧検出型（ＰＦＭモード）のスイッチング電源装置に関するものである。

従来のスイッチング電源装置の構成を図4に示す。図４において、１は三角波信号及び矩形波信号を発生する信号発生回路、２は信号発生回路１の三角波信号とエラーアンプ１１の出力信号とを比較して出力デューティを決めるＰＷＭコンパレータ、３はドライバー制御回路、４はドライバー回路、５はコイルに流れる電流を制限する電流検出回路、６はＰＦＭモード時の高電圧用のコンパレータ、７はＰＦＭモード用の高基準電圧源、８はＰＦＭモード時の低電圧用のコンパレータ、９はＰＦＭモード用の低基準電圧源、１０は低電圧用のコンパレータ８および高電圧用のコンパレータ６の出力信号に応じて動作するラッチ回路、１１は出力電圧Ｖoutのレベルを誤差検出するエラーアンプ、１２は出力基準電圧源、１３はコイル及びコンデンサで構成された平滑回路である。次に動作について説明する。

まず、ノーマルモード時は、出力電圧Ｖoutと基準電圧１２をエラーアンプ１１で比較し、その比較出力と信号発生回路１の出力信号（三角波）をＰＷＭコンパレータ２で比較し、デューティ比を出力し、それをドライバー制御回路３に入力し、ドライバー回路４を制御し、出力電圧Ｖoutを制御する。

電圧検出型であるＰＦＭモードでは、低基準電圧源９の電圧で出力電圧Ｖoutの下側のスレッシュを決める。出力電圧Ｖoutと低基準電圧源９の電圧をコンパレータ８で比較し、出力電圧Ｖoutが低基準電圧源９の電圧より低くなれば、ドライバー制御回路３によってドライバー回路４がＯＮ（オン）動作し外付けのコイルに電流が流れるようになっている。また、出力電圧Ｖoutと高基準電圧源７の電圧をコンパレータ６で比較し、出力電圧Ｖoutが高基準電圧源７の電圧より高くなれば、ドライバー制御回路３によってドライバー回路４がＯＦＦ（オフ）動作し外付けのコイルに流れる電流を遮断する。また電流検出回路５により、コイルに流れる電流がある設定した値に達した時もドライバー制御回路３によりドライバー回路４はオフされ、コイルに流れる電流は遮断される。このモードでは、エラーアンプ１１、基準電圧源１２、信号発生回路１、ＰＷＭコンパレータ２は使用しない。この一連の動作の繰り返しでＰＦＭモード時は出力電圧Ｖoutをコントロールする。

図５はＰＦＭモード時の出力電圧Ｖoutとコイル電流の波形を示したものである。同図中のT1の区間は出力電圧Ｖoutが低基準電圧９の電圧Ｖlowを下回ったために、ドライバー回路４がオンし、コイルに電流を流そうとしている区間である。T2の区間は出力電圧Ｖoutが高基準電圧源７の電圧Ｖhiを上回ったために、ドライバー４がオフし、コイルに流れる電流を遮断する区間である。

最後にT3の区間だが、この区間は出力電圧ＶoutがＶhiとＶlowの間にあり、電流検出回路５からの信号でドライバーが制御されている区間である。コイルに流れる電流があらかじめ設定されていた電流値に到達すると、電流検出回路５からドライバー制御回路３にドライバー回路４をオフさせる信号が出される。しかし、このオフさせる時間は回路に組み込まれたディレイ（delay）素子及び、この回路システムの全体のdelayのみで決まっていて、時間的には短い。そして、このオフ期間が終われば、出力電圧Ｖoutは高基準電圧源７の高基準電圧Ｖhiと低基準電圧源９の低基準電圧Ｖlowとの間にあるため、再びコイルに電流を流そうとし、ドライバー回路４はオンとなる。そのため出力電圧Ｖoutが高基準電圧Ｖhiを超えるまで、ドライバー回路４はオンオフを繰り返す。このような従来技術に似たものに以下の特許文献１がある。
特開平３−１８３３５７号公報

以上の様な従来のスイッチング電源装置においては、電流検出回路５からの信号でドライバー回路４をオフさせる時間が短く、オンオフを繰り返す回数が多くなり、スイッチングロスが大きくなるという課題があった。

本発明は上記欠点に鑑み案出されたもので、簡単なロジック回路の追加で、ＰＦＭモードにおいて、スイッチング回数を抑制し、スイチングロスを抑え、より高効率なスイッチング電源装置を提供することを目的とする。

この目的を達成するために本発明のスイッチング電源装置は、三角波信号と矩形波信号を発生する信号発生回路と、基準電圧と出力端子の電圧との誤差電圧を検出し、その検出出力と信号発生回路の三角波信号とを比較してＰＷＭ制御するノーマルモードのスイッチング電源部と、第１の電圧検出により信号発生回路の矩形波信号によるスイッチング制御を行って昇圧し、第２の電圧検出によりスイッチング制御を停止して降圧するＰＦＭモードのスイッチング電源部とを備えている。

本発明によれば、ＰＦＭモードにおいて、スイッチングの回数を抑制し、スイッチングロスを抑えることで、効率に優れたスイッチング電源装置を実現できる。

次に本発明を図面に基づき詳細に説明する。図１は本発明の実施形態のスイッチング電源装置の構成を示すものである。

図１において、１は三角波信号及び矩形波信号を発生する信号発生回路、２は信号発生回路１の三角波信号とエラーアンプ１１の出力信号とを比較して出力デューティを決めるＰＷＭコンパレータ、３はドライバー制御回路、４はドライバー回路、５はコイルに流れる電流を制限する電流検出回路、６はＰＦＭモード時の高電圧用のコンパレータ、７はＰＦＭモード用の高基準電圧源、８はＰＦＭモード時の低電圧用のコンパレータ、９はＰＦＭモード用の低基準電圧源、１０は低電圧用のコンパレータ８および高電圧用のコンパレータ６の出力信号に応じて動作するラッチ回路、１１は出力電圧Ｖoutのレベルを誤差検出するエラーアンプ、１２は基準電圧源、１３はコイル及びコンデンサで構成されスイッチング電源の出力を平滑させる平滑回路、１４は電流検出回路５からの検出信号を処理するスイッチング制御回路である。スイッチング制御回路１４は、電流検出回路５の検出信号（Input）と、信号発生回路１から三角波と同時に作られる三角波と同周期の矩形波Ｖpulse、及び初期値決めのための信号ＶＦＬ（起動時のみＨ（ハイ）で正常時は常にＬ（ロー）である信号）を入力し、Output信号を出力する。

以上のように構成されたスイッチング電源装置について、以下その動作を説明する。

まず、ノーマルモード時は出力電圧Ｖoutと基準電圧源１２の基準電圧をエラーアンプ１１で比較し、その出力と信号発生回路１で作られた三角波をコンパレーター２で比較し、その比較出力に応じたデューティ比のパルスを出力する。そのパルスをドライバー制御回路３に入力し、ドライバー部４を制御して、出力電圧Ｖoutを制御する。

電圧検出型であるＰＦＭモードでは、低基準電圧源９で出力電圧Ｖoutの下側のスレッシュを決める。出力電圧Ｖoutと低基準電圧源９の電圧とをコンパレータ８で比較し、出力電圧Ｖoutが低基準電圧源９の電圧より低くなれば、ドライバー制御回路３によってドライバー回路４がＯＮ動作し、コイルに電流が流れるようになっている。また、出力電圧Ｖoutと高基準電圧源７の電圧をコンパレータ６で比較し、出力電圧Ｖoutが高基準電圧源７の電圧より高くなれば、ドライバー制御回路３によってドライバー回路４がＯＦＦ動作し外付けのコイルに流れる電流を遮断する。また電流検出回路５により、コイルに流れる電流がある設定した値（リミット値）に達した時も電流検出回路５からの出力信号Inputがスイッチング制御回路１４で処理され、ドライバー制御回路３に入力されて、そこからドライバー回路４はオフされ、コイルに流れる電流は遮断される。このモードでは、エラーアンプ１１、基準電圧源１２、信号発生回路１の三角波、ＰＷＭコンパレータ２は使用しない。この一連の動作の繰り返しでＰＦＭモード時は出力電圧Ｖoutをコントロールする。

図２を参照してスイッチング制御回路１４について詳しく説明する。図２はスイッチング制御回路１４の動作特性図である。
図２において、(1)では、ドライバー回路４がＯＮし、コイルに電流が流れる。
(2)では、コイル電流がリミット値まで達し、電流検出回路５からのInput信号がＬになる。また、フリップフロップ回路Ｆ１，Ｆ２もセットされる。
(3)では、電流検出回路５からの信号でドライバー回路４はＯＦＦする。そのためコイル電流は減少し、電流はリミット値を下回り、電流検出回路５からのInput信号はＨになる。
(4）では、Ｖpulse信号がＨになったとき、フリップフロップ回路Ｆ１のＱ出力はＨになり、フリップフロップ回路Ｆ２のＤ入力をＨ状態にする。
(5)では、Ｖpulse信号がＬになったとき、フリップフロップ回路Ｆ２のＱ出力はＨになり、Output信号はＨになり、ドライバー回路４をＯＮにする。

このようにスイッチング制御回路１４を追加すると、電流検出信号（ＬのInput信号）が入ってから一定期間はドライバー回路４をオンさせないようにできる。このドライバー回路４をオンさせない期間は三角波と同周期の矩形波の周期で決まる。すなわち、その期間はT/2＜t＜3T/2とランダムである。これは電流検出信号が入ったタイミングで決まる。

図3は出力電圧Ｖoutとコイル電流の関係図である。T3の電流検出信号によって制御されている区間では、従来のものに比べスイッチングの回数が減少される。

以上のように本実施形態によれば、ロジック素子で作った簡単な構成のスイッチング制御回路１４を設けることによって、スイッチング電源の電圧検出モード（ＰＦＭモード）において、スイッチングの回数を抑制し、スイッチングロスを抑えることで、効率に優れたスイッチング電源装置を実現できる。

本発明にかかるスイッチング電源装置は、スイッチングの回数を抑制して、スイッチングロスを抑えることができ、電圧検出型のスイッチング電源装置等として有用である。

本発明の実施の形態に係るスイッチング電源装置を示す構成図同スイッチング電源装置におけるスイッチング制御回路の動作特性図同スイッチング電源装置における出力電圧Ｖoutとコイル電流の関係図従来のスイッチング電源装置を示す構成図従来のスイッチング電源装置における出力電圧Ｖoutとコイル電流の関係図

符号の説明

１信号発生回路
２ＰＷＭコンパレータ
３ドライバー制御回路
４ドライバー回路
５電流検出回路
６高電圧用コンパレータ
７高基準電圧源
８低電圧用コンパレータ
９低基準電圧源
１０ラッチ回路
１１エラーアンプ
１２基準電圧源
１３平滑回路
１４スイッチング制御回路

Claims

三角波信号と矩形波信号を発生する信号発生回路と、
基準電圧と出力端子の電圧との誤差電圧を検出し、その検出出力と前記信号発生回路の三角波信号とを比較してＰＷＭ制御するノーマルモードのスイッチング電源部と、
第１の電圧検出により前記信号発生回路の矩形波信号によるスイッチング制御を行って昇圧し、第２の電圧検出により前記スイッチング制御を停止して降圧するＰＦＭモードのスイッチング電源部とを備えたスイッチング電源装置。