CN108418427B - 用于调节功率变换器中的一个或多个阈值的系统和方法 - Google Patents

用于调节功率变换器中的一个或多个阈值的系统和方法 Download PDF

Info

Publication number
CN108418427B
CN108418427B CN201810149765.XA CN201810149765A CN108418427B CN 108418427 B CN108418427 B CN 108418427B CN 201810149765 A CN201810149765 A CN 201810149765A CN 108418427 B CN108418427 B CN 108418427B
Authority
CN
China
Prior art keywords
signal
logic level
output signal
logic
threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810149765.XA
Other languages
English (en)
Other versions
CN108418427A (zh
Inventor
李海波
王发刚
罗强
方烈义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Bright Electronics Shanghai Co Ltd
Original Assignee
On Bright Electronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Bright Electronics Shanghai Co Ltd filed Critical On Bright Electronics Shanghai Co Ltd
Priority to CN201810149765.XA priority Critical patent/CN108418427B/zh
Priority to US15/945,200 priority patent/US10396666B1/en
Priority to TW107113752A priority patent/TWI677176B/zh
Publication of CN108418427A publication Critical patent/CN108418427A/zh
Priority to US16/110,300 priority patent/US10411598B2/en
Priority to US16/459,446 priority patent/US10693374B2/en
Priority to US16/459,987 priority patent/US10693375B2/en
Application granted granted Critical
Publication of CN108418427B publication Critical patent/CN108418427B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本公开涉及用于调节功率变换器中的一个或多个阈值的系统和方法。例如，该系统控制器包括：第一电流控制器，被配置为接收第一输入信号，并至少部分地基于第一输入信号生成第一输出信号；第二电流控制器，被配置为接收补偿信号和第二输入信号，并至少部分地基于第二输入信号生成第二输出信号；以及驱动信号生成器，被配置为接收第一输出信号和第二输出信号，至少部分地基于第一输出信号和第二输出信号生成第一驱动信号，并至少部分地基于第一输出信号和第二输出信号生成第二驱动信号。

Description

用于调节功率变换器中的一个或多个阈值的系统和方法
技术领域
本申请涉及集成电路领域。更具体地，涉及用于调节功率变换器中的一个或多个阈值的系统和方法。
背景技术
本发明的一些实施例涉及集成电路。更具体地，本发明的一些实施例提供了一种用于调节一个或多个阈值以实现输入和输出功率平衡的系统和方法。仅仅通过示例，本发明的一些实施例已经被应用于降压变换器。但是将认识到，本发明具有更广泛的应用范围。
近年来，随着集成电路和信息技术的发展，诸如，移动电话、数码相机、以及笔记本计算机之类的各种电池供电的便携式电子设备变得越来越流行。这些电池供电的便携式电子设备提升了对于低成本、高效率、以及高瞬态特性的高性能电源管理芯片的需求。
在传统的电源管理芯片中，用于DC-DC功率变换器的芯片通常是最广泛使用的一种。降压变换器通常是一种类型的DC-DC功率变换器，并且已经被用来将高输入电压变换为低输出电压。存在各种类型的降压变换器，例如，电流模式降压变换器、电压模式降压变换器、以及磁滞模式降压变换器。
图1是传统的电流模式降压变换器的简化示意图。电流模式降压变换器100包括误差放大器110、补偿网络112、比较器114、逻辑控制器120、SR触发器122、振荡器124、驱动器130和134、功率晶体管140和144、输出滤波电感器150、输出滤波电容器160、电阻器170和172、以及感测电路190。SR触发器122包括两个NOR门。
例如，误差放大器110、补偿网络112、比较器114、逻辑控制器120、SR触发器122、振荡器124、驱动器130和134、感测电路190、以及功率晶体管140和144在芯片198上。在另一示例中，输出滤波电感器150、输出滤波电容器160、以及电阻器170和172不在芯片198上。
如图1所示，晶体管140是包括漏极端子的PMOS晶体管，晶体管144是包括漏极端子的NMOS晶体管。PMOS晶体管140的漏极端子和NMOS晶体管144的漏极端子连接。电感器150包括两个端子。电感器150的一个端子连接到PMOS晶体管140的漏极端子和NMOS晶体管144的漏极端子，并且电感器150的另一端子处于输出电压182。
输入电压180被电流模式降压变换器100接收，该电流模式降压变换器作为响应而生成输出电压182和输出电流188。输出电压182被包括电阻器170和172的分压器变换为反馈电压184，并且反馈电压184与输出电压182成比例。反馈电压184被误差放大器110的负输入端子接收，参考电压186被误差放大器110的正输入端子接收。误差放大器110与补偿网络112一起，至少部分地基于反馈电压184和参考电压186生成补偿电压111。补偿网络112执行环路相位补偿。如果反馈电压184增大并且参考电压186保持不变，则补偿电压111减小。另外，如果反馈电压184减小并且参考电压186保持不变，则补偿电压111增大。
感测电路190检测流过功率晶体管140的电流，并且生成电流感测电压191。电流感测电压191代表流过功率晶体管140的电流的大小。另外，电流感测电压191和补偿电压111被比较器114接收，该比较器作为响应而生成比较信号115。另外，振荡器124生成时钟信号125。例如，时钟信号125决定功率晶体管140变为导通时的时间。
时钟信号125被SR触发器122的设置端子接收，比较信号115被SR触发器122的重置端子接收。作为响应，SR触发器122生成脉宽调制信号123，并将脉宽调制信号123输出到逻辑控制器120。逻辑控制器120至少部分地基于脉宽调制信号123生成逻辑信号131和135。逻辑信号131被驱动器130接收，该驱动器作为响应而输出接通或关断功率晶体管140的驱动信号133。另外，逻辑信号135被驱动器134接收，该驱动器作为响应而输出接通或关断功率晶体管144的驱动信号137。
例如，当功率晶体管140变为关断时，在预定死区时间段之后，功率晶体管144变为导通。在另一示例中，当功率晶体管144变为关断时，在另一预定死区时间段之后，功率晶体管140变为导通。在又一示例中，预定死区时间段的大小等于另一预定死区时间段的大小。在再一示例中，预定死区时间段的大小不等于另一预定死区时间段的大小。
功率晶体管140和144影响流过输出滤波电感器150的电流151。当功率晶体管140接通并且功率晶体管144关断时，电流151等于流过功率晶体管140的电流，并且电流151的大小由电流感测电压191代表。当功率晶体管140关断并且功率晶体管144接通时，电流151等于流过功率晶体管144的电流。
如图1所示，功率晶体管140是PMOS晶体管，并且功率晶体管144是NMOS晶体管。PMOS晶体管140的栅极端子连接到驱动器130，并且PMOS晶体管140的源极端子接收输入电压180。另外，NMOS晶体管144的栅极端子连接到驱动器134，并且NMOS晶体管144的源极端子偏置到地。另外，PMOS晶体管140的漏极端子和NMOS晶体管144的漏极端子都连接到输出滤波电感器150的一个端子。输出滤波电感器150的另一端子连接到输出滤波电容器160的一个端子，并且输出滤波电容器160的另一端子接地。
图2是电流模式降压变换器100的简化传统时序图。波形225代表作为时间函数的时钟信号125，波形211代表作为时间函数的补偿电压111，并且波形291代表作为时间函数的电流感测电压191。另外，波形223代表作为时间函数的脉宽调制信号123，并且波形251代表作为时间函数的电流151。
当功率晶体管140变为关断时，在预定死区时间段之后，功率晶体管144变为导通。例如，预定死区时间段相对较短，所以预定死区时间段的影响没有在图2中示出。另外，当功率晶体管144变为关断时，在另一预定死区时间段之后，功率晶体管140变为接通。在另一示例中，另一预定死区时间段较短，所以另一预定死区时间段的影响没有在图2中示出。
在时间t1，时钟信号125如波形225所示从逻辑低电平变为逻辑高电平，并且脉宽调制信号123如波形223所示从逻辑低电平变为逻辑高电平。作为响应，在时间t1，功率晶体管144变为关断并且功率晶体管140变为导通，以向输出端供应能量。另外，在时间t1，电流感测电压191如波形291所示迅速升高。
从时间t1到时间t2，电流感测电压191如波形291所示逐渐增大(例如，逐渐线性增大)，并且电流151也如波形251所示逐渐增大(例如，逐渐线性增大)。在时间t2，电流感测电压191达到或者超过补偿电压111，如波形291和211所示。作为响应，在时间t2，比较信号115从逻辑低电平变为逻辑高电平，使得脉宽调制信号123如波形223所示从逻辑高电平变为逻辑低电平。另外，在时间t2，功率晶体管140变为关断并且功率晶体管144变为导通，以允许输出滤波电感器150的惯性滑行。另外，在时间t2，电流感测电压191如波形291所示迅速下降，并且电流151如波形251所示逐渐减小(例如，逐渐线性减小)。
如果输出电压182偏离期望大小，则补偿电压111也改变。补偿电压111的改变使得脉宽调制信号123的脉宽也改变，以将输出电压182调整为期望大小。另外，时钟信号125的频率保持恒定，并且脉宽调制信号123的切换频率也保持恒定。
图3是传统的电压模式降压变换器的简化示意图。电压模式降压变换器300包括误差放大器310、补偿网络312、比较器314、逻辑控制器320、SR触发器322、振荡器324、驱动器330和334、功率晶体管340和344、输出滤波电感器350、输出滤波电容器360、以及电阻器370和372。SR触发器322包括两个NOR门。
例如，误差放大器310、补偿网络312、比较器314、逻辑控制器320、SR触发器322、振荡器324、驱动器330和334、以及功率晶体管340和344在芯片398上。在另一示例中，输出滤波电感器350、输出滤波电容器360、以及电阻器370和372不在芯片398上。
如图3所示，晶体管340是包括漏极端子的PMOS晶体管，并且晶体管344是包括漏极端子的NMOS晶体管。PMOS晶体管340的漏极端子和NMOS晶体管344的漏极端子连接。电感器350包括两个端子。电感器350的一个端子连接到PMOS晶体管340的漏极端子和NMOS晶体管344的漏极端子，并且电感器350的另一端子处于输出电压382。
输入电压380被电压模式降压变换器300接收，该电压模式降压变换器作为响应而生成输出电压382和输出电流388。输出电压382被包括电阻器370和372的分压器变换为反馈电压384，并且反馈电压384与输出电压382成比例。反馈电压384被误差放大器310的负输入端子接收，参考电压386被误差放大器310的正输入端子接收。误差放大器310与补偿网络312一起，至少部分地基于反馈电压384和参考电压386生成补偿电压311。补偿网络311执行环路相位补偿。如果反馈电压384增大并且参考电压386保持不变，则补偿电压311减小。另外，如果反馈电压384减小并且参考电压386保持不变，则补偿电压311增大。
补偿电压311被比较器314接收，该比较器还接收斜坡电压317(例如，具有锯齿波形的斜坡电压)。例如，斜坡电压317由振荡器314生成。作为响应，比较器314生成比较信号315。另外，振荡器324生成时钟信号325。例如，时钟信号325决定功率晶体管350变为接通时的时间。
时钟信号325被SR触发器322的设置端子接收，并且比较信号315被SR触发器322的重置端子接收。作为响应，SR触发器322生成脉宽调制信号323，并且将脉宽调制信号323输出到逻辑控制器320。逻辑控制器320至少部分地基于脉宽调制信号323生成逻辑信号331和335。逻辑信号331被驱动器330接收，该驱动器作为响应而输出接通或关断功率晶体管340的驱动信号333。另外，逻辑信号335被驱动器334接收，该驱动器作为响应而输出接通或关断功率晶体管344的驱动信号337。
例如，当功率晶体管340变为关断时，在预定死区时间段之后，功率晶体管344变为导通。在另一示例中，当功率晶体管344变为关断时，在另一预定死区时间段之后，功率晶体管340变为接通。在又一示例中，预定死区时间段的大小等于另一预定死区时间段的大小。在再一示例中，预定死区时间段的大小不等于另一预定死区时间段的大小。
功率晶体管340和344影响流过输出滤波电感器350的电流351。当功率晶体管340接通并且功率晶体管344关断时，电流351等于流过功率晶体管340的电流。当功率晶体管340关断并且功率晶体管344接通时，电流351等于流过功率晶体管344的电流。
如图3所示，功率晶体管340是PMOS晶体管，并且功率晶体管344是NMOS晶体管。PMOS晶体管340的栅极端子连接到驱动器330，并且PMOS晶体管340的源极端子接收输入电压380。另外，NMOS晶体管344的栅极端子连接到驱动器334，并且NMOS晶体管344的源极端子偏置到地。另外，PMOS晶体管340的漏极端子和NMOS晶体管344的漏极端子都连接到输出滤波电感器350的一个端子。输出滤波电感器350的另一端子连接到输出滤波电容器360的一个端子，并且输出滤波电容器360的另一端子接地。
图4是电压模式降压变换器300的简化传统时序图。波形425代表作为时间函数的时钟信号325，波形411代表作为时间函数的补偿电压311，并且波形417代表作为时间函数的斜坡电压317。另外，波形423代表作为时间函数的脉宽调制信号323，波形451代表作为时间函数的电流351。
当功率晶体管340变为关断时，在预定死区时间段之后，功率晶体管344变为接通。例如，预定死区时间段相对较短，所以预定死区时间段的影响没有在图4中示出。另外，当功率晶体管344变为关断时，在另一预定死区时间段之后，功率晶体管340变为接通。在另一示例中，另一预定死区时间段较短，所以另一预定死区时间段的影响没有在图4中示出。
在时间t11，时钟信号325如波形425所示从逻辑低电平变为逻辑高电平，并且脉宽调制信号323如波形423所示从逻辑低电平变为逻辑高电平。作为响应，在时间t11，功率晶体管344变为关断并且功率晶体管340变为接通，以向输出端供应能量。
从时间t11到时间t12，斜坡电压317如波形417所示逐渐增大(例如，逐渐线性增大)，并且电流351也如波形451所示逐渐增大(例如，逐渐线性增大)。在时间t12，斜坡电压317达到或者超过补偿电压311，如波形417和411所示。作为响应，在时间t12，比较信号315从逻辑低电平变为逻辑高电平，使得脉宽调制信号323如波形423所示从逻辑高电平变为逻辑低电平。另外，在时间t12，功率晶体管340变为关断并且功率晶体管344变为接通，以允许输出滤波电感器350的惯性滑行。另外，在时间t12，电流151开始如波形451所示逐渐减小(例如，逐渐线性减小)。
如果输出电压382偏离期望大小，则补偿电压311也改变。补偿电压311的改变使得脉宽调制信号323的脉宽也改变，以将输出电压382调整为期望大小。另外，时钟信号325的频率保持恒定，并且脉宽调制信号323的切换频率也保持恒定。
另一类型的降压变换器---传统的磁滞模式降压变换器被认为是能够提供迅速的瞬态响应的简单系统。例如，传统的磁滞模式降压变换器通常不需要频率补偿，并且可以在一个切换周期内响应于负载条件的变化。
图5是传统的磁滞模式降压变换器的简化示意图。磁滞模式降压变换器500包括磁滞比较器510、逻辑控制器520、驱动器530和534、功率晶体管540和544、输出滤波电感器550、输出滤波电容器560、以及电阻器570和572。
例如，磁滞比较器510、逻辑控制器520、驱动器530和534、以及功率晶体管540和544在芯片598上。在另一示例中，输出滤波电感器550、输出滤波电容器560、以及电阻器570和572不在芯片598上。
如图5所示，晶体管540是包括漏极端子的PMOS晶体管，并且晶体管544是包括漏极端子的NMOS晶体管。PMOS晶体管540的漏极端子和NMOS晶体管544的漏极端子连接。电感器550包括两个端子。电感器550的一个端子连接到PMOS晶体管540的漏极端子和NMOS晶体管544的漏极端子，并且电感器550的另一端子处于输出电压582。
如图5所示，输入电压580被磁滞模式降压变换器500接收，该磁滞模式降压变换器作为响应而生成输出电压582和输出电流588。输出电压582被包括电阻器570和572的分压器变换为反馈电压584，并且反馈电压584与输出电压582成比例。反馈电压584被磁滞比较器510的负输入端子接收，参考电压586被磁滞比较器510的正输入端子接收。磁滞比较器510生成调制信号523，并且将调制信号523输出到逻辑控制器520。逻辑控制器520至少部分地基于调制信号523生成逻辑信号531和535。逻辑信号531被驱动器530接收，该驱动器作为响应而输出接通或关断功率晶体管540的驱动信号533。另外，逻辑信号535被驱动器534接收，该驱动器作为响应而输出接通或关断功率晶体管544的驱动信号537。
例如，当功率晶体管540变为关断时，在预定死区时间段之后，功率晶体管544变为接通，以允许输出滤波电感器550的自由滑动。在另一示例中，当功率晶体管544变为关断时，在另一预定死区时间段之后，功率晶体管540变为接通，以向输出端供应能量。在又一示例中，预定死区时间段的大小等于另一预定死区时间段的大小。在再一示例中，预定死区时间段的大小不等于另一预定死区时间段的大小。
功率晶体管540和544影响流过输出滤波电感器550的电流551。当功率晶体管540接通并且功率晶体管544关断时，电流551等于流过功率晶体管540的电流。当功率晶体管540关断并且功率晶体管544接通时，电流551等于流过功率晶体管544的电流。
如图5所示，功率晶体管540是PMOS晶体管，并且功率晶体管544是NMOS晶体管。PMOS晶体管540的栅极端子连接到驱动器530，并且PMOS晶体管540的源极端子接收输入电压580。另外，NMOS晶体管544的栅极端子连接到驱动器534，并且NMOS晶体管544的源极端子偏置到地。另外，PMOS晶体管540的漏极端子和NMOS晶体管544的漏极端子都连接到输出滤波电感器550的一个端子。输出滤波电感器550的另一端子连接到输出滤波电容器560的一个端子，并且输出滤波电容器560的另一端子接地。
功率晶体管540和544受调制信号523的影响，该调制信号由磁滞比较器510至少部分地基于反馈电压584和参考电压586生成。磁滞模式降压变换器500通过在磁滞比较器510的参考电压586所设置的迟滞窗口内保持反馈电压584来调节输出电压582。对于高输入电压580，通常使用具有高电感值的输出滤波电感器550和具有高电容值的输出滤波电容器560。
对于传统的电流模式降压变换器100和电压模式降压变换器300，切换频率一般是固定的并且由内部时钟决定。在固定切换频率下，传统的电流模式降压变换器100和电压模式降压变换器300在轻负载条件下实现高效率方面会遇到显著的困难。另外，传统的磁滞模式降压变换器500通常会受到由信号噪声和/或相位滞后导致的系统不稳定性的不利影响。
因此，非常期望改善功率变换器的技术。
发明内容
本发明的一些实施例涉及集成电路。更具体地，本发明的一些实施例提供了一种用于调节一个或多个阈值以实现输入和输出功率平衡的系统和方法。仅仅通过示例，本发明的一些实施例已经被应用于降压变换器。但是将认识到，本发明具有更广泛的应用范围。
根据一个实施例，用于功率变换器的系统控制器包括：第一电流控制器，被配置为接收第一输入信号，并至少部分地基于第一输入信号生成第一输出信号；第二电流控制器，被配置为接收补偿信号和第二输入信号，并至少部分地基于第二输入信号生成第二输出信号；以及驱动信号生成器，被配置为接收第一输出信号和第二输出信号，至少部分地基于第一输出信号和第二输出信号生成第一驱动信号，并至少部分地基于第一输出信号和第二输出信号生成第二驱动信号。第一电流控制器被配置为，响应于第一输入信号变得等于或大于第一阈值，将第一输出信号从第一逻辑电平变为第二逻辑电平；第二电流控制器被配置为，响应于第二输入信号变得等于或小于第二阈值，将第二输出信号从第一逻辑电平变为第二逻辑电平。驱动信号生成器被配置为：响应于第一输出信号处于第一逻辑电平并且第二输出信号处于第二逻辑电平，以第一延迟或没有第一延迟地生成处于第三逻辑电平的第一驱动信号；响应于第一输出信号处于第二逻辑电平并且第二输出信号处于第一逻辑电平，以第二延迟或者没有第二延迟地生成处于第四逻辑电平的第一驱动信号，第四逻辑电平不同于第三逻辑电平。第二电流控制器进一步被配置为，在连续导通模式下：响应于补偿信号的大小增大，增大第二阈值的大小；并且响应于补偿信号的大小减小，减小第二阈值的大小。
根据另一实施例，用于功率变换器的系统控制器包括：第一电流控制器，被配置为接收第一输入信号，并至少部分地基于第一输入信号生成第一输出信号；第二电流控制器，被配置为接收第二输入信号，至少部分地基于第二输入信号生成第二输出信号，并生成第三输出信号。另外，该系统控制器还包括：输出信号生成器，被配置为接收第三输入信号、第三输出信号、以及第二输出信号，并至少部分地基于第三输入信号、第三输出信号、以及第二输出信号生成第四输出信号；以及驱动信号生成器，被配置为接收第一输出信号和第四输出信号，至少部分地基于第一输出信号和第四输出信号生成第一驱动信号，并至少部分地基于第一输出信号和第四输出信号生成第二驱动信号。第一电流控制器被配置为，响应于第一输入信号变得等于或大于第一阈值，将第一输出信号从第一逻辑电平变为第二逻辑电平；第二电流控制器被配置为，响应于第二输入信号变得等于或小于第二阈值，将第二输出信号从第一逻辑电平变为第二逻辑电平。驱动信号生成器被配置为：响应于第一输出信号处于第一逻辑电平并且第四输出信号处于第二逻辑电平，以第一延迟或者没有第一延迟地生成处于第三逻辑电平的第一驱动信号；以及响应于第一输出信号处于第二逻辑电平并且第四输出信号处于第一逻辑电平，以第二延迟或者没有第二延迟地生成处于第四逻辑电平的第一驱动信号，第四逻辑电平不同于第三逻辑电平。第二电流控制器进一步被配置为：响应于第二阈值大于预定阈值，生成处于第五逻辑电平的第三输出信号；以及响应于第二阈值小于预定阈值，生成处于第六逻辑电平的第三输出信号，第六逻辑电平不同于第五逻辑电平。
根据又一实施例，用于功率变换器的系统控制器包括：第一电流控制器，被配置为接收补偿信号和第一输入信号，并至少部分地基于第一输入信号生成第一输出信号；第二电流控制器，被配置为接收第二输入信号，并至少部分地基于第二输入信号生成第二输出信号；以及驱动信号生成器，被配置为接收第一输出信号和与第二输出信号有关的第三输出信号，至少部分地基于第一输出信号和第三输出信号生成第一驱动信号，并至少部分地基于第一输出信号和第三输出信号生成第二驱动信号。第一电流控制器被配置为，响应于第一输入信号变得等于或大于第一阈值，将第一输出信号从第一逻辑电平变为第二逻辑电平；第二电流控制器被配置为，响应于第二输入信号变得等于或小于第二阈值，将第二输出信号从第一逻辑电平变为第二逻辑电平。驱动信号生成器进一步被配置为：响应于第一输出信号处于第一逻辑电平并且第三输出信号处于第二逻辑电平，以第一延迟或者没有第一延迟地生成处于第三逻辑电平的第一驱动信号；以及响应于第一输出信号处于第二逻辑电平并且第三输出信号处于第一逻辑电平，以第二延迟或者没有第二延迟地生成处于第四逻辑电平的第一驱动信号，第四逻辑电平不同于第三逻辑电平。第一电流控制器进一步被配置为，在连续导通模式下：响应于补偿信号的大小增大，增大第一阈值的大小；并且响应于补偿信号的大小减小，减小第一阈值的大小。
根据又一实施例，用于功率变换器的方法包括：接收第一输入信号；至少部分地基于第一输入信号生成第一输出信号；接收补偿信号；在连续导通模式下至少部分地基于补偿信号确定第二阈值。另外，该方法进一步包括：接收第二输入信号；至少部分地基于第二输入信号生成第二输出信号；接收第一输出信号和第二输出信号；至少部分地基于第一输出信号和所述第二输出信号生成第一驱动信号；以及至少部分地基于第一输出信号和第二输出信号生成第二驱动信号。至少部分地基于第一输入信号生成第一输出信号的处理包括：响应于第一输入信号变得等于或大于第一阈值，将第一输出信号从第一逻辑电平变为第二逻辑电平；至少部分地基于第二输入信号生成第二输出信号的处理包括：响应于第二输入信号变得等于或小于第二阈值，将第二输出信号从第一逻辑电平变为第二逻辑电平。至少部分地基于第一输出信号和第二输出信号生成第一驱动信号的处理包括：响应于第一输出信号处于第一逻辑电平并且第二输出信号处于第二逻辑电平，以第一延迟或者没有第一延迟地生成处于第三逻辑电平的第一驱动信号；以及响应于第一输出信号处于第二逻辑电平并且第二输出信号处于第一逻辑电平，以第二延迟或者没有第二延迟地生成处于第四逻辑电平的第一驱动信号，第四逻辑电平不同于第三逻辑电平。在连续导通模式下至少部分地基于补偿信号确定第二阈值的处理包括，在连续导通模式：响应于补偿信号的大小增大，增大第二阈值的大小；以及响应于补偿信号的大小减小，减小第二阈值的大小。
根据又一实施例，用于功率变换器的方法包括：接收第一输入信号；至少部分地基于第一输入信号生成第一输出信号；接收第二输入信号；至少部分地基于第二输入信号生成第二输出信号。另外，该方法进一步包括：生成第三输出信号；接收第三输入信号、第三输出信号、以及第二输出信号；至少部分地基于第三输入信号、第三输出信号、以及第二输出信号生成第四输出信号。另外，该方法进一步包括：接收第一输出信号和第四输出信号；至少部分地基于第一输出信号和第四输出信号生成第一驱动信号；至少部分地基于第一输出信号和第四输出信号生成第二驱动信号。至少部分地基于第一输入信号生成第一输出信号的处理包括：响应于第一输入信号变得等于或大于第一阈值，将第一输出信号从第一逻辑电平变为第二逻辑电平；至少部分地基于第二输入信号生成第二输出信号的处理包括：响应于第二输入信号变得等于或小于第二阈值，将第二输出信号从第一逻辑电平变为第二逻辑电平。至少部分地基于第一输出信号和第四输出信号生成第一驱动信号的处理包括：响应于第一输出信号处于第一逻辑电平并且第四输出信号处于第二逻辑电平，以第一延迟或者没有第一延迟地生成处于第三逻辑电平的第一驱动信号；以及响应于第一输出信号处于第二逻辑电平并且第四输出信号处于第一逻辑电平，以第二延迟或者没有第二延迟地生成处于第四逻辑电平的第一驱动信号。第四逻辑电平不同于第三逻辑电平。生成第三输出信号的处理包括：响应于第二阈值大于预定阈值，生成处于第五逻辑电平的第三输出信号；以及响应于第二阈值小于预定阈值，生成处于第六逻辑电平的第三输出信号。第六逻辑电平不同于第五逻辑电平。
根据又一实施例，用于功率变换器的方法包括：接收补偿信号；在连续导通模式下至少部分地基于补偿信号确定第一阈值；接收第一输入信号；至少部分地基于第一输入信号生成第一输出信号。另外，该方法进一步包括：接收第二输入信号；至少部分地基于第二输入信号生成第二输出信号。另外，该方法进一步包括：接收第一输出信号和与第二输出信号有关的第三输出信号；至少部分地基于第一输出信号和第三输出信号生成第一驱动信号；至少部分地基于第一输出信号和第三输出信号生成第二驱动信号。至少部分地基于第一输入信号生成第一输出信号的处理包括：响应于第一输入信号变得等于或大于第一阈值，将第一输出信号从第一逻辑电平变为第二逻辑电平；至少部分地基于第二输入信号生成第二输出信号的处理包括：响应于第二输入信号变得等于或小于第二阈值，将第二输出信号从第一逻辑电平变为第二逻辑电平。至少部分地基于第一输出信号和第三输出信号生成第一驱动信号的处理包括：响应于第一输出信号处于第一逻辑电平并且第三输出信号处于第二逻辑电平，以第一延迟或者没有第一延迟地生成处于第三逻辑电平的第一驱动信号；以及响应于第一输出信号处于第二逻辑电平并且第三输出信号处于第一逻辑电平，以第二延迟或者没有第二延迟地生成处于第四逻辑电平的第一驱动信号，第四逻辑电平不同于第三逻辑电平。在连续导通模式下至少部分地基于补偿信号确定第一阈值的处理包括，在连续导通模式下：响应于补偿信号的大小增大，增大第一阈值的大小；以及响应于补偿信号的大小减小，减小第一阈值的大小。
取决于实施例，可以实现一个或多个优点。参考下面的附图和详细描述，可以完全理解本发明的优点和各种附加目的、特征、和好处。
附图说明
图1是传统的电流模式降压变换器的简化示意图。
图2是图1所示的电流模式降压变换器的简化传统时序图。
图3是传统的电压模式降压变换器的简化示意图。
图4是图3所示的电压模式降压变换器的简化传统时序图。
图5是传统的磁滞模式降压变换器的简化示意图。
图6是根据本发明实施例的降压变换器的简化示意图。
图7是根据本发明实施例的图6所示的功率变换器的简化时序图。
图8是根据本发明另一实施例的降压变换器的简化示意图。
图9是根据本发明实施例的图8所示的降压变换器的简化时序图。
图10是根据本发明另一实施例的降压变换器的简化示意图。
图11是根据本发明实施例的图10所示的降压变换器的简化时序图。
具体实施方式
本发明的一些实施例涉及集成电路。更具体地，本发明的一些实施例提供了一种用于调节一个或多个阈值以实现输入和输出功率平衡的系统和方法。仅仅通过示例，本发明的一些实施例已经被应用于降压变换器。但是，将认识到，本发明具有更广泛的应用范围。
如图5所示，功率晶体管540和544受调制信号523的影响，该调制信号由磁滞比较器510至少部分地基于反馈电压584和参考电压586生成。外部噪声对反馈电压584和/或参考电压586的小扰动通常导致调制信号523的切换频率和/或脉宽的显著波动，并且还会导致输出电压582的大小以显著的涟漪波动。因此，磁滞模式降压变换器500通常具有较弱的抗噪声能力。
另外，对于高输入电压580，通常使用具有高电感值的输出滤波电感器550和具有高电容值的输出滤波电容器560。具有高电感值的输出滤波电感器550和具有高电容值的输出滤波电容器560通常会导致输出电压582的显著的相位延迟，并且还会使磁滞比较器510不太稳定。
图6是根据本发明实施例的降压变换器的简化示意图。该示意图仅仅是示例，其不应该不适当地限制权利要求的范围。本领域普通技术人员将认识到很多变形、替代、和修改。功率变换器600(例如，降压变换器)包括误差放大器610、补偿网络612、逻辑控制器620、SR触发器622、驱动器630和634、晶体管640和644、电感器650、电容器660、电阻器670和672、感测电路690和694、峰值电流控制器696、以及谷值电流控制器698。例如，SR触发器622包括两个NOR门。在另一示例中，功率变换器600在连续导通模式(CCM)操作。
例如，误差放大器610、补偿网络612、逻辑控制器620、SR触发器622、驱动器630和634、峰值电流控制器696、谷值电流控制器698、晶体管640和644、以及感测电路690和694在芯片602上。在另一示例中，电感器650、电容器660、以及电阻器670和672不在芯片602上。
如图6所示，根据一些实施例，晶体管640是包括漏极端子的PMOS晶体管，晶体管644是包括漏极端子的NMOS晶体管。例如，PMOS晶体管640的漏极端子和NMOS晶体管644的漏极端子连接。在另一示例中，电感器650包括两个端子。在又一示例中，电感器650的一个端子连接到PMOS晶体管640的漏极端子和NMOS晶体管644的漏极端子，并且电感器650的另一端子处于输出电压682。
在一个实施例中，输入电压680被降压变换器600接收，该降压变换器作为响应而生成输出电压682和输出电流688。例如，输出电压682被包括电阻器670和672的分压器变换为反馈电压684，并且反馈电压684与输出电压682成比例。在另一示例中，反馈电压684被误差放大器610的负输入端子接收，参考电压686被误差放大器610的正输入端子接收。在又一示例中，误差放大器610与补偿网络612一起，至少部分地基于反馈电压684和参考电压686生成补偿电压611。例如，补偿电压611被谷值电流控制器698接收。在另一示例中，如果反馈电压684增大并且参考电压686保持不变，则补偿电压611减小。在又一示例中，如果反馈电压684减小并且参考电压686保持不变，则补偿电压611增大。
在又一示例中，补偿网络612执行环路相位补偿，并且包括两个端子。在又一示例中，补偿网络612的一个端子连接到误差放大器610的端子664和谷值电流控制器698的端子666。在又一示例中，补偿网络612的另一端子接地。
在另一实施例中，感测电路690检测流过晶体管640的电流并生成电流感测电压691，感测电路694检测流过晶体管644的电流并生成电流感测电压695。例如，电流感测电压691代表流过晶体管640的电流的大小，电流感测电压695代表流过晶体管644的电流的大小。在另一示例中，电流感测电压691被峰值电流控制器696接收。在又一示例中，电流感测电压695被谷值电流控制器698接收。
根据一个实施例，峰值电流控制器696接收电流感测电压691，将电流感测电压691与峰值电压阈值(例如，Vth_pe)进行比较，并生成峰值电压控制信号697。例如，峰值电压阈值(例如，Vth_pe)对应于峰值电流阈值(例如，Ith_pe)。在另一示例中，如果电流感测电压691大于峰值电压阈值(例如，Vth_pe)，则流过晶体管640的电流大于峰值电流阈值(例如，Ith_pe)。在又一示例中，如果电流感测电压691等于峰值电压阈值(例如，Vth_pe)，则流过晶体管640的电流等于峰值电流阈值(例如，Ith_pe)。在又一示例中，如果电流感测电压691小于峰值电压阈值(例如，Vth_pe)，则流过晶体管640的电流小于峰值电流阈值(例如，Ith_pe)。
在又一示例中，如果电流感测电压691变得等于或大于峰值电压阈值(例如，Vth_pe)，则峰值电压控制信号697从逻辑低电平变为逻辑高电平，并且在变回逻辑低电平之前保持在逻辑高电平达预定时间段(例如，Tp)，以形成具有预定脉宽(例如，Tp)的信号脉冲。在又一示例中，峰值电压控制信号697被SR触发器622的重置端子接收。在又一示例中，峰值电压控制信号697还被谷值电流控制器698接收。
根据另一实施例，谷值电流控制器698接收补偿电压611、电流感测电压695、以及峰值电压控制信号697，将电流感测电压695与谷值电压阈值(例如，Vth_va)进行比较，并生成谷值电压控制信号699。例如，谷值电压阈值(例如，Vth_va)对应于谷值电流阈值(例如，Ith_va)。在另一示例中，如果电流感测电压695大于谷值电压阈值(例如，Vth_va)，则流过晶体管644的电流大于谷值电流阈值(例如，Ith_va)。在又一示例中，如果电流感测电压695等于谷值电压阈值(例如，Vth_va)，则流过晶体管644的电流等于谷值电流阈值(例如，Ith_va)。在又一示例中，如果电流感测电压695小于谷值电压阈值(例如，Vth_va)，则流过晶体管644的电流小于谷值电流阈值(例如，Ith_va)。
在又一示例中，如果补偿电压611增大，则谷值电流控制器698使得谷值电压阈值(例如，Vth_va)变大；如果补偿电压611减小，则谷值电流控制器698使得谷值电压阈值(例如，Vth_va)变小。在又一示例中，如果电流感测电压695变得等于或小于谷值电压阈值，则谷值电压控制信号699从逻辑低电平变为逻辑高电平，并且保持在逻辑高电平直到峰值电压控制信号697从逻辑低电平变为逻辑高电平为止。在又一示例中，如果峰值电压控制信号697从逻辑低电平变为逻辑高电平，则谷值电压控制信号699从逻辑高电平变回逻辑低电平。在又一示例中，谷值电压控制信号699被SR触发器622的设置端子接收。
在一个实施例中，SR触发器622接收峰值电压控制信号697和谷值电压控制信号699，生成调制信号623(例如，脉宽调制信号)，并将调制信号623输出到逻辑控制器620。例如，逻辑控制器620至少部分地基于调制信号623生成逻辑信号631和635。在另一示例中，逻辑信号631被驱动器630接收，该驱动器作为响应而输出接通或关断晶体管640的驱动信号633。在又一示例中，逻辑信号635被驱动器634接收，该驱动器作为响应而输出接通或关断晶体管644的驱动信号637。
在另一实施例中，当晶体管640变为关断时，在预定死区时间段之后，晶体管644变为接通(例如，变为接通以允许电感器650的自由滑动)。例如，在驱动器630生成处于逻辑高电平的驱动信号633以关断晶体管640(例如，PMOS晶体管)后的预定死区时间段，驱动器634生成逻辑高电平的驱动信号637以接通晶体管644(例如，NMOS晶体管)。在又一实施例中，当晶体管644变为关断时，在另一预定死区时间段之后，晶体管640变为接通(例如，变为接通以向输出端供应能量)。例如，在驱动器634生成处于逻辑低电平的驱动信号637以关断晶体管644(例如，NMOS晶体管)之后的另一预定死区时间段，驱动器630生成处于逻辑低电平的驱动信号633以接通晶体管640(例如，PMOS晶体管)。在另一示例中，预定死区时间段的大小等于另一预定死区时间段的大小。在又一示例中，预定死区时间段的大小不等于另一预定死区时间段的大小。
根据一个实施例，晶体管640和644影响流过电感器650的电流651。例如，当晶体管640接通并且晶体管644关断时，电流651等于流过晶体管640的电流，并且电流651的大小由电流感测电压691代表。在另一示例中，当晶体管640关断并且晶体管644接通时，电流651等于流过晶体管644的电流，并且电流651的大小由电流感测电压695代表。
根据另一实施例，如果电流651等于流过晶体管640的电流并且如果电流感测电压691大于或等于峰值电压阈值(例如，Vth_pe)，则电流651大于或等于峰值电流阈值(例如，Ith_pe)。根据又一实施例，如果电流651等于流过晶体管644的电流并且如果电流感测电压695小于或等于谷值电压阈值(例如，Vth_va)，则电流651小于或等于谷值电流阈值(例如，Ith_va)。
根据又一实施例，晶体管640(例如，功率晶体管)是PMOS晶体管，并且晶体管644(例如，功率晶体管)是NMOS晶体管。例如，PMOS晶体管640的栅极端子连接到驱动器630，并且PMOS晶体管640的源极端子接收输入电压680。在另一示例中，NMOS晶体管644的栅极端子连接到驱动器634，并且NMOS晶体管644的源极端子偏置到地。在又一示例中，PMOS晶体管640的漏极端子和NMOS晶体管644的漏极端子都连接到电感器650的一个端子。在又一示例中，电感器650的另一端子连接到电容器660的一个端子，并且电容器6601的另一端子接地。
图7是根据本发明实施例的功率变换器600的简化时序图。该示意图仅仅是示例，其不应该不适当地限制权利要求的范围。本领域普通技术人员将认识到很多变形、替代、以及修改。波形797代表作为时间函数的峰值电压控制信号697，波形799代表作为时间函数的谷值电压控制信号699，并且波形751代表作为时间函数的电流651。
在一个实施例中，当功率晶体管640变为关断时，在预定死区时间段之后，功率晶体管644变为接通。例如，预定死区时间段相对较短，所以该预定死区时间段的影响没有在图7中示出。在另一实施例中，当功率晶体管644变为关断时，在另一预定死区时间段后，功率晶体管640变为接通。例如，另一预定死区时间段较短，所以该另一预定死区时间段的影响没有在图7中示出。
根据一个实施例，在时间t21，电流651如波形751所示变得等于或小于谷值电流阈值(例如，Ith_va)，使得谷值电压控制信号699如波形799所示从逻辑低电平变为逻辑高电平。例如，在时间t21，谷值电压控制信号697处于逻辑低电平，如波形797所示。在另一示例中，在时间t21，调制信号623从逻辑高电平变为逻辑低电平。在又一示例中，在时间t21，晶体管644变为关断并且晶体管640变为接通。在又一示例中，在时间t21，驱动信号633被有延迟或者没有延迟(例如，有延迟)地改变为逻辑低电平，以接通晶体管640(例如，PMOS晶体管)，并且驱动信号637被有延迟或者没有延迟(例如，没有延迟)地改变为逻辑低电平，以关断晶体管644(例如，NMOS晶体管)。
根据另一实施例，从时间t21到时间t22，谷值电压控制信号699如波形799所示保持在逻辑高电平，并且峰值电压控制信号697如波形797所示保持在逻辑低电平。例如，从时间t21到时间t22，调制信号623保持在逻辑低电平。在另一示例中，从时间t21到时间t22，晶体管640保持接通，并且晶体管644保持关断。在又一示例中，从时间t21到时间t22，处于逻辑低电平的驱动信号633被有延迟或没有延迟(例如，有延迟)地生成，从而使得晶体管640(例如，PMOS晶体管)保持接通，处于逻辑低电平的驱动信号637被有延迟或没有延迟(例如，没有延迟)地生成，从而使得晶体管644(例如，NMOS晶体管)保持关断。在又一示例中，从时间t21到时间t22，电流651如波形751所示增大(例如，逐渐线性增大)。
在一个实施例中，在时间t22，电流651如波形751所示变得等于或大于峰值电流阈值(例如，Ith_pe)，使得峰值电压控制信号697如波形797所示从逻辑低电平变为逻辑高电平、谷值电压控制信号699如波形799所示从逻辑高电平变为逻辑低电平。例如，在时间t22，调制信号623从逻辑低电平变为逻辑高电平。在另一示例中，在时间t22，晶体管640变为关断，并且晶体管644变为接通。在另一示例中，在时间t22，驱动信号633被有延迟或者没有延迟(例如，没有延迟)地改变为逻辑高电平以关断晶体管640(例如，PMOS晶体管)，驱动信号637被有延迟或者没有延迟地(例如，有延迟)地改变为逻辑高电平以接通晶体管644(例如，NMOS晶体管)。
在另一实施例中，从时间t22到时间t23，峰值电压控制信号697如波形797所示保持在逻辑高电平，并且谷值电压控制信号699如波形799所示保持在逻辑低电平。例如，从时间t22到时间t23，调制信号623保持在逻辑高电平。在另一示例中，从时间t22到时间t23，晶体管640保持关断，并且晶体管644保持接通。在又一示例中，从时间t22到时间t23，电流651如波形751所示减小(例如，逐渐和/或线性减小)。在又一示例中，从时间t22到时间t23的持续时间在大小上等于预定时间段(例如，Tp)，以形成峰值电压控制信号697的具有预定脉宽(例如，Tp)的信号脉冲(如波形797所示)。
根据一个实施例，在时间t23，峰值电压控制信号697从逻辑高电平变为逻辑低电平，如波形797所示。例如，在时间t23，谷值电压控制信号699处于逻辑低电平，如波形799所示。在另一示例中，在时间t23，调制信号623保持在逻辑高电平。在又一示例中，在时间t23，晶体管640保持关断，晶体管644保持接通。
根据另一实施例，从时间t23到时间t24，峰值电压控制信号697如波形797所示保持在逻辑低电平，并且谷值电压控制信号699如波形799所示保持在逻辑低电平。例如，从时间t23到时间t24，调制信号623保持在逻辑高电平。在另一示例中，从时间t23到时间t24，晶体管640保持关断，并且晶体管644保持接通。在又一示例中，从时间t23到时间t24，电流651减小(例如，逐渐和/或线性减小)，如波形751所示。
根据又一实施例，从时间t22到时间t24，处于逻辑高电平的驱动信号633被有延迟或者没有延迟(例如，没有延迟)地生成，从而使得晶体管640(例如，PMOS晶体管)保持关断；处于逻辑低电平的驱动信号637被有延迟或者没有延迟(例如，有延迟)地生成，从而使得晶体管644(例如，NMOS晶体管)保持接通。例如，从时间t22到时间t24，电流651减小(例如，逐渐和/或线性减小)，如波形751所示。
根据又一实施例，在时间t24，电流651如波形751所示变得等于或小于谷值电流阈值(例如，Ith_va)，使得谷值电压控制信号699如波形799所示从逻辑低电平变为逻辑高电平。例如，在时间t24，峰值电压控制信号697如波形797所示处于逻辑低电平。在另一示例中，在时间t24，调制信号623从逻辑高电平变为逻辑低电平。在另一示例中，在在时间t24，晶体管644变为关断并且晶体管640变为接通。
在一个实施例中，在时间t21，峰值电压控制信号697处于逻辑低电平，谷值电压控制信号699从逻辑低电平变为逻辑高电平，晶体管640变为接通，并且晶体管644变为关断。在另一实施例中，在时间t22，峰值电压控制信号697从逻辑低电平变为逻辑高电平，谷值电压控制信号699从逻辑高电平变为逻辑低电平，晶体管640变为关断，并且晶体管644变为导通。
返回参考图6，根据一些实施例，如果输出电流688改变，则输出电压682偏离期望大小。例如，如果输出电压682偏离期望大小，则参考电压686减去反馈电压684的结果被误差放大器610放大，该误差放大器作为响应而与补偿网络612一起生成补偿电压611。在另一示例中，如果反馈电压684变大，则补偿电压611变小并且谷值电压阈值(例如，Vth_va)也变小。在另一示例中，如果反馈电压684变小，则补偿电压611变大并且谷值电压阈值(例如，Vth_va)也变大。
根据一些实施例，谷值电压阈值(例如，Vth_va)改变，直到功率变换器600的输入功率和输出功率达到平衡。在一个实施例中，如果输出电流688增大，则功率变换器600的输入功率变得小于功率变换器600的输出功率，功率变换器的输入功率与功率变换器600的输出功率不平衡。例如，如果功率变换器600的输入功率变得小于功率变换器600的输出功率，则电容器660向输出端提供额外的能量，使得输出电压682逐渐减小从而使得反馈电压684也逐渐减小。在另一示例中，响应于反馈电压684减小，谷值电压阈值(例如，Vth_va)增大，以使得功率变换器600的输入功率变大。在另一示例中，如果功率变换器600的输入功率变得大于功率变换器600的输出功率，则输出电压682逐渐增大并且反馈电压684也逐渐增大。在又一示例中，如果功率变换器600的输入功率变得等于功率变换器600的输出功率从而与功率变换器600的输出功率平衡，则输出电压682停止改变并且谷值电压阈值(例如，Vth_va)也停止改变。
在另一实施例中，如果输出电流688减小，则功率变换器600的输入功率变得大于功率变换器600的输出功率，并且功率变换器的输入功率与功率变换器600的输出功率不平衡。例如，如果功率变换器600的输入功率变得大于功率变换器600的输出功率，则电容器660存储来自输出端的额外能量，使得输出电压682逐渐增大从而使得反馈电压684也逐渐增大。在另一示例中，响应于反馈电压684增大，谷值电压阈值(例如，Vth_va)减小，以使得功率变换器600的输入功率变小。在另一示例中，如果功率变换器600的输入功率变得小于功率变换器600的输出功率，则输出电压682逐渐减小并且反馈电压684也逐渐减小。在又一示例中，如果功率变换器600的输入功率变得等于功率变换器600的输出功率从而与功率变换器600的输出功率平衡，则输出电压682停止改变并且谷值电压阈值(例如，Vth_va)也停止改变。
根据一个实施例，如图7所示，从时间t21到时间t22，电流651如波形751所示从谷值电流阈值(例如，Ith_va)增大(例如，线性增大)到峰值电流阈值(例如，Ith_pe)；从时间t22到时间t24，电流651如波形751所示地从峰值电流阈值(例如，Ith_pe)减小(例如，线性减小)到谷值电流阈值(例如，Ith_va)。例如，谷值电流阈值(例如，Ith_va)大于零。在另一示例中，功率变换器600在连续导通模式(CCM)操作。
在又一示例中，从时间t21到时间t22，电流651的增加量如下确定：
Figure BDA0001579711810000221
其中，ΔIA代表电流651从时间t21到时间t22的增加量。另外，Vin代表输入电压680，Vout代表输出电压682。另外，L代表电感器650的电感值。TA等于从图7所示的时间t21到时间t22的持续时间。
在又一示例中，从时间t22到时间t24，电流651的减少量如下确定：
Figure BDA0001579711810000222
其中，ΔIB代表电流651从时间t22到时间t24的减少量。另外，Vout代表输出电压682，L代表电感器650的电感值。TB等于从图7所示的时间t22到时间t24的持续时间，如图7所示。
根据另一实施例，如果功率变换器600的输入功率等于功率变换器600的输出功率从而与功率变换器600的输出功率平衡，则电流651从时间t21到时间t22的增加量(例如，ΔIA)等于电流651从时间t22到时间t24的减少量(例如，ΔIB)。例如，如果ΔIA和ΔIB相等，则基于等式1和2，得到以下等式：
Figure BDA0001579711810000231
根据另一实施例，如果功率变换器600的输入功率等于功率变换器600的输出功率从而与功率变换器600的输出功率平衡，则电流651的平均值等于输出电流688，即：
IL_ave＝Iout (等式4)
其中，IL_ave代表电流651的平均值，Iout代表输出电流688。
例如，如波形751所示，电流651的平均值如下确定：
Figure BDA0001579711810000232
其中，IL_ave代表电流651。另外，Ith_pe代表峰值电流阈值，Ith_va代表谷值电流阈值。
在另一示例中，基于等式4和5，输出电流688如下确定：
Figure BDA0001579711810000233
其中，Iout代表输出电流688。另外，Ith_pe代表峰值电流阈值，Ith_va代表谷值电流阈值。
根据又一实施例，输出电流688与电流651的峰值电流阈值和输出电压682具有以下关系：
Figure BDA0001579711810000234
其中，Iout代表输出电流688。另外，Ith_pe代表峰值电流阈值，Vout代表输出电压682。另外，L代表电感器650的电感值，TB等于从图7所示的时间t22到时间t24的持续时间。
例如，在连续导通模式(CCM)下，功率变换器600的切换频率如下确定：
Figure BDA0001579711810000235
其中，fsw代表功率变换器600的切换频率。另外，Vout代表输出电压682，Vin代表输入电压680。另外，L代表电感器650的电感值，Ith_pe代表峰值电流阈值，Iout代表输出电流688。
在另一示例中，根据等式8，在连续导通模式(CCM)下，如果输入电压680、输出电压682、电感器650的电感值、以及峰值电流阈值恒定，则功率变换器600的切换频率随着输入电流688的增大而增大，并且功率变换器600的切换频率随着输出电流688的减小而减小。
如图6和图7所示，根据一些实施例的功率变换器600(例如，降压变换器)是磁滞变换器。例如，如波形751所示，电流651在峰值电流阈值(例如，Ith_pe)和谷值电流阈值(例如，Ith_va)之间改变。在另一示例中，峰值电流阈值(例如，Ith_pe)和谷值电流阈值(例如，Ith_va)之间的差形成电流迟滞窗口。
图8是根据本发明另一实施例的降压变换器的简化示意图。该示意图仅仅是示例，其不应该不适当地限制权利要求的范围。本领域普通技术人员将认识到很多变形、替代、和修改。功率变换器800(例如，降压变换器)包括误差放大器810、补偿网络812、逻辑控制器820、SR触发器822、驱动器830和834、晶体管840和844、电感器850、比较器852、NOT门854、NAND门856、AND门858、电容器860、电阻器870和872、感测电路890和894、峰值电流控制器896、以及谷值电流控制器898。例如，SR触发器822包括两个NOR门。在另一示例中，功率变换器800在连续导通模式(CCM)和不连续导通模式(DCM)操作。
例如，误差放大器810、补偿网络812、逻辑控制器820、SR触发器822、驱动器830和834、比较器852、NOT门854、NAND门856、AND门858、峰值电流控制器896、谷值电流控制器898、晶体管840和844、以及感测电路890和894在芯片802上。在另一示例中，电感器850、电容器860、以及电阻器870和872不在芯片802上。
如图8所示，根据一些实施例，晶体管840是包括漏极端子的PMOS晶体管，晶体管844是包括漏极端子的NMOS晶体管。例如，PMOS晶体管840的漏极端子和NMOS晶体管844的漏极端子连接。在另一示例中，电感器850包括两个端子。在又一示例中，电感器850的一个端子连接到PMOS晶体管840的漏极端子和NMOS晶体管844的漏极端子，并且电感器850的另一端子处于输出电压882。
在一个实施例中，输入电压880被降压变换器800接收，该降压变换器作为响应而生成输出电压882和输出电流888。例如，输出电压882被包括电阻器870和872的分压器变换为反馈电压884，并且反馈电压884与输出电压882成比例。在另一示例中，反馈电压884被误差放大器810的负输入端子接收，参考电压886被误差放大器810的正输入端子接收。在又一示例中，误差放大器810与补偿网络812一起，至少部分地基于反馈电压884和参考电压886生成补偿电压811。例如，补偿电压811被谷值电流控制器898接收。在另一示例中，如果反馈电压884增大并且参考电压886保持不变，则补偿电压811减小。在又一示例中，如果反馈电压884减小并且参考电压886保持不变，则补偿电压811增大。
在又一示例中，补偿网络812执行环路相位补偿，并且包括两个端子。在又一示例中，补偿网络812的一个端子连接到误差放大器810的端子864和谷值电流控制器898的端子866。在又一示例中，补偿网络812的另一端子接地。
在另一实施例中，感测电路890检测流过晶体管840的电流并生成电流感测电压891，感测电路894检测流过晶体管844的电流并生成电流感测电压695。例如，电流感测电压891代表流过晶体管840的电流的大小，电流感测电压895代表流过晶体管844的电流的大小。在另一示例中，电流感测电压891被峰值电流控制器896接收。在又一示例中，电流感测电压895被谷值电流控制器898接收。
根据一个实施例，峰值电流控制器896接收电流感测电压891，将电流感测电压891与峰值电压阈值(例如，Vth_pe)进行比较，并生成峰值电压控制信号897。例如，峰值电压阈值(例如，Vth_pe)对应于峰值电流阈值(例如，Ith_pe)。在另一示例中，如果电流感测电压891大于峰值电压阈值(例如，Vth_pe)，则流过晶体管840的电流大于峰值电流阈值(例如，Ith_pe)。在又一示例中，如果电流感测电压891等于峰值电压阈值(例如，Vth_pe)，则流过晶体管840的电流等于峰值电流阈值(例如，Ith_pe)。在又一示例中，如果电流感测电压891小于峰值电压阈值(例如，Vth_pe)，则流过晶体管840的电流小于峰值电流阈值(例如，Ith_pe)。
在又一示例中，如果电流感测电压891变得等于或大于峰值电压阈值(例如，Vth_pe)，则峰值电压控制信号897从逻辑低电平变为逻辑高电平，并且在变回逻辑低电平之前保持在逻辑高电平达预定时间段(例如，Tp)，以形成具有预定脉宽(例如，Tp)的信号脉冲。在又一示例中，峰值电压控制信号897被SR触发器822的重置端子接收。在又一示例中，峰值电压控制信号897还被谷值电流控制器898接收。
根据另一实施例，谷值电流控制器898接收补偿电压811、电流感测电压895、以及峰值电压控制信号897，将电流感测电压895与谷值电压阈值(例如，Vth_va)进行比较，并生成谷值电压控制信号899和模式控制信号861。例如，谷值电压阈值(例如，Vth_va)对应于谷值电流阈值(例如，Ith_va)。在另一示例中，如果电流感测电压895大于谷值电压阈值(例如，Vth_va)，则流过晶体管844的电流大于谷值电流阈值(例如，Ith_va)。在又一示例中，如果电流感测电压895等于谷值电压阈值，则流过晶体管844的电流等于谷值电流阈值(例如，Ith_va)。在又一示例中，如果电流感测电压895小于谷值电压阈值(例如，Vth_va)，则流过晶体管844的电流小于谷值电流阈值(例如，Ith_va)。
在又一示例中，如果补偿电压811增大，则谷值电流控制器898使得谷值电压阈值(例如，Vth_va)变大；如果补偿电压811减小，则谷值电流控制器898使得谷值电压阈值(例如，Vth_va)变小。在又一示例中，如果电流感测电压895变得等于或小于谷值电压阈值，则谷值电压控制信号899从逻辑低电平变为逻辑高电平，并且保持在逻辑高电平直到峰值电压控制信号897从逻辑低电平变为逻辑高电平为止。在又一示例中，如果峰值电压控制信号897从逻辑低电平变为逻辑高电平，则谷值电压控制信号899从逻辑高电平变回逻辑低电平。在又一示例中，谷值电压控制信号899被AND门858接收。
在又一示例中，如果谷值电压阈值(例如，Vth_va)大于模式阈值(例如，Vth_mod)，则谷值电流控制器898生成处于逻辑低电平的模式控制信号861。在又一示例中，如果谷值电压阈值(例如，Vth_va)等于或小于模式阈值(例如，Vth_mod)，则谷值电流控制器898生成处于逻辑高电平的模式控制信号861。在又一示例中，模式控制信号861被NAND门856接收。
在一个实施例中，比较器852在比较器852的正端子接收参考电压886并在比较器852的负端子接收反馈电压884，并生成比较信号853(例如，脉宽调制信号)。例如，如果参考电压886大于反馈电压884，则比较信号853处于逻辑高电平。在另一示例中，如果参考电压886小于反馈电压884，则比较信号853处于逻辑低电平。在又一示例中，比较信号853被NOT门854接收。
在另一实施例中，NOT门854接收比较信号853并生成信号855。例如，如果比较信号853处于逻辑高电平，则信号855处于逻辑低电平。在另一示例中，如果比较信号853处于逻辑低电平，则信号855处于逻辑高电平。在又一示例中，信号855被NAND门856接收。
在又一实施例中，NAND门856接收信号855和模式控制信号861，并生成信号857(例如，脉宽调制信号)。例如，如果模式控制信号861处于逻辑低电平，则信号857处于逻辑高电平。在另一示例中，如果模式控制信号861处于逻辑高电平，则信号857是信号855的逻辑补并且与比较信号853相同。在又一示例中，信号857被AND门858和逻辑控制器820接收。
在又一实施例中，AND门858接收信号857和谷值电压控制信号899并生成信号859。例如，如果模式控制信号861处于逻辑低电平，则信号859与谷值电压控制信号899相同。在另一示例中，如果模式控制信号861处于逻辑高电平，则信号859由对比较信号853和谷值电压控制信号899执行的AND运算确定。在又一示例中，信号859被SR触发器822的设置端子接收。
在一个实施例中，SR触发器822接收峰值电压控制信号897和信号859，生成调制信号823，并将调制信号823输出到逻辑控制器820，该逻辑控制器还接收信号857。例如，逻辑控制器820至少部分地基于调制信号823和/或信号857生成逻辑信号831和835。在另一示例中，逻辑信号831被驱动器830接收，该驱动器作为响应而输出接通或关断晶体管840的驱动信号833。在又一示例中，逻辑信号835被驱动器834接收，该驱动器作为响应而输出接通或关断晶体管844的驱动信号837。
在另一实施例中，如果信号857处于逻辑低电平，则逻辑控制器820不考虑调制信号823而生成逻辑信号831和835，以关断晶体管840和844。例如，如果信号857处于逻辑低电平，则逻辑控制器820不考虑调制信号823而生成逻辑信号831，使得驱动器830生成处于逻辑高电平的驱动信号833以关断晶体管840。在另一示例中，如果信号857处于逻辑低电平，则逻辑控制器820不考虑调制信号823而生成逻辑信号835，使得驱动器834生成处于逻辑低电平的驱动信号837以关断晶体管844。
在另一实施例中，如果信号857处于逻辑高电平，则当晶体管840变为关断时，在预定死区时间段之后，晶体管844变为接通(例如，变为导通以允许电感器850的自由滑动)。例如，如果信号857处于逻辑高电平，则在驱动器830生成逻辑高电平的驱动信号833以关断晶体管840之后的预定死区时间段，驱动器834生成处于逻辑高电平的驱动信号837以接通晶体管844(例如，NMOS晶体管)。
在又一实施例中，如果信号857处于逻辑高电平，则当晶体管844变为关断时，在另一预定死区时间段之后，晶体管840变为导通(例如，变为接通以向输出端供应能量)。例如，如果信号857处于逻辑高电平，则在驱动器830生成处于逻辑低电平的驱动信号837以关断晶体管844(例如，NMOS晶体管)之后的另一预定死区时间段，驱动器830生成处于逻辑低电平的驱动信号830以接通晶体管840(例如，PMOS晶体管)。在另一示例中，预定死区时间段的大小等于另一预定死区时间段的大小。在又一示例中，预定死区时间段的大小不等于另一预定死区时间段的大小。
根据一个实施例，晶体管840和844影响流过电感器850的电流851。例如，当晶体管840接通并且晶体管844关断时，电流851等于流过晶体管840的电流，并且电流851的大小由电流感测电压891代表。在另一示例中，当晶体管840关断并且晶体管844接通时，电流851等于流过晶体管844的电流，并且电流851的大小由电流感测电压895代表。在又一示例中，当晶体管840关断并且晶体管844关断时，电流851的大小等于零。
根据另一实施例，如果电流851等于流过晶体管840的电流并且如果电流感测电压891大于或等于峰值电压阈值(例如，Vth_pe)，则电流851大于或等于峰值电流阈值(例如，Ith_pe)。根据又一实施例，如果电流851等于流过晶体管844的电流并且如果电流感测电压895小于或等于谷值电压阈值(例如，Vth_va)，则电流851小于或等于谷值电流阈值(例如，Ith_va)。
根据又一实施例，晶体管840(例如，功率晶体管)是PMOS晶体管，并且晶体管844(例如，功率晶体管)是NMOS晶体管。例如，PMOS晶体管840的栅极端子连接到驱动器830，并且PMOS晶体管840的源极端子接收输入电压880。在另一示例中，NMOS晶体管844的栅极端子连接到驱动器834，并且NMOS晶体管844的源极端子偏置到地。在又一示例中，PMOS晶体管840的漏极端子和NMOS晶体管844的漏极端子都连接到电感器850的一个端子。在又一示例中，电感器850的另一端子连接到电容器860的一个端子，并且电容器860的另一端子接地。
在一个实施例中，如果输出电流888变小，则输出电压882和反馈电压884变大。例如，如果反馈电压884变大，则参考电压886减去反馈电压884的结果变小，使得谷值电压阈值(例如，Vth_va)也变小。在另一示例中，如果谷值电压阈值(例如，Vth_va)变得等于或小于模式阈值(例如，Vth_mod)，则模式控制信号861从逻辑低电平变为逻辑高电平。在又一示例中，在模式控制信号861变为逻辑高电平后，功率变换器800在不连续导通模式(DCM)操作。
在另一实施例中，如果输出电流888变大，则输出电压882和反馈电压884变小。例如，如果反馈电压884变小，则参考电压886减去反馈电压884的结果变大，使得谷值电压阈值(例如，Vth_va)也变大。在另一示例中，如果谷值电压阈值(例如，Vth_va)变得大于模式阈值(例如，Vth_mod)，则模式控制信号861从逻辑高电平变为逻辑低电平。在又一示例中，如果模式控制信号861处于逻辑低电平，则功率变换器800在连续导通模式(CCM)操作。
图9是根据本发明实施例的功率变换器800的简化时序图。该示意图仅仅是示例，其不应该不适当地限制权利要求的范围。本领域普通技术人员将认识到很多变形、替代、以及修改。波形988代表作为时间函数的输出电流888，波形997代表作为时间函数的峰值电压控制信号897，波形999代表作为时间函数的谷值电压控制信号899，波形957代表作为时间函数的信号857，并且波形951代表作为时间函数的电流851。
在一个实施例中，如果信号857处于逻辑高电平，则当功率晶体管840变为关断时，在预定死区时间段之后，功率晶体管844变为接通。例如，预定死区时间段相对较短，所以预定死区时间段的影响没有在图9中示出。在另一实施例中，如果信号857处于逻辑高电平，则当功率晶体管844变为关断时，在另一预定死区时间段后，功率晶体管840变为接通。例如，另一预定死区时间段较短，所以该另一预定死区时间段的影响没有在图9中示出。
根据一个实施例，在时间t40，输出电流888从高电流大小(例如，Io1)下降到低电流大小(例如，Io2)；从时间t40到时间t50，输出电流888保持在低电流大小(例如，Io2)，如波形988所示。例如，从时间t40到时间t50，功率变换器800的输入功率大于功率变换器800的输出功率，使得输出电压882逐渐增大、反馈电压883也逐渐增大。在另一示例中，从时间t40到时间t50，响应于反馈电压844增大，参考电压886减去反馈电压884的结果变小，谷值电压阈值(例如，Vth_va)和谷值电流阈值(例如，Ith_va)也变小，如波形951所示。
在又一示例中，从时间t40到时间t50，即使谷值电压阈值(例如，Vth_va)变小，谷值电压阈值(例如，Vth_va)仍然保持大于模式阈值(例如，Vth_mod)，并且模式控制信号861保持处于逻辑低电平。在又一示例中，从时间t40到时间t50，模式控制信号861保持处于逻辑低电平，信号857保持处于逻辑高电平，如波形957所示。在又一示例中，从时间t40到时间t50，模式控制信号861保持处于逻辑低电平，信号859保持与谷值电压控制信号899相同，如波形999所示。
根据另一实施例，在时间t50，谷值电压阈值(例如，Vth_va)变得等于或小于模式阈值(例如，Vth_mod)，使得模式控制信号861从逻辑低电平变为逻辑高电平。例如，模式阈值(例如，Vth_mod)大于零。在另一示例中，在时间t50，模式控制信号861从逻辑低电平变为逻辑高电平，信号858变得与比较信号853相同。在又一示例中，在时间t50，比较信号853处于逻辑高电平，信号857保持处于逻辑高电平，如波形957所示。在又一示例中，在时间t50，谷值电压控制信号899如波形999所示处于逻辑低电平，信号859也处于逻辑低电平。在又一示例中，在时间t50，信号859处于逻辑低电平，峰值电压控制信号897也处于逻辑低电平，如波形997所示。在又一示例中，在时间t50，调制信号823处于逻辑高电平，信号857保持处于逻辑高电平。在又一示例中，在时间t50，晶体管840关断，晶体管844接通。
根据又一实施例，从时间t50到时间t56，模式控制信号861保持处于逻辑高电平，并且信号857保持与比较信号853相同。例如，从时间t50到时间t56，信号859由对波形957和999所示的信号857和谷值电压控制信号899执行的AND运算确定。在另一示例中，从时间t50到时间t56，模式控制信号861保持处于逻辑高电平，信号859由对比较信号853和谷值电压控制信号899执行的AND运算确定。在又一示例中，从时间t50到时间t56，输出电流888保持处于低电流大小(例如，Io2)，如波形988所示。
在一个实施例中，从时间t50到时间t51，模式控制信号861保持处于逻辑高电平，比较信号853保持处于逻辑高电平，信号857也保持处于络高电平，如波形957所示。例如，从时间t50到时间t51，谷值电压控制信号899如波形999所示处于逻辑低电平，信号859也保持处于逻辑低电平。在另一示例中，从时间t50到时间t51，信号859保持处于逻辑低电平，峰值电压控制信号897也保持处于逻辑低电平，如波形997所示。在又一示例中，从时间t50到时间t51，调制信号823保持处于逻辑高电平，信号857也保持处于逻辑高电平。在又一实施例中，从时间t50到时间t51，晶体管840保持关断，晶体管844保持接通。在又一示例中，如图9所示，从时间t50到时间t51，电流851减小(例如，逐渐和/或线性减小)到零，如波形951所示。
在一个实施例中，在时间t51，电流851如波形951所示变得等于或小于谷值电流阈值(例如，Ith_va)，使得谷值电压控制信号899如波形999所示从逻辑低电平变为逻辑高电平。例如，如图9所示，在时间t51，谷值电压阈值(例如，Vth_va)等于零，谷值电流阈值(例如，Ith_va)等于零，电流851的大小也等于零，如波形951所示。在另一示例中，在时间t51，模式控制信号861处于逻辑高电平，比较信号853从逻辑高电平变为逻辑低电平，信号857也如波形957所示从逻辑高电平变为逻辑低电平，并且信号859保持处于逻辑低电平。在又一示例中，在时间t51，信号859处于逻辑低电平，峰值电压控制信号897如波形997所示也处于逻辑低电平。在又一示例中，在时间t51，信号857如波形957所示从逻辑高电平变为逻辑低电平，晶体管840和844都关断。
在另一实施例中，从时间t51到时间t52，模式控制信号861保持处于逻辑高电平，比较信号853保持处于逻辑低电平，信号857如波形957所示处于逻辑低电平，并且信号859也保持处于逻辑低电平。例如，从时间t51到时间t52，谷值电压控制信号899保持处于逻辑高电平，如波形999所示。在另一示例中，从时间t51到时间t52，信号859保持处于逻辑低电平，峰值电压控制信号897也如波形997所示保持处于逻辑低电平。在又一示例中，从时间t51到时间t52，信号857如波形957所示保持处于逻辑低电平，并且晶体管840和844保持关断。在又一示例中，如图9所示，从时间t51到时间t52，谷值电压阈值(例如，Vth_va)保持等于零，谷值电流阈值(例如，Ith_va)保持等于零，电流851如波形951所示保持大小等于零。
在又一实施例中，在时间t52，模式控制信号861处于逻辑高电平，谷值电压控制信号899如波形999所示处于逻辑高电平，但是比较信号853从逻辑低电平变为逻辑高电平，并且信号857如波形957所示从逻辑低电平变为逻辑高电平，使得信号859从逻辑低电平变为逻辑高电平。例如，在时间t52，峰值电压控制信号897处于逻辑低电平，如波形997所示。在另一示例中，在时间t52，调制信号823从逻辑高电平变为逻辑低电平，信号857如波形957所示从逻辑低电平变为逻辑高电平。在又一示例中，在时间t52，晶体管844关断，晶体管840接通。在又一示例中，在时间t52，电流851的大小等于零，如波形951所示。
在又一实施例中，从时间t52到时间t53，模式控制信号861保持处于逻辑高电平，谷值电压控制信号899如波形999所示保持处于逻辑高电平，比较信号853保持处于逻辑高电平，信号857如波形957所示保持处于逻辑高电平，信号859保持处于逻辑高电平。例如，从时间t52到时间t53，峰值电压控制信号897保持处于逻辑低电平，如波形997所示。在另一示例中，从时间t52到时间t53，调制信号823保持处于逻辑低电平，信号857如波形957所示保持处于逻辑高电平。在又一实施例中，从时间t52到时间t53，晶体管840保持接通，晶体管844保持关断。在又一示例中，从时间t52到时间t53，电流851增大(例如，逐渐和/或线性增大)，如波形951所示。
根据一个实施例，在时间t53，电流851如波形951所示变得等于或大于峰值电流阈值(例如，Ith_pe)，使得峰值电压控制信号897如波形997所示从逻辑低电平变为逻辑高电平、谷值电压控制信号899如波形999所示从逻辑高电平变为逻辑低电平。例如，在时间t53，谷值电压控制信号899如波形999所示从逻辑高电平变为逻辑低电平，信号859从逻辑高电平变为逻辑低电平。在另一示例中，在时间t53，调制信号823从逻辑低电平变为逻辑高电平。在又一示例中，在时间t53，模式控制信号861保持处于逻辑高电平，比较信号853保持处于逻辑高电平，信号857如波形957所示保持处于逻辑高电平。在又一示例中，在时间t53，晶体管840变为关断，晶体管844变为导通。
根据另一实施例，从时间t53到时间t54，峰值电压控制信号897如波形997所示处于逻辑高电平，谷值电压控制信号899如波形999所示处于逻辑低电平。例如，从时间t53到时间t54，谷值电压控制信号899如波形999所示保持处于逻辑低电平，并且信号859保持处于逻辑低电平。在另一示例中，从时间t53到时间t54，调制信号823保持处于逻辑高电平。在又一示例中，从时间t53到时间t54，模式控制信号861保持处于逻辑高电平，比较信号853保持处于逻辑高电平，信号857如波形957所示处于逻辑高电平。在又一示例中，从时间t53到时间t54，晶体管840保持关断，晶体管844保持接通。在又一示例中，从时间t53到时间t54，电流851减小(例如，逐渐和/或线性减小)，如波形951所示。在又一示例中，从时间t53到时间t54的持续时间的大小等于预定时间段(例如，Td)，以形成峰值电压控制信号897的具有预定脉宽(例如，Tq)的信号脉冲(如波形997所示)。
根据又一实施例，在时间t54，峰值电压控制信号897如波形997所示从逻辑高电平变为逻辑低电平，谷值电压控制信号899如波形999所示处于逻辑低电平。例如，在时间t54，谷值电压控制信号899如波形999所示处于逻辑低电平，信号859处于逻辑低电平。在另一示例中，在时间t54，调制信号823保持处于逻辑高电平。在又一示例中，在时间t54，模式控制信号861保持处于逻辑高电平，比较信号853保持处于逻辑高电平，信号857如波形957所示处于逻辑高电平。在又一示例中，在时间t54，晶体管840保持关断，晶体管844保持接通。
根据又一实施例，从时间t54到时间t55，峰值电压控制信号897如波形997所示保持处于逻辑低电平，谷值电压控制信号899如波形999所示保持处于逻辑低电平。例如，从时间t54到时间t55，谷值电压控制信号899如波形999所示处于逻辑低电平，信号859保持处于逻辑低电平。在另一示例中，从时间t54到时间t55，调制信号823处于逻辑高电平。在又一示例中，从时间t54到时间t55，模式控制信号861保持处于逻辑高电平，比较信号853保持处于逻辑高电平，信号857如波形957所示保持处于逻辑高电平。在又一示例中，从时间t54到时间t55，晶体管840保持关断，晶体管844保持接通。在又一示例中，从时间t54到时间t55，电流851减小(例如，逐渐和/或线性减小)，如波形951所示。
在一个实施例中，在时间t55，电流851如波形951所示变得等于或小于谷值电流阈值(例如，Ith_va)，使得谷值电压控制信号899如波形999所示从逻辑低电平变为逻辑高电平。例如，在时间t55，谷值电流阈值(例如，Ith_va)等于零，电流851如波形951所示也等于零。在另一示例中，在时间t55，模式控制信号861处于逻辑高电平，比较信号853从逻辑高电平变为逻辑低电平，信号857也如波形957所示从逻辑高电平变为逻辑低电平，并且信号859处于逻辑低电平。在又一示例中，在时间t55，信号859处于逻辑低电平，峰值电压控制信号897也如波形997所示处于逻辑低电平。在又一示例中，在时间t55，信号857如波形957所示从逻辑高电平变为逻辑低电平，并且晶体管840和844都关断。
在另一实施例中，从时间t55到时间t56，模式控制信号861保持处于逻辑高电平，比较信号853保持处于逻辑低电平，信号857如波形957所示保持处于逻辑低电平，并且信号859也保持处于逻辑低电平。例如，从时间t55到时间t56，谷值电压控制信号899如波形999所示保持处于逻辑高电平。在另一示例中，从时间t55到时间t56，信号859保持处于逻辑低电平，峰值电压控制信号897如波形997所示保持处于逻辑低电平。在又一示例中，从时间t55到时间t56，信号857如波形957所示保持处于逻辑低电平，晶体管840和844都保持关断。在又一示例中，从时间t55到时间t56，电流851的大小保持为零，如波形951所示。
在又一实施例中，在时间t56，模式控制信号861处于逻辑高电平，谷值电压控制信号899如波形999所示处于逻辑高电平，但是比较信号853从逻辑低电平变为逻辑高电平，信号857如波形957所示从逻辑低电平变为逻辑高电平，使得信号859从逻辑低电平变为逻辑高电平。例如，在时间t56，峰值电压控制信号897处于逻辑低电平，如波形997所示。在另一示例中，在时间t56，调制信号823从逻辑高电平变为逻辑低电平，信号857如波形957所示从逻辑低电平变为逻辑高电平。在又一示例中，在时间t56，晶体管844关断，晶体管840接通。
如图9所示，根据一些实施例，功率变换器800在时间t50之前在连续导通模式(CCM)操作，在时间t52开始在不连续导通模式(DCM)操作。例如，从时间t52开始，功率变换器800以等于从时间t52到时间t56的持续时间的切换周期在不连续导通模式(DCM)操作。
在另一示例中，从时间t52到时间t53，电流851的增加量如下确定：
Figure BDA0001579711810000361
其中，ΔIC代表电流851从时间t52到时间t53的增加量。另外，Vin代表输入电压880，Vout代表输出电压882。再者，L代表电感器850的电感值。Tc等于从图9所示的时间t52到时间t53的持续时间。
在又一示例中，电流851在时间t52等于零，并且在时间t53等于峰值电流阈值(例如，Ith_pe)，等式9如下改变：
Figure BDA0001579711810000362
其中，Ith_pe代表峰值电流阈值。另外，Vin代表输入电压880，Vout代表输出电压882。再者，L代表电感器850的电感值。Tc等于从图9所示的时间t52到时间t53的持续时间。
在又一示例中，从时间t53到时间t55，电流851的减少量如下确定：
Figure BDA0001579711810000363
其中，ΔID代表电流651从时间t53到时间t55的减少量。另外，Vout代表输出电压882，L代表电感器850的电感值。TD等于从图9所示的时间t53到时间t55的持续时间。
在又一示例中，电流851在时间t53等于峰值电流阈值(例如，Ith_pe)并且在时间t55等于零，等式11如下改变：
Figure BDA0001579711810000364
其中，Ith_pe代表峰值电流阈值。另外，Vout代表输出电压882，L代表电感器850的电感值。TD等于从图9所示的时间t53到时间t55的持续时间。
在一个实施例中，如果功率变换器800的输入功率等于功率变换器800的输出功率从而与功率变换器800的输出功率平衡，则电流851的平均值等于输出电流888，即：
IL_ave＝Iout (等式13)
其中，IL_ave代表电流851的平均值，Iout代表输出电流888。
在另一实施例中，输出电流888与电流851的峰值电流阈值具有以下关系：
Figure BDA0001579711810000371
其中，Iout代表输出电流888。Ith_pe代表峰值电流阈值。Tc等于从图9所示的时间t52到时间t53的持续时间。TD等于从图9所示的时间t53到时间t55的持续时间。T代表等于从图9所示的时间t52到时间t56的持续时间的切换周期。
例如，在不连续导通模式(DCM)下，功率变换器800的切换频率如下确定：
Figure BDA0001579711810000372
其中，fsw代表功率变换器800的切换频率。另外，Iout代表输出电流888，Vout代表输出电压882，Vin代表输入电压880。另外，Ith_pe代表峰值电流阈值，L代表电感器850的电感值。
在另一示例中，根据等式15，在不连续导通模式(DCM)下，如果输出电压882、输入电压880、峰值电流阈值、以及电感器850的电感值恒定，则功率变换器800的切换频率随着输出电流888的增大而增大，并且功率变换器800的切换频率随着输出电流888的减小而减小。
如图8和图9所示，根据一些实施例，功率变换器800(例如，降压变换器)是磁滞变换器。例如，如波形951所示，电流851在峰值电流阈值(例如，Ith_pe)和谷值电流阈值(例如，Ith_va)之间改变。在另一示例中，峰值电流阈值(例如，Ith_pe)和谷值电流阈值(例如，Ith_va)之间的差形成电流迟滞窗口。
图10是根据本发明又一实施例的降压变换器的简化示意图。该示意图仅仅是示例，其不应该不适当地限制权利要求的范围。本领域普通技术人员将认识到很多变形、替代、和修改。功率变换器1000(例如，降压变换器)包括误差放大器1010、补偿网络1012、逻辑控制器1020、SR触发器1022、驱动器1030和1034、晶体管1040和1044、电感器1050、比较器1052、NOT门1054、NAND门1056、AND门1058、电容器1060、电阻器1070和1072、感测电路1090和1094、峰值电流控制器1096、以及谷值电流控制器1098。例如，SR触发器1022包括两个NOR门。在另一示例中，功率变换器1000在连续导通模式(CCM)和不连续导通模式(DCM)操作。
例如，误差放大器1010、补偿网络1012、逻辑控制器1020、SR触发器1022、驱动器1030和1034、比较器1052、NOT门1054、NAND门1056、AND门1058、峰值电流控制器1096、谷值电流控制器1098、晶体管1040和1044、以及感测电路1090和1094在芯片1002上。在另一示例中，电感器1050、电容器1060、以及电阻器1070和1072不在芯片1002上。
如图10所示，根据一些实施例，晶体管1040是包括漏极端子的PMOS晶体管，晶体管1044是包括漏极端子的NMOS晶体管。例如，PMOS晶体管1040的漏极端子和NMOS晶体管1044的漏极端子连接。在另一示例中，电感器1050包括两个端子。在又一示例中，电感器1050的一个端子连接到PMOS晶体管1040的漏极端子和NMOS晶体管1044的漏极端子，并且电感器1050的另一端子处于输出电压1082。
在一个实施例中，输入电压1080被降压变换器1000接收，该降压变换器作为响应而生成输出电压1082和输出电流1088。例如，输出电压1082被包括电阻器1070和1072的分压器变换为反馈电压1084，并且反馈电压1084与输出电压1082成比例。在另一示例中，反馈电压1084被误差放大器1010的负输入端子接收，参考电压1086被误差放大器1010的正输入端子接收。在又一示例中，误差放大器1010与补偿网络1012一起，至少部分地基于反馈电压1084和参考电压1086生成补偿电压1011。例如，补偿电压1011被谷值电流控制器1096和谷值电流控制器1098接收。在另一示例中，如果反馈电压1084增大并且参考电压1086保持不变，则补偿电压1011减小。在又一示例中，如果反馈电压1084减小并且参考电压1086保持不变，则补偿电压1011增大。
在又一示例中，补偿网络1012执行环路相位补偿，并且包括两个端子。在又一示例中，补偿网络1012的一个端子连接到误差放大器1010的端子1064和谷值电流控制器1098的端子1066。在又一示例中，补偿网络1012的另一端子接地。
在另一实施例中，感测电路1090检测流过晶体管1040的电流并生成电流感测电压1091，感测电路1094检测流过晶体管1044的电流并生成电流感测电压1095。例如，电流感测电压1091代表流过晶体管1040的电流的大小，电流感测电压1095代表流过晶体管1044的电流的大小。在另一示例中，电流感测电压1091被峰值电流控制器1096接收。在又一示例中，电流感测电压1095被谷值电流控制器1098接收。
根据一个实施例，峰值电流控制器1096接收补偿电压1011和电流感测电压1091，将电流感测电压1091与峰值电压阈值(例如，Vth_pe)进行比较，并生成峰值电压控制信号1097。例如，峰值电压阈值(例如，Vth_pe)对应于峰值电流阈值(例如，Ith_pe)。在另一示例中，如果电流感测电压1091大于峰值电压阈值(例如，Vth_pe)，则流过晶体管1040的电流大于峰值电流阈值(例如，Ith_pe)。在又一示例中，如果电流感测电压1091等于峰值电压阈值(例如，Vth_pe)，则流过晶体管1040的电流等于峰值电流阈值(例如，Ith_pe)。在又一示例中，如果电流感测电压1091小于峰值电压阈值(例如，Vth_pe)，则流过晶体管1040的电流小于峰值电流阈值(例如，Ith_pe)。
在又一示例中，如果补偿电压1011增大，则峰值电流控制器1096使峰值电压阈值(例如，Vth_pe)变大；如果补偿电压1011减小，则峰值电流控制器1096使峰值电压阈值(例如，Vth_pe)变小。在又一示例中，如果电流感测电压1091变得等于或大于峰值电压阈值(例如，Vth_pe)，则峰值电压控制信号1097从逻辑低电平变为逻辑高电平，并且在变回逻辑低电平之前保持在逻辑高电平达预定时间段(例如，Tp)，以形成具有预定脉宽(例如，Tp)的信号脉冲。在又一示例中，峰值电压控制信号1097被SR触发器1022的重置端子接收。在又一示例中，峰值电压控制信号1097还被谷值电流控制器1098接收。
根据另一实施例，谷值电流控制器1098接收补偿电压1011、电流感测电压1095、以及峰值电压控制信号1097，将电流感测电压1095与谷值电压阈值(例如，Vth_va)进行比较，并生成谷值电压控制信号1099和模式控制信号1061。例如，谷值电压阈值(例如，Vth_va)对应于谷值电流阈值(例如，Ith_va)。在另一示例中，如果电流感测电压1095大于谷值电压阈值(例如，Vth_va)，则流过晶体管1044的电流大于谷值电流阈值(例如，Ith_va)。在又一示例中，如果电流感测电压1095等于谷值电压阈值，则流过晶体管1044的电流等于谷值电流阈值(例如，Ith_va)。在又一示例中，如果电流感测电压1095小于谷值电压阈值(例如，Vth_va)，则流过晶体管1044的电流小于谷值电流阈值(例如，Ith_va)。
在又一示例中，如果补偿电压1011增大，则谷值电流控制器1098使得谷值电压阈值(例如，Vth_va)变大；如果补偿电压1011减小，则谷值电流控制器1098使得谷值电压阈值(例如，Vth_va)变小。在又一示例汇总，如果补偿电压1011增大，则峰值电压阈值(例如，Vth_va)和谷值电压阈值(例如，Vth_va)变大，但是峰值电压阈值(例如，Vth_pe)减去谷值电压阈值(例如，Vth_va)的结果保持相同。在又一示例中，如果补偿电压1011增大，则峰值电压阈值(例如，Vth_va)和谷值电压阈值(例如，Vth_va)变大，并且峰值电压阈值(例如，Vth_pe)减去谷值电压阈值(例如，Vth_va)的结果也改变。在又一示例中，如果补偿电压1011减小，则峰值电压阈值(例如，Vth_va)和谷值电压阈值(例如，Vth_va)变小，但是峰值电压阈值(例如，Vth_pe)减去谷值电压阈值(例如，Vth_va)的结果保持相同。在又一示例中，如果补偿电压1011减小，则峰值电压阈值(例如，Vth_va)和谷值电压阈值(例如，Vth_va)变大，并且电压阈值(例如，Vth_pe)减去谷值电压阈值(例如，Vth_va)的结果也改变。
在又一示例中，如果电流感测电压1095变得等于或小于谷值电压阈值，则谷值电压控制信号1099从逻辑低电平变为逻辑高电平，并且保持在逻辑高电平直到峰值电压控制信号1097从逻辑低电平变为逻辑高电平为止。在又一示例中，如果峰值电压控制信号1097从逻辑低电平变为逻辑高电平，则谷值电压控制信号1099从逻辑高电平变回逻辑低电平。在又一示例中，谷值电压控制信号1099被AND门1058接收。
在又一示例中，如果谷值电压阈值(例如，Vth_va)大于模式阈值(例如，Vth_mod)，则谷值电流控制器1098生成处于逻辑低电平的模式控制信号1061。在又一示例中，如果谷值电压阈值(例如，Vth_va)等于或小于模式阈值(例如，Vth_mod)，则谷值电流控制器1098生成处于逻辑高电平的模式控制信号861。在又一示例中，模式控制信号1061被NAND门1056接收。
在一个实施例中，比较器1052在比较器1052的正端子接收参考电压1086并在比较器1052的负端子接收反馈电压1084，并生成比较信号1053(例如，脉宽调制信号)。例如，如果参考电压1086大于反馈电压1084，则比较信号1053处于逻辑高电平。在另一示例中，如果参考电压1086小于反馈电压1084，则比较信号1053处于逻辑低电平。在又一示例中，比较信号1053被NOT门1054接收。
在另一实施例中，NOT门1054接收比较信号1053并生成信号1055。例如，如果比较信号1053处于逻辑高电平，则信号1055处于逻辑低电平。在另一示例中，如果比较信号1053处于逻辑低电平，则信号1055处于逻辑高电平。在又一示例中，信号1055被NAND门1056接收。
在又一实施例中，NAND门1056接收信号1055和模式控制信号1061，并生成信号1057(例如，脉宽调制信号)。例如，如果模式控制信号1061处于逻辑低电平，则信号1057处于逻辑高电平。在另一示例中，如果模式控制信号1061处于逻辑高电平，则信号1057是信号1055的逻辑补并且与比较信号1053相同。在又一示例中，信号1057被AND门1058和逻辑控制器1020接收。
在又一实施例中，AND门1058接收信号1057和谷值电压控制信号1099并生成信号1059。例如，如果模式控制信号1061处于逻辑低电平，则信号1059与谷值电压控制信号1099相同。在另一示例中，如果模式控制信号1061处于逻辑高电平，则信号1059由对比较信号1053和谷值电压控制信号1099执行的AND运算确定。在又一示例中，信号1059被SR触发器1022的设置端子接收。
在一个实施例中，SR触发器1022接收峰值电压控制信号1097和信号1059，生成调制信号1023，并将调制信号1023输出到逻辑控制器1020，该逻辑控制器还接收信号1057。例如，逻辑控制器1020至少部分地基于调制信号1023和/或信号1057，生成逻辑信号1031和1035。在另一示例中，逻辑信号1031被驱动器1030接收，该驱动器作为响应而输出接通或关断晶体管1040的驱动信号1033。在又一示例中，逻辑信号1035被驱动器1034接收，该驱动器作为响应而输出接通或关断晶体管1044的驱动信号1037。
在另一实施例中，如果信号1057处于逻辑低电平，则逻辑控制器1020不考虑调制信号1023而生成逻辑信号1031和1035，以关断晶体管1040和1044。例如，如果信号1057处于逻辑低电平，则逻辑控制器1020不考虑调制信号1023而生成逻辑信号1031，使得驱动器1030生成处于逻辑高电平的驱动信号1033以关断晶体管1040。在另一示例中，如果信号1057处于逻辑低电平，则逻辑控制器1020不考虑调制信号1023而生成逻辑信号1035，使得驱动器1034生成处于逻辑低电平的驱动信号1037以关断晶体管1044。
在另一实施例中，如果信号1057处于逻辑高电平，则当晶体管1040变为关断时，在预定死区时间段之后，晶体管1044变为导通(例如，变为导通以允许电感器1050的自由滑动)。例如，如果信号1057处于逻辑高电平，则在驱动器1030生成逻辑高电平的驱动信号1033以关断晶体管1040之后的预定死区时间段，驱动器1034生成处于逻辑高电平的驱动信号1037以接通晶体管1044(例如，NMOS晶体管)。在又一实施例中，如果信号1057处于逻辑高电平，则当晶体管1044变为关断时，在另一预定死区时间段之后，晶体管1040变为导通(例如，变为导通以向输出端供应能量)。例如，如果信号1057处于逻辑高电平，则在驱动器1034生成处于逻辑低电平的驱动信号1037以关断晶体管1044(例如，NMOS晶体管)的另一预定死区时间段，驱动器1030生成处于逻辑低电平的驱动信号1033以接通晶体管1040(例如，PMOS晶体管)。在另一示例中，预定死区时间段的大小等于另一预定死区时间段的大小。在又一示例中，预定死区时间段的大小不等于另一预定死区时间段的大小。
根据一个实施例，晶体管1040和1044影响流过电感器1050的电流1051。例如，当晶体管1040接通并且晶体管1044关断时，电流1051等于流过晶体管1040的电流，并且电流1051的大小由电流感测电压1091代表。在另一示例中，当晶体管1040关断并且晶体管1044接通时，电流1051等于流过晶体管1044的电流，并且电流1051的大小由电流感测电压1095代表。在又一示例中，当晶体管1040关断并且晶体管1044关断时，电流1051的大小等于零。
根据另一实施例，如果电流1051等于流过晶体管1040的电流并且如果电流感测电压1091大于或等于峰值电压阈值(例如，Vth_pe)，则电流1051大于或等于峰值电流阈值(例如，Ith_pe)。根据又一实施例，如果电流1051等于流过晶体管1044的电流并且如果电流感测电压1095小于或等于谷值电压阈值(例如，Vth_va)，则电流1051小于或等于谷值电流阈值(例如，Ith_va)。
根据又一实施例，晶体管1040(例如，功率晶体管)是PMOS晶体管，并且晶体管1044(例如，功率晶体管)是NMOS晶体管。例如，PMOS晶体管1040的栅极端子连接到驱动器1030，并且PMOS晶体管1040的源极端子接收输入电压1080。在另一示例中，NMOS晶体管1044的栅极端子连接到驱动器1034，并且NMOS晶体管1044的源极端子偏置到地。在又一示例中，PMOS晶体管1040的漏极端子和NMOS晶体管1044的漏极端子都连接到电感器1050的一个端子。在又一示例中，电感器1050的另一端子连接到电容器1060的一个端子，并且电容器1060的另一个端子接地。
在一个实施例中，如果输出电流1088变小，则输出电压1082和反馈电压1084变大。例如，如果反馈电压1084变大，则参考电压1086减去反馈电压1084的结果变小，使得峰值电压阈值(例如，Vth_pe)和谷值电压阈值(例如，Vth_va)也变小。在另一示例中，如果谷值电压阈值(例如，Vth_va)变得等于或小于模式阈值(例如，Vth_mod)，则模式控制信号1061从逻辑低电平变为逻辑高电平。在又一示例中，在模式通知信号1061变为逻辑高电平后，功率变换器1000在不连续导通模式(DCM)操作。
在另一实施例中，如果输出电流1088变大，则输出电压1082和反馈电压1084变小。例如，如果反馈电压1084变小，则参考电压1086减去反馈电压1084的结果变大，使得峰值电压阈值(例如，Vth_pe)和谷值电压阈值(例如，Vth_va)也变大。在另一示例中，如果谷值电压阈值(例如，Vth_va)变得大于模式阈值(例如，Vth_mod)，则模式控制信号1061从逻辑高电平变为逻辑低电平。在又一示例中，如果模式控制信号1061处于逻辑低电平，则功率变换器1000在连续导通模式(CCM)操作。
图11是根据本发明实施例的功率变换器1000的简化时序图。该示意图仅仅是示例，其不应该不适当地限制权利要求的范围。本领域普通技术人员将认识到很多变形、替代、以及修改。波形1188代表作为时间函数的输出电流1088，波形1197代表作为时间函数的峰值电压控制信号1097，波形1199代表作为时间函数的谷值电压控制信号1099，并且波形1157代表作为时间函数的信号1057，波形1151代表作为时间函数的电流1051。
在一个实施例中，如果信号1057处于逻辑高电平，则当功率晶体管1040变为关断时，在预定死区时间段之后，功率晶体管1044变为接通。例如，预定死区时间段相对较短，所以预定死区时间段的影响没有在图11中示出。在另一实施例中，如果信号1057处于逻辑高电平，则当功率晶体管1044变为关断时，在另一预定死区时间段后，功率晶体管1040变为接通。例如，另一预定死区时间段较短，所以该另一预定死区时间段的影响没有在图11中示出。
根据一个实施例，在时间t70，输出电流1088从高电流大小(例如，Io3)下降到低电流大小(例如，Io4)；从时间t70到时间t80，输出电流保持在低电流大小(例如，Io4)，如波形1188所示。例如，从时间t70到时间t80，功率变换器1000的输入功率大于功率变换器1000的输出功率，使得输出电压1082逐渐增大、反馈电压1084也逐渐增大。在另一示例中，从时间t70到时间t80，响应于反馈电压1044增大，参考电压1086减去反馈电压1084的结果变小，峰值电压阈值(例如，Vth_pe)和峰值电流阈值(例如，Ith_pe)也变小，如波形1151所示。在又一示例中，从时间t70到时间t80，响应于反馈电压1084增大，参考电压1086减去反馈电压1084的结果变小，并且谷值电压阈值(例如，Vth_va)和谷值电流阈值(例如，Ith_va)也变小，如波形1151所示。
在又一实施例中，从时间t70到时间t80，即使谷值电压阈值(例如，Vth_va)变小，谷值电压阈值(例如，Vth_va)仍然保持大于模式阈值(例如，Vth_mod)，并且模式控制信号1061保持处于逻辑低电平。在又一示例中，从时间t70到时间t80，模式控制信号1061保持处于逻辑低电平，信号1057保持处于逻辑高电平，如波形1157所示。在又一示例中，从时间t70到时间t80，模式控制信号1061保持处于逻辑低电平，信号1059保持与谷值电压控制信号1099相同，如波形1199所示。
根据另一实施例，在时间t80，谷值电压阈值(例如，Vth_va)变得等于或小于模式阈值(例如，Vth_mod)，使得模式控制信号1061从逻辑低电平变为逻辑高电平。例如，模式阈值(例如，Vth_mod)大于零。在另一示例中，在时间t80，模式控制信号1061从逻辑低电平变为逻辑高电平，信号1057变得与比较信号1053相同。在又一示例中，在时间t80，比较信号1053处于逻辑高电平，信号1057保持处于逻辑高电平，如波形1157所示。在又一示例中，在时间t80，谷值电压控制信号1099如波形1199所示处于逻辑低电平，信号1059也处于逻辑低电平。在又一示例中，在时间t80，信号1059处于逻辑低电平，峰值电压控制信号1097也处于逻辑低电平，如波形997所示。在又一示例中，在时间t80，调制信号1023处于逻辑高电平，信号1057保持处于逻辑高电平。在又一示例中，在时间t80，晶体管1040关断，晶体管1044接通。
根据又一实施例，从时间t80到时间t86，模式控制信号1061保持处于逻辑高电平，并且信号1057保持与比较信号1053相同。例如，从时间t80到时间t86，信号1059由对波形1157和1199所示的信号1057和谷值电压控制信号1099执行的AND运算确定。在另一示例中，从时间t80到时间t86，模式控制信号1061保持处于逻辑高电平，信号1059由对比较信号1053和谷值电压控制信号1099执行的AND运算确定。在又一示例中，从时间t80到时间t86，输出电流1088保持处于低电流大小(例如，Io4)，如波形1188所示。
在一个实施例中，从时间t80到时间t81，模式控制信号1061保持处于逻辑高电平，比较信号1053保持处于逻辑高电平，信号1057也保持处于逻辑高电平，如波形1157所示。例如，从时间t80到时间t81，谷值电压控制信号1099如波形1199所示处于逻辑低电平，信号1059也保持处于逻辑低电平。在另一示例中，从时间t80到时间t81，信号1059保持处于逻辑低电平，峰值电压控制信号1097也保持处于逻辑低电平，如波形1197所示。在又一示例中，从时间t80到时间t81，调制信号1023保持处于逻辑高电平，信号1057也保持处于逻辑高电平。在又一实施例中，从时间t80到时间t81，晶体管1040保持关断，晶体管1044保持接通。在又一示例中，如图11所示，从时间t80到时间t81，电流1051减小(例如，逐渐和/或线性减小)到零，如波形1151所示。
在一个实施例中，在时间t81，电流1051如波形1151所示变得等于或小于谷值电流阈值(例如，Ith_va)，使得谷值电压控制信号1099如波形1199所示从逻辑低电平变为逻辑高电平。例如，如图11所示，在时间t81，谷值电压阈值(例如，Vth_va)等于零，谷值电流阈值(例如，Ith_va)等于零，电流1051的大小也等于零，如波形1151所示。
例如，在时间t81，谷值电压阈值(例如，Vth_va)大于零，谷值电流阈值(例如，Ith_va)也大于零。在另一示例中，在时间t81，模式控制信号1061处于逻辑高电平，比较信号1053从逻辑高电平变为逻辑低电平，信号1057也如波形1157所示从逻辑高电平变为逻辑高电平，信号1059保持处于逻辑低电平。在又一示例中，在时间t81，信号1059保持处于逻辑低电平，峰值电压控制信号1097也如波形1197所示处于逻辑低电平。在又一示例中，在时间t81，信号1057如波形1157所示从逻辑高电平变为逻辑低电平，晶体管1040和1044都关断。
在另一实施例中，从时间t81到时间t82，模式控制信号1061处于逻辑高电平，比较信号1053保持处于逻辑低电平，信号1057也如波形1157所示保持处于逻辑低电平，并且信号1059也保持处于逻辑低电平。例如，从时间t81到时间t82，谷值电压控制信号1099如波形1199所示保持处于逻辑高电平。在另一示例中，从时间t58到时间t82，信号1059保持处于逻辑低电平，峰值电压控制信号1097如波形1197所示也保持处于逻辑低电平。在又一示例中，从时间t81到时间t82，信号1057如波形1157所示保持处于逻辑低电平，晶体管1040和1044都保持关断。在又一示例中，如图11所示，从时间t81到时间t82所示，谷值电压阈值(例如，Vth_pe)保持等于零，谷值电流阈值(例如，Ith_va)保持等于零，并且电流1051也如波形1151所示保持大小等于零。
在又一实施例中，在时间t82，模式控制信号1061处于逻辑高电平，谷值电压控制信号1099如波形1199所示处于逻辑高电平，但是比较信号1053从逻辑低电平变为逻辑高电平，并且信号1057如波形1157所示从逻辑低电平变为逻辑高电平，使得信号1059从逻辑低电平变为逻辑高电平。例如，在时间t82，峰值电压控制信号1097处于逻辑低电平，如波形1197所示。在另一示例中，在时间t82，调制信号1023从逻辑高电平变为逻辑低电平，信号1057如波形1157所示从逻辑高电平变为逻辑高电平。在又一示例中，在时间t82，晶体管1044关断，晶体管1040接通。在又一示例中，在时间t82，电流1051的大小等于零，如波形1151所示。
在又一实施例中，从时间t82到时间t83，模式控制信号1061保持处于逻辑高电平，谷值电压控制信号1099如波形1199所示保持处于逻辑高电平，比较信号1053保持处于逻辑高电平，信号1057如波形1157所示保持处于逻辑高电平，信号1059保持处于逻辑高电平。例如，从时间t82到时间t83，峰值电压控制信号1097保持处于逻辑低电平，如波形1197所示。在另一示例中，从时间t82到时间t83，调制信号1023保持处于逻辑低电平，信号1057如波形1157所示保持处于逻辑高电平。在又一实施例中，从时间t82到时间t83，晶体管1040保持接通，晶体管1044保持关断。在又一示例中，从时间t82到时间t83，电流1051增大(例如，逐渐和/或线性增大)，如波形1151所示。
根据一个实施例，在时间t83，电流1051如波形1151所示变得等于或大于峰值电流阈值(例如，Ith_pe)，使得峰值电压控制信号1097如波形1197所示从逻辑低电平变为逻辑高电平、谷值电压控制信号1099如波形1199所示从逻辑高电平变为逻辑低电平。例如，在时间t83，谷值电压控制信号1099如波形1199所示从逻辑高电平变为逻辑低电平，信号1059从逻辑高电平变为逻辑低电平。在另一示例中，在时间t83，调制信号1023从逻辑低电平变为逻辑高电平。在又一示例中，在时间t83，模式控制信号1061保持处于逻辑高电平，比较信号1053保持处于逻辑高电平，信号1057如波形1157所示保持处于逻辑高电平。在又一示例中，在时间t83，晶体管1040变为关断，晶体管1044变为导通。
根据另一实施例，从时间t83到时间t84，峰值电压控制信号1097如波形1197所示保持处于逻辑高电平，谷值电压控制信号1099如波形1199所示处于逻辑低电平。例如，从时间t83到时间t84，谷值电压控制信号1099如波形1199所示保持处于逻辑低电平，并且信号1059保持处于逻辑低电平。在另一示例中，从时间t83到时间t84，调制信号1023保持处于逻辑高电平。在又一示例中，从时间t83到时间t84，模式控制信号1061保持处于逻辑高电平，比较信号1053保持处于逻辑高电平，信号1057如波形1157所示保持处于逻辑高电平。在又一示例中，从时间t83到时间t84，晶体管1040保持关断，晶体管1044保持接通。在又一示例中，从时间t83到时间t84，电流1051减小(例如，逐渐和/或线性减小)，如波形1151所示。在又一示例中，从时间t83到时间t84的持续时间的大小等于预定时间段(例如，Td)，以形成波形1197所示的峰值电压控制信号1097的具有预定脉宽(例如，Tq)的信号脉冲。
根据又一实施例，在时间t84，峰值电压控制信号1097如波形1197所示从逻辑高电平变为逻辑低电平，谷值电压控制信号1099如波形1199所示处于逻辑低电平。例如，在时间t84，谷值电压控制信号1099如波形1199所示处于逻辑低电平，信号1059处于逻辑低电平。在另一示例中，在时间t84，调制信号1023保持处于逻辑高电平。在又一示例中，在时间t84，模式控制信号1061保持处于逻辑高电平，比较信号1053保持处于逻辑高电平，信号1057如波形1157所示保持处于逻辑高电平。在又一示例中，在时间t84，晶体管1040保持关断，晶体管1044保持接通。
根据又一实施例，从时间t84到时间t85，峰值电压控制信号1097如波形1197所示保持处于逻辑低电平，谷值电压控制信号1099如波形1199所示保持处于逻辑低电平。例如，从时间t84到时间t85，谷值电压控制信号1099如波形1199所示保持处于逻辑低电平，信号1059处于逻辑低电平。在另一示例中，从时间t84到时间t85，调制信号1023处于逻辑高电平。在又一示例中，从时间t84到时间t85，模式控制信号1061保持处于逻辑高电平，比较信号1053保持处于逻辑高电平，信号1057如波形1157所示保持处于逻辑高电平。在又一示例中，从时间t84到时间t85，晶体管1040保持关断，晶体管1044保持接通。在又一示例中，从时间t84到时间t85，电流1051减小(例如，逐渐和/或线性减小)，如波形1151所示。
在一个实施例中，在时间t85，电流1051如波形1151所示变得等于或小于谷值电流阈值(例如，Ith_va)，使得谷值电压控制信号1099如波形1199所示从逻辑低电平变为逻辑高电平。例如，在时间t85，谷值电流阈值(例如，Ith_va)等于零，电流1051如波形1151所示也等于零。在另一示例中，在时间t85，模式控制信号1061处于逻辑高电平，比较信号1053从逻辑高电平变为逻辑低电平，信号1057也如波形1157所示从逻辑高电平变为逻辑低电平，并且信号1059也处于逻辑低电平。在另一示例中，在时间t85，信号1059处于逻辑低电平，峰值电压控制信号1097如波形1197所示也处于逻辑低电平。在又一示例中，在时间t85，信号1057如波形1157所示从逻辑高电平变为逻辑低电平，并且晶体管1040和1044都关断。
在另一实施例中，从时间t85到时间t86，模式控制信号1061保持处于逻辑高电平，比较信号1053保持处于逻辑低电平，信号1057如波形1157所示保持处于逻辑低电平，并且信号1059也保持处于逻辑低电平。例如，从时间t85到时间t86，谷值电压控制信号1099如波形1199所示保持处于逻辑高电平。在另一示例中，从时间t85到时间t86，信号1059保持处于逻辑低电平，峰值电压控制信号1097如波形1197所示保持处于逻辑低电平。在又一示例中，从时间t85到时间t86，信号1057如波形1157所示保持处于逻辑低电平，晶体管1040和1044都保持关断。在又一示例中，从时间t85到时间t86，电流1051的大小保持为零，如波形1151所示。
在又一实施例中，在时间t86，模式控制信号1061处于逻辑高电平，谷值电压控制信号1099如波形1199所示处于逻辑高电平，但是比较信号1053从逻辑低电平变为逻辑高电平，信号1057如波形1157所示从逻辑低电平变为逻辑高电平，使得信号1059从逻辑低电平变为逻辑高电平。例如，在时间t86，峰值电压控制信号1097处于逻辑低电平，如波形1197所示。在另一示例中，在时间t86，调制信号1023从逻辑高电平变为逻辑低电平，信号1057如波形1157所示从逻辑低电平变为逻辑高电平。在又一示例中，在时间t86，晶体管1044关断，晶体管1140接通。
如图11所示，根据一些实施例，功率变换器1000在时间t80之前在连续导通模式(CCM)操作，在时间t82开始在不连续导通模式(DCM)操作。例如，从时间t82开始，功率变换器1000以等于从时间t82到时间t86的持续时间的切换周期在不连续导通模式(DCM)操作。
如图10和图11所示，根据一些实施例，功率变换器1000(例如，降压变换器)是磁滞变换器。例如，如波形1151所示，电流1051在峰值电流阈值(例如，Ith_pe)和谷值电流阈值(例如，Ith_va)之间改变。在另一示例中，峰值电流阈值(例如，Ith_pe)和谷值电流阈值(例如，Ith_va)之间的差形成电流迟滞窗口
根据一些实施例，如图9所示，从时间t52开始，功率变换器800在不连续导通模式(DCM)操作。根据一些实施例，如图11所示，从时间t82开始，功率变换器1000在不连续导通模式(DCM)操作。例如，当在不连续导通模式(DCM)操作时，功率变换器1000的峰值电流阈值(例如，Ith_pe)小于功率变换器800的峰值电流阈值(例如，Ith_pe)。在另一示例中，当在不连续导通模式(DCM)操作时，功率变换器1000具有比功率变换器800更小的输出纹波。
本发明的一些实施例提供了一种包括峰值电流控制器和谷值电流控制器的降压变换器，其中，谷值电流控制器响应于反馈电压改变、参考电压恒定而调节谷值电压阈值，以实现输入和输出功率平衡。本发明的一些实施例提供了一种包括峰值电流控制器和谷值电流控制器的降压变换器，其中，峰值电流控制器响应于反馈电压改变、参考电压恒定而调节峰值电压阈值，谷值电流控制器响应于反馈电压改变、参考电压恒定而调节谷值电压阈值，以实现输入和输出功率平衡。
本发明的一些实施例提供了一种具有比传统的磁滞模式降压变换器更好的稳定性和更强的抗噪声能力的降压变换器。本发明的一些实施例提供了一种能够根据输出功率自动调节切换频率、并能够实现比传统的电流模式降压变换器和/或传统的电压模式降压变换器更高的效率的降压变换器。
根据另一实施例，用于功率变换器(例如，功率变换器600)的系统控制器(例如，芯片602)包括：第一电流控制器(例如，峰值电流控制器696)，被配置为接收第一输入信号(例如，电流感测电压691)，并至少部分地基于第一输入信号生成第一输出信号(例如，峰值电压控制信号697)；第二电流控制器(例如，谷值电流控制器698)，被配置为接收补偿信号(例如，补偿信号611)和第二输入信号(例如，电流感测电压695)，并至少部分地基于第二输入信号生成第二输出信号(例如，电流感测电压695)；以及驱动信号生成器(例如，逻辑控制器620、SR触发器622、以及驱动器630和634的组合)，被配置为接收第一输出信号和第二输出信号，至少部分地基于第一输出信号和第二输出信号生成第一驱动信号(例如，驱动信号633)，并至少部分地基于第一输出信号和第二输出信号生成第二驱动信号(例如，驱动信号637)。第一电流控制器(例如，峰值电流控制器696)被配置为，响应于第一输入信号(例如，电流感测电压691)变得等于或大于第一阈值(例如，峰值电压阈值Vth_pe)，将第一输出信号(例如，峰值电压控制信号697)从第一逻辑电平变为第二逻辑电平；第二电流控制器(例如，谷值电流控制器698)被配置为，响应于第二输入信号(例如，电流感测电压695)变得等于或小于第二阈值(例如，谷值电压阈值Vth_va)，将第二输出信号(例如，谷值电压控制信号699)从第一逻辑电平变为第二逻辑电平。其中，所述驱动信号生成器(例如，逻辑控制器620、SR触发器622、以及驱动器630和634的组合)被配置为：响应于第一输出信号(例如，峰值电压控制信号697)处于第一逻辑电平并且第二输出信号(例如，谷值电压控制信号699)处于第二逻辑电平，以第一延迟或没有第一延迟地生成处于第三逻辑电平的第一驱动信号(例如，驱动信号633)；响应于第一输出信号(例如，峰值电压控制信号697)处于第二逻辑电平并且第二输出信号(例如，谷值电压控制信号699)处于第一逻辑电平，以第二延迟或者没有第二延迟地生成处于第四逻辑电平的第一驱动信号(例如，驱动信号633)，第四逻辑电平不同于第三逻辑电平。第二电流控制器(例如，谷值电流控制器698)进一步被配置为，在连续导通模式下：响应于补偿信号的大小增大，增大第二阈值(例如，谷值电压阈值Vth_va)的大小；并且响应于补偿信号的大小减小，减小第二阈值(例如，谷值电压阈值Vth_va)的大小。例如，系统控制器(例如，芯片602)是至少根据图6实现的。
在另一示例中，第一电流控制器(例如，峰值电流控制器696)被配置为，响应于第一输入信号(例如，电流感测电压691)变得等于或大于第一阈值(例如，峰值电压阈值Vth_pe)，将第一输出信号(例如，峰值电压控制信号697)从第一逻辑电平变为第二逻辑电平；将第一输出信号(例如，峰值电压控制信号697)保持在第二逻辑电平达预定时间段(例如，预定时间段Tp)；以及将第一输出信号(例如，峰值电压控制信号697)从第二逻辑电平变回第一逻辑电平。
在又一示例中，第二电流控制器(例如，谷值电流控制器698)进一步被配置为接收第一输出信号(例如，峰值电压控制信号697)。在又一示例中，第二电流控制器(例如，谷值电流控制器698)进一步被配置为：响应于第二输入信号(例如，电流感测电压695)变得等于或小于第二阈值(例如，谷值电压阈值Vth_va)，将第二输出信号(例如，谷值电压控制信号699)从第一逻辑电平变为第二逻辑电平；以及响应于第一输出信号(例如，峰值电压控制信号697)从第一逻辑电平变为第二逻辑电平，将第二输出信号(例如，谷值电压控制信号699)从第二逻辑电平变回第一逻辑电平。
在又一示例中，驱动信号生成器(例如，逻辑控制器620、SR触发器622、以及驱动器630和634的组合)进一步被配置为：将第一驱动信号(例如，驱动信号633)输出到第一晶体管(例如，晶体管640)，该第一晶体管包括第一晶体管端子；以及将第二驱动信号(例如，驱动信号637)输出到第二晶体管(例如，晶体管644)，该第二晶体管包括连接到第一晶体管端子的第二晶体管端子。第一晶体管端子和第二晶体管端子连接到电感器(例如，电感器650)的第一电感器端子；电感器(例如，电感器650)包括与端子电压(例如，输出电压682)相关联的第二电感器端子。在又一示例中，系统控制器进一步包括：误差放大器(例如，误差放大器610)，被配置为接收参考电压(例如，参考电压686)和反馈电压(例如，反馈电压684)，反馈电压与端子电压(例如，输出电压682)成比例；以及补偿网络(例如，补偿网络612)。误差放大器(例如，误差放大器610)进一步被配置为与补偿网络(例如，补偿网络612)一起，至少部分地基于参考电压(例如，参考电压686)和反馈电压(例如，反馈电压684)生成补偿信号(例如，补偿电压611)。在又一示例中，第一输入信号(例如，电流感测电压691)代表流过第一晶体管(例如，晶体管640)的第一晶体管电流的大小；第二输入信号(例如，电流感测电压695)代表流过第二晶体管(例如，晶体管644)的第二晶体管电流的大小。
在又一示例中，驱动信号生成器包括：触发器(例如，SR触发器622)，被配置为接收第一输出信号和第二输出信号，并至少部分地基于第一输出信号和第二输出信号生成调制信号(例如，调制信号623)；逻辑控制器(例如，逻辑控制器620)，被配置为接收调制信号(例如，调制信号623)，并至少部分地基于调制信号生成第一逻辑信号(例如，逻辑信号631)和第二逻辑信号(例如，逻辑信号635)；第一驱动器(例如，驱动器630)，被配置为接收第一逻辑信号(例如，逻辑信号631)，并至少部分地基于第一逻辑信号(例如，逻辑信号631)生成第一驱动信号(例如，驱动信号633)；以及第二驱动器(例如，驱动器634)，被配置为接收第二逻辑信号(例如，逻辑信号635)，并至少部分地基于第二逻辑信号(例如，逻辑信号635)生成第二驱动信号(例如，驱动信号637)。
在又一示例中，第一逻辑电平是逻辑低电平；第二逻辑电平是逻辑高电平。在又一示例中，第三逻辑电平是所述逻辑低电平；第四逻辑电平是逻辑高电平。在又一示例中，驱动信号生成器(例如，逻辑控制器620、SR触发器622、以及驱动器630和634的组合)进一步被配置为，响应于第一输出信号(例如，峰值电压控制信号697)处于第一逻辑电平并且第二输出信号(例如，谷值电压控制信号699)从第一逻辑电平变为第二逻辑电平，以第一延迟或者没有第一延迟地将第一驱动信号(例如，驱动信号633)从第四逻辑电平变为第三逻辑电平；并且以第三延迟或者没有第三延迟地将第二驱动信号(例如，驱动信号637)从第四逻辑电平变为第三逻辑电平。在又一示例中，驱动信号生成器(例如，逻辑控制器620、SR触发器622、以及驱动器630和634的组合)进一步被配置为，响应于第一输出信号(例如，峰值电压控制信号697)处于第一逻辑电平并且第二输出信号(例如，谷值电压控制信号699)从第一逻辑电平变为第二逻辑电平，以第一延迟将第一驱动信号(例如，驱动信号633)从第四逻辑电平变为所述逻辑电平；并且没有第三延迟地将第二驱动信号(例如，驱动信号637)从第四逻辑电平变为第三逻辑电平。
在又一示例中，驱动信号生成器(例如，逻辑控制器620、SR触发器622、以及驱动器630和634的组合)进一步被配置为，响应于第一输出信号(例如，峰值电压控制信号697)从第一逻辑电平变为第二逻辑电平并且第二输出信号(例如，谷值电压控制信号699)从第二逻辑电平变为第一逻辑电平，以第二延迟或者没有第二延迟地将第一驱动信号(例如，驱动信号633)从第三逻辑电平变为第四逻辑电平；以及以第三延迟或者没有第三延迟地将第二驱动信号(例如，驱动信号637)从第三逻辑电平变为第四逻辑电平。在又一示例中，驱动信号生成器(例如，逻辑控制器620、SR触发器622、以及驱动器630和634的组合)进一步被配置为，响应于第一输出信号(例如，峰值电压控制信号697)从第一逻辑电平变为第二逻辑电平并且第二输出信号(例如，谷值电压控制信号699)从第二逻辑电平变为第一逻辑电平，没有第二延迟地将第一驱动信号(例如，驱动信号633)从第三逻辑电平变为第四逻辑电平；并且以第三延迟将第二驱动信号(例如，驱动信号637)从第三逻辑电平变为第四逻辑电平。
根据又一实施例，用于功率变换器(例如，功率变换器800)的系统控制器(例如，芯片802)包括：第一电流控制器(例如，峰值电流控制器896)，被配置为接收第一输入信号(例如，电流感测电压891)，并至少部分地基于第一输入信号生成第一输出信号(例如，峰值电压控制信号897)；第二电流控制器(例如，谷值电流控制器898)，被配置为接收第二输入信号(例如，电流感测电压895)，至少部分地基于第二输入信号生成第二输出信号(例如，谷值电压控制信号899)，并生成第三输出信号(例如，模式控制信号861)。另外，该系统控制器(例如，芯片802)进一步包括：输出信号生成器(例如，NAND门856和AND门858的组合)，被配置为接收第三输入信号(例如，信号855)、第三输出信号(例如，模式控制信号861)、以及第二输出信号(例如，谷值电压控制信号899)，并至少部分地基于第三输入信号(例如，信号855)、第三输出信号(例如，模式控制信号861)、以及第二输出信号(例如，谷值电压控制信号899)生成第四输出信号(例如，信号859)；以及驱动信号生成器(例如，逻辑控制器820、SR触发器822、以及驱动器830和834的组合)，被配置为接收第一输出信号(例如，峰值电压控制信号897)和第四输出信号(例如，信号859)，至少部分地基于第一输出信号和第四输出信号生成第一驱动信号(例如，驱动信号833)，并至少部分地基于第一输出信号和第四输出信号生成第二驱动信号(例如，驱动洗脑837)。第一电流控制器(例如，峰值电流控制器896)被配置为，响应于第一输入信号(例如，电流感测电压891)变得等于或大于第一阈值(例如，峰值电压阈值Vth_pe)，将第一输出信号(例如，峰值电压控制信号897)从第一逻辑电平变为第二逻辑电平；第二电流控制器(例如，谷值电流控制器898)被配置为，响应于第二输入信号(例如，电流感测电压895)变得等于或小于第二阈值(例如，谷值电压阈值Vth_va)，将第二输出信号(例如，谷值电压控制信号899)从第一逻辑电平变为第二逻辑电平。驱动信号生成器(例如，逻辑控制器820、SR触发器822、以及驱动器830和834的组合)被配置为：响应于第一输出信号(例如，峰值电压控制信号897)处于第一逻辑电平并且第四输出信号(例如，信号859)处于第二逻辑电平，以第一延迟或者没有第一延迟地生成处于第三逻辑电平的第一驱动信号(例如，驱动信号833)；以及响应于第一输出信号(例如，峰值电压控制信号897)处于第二逻辑电平并且第四输出信号(例如，信号859)处于第一逻辑电平，以第二延迟或者没有第二延迟地生成处于第四逻辑电平的第一驱动信号(例如，驱动信号833)，第四逻辑电平不同于第三逻辑电平。第二电流控制器(例如，谷值电流控制器898)进一步被配置为：响应于第二阈值(例如，谷值电压阈值Vth_va)大于预定阈值(例如，模式阈值Vth_mod)，生成处于第五逻辑电平的第三输出信号(例如，模式控制信号861)；以及响应于第二阈值(例如，谷值电压阈值Vth_va)小于预定阈值(例如，模式阈值Vth_mod)，生成处于第六逻辑电平的第三输出信号(例如，模式控制信号861)，第六逻辑电平不同于第五逻辑电平。例如，该系统控制器(芯片802)是至少根据图8实现的。
在另一示例中，第五逻辑电平对应于连续导通模式；第六逻辑电平对应于不连续导通模式。在又一示例中，第五逻辑电平是逻辑低电平；第六逻辑电平是逻辑高电平。在又一示例中，第二电流控制器(例如，谷值电流控制器898)进一步被配置为，在连续导通模式下，响应于补偿信号的大小增大，增大第二阈值(例如，谷值电压阈值Vth_va)的大小；并且响应于补偿信号的大小减小，减小第二阈值(例如，谷值电压阈值Vth_va)的大小。
在又一示例中，控制信号生成器包括：NAND门(例如，NAND门856)，被配置为接收第三输入信号(例如，信号855)和第三输出信号(例如，模式控制信号861)，并至少部分地基于第三输入信号(例如，信号855)和第三输出信号(例如，模式控制信号861)生成门信号(例如，信号857)；以及AND门(例如，AND门858)，被配置为接收门信号(例如，信号857)和第二输出信号(例如，谷值电压控制信号899)，并至少部分地基于门信号(例如，信号857)和第二输出信号(例如，谷值电压控制信号899)生成第四输出信号(例如，信号859)。
在又一示例中，第一电流控制器(例如，峰值电流控制器896)被配置为，响应于第一输入信号(例如，电流感测电压891)变得等于或大于第一阈值(例如，峰值电压阈值Vth_pe)，将第一输出信号(例如，峰值电压控制信号897)从第一逻辑电平变为第二逻辑电平；将第一输出信号(例如，峰值电压控制信号897)保持在第二逻辑电平达预定时间段(例如，预定时间段Tq)；以及将第一输出信号(例如，峰值电压控制信号897)从第二逻辑电平变回第一逻辑电平。
在又一示例中，第二电流控制器(例如，谷值电流控制器898)进一步被配置为接收第一输出信号(例如，峰值电压控制信号897)。在又一示例中，第二电流控制器(例如，谷值电流控制器898)进一步被配置为：响应于第二输入信号(例如，电流感测电压895)变得等于或小于第二阈值(例如，谷值电压阈值Vth_va)，将第二输出信号(例如，谷值电压控制信号899)从第一逻辑电平变为第二逻辑电平；以及响应于第一输出信号(例如，峰值电压控制信号897)从第一逻辑电平变为第二逻辑电平，将第二输出信号(例如，谷值电压控制信号899)从第二逻辑电平变回第一逻辑电平。
在又一示例中，驱动信号生成器(例如，逻辑控制器820、SR触发器822、以及驱动器830和834的组合)进一步被配置为：将第一驱动信号(例如，驱动信号833)输出到第一晶体管(例如，晶体管840)，该第一晶体管包括第一晶体管端子；以及将第二驱动信号(例如，驱动信号837)输出到第二晶体管(例如，晶体管844)，该第二晶体管包括连接到第一晶体管端子的第二晶体管端子。第一晶体管端子和第二晶体管端子连接到电感器(例如，电感器850)的第一电感器端子；并且该电感器(例如，电感器850)包括与端子电压(例如，输出电压882)相关联的第二电感器端子。在又一示例中，该系统控制器进一步包括：误差放大器(例如，误差放大器810)，被配置为接收参考电压(例如，参考电压886)和反馈电压(例如，反馈电压884)，反馈电压与端子电压(例如，输出电压882)成比例；以及补偿网络(例如，补偿网络812)。误差放大器(例如，误差放大器810)进一步被配置为，与补偿网络(例如，补偿网络812)一起至少部分地基于参考电压(例如，参考电压886)和反馈电压(例如，反馈电压884)生成补偿信号(例如，补偿电压811)。在又一示例中，该系统控制器进一步包括：比较器(例如，比较器852)，被配置为接收参考电压(例如，参考电压886)和反馈电压(例如，反馈电压884)，并至少部分地基于参考电压(例如，参考电压886)和反馈电压(例如，反馈电压884)生成比较信号(例如，比较信号853)；以及NOT门(例如，NOT门854)，被配置为接收比较信号(例如，比较信号853)，并至少部分地基于比较信号(例如，比较信号853)生成第三输入信号(例如，信号855)。在又一示例中，系该统控制器进一步包括：第一输入信号(例如，电流感测电压891)代表流过第一晶体管(例如，晶体管840)的第一晶体管电流的大小；并且第二输入信号(例如，电流感测电压895)代表流过第二晶体管(例如，晶体管844)的第二晶体管电流的大小。
在又一示例中，驱动信号生成器包括：触发器(例如，SR触发器822)，被配置为接收第一输出信号(例如，峰值电压控制信号897)和第四输出信号(例如，信号859)，并至少部分地基于第一输出信号和第四输出信号生成调制信号(例如，调制信号823)；逻辑控制器(例如，逻辑控制器820)，被配置为接收调制信号(例如，调制信号823)，并至少部分地基于调制信号生成第一逻辑信号(例如，逻辑信号831)和第二逻辑信号(例如，逻辑信号835)；第一驱动器(例如，驱动器830)，被配置为接收第一逻辑信号(例如，逻辑信号831)，并至少部分地基于第一逻辑信号(例如，逻辑信号831)生成第一驱动信号(例如，驱动信号833)；以及第二驱动器(例如，驱动器834)，被配置为接收第二逻辑信号(例如，逻辑信号835)，并至少部分地基于第二逻辑信号(例如，逻辑信号835)生成第二驱动信号(例如，驱动信号837)。
在又一示例中，第一逻辑电平是逻辑低电平；第二逻辑电平是逻辑高电平。在又一示例中，第三逻辑电平是逻辑低电平；第四逻辑电平是逻辑高电平。在又一示例中，驱动信号生成器(例如，逻辑控制器820、SR触发器822、以及驱动器830和834的组合)进一步被配置为，响应于第一输出信号(例如，峰值电压控制信号897)处于第一逻辑电平并且第四输出信号(例如，信号859)从第一逻辑电平变为第二逻辑电平，以第一延迟或者没有第一延迟地将第一驱动信号(例如，驱动信号833)从第四逻辑电平变为第三逻辑电平；以及以第三延迟或者没有第三延迟地将第二驱动信号(例如，驱动信号837)从第四逻辑电平变为第三逻辑电平。在又一示例中，驱动信号生成器(例如，逻辑控制器820、SR触发器822、以及驱动器830和834的组合)进一步被配置为，响应于第一输出信号(例如，峰值电压控制信号897)处于第一逻辑电平并且第四输出信号(例如，信号859)从第一逻辑电平变为第二逻辑电平，以第一延迟将第一驱动信号(例如，驱动信号833)从第四逻辑电平变为第三逻辑电平；以及没有第三延迟地将第二驱动信号(例如，驱动信号837)从第四逻辑电平变为第三逻辑电平。
在又一示例中，驱动信号生成器(例如，逻辑控制器820、SR触发器822、以及驱动器830和834的组合)进一步被配置为，响应于第一输出信号(例如，峰值电压控制信号897)从第一逻辑电平变为第二逻辑电平并且第四输出信号(例如，信号859)从第二逻辑电平变为第一逻辑电平，以第二延迟或者没有第二延迟地将第一驱动信号(例如，驱动信号833)从第三逻辑电平变为第四逻辑电平；以及以第三延迟或者没有第三延迟地将第二驱动信号(例如，驱动信号837)从第三逻辑电平变为第四逻辑电平。在又一示例中，驱动信号生成器(例如，逻辑控制器820、SR触发器822、以及驱动器830和834的组合)进一步被配置为，响应于第一输出信号(峰值电压控制信号897)从第一逻辑电平变为第二逻辑电平并且第四输出信号(例如，信号859)从第二逻辑电平变为第一逻辑电平，没有第二延迟地将第一驱动信号(例如，驱动信号833)从第三逻辑电平变为第四逻辑电平；以及以第三延迟将第二驱动信号(例如，驱动信号837)从第三逻辑电平变为第四逻辑电平。
根据又一实施例，用于功率变换器(例如，功率变换器1000)的系统控制器(例如，芯片1002)包括：第一电流控制器(例如，峰值电流控制器1096)，被配置为接收补偿信号(例如，补偿电压1011)和第一输入信号(例如，电流感测电压1091)，并至少部分地基于第一输入信号生成第一输出信号(例如，峰值电压控制信号1097)；第二电流控制器(例如，谷值电流控制器1098)，被配置为接收第二输入信号(例如，电流感测电压1095)，并至少部分地基于第二输入信号生成第二输出信号(例如，谷值电压控制信号1099)；以及驱动信号生成器(例如，逻辑控制器1020、SR触发器1022、以及驱动器1030和1034的组合)，被配置为接收第一输出信号(例如，峰值电压控制信号1097)和与第二输出信号(例如，谷值电压控制信号1099)有关的第三输出信号(例如，信号1059)，至少部分地基于第一输出信号和第三输出信号生成第一驱动信号(例如，驱动信号1033)，并至少部分地基于第一输出信号和第三输出信号生成第二驱动信号(例如，驱动信号1037)。第一电流控制器(例如，峰值电流控制器1096)被配置为，响应于第一输入信号(例如，电流感测电压1091)变得等于或大于第一阈值(例如，峰值电压阈值Vth_pe)，将第一输出信号(例如，峰值电压控制信号1097)从第一逻辑电平变为第二逻辑电平；以及第二电流控制器(例如，谷值电流控制器1098)被配置为，响应于第二输入信号(例如，电流感测电压1095)变得等于或小于第二阈值(例如，谷值电压阈值Vth_va)，将第二输出信号(例如，谷值电压控制信号1099)从第一逻辑电平变为第二逻辑电平。驱动信号生成器(例如，逻辑控制器1020、SR触发器1022、以及驱动器1030和1034的组合)被配置为：响应于第一输出信号(例如，峰值电压控制信号1097)处于第一逻辑电平并且第三输出信号(例如，信号1059)处于第二逻辑电平，以第一延迟或者没有第一延迟地生成处于第三逻辑电平的第一驱动信号(例如，驱动信号1033)；以及响应于第一输出信号(例如，峰值电压控制信号1097)处于第二逻辑电平并且第三输出信号(例如，信号1059)处于第一逻辑电平，以第二延迟或者没有第二延迟地生成处于第四逻辑电平的第一驱动信号(例如，驱动信号1033)，第四逻辑电平不同于第三逻辑电平。第一电流控制器(例如，峰值电流控制器1096)进一步被配置为，在连续导通模式下，响应于补偿信号的大小增大，增大第一阈值(例如，峰值电压阈值Vth_pe)的大小；并且响应于补偿信号的大小减小，减小第一阈值(例如，峰值电压阈值Vth_pe)的大小。例如，该系统控制器(例如，芯片1002)是至少根据图10实现的。
在另一示例中，第二电流控制器(例如，谷值电流控制器1098)进一步被配置为接收所偿信号(例如，补偿电压1011)。在又一示例中，第二电流控制器(例如，谷值电流控制器1098)进一步被配置为，在连续导通模式下，响应于第二阈值(例如，谷值电压阈值Vth_va)大于预定阈值(例如，模式阈值Vth_mod)，生成处于第五逻辑电平的第四输出信号(例如，模式控制信号1061)；以及响应于第二阈值(例如，谷值电压阈值Vth_va)小于预定阈值(例如，模式阈值Vth_mod)，生成处于第六逻辑电平的第四输出信号(例如，模式控制信号1061)，第六逻辑电平不同于第五逻辑电平。在又一示例中，第五逻辑电平对应于连续导通模式；第六逻辑电平对应于不连续导通模式。在又一示例中，第五逻辑电平是逻辑低电平；第六逻辑电平是逻辑高电平。
在又一示例中，第二电流控制器(例如，谷值电流控制器1098)进一步被配置为，在连续导通模式下，响应于补偿信号的大小增大，增大第二阈值(例如，谷值电压阈值Vth_va)的大小；并且响应于补偿信号的大小减小，减小第二阈值(例如，谷值电压阈值Vth_va)的大小。在又一示例中，第一电流控制器(例如，峰值电流控制器1096)和第二电流控制器(例如，谷值电流控制器1098)进一步被配置为，在连续导通模式下，响应于补偿信号的大小增大，保持第一阈值(例如，峰值电压阈值Vth_pe)减去第二阈值(例如，谷值电压阈值Vth_va)的结果恒定；并且响应于补偿信号的大小减小，保持第一阈值(例如，峰值电压阈值Vth_pe)减去第二阈值(例如，谷值电压阈值Vth_va)的结果恒定。在又一示例中，第一电流控制器(例如，峰值电流控制器1096)和第二电流控制器(例如，谷值电流控制器1098)进一步被配置为，在连续导通模式下，响应于补偿信号的大小增大，改变第一阈值(例如，峰值电压阈值Vth_pe)减去第二阈值(例如，谷值电压阈值Vth_va)的结果；并且响应于补偿信号的大小减小，改变第一阈值(例如，峰值电压阈值Vth_pe)减去第二阈值(例如，谷值电压阈值Vth_va)的结果。
在又一示例中，第二电流控制器(例如，谷值电流控制器1098)被配置为生成第四输出信号(例如，模式控制信号1061)。在又一示例中，该系统控制器进一步包括：输出信号生成器(例如，NAND门1056和AND门1058的组合)，被配置为接收第三输入信号(例如，信号1055)、第四输出信号(例如，模式控制信号1061)、以及第二输出信号(例如，谷值电压控制信号1099)，并至少部分地基于第三输入信号(例如，信号1055)、第四输出信号(例如，模式控制信号1061)、以及第二输出信号(例如，谷值电压控制信号1099)生成述第三输出信号(例如，信号1059)。在又一示例中，输出信号生成器包括：NAND门(例如，NAND门1056)，被配置为接收第三输入信号(例如，信号1055)和第四输出信号(例如，模式控制信号1061)，并至少部分地基于第三输入信号(例如，信号1055)和第四输出信号(例如，模式控制信号1061)生成门信号(例如，门信号1057)；以及AND门(例如，AND门1058)，被配置为接收门信号(例如，们信号1057)和第二输出信号(例如，谷值电压控制信号1099)，并至少部分地基于门信号(例如，信号1057)和第二输出信号(例如，谷值电压控制信号1099)生成第三输出信号(例如，信号1059)。
在又一示例中，第一电流控制器(例如，峰值电流控制器1096)被配置为，响应于第一输入信号(例如，电流感测电压1091)变得等于或大于第一阈值(例如，峰值电压阈值Vth_pe)，将第一输出信号(例如，峰值电压控制信号1097)从第一逻辑电平变为第二逻辑电平；将第一输出信号(例如，峰值电压控制信号1097)保持在第二逻辑电平达预定时间段(例如，预定时间段Tr)；以及将第一输出信号(例如，峰值电压控制信号1097)从第二逻辑电平变回第一逻辑电平。
在又一示例中，第二电流控制器(例如，谷值电流控制器1098)进一步被配置为接收第一输出信号(例如，峰值电压控制信号1097)。在又一示例中，第二电流控制器(例如，谷值电流控制器1098)进一步被配置为：响应于第二输入信号(例如，电流感测电压1095)变得等于或小于第二阈值(例如，谷值电压阈值Vth_va)，将第二输出信号(例如，谷值电压控制信号1099)从第一逻辑电平变为第二逻辑电平；以及响应于第一输出信号(例如，峰值电压控制信号1097)从第一逻辑电平变为第二逻辑电平，将第二输出信号(例如，谷值电压控制信号1099)从第二逻辑电平变回第一逻辑电平。
在又一示例中，驱动信号生成器(例如，逻辑控制器1020、SR触发器1022、以及驱动器1030和1034的组合)进一步被配置为：将第一驱动信号(例如，驱动信号1033)输出到第一晶体管(例如，晶体管1040)，该第一晶体管包括第一晶体管端子；以及将第二驱动信号(例如，驱动信号1037)输出到第二晶体管(例如，晶体管1044)，该第二晶体管包括连接到第一晶体管端子的第二晶体管端子。第一晶体管端子和第二晶体管端子连接到电感器(例如，电感器1050)的第一电感器端子；并且该电感器(例如，电感器1050)包括与端子电压(例如，输出电压1082)相关联的第二电感器端子。在又一示例中，该系统控制器进一步包括：误差放大器(例如，误差放大器1010)，被配置为接收参考电压(例如，参考电压1086)和反馈电压(例如，反馈电压1084)，反馈电压与端子电压(例如，输出电压1082)成比例；以及补偿网络(例如，补偿网络1012)。误差放大器(例如，误差放大器1010)进一步被配置为，与补偿网络(例如，补偿网络1012)一起至少部分地基于参考电压(例如，参考电压1086)和反馈电压(例如，反馈电压1084)生成补偿信号(例如，补偿电压1011)。在又一示例中，系统控制器进一步包括：比较器(例如，比较器1052)，被配置为接收参考电压(例如，参考电压1086)和反馈电压(例如，反馈电压1084)，并至少部分地基于参考电压(例如，参考电压1086)和反馈电压(例如，反馈电压1084)生成比较信号(例如，比较信号1053)；以及NOT门(例如，NOT门1054)，被配置为接收比较信号(例如，比较信号1053)，并至少部分地基于比较信号(例如，比较信号1053)生成第三输入信号(例如，信号1055)。在又一示例中，系统控制器进一步包括：第一输入信号(例如，电流感测电压1091)代表流过第一晶体管(例如，晶体管1040)的第一晶体管电流的大小；并且第二输入信号(例如，电流感测电压1095)代表流过第二晶体管(例如，晶体管1044)的第二晶体管电流的大小。
在又一示例中，驱动信号生成器包括：触发器(例如，SR触发器1022)，被配置为接收第一输出信号(例如，峰值电压控制信号1097)和第三输出信号(例如，信号1059)，并至少部分地基于第一输出信号和第三输出信号生成调制信号(例如，调制信号1023)；逻辑控制器(例如，逻辑控制器1020)，被配置为接收调制信号(例如，调制信号1023)，并至少部分地基于调制信号生成第一逻辑信号(例如，逻辑信号1031)和第二逻辑信号(例如，逻辑信号1035)。另外，驱动信号生成器进一步包括：第一驱动器(例如，驱动器1030)，被配置为接收第一逻辑信号(例如，逻辑信号1031)，并至少部分地基于第一逻辑信号(例如，逻辑信号1031)生成第一驱动信号(例如，驱动信号1033)；以及第二驱动器(例如，驱动器1034)，被配置为接收第二逻辑信号(例如，逻辑信号1035)，并至少部分地基于第二逻辑信号(例如，逻辑信号1035)生成第二驱动信号(例如，驱动信号1037)。
在又一示例中，第一逻辑电平是逻辑低电平；第二逻辑电平是逻辑高电平。在又一示例中，第三逻辑电平是逻辑低电平；第四逻辑电平是逻辑高电平。在又一示例中，驱动信号生成器(例如，逻辑控制器1020、SR触发器1022、以及驱动器1030和1034的组合)进一步被配置为，响应于第一输出信号(例如，峰值电压控制信号1097)处于第一逻辑电平并且第三输出信号(例如，信号1059)从第一逻辑电平变为第二逻辑电平，以第一延迟或者没有第一延迟地将第一驱动信号(例如，驱动信号1033)从第四逻辑电平变为第三逻辑电平；以及以第三延迟或者没有第三延迟地将第二驱动信号(例如，驱动信号1037)从第四逻辑电平变为第三逻辑电平。在又一示例中，驱动信号生成器(例如，逻辑控制器1020、SR触发器1022、以及驱动器1030和1034的组合)进一步被配置为，响应于第一输出信号(例如，峰值电压控制信号1097)处于第一逻辑电平并且第三输出信号(例如，信号1059)从第一逻辑电平变为第二逻辑电平，以第一延迟将第一驱动信号(例如，驱动信号1033)从第四逻辑电平变为第三逻辑电平；以及没有第三延迟地将第二驱动信号(例如，驱动信号1037)从第四逻辑电平变为第三逻辑电平。
在又一示例中，驱动信号生成器(例如，逻辑控制器1020、SR触发器1022、以及驱动器1030和1034的组合)进一步被配置为，响应于第一输出信号(例如，峰值电压控制信号1097)从第一逻辑电平变为第二逻辑电平并且第三输出信号(例如，信号1059)从第二逻辑电平变为第一逻辑电平，以第二延迟或者没有第二延迟地将第一驱动信号(例如，驱动信号1033)从第三逻辑电平变为第四逻辑电平；以及以第三延迟或者没有第三延迟地将第二驱动信号(例如，驱动信号1037)从第三逻辑电平变为第四逻辑电平。在又一示例中，驱动信号生成器(例如，逻辑控制器1020、SR触发器1022、以及驱动器1030和1034的组合)进一步被配置为，响应于第一输出信号(例如，峰值电压控制信号1097)从第一逻辑电平变为第二逻辑电平并且第三输出信号(例如，信号1059)从第二逻辑电平变为第一逻辑电平，没有第二延迟地将第一驱动信号(例如，驱动信号1033)从第三逻辑电平变为第四逻辑电平；以及以第三延迟将第二驱动信号(例如，驱动信号1037)从第三逻辑电平变为第四逻辑电平。
根据又一实施例，用于功率变换器(例如，功率变换器600)的方法包括：接收第一输入信号(例如，电流感测电压691)；至少部分地基于第一输入信号，生成第一输出信号(例如，峰值电压控制信号697)；接收补偿信号(例如，补偿电压611)；在连续导通模式下，至少部分地基于补偿信号(例如，补偿电压611)确定第二阈值(例如，谷值电压阈值Vth_va)。另外，该方法进一步包括：接收第二输入信号(例如，电流感测电压695)；至少部分地基于第二输入信号，生成第二输出信号(例如，谷值电压控制信号699)；接收第一输出信号和第二输出信号；至少部分地基于第一输出信号和第二输出信号，生成第一驱动信号(例如，驱动信号633)；以及至少部分地基于第一输出信号和第二输出信号，生成第二驱动信号(例如，驱动信号637)。至少部分地基于第一输入信号生成第一输出信号(例如，峰值电压控制信号697)的处理包括：响应于第一输入信号(例如，电流感测电压691)变得等于或大于第一阈值(例如，峰值电压阈值Vth_pe)，将第一输出信号(例如，峰值电压控制信号697)从第一逻辑电平变为第二逻辑电平。至少部分地基于第二输入信号生成第二输出信号(例如，谷值电压控制信号699)的处理包括：响应于第二输入信号(例如，电流感测电压695)变得等于或小于第二阈值(例如，谷值电压阈值Vth_va)，将第二输出信号(例如，谷值电压控制信号699)从第一逻辑电平变为第二逻辑电平。至少部分地基于第一输出信号和第二输出信号生成第一驱动信号(例如，驱动信号633)的处理包括：响应于第一输出信号(例如，峰值电压控制信号697)处于第一逻辑电平并且第二输出信号(例如，谷值电压控制信号699)处于第二逻辑电平，以第一延迟或者没有第一延迟地生成处于第三逻辑电平的第一驱动信号(例如，驱动信号633)；以及响应于第一输出信号(例如，峰值电压控制信号697)处于第二逻辑电平并且第二输出信号(例如，谷值电压控制信号699)处于第一逻辑电平，以第二延迟或者没有第二延迟地生成处于第四逻辑电平的第一驱动信号(例如，驱动信号633)，第四逻辑电平不同于第三逻辑电平。在连续导通模式下至少部分地基于补偿信号(例如，补偿电压611)确定第二阈值(例如，谷值电压阈值Vth_va)的处理包括，在连续导通模式下：响应于补偿信号的大小增大，增大第二阈值(例如，谷值电压阈值Vth_va)的大小；以及响应于补偿信号的大小减小，减小第二阈值(例如，谷值电压阈值Vth_va)的大小。
根据又一实施例，用于功率变换器(例如，功率变换器800)的方法包括：接收第一输入信号(例如，电流感测电压891)；至少部分地基于第一输入信号，生成第一输出信号(例如，峰值电压控制信号897)；接收第二输入信号(例如，电流感测电压895)；至少部分地基于第二输入信号，生成第二输出信号(例如，谷值电压控制信号899)。另外，该方法进一步包括：生成第三输入信号(例如，模式控制信号861)；接收第三输入信号(例如，信号855)、第三输出信号(例如，模式控制信号861)、以及第二输出信号(例如，谷值电压控制信号899)；至少部分地基于第三输入信号(例如，信号855)、第三输出信号(例如，模式控制信号861)、以及第二输出信号(例如，谷值电压控制信号899)，生成第四输出信号(例如，信号859)。另外，该方法进一步包括：接收第一输出信号(例如，峰值电压控制信号897)和第四输出信号(例如，信号859)；至少部分地基于第一输出信号和第四输出信号，生成第一驱动信号(例如，驱动信号833)；至少部分地基于第一输出信号和第四输出信号，生成第二驱动信号(例如，驱动信号837)。至少部分地基于第一输入信号生成第一输出信号(例如，峰值电压控制信号897)的处理包括：响应于第一输入信号(例如，电流感测电压891)变得等于或大于第一阈值(例如，峰值电压阈值Vth_pe)，将第一输出信号(例如，峰值电压控制信号897)从第一逻辑电平变为第二逻辑电平。至少部分地基于第二输入信号生成第二输出信号(例如，谷值电压控制信号899)的处理包括：响应于第二输入信号(例如，电流感测电压895)变得等于或小于第二阈值(例如，谷值电压阈值Vth_va)，将第二输出信号(例如，谷值电压控制信号899)从第一逻辑电平变为第二逻辑电平。至少部分地基于第一输入信号和第四输出信号生成第一驱动信号(例如，驱动信号833)的处理包括：响应于第一输出信号(例如，峰值电压控制信号897)处于第一逻辑电平并且第四输出信号(例如，信号859)处于第二逻辑电平，以第一延迟或者没有第一延迟地生成处于第三逻辑电平的第一驱动信号(例如，驱动信号833)；以及响应于第一输出信号(例如，峰值电压控制信号897)处于第二逻辑电平并且第四输出信号(例如，信号859)处于第一逻辑电平，以第二延迟或者没有第二延迟地生成处于第四逻辑电平的第一驱动信号(例如，驱动信号833)。第四逻辑电平不同于第三逻辑电平。生成第三输出信号(例如，模式控制信号861)的处理包括：响应于第二阈值(例如，谷值电压阈值Vth_va)大于预定阈值(例如，模式阈值Vth_mod)，生成处于第五逻辑电平的第三输出信号(例如，模式控制信号861)；以及响应于第二阈值(例如，谷值电压阈值Vth_va)小于预定阈值(例如，模式阈值Vth_mod)，生成处于第六逻辑电平的第三输出信号(例如，模式控制信号861)。第六逻辑电平不同于第五逻辑电平。例如，该方法是至少根据图8实现的。
根据又一实施例，用于功率变换器(例如，功率变换器1000)的方法包括：接收补偿信号(例如，补偿电压1011)；在连续导通模式下，至少部分地基于补偿信号(例如，补偿电压1011)确定第一阈值(例如，峰值电压阈值Vth_pe)；接收第一输入信号(例如，电流感测电压1091)；至少部分地基于第一输入信号，生成第一输出信号(例如，峰值电压控制信号1097)。另外，该方法进一步包括：接收第二输入信号(例如，电流感测电压1095)；至少部分地基于第二输入信号，生成第二输出信号(例如，谷值电压控制信号1099)。另外，该方法进一步包括：接收第一输出信号(例如，峰值电压控制信号1097)和与第二输出信号(例如，谷值电压控制信号1099)有关的第三输出信号(例如，信号1059)；至少部分地基于第一输出信号和第三输出信号，生成第一驱动信号(例如，驱动信号1033)；至少部分地基于第一输出信号和第三输出信号，生成第二驱动信号(例如，驱动信号1037)。至少部分地基于第一输入信号生成第一输出信号的处理(例如，峰值电压控制信号1097)包括：响应于第一输入信号(例如，电流感测电压1091)变得等于或大于第一阈值(例如，峰值电压阈值Vth_pe)，将第一输出信号(例如，峰值电压控制信号1097)从第一逻辑电平变为第二逻辑电平。至少部分地基于第二输入信号生成第二输出信号的处理(例如，谷值电压控制信号1099)包括：响应于第二输入信号(例如，电流感测电压1095)变得等于或小于第二阈值(例如，谷值电压阈值Vth_va)，将第二输出信号(例如，谷值电压阈值Vth_Va)从第一逻辑电平变为第二逻辑电平。至少部分地基于第一输出信号和第三输出信号生成第一驱动信号(例如，驱动信号1033)的处理包括：响应于第一输出信号(例如，峰值电压控制信号1097)处于第一逻辑电平并且第三输出信号(例如，信号1059)处于第二逻辑电平，以第一延迟或者没有第一延迟地生成处于第三逻辑电平的第一驱动信号(例如，驱动信号1033)；以及响应于第一输出信号(例如，峰值电压控制信号1097)处于第二逻辑电平并且第三输出信号(例如，信号1059)处于第一逻辑电平，以第二延迟或者没有第二延迟地生成处于第四逻辑电平的第一驱动信号(例如，驱动信号1033)，第四逻辑电平不同于第三逻辑电平。在连续导通模式下，至少部分地基于补偿信号(例如，补偿电压1011)确定第一阈值(例如，峰值电压阈值Vth_pe)的处理包括，在连续导通模式下：响应于补偿信号的大小增大，增大第一阈值(例如，峰值电压阈值Vth_pe)的大小；以及响应于补偿信号的大小减小，减小第一阈值(例如，峰值电压阈值Vth_pe)的大小。例如，该方法是至少根据图10实现的。
根据一个实施例，提供了系统控制器，其中，驱动信号生成器进一步被配置为，响应于第一输出信号处于第一逻辑电平并且第二输出信号从第一逻辑电平变为第二逻辑电平，以第一延迟或者没有第一延迟地将第一驱动信号从第四逻辑电平变为第三逻辑电平；并且以第三延迟或者没有第三延迟地将第二驱动信号从第四逻辑电平变为第三逻辑电平。
根据一个实施例，提供了系统控制器，其中，驱动信号生成器进一步被配置为，响应于第一输出信号处于第一逻辑电平并且第二输出信号从第一逻辑电平变为第二逻辑电平，以第一延迟将第一驱动信号从第四逻辑电平变为第三逻辑电平；并且没有第三延迟地将第二驱动信号从第四逻辑电平变为第三逻辑电平。
根据一个实施例，提供了系统控制器，其中，驱动信号生成器进一步被配置为，响应于第一输出信号从第一逻辑电平变为第二逻辑电平并且第二输出信号从第二逻辑电平变为第一逻辑电平，以第二延迟或者没有第二延迟地将第一驱动信号从第三逻辑电平变为第四逻辑电平；以及以第三延迟或者没有第三延迟地将第二驱动信号从第三逻辑电平变为第四逻辑电平。
根据一个实施例，提供了系统控制器，其中，驱动信号生成器进一步被配置为，响应于第一输出信号从第一逻辑电平变为第二逻辑电平并且第二输出信号从第二逻辑电平变为第一逻辑电平，没有第二延迟地将第一驱动信号从第三逻辑电平变为第四逻辑电平；并且以第三延迟将第二驱动信号从第三逻辑电平变为第四逻辑电平。
根据一个实施例，提供了一种用于功率变换器的系统控制器，系统控制器包括：第一电流控制器，被配置为接收第一输入信号，并至少部分地基于第一输入信号生成第一输出信号；第二电流控制器，被配置为接收第二输入信号，至少部分地基于第二输入信号生成第二输出信号，并生成第三输出信号；输出信号生成器，被配置为接收第三输入信号、第三输出信号、以及第二输出信号，并至少部分地基于第三输入信号、第三输出信号、以及第二输出信号生成第四输出信号；以及驱动信号生成器，被配置为接收第一输出信号和第四输出信号，至少部分地基于第一输出信号和第四输出信号生成第一驱动信号，并至少部分地基于第一输出信号和第四输出信号生成第二驱动信号；其中：第一电流控制器被配置为，响应于第一输入信号变得等于或大于第一阈值，将第一输出信号从第一逻辑电平变为第二逻辑电平；第二电流控制器被配置为，响应于第二输入信号变得等于或小于第二阈值，将第二输出信号从第一逻辑电平变为第二逻辑电平；其中，驱动信号生成器被配置为：响应于第一输出信号处于第一逻辑电平并且第四输出信号处于第二逻辑电平，以第一延迟或者没有第一延迟地生成处于第三逻辑电平的第一驱动信号；以及响应于第一输出信号处于第二逻辑电平并且第四输出信号处于第一逻辑电平，以第二延迟或者没有第二延迟地生成处于第四逻辑电平的第一驱动信号，第四逻辑电平不同于第三逻辑电平；其中，第二电流控制器进一步被配置为：响应于第二阈值大于预定阈值，生成处于第五逻辑电平的第三输出信号；以及响应于第二阈值小于预定阈值，生成处于第六逻辑电平的第三输出信号，第六逻辑电平不同于第五逻辑电平。
根据一个实施例，提供了系统控制器，其中：第五逻辑电平对应于连续导通模式；并且第六逻辑电平对应于不连续导通模式。
根据一个实施例，提供了系统控制器，其中：第五逻辑电平是逻辑低电平；并且第六逻辑电平是逻辑高电平。
根据一个实施例，提供了系统控制器，其中，第二电流控制器进一步被配置为，在连续导通模式下：响应于补偿信号的大小增大，增大第二阈值的大小；并且响应于补偿信号的大小减小，减小第二阈值的大小。
根据一个实施例，提供了系统控制器，其中，输出信号生成器包括：NAND门，被配置为接收第三输入信号和第三输出信号，并至少部分地基于第三输入信号和第三输出信号生成门信号；以及AND门，被配置为接收门信号和第二输出信号，并至少部分地基于门信号和第二输出信号生成第四输出信号。
根据一个实施例，提供了系统控制器，其中，第一电流控制器被配置为，响应于第一输入信号变得等于或大于第一阈值，将第一输出信号从第一逻辑电平变为第二逻辑电平；将第一输出信号保持在第二逻辑电平达预定时间段；以及将第一输出信号从第二逻辑电平变回第一逻辑电平。
根据一个实施例，提供了系统控制器，其中，第二电流控制器进一步被配置为接收第一输出信号。
根据一个实施例，提供了系统控制器，其中，第二电流控制器进一步被配置为：响应于第二输入信号变得等于或小于第二阈值，将第二输出信号从第一逻辑电平变为第二逻辑电平；以及响应于第一输出信号从第一逻辑电平变为第二逻辑电平，将第二输出信号从第二逻辑电平变回第一逻辑电平。
根据一个实施例，提供了系统控制器，其中，驱动信号生成器进一步被配置为：将第一驱动信号输出到第一晶体管，第一晶体管包括第一晶体管端子；以及将第二驱动信号输出到第二晶体管，第二晶体管包括连接到第一晶体管端子的第二晶体管端子；其中：第一晶体管端子和第二晶体管端子连接到电感器的第一电感器端子；并且电感器包括与端子电压相关联的第二电感器端子。
根据一个实施例，提供了系统控制器，进一步包括：误差放大器，被配置为接收参考电压和反馈电压，反馈电压与端子电压成比例；以及补偿网络；其中，误差放大器进一步被配置为，与补偿网络一起至少部分地基于参考电压和反馈电压生成补偿信号。
根据一个实施例，提供了系统控制器，进一步包括：比较器，被配置为接收参考电压和反馈电压，并至少部分地基于参考电压和反馈电压生成比较信号；以及NOT门，被配置为接收比较信号，并至少部分地基于比较信号生成第三输入信号。
根据一个实施例，提供了系统控制器，进一步包括：第一输入信号代表流过第一晶体管的第一晶体管电流的大小；并且第二输入信号代表流过第二晶体管的第二晶体管电流的大小。
根据一个实施例，提供了系统控制器，其中，驱动信号生成器包括：触发器，被配置为接收第一输出信号和第四输出信号，并至少部分地基于第一输出信号和第四输出信号生成调制信号；逻辑控制器，被配置为接收调制信号，并至少部分地基于调制信号生成第一逻辑信号和第二逻辑信号；第一驱动器，被配置为接收第一逻辑信号，并至少部分地基于第一逻辑信号生成第一驱动信号；以及第二驱动器，被配置为接收第二逻辑信号，并至少部分地基于第二逻辑信号生成第二驱动信号。
根据一个实施例，提供了系统控制器，其中：第一逻辑电平是逻辑低电平；并且第二逻辑电平是逻辑高电平。
根据一个实施例，提供了系统控制器，其中：第三逻辑电平是逻辑低电平；并且第四逻辑电平是逻辑高电平。
根据一个实施例，提供了系统控制器，其中，驱动信号生成器进一步被配置为，响应于第一输出信号处于第一逻辑电平并且第四输出信号从第一逻辑电平变为第二逻辑电平，以第一延迟或者没有第一延迟地将第一驱动信号从第四逻辑电平变为第三逻辑电平；以及以第三延迟或者没有第三延迟地将第二驱动信号从第四逻辑电平变为第三逻辑电平。
根据一个实施例，提供了系统控制器，其中，驱动信号生成器进一步被配置为，响应于第一输出信号处于第一逻辑电平并且第四输出信号从第一逻辑电平变为第二逻辑电平，以第一延迟将第一驱动信号从第四逻辑电平变为第三逻辑电平；以及没有第三延迟地将第二驱动信号从第四逻辑电平变为第三逻辑电平。
根据一个实施例，提供了系统控制器，其中，驱动信号生成器进一步被配置为，响应于第一输出信号从第一逻辑电平变为第二逻辑电平并且第四输出信号从第二逻辑电平变为第一逻辑电平，以第二延迟或者没有第二延迟地将第一驱动信号从第三逻辑电平变为第四逻辑电平；以及以第三延迟或者没有第三延迟地将第二驱动信号从第三逻辑电平变为第四逻辑电平。
根据一个实施例，提供了如权利要起32的系统控制器，其中，驱动信号生成器进一步被配置为，响应于第一输出信号从第一逻辑电平变为第二逻辑电平并且第四输出信号从第二逻辑电平变为第一逻辑电平，没有第二延迟地将第一驱动信号从第三逻辑电平变为第四逻辑电平；以及以第三延迟将第二驱动信号从第三逻辑电平变为第四逻辑电平。
根据一个实施例，提供了一种用于功率变换器的系统控制器，系统控制器包括：第一电流控制器，被配置为接收补偿信号和第一输入信号，并至少部分地基于第一输入信号生成第一输出信号；第二电流控制器，被配置为接收第二输入信号，并至少部分地基于第二输入信号生成第二输出信号；以及驱动信号生成器，被配置为接收第一输出信号和与第二输出信号有关的第三输出信号，至少部分地基于第一输出信号和第三输出信号生成第一驱动信号，并至少部分地基于第一输出信号和第三输出信号生成第二驱动信号；其中：第一电流控制器被配置为，响应于第一输入信号变得等于或大于第一阈值，将第一输出信号从第一逻辑电平变为第二逻辑电平；以及第二电流控制器被配置为，响应于第二输入信号变得等于或小于第二阈值，将第二输出信号从第一逻辑电平变为第二逻辑电平；其中，驱动信号生成器被配置为：响应于第一输出信号处于第一逻辑电平并且第三输出信号处于第二逻辑电平，以第一延迟或者没有第一延迟地生成处于第三逻辑电平的第一驱动信号；以及响应于第一输出信号处于第二逻辑电平并且第三输出信号处于第一逻辑电平，以第二延迟或者没有第二延迟地生成处于第四逻辑电平的第一驱动信号，第四逻辑电平不同于第三逻辑电平；其中，第一电流控制器进一步被配置为，在连续导通模式下：响应于补偿信号的大小增大，增大第一阈值的大小；并且响应于补偿信号的大小减小，减小第一阈值的大小。
根据一个实施例，提供了系统控制器，其中，第二电流控制器进一步被配置为接收补偿信号。
根据一个实施例，提供了系统控制器，其中，第二电流控制器进一步被配置为，在连续导通模式下：响应于第二阈值大于预定阈值，生成处于第五逻辑电平的第四输出信号；以及响应于第二阈值小于预定阈值，生成处于第六逻辑电平的第四输出信号，第六逻辑电平不同于第五逻辑电平。
根据一个实施例，提供了系统控制器，其中：第五逻辑电平对应于连续导通模式；并且第六逻辑电平对应于不连续导通模式。
根据一个实施例，提供了系统控制器，其中：第五逻辑电平是逻辑低电平；并且第六逻辑电平是逻辑高电平。
根据一个实施例，提供了系统控制器，其中，第二电流控制器进一步被配置为，在连续导通模式下：响应于补偿信号的大小增大，增大第二阈值的大小；并且响应于补偿信号的大小减小，减小第二阈值的大小。
根据一个实施例，提供了系统控制器，其中，第一电流控制器和第二电流控制器进一步被配置为，在连续导通模式下：响应于补偿信号的大小增大，保持第一阈值减去第二阈值的结果恒定；并且响应于补偿信号的大小减小，保持第一阈值减去第二阈值的结果恒定。
根据一个实施例，提供了系统控制器，其中，第一电流控制器和第二电流控制器进一步被配置为，在连续导通模式下：响应于补偿信号的大小增大，改变第一阈值减去第二阈值的结果；并且响应于补偿信号的大小减小，改变第一阈值减去第二阈值的结果。
根据一个实施例，提供了系统控制器，其中，第二电流控制器被配置为生成第四输出信号。
根据一个实施例，提供了系统控制器，进一步包括输出信号生成器，被配置为接收第三输入信号、第四输出信号、以及第二输出信号，并至少部分地基于第三输入信号、第四输出信号、以及第二输出信号生成第三输出信号。
根据一个实施例，提供了系统控制器，其中，输出信号生成器包括：NAND门，被配置为接收第三输入信号和第四输出信号，并至少部分地基于第三输入信号和第四输出信号生成门信号；以及AND门，被配置为接收门信号和第二输出信号，并至少部分地基于门信号和第二输出信号生成第三输出信号。
根据一个实施例，提供了系统控制器，其中，第一电流控制器被配置为，响应于第一输入信号变得等于或大于第一阈值：将第一输出信号从第一逻辑电平变为第二逻辑电平；将第一输出信号保持在第二逻辑电平达预定时间段；以及将第一输出信号从第二逻辑电平变回第一逻辑电平。
根据一个实施例，提供了系统控制器，其中，第二电流控制器进一步被配置为接收第一输出信号。
根据一个实施例，提供了系统控制器，其中，第二电流控制器进一步被配置为：响应于第二输入信号变得等于或小于第二阈值，将第二输出信号从第一逻辑电平变为第二逻辑电平；以及响应于第一输出信号从第一逻辑电平变为第二逻辑电平，将第二输出信号从第二逻辑电平变回第一逻辑电平。
根据一个实施例，提供了系统控制器，其中，驱动信号生成器进一步被配置为：将第一驱动信号输出到第一晶体管，第一晶体管包括第一晶体管端子；以及将第二驱动信号输出到第二晶体管，第二晶体管包括连接到第一晶体管端子的第二晶体管端子；其中：第一晶体管端子和第二晶体管端子连接到电感器的第一电感器端子；并且电感器包括与端子电压相关联的第二电感器端子。
根据一个实施例，提供了系统控制器，进一步包括：误差放大器，被配置为接收参考电压和反馈电压，反馈电压与端子电压成比例；以及补偿网络；其中，误差放大器进一步被配置为，与补偿网络一起至少部分地基于参考电压和反馈电压生成补偿信号。
根据一个实施例，提供了系统控制器，进一步包括：比较器，被配置为接收参考电压和反馈电压，并至少部分地基于参考电压和反馈电压生成比较信号；以及NOT门，被配置为接收比较信号，并至少部分地基于比较信号生成第三输入信号。
根据一个实施例，提供了系统控制器，进一步包括：第一输入信号代表流过第一晶体管的第一晶体管电流的大小；并且第二输入信号代表流过第二晶体管的第二晶体管电流的大小。
根据一个实施例，提供了系统控制器，其中，驱动信号生成器包括：触发器，被配置为接收第一输出信号和第三输出信号，并至少部分地基于第一输出信号和第三输出信号生成调制信号；逻辑控制器，被配置为接收调制信号，并至少部分地基于调制信号生成第一逻辑信号和第二逻辑信号；第一驱动器，被配置为接收第一逻辑信号，并至少部分地基于第一逻辑信号生成第一驱动信号；以及第二驱动器，被配置为接收第二逻辑信号，并至少部分地基于第二逻辑信号生成第二驱动信号。
根据一个实施例，提供了系统控制器，其中：第一逻辑电平是逻辑低电平；并且第二逻辑电平是逻辑高电平。
根据一个实施例，提供了系统控制器，其中：第三逻辑电平是逻辑低电平；并且第四逻辑电平是逻辑高电平。
根据一个实施例，提供了系统控制器，其中，驱动信号生成器进一步被配置为，响应于第一输出信号处于第一逻辑电平并且第三输出信号从第一逻辑电平变为第二逻辑电平，以第一延迟或者没有第一延迟地将第一驱动信号从第四逻辑电平变为第三逻辑电平；以及以第三延迟或者没有第三延迟地将第二驱动信号从第四逻辑电平变为第三逻辑电平。
根据一个实施例，提供了系统控制器，其中，驱动信号生成器进一步被配置为，响应于第一输出信号处于第一逻辑电平并且第三输出信号从第一逻辑电平变为第二逻辑电平：以第一延迟将第一驱动信号从第四逻辑电平变为第三逻辑电平；以及没有第三延迟地将第二驱动信号从第四逻辑电平变为第三逻辑电平。
根据一个实施例，提供了系统控制器，其中，驱动信号生成器进一步被配置为，响应于第一输出信号从第一逻辑电平变为第二逻辑电平并且第三输出信号从第二逻辑电平变为第一逻辑电平：以第二延迟或者没有第二延迟地将第一驱动信号从第三逻辑电平变为第四逻辑电平；以及以第三延迟或者没有第三延迟地将第二驱动信号从第三逻辑电平变为第四逻辑电平。
根据一个实施例，提供了系统控制器，其中，驱动信号生成器进一步被配置为，响应于第一输出信号从第一逻辑电平变为第二逻辑电平并且第三输出信号从第二逻辑电平变为第一逻辑电平，没有第二延迟地将第一驱动信号从第三逻辑电平变为第四逻辑电平；以及以第三延迟将第二驱动信号从第三逻辑电平变为第四逻辑电平。
根据一个实施例，提供了一种用于功率变换器的方法，方法包括：接收第一输入信号；至少部分地基于第一输入信号生成第一输出信号；接收补偿信号；在连续导通模式下，至少部分地基于补偿信号确定第二阈值；接收第二输入信号；至少部分地基于第二输入信号生成第二输出信号；接收第一输出信号和第二输出信号；至少部分地基于第一输出信号和第二输出信号生成第一驱动信号；以及至少部分地基于第一输出信号和第二输出信号生成第二驱动信号；其中：至少部分地基于第一输入信号生成第一输出信号的处理包括：响应于第一输入信号变得等于或大于第一阈值，将第一输出信号从第一逻辑电平变为第二逻辑电平；以及至少部分地基于第二输入信号生成第二输出信号的处理包括：响应于第二输入信号变得等于或小于第二阈值，将第二输出信号从第一逻辑电平变为第二逻辑电平；其中，至少部分地基于第一输出信号和第二输出信号生成第一驱动信号的处理包括：响应于第一输出信号处于第一逻辑电平并且第二输出信号处于第二逻辑电平，以第一延迟或者没有第一延迟地生成处于第三逻辑电平的第一驱动信号；以及响应于第一输出信号处于第二逻辑电平并且第二输出信号处于第一逻辑电平，以第二延迟或者没有第二延迟地生成处于第四逻辑电平的第一驱动信号，第四逻辑电平不同于第三逻辑电平；其中，在连续导通模式下，至少部分地基于补偿信号确定第二阈值的处理包括，在连续导通模式下：响应于补偿信号的大小增大，增大第二阈值的大小；以及响应于补偿信号的大小减小，减小第二阈值的大小。
根据一个实施例，提供了一种用于功率变换器的方法，方法包括：接收第一输入信号；至少部分地基于第一输入信号生成第一输出信号；接收第二输入信号；至少部分地基于第二输入信号生成第二输出信号；生成第三输出信号；接收第三输入信号、第三输出信号、以及第二输出信号；至少部分地基于第三输入信号、第三输出信号、以及第二输出信号生成第四输出信号；接收第一输出信号和第四输出信号；至少部分地基于第一输出信号和第四输出信号生成第一驱动信号；至少部分地基于第一输出信号和第四输出信号生成第二驱动信号；其中：至少部分地基于第一输入信号生成第一输出信号的处理包括：响应于第一输入信号变得等于或大于第一阈值，将第一输出信号从第一逻辑电平变为第二逻辑电平；以及至少部分地基于第二输入信号生成第二输出信号的处理包括：响应于第二输入信号变得等于或小于第二阈值，将第二输出信号从第一逻辑电平变为第二逻辑电平；其中，至少部分地基于第一输入信号和第四输出信号生成第一驱动信号的处理包括：响应于第一输出信号处于第一逻辑电平并且第四输出信号处于第二逻辑电平，以第一延迟或者没有第一延迟地生成处于第三逻辑电平的第一驱动信号；以及响应于第一输出信号处于第二逻辑电平并且第四输出信号处于第一逻辑电平，以第二延迟或者没有第二延迟地生成处于第四逻辑电平的第一驱动信号，第四逻辑电平不同于第三逻辑电平；其中，生成第三输出信号的处理包括：响应于第二阈值大于预定阈值，生成处于第五逻辑电平的第三输出信号；以及响应于第二阈值小于预定阈值，生成处于第六逻辑电平的第三输出信号，第六逻辑电平不同于第五逻辑电平。
根据一个实施例，提供了一种用于功率变换器的方法，方法包括：接收补偿信号；在连续导通模式下，至少部分地基于补偿信号确定第一阈值；接收第一输入信号；至少部分地基于第一输入信号生成第一输出信号；接收第二输入信号；至少部分地基于第二输入信号生成第二输出信号；接收第一输出信号和与第二输出信号有关的第三输出信号；至少部分地基于第一输出信号和第三输出信号生成第一驱动信号；至少部分地基于第一输出信号和第三输出信号生成第二驱动信号；其中：至少部分地基于第一输入信号生成第一输出信号的处理包括：响应于第一输入信号变得等于或大于第一阈值，将第一输出信号从第一逻辑电平变为第二逻辑电平；以及至少部分地基于第二输入信号生成第二输出信号的处理包括：响应于第二输入信号变得等于或小于第二阈值，将第二输出信号从第一逻辑电平变为第二逻辑电平；其中，至少部分地基于第一输出信号和第三输出信号生成第一驱动信号的处理包括：响应于第一输出信号处于第一逻辑电平并且第三输出信号处于第二逻辑电平，以第一延迟或者没有第一延迟地生成处于第三逻辑电平的第一驱动信号；以及响应于第一输出信号处于第二逻辑电平并且第三输出信号处于第一逻辑电平，以第二延迟或者没有第二延迟地生成处于第四逻辑电平的第一驱动信号，第四逻辑电平不同于第三逻辑电平；其中，在连续导通模式下，至少部分地基于补偿信号确定第一阈值的处理包括，在连续导通模式下：响应于补偿信号的大小增大，增大第一阈值的大小；以及响应于补偿信号的大小减小，减小第一阈值的大小。
例如，本发明的各种实施例的一些或所有组件分别单独和/或与至少另一组件结合是使用一个或多个软件组件、一个或多个硬件组件、和/或软件和硬件组件的一个或多个组合实现的。在另一示例中，本发明的各种实施例的一些或所有组件分别单独和/或与至少另一组件结合被实现在一个或多个电路中，这些电路例如是，一个或多个模拟电路和/或一个或多个数字电路。在又一示例中，本发明的各种实施例和/或示例可以结合在一起。
尽管描述了本发明的具体实施例，但是本领域技术人员将理解的是，存在与所描述的实施例等同的其他实施例。因此，应该理解，本发明不限于所具体示出的实施例，而仅受所附权利要求的范围的限制。

Claims (61)

1.一种用于功率变换器的系统控制器，所述系统控制器包括：
第一电流控制器，被配置为接收第一输入信号，并至少部分地基于所述第一输入信号生成第一输出信号；
第二电流控制器，被配置为接收补偿信号和第二输入信号，并至少部分地基于所述第二输入信号生成第二输出信号；以及
驱动信号生成器，被配置为接收所述第一输出信号和所述第二输出信号，至少部分地基于所述第一输出信号和所述第二输出信号生成第一驱动信号，并至少部分地基于所述第一输出信号和所述第二输出信号生成第二驱动信号；
其中：
所述第一电流控制器被配置为，响应于所述第一输入信号变得等于或大于第一阈值，将所述第一输出信号从第一逻辑电平变为第二逻辑电平；
所述第二电流控制器被配置为，响应于所述第二输入信号变得等于或小于第二阈值，将所述第二输出信号从所述第一逻辑电平变为所述第二逻辑电平；
其中，所述驱动信号生成器被配置为：
响应于所述第一输出信号处于所述第一逻辑电平并且所述第二输出信号处于所述第二逻辑电平，以第一延迟或没有所述第一延迟地生成处于第三逻辑电平的所述第一驱动信号；
响应于所述第一输出信号处于所述第二逻辑电平并且所述第二输出信号处于所述第一逻辑电平，以第二延迟或者没有所述第二延迟地生成处于第四逻辑电平的所述第一驱动信号，所述第四逻辑电平不同于所述第三逻辑电平；
其中，所述第二电流控制器进一步被配置为，在连续导通模式下：
响应于所述补偿信号的大小增大，增大所述第二阈值的大小；并且
响应于所述补偿信号的大小减小，减小所述第二阈值的大小。
2.如权利要求1所述的系统控制器，其中，所述第一电流控制器被配置为，响应于所述第一输入信号变得等于或大于所述第一阈值，
将所述第一输出信号从所述第一逻辑电平变为所述第二逻辑电平；
将所述第一输出信号保持在所述第二逻辑电平达预定时间段；以及
将所述第一输出信号从所述第二逻辑电平变回所述第一逻辑电平。
3.如权利要求1所述的系统控制器，其中，所述第二电流控制器进一步被配置为接收所述第一输出信号。
4.如权利要求3所述的系统控制器，其中，所述第二电流控制器进一步被配置为：
响应于所述第二输入信号变得等于或小于所述第二阈值，将所述第二输出信号从所述第一逻辑电平变为所述第二逻辑电平；以及
响应于所述第一输出信号从所述第一逻辑电平变为所述第二逻辑电平，将所述第二输出信号从所述第二逻辑电平变回所述第一逻辑电平。
5.如权利要求1所述的系统控制器，其中，所述驱动信号生成器进一步被配置为：
将所述第一驱动信号输出到第一晶体管，所述第一晶体管包括第一晶体管端子；以及
将所述第二驱动信号输出到第二晶体管，所述第二晶体管包括连接到所述第一晶体管端子的第二晶体管端子；
其中：
所述第一晶体管端子和所述第二晶体管端子连接到电感器的第一电感器端子；以及
所述电感器包括与端子电压相关联的第二电感器端子。
6.如权利要求5所述的系统控制器，进一步包括：
误差放大器，被配置为接收参考电压和反馈电压，所述反馈电压与所述端子电压成比例；以及
补偿网络；
其中，所述误差放大器进一步被配置为，与所述补偿网络一起至少部分地基于所述参考电压和所述反馈电压生成所述补偿信号。
7.如权利要求5所述的系统控制器，其中：
所述第一输入信号代表流过所述第一晶体管的第一晶体管电流的大小；并且
所述第二输入信号代表流过所述第二晶体管的第二晶体管电流的大小。
8.如权利要求1所述的系统控制器，其中，所述驱动信号生成器包括：
触发器，被配置为接收所述第一输出信号和所述第二输出信号，并至少部分地基于所述第一输出信号和所述第二输出信号生成调制信号；
逻辑控制器，被配置为接收所述调制信号，并至少部分地基于所述调制信号生成第一逻辑信号和第二逻辑信号；
第一驱动器，被配置为接收所述第一逻辑信号，并至少部分地基于所述第一逻辑信号生成所述第一驱动信号；以及
第二驱动器，被配置为接收所述第二逻辑信号，并至少部分地基于所述第二逻辑信号生成所述第二驱动信号。
9.如权利要求1所述的系统控制器，其中：
所述第一逻辑电平是逻辑低电平；并且
所述第二逻辑电平是逻辑高电平。
10.如权利要求9所述的系统控制器，其中：
所述第三逻辑电平是所述逻辑低电平；并且
所述第四逻辑电平是所述逻辑高电平。
11.如权利要求1所述的系统控制器，其中，所述驱动信号生成器进一步被配置为，响应于所述第一输出信号处于所述第一逻辑电平并且所述第二输出信号从所述第一逻辑电平变为所述第二逻辑电平，
以所述第一延迟或者没有所述第一延迟地将所述第一驱动信号从所述第四逻辑电平变为所述第三逻辑电平；并且
以第三延迟或者没有所述第三延迟地将所述第二驱动信号从所述第四逻辑电平变为所述第三逻辑电平。
12.如权利要求11所述的系统控制器，其中，所述驱动信号生成器进一步被配置为，响应于所述第一输出信号处于所述第一逻辑电平并且所述第二输出信号从所述第一逻辑电平变为所述第二逻辑电平，
以所述第一延迟将所述第一驱动信号从所述第四逻辑电平变为所述第三逻辑电平；并且
没有所述第三延迟地将所述第二驱动信号从所述第四逻辑电平变为所述第三逻辑电平。
13.如权利要求1所述的系统控制器，其中，所述驱动信号生成器进一步被配置为，响应于所述第一输出信号从所述第一逻辑电平变为所述第二逻辑电平并且所述第二输出信号从所述第二逻辑电平变为所述第一逻辑电平，
以所述第二延迟或者没有所述第二延迟地将所述第一驱动信号从所述第三逻辑电平变为所述第四逻辑电平；以及
以第三延迟或者没有所述第三延迟地将所述第二驱动信号从所述第三逻辑电平变为所述第四逻辑电平。
14.如权利要求13所述的系统控制器，其中，所述驱动信号生成器进一步被配置为，响应于所述第一输出信号从所述第一逻辑电平变为所述第二逻辑电平并且所述第二输出信号从所述第二逻辑电平变为所述第一逻辑电平，
没有所述第二延迟地将所述第一驱动信号从所述第三逻辑电平变为所述第四逻辑电平；并且
以所述第三延迟将所述第二驱动信号从所述第三逻辑电平变为所述第四逻辑电平。
15.一种用于功率变换器的系统控制器，所述系统控制器包括：
第一电流控制器，被配置为接收第一输入信号，并至少部分地基于所述第一输入信号生成第一输出信号；
第二电流控制器，被配置为接收第二输入信号，至少部分地基于所述第二输入信号生成第二输出信号，并生成第三输出信号；
输出信号生成器，被配置为接收第三输入信号、所述第三输出信号、以及所述第二输出信号，并至少部分地基于所述第三输入信号、所述第三输出信号、以及所述第二输出信号生成第四输出信号；以及
驱动信号生成器，被配置为接收所述第一输出信号和所述第四输出信号，至少部分地基于所述第一输出信号和所述第四输出信号生成第一驱动信号，并至少部分地基于所述第一输出信号和所述第四输出信号生成第二驱动信号；
其中：
所述第一电流控制器被配置为，响应于所述第一输入信号变得等于或大于第一阈值，将所述第一输出信号从第一逻辑电平变为第二逻辑电平；
所述第二电流控制器被配置为，响应于所述第二输入信号变得等于或小于第二阈值，将所述第二输出信号从所述第一逻辑电平变为所述第二逻辑电平；
其中，所述驱动信号生成器被配置为：
响应于所述第一输出信号处于所述第一逻辑电平并且所述第四输出信号处于所述第二逻辑电平，以第一延迟或者没有所述第一延迟地生成处于第三逻辑电平的所述第一驱动信号；以及
响应于所述第一输出信号处于所述第二逻辑电平并且所述第四输出信号处于所述第一逻辑电平，以第二延迟或者没有所述第二延迟地生成处于第四逻辑电平的所述第一驱动信号，所述第四逻辑电平不同于所述第三逻辑电平；
其中，所述第二电流控制器进一步被配置为：
响应于所述第二阈值大于预定阈值，生成处于第五逻辑电平的所述第三输出信号；以及
响应于所述第二阈值小于所述预定阈值，生成处于第六逻辑电平的所述第三输出信号，所述第六逻辑电平不同于所述第五逻辑电平。
16.如权利要求15所述的系统控制器，其中：
所述第五逻辑电平对应于连续导通模式；并且
所述第六逻辑电平对应于不连续导通模式。
17.如权利要求16所述的系统控制器，其中：
所述第五逻辑电平是逻辑低电平；并且
所述第六逻辑电平是逻辑高电平。
18.如权利要求16所述的系统控制器，其中，所述第二电流控制器进一步被配置为，在所述连续导通模式下：
响应于补偿信号的大小增大，增大所述第二阈值的大小；并且
响应于所述补偿信号的大小减小，减小所述第二阈值的大小。
19.如权利要求15所述的系统控制器，其中，所述输出信号生成器包括：
NAND门，被配置为接收所述第三输入信号和所述第三输出信号，并至少部分地基于所述第三输入信号和所述第三输出信号生成门信号；以及
AND门，被配置为接收所述门信号和所述第二输出信号，并至少部分地基于所述门信号和所述第二输出信号生成所述第四输出信号。
20.如权利要求15所述的系统控制器，其中，所述第一电流控制器被配置为，响应于所述第一输入信号变得等于或大于所述第一阈值，
将所述第一输出信号从所述第一逻辑电平变为所述第二逻辑电平；
将所述第一输出信号保持在所述第二逻辑电平达预定时间段；以及
将所述第一输出信号从所述第二逻辑电平变回所述第一逻辑电平。
21.如权利要求15所述的系统控制器，其中，所述第二电流控制器进一步被配置为接收所述第一输出信号。
22.如权利要求21所述的系统控制器，其中，所述第二电流控制器进一步被配置为：
响应于所述第二输入信号变得等于或小于所述第二阈值，将所述第二输出信号从所述第一逻辑电平变为所述第二逻辑电平；以及
响应于所述第一输出信号从所述第一逻辑电平变为所述第二逻辑电平，将所述第二输出信号从所述第二逻辑电平变回所述第一逻辑电平。
23.如权利要求15所述的系统控制器，其中，所述驱动信号生成器进一步被配置为：
将所述第一驱动信号输出到第一晶体管，所述第一晶体管包括第一晶体管端子；以及
将所述第二驱动信号输出到第二晶体管，所述第二晶体管包括连接到所述第一晶体管端子的第二晶体管端子；
其中：
所述第一晶体管端子和所述第二晶体管端子连接到电感器的第一电感器端子；并且
所述电感器包括与端子电压相关联的第二电感器端子。
24.如权利要求23所述的系统控制器，进一步包括：
误差放大器，被配置为接收参考电压和反馈电压，所述反馈电压与所述端子电压成比例；以及
补偿网络；
其中，所述误差放大器进一步被配置为，与所述补偿网络一起至少部分地基于所述参考电压和所述反馈电压生成补偿信号。
25.如权利要求24所述的系统控制器，进一步包括：
比较器，被配置为接收所述参考电压和所述反馈电压，并至少部分地基于所述参考电压和所述反馈电压生成比较信号；以及
NOT门，被配置为接收所述比较信号，并至少部分地基于所述比较信号生成所述第三输入信号。
26.如权利要求23所述的系统控制器，进一步包括：
第一输入信号代表流过所述第一晶体管的第一晶体管电流的大小；并且
所述第二输入信号代表流过所述第二晶体管的第二晶体管电流的大小。
27.如权利要求15所述的系统控制器，其中，所述驱动信号生成器包括：
触发器，被配置为接收所述第一输出信号和所述第四输出信号，并至少部分地基于所述第一输出信号和所述第四输出信号生成调制信号；
逻辑控制器，被配置为接收所述调制信号，并至少部分地基于所述调制信号生成第一逻辑信号和第二逻辑信号；
第一驱动器，被配置为接收所述第一逻辑信号，并至少部分地基于所述第一逻辑信号生成所述第一驱动信号；以及
第二驱动器，被配置为接收所述第二逻辑信号，并至少部分地基于所述第二逻辑信号生成所述第二驱动信号。
28.如权利要求15所述的系统控制器，其中：
所述第一逻辑电平是逻辑低电平；并且
所述第二逻辑电平是逻辑高电平。
29.如权利要求28所述的系统控制器，其中：
所述第三逻辑电平是所述逻辑低电平；并且
所述第四逻辑电平是所述逻辑高电平。
30.如权利要求15所述的系统控制器，其中，所述驱动信号生成器进一步被配置为，响应于所述第一输出信号处于所述第一逻辑电平并且所述第四输出信号从所述第一逻辑电平变为所述第二逻辑电平，
以所述第一延迟或者没有所述第一延迟地将所述第一驱动信号从所述第四逻辑电平变为所述第三逻辑电平；以及
以第三延迟或者没有所述第三延迟地将所述第二驱动信号从所述第四逻辑电平变为所述第三逻辑电平。
31.如权利要求30所述的系统控制器，其中，所述驱动信号生成器进一步被配置为，响应于所述第一输出信号处于所述第一逻辑电平并且所述第四输出信号从所述第一逻辑电平变为所述第二逻辑电平，
以所述第一延迟将所述第一驱动信号从所述第四逻辑电平变为所述第三逻辑电平；以及
没有所述第三延迟地将所述第二驱动信号从所述第四逻辑电平变为所述第三逻辑电平。
32.如权利要求15所述的系统控制器，其中，所述驱动信号生成器进一步被配置为，响应于所述第一输出信号从所述第一逻辑电平变为所述第二逻辑电平并且所述第四输出信号从所述第二逻辑电平变为所述第一逻辑电平，
以所述第二延迟或者没有所述第二延迟地将所述第一驱动信号从所述第三逻辑电平变为所述第四逻辑电平；以及
以第三延迟或者没有所述第三延迟地将所述第二驱动信号从所述第三逻辑电平变为所述第四逻辑电平。
33.如权利要求32所述的系统控制器，其中，所述驱动信号生成器进一步被配置为，响应于所述第一输出信号从所述第一逻辑电平变为所述第二逻辑电平并且所述第四输出信号从所述第二逻辑电平变为所述第一逻辑电平，
没有所述第二延迟地将所述第一驱动信号从所述第三逻辑电平变为所述第四逻辑电平；以及
以所述第三延迟将所述第二驱动信号从所述第三逻辑电平变为所述第四逻辑电平。
34.一种用于功率变换器的系统控制器，所述系统控制器包括：
第一电流控制器，被配置为接收补偿信号和第一输入信号，并至少部分地基于所述第一输入信号生成第一输出信号；
第二电流控制器，被配置为接收第二输入信号，并至少部分地基于所述第二输入信号生成第二输出信号；以及
驱动信号生成器，被配置为接收所述第一输出信号和与所述第二输出信号有关的第三输出信号，至少部分地基于所述第一输出信号和所述第三输出信号生成第一驱动信号，并至少部分地基于所述第一输出信号和所述第三输出信号生成第二驱动信号；
其中：
所述第一电流控制器被配置为，响应于所述第一输入信号变得等于或大于第一阈值，将所述第一输出信号从第一逻辑电平变为第二逻辑电平；以及
所述第二电流控制器被配置为，响应于所述第二输入信号变得等于或小于第二阈值，将所述第二输出信号从所述第一逻辑电平变为所述第二逻辑电平；
其中，所述驱动信号生成器被配置为：
响应于所述第一输出信号处于所述第一逻辑电平并且所述第三输出信号处于所述第二逻辑电平，以第一延迟或者没有所述第一延迟地生成处于第三逻辑电平的所述第一驱动信号；以及
响应于所述第一输出信号处于所述第二逻辑电平并且所述第三输出信号处于所述第一逻辑电平，以第二延迟或者没有所述第二延迟地生成处于第四逻辑电平的所述第一驱动信号，所述第四逻辑电平不同于所述第三逻辑电平；
其中，所述第一电流控制器进一步被配置为，在连续导通模式下：
响应于所述补偿信号的大小增大，增大所述第一阈值的大小；并且
响应于所述补偿信号的大小减小，减小所述第一阈值的大小。
35.如权利要求34所述的系统控制器，其中，所述第二电流控制器进一步被配置为接收所述补偿信号。
36.如权利要求35所述的系统控制器，其中，所述第二电流控制器进一步被配置为，在所述连续导通模式下：
响应于所述第二阈值大于预定阈值，生成处于第五逻辑电平的第四输出信号；以及
响应于所述第二阈值小于所述预定阈值，生成处于第六逻辑电平的所述第四输出信号，所述第六逻辑电平不同于所述第五逻辑电平。
37.如权利要求36所述的系统控制器，其中：
所述第五逻辑电平对应于所述连续导通模式；并且
所述第六逻辑电平对应于不连续导通模式。
38.如权利要求37所述的系统控制器，其中：
所述第五逻辑电平是逻辑低电平；并且
所述第六逻辑电平是逻辑高电平。
39.如权利要求34所述的系统控制器，其中，所述第二电流控制器进一步被配置为，在所述连续导通模式下：
响应于所述补偿信号的大小增大，增大所述第二阈值的大小；并且
响应于所述补偿信号的大小减小，减小所述第二阈值的大小。
40.如权利要求39所述的系统控制器，其中，所述第一电流控制器和所述第二电流控制器进一步被配置为，在所述连续导通模式下：
响应于所述补偿信号的大小增大，保持所述第一阈值减去所述第二阈值的结果恒定；并且
响应于所述补偿信号的大小减小，保持所述第一阈值减去所述第二阈值的结果恒定。
41.如权利要求39所述的系统控制器，其中，所述第一电流控制器和所述第二电流控制器进一步被配置为，在所述连续导通模式下：
响应于所述补偿信号的大小增大，改变所述第一阈值减去所述第二阈值的结果；并且
响应于所述补偿信号的大小减小，改变所述第一阈值减去所述第二阈值的结果。
42.如权利要求34所述的系统控制器，其中，所述第二电流控制器被配置为生成第四输出信号。
43.如权利要求42所述的系统控制器，进一步包括输出信号生成器，被配置为接收第三输入信号、所述第四输出信号、以及所述第二输出信号，并至少部分地基于所述第三输入信号、所述第四输出信号、以及所述第二输出信号生成所述第三输出信号。
44.如权利要求43所述的系统控制器，其中，所述输出信号生成器包括：
NAND门，被配置为接收所述第三输入信号和所述第四输出信号，并至少部分地基于所述第三输入信号和所述第四输出信号生成门信号；以及
AND门，被配置为接收所述门信号和所述第二输出信号，并至少部分地基于所述门信号和所述第二输出信号生成所述第三输出信号。
45.如权利要求34所述的系统控制器，其中，所述第一电流控制器被配置为，响应于所述第一输入信号变得等于或大于所述第一阈值：
将所述第一输出信号从所述第一逻辑电平变为所述第二逻辑电平；
将所述第一输出信号保持在所述第二逻辑电平达预定时间段；以及
将所述第一输出信号从所述第二逻辑电平变回所述第一逻辑电平。
46.如权利要求34所述的系统控制器，其中，所述第二电流控制器进一步被配置为接收所述第一输出信号。
47.如权利要求46所述的系统控制器，其中，所述第二电流控制器进一步被配置为：
响应于所述第二输入信号变得等于或小于所述第二阈值，将所述第二输出信号从所述第一逻辑电平变为所述第二逻辑电平；以及
响应于所述第一输出信号从所述第一逻辑电平变为所述第二逻辑电平，将所述第二输出信号从所述第二逻辑电平变回所述第一逻辑电平。
48.如权利要求34所述的系统控制器，其中，所述驱动信号生成器进一步被配置为：
将所述第一驱动信号输出到第一晶体管，所述第一晶体管包括第一晶体管端子；以及
将所述第二驱动信号输出到第二晶体管，所述第二晶体管包括连接到所述第一晶体管端子的第二晶体管端子；
其中：
所述第一晶体管端子和所述第二晶体管端子连接到电感器的第一电感器端子；并且
所述电感器包括与端子电压相关联的第二电感器端子。
49.如权利要求48所述的系统控制器，进一步包括：
误差放大器，被配置为接收参考电压和反馈电压，所述反馈电压与所述端子电压成比例；以及
补偿网络；
其中，所述误差放大器进一步被配置为，与所述补偿网络一起至少部分地基于所述参考电压和所述反馈电压生成所述补偿信号。
50.如权利要求49所述的系统控制器，进一步包括：
比较器，被配置为接收所述参考电压和所述反馈电压，并至少部分地基于所述参考电压和所述反馈电压生成比较信号；以及
NOT门，被配置为接收所述比较信号，并至少部分地基于所述比较信号生成所述第三输入信号。
51.如权利要求48所述的系统控制器，进一步包括：
所述第一输入信号代表流过所述第一晶体管的第一晶体管电流的大小；并且
所述第二输入信号代表流过所述第二晶体管的第二晶体管电流的大小。
52.如权利要求34所述的系统控制器，其中，所述驱动信号生成器包括：
触发器，被配置为接收所述第一输出信号和所述第三输出信号，并至少部分地基于所述第一输出信号和所述第三输出信号生成调制信号；
逻辑控制器，被配置为接收所述调制信号，并至少部分地基于所述调制信号生成第一逻辑信号和第二逻辑信号；
第一驱动器，被配置为接收所述第一逻辑信号，并至少部分地基于所述第一逻辑信号生成所述第一驱动信号；以及
第二驱动器，被配置为接收所述第二逻辑信号，并至少部分地基于所述第二逻辑信号生成所述第二驱动信号。
53.如权利要求34所述的系统控制器，其中：
所述第一逻辑电平是逻辑低电平；并且
所述第二逻辑电平是逻辑高电平。
54.如权利要求53所述的系统控制器，其中：
所述第三逻辑电平是所述逻辑低电平；并且
所述第四逻辑电平是所述逻辑高电平。
55.如权利要求34所述的系统控制器，其中，所述驱动信号生成器进一步被配置为，响应于所述第一输出信号处于所述第一逻辑电平并且所述第三输出信号从所述第一逻辑电平变为所述第二逻辑电平，
以所述第一延迟或者没有所述第一延迟地将所述第一驱动信号从所述第四逻辑电平变为所述第三逻辑电平；以及
以第三延迟或者没有所述第三延迟地将所述第二驱动信号从所述第四逻辑电平变为所述第三逻辑电平。
56.如权利要求55所述的系统控制器，其中，所述驱动信号生成器进一步被配置为，响应于所述第一输出信号处于所述第一逻辑电平并且所述第三输出信号从所述第一逻辑电平变为所述第二逻辑电平：
以所述第一延迟将所述第一驱动信号从所述第四逻辑电平变为所述第三逻辑电平；以及
没有所述第三延迟地将所述第二驱动信号从所述第四逻辑电平变为所述第三逻辑电平。
57.如权利要求34所述的系统控制器，其中，所述驱动信号生成器进一步被配置为，响应于所述第一输出信号从所述第一逻辑电平变为所述第二逻辑电平并且所述第三输出信号从所述第二逻辑电平变为所述第一逻辑电平：
以所述第二延迟或者没有所述第二延迟地将所述第一驱动信号从所述第三逻辑电平变为所述第四逻辑电平；以及
以第三延迟或者没有所述第三延迟地将所述第二驱动信号从所述第三逻辑电平变为所述第四逻辑电平。
58.如权利要求57所述的系统控制器，其中，所述驱动信号生成器进一步被配置为，响应于所述第一输出信号从所述第一逻辑电平变为所述第二逻辑电平并且所述第三输出信号从所述第二逻辑电平变为所述第一逻辑电平，
没有所述第二延迟地将所述第一驱动信号从所述第三逻辑电平变为所述第四逻辑电平；以及
以所述第三延迟将所述第二驱动信号从所述第三逻辑电平变为所述第四逻辑电平。
59.一种用于功率变换器的方法，所述方法包括：
接收第一输入信号；
至少部分地基于所述第一输入信号生成第一输出信号；
接收补偿信号；
在连续导通模式下，至少部分地基于所述补偿信号确定第二阈值；
接收第二输入信号；
至少部分地基于所述第二输入信号生成第二输出信号；
接收所述第一输出信号和所述第二输出信号；
至少部分地基于所述第一输出信号和所述第二输出信号生成第一驱动信号；以及
至少部分地基于所述第一输出信号和所述第二输出信号生成第二驱动信号；
其中：
至少部分地基于所述第一输入信号生成第一输出信号的处理包括：响应于所述第一输入信号变得等于或大于第一阈值，将所述第一输出信号从第一逻辑电平变为第二逻辑电平；以及
至少部分地基于所述第二输入信号生成第二输出信号的处理包括：响应于所述第二输入信号变得等于或小于第二阈值，将所述第二输出信号从所述第一逻辑电平变为所述第二逻辑电平；
其中，至少部分地基于所述第一输出信号和所述第二输出信号生成第一驱动信号的处理包括：
响应于所述第一输出信号处于所述第一逻辑电平并且所述第二输出信号处于所述第二逻辑电平，以第一延迟或者没有所述第一延迟地生成处于第三逻辑电平的所述第一驱动信号；以及
响应于所述第一输出信号处于所述第二逻辑电平并且所述第二输出信号处于所述第一逻辑电平，以第二延迟或者没有所述第二延迟地生成处于第四逻辑电平的所述第一驱动信号，所述第四逻辑电平不同于所述第三逻辑电平；
其中，在连续导通模式下，至少部分地基于所述补偿信号确定第二阈值的处理包括，在所述连续导通模式下：
响应于所述补偿信号的大小增大，增大所述第二阈值的大小；以及
响应于所述补偿信号的大小减小，减小所述第二阈值的大小。
60.一种用于功率变换器的方法，所述方法包括：
接收第一输入信号；
至少部分地基于所述第一输入信号生成第一输出信号；
接收第二输入信号；
至少部分地基于所述第二输入信号生成第二输出信号；
生成第三输出信号；
接收第三输入信号、所述第三输出信号、以及所述第二输出信号；
至少部分地基于所述第三输入信号、所述第三输出信号、以及所述第二输出信号生成第四输出信号；
接收所述第一输出信号和所述第四输出信号；
至少部分地基于所述第一输出信号和所述第四输出信号生成第一驱动信号；
至少部分地基于所述第一输出信号和所述第四输出信号生成第二驱动信号；
其中：
至少部分地基于所述第一输入信号生成第一输出信号的处理包括：响应于所述第一输入信号变得等于或大于第一阈值，将所述第一输出信号从第一逻辑电平变为第二逻辑电平；以及
至少部分地基于所述第二输入信号生成第二输出信号的处理包括：响应于所述第二输入信号变得等于或小于第二阈值，将所述第二输出信号从所述第一逻辑电平变为所述第二逻辑电平；
其中，至少部分地基于所述第一输入信号和所述第四输出信号生成第一驱动信号的处理包括：
响应于所述第一输出信号处于所述第一逻辑电平并且所述第四输出信号处于所述第二逻辑电平，以第一延迟或者没有所述第一延迟地生成处于第三逻辑电平的所述第一驱动信号；以及
响应于所述第一输出信号处于所述第二逻辑电平并且所述第四输出信号处于所述第一逻辑电平，以第二延迟或者没有所述第二延迟地生成处于第四逻辑电平的所述第一驱动信号，所述第四逻辑电平不同于所述第三逻辑电平；
其中，生成第三输出信号的处理包括：
响应于所述第二阈值大于预定阈值，生成处于第五逻辑电平的所述第三输出信号；以及
响应于所述第二阈值小于所述预定阈值，生成处于第六逻辑电平的所述第三输出信号，所述第六逻辑电平不同于所述第五逻辑电平。
61.一种用于功率变换器的方法，所述方法包括：
接收补偿信号；
在连续导通模式下，至少部分地基于所述补偿信号确定第一阈值；
接收第一输入信号；
至少部分地基于所述第一输入信号生成第一输出信号；
接收第二输入信号；
至少部分地基于所述第二输入信号生成第二输出信号；
接收所述第一输出信号和与所述第二输出信号有关的第三输出信号；
至少部分地基于所述第一输出信号和所述第三输出信号生成第一驱动信号；
至少部分地基于所述第一输出信号和所述第三输出信号生成第二驱动信号；
其中：
至少部分地基于所述第一输入信号生成第一输出信号的处理包括：响应于所述第一输入信号变得等于或大于所述第一阈值，将所述第一输出信号从第一逻辑电平变为第二逻辑电平；以及
至少部分地基于所述第二输入信号生成第二输出信号的处理包括：响应于所述第二输入信号变得等于或小于第二阈值，将所述第二输出信号从所述第一逻辑电平变为所述第二逻辑电平；
其中，至少部分地基于所述第一输出信号和所述第三输出信号生成第一驱动信号的处理包括：
响应于所述第一输出信号处于所述第一逻辑电平并且所述第三输出信号处于所述第二逻辑电平，以第一延迟或者没有所述第一延迟地生成处于第三逻辑电平的所述第一驱动信号；以及
响应于所述第一输出信号处于所述第二逻辑电平并且所述第三输出信号处于所述第一逻辑电平，以第二延迟或者没有所述第二延迟地生成处于第四逻辑电平的所述第一驱动信号，所述第四逻辑电平不同于所述第三逻辑电平；
其中，在连续导通模式下，至少部分地基于所述补偿信号确定第一阈值的处理包括，在所述连续导通模式下：
响应于所述补偿信号的大小增大，增大所述第一阈值的大小；以及
响应于所述补偿信号的大小减小，减小所述第一阈值的大小。
CN201810149765.XA 2018-02-13 2018-02-13 用于调节功率变换器中的一个或多个阈值的系统和方法 Active CN108418427B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201810149765.XA CN108418427B (zh) 2018-02-13 2018-02-13 用于调节功率变换器中的一个或多个阈值的系统和方法
US15/945,200 US10396666B1 (en) 2018-02-13 2018-04-04 Systems and methods for adjusting one or more thresholds in power converters
TW107113752A TWI677176B (zh) 2018-02-13 2018-04-23 用於調節功率變換器中的一個或多個閾值的系統和方法
US16/110,300 US10411598B2 (en) 2018-02-13 2018-08-23 Systems and methods for adjusting one or more thresholds in power converters
US16/459,446 US10693374B2 (en) 2018-02-13 2019-07-01 Systems and methods for adjusting one or more thresholds in power converters
US16/459,987 US10693375B2 (en) 2018-02-13 2019-07-02 Systems and methods for adjusting one or more thresholds in power converters

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810149765.XA CN108418427B (zh) 2018-02-13 2018-02-13 用于调节功率变换器中的一个或多个阈值的系统和方法

Publications (2)

Publication Number Publication Date
CN108418427A CN108418427A (zh) 2018-08-17
CN108418427B true CN108418427B (zh) 2020-07-14

Family

ID=63128743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810149765.XA Active CN108418427B (zh) 2018-02-13 2018-02-13 用于调节功率变换器中的一个或多个阈值的系统和方法

Country Status (3)

Country Link
US (4) US10396666B1 (zh)
CN (1) CN108418427B (zh)
TW (1) TWI677176B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110168891B (zh) * 2016-12-22 2021-11-19 昕诺飞控股有限公司 同步转换器
CN108418427B (zh) 2018-02-13 2020-07-14 昂宝电子（上海）有限公司 用于调节功率变换器中的一个或多个阈值的系统和方法
US10897203B2 (en) * 2019-04-04 2021-01-19 Ambiq Micro, Inc. Buck converter with inductor sensor
CN110190748B (zh) * 2019-06-05 2020-10-27 电子科技大学 一种用于降压型电压转换器的瞬态响应增强电路
US11050347B2 (en) * 2019-07-01 2021-06-29 Nxp Usa, Inc. Dynamic enhancement of loop response upon recovery from fault conditions
US11552565B2 (en) * 2019-08-12 2023-01-10 Texas Instruments Incorporated Switch-mode power supply with load current based throttling
US11936284B2 (en) * 2021-09-29 2024-03-19 Texas Instruments Incorporated Constant ripple algorithm in DCM for buck converter
US20230283184A1 (en) * 2022-03-07 2023-09-07 Infineon Technologies Ag Minimum peak current for power converter
CN115085515B (zh) * 2022-08-22 2022-11-22 成都动芯微电子有限公司 一种输出功率可调电路

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1659771A (zh) * 2002-06-04 2005-08-24 皇家飞利浦电子股份有限公司 直流－直流转换器
CN101552560A (zh) * 2009-01-13 2009-10-07 成都芯源系统有限公司 一种开关稳压电路及其控制方法
EP1691474B1 (en) * 2005-02-08 2013-08-28 Linear Technology Corporation Overcurrent protection for a buck-boost switching regulator
JP2014158392A (ja) * 2013-02-18 2014-08-28 Mitsumi Electric Co Ltd スイッチング電源回路、電子装置、および半導体集積回路装置
CN105897009A (zh) * 2015-02-13 2016-08-24 上海芯熠微电子有限公司 交流-直流转换器及其方法
CN106033930A (zh) * 2015-03-19 2016-10-19 晶豪科技股份有限公司 切换式稳压器
CN106374748A (zh) * 2016-10-09 2017-02-01 昂宝电子（上海）有限公司 Buck变换器及其控制方法
CN106558995A (zh) * 2015-09-30 2017-04-05 株式会社村田制作所 Dc/dc转换装置
US9678521B2 (en) * 2013-04-15 2017-06-13 Virginia Tech Intellectual Properties, Inc. External ramp autotuning for current mode control of switching converter
CN107580395A (zh) * 2017-09-30 2018-01-12 深圳市富满电子集团股份有限公司 功率控制装置、方法及系统

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909266B2 (en) 2002-11-14 2005-06-21 Fyre Storm, Inc. Method of regulating an output voltage of a power converter by calculating a current value to be applied to an inductor during a time interval immediately following a voltage sensing time interval and varying a duty cycle of a switch during the time interval following the voltage sensing time interval
JP4203490B2 (ja) * 2005-03-24 2009-01-07 パナソニック株式会社 Ｄｃ−ｄｃコンバータ
US20070019450A1 (en) * 2005-07-13 2007-01-25 Texas Instruments Incorporated System and method for regulating an output of a switching supply circuit
JP5091028B2 (ja) * 2008-06-26 2012-12-05 株式会社リコー スイッチングレギュレータ及びそのスイッチングレギュレータを備えた半導体装置
US8415933B2 (en) * 2010-12-17 2013-04-09 National Semiconductor Corporation Buck or boost DC-DC converter
US8823421B2 (en) 2011-06-30 2014-09-02 Stmicroelectronics International N.V. Pre-emphasis circuit
US8432208B2 (en) 2011-09-28 2013-04-30 Microchip Technology Incorporated Maintaining pulse width modulation data-set coherency
EP2621090A1 (en) 2012-01-27 2013-07-31 ST-Ericsson SA Switching circuit and method
US9013165B2 (en) * 2012-03-23 2015-04-21 Micrel, Inc. Switching regulator including a configurable multi-mode PWM controller implementing multiple control schemes
US10256735B2 (en) 2015-03-06 2019-04-09 Fairchild Semiconductor Corporation Power supply with near valley switching
US9606564B2 (en) 2015-04-06 2017-03-28 Cree, Inc. Hybrid analog and digital power converter controller
US9837901B1 (en) * 2015-06-22 2017-12-05 Maxim Integrated Products, Inc. Single-input multiple-output inverting and non-inverting buck/boost switching regulator control method and apparatus
TWI593222B (zh) * 2015-07-22 2017-07-21 茂達電子股份有限公司 用於磁滯電流控制模式的單電感雙輸出電源轉換器及其控制方法
US9680378B2 (en) * 2015-08-28 2017-06-13 Sanken Electric Co., Ltd. Switching power-supply device
JP2017123374A (ja) 2016-01-05 2017-07-13 ソニー株式会社 半導体集積回路及びその制御方法
TWI587611B (zh) 2016-01-08 2017-06-11 立錡科技股份有限公司 雙固定時間之升降壓切換式電源電路及其控制電路及其方法
JP6594810B2 (ja) * 2016-03-23 2019-10-23 ルネサスエレクトロニクス株式会社 電流検出回路及びそれを備えたｄｃｄｃコンバータ
US10917009B2 (en) * 2016-08-09 2021-02-09 California Institute Of Technology Digital multiphase hysteretic point-of-load DC/DC converter
CN205945546U (zh) 2016-08-10 2017-02-08 江苏林洋能源股份有限公司 低功耗单相储能变换器
CN106100395B (zh) 2016-08-10 2019-05-10 江苏林洋能源股份有限公司 低功耗单相储能变换器及其控制方法与控制系统
CN108418427B (zh) 2018-02-13 2020-07-14 昂宝电子（上海）有限公司 用于调节功率变换器中的一个或多个阈值的系统和方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1659771A (zh) * 2002-06-04 2005-08-24 皇家飞利浦电子股份有限公司 直流－直流转换器
EP1691474B1 (en) * 2005-02-08 2013-08-28 Linear Technology Corporation Overcurrent protection for a buck-boost switching regulator
CN101552560A (zh) * 2009-01-13 2009-10-07 成都芯源系统有限公司 一种开关稳压电路及其控制方法
JP2014158392A (ja) * 2013-02-18 2014-08-28 Mitsumi Electric Co Ltd スイッチング電源回路、電子装置、および半導体集積回路装置
US9678521B2 (en) * 2013-04-15 2017-06-13 Virginia Tech Intellectual Properties, Inc. External ramp autotuning for current mode control of switching converter
CN105897009A (zh) * 2015-02-13 2016-08-24 上海芯熠微电子有限公司 交流-直流转换器及其方法
CN106033930A (zh) * 2015-03-19 2016-10-19 晶豪科技股份有限公司 切换式稳压器
CN106558995A (zh) * 2015-09-30 2017-04-05 株式会社村田制作所 Dc/dc转换装置
CN106374748A (zh) * 2016-10-09 2017-02-01 昂宝电子（上海）有限公司 Buck变换器及其控制方法
CN107580395A (zh) * 2017-09-30 2018-01-12 深圳市富满电子集团股份有限公司 功率控制装置、方法及系统

Also Published As

Publication number Publication date
US20190252968A1 (en) 2019-08-15
US20190252969A1 (en) 2019-08-15
US10693375B2 (en) 2020-06-23
TW201935831A (zh) 2019-09-01
US10693374B2 (en) 2020-06-23
CN108418427A (zh) 2018-08-17
US10396666B1 (en) 2019-08-27
US20190393784A1 (en) 2019-12-26
US10411598B2 (en) 2019-09-10
TWI677176B (zh) 2019-11-11
US20190386568A1 (en) 2019-12-19

Similar Documents

Publication Publication Date Title
CN108418427B (zh) 用于调节功率变换器中的一个或多个阈值的系统和方法
US8698476B2 (en) Control circuit and method for a current mode controlled power converter
US9595869B2 (en) Multi-level switching regulator circuits and methods with finite state machine control
US11444537B2 (en) Power converters and compensation circuits thereof
US7923977B2 (en) DC-DC converters with transient response control
US7804285B2 (en) Control of operation of switching regulator to select PWM control or PFM control based on phase comparison
US9602004B2 (en) Efficient control circuit for buck-boost converters and control method thereof
US8129975B2 (en) Synchronous rectifying DC-DC converter
US9312772B2 (en) Current limiting scheme for a converter
US20070120548A1 (en) Switching regulator, and a circuit and method for controlling the switching regulator
US10205393B2 (en) Comparator circuit, power supply control IC, and switching power supply device
US20060028854A1 (en) Charge pump circuit
US9083238B2 (en) Control circuit, power supply device, and method of controlling power supply
US9450488B2 (en) Control circuit for maintaining output signal of switching regulator in a sleep mode and method for regulating electrical signal
US20240039384A1 (en) Current detection circuit and controller for switching converter circuit
US9847720B2 (en) SIDO power converter operable in discontinuous conduction mode and control method thereof
US11716020B2 (en) SCC-based DC-DC power conversion system capable of receiving switching control adjustable by output voltage thereof, and power conversion method thereof
US8907705B2 (en) Fully integrated circuit for generating a ramp signal
US20220209663A1 (en) Systems and methods for controlling operation modes of dc-to-dc voltage converters
US11817785B2 (en) Device and method for controlling output voltage of a digital-to-analog converter
JP7260392B2 (ja) 電源制御装置、およびスイッチング電源装置
Ma et al. A high efficiency adaptive current mode step-up/step-down DC–DC converter with four modes for smooth transition

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant