JP3277851B2 - 誤動作防止機能を備えた制御回路 - Google Patents
誤動作防止機能を備えた制御回路Info
- Publication number
- JP3277851B2 JP3277851B2 JP19816097A JP19816097A JP3277851B2 JP 3277851 B2 JP3277851 B2 JP 3277851B2 JP 19816097 A JP19816097 A JP 19816097A JP 19816097 A JP19816097 A JP 19816097A JP 3277851 B2 JP3277851 B2 JP 3277851B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- switch
- control circuit
- slice level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング素子
を使用して電圧や電力などを制御する回路に係わる。
を使用して電圧や電力などを制御する回路に係わる。
【０００２】
【従来の技術】スイッチング素子を制御することにより
出力電圧を調整する回路は、広く知られている。たとえ
ば、インバータ回路においては、直流の電圧をスイッチ
ング素子に印加しておき、そのスイッチング素子を周期
的にオン／オフ制御することにより、交流を生成する。
また、ＤＣ／ＤＣコンバータにおいては、ＰＷＭ（パル
ス幅変調）方式が用いられることが多いが、このＰＷＭ
方式では、通常、一定の値に保持すべき出力電圧をフィ
ードバック信号としてスイッチング素子の制御してい
る。
出力電圧を調整する回路は、広く知られている。たとえ
ば、インバータ回路においては、直流の電圧をスイッチ
ング素子に印加しておき、そのスイッチング素子を周期
的にオン／オフ制御することにより、交流を生成する。
また、ＤＣ／ＤＣコンバータにおいては、ＰＷＭ（パル
ス幅変調）方式が用いられることが多いが、このＰＷＭ
方式では、通常、一定の値に保持すべき出力電圧をフィ
ードバック信号としてスイッチング素子の制御してい
る。
【０００３】図５は、従来のスイッチング電源の構成図
である。ここでは、一例としてインバータ回路を採り上
げて説明する。このインバータ回路は、直流電圧Ｖdcか
ら交流を生成して負荷に供給する。
である。ここでは、一例としてインバータ回路を採り上
げて説明する。このインバータ回路は、直流電圧Ｖdcか
ら交流を生成して負荷に供給する。
【０００４】オペアンプ１１は、直流電圧Ｖdc（また
は、直流電圧Ｖdcを分圧した電圧）と予め設定してある
参照電圧Ｖref との差分を増幅して出力する。なお、直
流電圧Ｖdcは、インバータ回路が安定動作を行っている
期間は、一定の値に保持されているものとする。コンパ
レータ１２は、そのオペアンプ１１の出力と三角波発生
回路１３により生成される三角波とを比較する。そし
て、コンパレータ１２は、三角波の電位がオペアンプ１
１の出力レベルよりも高い期間には「Ｌ」レベルを出力
し、三角波の電位がオペアンプ１１の出力レベルよりも
低い期間には「Ｈ」レベルを出力する。この結果、コン
パレータ１２は、パルス信号を出力することになる。こ
こで、参照電圧Ｖref および三角波が固定されていると
すると、このパルス信号のデューティは、直流電圧Ｖdc
により決定される。
は、直流電圧Ｖdcを分圧した電圧）と予め設定してある
参照電圧Ｖref との差分を増幅して出力する。なお、直
流電圧Ｖdcは、インバータ回路が安定動作を行っている
期間は、一定の値に保持されているものとする。コンパ
レータ１２は、そのオペアンプ１１の出力と三角波発生
回路１３により生成される三角波とを比較する。そし
て、コンパレータ１２は、三角波の電位がオペアンプ１
１の出力レベルよりも高い期間には「Ｌ」レベルを出力
し、三角波の電位がオペアンプ１１の出力レベルよりも
低い期間には「Ｈ」レベルを出力する。この結果、コン
パレータ１２は、パルス信号を出力することになる。こ
こで、参照電圧Ｖref および三角波が固定されていると
すると、このパルス信号のデューティは、直流電圧Ｖdc
により決定される。
【０００５】コンパレータ１２から出力されたパルス信
号は、論理回路１４を経て駆動回路２１に供給される。
論理回路１４は、過電圧、過熱、低電圧などが発生した
ときに警報信号を出力する保護回路１５に接続されてお
り、その保護回路１５から警報信号を受信した場合に、
Ｈブリッジ回路２２がインバータ動作を停止するように
駆動回路２１を制御する機能を有する。なお、オペアン
プ１１、コンパレータ１２、三角波発生回路１３、論理
回路１４、および保護回路１５は、１チップのＩＣ内に
組み込まれて供給されることが多い。
号は、論理回路１４を経て駆動回路２１に供給される。
論理回路１４は、過電圧、過熱、低電圧などが発生した
ときに警報信号を出力する保護回路１５に接続されてお
り、その保護回路１５から警報信号を受信した場合に、
Ｈブリッジ回路２２がインバータ動作を停止するように
駆動回路２１を制御する機能を有する。なお、オペアン
プ１１、コンパレータ１２、三角波発生回路１３、論理
回路１４、および保護回路１５は、１チップのＩＣ内に
組み込まれて供給されることが多い。
【０００６】駆動回路２１は、上記パルス信号を増幅
し、その増幅したパルス信号を用いてＨブリッジ回路２
２内の所定のスイッチング素子２３を駆動する。なお、
Ｈブリッジ回路２２は、複数（通常、４個）のスイッチ
ング素子を有し、それら複数のスイッチング素子を適当
にオン／オフ制御することにより負荷２４に交流を供給
する。図５において、スイッチング素子２３は、それら
複数のスイッチング素子の中の１つを表している。
し、その増幅したパルス信号を用いてＨブリッジ回路２
２内の所定のスイッチング素子２３を駆動する。なお、
Ｈブリッジ回路２２は、複数（通常、４個）のスイッチ
ング素子を有し、それら複数のスイッチング素子を適当
にオン／オフ制御することにより負荷２４に交流を供給
する。図５において、スイッチング素子２３は、それら
複数のスイッチング素子の中の１つを表している。
【０００７】上記構成のインバータ回路の動作を図６に
示す。同図に示す例では、コンパレータ１２により生成
されるパルス信号が「Ｈ」レベルのときにスイッチング
素子２３がオン状態となり、「Ｌ」レベルのときにオフ
状態となっている。
示す。同図に示す例では、コンパレータ１２により生成
されるパルス信号が「Ｈ」レベルのときにスイッチング
素子２３がオン状態となり、「Ｌ」レベルのときにオフ
状態となっている。
【０００８】
【発明が解決しようとする課題】上述したように、スイ
ッチング素子２３は、パルス信号に従って駆動される。
すなわち、スイッチング素子２３は、図６に示すよう
に、そのゲート端子に入力されるパルス信号の立上りエ
ッジまたは立下りエッジのタイミングでターンオンまた
はターンオフされる。ここで、パルス信号の立上りエッ
ジまたは立下りエッジは、コンパレータ１２において、
オペアンプ１１の出力と三角波とが交差する際に生成さ
れる。
ッチング素子２３は、パルス信号に従って駆動される。
すなわち、スイッチング素子２３は、図６に示すよう
に、そのゲート端子に入力されるパルス信号の立上りエ
ッジまたは立下りエッジのタイミングでターンオンまた
はターンオフされる。ここで、パルス信号の立上りエッ
ジまたは立下りエッジは、コンパレータ１２において、
オペアンプ１１の出力と三角波とが交差する際に生成さ
れる。
【０００９】ところが、スイッチング素子２３がターン
オンまたはターンオフする際には、比較的大きなノイズ
が発生する。すなわち、オペアンプ１１の出力と三角波
とが交差するタイミングの近傍では、スイッチング素子
２３により大きなノイズが発生している。このため、特
に、コンパレータ１２の感度が高い場合には、このノイ
ズによりコンパレータ１２の出力が不確定になるなど、
誤動作を起こす恐れがあった。
オンまたはターンオフする際には、比較的大きなノイズ
が発生する。すなわち、オペアンプ１１の出力と三角波
とが交差するタイミングの近傍では、スイッチング素子
２３により大きなノイズが発生している。このため、特
に、コンパレータ１２の感度が高い場合には、このノイ
ズによりコンパレータ１２の出力が不確定になるなど、
誤動作を起こす恐れがあった。
【００１０】なお、上記問題は、Ｈブリッジ回路を有す
るインバータ回路においてのみ発生するのではなく、ス
イッチング素子を用いて出力または出力電圧を制御する
回路において広く発生し得ると推定される。
るインバータ回路においてのみ発生するのではなく、ス
イッチング素子を用いて出力または出力電圧を制御する
回路において広く発生し得ると推定される。
【００１１】本発明の課題は、上記問題を解決し、スイ
ッチを用いて出力電圧を制御する装置の誤動作を防止す
る回路を提供することである。
ッチを用いて出力電圧を制御する装置の誤動作を防止す
る回路を提供することである。
【００１２】
【課題を解決するための手段】本発明の制御回路は、ス
イッチを用いて出力電圧を制御する装置と共に使用さ
れ、上記スイッチを制御するものを前提とする。三角波
とスライスレベル信号との比較に基づいて上記スイッチ
の制御信号を生成する比較回路と、上記スライスレベル
信号に上記制御信号を乗せるフィードバック手段と、を
有する。
イッチを用いて出力電圧を制御する装置と共に使用さ
れ、上記スイッチを制御するものを前提とする。三角波
とスライスレベル信号との比較に基づいて上記スイッチ
の制御信号を生成する比較回路と、上記スライスレベル
信号に上記制御信号を乗せるフィードバック手段と、を
有する。
【００１３】上記制御信号は、スイッチをターンオンま
たはターンオフさせるタイミングを決定する。したがっ
て、この制御信号を上記スライスレベル信号に乗せるこ
とにより、上記スイッチをターンオンまたはターンオフ
させるタイミングを上記比較回路に伝えることができ
る。本発明の制御回路では、上記スイッチのターンオン
またはターンオフのタイミングにおける三角波のレベル
とスライスレベル信号のレベルとの差を大きくするよう
に上記制御信号をそのスライスレベル信号にフィードバ
ックする。したがって、上記スイッチのターンオンまた
はターンオフによりノイズが発生するタイミングでは、
比較回路への２つの入力信号である三角波とスライスレ
ベル信号とのレベル差が大きいので、比較回路がそのノ
イズにより誤動作することを回避できる。
たはターンオフさせるタイミングを決定する。したがっ
て、この制御信号を上記スライスレベル信号に乗せるこ
とにより、上記スイッチをターンオンまたはターンオフ
させるタイミングを上記比較回路に伝えることができ
る。本発明の制御回路では、上記スイッチのターンオン
またはターンオフのタイミングにおける三角波のレベル
とスライスレベル信号のレベルとの差を大きくするよう
に上記制御信号をそのスライスレベル信号にフィードバ
ックする。したがって、上記スイッチのターンオンまた
はターンオフによりノイズが発生するタイミングでは、
比較回路への２つの入力信号である三角波とスライスレ
ベル信号とのレベル差が大きいので、比較回路がそのノ
イズにより誤動作することを回避できる。
【００１４】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照しながら説明する。図１は、本発明の制御回
路を適用したスイッチング電源の構成図である。ここで
は、一例として、インバータ回路を採り上げている。な
お、図１で使用する各符号のうち、図５において使用し
ているものは、同じ対象を表す。
図面を参照しながら説明する。図１は、本発明の制御回
路を適用したスイッチング電源の構成図である。ここで
は、一例として、インバータ回路を採り上げている。な
お、図１で使用する各符号のうち、図５において使用し
ているものは、同じ対象を表す。
【００１５】本実施形態の制御回路は、図５に示す従来
の構成と比較し、スイッチング素子２３を駆動するため
のパルス信号をオペアンプ１１の入力端子にフィードバ
ックしている点で異なる。なお、スイッチング素子２３
は、例えば、ＭＯＳトランジスタである。このような構
成とすることにより、コンパレータ１２において三角波
と比較される信号（以下、スライスレベル信号）が上記
パルス信号に同期して変化し、スイッチング素子２３が
ターンオンまたはターンオフするタイミングにおいて上
記スライスレベル信号と三角波とのレベル差が確保され
るようになる。以下、図２に示すタイミングを参照しな
がら本実施形態の制御回路の動作を説明する。
の構成と比較し、スイッチング素子２３を駆動するため
のパルス信号をオペアンプ１１の入力端子にフィードバ
ックしている点で異なる。なお、スイッチング素子２３
は、例えば、ＭＯＳトランジスタである。このような構
成とすることにより、コンパレータ１２において三角波
と比較される信号（以下、スライスレベル信号）が上記
パルス信号に同期して変化し、スイッチング素子２３が
ターンオンまたはターンオフするタイミングにおいて上
記スライスレベル信号と三角波とのレベル差が確保され
るようになる。以下、図２に示すタイミングを参照しな
がら本実施形態の制御回路の動作を説明する。
【００１６】オペアンプ１１の＋端子には、参照電圧Ｖ
ref に論理回路１４の出力信号を乗せた信号が入力さ
れる。ここで、参照電圧Ｖref は固定値であるので、オ
ペアンプ１１の＋端子には、論理回路１４の出力信号
と同期した信号が入力されることになる。なお、論理回
路１４の出力信号は、スイッチング素子２３を制御す
るためのパルス信号である。一方、オペアンプ１１の−
端子には、Ｈブリッジ回路２２において交流に変換され
る直流電圧Ｖdcが入力されている。直流電圧Ｖdcは、た
とえば、不図示のＤＣ／ＤＣコンバータにより生成さ
れ、インバータ回路が安定して動作している期間は、一
定の値を保持している。したがって、オペアンプ１１
は、２つの入力信号のレベルの差を増幅して出力するの
で、その出力信号は、論理回路１４の出力信号と同
期（オペアンプ１１による遅延などを無視する）した信
号となる。
ref に論理回路１４の出力信号を乗せた信号が入力さ
れる。ここで、参照電圧Ｖref は固定値であるので、オ
ペアンプ１１の＋端子には、論理回路１４の出力信号
と同期した信号が入力されることになる。なお、論理回
路１４の出力信号は、スイッチング素子２３を制御す
るためのパルス信号である。一方、オペアンプ１１の−
端子には、Ｈブリッジ回路２２において交流に変換され
る直流電圧Ｖdcが入力されている。直流電圧Ｖdcは、た
とえば、不図示のＤＣ／ＤＣコンバータにより生成さ
れ、インバータ回路が安定して動作している期間は、一
定の値を保持している。したがって、オペアンプ１１
は、２つの入力信号のレベルの差を増幅して出力するの
で、その出力信号は、論理回路１４の出力信号と同
期（オペアンプ１１による遅延などを無視する）した信
号となる。
【００１７】コンパレータ１２は、三角波とオペアン
プ１１の出力信号とを比較する。以下、コンパレータ
１２において三角波と比較される信号（すなわち、オ
ペアンプ１１の出力信号）を、「スライスレベル信号
」と呼ぶことにする。コンパレータ１２は、三角波
とスライスレベル信号との比較結果として、パルス信
号を生成する。なお、上記構成では、三角波のレベ
ルがスライスレベル信号のレベルよりも高くなった後
にスライスレベル信号のレベルを低下させ、三角波
のレベルがスライスレベル信号のレベルよりも低くな
った後にスライスレベル信号のレベルを上昇させる構
成になっている。この構成は、実質的に、コンパレータ
１２にヒステリシスを持たせたことと同等である。
プ１１の出力信号とを比較する。以下、コンパレータ
１２において三角波と比較される信号（すなわち、オ
ペアンプ１１の出力信号）を、「スライスレベル信号
」と呼ぶことにする。コンパレータ１２は、三角波
とスライスレベル信号との比較結果として、パルス信
号を生成する。なお、上記構成では、三角波のレベ
ルがスライスレベル信号のレベルよりも高くなった後
にスライスレベル信号のレベルを低下させ、三角波
のレベルがスライスレベル信号のレベルよりも低くな
った後にスライスレベル信号のレベルを上昇させる構
成になっている。この構成は、実質的に、コンパレータ
１２にヒステリシスを持たせたことと同等である。
【００１８】論理回路１４は、保護回路１５から警報信
号を受信していないとすると、パルス信号をそのまま
パルス信号として出力する。この場合、パルス信号
は、論理回路１４の通過時間（数１００ns程度）だけパ
ルス信号を遅延させた信号となる。
号を受信していないとすると、パルス信号をそのまま
パルス信号として出力する。この場合、パルス信号
は、論理回路１４の通過時間（数１００ns程度）だけパ
ルス信号を遅延させた信号となる。
【００１９】駆動回路２１は、パルス信号を増幅して
駆動信号を生成し、その駆動信号を用いてスイッチ
ング素子２３を駆動する。スイッチング素子２３は、こ
の実施例では、駆動信号が「Ｈ」レベルのときにオン
状態に駆動され、駆動信号が「Ｌ」レベルのときにオ
フ状態となる。スイッチング素子２３がターンオンまた
はターンオフするタイミングは、コンパレータ１２の出
力であるパルス信号の立上りエッジまたは立下りエッ
ジのタイミングにより決定される。ただし、実際には、
駆動回路２１における遅延およびスイッチング素子２３
自身の動作遅延が発生するため、スイッチング素子２３
がターンオンまたはターンオフするタイミングは、論理
回路１４の出力であるパルス信号の立上りエッジまた
は立下りエッジのタイミングから数μｓ程度遅延してい
る。
駆動信号を生成し、その駆動信号を用いてスイッチ
ング素子２３を駆動する。スイッチング素子２３は、こ
の実施例では、駆動信号が「Ｈ」レベルのときにオン
状態に駆動され、駆動信号が「Ｌ」レベルのときにオ
フ状態となる。スイッチング素子２３がターンオンまた
はターンオフするタイミングは、コンパレータ１２の出
力であるパルス信号の立上りエッジまたは立下りエッ
ジのタイミングにより決定される。ただし、実際には、
駆動回路２１における遅延およびスイッチング素子２３
自身の動作遅延が発生するため、スイッチング素子２３
がターンオンまたはターンオフするタイミングは、論理
回路１４の出力であるパルス信号の立上りエッジまた
は立下りエッジのタイミングから数μｓ程度遅延してい
る。
【００２０】一般に知られているように、スイッチング
素子のターンオン時またはターンオフ時には、ノイズが
発生する。従って、回路内にコンパレータが設けられて
いる場合、そのコンパレータの２つの入力レベルの差が
小さい状態においてスイッチング素子がターンオンまた
はターンオフすると、そのことにより発生するノイズに
よりコンパレータが誤動作する恐れがある。これが、図
５に示した従来の構成の問題点であった。
素子のターンオン時またはターンオフ時には、ノイズが
発生する。従って、回路内にコンパレータが設けられて
いる場合、そのコンパレータの２つの入力レベルの差が
小さい状態においてスイッチング素子がターンオンまた
はターンオフすると、そのことにより発生するノイズに
よりコンパレータが誤動作する恐れがある。これが、図
５に示した従来の構成の問題点であった。
【００２１】本実施形態の制御回路においては、スライ
スレベル信号にパルス信号が乗せられており、図２
に示すように、スイッチング素子２３のターンオン時ま
たはターンオフ時には、三角波とスライスレベル信号
とのレベル差（マージン）は大きい。したがって、こ
のスイッチング素子２３のターンオン時またはターンオ
フ時にノイズが発生しても、コンパレータ１２が誤動作
を起こす可能性は低くなる。この結果、インバータ回路
全体の動作も安定する。
スレベル信号にパルス信号が乗せられており、図２
に示すように、スイッチング素子２３のターンオン時ま
たはターンオフ時には、三角波とスライスレベル信号
とのレベル差（マージン）は大きい。したがって、こ
のスイッチング素子２３のターンオン時またはターンオ
フ時にノイズが発生しても、コンパレータ１２が誤動作
を起こす可能性は低くなる。この結果、インバータ回路
全体の動作も安定する。
【００２２】なお、上述したように、オペアンプ１１、
コンパレータ１２、三角波発生回路１３、論理回路１
４、および保護回路１５は、１チップのＩＣの中に組み
込まれることが多い。ここで、通常、ＩＣ内の回路を変
更することは困難である。ところが、本実施形態の構成
によれば、上記各回路が１チップのＩＣ内に組み込まれ
た場合であっても、そのＩＣの出力をそのＩＣの他の端
子にフィードバックするだけでよいので、ＩＣ内の回路
を変更することなく簡単に誤動作を防止する機能を追加
できる。また、同様の理由により、他のスイッチングレ
ギュレータ用のＩＣにも簡単に適用できる。ただし、本
実施形態では、図５に示した従来の構成とはスライスレ
ベル信号が異なるので、参照電圧Ｖref の分圧比、また
はアンプの利得を決定する抵抗の抵抗値を変更する必要
が生じることがある。
コンパレータ１２、三角波発生回路１３、論理回路１
４、および保護回路１５は、１チップのＩＣの中に組み
込まれることが多い。ここで、通常、ＩＣ内の回路を変
更することは困難である。ところが、本実施形態の構成
によれば、上記各回路が１チップのＩＣ内に組み込まれ
た場合であっても、そのＩＣの出力をそのＩＣの他の端
子にフィードバックするだけでよいので、ＩＣ内の回路
を変更することなく簡単に誤動作を防止する機能を追加
できる。また、同様の理由により、他のスイッチングレ
ギュレータ用のＩＣにも簡単に適用できる。ただし、本
実施形態では、図５に示した従来の構成とはスライスレ
ベル信号が異なるので、参照電圧Ｖref の分圧比、また
はアンプの利得を決定する抵抗の抵抗値を変更する必要
が生じることがある。
【００２３】ところで、従来技術における問題点は、ス
イッチング素子のターンオンまたはターンオフのタイミ
ングと、コンパレータの２つの入力レベルの差が小さい
期間とが一致（または、近接）していたことに起因して
いた。したがって、これらのタイミングを互いに一致し
ないようにすれば、問題が解決されることになる。従来
技術における問題を解決するために上記手法を導入した
スイッチング電源の構成を３図に示す。
イッチング素子のターンオンまたはターンオフのタイミ
ングと、コンパレータの２つの入力レベルの差が小さい
期間とが一致（または、近接）していたことに起因して
いた。したがって、これらのタイミングを互いに一致し
ないようにすれば、問題が解決されることになる。従来
技術における問題を解決するために上記手法を導入した
スイッチング電源の構成を３図に示す。
【００２４】図３に示すスイッチング電源においては、
図４に示すように、論理回路１４の出力であるパルス信
号が遅延回路２５により遅延させられている。このた
め、スイッチング素子２３がターンオンまたはターンオ
フするタイミングでは、コンパレータ１２の入力である
三角波とスライスレベル信号とのレベル差は大き
い。したがって、この構成であっても、スイッチング素
子２３のターンオン時またはターンオフ時にノイズが発
生しても、コンパレータ１２が誤動作を回避できる。た
だし、図３に示す構成は、図１に示した構成と比べて追
加回路が若干複雑になってしまう。
図４に示すように、論理回路１４の出力であるパルス信
号が遅延回路２５により遅延させられている。このた
め、スイッチング素子２３がターンオンまたはターンオ
フするタイミングでは、コンパレータ１２の入力である
三角波とスライスレベル信号とのレベル差は大き
い。したがって、この構成であっても、スイッチング素
子２３のターンオン時またはターンオフ時にノイズが発
生しても、コンパレータ１２が誤動作を回避できる。た
だし、図３に示す構成は、図１に示した構成と比べて追
加回路が若干複雑になってしまう。
【００２５】なお、上記実施例では、インバータ回路を
例の採り上げて説明したが、本発明は、インバータ回路
だけでなく、ＤＣ／ＤＣコンバータはもちろんのこと、
スイッチング素子を用いて出力を制御する回路に広く適
用可能である。
例の採り上げて説明したが、本発明は、インバータ回路
だけでなく、ＤＣ／ＤＣコンバータはもちろんのこと、
スイッチング素子を用いて出力を制御する回路に広く適
用可能である。
【００２６】
【発明の効果】簡単な構成により、スイッチング素子を
用いて出力を制御する回路の誤動作を防止することがで
きる。
用いて出力を制御する回路の誤動作を防止することがで
きる。
【図１】本実施形態の制御回路を適用したスイッチング
電源の構成図である。
電源の構成図である。
【図２】図１に示すスイッチング電源のタイミング図で
ある。
ある。
【図３】本実施形態の他の制御回路を適用したスイッチ
ング電源の構成図である。
ング電源の構成図である。
【図４】図３に示すスイッチング電源のタイミング図で
ある。
ある。
【図５】従来のスイッチング電源の構成図である。
【図６】図５に示すスイッチング電源のタイミング図で
ある。
ある。
１１ オペアンプ １２ コンパレータ １３ 三角波発生回路 ２１ 駆動回路 ２３ スイッチング素子 ２５ 遅延回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/00 - 17/70
Claims (4)
- 【請求項１】 スイッチを用いて出力電圧を制御する装
置と共に使用され、上記スイッチを制御する制御回路で
あって、 三角波とスライスレベル信号との比較に基づいて上記ス
イッチを駆動するための制御信号を生成する比較回路
と、 上記制御信号のレベルに応じて上記スライスレベル信号
のレベルを変化させるフィードバック手段と、 を有する制御回路。 - 【請求項２】 上記フィードバック手段は、上記スライ
スレベル信号に上記制御信号を加えるものである請求項
１に記載の制御回路。 - 【請求項３】 スイッチを用いて出力電圧を制御する装
置と共に使用され、 上記スイッチを制御する制御回路であって、 三角波とスライスレベル信号との比較に基づいて上記ス
イッチを駆動するための制御信号を生成する比較回路
と、 上記制御信号の立上りエッジまたは立下りエッジのタイ
ミングで上記三角波とスライスレベル信号との差を大き
くするように該スライスレベル信号のレベルを変化させ
る手段と、 を有する制御回路。 - 【請求項４】 スイッチを用いて出力電圧を制御する装
置と共に使用され、上記スイッチを制御する制御回路で
あって、 三角波とスライスレベル信号との比較に基づいてパルス
信号を生成するパルス信号生成回路と、 上記パルス信号の立上りエッジまたは立下りエッジのタ
イミングにおける上記三角波とスライスレベル信号との
差が所定値以上になるように上記パルス信号を遅延させ
る遅延手段と、 を有し、上記遅延手段にて遅延された上記パルス信号を
上記スイッチを駆動するための制御信号として出力する
制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19816097A JP3277851B2 (ja) | 1997-07-24 | 1997-07-24 | 誤動作防止機能を備えた制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19816097A JP3277851B2 (ja) | 1997-07-24 | 1997-07-24 | 誤動作防止機能を備えた制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1141077A JPH1141077A (ja) | 1999-02-12 |
| JP3277851B2 true JP3277851B2 (ja) | 2002-04-22 |
Family
ID=16386469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19816097A Expired - Fee Related JP3277851B2 (ja) | 1997-07-24 | 1997-07-24 | 誤動作防止機能を備えた制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3277851B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100428010B1 (ko) * | 2002-07-16 | 2004-04-28 | 현대자동차주식회사 | 수동변속기의 동기장치 |
| WO2007046363A1 (ja) * | 2005-10-17 | 2007-04-26 | Autonetworks Technologies, Ltd. | Ｐｗｍ信号生成回路 |
| JP5006791B2 (ja) | 2005-10-31 | 2012-08-22 | 株式会社オートネットワーク技術研究所 | 電力供給制御装置 |
| EP3522352B1 (en) * | 2016-09-27 | 2022-04-27 | Hitachi, Ltd. | Electrical device, and diagnostic apparatus for electrical device |
| JP6714767B2 (ja) * | 2017-03-15 | 2020-06-24 | 株式会社日立製作所 | 電力変換装置の診断回路、電力変換装置の診断システム |
-
1997
- 1997-07-24 JP JP19816097A patent/JP3277851B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1141077A (ja) | 1999-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6597157B1 (en) | Parallel phased switch control | |
| KR100552441B1 (ko) | 스위치 소자 구동 장치 및 이를 이용한 ｄｃ/ｄｃ 컨버터 | |
| US7023187B2 (en) | Integrated circuit for generating a plurality of direct current (DC) output voltages | |
| JP3266679B2 (ja) | 電流制限出力を有するシステム及び電源回路 | |
| US7015663B1 (en) | Brushless motor drive device | |
| US7760520B2 (en) | Current controlled switching mode power supply | |
| US6342822B1 (en) | Method and apparatus for implementing improved pulse width modulation | |
| US4725769A (en) | Current limited for constant current for switching driving devices | |
| US5406150A (en) | Control system for motors and inductive loads | |
| KR930007053A (ko) | 정류된 유도부하를 위한 구동회로 | |
| JPH07107773A (ja) | 出力パワートランジスタのターンオフ遅れの減少回路 | |
| US6987418B2 (en) | Sound signal generating apparatus and method for reducing pop noise | |
| JPH10313572A (ja) | スイッチングレギュレータ制御方式 | |
| US20090015226A1 (en) | Method for implementing radiation hardened, power efficient, non isolated low output voltage DC/DC converters with non-radiation hardened components | |
| JP3277851B2 (ja) | 誤動作防止機能を備えた制御回路 | |
| JP2009016997A (ja) | スイッチング回路 | |
| US6445168B2 (en) | Power output circuit having a pulse-width modulation mode and a permanently closed mode | |
| JPH10335999A (ja) | 過電流保護機能を持つゲート駆動回路 | |
| JPH1169781A (ja) | パルス幅変調回路及びそれに用いるコンパレータ | |
| JP2005057988A (ja) | パルス幅変調直流対直流変換器の制御回路及びその方法 | |
| WO2018098310A1 (en) | Asynchronous clock pulse generation in dc-to-dc converters | |
| JP3905076B2 (ja) | 電源装置 | |
| JP3024261B2 (ja) | スイッチング素子駆動回路 | |
| JP3575168B2 (ja) | Ｍｏｓｆｅｔ駆動回路 | |
| KR960007571B1 (ko) | 교환기 가입자회로에 있어서 스위칭 레귤레이터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020115 |
|
| LAPS | Cancellation because of no payment of annual fees |