KR960007571B1 - 교환기 가입자회로에 있어서 스위칭 레귤레이터 - Google Patents

교환기 가입자회로에 있어서 스위칭 레귤레이터 Download PDF

Info

Publication number
KR960007571B1
KR960007571B1 KR1019930004668A KR930004668A KR960007571B1 KR 960007571 B1 KR960007571 B1 KR 960007571B1 KR 1019930004668 A KR1019930004668 A KR 1019930004668A KR 930004668 A KR930004668 A KR 930004668A KR 960007571 B1 KR960007571 B1 KR 960007571B1
Authority
KR
South Korea
Prior art keywords
output
signal
generator
switching regulator
oscillator
Prior art date
Application number
KR1019930004668A
Other languages
English (en)
Other versions
KR940023285A (ko
Inventor
윤흥석
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019930004668A priority Critical patent/KR960007571B1/ko
Publication of KR940023285A publication Critical patent/KR940023285A/ko
Application granted granted Critical
Publication of KR960007571B1 publication Critical patent/KR960007571B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q1/00Details of selecting apparatus or arrangements
    • H04Q1/18Electrical details
    • H04Q1/28Current-supply circuits or arrangements for selection equipment at exchanges

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Dc-Dc Converters (AREA)

Abstract

내용 없음.

Description

교환기 가입자회로에 있어서 스위칭 레귤레이터
제1도는 종래의 교환기 가입자회로에 있어서 스위칭 레귤레이터의 회로도.
제2도는 본 발명에 따른 교환기 가입자회로에 있어서 스위칭 레귤레이터의 회로도.
제3도는 제2도의 회로도에 대한 각 부의 동작타이밍도.
* 도면의 주요부분에 대한 부호의 설명
60 : 교역통과필터 70 : 발진기
80 : 직류레벨 제어기 90 : 에러증폭기
100 : 비교기 110 : S/R 플립플롭
120 : 부논리합소자 130 : 출력구동기
150 : 출력신호발생기 160 : 톱니파발생기
본 발명은 스위칭 레귤레이터(Switching Regulator)에 관한 것으로, 특히, 교환기 가입자회로에 통화량이나 통화거리에 대한 부하에 따라 가변되는 부하전압(Volad)에 대한 응답속도 및 잡음 면역성을 향상시킨 스위칭 레귤레이터에 관한 것이다.
종래 교환기 가입자회로에서 사용되는 스위칭 레귤레이터는 입력되는 부하전압(Volad)의 변화에 따라 변화하는 레귤레이터의 출력전압(Vreg)을 입력단에 궤환하여 펄스폭변조(PMW : Pulse Width Modulation)를 수행하는 단일 루프로 구성되었다. 제1도는 이와 같이 단일 루프로 구성된 스위칭 레귤레이터에 대한 상세도로서, 고역통과필터(10), 에러증폭기(20), 톱니파발생기(30), 비교기(40), 출력구동기(50), 출력신호 발생기(55)로 구성된다. 이와 같이 구성된 제1도의 스위칭 레귤레이터는 다음과 같이 동작된다.
즉, 에러증폭기(20)는 고역통과필터(10)에서 출력되는 고역(리플)성분신호와 부하전압(Volad)을 합성한 신호를 하나의 입력신호로 하고 스위칭 레귤레이터의 출력전압(Vreg)을 다른 입력신호로 하여 인가된 입력신호들의 리플을 제거하고 소정의 이득으로 증폭한 에러신호를 출력한다. 여기서 고역통과필터(10)는 스위칭 레귤레이터의 출력전압(Vreg)을 고역필터링하여 출력한다. 에러증폭기(20)에서 출력된 에러신호는 비교기(40)의 일측 입력단(-)으로 전송된다.
비교기(40)는 톱니파발생기(30)를 통해 일정하게 발생되는 톱니파발생신호(Sawtooth Signal)와 에러증폭기(20)로부터 전송되는 전압레벨을 비교하여 출력신호(H 또는 L)를 출력구동기(50)로 제공한다. 출력구동기(50)는 비교기(40)로부터 전송되는 신호에 따라 출력신호발생기(55) 내의 스위칭용 트랜지스터들(Q1 및 Q2)을 턴 온 또는 턴 오프 제어하여 출력신호(Vreg)의 펄스폭을 조정한다. 이 때 부하전압(Volad)(22)과 궤환되는 스위칭 레귤레이터의 출력전압(Vreg)(21)이 일치하면, 에러증폭기(20)의 출력(23)은 항상 일정한 레벨을 유지하게 되어 비교기(40)는 출력구동기(50)로 톱니파발생기(3)에서 제공되는 신호에 의해 결정된 신호를 전송한다.
이와 같이 비교기(40)에서 출력되는 신호에 의하여 출력구동기(50)가 출력신호발생기(55)내의 트랜지스터(Q1 및 Q2)를 온/오프할 때, 잡음의 영향으로 출력파형(Vreg)이 왜곡되는 현상이 발생될 수 있고, 오프시 트랜지스터(Q1 및 (Q2)의 방전으로 인해 발생되는 지연시간(Delay Time)만큼 출력신호(Vreg)의 라이징시간이 지연되어 부하전압에 대한 응답속도(Responserate)가 느린 문제가 있었다.
따라서 본 발명의 목적은 상술한 문제점을 해결하기 위하여, 스위칭 레귤레이터의 출력전압 뿐 아니라 출력전류를 이용하여 톱니파를 발생하도록 하는 이중 궤환구조로 출력신호의 펄스폭변조를 제어함으로써, 응답속도 및 잡음 면역성(noise immunity)을 향상시킨 교환기 가입자회로에 있어서 스위칭 레귤레이터를 제공하는데 있다.
본 발명에 따른 회로는, 부하에 따라 가변되는 부하전압(Vload)에 응답하여 부하전압의 변화분을 반영한 소정의 출력전압(Vreg)을 출력하기 위하여, 트랜지스터(Q3, Q4)를 포함하도록 구성되어 출력전압(Vreg)을 발생하는 출력신호발생기 및 부하전압(Vload)과 출력신호발생기에서 출력되는 출력전압(Vreg)에 대한 에러신호를 출력하는 에러증폭기를 포함하는 스위칭 레귤레이터에 있어서, 부하전압(Volad)을 지수함수적인 형태로 변환하여 출력하여 에러증폭기의 출력(Eo)특성을 선형적으로 제어하기 위한 직류레벨제어기와 ; 출력신호발생기에서 출력되는 전류량을 감지하는 센서저항(RS)에 의하여 감지된 전류량에 따른 톱니파신호(Vs)를 발생하는 톱니파발생기 ; 직류레벨제어기에 의하여 선형적으로 제어된 에러증폭기의 출력(Eo)과 톱니파발생기에서 출력되는 톱니파신호(Vs)를 비교하는 비교기 ; 인가되는 클럭신호에 대하여 일정한 듀티비를 갖는 신호를 발생하기 위한 발진기 ; 발진기로부터 출력되는 신호(Vo)와 비교기로부터 출력되는 신호를 소정의 시간동안 래치하는 수단 ; 발진기로부터 출력되는 신호(Vo)와 래치수단으로부터 출력되는 신호(Q')를 부정논리합하기 위한 논리소자 ; 및 부정 논리합소자로부터 출력되는 신호에 의하여 출력신호발생기와 톱니파 발생기에 대한 펄스폭변조가 이루어지도록 구동하는 출력구동기를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다.
제2도는 교환기의 가입자회로에 있어서 본 발명에 다른 스위칭 레귤레이터의 상세회로도로서, 고역통과필터(60), 발진기(70), 직류레벨제어기(80), 에러증폭기(90), 비교기(100), 세트/리셋 플립플롭(이하 S/R 플립플롭이라 약함)(110), 부정논리합(NOR) 게이트(120), 출력구동기(130), 출력신호발생기(150) 및 톱니파 발생기(160)로 구성된다.
고역통과필터(60)는 출력신호발생기(150)로부터 출력되는 (Vreg)신호에 리플이 포함되어 궤환되는 신호에서 고역성분(리플부분)만을 통과시키도록 구성되고, 발진기(70)는 소정의 펄스폭으로 입력되는 클럭신호를 사용자가 원하는 펄스폭을 갖는 신호로 제공할 수 있도록 구성되어 후술할 출력신호발생기(150)내의 트랜지스터(Q3)의 (Q4)의 턴온기간을 자유롭게 조절하며, 직류레벨제어기(80)는 지수함수적인 특성을 갖고 인가되는 부하전압(Vload)에 대하여 지수함수적인(Exponential) 형태의 신호를 출력하도록 구성된다.
에러증폭기(90)는 고역통과필터(60)에서 출력되는 신호와 부하전압(Vload)을 합성한 신호(93)와 출력신호발생기(150)로부터 출력되는 신호(Vreg)에 리플리 포함되는 궤환되는 신호(92)에 대해 리플을 제거하고 소정의 이득으로 증폭한 에러신호를 출력하도록 구성된다. 비교기(100)는 직류레벨제어기(80)의 출력 및 에러증폭기(90)의 출력(91)을 합성한 신호와 톱니파발생기(160)로부터 출력되는 신호(Vs)를 비교하여 로직 '하이' 또는 로직 '로우'를 출력하도록 구성된다. S/R 플립플롭(110)은 발진기(70)의 출력단에 세트단자(S)로 접속하고 비교기(100)의 출력단을 리셋단자(R)에 접속하여 입력되는 신호를 소정의 시간동안 래치(latch)하도록 구성된다. NOR 게이트(120)는 발진기(70)로부터 출력된 신호(72)와 S/R 플립플롭(110)으로부터 출력되는 신호(Q') 모두 로직'로우'로 입력될 때 로직 하이를 출력하도록 구성된다.
출력구동기(130)는 NOR 게이트(120)로부터 출력되는 신호에 따라 출력신호발생기(150) 및 톱니파발생기(160)를 구동시키도록 구성된다. 출력신호발생기(150)는 제1도에 도시된 출력신호발생기(150)와 같이 2개의 트랜지스터(Q3, Q4), 코일(L2), 저항(R2), 다이오드(D2), 커패시턴스(C2)로 구성된다. 톱니파발생기(160)는 출력구동기(130)로부터 출력되는 신호에 의하여 온/오프상태가 제어되는 트랜지스터(Q5), 출력신호 발생기(150)에서 출력되는 전류량을 감지하기 위한 센서저항(Rs), 저역필터 역할을 하기 위한 저항(R3)과 커패시턴스(C3)로 구성된다.
제3도는 제2도에 도시된 각 부의 동작타이밍도이다.
그러면 제2도 및 제3도를 참조하여 본 실시예에 따른 스위칭 레귤레이터의 동작을 상세하게 설명하기로 한다.
우선, 본 스위칭 레귤레이터는 발진기(70)의 출력(72, 제3도의 Vo)이 로직 하이에서 로직 로우로 떨어지는 순간부터 준비상태가 된다.
초기상태에서 소정의 전원을 인가하면 스위칭 레귤레이터의 출력전압(Vreg)은 제3도에 도시된 바와 같이 로직 '하이'가 된다. 로직 '하이'의 출력전압(Vreg)은 캐패시터(C2)에 의해 리플신호가 포함되어 (92)라인을 통해 에러증폭기(90)의 비반전단자(+)로 전송된다.
에러증폭기(90)는 반전단자(-)로 인가되는 고역통과필터(60)에서 출력되는 신호와 제3도에 도시된 바와 같이 인가되는 부하전압(Vload)을 합성한 신호와 비반전단자(+)로 전송되는 출력전압(Vreg)에 대한 리플을 제거하고 소정의 이득으로 증폭하여 제3도에 도시된 Eo와 같이 로직 '하이'의 에러신호를 출력한다. 출력된 신호는 비교기(100)의 반전단자(-)로 전송된다.
이때 에러증폭기(90)에서 출력되는 신호는 직류레벨 제어기(80)에서 출력되는 신호에 의하여 항상 일정하도록 제어된다. 즉 직류레벨제어기(80)는 로그(Log)함수 형태를 갖는 부하전압(Vlold)에 대하여 지수함수적(Exponental)인 형태의 신호를 출력함으로써 에러증폭기(90)의 출력이 선형특성(Linear)을 갖도록 하여 톱니파발생기(160)에서 제공되는 Vs와 부하전압(Vload)이 임의의 구간에서 미스매칭(Mismatching) 현상이 발생되는 것을 보상해 준다.
비교기(100)는 (-)입력단자로 인가되는 에러증폭기(90)의 출력신호와 라인(140)을 통해 (+)입력단자로 인가되는 톱니파발생기(160)의 출력신호인 센싱전압(제3도에 도시된 바와 같은 파형특성을 갖는 Vs)을 비교한다. 이 때 센싱전압(Vs)은 출력신호발생기(150) 내의 부하요소의 변화에 따라 변하는 코일(L2)의 전류(IL)를 감지하는 센싱저항(Rs)에 걸리는 전압이다. 비교기(100)의 비교결과는 제3도의 Co와 같이 Eo가 로직 '하이'이고, 부하전류(IL)에 따른 (Vs)에 전압이 제3도에 도시된 바와 같은 톱니파의 형태로 출력될 때 로직 '로우'로 출력된다. 출력된 신호는 S/R 플립플롭(110)의 리셋단자(R)로 전송된다.
S/R 플립플롭(110)은 발진기(70)의 출력신호를 세트단자(S)의 입력신호로 하고, 비교기(100)로부터 출력되는 신호를 리셋단자(R)의 입력신호로 하여 제3도에 도시된 바와 같은 (Q')신호를 출력하는데 발진기(70)에서 출력되는 신호가 제3도에 도시된 바와 같이 일정한 주기로 전송될 때 비교기(100)에서 전송되는 신호가 로직 '로우'이면 출력신호(Q')는 제3도에 도시된 바와 같이 로직 '로우'로 출력된다. 출력된 신호는 NOR게이트(120)의 일측 입력단으로 전송된다.
NOR 게이트(120)는 발진기(70)의 출력신호(Vo)와 S/R 플립플롭(110)의 출력신호(Q')를 부논리합하여 출력한다. 따라서 S/R 플립플롭(110)의 출력신호(Q')가 제3도에 도시된 바와 같이 로직 '로우'일 때 NOR 게이트(120)는 발진기(70)에서 전송되는 신호에 의하여 영향을 받는 주기를 갖는 신호를 출력한다. 예를 들어 발진기(70)에서 전송되는 Vo 신호가 로직 '하이'인 구간에서는 로직 '로우'신호를 출력하고, Vo가 로직 '로우'인 구간에서는 로직 '하이'신호를 출력한다. NOR 게이트(120)에서 출력된 신호는 출력구동기(130)로 전송된다.
출력구동기(130)는 NOR 게이트(120)에서 전송되는 신호에 의하여 출력신호 발생기(150) 내의 스위칭용 트랜지스터(Q3)의 턴온/턴오프 상태를 제어하고, 톱니파발생기(160) 내의 트랜지스터(Q5)의 턴온/턴오프상태를 제어한다. 이 때 출력구동기(130)로부터 트랜지스터(Q3)와 트랜지스터(Q5)로 전송되는 신호는 상호배타적인 관계를 갖는다. 따라서 트랜지스터(Q3)가 온상태가 되면 트랜지스터(Q5)는 오프상태가 된다.
출력구동기(130)에 의하여 턴온상태가 되면, 트랜지스터(Q3)의 듀티(duty)는 거의 100%를 유지하면서 레귤레이터전압(Vreg)을 음(negative)방향으로 부하전압(Volad)(93)까지 이르도록 한다(제3도의 Vreg와 Vload 간의 관계 참조).
톱니파발생기(160) 내의 부호(141)의 센싱전압(Vs)은 코일(L2)이 트랜지스터(Q3)의 턴 온 및 턴 오프에 따라 충전 및 방전하므로 코일(L2)이 충전하는 동안에는 일정한 기울기로 증가하고, 방전동안에는 다이오드(D2)를 통해 방전하므로 결국 톱니파(sawtooth)를 발생하게 된다.이 때 트랜지스터(Q5)는 트랜지스터(Q3, Q4)오프시 오프상태가 바르게 이루어지도록 턴온시간이 제어된다. 이와 같은 트랜지스터(Q5)의 턴온 동작에 의하여 출력신호발생기(150) 내의 VD 노드에 걸리는 펄스의 라이징시간(Rising Time)을 줄여 부하전압(Vreg)에 대한 응답속도를 향상시킬 수 있다.
또한 비교기(100)의 비반전단자(+)와 음전원(-48V)(본 발명의 바람직한 실시예에서는 전원을 -48V로 사용함) 사이에 저항(R3)과 캐패시터(C3)로 구성되는 저역통과필터에 의해 트랜지스터(Q4)의 턴온시에 잡음에 의하여 발생될 수 있는 파형의 왜곡현상을 제거하여 상기 비교기(100)의 비반전단자(+)로 궤환하므로 잡음면역성을 향상시킨 효과도 있다.
또한, 레귤레이터전압(Vreg)(92)과 부하전압(Vload)(93)이 일치하게 되면, 가변전류소스(81)를 제어하는 직류전압제어기(80)의 출력과 에러증폭기(90)의 출력이 혼합되어, 부호(91)에서의 전압은 최대 톱니파진폭이내에서 제3도에 도시된 '안정상태'와 같이 일정한 레벨을 유지하게 된다. 이에 따라 비교기(100)는 센싱저항(Rs)으로부터 궤환되는 톱니파신호(Vs)와 에러증폭기(91)의 출력신호를 비교하여 그 출력을 S/R 플립플롭(110)의 리셋단자(R)로 인가한다. 이 때 S/R 플립플롭(110)의 세트단자(S)로 입력되는 신호는 제3도의 파형 Vo에서 보는 바와 같이 로직 '로우'상태이고, 리셋단자(R)로는 일정한 듀티를 갖는 펄스가 입력된다.
또한 부호(140)가 부호(91)과 만나는 순간에 리셋단자(R)의 레벨이 로직 '하이'가 되어 S/R 플립플롭(110)의 출력(Q')의 로직 '하이'가 된다. 따라서, 다음의 NOR 게이트(120)는 로직 '로우'가 되고, 결국 트랜지스터(Q3) 및 (Q4)는 턴 오프가 된다. 이후에 발진기(70)의 출력(72)이 로직 '하이'가 되는 순간에 S/R 플립플롭(110)의 출력(Q')은 로직 '로우'가 되고, 발진기(70)의 출력(72)이 다시 로직 '로우'로 떨어지는 순간부터 트랜지스터(Q3) 및 (Q4)는 턴 온되어 코일(L2)의 충전과 함께 부호(141)의 전압(Vs)이 점점 증가하게 된다.
따라서, 트랜지스터(Q3) 및 (Q4)의 턴온 시간을 발진기(70)의 출력(72)이 로직 '하이'에서 로직 '로우'로 떨어지는 순간부터 에러증폭기(90)의 출력(91)과 부호(140)의 신호가 만나는 순간까지가 되고, 그 주파수가 바로 클럭주파수(clock frequency)가 된다.
이상, 상술한 바와 같이 본 발명은 통화량이나 통화거리 등의 부하요소에 따라 가변되는 부하전압(Vload)에 대한 변화분을 반영시킨 전압(Vreg)을 출력하는 스위칭 레귤레이터에 있어서 출력전압 뿐 아니라 센싱저항(Rs)을 이용하여 출력전류를 감지하여 각각 별도의 궤환 루프를 궤환시켜 이용함으로써, 스위칭 레귤레이터의 출력전압(Vreg)이 빠른 시간내에 안정된 상태로 출력될 수 있도록 응답속도면을 개선한 효과가 있고, 궤환되는 출력전류 제공시 상술한 바와 같이 저역필터를 이용하여 잡음 면역성을 향상시키는 효과가 있다.

Claims (4)

  1. 부하에 따라 가변되는 부하전압(Vload)에 응답하여 부하전압의 변화분을 반영한 소정의 출력전압(Vreg)을 출력하기 위하여, 트랜지스터(Q3, Q4)를 포함하도록 구성되어 상기 출력전압(Vreg)를 발생하는 출력신호발생기(150) 및 상기 부하전압(Vload)과 상기 출력신호발생기(150)에서 출력되는 출력전압(Vreg)에 대한 에러신호를 출력하는 에러증폭기(90)를 포함하는 스위칭 레귤레이터에 있어서, 인가되는 상기 부하 전압(Vload)을 지함수적인 형태로 변환하여 출력하여 상기 에러증폭기(90)의 출력(Eo)특성을 선형적으로 제어하기 위한 직류레벨제어기(80)와; 상기 출력신호발생기(150)에서 출력되는 전류량을 감지하는 센서저항(Rs)을 구비하고 상기 센서저항(Rs)에 의하여 감지된 전류량에 따른 톱니파신호(Vs)를 발생하는 톱니파발생기(160) ; 상기 직류레벨제어기(80)에 의하여 선형적으로 제어된 상기 에러증폭기(90)의 출력(Eo)과 상기 톱니파발생기(150)에서 출력되는 톱니파신호(Vs)를 비교하는 비교기(100) ; 인가되는 클럭신호에 대하여 일정한 듀티비를 갖는 신호를 발생하기 위한 발진기(70) ; 상기 발진기(70)로부터 출력되는 신호(72, Vo)와 상기 비교기(100)로부터 출력되는 신호를 소정의 시간동안 래치하는 수단(110); 상기 발진기(70)로부터 출력되는 신호(72)와 상기 래치수단(110)으로부터 출력되는 신호(Q')를 부정논리합하기 위한 논리소자(120) ; 및 상기 부정 논리합소자(120)로부터 출력되는 신호에 의하여 상기 출력신호발생기(150)와 상기 톱니파발생기(150)에 대한 펄스폭변조가 이루어지도록 구동하는 출력구동기(130)를 포함하는 것을 특징으로 하는 교환기 가입자회로에 있어서 스위칭 레귤레이터.
  2. 제1항에 있어서, 상기 부하전압(Vload)과 상기 톱니파신호(Vs)의 변환율이 일치되도록 상기 에러증폭기(90)의 출력라인과 상기 직류레벨제어계(80) 사이에 가변전류소스(variable current source)(81)를 더 구비하는 것을 특징으로 하는 교환기 가입자회로에 있어서 스위칭 레귤레이터.
  3. 제1항에 있어서, 상기 래치수단(110)은, 세트/리세트(S/R) 플립플롭으로 구성되는 것을 특징으로 하는 교환기 가입자회로에 있어서 스위칭 레귤레이터.
  4. 제1항에 있어서, 상기 톱니파발생기(160)는, 상기 출력신호발생기(150)내의 트랜지스터(Q4)의 턴온시 발생되는 파형의 왜곡현상을 제거하기 위하여 저항(R3)와 커패시턴스(C3)로 구성된 저역통과필터와, 상기 출력구동기(130)에 의해 제어되어 상기 트랜지스터들(Q3, Q4)의 턴오프시 오프시간을 줄이기 위하여 상기 트랜지스터(Q3)의 에미터단과 상기 트랜지스터(Q4)의 베이스단 사이에 콜렉터단을 접속한 트랜지스터(Q5)를 더 포함하는 것을 특징으로 하는 교환기 가입자회로에 있어서 스위칭 레귤레이터.
KR1019930004668A 1993-03-25 1993-03-25 교환기 가입자회로에 있어서 스위칭 레귤레이터 KR960007571B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930004668A KR960007571B1 (ko) 1993-03-25 1993-03-25 교환기 가입자회로에 있어서 스위칭 레귤레이터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930004668A KR960007571B1 (ko) 1993-03-25 1993-03-25 교환기 가입자회로에 있어서 스위칭 레귤레이터

Publications (2)

Publication Number Publication Date
KR940023285A KR940023285A (ko) 1994-10-22
KR960007571B1 true KR960007571B1 (ko) 1996-06-05

Family

ID=19352743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930004668A KR960007571B1 (ko) 1993-03-25 1993-03-25 교환기 가입자회로에 있어서 스위칭 레귤레이터

Country Status (1)

Country Link
KR (1) KR960007571B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100290893B1 (ko) * 1998-01-26 2001-06-01 김영환 비교기

Also Published As

Publication number Publication date
KR940023285A (ko) 1994-10-22

Similar Documents

Publication Publication Date Title
US3436563A (en) Pulse driver with linear current rise
US4618812A (en) Direct current power control on selectable voltage step-up and step-down
USRE37609E1 (en) Voltage regulator that operates in either PWM or PFM mode
US4825144A (en) Dual channel current mode switching regulator
US4553082A (en) Transformerless drive circuit for field-effect transistors
US5045800A (en) Pulse width modulator control circuit
US10411598B2 (en) Systems and methods for adjusting one or more thresholds in power converters
EP0055941A1 (en) Inverter power supply capable of operation at high frequencies
US5914591A (en) Switching power supply
US5631810A (en) Control of switching devices in synchronized-rectification system
US3835368A (en) Voltage regulator for a direct current power supply
US20030169026A1 (en) PWM switching regulator and electronic apparatus
US5365181A (en) Frequency doubler having adaptive biasing
US5343084A (en) Variable level periodic excitation circuit for a capacitive load
US7002386B2 (en) Self-limiting pulse width modulation regulator
US4549151A (en) Pulse width modulator circuit with thermal breakdown prevention
EP0590666B1 (en) Switching boosting circuit
US5841297A (en) Circuit arrangement for driving an MOS field-effect transistor allocated to the supply circuit of an electrical load
US6100742A (en) Driver circuit for slope-controlled pulse switching of a load
US4742316A (en) Pulse-width modulator
KR960007571B1 (ko) 교환기 가입자회로에 있어서 스위칭 레귤레이터
EP0662747A2 (en) A DC/DC converter for outputting multiple signals
US4789818A (en) DC voltage converter
JPH04222457A (ja) スイッチングコンバータ
US11888394B2 (en) High-efficiency pulse width modulation for switching power converters

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070514

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee