JP3905076B2

JP3905076B2 - 電源装置

Info

Publication number: JP3905076B2
Application number: JP2003392461A
Authority: JP
Inventors: 伸一郎片岡
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2003-11-21
Filing date: 2003-11-21
Publication date: 2007-04-18
Anticipated expiration: 2023-11-21
Also published as: JP2005160163A

Description

本発明は、電池を使用するポータブル機器などの電源装置において、過電流保護動作時や電池切れ時に２次側出力電圧が本来の設定電圧よりも低い中間電圧にロックすることを防止する電源装置に関するものである。

従来のこの種の電源装置は、図３に示したように構成されている。図３において、１は電源電圧供給源、２，３，４，５，６はコンデンサ、７，８はコイル、９，１０，１１は抵抗、１２，１３，１４はダイオード、１５，１６，１７，１８，１９はＮチャネルＭＯＳトランジスタ、２０，２１，２２は基準電圧源、２３，２４，２５，２６は比較器、２７は増幅器、２８は第１の三角波発生回路、２９は第２の三角波発生回路、３０は同期クロック発生回路、３１は第１の制御回路、３２はパルス発生回路、３４は負荷回路、３５，３６は切換え回路、３７は第２の制御回路、３８はＡＮＤ回路、３９，４０，４１はＮＯＲ回路、Ｖａ，Ｖｂ，Ｖｃ，Ｖｄ，Ｖｇ，Ｖｈ，Ｖｉ，Ｖｌ，Ｖｍ，Ｖｏ，Ｖｐ，Ｖｑ，Ｖｒ，Ｖｓ，Ｖｕ，Ｖｖ，Ｖｗ，Ｖｘ，Ｖｙは各端子の信号、４２は信号Ｖｂを電源とする回路、４３は信号Ｖｃを電源とする回路、４４は信号Ｖａを電源とする回路、４５は第１の検出回路、４６は第２の検出回路、４７は第３の検出回路、４８は定電流源、４９は過電流検出回路、５０は論理回路である。

また、図４は従来の電源装置における過電流検出回路の動作時のタイミングチャート、図５は従来の電源装置の第２の制御回路における信号Ｖｉと信号Ｖｐが交差する場合のタイミングチャート、図６は従来の電源装置の第２の制御回路における信号Ｖｉと信号Ｖｑが交差する場合のタイミングチャートを示す図である。

以上のように構成された従来の電源装置の動作を図３を参照しながら図４，図５，図６に示すタイミングチャートに基づいて説明する。また、図４に示すｔ１は、電源電圧供給源１の電圧が低下し信号Ｖｂの昇圧能力がなくなったり、信号Ｖｂから過電流が引かれたりする開始時間である。

まず、切換え回路３６により信号Ｖｓが信号Ｖａ側に接続された状態では、パルス発生回路３２からの信号は出力されず、信号Ｖｄは「ＨＩ」状態になるよう構成し、信号Ｖｃには第１の制御回路３１に基づく電圧（例えば、６Ｖ）は発生せず（ＮチャネルＭＯＳトランジスタ１７のゲートは「ＬＯ」状態）、第３の検出回路４７での設定電圧（例えば、４Ｖ）以下では、信号Ｖｍは「ＬＯ」状態となるように構成することで、ＡＮＤ回路から出力の信号Ｖｗも「ＬＯ」状態になり、ＮチャネルＭＯＳトランジスタ１５は遮断状態になり、信号Ｖｂの電圧は上昇しない。

次に、切換え回路３６により切換え信号Ｖｓを接地状態にすると、パルス発生回路３２から信号Ｖｄに一定デューティのパルスが出力され、信号Ｖｃには第１の制御回路３１に基づく電圧（例えば、６Ｖ）が発生し、信号Ｖｃが第３の検出回路４７での設定電圧（例えば、４Ｖ）以上になった時点で、信号Ｖｍは「ＨＩ」状態に切り換わる。そして、信号Ｖｂが第１の検出回路４５の設定電圧（例えば、１.８Ｖ）以下では、信号Ｖｇは「ＨＩ」状態になる構成とすることで信号Ｖｈは「ＬＯ」状態となり、信号Ｖｂが第２の検出回路４６の設定電圧（例えば、１.５Ｖ）以下あるいは信号Ｖｉが基準電圧源２０より低い状態では信号Ｖｕは「ＬＯ」状態となるため、信号Ｖｙ，Ｖｗは「ＨＩ」状態でＮチャネルＭＯＳトランジスタ１５は導通状態となり、信号Ｖｇが「ＨＩ」状態では切換え回路３５の出力信号Ｖｖには信号Ｖｘが出力される構成とすることで、信号Ｖｖには信号Ｖｄの反転信号が出力され、信号Ｖｂの電圧は上昇する。この際、信号Ｖｄのパルスデューティは、信号Ｖｂを第１の検出回路４５の設定電圧（例えば、１.８Ｖ）以上に昇圧できるように設定する。

そして、信号Ｖｂが第１の検出回路４５での設定電圧（例えば、１.８Ｖ）に達した時点で、信号Ｖｇは「ＬＯ」状態に切り換わり、信号Ｖｉが基準電圧源２０より低い状態では信号Ｖｕは「ＬＯ」状態のため、信号Ｖｙ，Ｖｗには信号Ｖｏが出力され、また、切換え回路３５の出力信号Ｖｖも信号Ｖｌに切り換わる。

そして、このモードにおいて、図５に示すように信号Ｖｉが信号Ｖｐと交差する領域にある場合は信号Ｖｗに信号Ｖｉの電圧に応じたデューティのパルスが入力され（信号Ｖｉが低い程、信号Ｖｗの「ＨＩ」状態期間が短くなる）、信号Ｖｐと信号Ｖｑが図５のように最大レベルと最小レベルが接するように設定すれば、この場合、信号Ｖｖは常に「ＬＯ」状態となり、電源電圧供給源１から降圧動作により信号Ｖｂに電圧を発生する。抵抗９，１０の抵抗値をＲ９，Ｒ１０、基準電圧源２１の電圧をＶ２１とすると信号Ｖｂの電圧は（数１）のようになる。

同様に信号Ｖｉが信号Ｖｑと交差する領域にある場合は図６に示すように信号Ｖｖに信号Ｖｉの電圧に応じたデューティのパルスが入力され（信号Ｖｉが高い程、信号Ｖｖの「ＨＩ」状態期間が長くなる）、信号Ｖｗは「ＨＩ」状態となり、電源電圧供給源１から昇圧動作により信号Ｖｂに電圧を発生する。この場合も信号Ｖｂの電圧は（数１）の電圧となる。

なお、同期クロック発生回路３０は信号Ｖｐ、Ｖｑの周波数を設定するための同期クロック信号を出力するものである。また通常、基準電圧源２０の電圧は、信号ＶｑのＭＡＸレベルよりも若干高めに設定する。

次に、こうしたモードで、電源電圧供給源１の電圧が低下し、（数１）で設定した電圧まで信号Ｖｂの電圧を昇圧する能力がなくなったり、負荷回路３４などでの異常動作で信号Ｖｂから過電流が引かれると、信号Ｖｉの電圧は上昇し、信号Ｖｉが基準電圧２０より大きくなった時点から定電流源４８によりコンデンサ５に充電され（ただし、第２の検出回路４６の出力が「ＬＯ」状態時）、信号Ｖｒが基準電圧源２２の電圧（例えば、０.５Ｖ）より大きくなり、信号Ｖｕは「ＨＩ」状態に切り換わるが、信号Ｖｉが基準電圧２０より大きくなった時点から信号Ｖｕが「ＨＩ」状態に切り換わるまでの時間をｔ２とし、コンデンサ５の値をＣ５、定電流源４８の値をＩ４８、基準電圧源２２の値をＶ２２とすると時間ｔ２は（数２）のようになる。

そして、時間ｔ２後、信号Ｖｕが「ＨＩ」状態になることにより、増幅器２７の動作が停止し、信号Ｖｙ，Ｖｗは「ＬＯ」状態となるように構成することで、信号Ｖｂの昇圧動作は停止する。

なお、信号Ｖａなどに過電圧が入力されたりする他の異常時にも増幅器２７の動作を停止させ、信号Ｖｙ，Ｖｗを「ＬＯ」状態にし、信号Ｖｂの昇圧動作を停止させたい場合、該当する状況において、ＮチャネルＭＯＳトランジスタ１８，１９のゲートを「ＬＯ」に落とすなどして信号Ｖｒの電圧が上昇する構成にすればよい。
特開昭６２−２３３０６６号公報特開平１０−１２６９５８号公報

しかしながら、このような構成の電源装置では、切換え回路３６により信号Ｖｓが接地側に接続され、信号Ｖｂが（数１）で設定された電圧になっている状態から、電源電圧供給源１の電圧の低下により信号Ｖｂの昇圧能力がなくなったり、信号Ｖｂから過電流が引かれたりして、信号Ｖｉが基準電圧源２０より高くなり、信号Ｖｕが「ＨＩ」状態になった場合、増幅器２７の動作を停止させ、信号Ｖｗも「ＬＯ」状態になり、ＮチャネルＭＯＳトランジスタ１５は遮断状態になり、信号Ｖｂの電圧が低下していくが、信号Ｖｂが第１の検出回路４５で設定された電圧（例えば、１.８Ｖ）以下になると信号Ｖｇが「ＨＩ」状態になり、切換え回路３５の出力信号Ｖｖは信号Ｖｘへと切り換わり、さらに信号Ｖｂが第２の検出回路４６で設定された電圧（例えば、１.５Ｖ）まで低下するとＮチャネルＭＯＳトランジスタ１９が導通状態となり信号Ｖｕは「ＬＯ」状態へと切り換わる。

このため、信号Ｖｈは「ＬＯ」状態、信号Ｖｙ，Ｖｗは「ＨＩ」状態となり、ＮチャネルＭＯＳトランジスタ１５は導通状態となり、信号Ｖｖには信号Ｖｄの反転信号が入力されるため、信号Ｖｂの電圧を昇圧する状態となり、信号Ｖｂの電圧低下は止まる。このため、電源電圧供給源１の電圧が低下し信号Ｖｂの電圧の昇圧能力がなくなったり、信号Ｖｂから過電流が引かれると信号Ｖｂが（数１）で設定した電圧よりも低い中間電圧にロックしてしまい、信号Ｖｂに接続されるＤＳＰ（デジタル・シグナル・プロセッサ）などのデバイスが動作電圧範囲以下の供給電圧となり誤動作（暴走など）したり、また、過電流時に信号Ｖｂに電圧を発生したままであると発熱により、電源装置自体や使用するセットの破壊につながる。図４にはこのような場合を示しているが、実際には、時間ｔ１後の信号Ｖｂ，Ｖｕ，Ｖｒが「ＨＩ」状態の波形は発振気味の波形となる。

また、電源電圧供給源１の電圧の低下により信号Ｖｂの昇圧能力がなくなったり、信号Ｖｂから過電流が引かれたりして、信号Ｖｕが「ＨＩ」状態になり、信号Ｖｂの電圧が低下していくと、比較器２４の電源は信号Ｖｂでとっていることから信号Ｖｕの「ＨＩ」電圧も同時に低下するため、ＮＯＲ回路３９，４０の入力にて「ＨＩ」電圧として検出できなくなり、信号Ｖｂが第１の検出回路４５で設定された電圧（例えば、１.８Ｖ）以下での信号Ｖｇが「ＨＩ」状態においては、信号Ｖｖには信号Ｖｄの反転信号が入力され、信号Ｖｗは「ＨＩ」状態となり、信号Ｖｂの電圧低下が止まるモードも想定されるという問題があった。

本発明は、前記従来技術の問題を解決することに指向するものであり、電源電圧供給源１の電圧が低下し信号Ｖｂの電圧の昇圧能力がなくなったり、信号Ｖｂから過電流が引かれても、信号Ｖｂが中間電圧にロックすることなく、０Ｖまで低下させ、信号Ｖｂに接続されるデバイスが誤動作したり、発熱により電源装置自体や使用するセットが破壊しないようにする電源装置を提供することを目的としている。

この目的を達成するために、本発明に係る電源装置は、増幅器の出力電圧が所定電圧以上になると一定時間後に出力論理状態が切換わる過電流検出回路の出力をラッチ回路の他方の入力に接続し、電源電圧供給源から第１の制御回路に基づく電圧変換の出力端子となる第１の電圧出力端子の電圧を検出する第３の検出回路の出力をラッチ回路の一方の入力に接続して、第１の電圧出力端子の電圧が第３の検出回路で設定された電圧以上の状態で増幅器の出力電圧が所定電圧以上になり過電流検出回路の出力論理状態が切換わるとラッチ回路の出力論理状態が切換わり、増幅器の動作を停止し、パルス発生回路からの信号によるスイッチング素子群の駆動を禁止して、その状態を保持する構成とし、また、増幅器の出力電圧が所定電圧より小さい状態で第１の電圧出力端子の電圧が第３の検出回路で設定された電圧より小さくなり第３の検出回路の出力論理状態が切換わるとラッチ回路の出力論理状態が増幅器を動作可能状態及びパルス発生回路からの信号によるスイッチング素子群の駆動を可能状態へ切換える構成としたものである。

前記構成によれば、電源電圧供給源の電圧が低下し第２の電圧出力端子の電圧の昇圧能力がなくなったり、第２の電圧出力端子から過電流が引かれても、第２の電圧出力端子の電圧が中間電圧にロックすることなく、０Ｖまで低下し、第２の電圧出力端子に接続されるデバイスが誤動作したり、発熱により電源装置自体や使用するセットが破壊しない構成を実現することができる。

以上説明したように、本発明によれば、電源電圧供給源の電圧が低下し第２の電圧出力端子の電圧の昇圧能力がなくなったり、第２の電圧出力端子から過電流が引かれて過電流検出回路の出力論理状態が切換わった場合、第２の電圧出力端子の電圧が中間電圧にロックすることなく、０Ｖまで低下させることができ、第２の電圧出力端子に接続されるデバイスが誤動作したり、発熱により電源装置自体や使用するセットが破壊したりすることがない電源装置を構成することができるという効果を奏する。

以下、図面を参照して本発明における実施の形態を詳細に説明する。

図１は本発明の実施の形態における電源装置の概略構成を示す回路図である。ここで、前記従来例を示す図３において説明した構成部材に対応し実質的に同等の機能を有するものには同一の符号を付してこれを示す。

図１において、１は電源電圧供給源、２，３，４，５，６はコンデンサ、７，８はコイル、９，１０，１１は抵抗、１２，１３，１４はダイオード、１５，１６，１７，１８，１９はＮチャネルＭＯＳトランジスタ、２０，２１，２２は基準電圧源、２３，２４，２５，２６は比較器、２７は増幅器、２８は第１の三角波発生回路、２９は第２の三角波発生回路、３０は同期クロック発生回路、３１は第１の制御回路、３２はパルス発生回路、３３はラッチ回路、３４は負荷回路、３５，３６は切換え回路、３７は第２の制御回路、３８はＡＮＤ回路、３９，４０，４１はＮＯＲ回路、Ｖａ，Ｖｂ，Ｖｃ，Ｖｄ，Ｖｅ，Ｖｇ，Ｖｈ，Ｖｉ，Ｖｌ，Ｖｍ，Ｖｏ，Ｖｐ，Ｖｑ，Ｖｒ，Ｖｓ，Ｖｕ，Ｖｖ，Ｖｗ，Ｖｘ，Ｖｙは各端子の信号、４２は信号Ｖｂを電源とする回路、４３は信号Ｖｃを電源とする回路、４４は信号Ｖａを電源とする回路、４５は第１の検出回路、４６は第２の検出回路、４７は第３の検出回路、４８は定電流源、４９は過電流検出回路、５０は論理回路、８１はインバータ、８２，８３はＮＡＮＤ回路である。また、図２は本実施の形態の電源装置における過電流検出回路が動作する時のタイミングチャートを示す図である。

以上のように構成された本実施の形態における電源装置の動作を図１を参照しながら図２および図５に示す電源装置の第２の制御回路における信号Ｖｉと信号Ｖｐが交差する場合のタイミングチャート、図６に示す電源装置の第２の制御回路における信号Ｖｉと信号Ｖｑが交差する場合のタイミングチャートに基づいて説明する。また、図２に示すｔ１は、電源電圧供給源１の電圧が低下し信号Ｖｂの昇圧能力がなくなったり、信号Ｖｂから過電流が引かれたりする開始時間を示す。

まず、切換え回路３６により信号Ｖｓが信号Ｖａ側に接続された状態では、パルス発生回路３２からの信号は出力されず、信号Ｖｄは「ＨＩ」状態になるよう構成し、信号Ｖｃには第１の制御回路３１に基づく電圧（例えば、６Ｖ）は発生せず（ＮチャネルＭＯＳトランジスタ１７のゲートは「ＬＯ」状態）、信号Ｖｃが第３の検出回路４７での設定電圧（例えば、４Ｖ）以下では、信号Ｖｍは「ＬＯ」状態となるように構成することで信号Ｖｗも「ＬＯ」状態になり、ＮチャネルＭＯＳトランジスタ１５は遮断状態になり、信号Ｖｂの電圧は上昇しない。

この時、信号Ｖｃは第３の検出回路４７での設定電圧以下のため、信号Ｖｍは「ＬＯ」状態で、また、信号Ｖｂの電圧は発生していないため信号Ｖｕは「ＬＯ」状態であり、ラッチ回路３３は初期化され、信号Ｖｅは「ＬＯ」状態となっている。

次に、切換え回路３６により切換え信号Ｖｓを信号Ｖａ側から接地状態に切り換えると、パルス発生回路３２から信号Ｖｄに一定デューティのパルスが出力され、信号Ｖｃには第１の制御回路３１に基づく電圧（例えば、６Ｖ）が発生し、信号Ｖｃが第３の検出回路４７での設定電圧（例えば、４Ｖ）以上になった時点で、信号Ｖｍは「ＨＩ」状態に切り換わる。そして、信号Ｖｂが第１の検出回路４５の設定電圧（例えば、１.８Ｖ）以下では、信号Ｖｇは「ＨＩ」状態になる構成とすることで信号Ｖｈは「ＬＯ」状態となり、信号Ｖｂが第２の検出回路４６の設定電圧（例えば１.５Ｖ）以下あるいは信号Ｖｉが基準電圧源２０より低い状態では信号Ｖｕは「ＬＯ」状態を保持するため、ラッチ回路３３の出力となる信号Ｖｅは「ＬＯ」状態を保持し、信号Ｖｙ,Ｖｗは「ＨＩ」状態でＮチャネルＭＯＳトランジスタ１５は導通状態となり、信号Ｖｇが「ＨＩ」状態では切換え回路３５の出力信号Ｖｖには信号Ｖｘが出力される構成とすることで、信号Ｖｖには信号Ｖｄの反転信号が出力され、信号Ｖｂの電圧は上昇する。この際、信号Ｖｄのパルスデューティは、信号Ｖｂを第１の検出回路４５の設定電圧（例えば、１.８Ｖ）以上に昇圧できるように設定する。

そして、信号Ｖｂが第１の検出回路４５での設定電圧（例えば、１.８Ｖ）に達した時点で、信号Ｖｇは「ＬＯ」状態に切り換わり、信号Ｖｉが基準電圧源２０より低い状態では信号Ｖｕは「ＬＯ」状態を保持するため、ラッチ回路３３の出力となる信号Ｖｅは「ＬＯ」状態を保持し、信号Ｖｙ，Ｖｗには信号Ｖｏが出力され、また、切換え回路３５の出力信号Ｖｖも信号Ｖｌに切り換わる。

そして、このモードにおいて、図５に示すように信号Ｖｉが信号Ｖｐと交差する領域にある場合は信号Ｖｗに信号Ｖｉの電圧に応じたデューティのパルスが入力され（信号Ｖｉが低い程、信号Ｖｗの「ＨＩ」状態期間が短くなる）、信号Ｖｐと信号Ｖｑが図５のように最大レベルと最小レベルが接するように設定すれば、この場合、信号Ｖｖは常に「ＬＯ」状態となり、電源電圧供給源１から降圧動作により信号Ｖｂに電圧を発生する。抵抗９，１０の抵抗値をＲ９，Ｒ１０、基準電圧源２１の電圧をＶ２１とすると信号Ｖｂの電圧は（数３）のようになる。

同様に信号Ｖｉが信号Ｖｑと交差する領域にある場合は信号Ｖｖに信号Ｖｉの電圧に応じたデューティのパルスが入力され（信号Ｖｉが高い程、信号Ｖｖの「ＨＩ」状態期間が長くなる）、信号Ｖｖは「ＨＩ」状態となり、電源電圧供給源１から昇圧動作により信号Ｖｂに電圧を発生する。この場合も信号Ｖｂの電圧は（数３）の電圧となる。

なお、同期クロック発生回路３０は信号Ｖｐ，Ｖｑの周波数を設定するための同期クロック信号を出力するものであり、これに基づき第１，第２の三角波発生回路２８，２９により増幅器２７の出力電圧に応じたパルス幅変換（ＰＷＭ変換）出力する。また通常、基準電圧源２０の電圧は、信号ＶｑのＭＡＸレベルよりも若干高めに設定する。

次に、こうしたモードで、電源電圧供給源１の電圧が低下し、（数３）で設定した電圧まで信号Ｖｂの電圧を昇圧する能力がなくなったり、負荷回路３４などでの異常動作で信号Ｖｂから過電流が引かれると、信号Ｖｉの電圧は上昇し、信号Ｖｉが基準電圧２０より大きくなった時点から定電流源４８によりコンデンサ５に充電され始め（ただし、第２の検出回路４６の出力が「ＬＯ」状態時）、信号Ｖｒが基準電圧源２２の電圧（例えば、０.５Ｖ）より大きくなり、信号Ｖｕが「ＨＩ」状態に切り換わるが、信号Ｖｉが基準電圧２０より大きくなった時点から信号Ｖｕが「ＨＩ」状態に切り換わる迄の時間をｔ２とし、コンデンサ５の値をＣ５、定電流源４８の値をＩ４８、基準電圧源２２の値をＶ２２とすると時間ｔ２は（数４）のようになる。

そして、時間ｔ２後、信号Ｖｕが「ＬＯ」状態から「ＨＩ」状態に切り換わることにより、この時、信号Ｖｍは「ＨＩ」状態にあるため、ラッチ回路３３の出力となる信号Ｖｅは「ＬＯ」状態から「ＨＩ」状態に切り換わり、増幅器２７の動作を停止し、信号Ｖｙ，Ｖｗは「ＬＯ」状態となり、信号Ｖｂの昇圧動作は停止する。

そして、信号Ｖｂの電圧が低下し、第２の検出回路４６での設定電圧以下になって信号Ｖｕが「ＬＯ」状態になってもラッチ回路３３の出力となる信号Ｖｅは「ＨＩ」状態を保持するため、信号Ｖｂは０Ｖ近辺まで低下する。

また、電源電圧供給源１の電圧の低下により信号Ｖｂの昇圧能力がなくなったり、信号Ｖｂから過電流が引かれたりして、信号Ｖｕが「ＨＩ」状態になり、信号Ｖｂの電圧が低下していくと、比較器２４の電源は信号Ｖｂでとっているので信号Ｖｕの「ＨＩ」電圧も同時に低下するが、電源を信号Ｖａとしたラッチ回路３３の出力となる信号Ｖｅは「ＨＩ」状態を保持するため、信号Ｖｂは０Ｖ近辺まで低下する。

また、信号Ｖｅの「ＨＩ」状態を解除するには、切換え回路３６により信号Ｖｓを信号Ｖａ側に切り換えるか、あるいは、電源電圧供給源１を一旦０Ｖに落とす（電源電圧供給源１を外す）と、信号Ｖｃの電圧が第３の検出回路４７での設定電圧以下になることで信号Ｖｍが「ＬＯ」状態になり、ラッチ回路３３の出力信号Ｖｅは「ＬＯ」状態になる（信号Ｖｂが０Ｖ時は信号Ｖｕは「ＬＯ」状態のため）。

なお、信号Ｖａなどに過電圧が入力されたりするなどの他の異常時にも増幅器２７の動作を停止させ、信号Ｖｙ，Ｖｗを「ＬＯ」状態にし、信号Ｖｂの昇圧動作を停止させ、０Ｖ近辺まで低下させたい場合、該当する状況において、ＮチャネルＭＯＳトランジスタ１８，１９のゲートを「ＬＯ」に落とすなどして信号Ｖｒの電圧が上昇する構成にすればよい。

以上のように本実施の形態によれば、比較器２４の出力信号Ｖｕをラッチ回路３３の一方の入力に入力し、ラッチ回路３３の他方の入力に第３の検出回路４７の出力信号Ｖｍを入力して、ラッチ回路３３の出力信号Ｖｅにより、増幅器２７の動作・停止状態を制御し、また、ＮＯＲ回路３９，４０の入力とすることで、電源電圧供給源１の電圧の低下により信号Ｖｂの昇圧能力がなくなったり、信号Ｖｂから過電流が引かれたりして、信号Ｖｍが「ＨＩ」状態時に信号Ｖｕが「ＨＩ」状態に一旦なると信号Ｖｅは「ＨＩ」状態を保持することによって、信号Ｖｂの電圧は（数３）で設定された電圧より低い中間電圧でロックすることなく０Ｖ近辺まで落とすことができる。

本発明に係る電源装置は、電源電圧供給源の電圧が低下し第２の電圧出力端子の電圧の昇圧能力がなくなったり、第２の電圧出力端子から過電流が引かれて過電流検出回路の出力論理状態が切換わった場合、第２の電圧出力端子の電圧が中間電圧にロックすることなく、０Ｖまで低下させて第２の電圧出力端子に接続されるデバイスが誤動作を防ぎ、電池を使用するポータブル機器などの電源装置に用いて有用である。

本発明の実施の形態における電源装置の概略構成を示す回路図本発明の実施の形態の電源装置における過電流検出回路の動作時のタイミングチャート従来の電源装置の概略構成を示す回路図従来の電源装置における過電流検出回路が動作時のタイミングチャート。電源装置の第２の制御回路における信号Ｖｉと信号Ｖｐが交差する場合のタイミングチャート電源装置の第２の制御回路における信号Ｖｉと信号Ｖｑが交差する場合のタイミングチャート

符号の説明

１電源電圧供給源
２，３，４，５，６コンデンサ
７，８コイル
９，１０，１１抵抗
１２，１３，１４ダイオード
１５，１６，１７，１８，１９ＮチャネルＭＯＳトランジスタ
２０，２１，２２基準電圧源
２３，２４，２５，２６比較器
２７増幅器
２８第１の三角波発生回路
２９第２の三角波発生回路
３０同期クロック発生回路
３１第１の制御回路
３２パルス発生回路
３３ラッチ回路
３４負荷回路
３５，３６切換え回路
３７第２の制御回路
３８ＡＮＤ回路
３９，４０，４１ＮＯＲ回路
４２信号Ｖｂを電源とする回路
４３信号Ｖｃを電源とする回路
４４信号Ｖａを電源とする回路
４５第１の検出回路
４６第２の検出回路
４７第３の検出回路
４８定電流源
４９過電流検出回路
５０論理回路
８１インバータ
８２，８３ＮＡＮＤ回路

Claims

電源電圧供給源と、第１の制御回路と、前記電源電圧供給源から前記第１の制御回路に基づき電圧変換される第１の電圧出力端子と、第２の制御回路と、前記電源電圧供給源から電圧変換される第２の電圧出力端子と、パルス発生回路と、ラッチ回路と、前記第２の電圧出力端子の第１の基準電圧を検出する第１の検出回路と、前記第２の電圧出力端子の第２の基準電圧を検出する第２の検出回路と、前記電源電圧供給源から前記第２の電圧出力端子への電圧変換を行うための少なくとも１つ以上のトランジスタで構成されたスイッチング素子群と、前記パルス発生回路からの出力信号と前記第２の制御回路からの出力信号を入力とし、前記第２の電圧出力端子が前記第１の基準電圧以下では前記パルス発生回路からの出力信号により、前記第２の電圧出力端子が前記第１の基準電圧より大きければ前記第２の制御回路からの出力信号により前記スイッチング素子群を駆動するように切換える論理回路と、前記第１の電圧出力端子の第３の基準電圧を検出する第３の検出回路と、前記第２の電圧出力端子が前記第２の基準電圧以上の条件下にて増幅器の出力電圧が所定電圧以上になると一定時間後に出力論理状態が切り換わる過電流検出回路とを有し、
前記第２の制御回路が一方の入力に基準電圧を、他方の入力に前記第２の電圧出力端子からのフィードバック電圧を入力した前記増幅器および前記増幅器の出力電圧に応じてパルス幅変換出力する回路により構成され、前記ラッチ回路の一方の入力には前記第３の検出回路の出力を、他方の入力には前記過電流検出回路の出力を入力し、前記第１の電圧出力端子の電圧が前記第３の基準電圧以上の状態で前記増幅器の出力が所定電圧以上になると一定時間後に前記ラッチ回路の出力論理状態が切り換わり、前記増幅器の動作の停止および前記パルス発生回路からの出力信号による前記スイッチング素子群の駆動を禁止し、また、前記増幅器の出力電圧が所定電圧より小さい状態を示す前記過電流検出回路の出力論理状態にて前記第１の電圧出力端子の電圧が前記第３の基準電圧より小さくなると前記ラッチ回路の出力論理状態が前記増幅器を動作可能状態および前記パルス発生回路からの信号による前記スイッチング素子群の駆動を可能状態へ切換えることを特徴とする電源装置。