JP2009016997A - スイッチング回路 - Google Patents
スイッチング回路 Download PDFInfo
- Publication number
- JP2009016997A JP2009016997A JP2007174004A JP2007174004A JP2009016997A JP 2009016997 A JP2009016997 A JP 2009016997A JP 2007174004 A JP2007174004 A JP 2007174004A JP 2007174004 A JP2007174004 A JP 2007174004A JP 2009016997 A JP2009016997 A JP 2009016997A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- feedback
- switching element
- circuit
- switching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
【課題】 コストを抑制しつつ、フィードバックにより波形生成を安定させ、良好なノイズ特性と損失特性を実現することができるスイッチング回路を提供すること。
【解決手段】 規範電圧波形追従駆動部4によりスイッチング素子44を駆動して負荷を作動させるスイッチング回路1において、規範電圧波形追従駆動部4へ入力する信号波形を、予めノイズ特性と損失特性を設定した波形にして出力する規範電圧波形生成部3を備え、規範電圧波形追従駆動部4は、カレントミラーの回路構成によりフィードバックの差動処理を行う比較部41を備えた。
【選択図】 図1
【解決手段】 規範電圧波形追従駆動部4によりスイッチング素子44を駆動して負荷を作動させるスイッチング回路1において、規範電圧波形追従駆動部4へ入力する信号波形を、予めノイズ特性と損失特性を設定した波形にして出力する規範電圧波形生成部3を備え、規範電圧波形追従駆動部4は、カレントミラーの回路構成によりフィードバックの差動処理を行う比較部41を備えた。
【選択図】 図1
Description
本発明は、スイッチング回路の技術分野に属する。
従来のスイッチング回路では、電界効果型出力トランジスタのゲート電圧をフィードバックしている(例えば、特許文献1参照。)。
特開2005−218068号公報(第2−7頁、全図)
しかしながら、従来のスイッチング回路にあっては、コストの抑制と波形生成の安定、ノイズ特性、損失特性が充分ではなかった。
本発明は、上記問題点に着目してなされたもので、その目的とするところは、コストを抑制しつつ、フィードバックにより波形生成を安定させ、良好なノイズ特性と損失特性を実現することができるスイッチング回路を提供することにある。
上記目的を達成するため、本発明では、フィードバック構成部によりスイッチング素子を駆動して負荷を作動させるスイッチング回路において、前記フィードバック構成部へ入力する信号波形を、予めノイズ特性と損失特性を設定した波形にして出力する規範電圧波形生成手段を備え、前記フィードバック構成部は、カレントミラーの回路構成によりフィードバックの差動処理を行う差動手段を備えた、ことを特徴とする。
よって、本発明にあっては、コストを抑制しつつ、フィードバックにより波形生成を安定させ、良好なノイズ特性と損失特性を実現することができる。
以下、本発明のスイッチング回路を実現する実施の形態を、請求項1,2,3に係る発明に対応する実施例1に基づいて説明する。
まず、構成を説明する。
図1は実施例1のスイッチング回路のブロック図である。
実施例1のスイッチング回路1は、制御パルス生成部2、規範電圧波形生成部3、規範電圧波形追従駆動部4、負荷5、電源6を主要な構成としている。
制御パルス生成部2は、規範電圧波形追従駆動部4を駆動制御するための波形となる制御パルスを生成し出力する。
規範電圧波形生成部3は、予めノイズと損失が要求される所定の値を満たす入力波形(本明細書において規範波形と呼ぶ)を生成し出力する。
規範電圧波形追従駆動部4は、入力される規範波形によりオンオフのスイッチシングを行う駆動部である。
負荷5は、スイッチングによる電圧のオンオフで駆動するものである。
電源6は、負荷5の駆動のための電源を供給する。
図1は実施例1のスイッチング回路のブロック図である。
実施例1のスイッチング回路1は、制御パルス生成部2、規範電圧波形生成部3、規範電圧波形追従駆動部4、負荷5、電源6を主要な構成としている。
制御パルス生成部2は、規範電圧波形追従駆動部4を駆動制御するための波形となる制御パルスを生成し出力する。
規範電圧波形生成部3は、予めノイズと損失が要求される所定の値を満たす入力波形(本明細書において規範波形と呼ぶ)を生成し出力する。
規範電圧波形追従駆動部4は、入力される規範波形によりオンオフのスイッチシングを行う駆動部である。
負荷5は、スイッチングによる電圧のオンオフで駆動するものである。
電源6は、負荷5の駆動のための電源を供給する。
実施例1のスイッチング回路の規範電圧波形追従駆動部4について、さらに説明する。
図2は実施例1のスイッチング回路のブロック図である。図3は実施例1のスイッチング回路の回路構成を示す図である。
実施例1のスイッチング回路1において、規範電圧波形追従駆動部4は、比較部41、閾値電圧オフセット部42、スイッチング素子制御端子駆動部43、スイッチング素子44、出力電圧検知部45を主要な構成としている。
比較部41は、抵抗R1、トランジスタQ1,Q2からなり、カレントミラー回路を構成し、規範電圧波形と出力波形を比較し、差分を出力する。
図2は実施例1のスイッチング回路のブロック図である。図3は実施例1のスイッチング回路の回路構成を示す図である。
実施例1のスイッチング回路1において、規範電圧波形追従駆動部4は、比較部41、閾値電圧オフセット部42、スイッチング素子制御端子駆動部43、スイッチング素子44、出力電圧検知部45を主要な構成としている。
比較部41は、抵抗R1、トランジスタQ1,Q2からなり、カレントミラー回路を構成し、規範電圧波形と出力波形を比較し、差分を出力する。
閾値電圧オフセット部42は、抵抗R3、トランジスタQ3,Q4、電源V1からなり、カレントミラー回路を構成し、スイッチング素子の特性に合わせて電圧レベルを直流的にオフセットする。
スイッチング素子制御端子駆動部43は、抵抗R4〜R6、ダイオードD1,D2、トランジスタQ5,Q6からなり、エミッタフォロア回路(プッシュプル回路)を構成し、スイッチング素子44のゲート駆動信号を出力する。
スイッチング素子44は、例えばMOSFETのパワートランジスタM1であり、負荷への電源電圧のオンオフを制御する。
出力電圧検知部45は、コンデンサC1、可変抵抗R2からなり、スイッチング素子44から負荷への出力を比較部41へ入力して、フィードバック構成の帰還路を形成し、この帰還路で出力電圧の検知を行う。なお、コンデンサC1は位相進み補償を行う。
スイッチング素子制御端子駆動部43は、抵抗R4〜R6、ダイオードD1,D2、トランジスタQ5,Q6からなり、エミッタフォロア回路(プッシュプル回路)を構成し、スイッチング素子44のゲート駆動信号を出力する。
スイッチング素子44は、例えばMOSFETのパワートランジスタM1であり、負荷への電源電圧のオンオフを制御する。
出力電圧検知部45は、コンデンサC1、可変抵抗R2からなり、スイッチング素子44から負荷への出力を比較部41へ入力して、フィードバック構成の帰還路を形成し、この帰還路で出力電圧の検知を行う。なお、コンデンサC1は位相進み補償を行う。
図4は実施例1のスイッチング回路の具体例を示す回路構成図である。
図4に示す具体例では、負荷5を抵抗R7、インダクタンスL1、パワートランジスタM2で構成している。
図4に示す具体例では、負荷5を抵抗R7、インダクタンスL1、パワートランジスタM2で構成している。
作用を説明する。
[良好なノイズ特性と損失特性の生成作用]
図5は実施例1のスイッチング回路の規範電圧波形追従駆動部4の入出力波形の立ち上がりの状態を示すタイムチャート図である。図6は実施例1のスイッチング回路の規範電圧波形追従駆動部4の入出力波形の立ち下がりの状態を示すタイムチャート図である。
[良好なノイズ特性と損失特性の生成作用]
図5は実施例1のスイッチング回路の規範電圧波形追従駆動部4の入出力波形の立ち上がりの状態を示すタイムチャート図である。図6は実施例1のスイッチング回路の規範電圧波形追従駆動部4の入出力波形の立ち下がりの状態を示すタイムチャート図である。
実施例1のスイッチング回路1では、まず、制御パルス生成部2が立上り及び立下りを有するパルス、例えばPWMパルスを出力する。
規範電圧波形生成部3では、立上り又は立下りのタイミングを用いて、規範電圧波形を生成する。規範電圧波形は、例えば制御パルスをRCローパスフィルタで丸めるようにし、あるいは特定帯域の通過を抑制して、ノイズと損失を良好な特性にした信号波形である。
規範電圧波形追従駆動部4では、まず、比較部41のカレントミラー回路構造において、抵抗R1と可変抵抗R2はそれぞれ入力(規範電圧波形)と出力の比率を決めており、例えば2倍の関係となる。
規範電圧波形生成部3では、立上り又は立下りのタイミングを用いて、規範電圧波形を生成する。規範電圧波形は、例えば制御パルスをRCローパスフィルタで丸めるようにし、あるいは特定帯域の通過を抑制して、ノイズと損失を良好な特性にした信号波形である。
規範電圧波形追従駆動部4では、まず、比較部41のカレントミラー回路構造において、抵抗R1と可変抵抗R2はそれぞれ入力(規範電圧波形)と出力の比率を決めており、例えば2倍の関係となる。
例えば、入力電圧が上昇すると、トランジスタQ1側の電流が増えるのでトランジスタQ2の電流も増えようとする。その際に、可変抵抗R2から流れている分の電流よりも多く必要とする分が閾値電圧オフセット部42から流れ込み、スイッチング素子制御端子駆動部43のトランジスタQ5がオフ、トランジスタQ6がオンする方向へ徐々に変化し、スイッチング素子44であるパワートランジスタM1のゲート電位が下がりオフする方向に変化し出力電圧が上昇する。すなわち、入力電圧が上昇すると出力電圧も上昇する。低下は逆の動作となる。
閾値電圧オフセット部42では、ダイオードD1、ダイオードD2からトランジスタQ2のカレントミラー回路に流れ込む、もしくは流れ出す電流に対して、トランジスタQ3,Q4のカレントミラー回路部分を用いて予め一定の電流を供給することで、スイッチング素子制御端子駆動部43の電位をプラス側へオフセットする。トランジスタQ3から流れ込む電流値は可変抵抗R3により決定される。また、トランジスタQ3,Q4の構成を流れ込む構成から吸い込む構成にすればマイナス方向へオフセットする効果を得る。
スイッチング素子制御端子駆動部43は、コンプリメンタリエミッタフォロア(プッシュプル回路)構成として、低インピーダンス駆動としている。スイッチング素子44は、取り扱う電力が大きいほどゲートの入力容量が大きく、ミラー効果によりスイッチング時に大きく変化する特性があるため、低インピーダンスで駆動する。
また、出力電圧検知部45のコンデンサC1により出力電圧の位相を進ませることにより、フィードバック構成における応答性を良くする。
実施例1のスイッチング回路1では、図5、図6に、入力波形を線100aで、出力波形を線100bで示すように、入力波形と出力波形をカレントミラー回路部分の作用により、よく合うようにする。
また、出力電圧検知部45のコンデンサC1により出力電圧の位相を進ませることにより、フィードバック構成における応答性を良くする。
実施例1のスイッチング回路1では、図5、図6に、入力波形を線100aで、出力波形を線100bで示すように、入力波形と出力波形をカレントミラー回路部分の作用により、よく合うようにする。
また、実施例1のスイッチング回路1では、フィードバック構成により、規範電圧波形と出力電圧波形の差分を求め、差分がなくなるようにスイッチング素子を駆動することで、規範電圧波形に追従した出力電圧波形が得られる。
これにより、ノイズ及び損失の緻密な制御が可能となる。
これにより、ノイズ及び損失の緻密な制御が可能となる。
本来、スイッチング回路における電磁ノイズと損失はトレードオフの関係にあり、スイッチング時の出力波形によりほぼ決まるものである。ノイズの少ない波形を実現するために、パワー素子のゲート側を調節するフィードフォワード構成を考えることができる。しかしながら、フィードフォワード構成を考えると、ゲート駆動インピーダンスを増やすことで容易にノイズを規定レベルまで低減できるが、これに伴い損失が増加するため、損失に耐えうる放熱構造をとらざるを得なくなり、装置が大型化してしまう。
また、フィードフォワード構成を考えると、出力波形はスイッチング素子の特性(ミラー効果等)に支配され、ゲート側で出力をきめ細かく制御することは困難であり、構成が複雑になる。
また、フィードフォワード構成を考えると、出力波形はスイッチング素子の特性(ミラー効果等)に支配され、ゲート側で出力をきめ細かく制御することは困難であり、構成が複雑になる。
実施例1のスイッチング回路1では、フィードバック構成を取る規範電圧波形追従駆動部4を備えるため、スイッチング素子の特性の影響を受けにくくし、規範電圧波形生成部3で生成した規範波形を規範電圧波形追従駆動部4に入力することにより、規範波形との差分を少なくするようにしてスイッチング素子を駆動する。これにより装置に依存しないノイズ特性と損失特性を実現する。
言い換えると、実施例1のスイッチング回路1では、規範電圧波形生成部3で生成した規範波形を規範電圧波形追従駆動部4に入力し、規範電圧波形追従駆動部4では、比較部41と閾値電圧オフセット部42でカレントミラー回路を用いることにより、入力信号と出力信号をよく合わせる。これにより、入力される規範波形によく合わせた波形を出力して駆動に用いることができる。そのため、ノイズと損失が良好な特性を実現することができる。
さらに、具体的に説明する。
図7は図4の回路構成における各部の信号のタイムチャートである。
図4の回路におけるA点の信号波形を図7に線101aで、B点の信号波形を図10に線101bで、C点の信号波形を図10に線101cで、D点の信号波形を図10に線101dで示す。
特に図10に線101a、線101dで示すように、入出力波形はよく合っていて、ノイズと損失が良好な特性を実現できている(図7(a),(d)参照)。
図7は図4の回路構成における各部の信号のタイムチャートである。
図4の回路におけるA点の信号波形を図7に線101aで、B点の信号波形を図10に線101bで、C点の信号波形を図10に線101cで、D点の信号波形を図10に線101dで示す。
特に図10に線101a、線101dで示すように、入出力波形はよく合っていて、ノイズと損失が良好な特性を実現できている(図7(a),(d)参照)。
また、実施例1のスイッチング回路1では、比較部41、閾値電圧オフセット部42、スイッチング素子制御端子駆動部43、スイッチング素子44、出力電圧検知部45を、抵抗、コンデンサ、トランジスタ、ダイオード、で構成し、高価な電子部品を用いていないため、コストを抑制した構成としている。
次に、効果を説明する。
実施例1のスイッチング回路にあっては、下記に列挙する効果を得ることができる。
実施例1のスイッチング回路にあっては、下記に列挙する効果を得ることができる。
(1)規範電圧波形追従駆動部4によりスイッチング素子44を駆動して負荷を作動させるスイッチング回路1において、規範電圧波形追従駆動部4へ入力する信号波形を、予めノイズ特性と損失特性を設定した波形にして出力する規範電圧波形生成部3を備え、規範電圧波形追従駆動部4は、カレントミラーの回路構成によりフィードバックの差動処理を行う比較部41を備えたため、入力波形と出力波形をよく合わせるようにして、コストを抑制しつつ、フィードバックにより波形生成を安定させ、良好なノイズ特性と損失特性を実現することができる。
(2)規範電圧波形追従駆動部4は、カレントミラーの回路構成によりスイッチング素子44の駆動レベルに合わせるように波形レベルのシフト処理を行う閾値電圧オフセット部42を備えたため、入力波形と出力波形をよく合わせるようにしつつ、スイッチング素子44の駆動に充分な電圧レベルの波形整形を行うことができる。
(3)規範電圧波形追従駆動部4は、フィードバックにおける比較部41への帰還路に、波形の位相を進ませるコンデンサC1を備えたため、応答性を向上させることができる。
(4)スイッチング素子44を駆動するための制御パルスを生成する制御パルス生成部2と、制御パルス生成部2で生成出力された信号波形を、特性周波数の通過をフィルタで抑制することにより、予めノイズ特性と損失特性を設定した規範電圧波形にして出力する規範電圧波形生成部3と、フィードバック回路構成により、入力される規範電圧波形に出力波形を近づける波形整形を行う規範波形追従駆動部4と、規範波形追従駆動部4からの制御信号に従って負荷5を駆動させるスイッチング素子44を備え、規範波形追従駆動部4は、2つのトランジスタQ1,Q2をベース入力が共有する対称状に配置したカレントミラーの回路構成によりフィードバックの差動処理を行う比較部41と、2つのトランジスタQ3,Q4をベース入力が共有する対称状に配置したカレントミラーの回路構成によりスイッチング素子44の駆動レベルに合わせるように波形レベルのシフト処理を行う閾値電圧オフセット部42と、2つのトランジスタQ5,Q6がプッシュプル動作を行うよう配置したエミッタフォロワの回路構成によりスイッチング素子44の駆動信号を出力するスイッチング素子制御端子駆動部43と、フィードバックのために出力電圧を検知する出力電圧検知部45を備えたため、制御パルスから生成したノイズと損失の特性を良好にする規範波形を生成し、この規範波形に追従する駆動信号を、カレントミラーにより入力波形と出力波形をよく合わせるようにし、またトランジスタを用いてコストを抑制した回路構成によりコストを抑制し、フィードバック構成により波形生成を安定させ、良好なノイズ特性と損失特性を実現することができる。
以上、本発明のスイッチング回路を実施例1に基づき説明してきたが、具体的な構成については、これらの実施例に限られるものではなく、特許請求の範囲の各請求項に係る発明の要旨を逸脱しない限り、設計の変更や追加等は許容される。
負荷の例としては、モータや照明、他の動作装置などが挙げられる。
負荷の例としては、モータや照明、他の動作装置などが挙げられる。
1 スイッチング回路
2 制御パルス生成部
3 規範電圧波形生成部
4 規範電圧波形追従駆動部
5 負荷
6 電源
41 比較部
42 閾値電圧オフセット部
43 スイッチング素子制御端子駆動部
44 スイッチング素子
45 出力電圧検知部
100a 線
100b 線
101a〜101d 線
C1 コンデンサ
D1 ダイオード
D2 ダイオード
L1 インダクタンス
M1 パワートランジスタ
M2 パワートランジスタ
Q1〜Q6 トランジスタ
R1 抵抗
R2 可変抵抗
R3 可変抵抗
R4〜R7 抵抗
V1 電源
V2 電源
2 制御パルス生成部
3 規範電圧波形生成部
4 規範電圧波形追従駆動部
5 負荷
6 電源
41 比較部
42 閾値電圧オフセット部
43 スイッチング素子制御端子駆動部
44 スイッチング素子
45 出力電圧検知部
100a 線
100b 線
101a〜101d 線
C1 コンデンサ
D1 ダイオード
D2 ダイオード
L1 インダクタンス
M1 パワートランジスタ
M2 パワートランジスタ
Q1〜Q6 トランジスタ
R1 抵抗
R2 可変抵抗
R3 可変抵抗
R4〜R7 抵抗
V1 電源
V2 電源
Claims (4)
- フィードバック構成部によりスイッチング素子を駆動して負荷を作動させるスイッチング回路において、
前記フィードバック構成部へ入力する信号波形を、予めノイズ特性と損失特性を設定した波形にして出力する規範電圧波形生成手段を備え、
前記フィードバック構成部は、カレントミラーの回路構成によりフィードバックの差動処理を行う差動手段を備えた、
ことを特徴とするスイッチング回路。 - 請求項1に記載のスイッチング回路において、
前記フィードバック構成部は、カレントミラーの回路構成により前記スイッチング素子の駆動レベルに合わせるように波形レベルのシフト処理を行うレベルシフト手段を備えた、
ことを特徴とするスイッチング回路。 - 請求項1または請求項2に記載のスイッチング回路において、
前記フィードバック構成部は、フィードバックにおける前記差動手段への帰還路に、波形の位相を進ませる位相進み補償手段を備えた、
ことを特徴とするスイッチング回路。 - 請求項1〜請求項3のいずれか1項に記載のスイッチング回路において、
前記スイッチング素子を駆動するための制御パルスを生成する制御パルス生成手段と、
前記制御パルス生成手段で生成出力された信号波形を、特性周波数の通過をフィルタで抑制することにより、予めノイズ特性と損失特性を設定した規範電圧波形にして出力する規範電圧波形生成手段と、
フィードバック回路構成により、入力される規範電圧波形に出力波形を近づける波形整形を行うフィードバック回路部と、
前記フィードバック回路部からの制御信号に従って前記負荷を駆動させるスイッチング素子と、
を備え、
前記フィードバック回路部は、
2つのトランジスタをベース入力が共有する対称状に配置したカレントミラーの回路構成によりフィードバックの差動処理を行う差動手段と、
2つのトランジスタをベース入力が共有する対称状に配置したカレントミラーの回路構成により前記スイッチング素子の駆動レベルに合わせるように波形レベルのシフト処理を行うレベルシフト手段と、
2つのトランジスタがプッシュプル動作を行うよう配置したエミッタフォロワの回路構成により前記スイッチング素子の駆動信号を出力するスイッチング素子制御端子駆動手段と、
フィードバックのために出力電圧を検知する出力電圧検知手段と、
を備えた、
ことを特徴とするスイッチング回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007174004A JP2009016997A (ja) | 2007-07-02 | 2007-07-02 | スイッチング回路 |
PCT/JP2008/060335 WO2009004892A1 (ja) | 2007-07-02 | 2008-06-05 | スイッチング回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007174004A JP2009016997A (ja) | 2007-07-02 | 2007-07-02 | スイッチング回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009016997A true JP2009016997A (ja) | 2009-01-22 |
Family
ID=40357395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007174004A Pending JP2009016997A (ja) | 2007-07-02 | 2007-07-02 | スイッチング回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009016997A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010219585A (ja) * | 2009-03-13 | 2010-09-30 | Calsonic Kansei Corp | スイッチング回路 |
JP2011041401A (ja) * | 2009-08-11 | 2011-02-24 | Fuji Electric Holdings Co Ltd | ゲート駆動回路 |
JP2012228071A (ja) * | 2011-04-20 | 2012-11-15 | Onkyo Corp | 電源回路 |
US8598919B2 (en) | 2010-01-12 | 2013-12-03 | Denso Corporation | Signal output circuit |
WO2014010459A1 (ja) * | 2012-07-12 | 2014-01-16 | ソニー株式会社 | 駆動回路、及び、駆動方法 |
WO2024125229A1 (zh) * | 2022-12-12 | 2024-06-20 | 深圳飞骧科技股份有限公司 | 射频开关电路及射频芯片 |
-
2007
- 2007-07-02 JP JP2007174004A patent/JP2009016997A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010219585A (ja) * | 2009-03-13 | 2010-09-30 | Calsonic Kansei Corp | スイッチング回路 |
JP2011041401A (ja) * | 2009-08-11 | 2011-02-24 | Fuji Electric Holdings Co Ltd | ゲート駆動回路 |
US8598919B2 (en) | 2010-01-12 | 2013-12-03 | Denso Corporation | Signal output circuit |
JP2012228071A (ja) * | 2011-04-20 | 2012-11-15 | Onkyo Corp | 電源回路 |
EP2536015A2 (en) | 2011-04-20 | 2012-12-19 | Onkyo Corporation | Power supply circuit |
US8760887B2 (en) | 2011-04-20 | 2014-06-24 | Onkyo Corporation | Power supply circuit |
WO2014010459A1 (ja) * | 2012-07-12 | 2014-01-16 | ソニー株式会社 | 駆動回路、及び、駆動方法 |
JP2014023172A (ja) * | 2012-07-12 | 2014-02-03 | Sony Corp | 駆動回路、及び、駆動方法 |
CN104412499A (zh) * | 2012-07-12 | 2015-03-11 | 索尼公司 | 驱动器电路和驱动方法 |
US9509302B2 (en) | 2012-07-12 | 2016-11-29 | Sony Corporation | Driving circuit and driving method |
CN104412499B (zh) * | 2012-07-12 | 2017-06-09 | 索尼公司 | 驱动器电路和驱动方法 |
WO2024125229A1 (zh) * | 2022-12-12 | 2024-06-20 | 深圳飞骧科技股份有限公司 | 射频开关电路及射频芯片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7923977B2 (en) | DC-DC converters with transient response control | |
TWI448057B (zh) | 用於直流對直流電源轉換器的遲滯控制的方法及電路 | |
JP2006158067A (ja) | 電源ドライバ回路 | |
US7015663B1 (en) | Brushless motor drive device | |
JP5034399B2 (ja) | スイッチングレギュレータ | |
JP6010284B2 (ja) | スイッチングレギュレータおよびその制御回路、制御方法、ならびに電子機器 | |
TWI503642B (zh) | 包含增強斜坡脈衝調變的電源控制電路 | |
JP2009016997A (ja) | スイッチング回路 | |
KR20090097117A (ko) | Dc-dc 컨버터 | |
JP2010193431A (ja) | 出力回路およびモータ駆動装置 | |
JP2011244191A (ja) | 駆動装置 | |
JP4775044B2 (ja) | スイッチングレギュレータ | |
WO2017049710A1 (zh) | 一种环路补偿电路及开关电源电路 | |
JP2019017210A (ja) | ハイサイドトランジスタの駆動回路、それを用いたdc/dcコンバータの制御回路、dc/dcコンバータ | |
JP4285036B2 (ja) | 電源装置の逆流防止回路 | |
TWI467900B (zh) | 降壓調整器 | |
US20110127985A1 (en) | Voltage converting apparatus | |
TWI463768B (zh) | 直流對直流降壓轉換器 | |
JP2005151792A (ja) | モータ制御回路 | |
JP4289422B2 (ja) | 交流電源装置及び交流電源装置用集積回路 | |
TWI405392B (zh) | 電壓轉換器 | |
JP2004040859A (ja) | Dc/dcコンバータ | |
TWI435528B (zh) | 電源控制電路 | |
TW201117541A (en) | Dc-dc converter | |
JP4920509B2 (ja) | スイッチング回路 |