JP3487144B2 - 誤動作防止機能を有するパルス信号生成装置 - Google Patents
誤動作防止機能を有するパルス信号生成装置Info
- Publication number
- JP3487144B2 JP3487144B2 JP25388197A JP25388197A JP3487144B2 JP 3487144 B2 JP3487144 B2 JP 3487144B2 JP 25388197 A JP25388197 A JP 25388197A JP 25388197 A JP25388197 A JP 25388197A JP 3487144 B2 JP3487144 B2 JP 3487144B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- level
- circuit
- pulse signal
- triangular wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、誤動作防止機能を
有するパルス信号生成装置に係わり、特に、スイッチン
グ素子等を制御するためのパルス信号を生成する装置に
係わる。
有するパルス信号生成装置に係わり、特に、スイッチン
グ素子等を制御するためのパルス信号を生成する装置に
係わる。
【０００２】
【従来の技術】パルス信号を用いてスイッチング素子等
を制御する回路は従来から数多く知られている。たとえ
ば、充電器、ＤＣ／ＤＣコンバータ、ＤＣ／ＡＣインバ
ータ等では、ＰＷＭ（パルス幅変調）方式でパワーＭＯ
Ｓ等のスイッチング素子を制御することにより負荷へ供
給する電圧や電流を調整することが多々ある。
を制御する回路は従来から数多く知られている。たとえ
ば、充電器、ＤＣ／ＤＣコンバータ、ＤＣ／ＡＣインバ
ータ等では、ＰＷＭ（パルス幅変調）方式でパワーＭＯ
Ｓ等のスイッチング素子を制御することにより負荷へ供
給する電圧や電流を調整することが多々ある。
【０００３】図３(a) は、一般的なパルス信号生成装置
のブロック図である。ここでは、ＰＷＭ方式でスイッチ
ング素子を制御する構成を示す。発振器１は、所定の周
波数の方形波を生成する。三角波発生回路２は、発振器
１により生成された方形波から三角波を発生させる。コ
ンパレータ３は、三角波発生回路２により生成される三
角波のレベルと制御回路４の出力レベルとを比較する。
制御回路４は、スイッチング素子１１に供給するパルス
信号のデューティ（パルス信号が「Ｈ」レベルである期
間と「Ｌ」レベルである期間との比率）を調整するため
の電位を出力する。たとえば、このパルス信号生成装置
を充電器において使用する場合には、制御回路４の出力
は、充電すべきバッテリの電圧などに基づいて変化す
る。ドライブ回路５は、コンパレータ３の出力を増幅し
てスイッチング素子１１を駆動する。
のブロック図である。ここでは、ＰＷＭ方式でスイッチ
ング素子を制御する構成を示す。発振器１は、所定の周
波数の方形波を生成する。三角波発生回路２は、発振器
１により生成された方形波から三角波を発生させる。コ
ンパレータ３は、三角波発生回路２により生成される三
角波のレベルと制御回路４の出力レベルとを比較する。
制御回路４は、スイッチング素子１１に供給するパルス
信号のデューティ（パルス信号が「Ｈ」レベルである期
間と「Ｌ」レベルである期間との比率）を調整するため
の電位を出力する。たとえば、このパルス信号生成装置
を充電器において使用する場合には、制御回路４の出力
は、充電すべきバッテリの電圧などに基づいて変化す
る。ドライブ回路５は、コンパレータ３の出力を増幅し
てスイッチング素子１１を駆動する。
【０００４】上記構成のパルス信号生成装置の出力は、
図３(b) に示すように、三角波のレベルが制御回路４の
出力レベルよりも高いときに「Ｈ」レベルであり、三角
波のレベルが制御回路４の出力レベルよりも低いときに
「Ｌ」レベルであるパルス信号となる。この場合、スイ
ッチング素子１１は、このパルス信号が「Ｌ」レベルか
ら「Ｈ」レベルに変化するタイミングでターンオンさ
れ、反対に、「Ｈ」レベルから「Ｌ」レベルに変化する
タイミングでターンオフされる。
図３(b) に示すように、三角波のレベルが制御回路４の
出力レベルよりも高いときに「Ｈ」レベルであり、三角
波のレベルが制御回路４の出力レベルよりも低いときに
「Ｌ」レベルであるパルス信号となる。この場合、スイ
ッチング素子１１は、このパルス信号が「Ｌ」レベルか
ら「Ｈ」レベルに変化するタイミングでターンオンさ
れ、反対に、「Ｈ」レベルから「Ｌ」レベルに変化する
タイミングでターンオフされる。
【０００５】
【発明が解決しようとする課題】ところが、よく知られ
ているように、スイッチング素子等をターンオンまたは
ターンオフさせると、それに伴ってノイズが発生する。
いわゆるスイッチングノイズである。
ているように、スイッチング素子等をターンオンまたは
ターンオフさせると、それに伴ってノイズが発生する。
いわゆるスイッチングノイズである。
【０００６】図４は、図３(a) に示す構成においてスイ
ッチングノイズが発生した場合の誤動作の影響を説明す
る図である。ここでは、三角波にスイッチングノイズが
重畳した例を示している。
ッチングノイズが発生した場合の誤動作の影響を説明す
る図である。ここでは、三角波にスイッチングノイズが
重畳した例を示している。
【０００７】スイッチングノイズが重畳した三角波がコ
ンパレータ３に入力されると、コンパレータ３の出力に
チャタリング（高速でオン状態とオフ状態とを交互に繰
り返す状態）が発生する。このように、コンパレータ３
の出力にチャタリングが発生すると、それに伴ってスイ
ッチング素子１１に「Ｈ」レベルと「Ｌ」レベルとを交
互に高速に繰り返す信号が入力される。このため、スイ
ッチング素子１１は、その間、オン状態とオフ状態とを
交互に高速に切り替えることになる。ここで、一般に、
スイッチング素子は、そのターンオン時およびターンオ
フ時に大きな損失が生じる。したがって、上述のよう
に、スイッチング素子１１が高速にターンオンおよびタ
ーンオフを繰り返すと、発熱が大きくなり、単に損失が
大きくなるだけでなく、場合によってはスイッチング素
子自体が破損に至る恐れもある。なお、このことは、ス
イッチングノイズが制御回路４の出力に重畳した場合に
も同様に発生し得る。
ンパレータ３に入力されると、コンパレータ３の出力に
チャタリング（高速でオン状態とオフ状態とを交互に繰
り返す状態）が発生する。このように、コンパレータ３
の出力にチャタリングが発生すると、それに伴ってスイ
ッチング素子１１に「Ｈ」レベルと「Ｌ」レベルとを交
互に高速に繰り返す信号が入力される。このため、スイ
ッチング素子１１は、その間、オン状態とオフ状態とを
交互に高速に切り替えることになる。ここで、一般に、
スイッチング素子は、そのターンオン時およびターンオ
フ時に大きな損失が生じる。したがって、上述のよう
に、スイッチング素子１１が高速にターンオンおよびタ
ーンオフを繰り返すと、発熱が大きくなり、単に損失が
大きくなるだけでなく、場合によってはスイッチング素
子自体が破損に至る恐れもある。なお、このことは、ス
イッチングノイズが制御回路４の出力に重畳した場合に
も同様に発生し得る。
【０００８】本発明の課題は、パルス信号生成装置の誤
動作を防止することにより、その装置が生成するパルス
により制御される素子などにおける損失を抑え、また、
その素子などの破損を回避することである。
動作を防止することにより、その装置が生成するパルス
により制御される素子などにおける損失を抑え、また、
その素子などの破損を回避することである。
【０００９】
【課題を解決するための手段】本発明のパルス信号生成
装置は、発振器と、その発振器の出力を使用して三角波
を生成する三角波発生回路と、その三角波と制御信号と
の比較結果に基づいてパルス信号を生成するコンパレー
タと、上記発振器の出力と上記コンパレータの出力との
論理積を出力する第１の論理回路と、上記発振器の出力
の反転信号と上記コンパレータの出力の反転信号との論
理積を出力する第２の論理回路と、上記第１の論理回路
の出力により第１の状態を保持し、上記第２の論理回路
の出力により第２の状態を保持するラッチ回路とを有
し、そのラッチ回路の出力を出力パルス信号とする。
装置は、発振器と、その発振器の出力を使用して三角波
を生成する三角波発生回路と、その三角波と制御信号と
の比較結果に基づいてパルス信号を生成するコンパレー
タと、上記発振器の出力と上記コンパレータの出力との
論理積を出力する第１の論理回路と、上記発振器の出力
の反転信号と上記コンパレータの出力の反転信号との論
理積を出力する第２の論理回路と、上記第１の論理回路
の出力により第１の状態を保持し、上記第２の論理回路
の出力により第２の状態を保持するラッチ回路とを有
し、そのラッチ回路の出力を出力パルス信号とする。
【００１０】パルス信号により駆動される回路は、一般
に、そのパルス信号のレベル（Ｌ／Ｈ）が変化するタイ
ミングの直後にノイズを発生させる。一方、この装置が
生成するパルス信号のレベルが変化するタイミングは、
発振器の出力に同期する。したがって、パルス信号のレ
ベルが変化した後の所定の期間、発振器の出力を利用し
てこの装置の出力を保持することにより、上記パルス信
号のレベルが変化するタイミングの直後に発生するノイ
ズを除去できる。
に、そのパルス信号のレベル（Ｌ／Ｈ）が変化するタイ
ミングの直後にノイズを発生させる。一方、この装置が
生成するパルス信号のレベルが変化するタイミングは、
発振器の出力に同期する。したがって、パルス信号のレ
ベルが変化した後の所定の期間、発振器の出力を利用し
てこの装置の出力を保持することにより、上記パルス信
号のレベルが変化するタイミングの直後に発生するノイ
ズを除去できる。
【００１１】本発明の誤動作防止回路は、発振器の出力
を使用して三角波を生成しその三角波と制御信号との比
較結果に基づいてパルス信号を生成する装置に対して設
けられる構成を前提とし、上記発振器の出力が第１の状
態である期間において上記三角波のレベルが上記制御信
号のレベルを最初に越えたタイミングで第１の状態にラ
ッチされ、上記発振器の出力が第２の状態である期間に
おいて上記三角波のレベルが上記制御信号のレベルを最
初に下回ったタイミングで第２の状態にラッチされるラ
ッチ回路を備え、そのラッチ回路の出力を上記パルス信
号生成装置の出力パルス信号とする。この回路の作用
は、基本的には、上記パルス信号生成装置と同じであ
る。
を使用して三角波を生成しその三角波と制御信号との比
較結果に基づいてパルス信号を生成する装置に対して設
けられる構成を前提とし、上記発振器の出力が第１の状
態である期間において上記三角波のレベルが上記制御信
号のレベルを最初に越えたタイミングで第１の状態にラ
ッチされ、上記発振器の出力が第２の状態である期間に
おいて上記三角波のレベルが上記制御信号のレベルを最
初に下回ったタイミングで第２の状態にラッチされるラ
ッチ回路を備え、そのラッチ回路の出力を上記パルス信
号生成装置の出力パルス信号とする。この回路の作用
は、基本的には、上記パルス信号生成装置と同じであ
る。
【００１２】
【発明の実施の形態】図１は、本実施形態のパルス信号
生成装置の構成図である。図１において使用する符号の
うち、図３(a) で使用したものは、同じものを表す。す
なわち、本実施形態のパルス信号生成装置は、基本的
に、図３(a) に示した一般的な装置に対して、ラッチ回
路２１、アンド回路２２および２３、インバート回路２
４および２５を設けた構成である。
生成装置の構成図である。図１において使用する符号の
うち、図３(a) で使用したものは、同じものを表す。す
なわち、本実施形態のパルス信号生成装置は、基本的
に、図３(a) に示した一般的な装置に対して、ラッチ回
路２１、アンド回路２２および２３、インバート回路２
４および２５を設けた構成である。
【００１３】アンド回路２２は、コンパレータ３の出力
信号および発振器１の出力信号が入力され、その論理積
を出力する。一方、アンド回路２３は、コンパレータ３
の出力の反転信号および発振器１の出力の反転信号が入
力され、その論理積を出力する。なお、コンパレータ３
の出力は、インバート回路２４により反転され、発振器
１の出力はインバート回路２５により反転される。
信号および発振器１の出力信号が入力され、その論理積
を出力する。一方、アンド回路２３は、コンパレータ３
の出力の反転信号および発振器１の出力の反転信号が入
力され、その論理積を出力する。なお、コンパレータ３
の出力は、インバート回路２４により反転され、発振器
１の出力はインバート回路２５により反転される。
【００１４】ラッチ回路２１は、例えば、ＳＲ型のフリ
ップフロップ回路であり、アンド回路２２の出力信号が
そのセット端子に入力され、アンド回路２３の出力信号
がそのリセット端子に入力されている。そして、このラ
ッチ回路２１の出力（あるいは、ラッチ回路２１の出力
をドライブ回路５により増幅した信号）が、本実施形態
のパルス信号生成装置の出力となる。すなわち、図１に
示す例では、ラッチ回路２１の出力（実際には、ラッチ
回路２１の出力をドライブ回路５を用いて増幅した信
号）によりスイッチング素子１１が駆動される。
ップフロップ回路であり、アンド回路２２の出力信号が
そのセット端子に入力され、アンド回路２３の出力信号
がそのリセット端子に入力されている。そして、このラ
ッチ回路２１の出力（あるいは、ラッチ回路２１の出力
をドライブ回路５により増幅した信号）が、本実施形態
のパルス信号生成装置の出力となる。すなわち、図１に
示す例では、ラッチ回路２１の出力（実際には、ラッチ
回路２１の出力をドライブ回路５を用いて増幅した信
号）によりスイッチング素子１１が駆動される。
【００１５】次に、図２を参照しながら、本実施形態の
パルス信号生成回路の動作を説明する。発振器１は、ス
イッチング周波数を決めるクロック信号を出力する。こ
のクロック信号のデューティは、この実施例では、５０
パーセント（「Ｈ」レベルの期間と「Ｌ」レベルの期間
が同じ長さである信号）としている。三角波発生回路２
は、発振器１が出力するクロック信号に従って三角波を
生成する。ここでは、上記クロック信号が「Ｈ」レベル
の期間にランプアップし、「Ｌ」レベルの期間にランプ
ダウンするような三角波が生成されている。
パルス信号生成回路の動作を説明する。発振器１は、ス
イッチング周波数を決めるクロック信号を出力する。こ
のクロック信号のデューティは、この実施例では、５０
パーセント（「Ｈ」レベルの期間と「Ｌ」レベルの期間
が同じ長さである信号）としている。三角波発生回路２
は、発振器１が出力するクロック信号に従って三角波を
生成する。ここでは、上記クロック信号が「Ｈ」レベル
の期間にランプアップし、「Ｌ」レベルの期間にランプ
ダウンするような三角波が生成されている。
【００１６】コンパレータ３は、三角波と制御回路４が
出力する電位とを比較し、三角波のレベルが制御回路４
の出力のレベルよりも高いときに「Ｈ」を出力し、三角
波のレベルが制御回路４の出力のレベルよりも低いとき
に「Ｌ」レベルを出力する。このコンパレータ３の出力
が、制御回路４によってＰＷＭ制御されたパルス信号で
ある。
出力する電位とを比較し、三角波のレベルが制御回路４
の出力のレベルよりも高いときに「Ｈ」を出力し、三角
波のレベルが制御回路４の出力のレベルよりも低いとき
に「Ｌ」レベルを出力する。このコンパレータ３の出力
が、制御回路４によってＰＷＭ制御されたパルス信号で
ある。
【００１７】このパルス信号には、従来の問題点として
説明したように、スイッチングノイズが重畳されてい
る。すなわち、スイッチング素子１１のターンオンまた
はターンオフに伴うノイズが三角波（または、制御回路
４の出力）に重畳することにより、コンパレータ３の出
力であるパルス信号がチャタリングを起こしている。本
実施形態のパルス信号生成装置は、上記チャタリングが
スイッチング素子１１のターンオンまたはターンオフの
直後に発生することに着目し、ラッチ回路２１、アンド
回路２２、２３、およびインバート回路２４、２５から
構成される誤動作防止回路（または、ノイズ除去回路）
を設け、チャタリングによってスイッチング素子１１が
ターンオンまたはターンオフされることを回避してい
る。以下、具体的に説明する。
説明したように、スイッチングノイズが重畳されてい
る。すなわち、スイッチング素子１１のターンオンまた
はターンオフに伴うノイズが三角波（または、制御回路
４の出力）に重畳することにより、コンパレータ３の出
力であるパルス信号がチャタリングを起こしている。本
実施形態のパルス信号生成装置は、上記チャタリングが
スイッチング素子１１のターンオンまたはターンオフの
直後に発生することに着目し、ラッチ回路２１、アンド
回路２２、２３、およびインバート回路２４、２５から
構成される誤動作防止回路（または、ノイズ除去回路）
を設け、チャタリングによってスイッチング素子１１が
ターンオンまたはターンオフされることを回避してい
る。以下、具体的に説明する。
【００１８】アンド回路２２は、発振器１の出力が
「Ｈ」レベルである期間にのみコンパレータ３の出力
（パルス信号）を通過させる。アンド回路２２の出力
は、ラッチ回路２１のセット端子に入力される。一方、
アンド回路２３は、発振器１の出力が「Ｌ」レベルであ
る期間にのみコンパレータ３の出力（パルス信号）の反
転信号を通過させる。アンド回路２３の出力は、ラッチ
回路２１のリセット端子に入力される。
「Ｈ」レベルである期間にのみコンパレータ３の出力
（パルス信号）を通過させる。アンド回路２２の出力
は、ラッチ回路２１のセット端子に入力される。一方、
アンド回路２３は、発振器１の出力が「Ｌ」レベルであ
る期間にのみコンパレータ３の出力（パルス信号）の反
転信号を通過させる。アンド回路２３の出力は、ラッチ
回路２１のリセット端子に入力される。
【００１９】ラッチ回路２１は、セット端子に立上りエ
ッジが入力されると、以降、リセット端子に立上りエッ
ジが入力されるまでの間、その出力を「Ｈ」レベルに保
持する。ここで、発振器１の出力が「Ｈ」レベルである
期間は、インバート回路２５の出力が「Ｌ」レベルとな
るので、アンド回路２３の出力は常に「Ｌ」レベルであ
り、ラッチ回路２１はリセットされることはない。した
がって、ラッチ回路２１は、アンド回路２２の出力の最
初の立上りエッジによりいったんセットされると、以
降、発振器１の出力が「Ｈ」レベルである期間はリセッ
トされることなく「Ｈ」レベルを出力し続ける。
ッジが入力されると、以降、リセット端子に立上りエッ
ジが入力されるまでの間、その出力を「Ｈ」レベルに保
持する。ここで、発振器１の出力が「Ｈ」レベルである
期間は、インバート回路２５の出力が「Ｌ」レベルとな
るので、アンド回路２３の出力は常に「Ｌ」レベルであ
り、ラッチ回路２１はリセットされることはない。した
がって、ラッチ回路２１は、アンド回路２２の出力の最
初の立上りエッジによりいったんセットされると、以
降、発振器１の出力が「Ｈ」レベルである期間はリセッ
トされることなく「Ｈ」レベルを出力し続ける。
【００２０】ここで、発振器１の出力を利用して上記三
角波を生成する方法を考慮すると、三角波のレベルが上
昇していく過程で三角波のレベルが制御回路４の出力レ
ベルを初めて越えるタイミング（時刻１）は発振器１の
出力が「Ｈ」レベルである期間内に存在する。なお、図
１では、三角波が直線的に上昇しているように描いてい
るが、実際には、本実施形態の装置においても、図４に
示したように、三角波にスイッチングノイズが重畳して
おり、三角波と制御回路４の出力とが複数回交差するも
のと予想される。また、この三角波のレベルが制御回路
４の出力レベルを初めて越えるタイミングから発振器１
が出力するクロック信号が「Ｈ」レベルから「Ｌ」レベ
ルに変化するタイミングまでの期間、すなわち図２に示
す時刻１から時刻２までの期間は、制御回路４の出力レ
ベルが三角波のピークレベルの近傍またはそれ以上であ
る場合を除けば、時刻１の直後に発生するチャタリング
が消滅するのに十分な時間である。そして、この期間
は、発振器１の出力が「Ｈ」レベルであり、アンド回路
２３の出力が常に「Ｌ」レベルであるので、ラッチ回路
２１はリセットされることはない。
角波を生成する方法を考慮すると、三角波のレベルが上
昇していく過程で三角波のレベルが制御回路４の出力レ
ベルを初めて越えるタイミング（時刻１）は発振器１の
出力が「Ｈ」レベルである期間内に存在する。なお、図
１では、三角波が直線的に上昇しているように描いてい
るが、実際には、本実施形態の装置においても、図４に
示したように、三角波にスイッチングノイズが重畳して
おり、三角波と制御回路４の出力とが複数回交差するも
のと予想される。また、この三角波のレベルが制御回路
４の出力レベルを初めて越えるタイミングから発振器１
が出力するクロック信号が「Ｈ」レベルから「Ｌ」レベ
ルに変化するタイミングまでの期間、すなわち図２に示
す時刻１から時刻２までの期間は、制御回路４の出力レ
ベルが三角波のピークレベルの近傍またはそれ以上であ
る場合を除けば、時刻１の直後に発生するチャタリング
が消滅するのに十分な時間である。そして、この期間
は、発振器１の出力が「Ｈ」レベルであり、アンド回路
２３の出力が常に「Ｌ」レベルであるので、ラッチ回路
２１はリセットされることはない。
【００２１】したがって、三角波のレベルが上昇してい
く過程で三角波のレベルが制御回路４の出力レベルを初
めて越えることによってラッチ回路２１の出力が「Ｌ」
レベルから「Ｈ」レベルに変化した後は、コンパレータ
３の出力にチャタリングが発生しても、そのことによっ
てラッチ回路２１がリセットされることはなく、ラッチ
回路２１の出力状態は変化しない。換言すれば、コンパ
レータ３の出力にチャタリングが発生しても、そのこと
によってスイッチング素子１１がターンオンまたはター
ンオフされることはない。本実施形態の装置では、この
ようにしてパルス信号からチャタリング等のノイズを除
去している。
く過程で三角波のレベルが制御回路４の出力レベルを初
めて越えることによってラッチ回路２１の出力が「Ｌ」
レベルから「Ｈ」レベルに変化した後は、コンパレータ
３の出力にチャタリングが発生しても、そのことによっ
てラッチ回路２１がリセットされることはなく、ラッチ
回路２１の出力状態は変化しない。換言すれば、コンパ
レータ３の出力にチャタリングが発生しても、そのこと
によってスイッチング素子１１がターンオンまたはター
ンオフされることはない。本実施形態の装置では、この
ようにしてパルス信号からチャタリング等のノイズを除
去している。
【００２２】一方、ラッチ回路２１は、リセット端子に
立上りエッジが入力されると、以降セット端子に立上り
エッジが入力されるまでの間、その出力を「Ｌ」レベル
に保持する。ここで、発振器１の出力が「Ｌ」レベルで
ある期間は、アンド回路２２の出力は常に「Ｌ」であ
り、ラッチ回路２１はセットされることはない。すなわ
ち、ラッチ回路２１は、発振器１の出力が「Ｌ」レベル
である期間は、アンド回路２２の出力の最初の立上りエ
ッジによりいったんリセットされると、以降、セットさ
れることなく「Ｌ」レベルを出力し続ける。したがっ
て、上述の場合と同様に、三角波のレベルが下降してい
く過程で三角波のレベルが制御回路４の出力レベルを初
めて下回る（たとえば、時刻３）ことによってラッチ回
路２１の出力が「Ｈ」レベルから「Ｌ」レベルに変化し
た後は、コンパレータ３の出力にチャタリングが発生し
ても、そのことによりラッチ回路２１の出力状態が変化
することはない。
立上りエッジが入力されると、以降セット端子に立上り
エッジが入力されるまでの間、その出力を「Ｌ」レベル
に保持する。ここで、発振器１の出力が「Ｌ」レベルで
ある期間は、アンド回路２２の出力は常に「Ｌ」であ
り、ラッチ回路２１はセットされることはない。すなわ
ち、ラッチ回路２１は、発振器１の出力が「Ｌ」レベル
である期間は、アンド回路２２の出力の最初の立上りエ
ッジによりいったんリセットされると、以降、セットさ
れることなく「Ｌ」レベルを出力し続ける。したがっ
て、上述の場合と同様に、三角波のレベルが下降してい
く過程で三角波のレベルが制御回路４の出力レベルを初
めて下回る（たとえば、時刻３）ことによってラッチ回
路２１の出力が「Ｈ」レベルから「Ｌ」レベルに変化し
た後は、コンパレータ３の出力にチャタリングが発生し
ても、そのことによりラッチ回路２１の出力状態が変化
することはない。
【００２３】上記の２つの動作を合わせて考えると、ラ
ッチ回路２１の出力、すなわち、本実施形態のパルス信
号生成装置により生成されるパルス信号は、発振器１の
出力が「Ｈ」レベルである期間において上記三角波のレ
ベルが制御信号４の出力レベルを最初に越えた時点か
ら、発振器１の出力が「Ｌ」レベルである期間において
上記三角波のレベルが制御信号４の出力レベルを最初に
下回るまでの間「Ｈ」レベルに保持され、反対に、発振
器１の出力が「Ｌ」レベルである期間において上記三角
波のレベルが制御信号４の出力レベルを最初に下回った
時点から、発振器１の出力が「Ｈ」レベルである期間に
おいて上記三角波のレベルが制御信号４の出力レベルを
最初に越えるまでの間「Ｌ」レベルに保持されることに
なる。ここで、ラッチ回路２１の出力が「Ｌ」レベルか
ら「Ｈ」レベルに変化するタイミングは、三角波のレベ
ルが制御信号４の出力レベルを最初に越えたときであ
り、三角波または制御回路４の出力にノイズが重畳して
いない本来の状態におけるタイミングと一致している。
また、ラッチ回路２１の出力が「Ｈ」レベルから「Ｌ」
レベルに変化するタイミングは、三角波のレベルが制御
信号４の出力レベルを最初に下回ったときであり、三角
波または制御回路４の出力にノイズが重畳していない本
来の状態におけるタイミングと一致している。このよう
に、誤動作を防止するための回路（ノイズを除去するた
めの回路）を設けても、生成すべきパルス信号のタイミ
ングおよびデューティは変わらない。
ッチ回路２１の出力、すなわち、本実施形態のパルス信
号生成装置により生成されるパルス信号は、発振器１の
出力が「Ｈ」レベルである期間において上記三角波のレ
ベルが制御信号４の出力レベルを最初に越えた時点か
ら、発振器１の出力が「Ｌ」レベルである期間において
上記三角波のレベルが制御信号４の出力レベルを最初に
下回るまでの間「Ｈ」レベルに保持され、反対に、発振
器１の出力が「Ｌ」レベルである期間において上記三角
波のレベルが制御信号４の出力レベルを最初に下回った
時点から、発振器１の出力が「Ｈ」レベルである期間に
おいて上記三角波のレベルが制御信号４の出力レベルを
最初に越えるまでの間「Ｌ」レベルに保持されることに
なる。ここで、ラッチ回路２１の出力が「Ｌ」レベルか
ら「Ｈ」レベルに変化するタイミングは、三角波のレベ
ルが制御信号４の出力レベルを最初に越えたときであ
り、三角波または制御回路４の出力にノイズが重畳して
いない本来の状態におけるタイミングと一致している。
また、ラッチ回路２１の出力が「Ｈ」レベルから「Ｌ」
レベルに変化するタイミングは、三角波のレベルが制御
信号４の出力レベルを最初に下回ったときであり、三角
波または制御回路４の出力にノイズが重畳していない本
来の状態におけるタイミングと一致している。このよう
に、誤動作を防止するための回路（ノイズを除去するた
めの回路）を設けても、生成すべきパルス信号のタイミ
ングおよびデューティは変わらない。
【００２４】このように、本実施形態によれば、スイッ
チングノイズを簡単に除去することができ、そのノイズ
によってスイッチング素子１１がターンオンまたはター
ンオフされることはない。このため、スイッチング素子
１１における電力の浪費を抑えることができ、また、こ
れに伴ってスイッチング素子１１における発熱も小さく
なり熱破損が起こりにくくなる。熱破損が起こりにくく
なれば、スイッチング素子１１の出力パワーを大きく設
定できる。
チングノイズを簡単に除去することができ、そのノイズ
によってスイッチング素子１１がターンオンまたはター
ンオフされることはない。このため、スイッチング素子
１１における電力の浪費を抑えることができ、また、こ
れに伴ってスイッチング素子１１における発熱も小さく
なり熱破損が起こりにくくなる。熱破損が起こりにくく
なれば、スイッチング素子１１の出力パワーを大きく設
定できる。
【００２５】また、アナログ回路を含むパルス信号生成
装置におけるノイズをデジタル回路を用いて除去するの
で、耐ノイズ性がデジタル回路と同等になる。なお、上
記実施例では、パルス信号を供給する対象をスイッチン
グ素子としたが、本発明は、これに限定されることはな
く、本発明の装置が生成するパルス信号に起因してノイ
ズを発生する回路をパルス信号の供給対象とした場合に
有用である。
装置におけるノイズをデジタル回路を用いて除去するの
で、耐ノイズ性がデジタル回路と同等になる。なお、上
記実施例では、パルス信号を供給する対象をスイッチン
グ素子としたが、本発明は、これに限定されることはな
く、本発明の装置が生成するパルス信号に起因してノイ
ズを発生する回路をパルス信号の供給対象とした場合に
有用である。
【００２６】また、本発明の装置が使用する三角波は、
その上昇スロープと下降スロープとが非対称の波形を含
むものとする。たとえば、ノコギリ波も本発明の三角波
に含まれるものとする。
その上昇スロープと下降スロープとが非対称の波形を含
むものとする。たとえば、ノコギリ波も本発明の三角波
に含まれるものとする。
【００２７】
【発明の効果】スイッチング素子等を駆動するためのパ
ルス信号を生成する際、そのパルス信号から上記スイッ
チング素子等の動作に起因して発生するノイズを除去す
ることができる。このため、スイッチング素子等が不必
要にターンオンまたはターンオフされることはなく、ス
イッチング損失を抑えることができる。
ルス信号を生成する際、そのパルス信号から上記スイッ
チング素子等の動作に起因して発生するノイズを除去す
ることができる。このため、スイッチング素子等が不必
要にターンオンまたはターンオフされることはなく、ス
イッチング損失を抑えることができる。
【図１】本実施形態のパルス信号生成装置の構成図であ
る。
る。
【図２】本実施形態のパルス信号生成装置の動作を説明
する図である。
する図である。
【図３】(a) は、一般的なパルス信号生成装置のブロッ
ク図であり、(b) は、その動作を説明する図である。
ク図であり、(b) は、その動作を説明する図である。
【図４】図３(a) に示す構成においてスイッチングノイ
ズが発生した場合の誤動作の影響を説明する図である。
ズが発生した場合の誤動作の影響を説明する図である。
１ 発振器
２ 三角波発生回路
３ コンパレータ
４ 制御回路
５ ドライブ回路
１１ スイッチング素子
２１ ラッチ回路
２２、２３ アンド回路
２４、２５ インバート回路
Claims (2)
- 【請求項１】 発振器と、 その発振器の出力を使用して三角波を生成する三角波発
生回路と、 その三角波と制御信号との比較結果に基づいてパルス信
号を生成するコンパレータと、 上記発振器の出力と上記コンパレータの出力との論理積
を出力する第１の論理回路と、 上記発振器の出力の反転信号と上記コンパレータの出力
の反転信号との論理積を出力する第２の論理回路と、 上記第１の論理回路の出力により第１の状態を保持し、
上記第２の論理回路の出力により第２の状態を保持する
ラッチ回路とを有し、 そのラッチ回路の出力を出力パルス信号とするパルス信
号生成装置。 - 【請求項２】 発振器の出力を使用して三角波を生成
し、その三角波と制御信号との比較結果に基づいてパル
ス信号を生成する装置に対して設けられる誤動作防止回
路であって、 上記発振器の出力が第１の状態である期間において上記
三角波のレベルが上記制御信号のレベルを最初に越えた
タイミングで第１の状態にラッチされ、上記発振器の出
力が第２の状態である期間において上記三角波のレベル
が上記制御信号のレベルを最初に下回ったタイミングで
第２の状態にラッチされるラッチ回路を備え、そのラッ
チ回路の出力を上記パルス信号生成装置の出力パルス信
号とする誤動作防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25388197A JP3487144B2 (ja) | 1997-09-18 | 1997-09-18 | 誤動作防止機能を有するパルス信号生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25388197A JP3487144B2 (ja) | 1997-09-18 | 1997-09-18 | 誤動作防止機能を有するパルス信号生成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1197989A JPH1197989A (ja) | 1999-04-09 |
| JP3487144B2 true JP3487144B2 (ja) | 2004-01-13 |
Family
ID=17257431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25388197A Expired - Fee Related JP3487144B2 (ja) | 1997-09-18 | 1997-09-18 | 誤動作防止機能を有するパルス信号生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3487144B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6597749B1 (en) * | 1999-11-19 | 2003-07-22 | Atmel Corporation | Digital frequency monitoring |
| TWI220083B (en) * | 2003-08-07 | 2004-08-01 | Analog Integrations Corp | Control circuit of pulse width modulation DC-to-DC converter |
| JP4404270B2 (ja) * | 2005-10-17 | 2010-01-27 | 株式会社オートネットワーク技術研究所 | Ｐｗｍ信号生成回路 |
| JP5006791B2 (ja) | 2005-10-31 | 2012-08-22 | 株式会社オートネットワーク技術研究所 | 電力供給制御装置 |
| JP4585970B2 (ja) * | 2006-01-05 | 2010-11-24 | Ｏｋｉセミコンダクタ株式会社 | パルス幅変調装置 |
| JP5319986B2 (ja) * | 2008-08-26 | 2013-10-16 | ルネサスエレクトロニクス株式会社 | パルス生成装置 |
| JP5488074B2 (ja) * | 2010-03-15 | 2014-05-14 | 株式会社リコー | パルス幅変調信号生成回路 |
| EP2757355A4 (en) * | 2011-09-15 | 2015-07-29 | Nec Corp | SEMICONDUCTOR DEVICE AND INFRARED IMAGE CAPTURE DEVICE USING THE SAME |
-
1997
- 1997-09-18 JP JP25388197A patent/JP3487144B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1197989A (ja) | 1999-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7106130B2 (en) | Variable frequency PWM controller circuit | |
| JPH11220874A (ja) | Ｄｃ−ｄｃコンバータ制御回路 | |
| CN112671222B (zh) | Dcdc转换器、电子设备及dcdc转换器实现软启动的方法 | |
| JP2005151791A (ja) | パルス幅変調器及びそのローディングシステム | |
| CN109687853B (zh) | 脉冲宽度调制电路、对应的设备和方法 | |
| JP3487144B2 (ja) | 誤動作防止機能を有するパルス信号生成装置 | |
| KR20040010065A (ko) | Ｐｗｍ형 모터 구동 장치 | |
| JP4559201B2 (ja) | Ｄｃ／ｄｃコンバータの突入電流防止回路 | |
| JP2003299356A (ja) | Ｄｃ／ｄｃコンバータの制御方法 | |
| CN113162386B (zh) | 一种适用于升压转换电路的基准电压软启动电路 | |
| CN1047776A (zh) | 具有脉冲方式等待状态的开关电源 | |
| JP3286046B2 (ja) | 電力変換装置の制御方法 | |
| JP2001218479A (ja) | Ｐｗｍ制御装置 | |
| JP2021083241A (ja) | 電力変換装置 | |
| JP2005210820A (ja) | 同期整流式ｄｃ／ｄｃコンバータ | |
| JP2892769B2 (ja) | スイッチングレギュレータ | |
| JP7085054B1 (ja) | 同期整流制御装置 | |
| JPH1118437A (ja) | 電力変換装置 | |
| JPH10295082A (ja) | 単相インバータの制御方式 | |
| JP2004274866A (ja) | ハーフブリッジ形インバータ回路 | |
| WO2023095830A1 (ja) | スイッチング回路、インバータ回路 | |
| JP2924509B2 (ja) | 誘導加熱調理器 | |
| WO2024105385A1 (en) | Variable switching frequency | |
| JP2994186B2 (ja) | 共振形インバータ装置 | |
| JPS6028798A (ja) | インバ−タ装置の運転方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030930 |
|
| LAPS | Cancellation because of no payment of annual fees |