WO2023095830A1 - スイッチング回路、インバータ回路 - Google Patents

Abstract

【課題】　高い周波数で、高い電力変換効率を有するスイッチング回路を提供する。　【解決手段】　スイッチング回路１１０は、負荷手段Ｒとスイッチ手段Ｍとの間に配設されたインダクタＬと、スイッチ手段Ｍと電源又はアースとの間に直列に配設された第一の整流手段Ｄ１と、第一のキャパシタＣ１と、直列に配設された第一の整流手段Ｄ１と第一のキャパシタＣ１に、インダクタＬを介して並列に接続された第二の整流手段Ｄ２と、第二のキャパシタＣ２と、第一の整流手段Ｄ１と第一のキャパシタＣ１の接続部と、第二のキャパシタＣ２と第二の整流手段Ｄ２との接続部との間に配設された第三の整流手段Ｄ３と、を有する。

Description

スイッチング回路、インバータ回路

　本発明は、非共振でZCS／ZVS動作を行うスイッチング回路、インバータ回路に関する。

　電動車両の航続距離改善、及び、ハイブリッド車両の燃費改善には搭載するインバータに高い電力変換効率が求められる。また、モータ効率向上の為にインバータの動作周波数であるキャリアの高周波化が必要である。これと同時に、発生する電磁ノイズを低く抑えてＥＭＣ性能を改善するとともに、ノイズ対策にかかるコストの削減が望まれる。
特許文献１は、ZCS動作を行うインバータ回路を開示している
特許文献２は、フィリップフロップを用いるインバータ回路を開示している。

　図２７は３相インバータの出力回路１相分を表したもので、誘導性負荷をハイサイド側に接続し、電源電圧48V、駆動周波数50KHz、Duty50%に設定し、貫通防止の為所定のデッドタイムが設定してある。
負荷がハイサイド側にあり、電流方向はハーフブリッジへの流れ込み方向となる。その為、ボトムスイッチ160側MOSFET が主スイッチとなり、トップスイッチ150側はフライホイール回路動作を行う。
　図２８はボトムスイッチのオン時のトップスイッチ、及び、ボトムスイッチの電圧・電流・損失をシミュレーションした結果を示す。
（条件）
・ボトムオン動作解析
・電源電圧48V
・負荷インダクタンス10uH
・負荷抵抗0.15 Ω (48V 0 .15Ω=320A、Duty50% 駆動であるので160A相当）
・ゲート抵抗2.2 Ω
・固定定数回路（配線インダクタンス=０）

　ボトムスイッチ160がオンする直前の状態は、負荷インダクタンスによる負荷電流≒160Aがトップスイッチ150を経由して電源方向へ流れている。この時ボトムスイッチ160がオンするから、トップスイッチ150のボディダイオード及び外付けショットキーダイオードの順方向電流によるホットキャリアが消滅する時間≒6ns の間、大きなリカバリ電流が上下スイッチを流れる。
　トップスイッチ側はS-D間電圧が小さいことから損失は小さく、ボトムスイッチ側で大きな電力損失が発生する。キャリア消滅後は トップスイッチ側MOSFETのD-S容量を充電しながら上下MOSFETのD-S間電圧が指数関数的に増加（減少）して、この電圧が出力端子電圧波形となる。
　また、上記リカバリ電流は、そのまま電源電流に大きな高調波リップルとなって流れる。

特開２０１４－２２０９１３号公報 特開２０１５－７６９８９号公報

　図２９はボトムスイッチのオフ時のトップスイッチ、及び、ボトムスイッチの電圧・電流・損失をシミュレーションした結果を示す。
ボトムスイッチ160がオフする直前の状態は、負荷インダクタンスによる負荷電流≒160Aがボトムスイッチ160を経由してGND方向へ流れている。
この時ボトムスイッチ160がオフするから、負荷電流は誘導成分によって電流値が保持されたままで、ボトムスイッチ160の電流減少分がトップスイッチ150の電流として増加していく。

　トップ側スイッチとボトム側スイッチのS-D間電圧とドレイン電流と損失との関係を示す。このように、トップ側スイッチは初期状態がオフであるから電圧の増加に対する電流の増加が遅れる為比較的損失が小さいが、ボトム側スイッチは負荷電流の160Aを維持したままS－D間電圧が増加するので、大きな損失を発生する。
以上の各スイッチング動作による損失と、電力変換効率は以下となる。
ボトムスイッチ側MOSFET損失 （１個分） 11.872W
ボトム側リカバリ低減ショットキーダイオード損失＝ 266uW
トップスイッチ側MOSFET損失 （１個分） 4.122W
トップ側リカバリ低減ショットキーダイオード損失＝ 373.8mW
負荷電力＝ 3.6757KW
電源電力＝ 3.7235KW
効率＝ 98.71%

　スイッチング損失を低減して、効率を向上させる手法として一般的には共振（部分共振）によってZVS、ZCS動作を行い、スイッチ素子の電圧と電流の位相に差を設けることで V × I 損失を低下させる方法がある。しかし、この方法は構造が複雑でタイミング制御が難しいといった難点がある。更に、従来のZCS、ZVSのインバータ回路では、ZCS、ZVS動作の為に使われたエネルギーはそのまま消費しているため、効率を高めることができなかった。

　本発明の目的は、高い周波数で、高い電力変換効率を有し、発生する電磁ノイズを低く抑えてＥＭＣ性能を改善したスイッチング回路、インバータ回路を提供することである。

　本発明に係るスイッチング回路（１１０）は、電源（Ｅ）から供給される電力を断続して負荷手段（Ｒ）を駆動するスイッチング回路であって、該スイッチング回路に内蔵されるスイッチ手段（Ｍ）へ印加される電圧と、当該スイッチ手段（Ｍ）を流れる電流との間に時間差を設けてスイッチング損失を低減するソフトスイッチング方式である。そして、前記負荷手段（Ｒ）と前記スイッチ手段（Ｍ）との間に配設されたインダクタ（Ｌ）と、前記スイッチ手段（Ｍ）と前記電源又はアースとの間に直列に配設された第一の整流手段（Ｄ１）と、第一のキャパシタ（Ｃ１）と、直列に配設された前記第一の整流手段（Ｄ１）と前記第一のキャパシタ（Ｃ１）に、前記インダクタ（Ｌ）を介して並列に接続された第二の整流手段（Ｄ２）と、第二のキャパシタ（Ｃ２）と、前記第一の整流手段（Ｄ１）と前記第一のキャパシタ（Ｃ１）の接続部と、前記第二のキャパシタ（Ｃ２）と前記第二の整流手段（Ｄ２）との接続部との間に配設された第三の整流手段（Ｄ３）と、を有する。

　本発明に係るインバータ回路はトップインバータスイッチ（５０）とボトムインバータスイッチ（６０）とを有するハーフブリッジインバータと、前記トップインバータスイッチ（５０）のオン・オフ時に、ZVS／ZCS動作を行うトップ側補助回路（２０Ｔ）と、前記ボトムインバータスイッチ（６０）のオン・オフ時に、ZVS／ZCS動作を行うボトム側補助回路（２０Ｂ）と、を備える。前記インバータ回路は、更に前記トップインバータスイッチ（５０）、前記ボトムインバータスイッチ（６０）のオン遷移時にZCS動作を行う、前記トップインバータスイッチ（５０）と負荷手段（ＬＵ）との間に接続されたトップ側インダクタ（Ｌ３）と、前記ボトムインバータスイッチ（６０）と負荷手段（Ｌ１）との間に接続されると共に、前記トップ側インダクタ（Ｌ３）に接続されるボトム側インダクタ（Ｌ４）を備える。そして、前記トップ側補助回路（２０Ｔ）は、前記トップインバータスイッチ（５０）と電源又はアースとの間に直列に配設された第一の整流手段（Ｄ１）と、第一のキャパシタ（Ｃ１）と、直列に配設された前記第一の整流手段（Ｄ１）と前記第一のキャパシタ（Ｃ２）に、前記トップ側インダクタ（Ｌ３）を介して並列に接続された第二の整流手段（Ｄ２）と、第二のキャパシタ（Ｃ２）と、前記第一の整流手段（Ｄ１）と前記第一のキャパシタ（Ｃ１）の接続部と、前記第二のキャパシタ（Ｃ２）と前記第二の整流手段（Ｄ２）との接続部との間に配設された第三の整流手段（Ｄ３）と、を有する。
　なお、上記各括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

　請求項１のスイッチング回路では、スイッチ手段（Ｍ）をＺＣＳでオンさせるために用いられたインダクタ（Ｌ）のエネルギーが、スイッチ手段（Ｍ）のオン中に第一のキャパシタ（Ｃ１）に蓄えられる。そして、第一のキャパシタ（Ｃ１）のエネルギー（電圧）で、スイッチ手段（Ｍ）をＺＶＳでオフし、スイッチ手段（Ｍ）のオフ中に、第一のキャパシタ（Ｃ１）のエネルギーを電源側に還流させ、第一のキャパシタ（Ｃ１）を完全に放電させる。従来のＺＣＳ、ＺＶＳのインバータ回路では、ＺＣＳ、ＺＶＳ動作の為に使われたエネルギーはそのまま消費していたのに対して、請求項１のインバータ回路ではＺＣＳ、ＺＶＳ動作の為に使われたエネルギーを電源側に還流するため、高い効率を発揮することができる。

　請求項２のスイッチング回路は、第一の整流手段（Ｄ１）は、第一のキャパシタ（Ｃ１）の電荷がスイッチ手段（Ｍ）に短絡するのを防ぎ、第三の整流手段（Ｄ３）は、インダクタ（Ｌ）の短絡を防ぐことができる。

　請求項３のスイッチング回路は、第二の整流手段（Ｄ２）は、第二のキャパシタ（Ｃ２）の電荷を電源（Ｅ）に還流できる。

　請求項４のスイッチング回路は、負荷手段は抵抗性負荷（Ｒ）であって、スイッチ手段は、片側スイッチングモードのみで駆動される片側スイッチのスイッチング素子（Ｍ）から成る。両側スイッチングモードを用いないため、構造が簡易である。

　請求項５のスイッチング回路は、負荷手段は誘導性負荷（Ｌ１）であって、フライホイール電流を流すための整流素子（ＤＦ）を有する。請求項５のインバータ回路では、フライホイール電流を整流素子（ＤＦ）に流すため制御構成が簡易である。

　請求項６スイッチング回路は、インダクタは２分割（Ｌ３、Ｌ４）され、分割された接続点に誘導性負荷（Ｌ１）の一方の端（ＯＵＴ）が接続され、誘導性負荷（Ｌ１）の他方の端（ＶＢ）が電源又はアースに接続され、２分割されたインダクタ（Ｌ３、Ｌ４）に整流素子（ＤＦ）の一方の端（アノード）が直列に接続され、整流素子（ＤＦ）の他方の端（カソード）が電源又はアースに接続される。請求項６のインバータ回路では、フライホイール電流を整流素子（ＤＦ）に流すため制御構成が簡易である。

　請求項７のスイッチング回路は、負荷手段は誘導性負荷（Ｌ１）であって、更に、フライホイール電流を流すためのスイッチング素子（Ｍ１）を有する。請求項７のインバータ回路では、フライホイール電流をスイッチング素子（Ｍ１）に流すため、整流素子を用いるよりも低損失である。

　請求項８のスイッチング回路は、インダクタは２分割（Ｌ３、Ｌ４）され、分割された接続点に誘導性負荷（Ｌ１）の一方の端（ＯＵＴ）が接続され、誘導性負荷の他方の端（ＶＢ）が電源又はアースに接続され、２分割されたインダクタ（Ｌ３、Ｌ４）にスイッチング素子（Ｍ１）の一方の端（ドレイン又はソース）が直列に接続され、スイッチング素子の他方の端（ソース又はドレイン）が電源又はアースに接続される。請求項８のインバータ回路では、フライホイール電流をスイッチング素子（Ｍ１）に流すため、整流素子を用いるよりも低損失である。

　請求項９のインバータ回路は、主スイッチオン遷移ときにフライホイールスイッチと成る反対側のインバータスイッチに流れるスイッチリカバリ電流（エネルギー）をトップ側インダクタ（Ｌ３）とボトム側インダクタ（Ｌ４）に蓄積させ、次のスイッチオフ時の動作で電源へ回生させるので電力変換効率が向上できる。また、スイッチリカバリ電流をトップ側インダクタ（Ｌ３）とボトム側インダクタ（Ｌ４）に蓄えることで抑え、低ノイズ化が実現できる。

　請求項９のインバータ回路では、トップスイッチ（５０）及びボトムスイッチ（６０）をZCSでオンさせるために用いられた負荷手段（ＬＵ）のエネルギーが、トップスイッチ及びボトムスイッチのオン中に第１のコンデンサ（Ｃ１）に蓄えられる。そして、第一のコンデンサ（Ｃ１）のエネルギー（電圧）で、トップスイッチ及びボトムスイッチをZVSでオフし、トップスイッチ及びボトムスイッチのオフ中に、第一のコンデンサ（Ｃ１）のエネルギーを電源側に還流させ、第一のコンデンサ（Ｃ１）を完全に放電させる。従来のZCS、ZVSのインバータ回路では、ZCS、ZVS動作の為に使われたエネルギーはそのまま消費していたのに対して、請求項９のインバータ回路ではZCS、ZVS動作の為に使われたエネルギーを電源側に還流するため、高い効率を発揮することができる。

　請求項１０のインバータ回路は、３相インバータである。３相モータを高周波でも低い損失で駆動できる。

　請求項１１のインバータ回路は、ボトム側補助回路（２０Ｂ）は、ボトムインバータスイッチ（６０）と電源又はアースとの間に直列に配設された第一の整流手段（Ｄ１）と、第一のキャパシタ（Ｃ１）と、直列に配設された第一の整流手段（Ｄ１）と第一のキャパシタ（Ｃ１）に、ボトム側インダクタ（Ｌ４）を介して並列に接続された第二の整流手段（Ｄ２）と、第二のキャパシタ（Ｃ２）と、第一の整流手段（Ｄ１）と第一のキャパシタ（Ｃ１）の接続部と、第二のキャパシタ（Ｃ２）と第二の整流手段（Ｄ２）との接続部との間に配設された第三の整流手段（Ｄ３）と、を有する。請求項１１のインバータ回路は、インバータスイッチに流れるスイッチリカバリ電流（エネルギー）をトップ側インダクタ（Ｌ３）とボトム側インダクタ（Ｌ４）に蓄積させ、次のスイッチオフ時の動作で電源へ回生させるので電力変換効率が向上できる。

　請求項１２のインバータ回路は、トップインバータスイッチ（５０）、ボトムインバータスイッチ（６０）の何れが主スイッチとなるかを検出する検出手段（７０）と、主スイッチ側のトップ側補助回路（２０Ｔ）又はボトム側補助回路（２０Ｂ）を動作可能とし、主スイッチでは無い側のトップ側補助回路（２０Ｔ）又はボトム側補助回路（２０Ｂ）を動作不能とする補助回路遮断手段（ＳＷ１、ＳＷ２）とを備える。請求項１２のインバータ回路は、トップインバータスイッチ、ボトムインバータスイッチの両側スイッチングモードを用いながら、適切にインバータスイッチに流れるスイッチリカバリ電流（エネルギー）をトップ側インダクタ（Ｌ３）とボトム側インダクタ（Ｌ４）に蓄積させ、次のスイッチオフ時の動作で電源へ回生させるので電力変換効率が向上できる。

　請求項１３のインバータ回路は、検出手段を構成する入力端子（Ｄ、ＣＬＫ）と、補助回路遮断手段を制御する出力端子（Ｑ、Ｑバー）と、を有するフリップフロップ（Ａ３）を備える。このため、請求項１３のインバータ回路は、電流負荷がインバータ回路からの流れだし方向か、流れ込み方向かを判断し主スイッチを検出して、主スイッチ側のトップ側補助回路（２０Ｔ）又はボトム側補助回路（２０Ｂ）を動作可能とし、主スイッチでは無い側のトップ側補助回路（２０Ｔ）又はボトム側補助回路（２０Ｂ）を動作不能とすることができる。

　請求項１４のインバータ回路は、検出手段（７０）が、トップ側インダクタ（Ｌ３）、ボトム側インダクタ（Ｌ４）の接続部（ＣＮ）と、負荷（ＬＵ）との間に接続される抵抗（Ｒ２２）と、抵抗の両端に接続され、負荷側の電位が接続部側の電位よりも低い際に出力を発生する第１コンパレータ（ＣＰＴ）と、負荷側の電位が接続部側の電位よりも高い際に出力を発生する第２コンパレータ（ＣＰＢ）と、から成る。補助回路遮断手段が、第１コンパレータ、第２コンパレータの出力により、主スイッチ側のトップ側補助回路（２０Ｔ）又はボトム側補助回路（２０Ｂ）を動作可能とし、主スイッチでは無い側のトップ側補助回路又はボトム側補助回路を動作不能とする第１スイッチ（ＳＷ１）と、第２スイッチ（ＳＷ２）から成る。請求項１４のインバータ回路は、電流負荷がインバータ回路からの流れだし方向か、流れ込み方向かを判断し主スイッチを検出して、主スイッチ側のトップ側補助回路（２０Ｔ）又はボトム側補助回路（２０Ｂ）を動作可能とし、主スイッチでは無い側のトップ側補助回路（２０Ｔ）又はボトム側補助回路（２０Ｂ）を動作不能とすることができる。請求項１４のインバータ回路は、検出手段（７０）が、抵抗（Ｒ２２）と、第１コンパレータ（ＣＰＴ）と第２コンパレータ（ＣＰＢ）と、から成るため、構成が簡易である。

　請求項１５のインバータ回路は、Ｕ相制御入力信号、Ｖ相制御入力信号、Ｗ相制御入力信号を比較する比較手段（ＣＰＵ２、ＣＰＶ２、ＣＰＷ２）と、主スイッチ側のトップ側補助回路（２０Ｔ）又はボトム側補助回路（２０Ｂ）を動作可能とし、主スイッチでは無い側のトップ側補助回路又はボトム側補助回路を動作不能とする補助回路遮断手段（ＳＷ１、ＳＷ２）と、を備える。請求項１５のインバータ回路は、Ｕ相制御入力信号、Ｖ相制御入力信号、Ｗ相制御入力信号から主スイッチを検出して、主スイッチ側のトップ側補助回路（２０Ｔ）又はボトム側補助回路（２０Ｂ）を動作可能とし、主スイッチでは無い側のトップ側補助回路（２０Ｔ）又はボトム側補助回路（２０Ｂ）を動作不能とすることができる。請求項１５のインバータ回路は、負荷電流を抵抗に流すことなく補助回路を遮断できるので、抵抗損失が無く効率が高い。

　請求項１６のインバータ回路は、比較手段（８０）が、Ｗ相制御入力信号とＵ相制御入力信号を比較するＵ相制御用のコンパレータ（ＣＰＵ２）と、Ｕ相制御入力信号とＶ相制御入力信号を比較するＶ相制御用のコンパレータ（ＣＰＶ２）と、Ｖ相制御入力信号とＷ相制御入力信号を比較するＷ相制御用のコンパレータ（ＣＰＷ２）と、から成る。補助回路遮断手段が、Ｕ相制御用のコンパレータの出力に基づき、Ｕ相（１１０Ｕ）の主スイッチ側のトップ側補助回路（２０Ｔ）又はボトム側補助回路（２０Ｂ）を動作可能とし、主スイッチでは無い側のトップ側補助回路又はボトム側補助回路を動作不能とするＵ相の補助回路遮断手段（ＳＷ１Ｕ、ＳＷ２Ｕ）と、Ｖ相制御用のコンパレータの出力に基づき、Ｖ相（１１０Ｖ）の主スイッチ側のトップ側補助回路（２０Ｔ）又はボトム側補助回路（２０Ｂ）を動作可能とし、主スイッチでは無い側のトップ側補助回路又はボトム側補助回路を動作不能とするＶ相の補助回路遮断手段（ＳＷ１Ｖ、ＳＷ２Ｖ）と、Ｗ相制御用のコンパレータの出力に基づき、Ｗ相（１１０Ｗ）の主スイッチ側のトップ側補助回路（２０Ｔ）又はボトム側補助回路（２０Ｂ）を動作可能とし、主スイッチでは無い側のトップ側補助回路又はボトム側補助回路を動作不能とするＷ相の補助回路遮断手段（ＳＷ１Ｗ、ＳＷ２Ｗ）と、から成る。請求項１６のインバータ回路は、Ｕ相制御入力信号、Ｖ相制御入力信号、Ｗ相制御入力信号から主スイッチを検出して、主スイッチ側のトップ側補助回路（２０Ｔ）又はボトム側補助回路（２０Ｂ）を動作可能とし、主スイッチでは無い側のトップ側補助回路（２０Ｔ）又はボトム側補助回路（２０Ｂ）を動作不能とすることができる。請求項１６のインバータ回路は、負荷電流を抵抗に流すことなく補助回路を遮断できるので、抵抗損失が無く効率が高い。

　請求項１７のインバータ回路であって、トップインバータスイッチ（１２２）に接続されたトップ側インダクタ（Ｌ３）と、ボトムインバータスイッチ（１１８）に接続されたボトム側インダクタ（Ｌ４）は、出力端子（１２４）を構成する金属板の一部であり、延在方向が略直交するように形成された一対の延在片（１２４Ａ、１２４Ｂ）から成る。請求項１４のインバータ回路は、トップ側インダクタＬ３、ボトム側インダクタＬ４は、出力端子１２４を構成する金属板の一部であるため、廉価に構成できると共に、機械強度が高く、信頼性が高い。両延在片１２４Ａ、１２４Ｂには、延在方向に対して渦巻き状に磁束が発生するが、延在方向が略直交するように形成されているため、磁束が干渉し合わない。

　請求項１８のインバータ回路は、延在片（１２４Ａ、１２４Ｂ）は一定幅であり、出力端子（１２４）を構成する金属板の両側端（１２４Ｌ、１２４Ｒ）から延在している。請求項１５のインバータ回路は、トップ側インダクタＬ３、ボトム側インダクタＬ４は、出力端子１２４を構成する金属板の一部であるため、廉価に構成できると共に、機械強度が高く、信頼性が高い。

　請求項１９のインバータ回路は、トップインバータスイッチ（５０、１２２）とボトムインバータスイッチ（６０、１１８）とを有するハーフブリッジインバータと、トップインバータスイッチ（５０）に接続されたトップ側インダクタ（Ｌ３）と、ボトムインバータスイッチ（６０）に接続されたボトム側インダクタ（Ｌ４）とを備え、トップインバータスイッチ（１２２）に接続されたトップ側インダクタＬ３と、ボトムインバータスイッチ（１１８）に接続されたボトム側インダクタ（Ｌ４）は、出力端子（１２４）を構成する金属板の一部であり、延在方向が略直交するように形成された一対の延在片（１２４Ａ、１２４Ｂ）から成る。請求項１６のインバータ回路は、トップ側インダクタＬ３、ボトム側インダクタＬ４は、出力端子１２４を構成する金属板の一部であるため、廉価に構成できると共に、機械強度が高く、信頼性が高い。両延在片１２４Ａ、１２４Ｂには、延在方向に対して渦巻き状に磁束が発生するが、延在方向が略直交するように形成されているため、磁束が干渉し合わない。

　請求項２０のインバータ回路は、延在片（１２４Ａ、１２４Ｂ）は一定幅であり、出力端子（１２４）を構成する金属板の両側端（１２４Ｌ、１２４Ｒ）から延在している。請求項１７のインバータ回路は、トップ側インダクタＬ３、ボトム側インダクタＬ４は、出力端子１２４を構成する金属板の一部であるため、廉価に構成できると共に、機械強度が高く、信頼性が高い。

図１（Ａ）はMOFFET(M）のソース側が接地されている本発明の第１実施形態に係るスイッチング回路の回路例であり、図１（Ｂ）はMOFFET(M）のソース側に抵抗性負荷Ｒが接続されている第１実施形態に係るスイッチング回路の回路例である。 図２（Ａ）はMOFFET(M）のソース側が接地されている第２実施形態に係るスイッチング回路の回路例であり、図２（Ｂ）はMOFFET(M）のソース側に誘導性負荷Ｌ１が接続されている第２実施形態に係るスイッチング回路の回路例である。 １つのインダクタで構成した第２実施形態の係るスイッチング回路の回路例である。 図４（Ａ）はMOSFET（M1）側がフライホイール回路動作し、MOSFET（M2）が主スイッチとして作用する第３実施形態のスイッチング回路の回路構成であり、図４（Ｂ）はMOSFET（M2）側がフライホイール回路動作し、MOSFET（M1）が主スイッチとして作用する第３実施形態のスイッチング回路の回路構成である。 第４実施形態のインバータ回路の回路図 第４実施形態のインバータ回路を流れる電流の説明図 第５実施形態のインバータ回路の回路図 第５実施形態のインバータ回路の回路図であり主スイッチオン動作中の電流方向を示す。 第５実施形態のインバータ回路の回路図であり主スイッチオン動作中の電流方向を示す。 第５実施形態のインバータ回路の回路図であり主スイッチオン動作中の電流方向を示す。 第５実施形態のインバータ回路の回路図であり主スイッチオフ動作中の電流方向を示す。 トップ側、ボトム側のドレイン電流、Ｄ－Ｓ間電圧、ドレイン損失を示す。 トップ側のドレイン電流、Ｄ－Ｓ間電圧、ドレイン損失、ノード電圧を示す。 トップ側、ボトム側のドレイン電流、Ｄ－Ｓ間電圧、ドレイン損失、コンデンサＣ２電流を示す。 出力電圧波形のＦＦＴ解析結果を示す。 電源電流波形のＦＦＴ解析結果を示す。 従来技術のインバータ回路と第５実施形態のインバータ回路における立下がり波形を示す。 従来技術のインバータ回路と第５実施形態のインバータ回路における立上がり波形を示す。 第５実施形態のインバータ回路の回生動作を示す回路図 第５実施形態のインバータ回路により構成されるパワーモジュールを示す模式図 第５実施形態の第１改変例に係るインバータの回路図 第５実施形態の第２改変例に係るインバータの回路図 第６実施形態に係るインバータの回路図 第６実施形態に係るインバータのＵ、Ｖ、Ｗ相出力電流と、Ｕ、Ｖ、Ｗ相制御信号とを示す。 第６実施形態に係るインバータのＵ、Ｖ、Ｗ相出力電流と、Ｕ、Ｖ、Ｗ相制御信号とを示す。 第６実施形態に係るインバータのＵ、Ｖ、Ｗ相出力電流と、Ｕ、Ｖ、Ｗ相制御信号とを示す。 従来技術のインバータ回路の回路図 従来技術のインバータ回路で、ボトムスイッチのオン時のトップスイッチ、及び、ボトムスイッチの電圧・電流・損失をシミュレーションした結果を示す。 従来技術のインバータ回路で、ボトムスイッチのオフ時のトップスイッチ、及び、ボトムスイッチの電圧・電流・損失をシミュレーションした結果を示す。

[第１実施形態]
図１は、第１実施形態に係るスイッチング回路の回路図である。
図１（Ａ）はMOFFET(M）のソース側が接地されている回路例であり、図１（Ｂ）はMOFFET(M）のソース側に抵抗性負荷Rが接続されている回路例である。

　第１実施形態に係るスイッチング回路110は、電源Eから供給される電力を断続して負荷手段（抵抗性負荷）Rを駆動する。スイッチ手段は、片側スイッチングモードのみで駆動されるスイッチング素子（MOSFET）Mから成る。スイッチング回路110は、該スイッチング回路に内蔵されるスイッチ手段Mへ印加される電圧と、当該スイッチ手段Mを流れる電流との間に時間差を設けてスイッチング損失を低減するソフトスイッチング方式である。即ち、スイッチング回路110は、制御回路手段10からのゲート信号で、電流がゼロ（ZCS）のタイミングでスイッチ手段（MOSFET）Mをオンし、電圧がゼロ（ZVS）のタイミングでMOSFET（M）をオフさせる。

　図１（Ａ）に示される第１実施形態のスイッチング回路110は、抵抗性負荷RとMOSFET（M）との間に配設されたインダクタLと、MOSFET（M）と電源E（又は、アース（図１（Ｂ））との間に直列に配設された第１ダイオードD1と、第１コンデンサC1と、直列に配設された第１ダイオードD1と第１コンデンサC1に、インダクタLを介して並列に接続された第２ダイオードD2と、第２コンデンサC2と、第１ダイオードD1と第１コンデンサC1の接続部と、第２コンデンサC2と第２ダイオードD2との接続部との間に配設された第３ダイオードD3と、を有する。

抵抗性負荷Rの入力端子VBは、電源E、第１コンデンサC1、第２ダイオードD2のカソード側に接続されている。抵抗性負荷Rの出力端子OUTは、インダクタLと第２コンデンサC2との接続部に接続されている。

第１ダイオードD1は、第１コンデンサC1の電荷がMOSFET（M）に短絡するのを防ぐように、第１ダイオードD1のアノード側がMOSFET（M）のドレイン側に接続されている。
第２ダイオードD2は、第２コンデンサC2の電荷を電源Eに還流する。第２ダイオードD2のカソード側が電源E（又は、アース（図１（Ｂ））に接続され、アノード側が第２コンデンサC2側に接続されている。
第３ダイオードD3は、インダクタLの短絡を防ぐ。第３ダイオードD3のアノード側は第１ダイオードD1と第１コンデンサC1の接続部に接続され、カソード側は第２コンデンサC2と第２ダイオードD2との接続部に接続される。

[スイッチ素子Mのオン動作]
　スイッチ素子Mがオフである時に、インダクタLに左向きの電流が流れている時間は短時間「1usec以下」である。従って、通常スイッチ素子Mがオンする直前のインダクタLの電流はゼロである。
　インダクタLは前回のオフ動作で左側に＋の電圧を発生させながら負荷電流を流している。インダクタLからの電流がゼロ（ZCS）のタイミングでスイッチ手段（MOSFET）Mがオンするので、インダクタLの電流は初期値０であるので、所定の立ち上がり時間（時定数）を持って増加して行く。これによってスイッチ素子Mのドレイン電圧が０になった以降にドレイン電流が増加する。

　インダクタLの挙動に着目すると、スイッチ手段Mがオンした瞬間にキャパシタC1－整流手段D3－キャパシタC2－インダクタLの経路で流れる第一の電流と、電源Eから負荷手段Rを介して流れる第二の電流を合計した電流が流れる。第一の電流はキャパシタC1、キャパシタC2の充電に伴って短時間の内に減少するが、インダクタLは、この減少した電流を維持するように作用して右端にマイナス方向の電圧を発生する。従ってOUT端子はＧＮＤレベル以下のマイナス電圧となり、電源Eの電圧とかかるマイナス電圧とをキャパシタC1とキャパシタC2で分圧するように作用する。

　なお、第一のキャパシタ（コンデンサ）C1、第二のキャパシタ（コンデンサ）C2が充電された後、第一のキャパシタC1の下端電圧が０Vとなるように第一のキャパシタC1、第二のキャパシタC2の容量が調整されている。第二のキャパシタC2は、第一のキャパシタC1を、上端電圧を電源電圧に、下端電圧を０Vに設定するための役割を果たす。第一のキャパシタC1の下端電圧が０Vとなることで、後述するスイッチ素子MのZVSが実現される。

[スイッチ素子Mのオフ動作]
　上述したオン動作によって、第一のキャパシタ（コンデンサ）C1は電源Eの電圧と略等しい電圧に充電されている。スイッチ素子Mがオフする直前にインダクタLには負荷電流が流れており、該スイッチ素子MがオフしてインダクタLの電流が減少しようとすると、インダクタLはそれ以前の電流値を保持しようとして左端にプラス方向の電圧を生じる必要がある。しかし、前述のキャパシタC1の下端が０Vとなっているので、かかるプラス方向の電圧は発生することなく、インダクタLの左端の電圧は０Vのままで、整流手段D1を介してキャパシタC1へ電流が流れC1を逆方向に充電しながらスイッチ素子Mのドレイン電圧が上昇していく。この電圧はスイッチ素子Mのドレイン電圧であって、かかる電圧の上昇時間よりもスイッチ素子Mの遮断時間の方が早い為、スイッチ素子MのZVS動作が実現される。

　スイッチ素子MがZVSでオフするとドレイン電流は０Ａになるが、ドレイン電圧は、第一のキャパシタC1の下端の電圧と略等しい０Vからスタートし、電源側に回生電流を流しながら第一のキャパシタC1が放電する。第一のキャパシタC1が完全に放電すると、インダクタLの電流は、第一の整流手段（ダイオード）D1、第三の整流手段D3、第二の整流手段D2を介して短時間だけ電源Eに還流する。

　負荷手段Rによって、OUT端子が電源Eの電圧となっている状態の時に、第二のキャパシタC2を放電し、第二のキャパシタC2の充電電圧を０Vにする作用をし、これによって、次回のスイッチ素子Mがオンした際に、第一のキャパシタC1の下端が０Vになる動作をさせることができる。仮に、第二の整流手段D2が無い場合、第二のキャパシタC2は上端がプラスに充電されたままとなるので、スイッチ素子Mがオンしても、第一のキャパシタC1－第三の整流手段D3－第二のキャパシタC2の経路で電流を流すことができない。

　第１実施形態のスイッチング回路では、スイッチ手段MをZCSでオンさせるために用いられたインダクタLのエネルギーが、スイッチ手段Mのオン中に第一のキャパシタC1に蓄えられる。そして、第一のキャパシタC1のエネルギー（電圧）で、スイッチ手段MをZVSでオフし、スイッチ手段Mのオフ中に、第一のキャパシタC1のエネルギーを電源側に還流させ、第一のキャパシタC1を完全に放電させる。従来のZCS、ZVSのインバータ回路では、ZCS、ZVS動作の為に使われたエネルギーはそのまま消費していたのに対して、第１実施形態のスイッチング回路ではZCS、ZVS動作の為に使われたエネルギーを電源側に還流するため、高い効率を発揮することができる。

[第２実施形態]
図２は、第２実施形態に係るスイッチング回路の回路図である。
図２（Ａ）はMOFFET(M）のソース側が接地されている回路例であり、図２（Ｂ）はMOFFET(M）のソース側に誘導性負荷L1が接続されている回路例である。

　第２実施形態に係るスイッチング回路110は、電源Eから供給される電力を断続して誘導性負荷L1を駆動する。
　スイッチング回路110は、該スイッチング回路に内蔵されるスイッチ手段（MOSFET）Mへ印加される電圧と、当該MOSFET（M）を流れる電流との間に時間差を設けてスイッチング損失を低減するソフトスイッチング方式である。即ち、スイッチング回路110は、制御回路手段10からのゲート信号で、電流がゼロ（ZCS）のタイミングでスイッチ手段（MOSFET）Mをオンし、電圧がゼロ（ZVS）のタイミングでMOSFET（M）をオフさせる。

　図２（Ａ）に示される第２実施形態のスイッチング回路110は、誘導性負荷L1とMOSFET（M）との間に配設されたインダクタL4と、MOSFET（M）と電源E（又はアース（図２（Ｂ））との間に直列に配設された第１ダイオードD1と、第１コンデンサC1と、直列に配設された第１ダイオードD1と第１コンデンサC1に、インダクタL3、L4を介して並列に接続された第２ダイオードD2と、第２コンデンサC2と、第１ダイオードD1と第１コンデンサC1の接続部と、第２コンデンサC2と第２ダイオードD2との接続部との間に配設された第３ダイオードD3と、フライホイール電流を流すための整流素子（フライホイールダイオード）DFと、を有する。

誘導性負荷L1の入力端子VBは、電源E、第１コンデンサC1、第２ダイオードD2のカソード側に接続されている。誘導性負荷L1の出力端子OUTは、インダクタL3、インダクタL4との接続部に接続されている。

 第１ダイオードD1は、第１コンデンサC1の電荷がMOSFET（M）に短絡するのを防ぐように、第１ダイオードD1のアノード側がMOSFET（M）のドレイン側に接続されている。第２ダイオードD2は、第２コンデンサC2の電荷を電源Eに還流する。第２ダイオードD2のカソード側が電源Eに接続され、アノード側が第２コンデンサC2側に接続されている。第３ダイオードD3は、インダクタL3、インダクタL4の短絡を防ぐ。第３ダイオードD3のアノード側は第１ダイオードD1と第１コンデンサC1の接続部に接続され、カソード側は第２コンデンサC2と第２ダイオードD2との接続部に接続される。フライホイールダイオードDFは、アノード側がインダクタL3に直列に接続され、カソード側が電源又はアース、誘導性負荷L1の入力端子VBに接続される。

　２分割されたインダクタL3、インダクタL4の接続点に誘導性負荷L1の出力端子OUTが接続され、誘導性負荷L1の入力端子VBが電源Eに接続される。図２（Ｂ）の回路例では、誘導性負荷L1の接地端子GNDがアースに接続される。

[スイッチオン動作]
　フライホイールダイオードDFはフライホイール回路動作をするものとする。MOSFET（M）がオフである時に、誘導性負荷L1の電流は減少しているので、誘導性負荷L1は電流を維持する為に下側に＋の電圧を発生ながら負荷電流が流れている。

　前述の電流の方向と値はフライホイールダイオードDFの順方向に流れながら維持されている。続いてMOSFET（M）がオンするので、フライホイールダイオードDFに逆回復電流が流れて、インダクタL3の電流は急速に反転するとともに、インダクタL4の電流は初期値が０であるので所定の立ち上がり時間（時定数を持って増加していく→これによってMOSFET（M）のドレイン電圧が０Vになった以降にドレイン電流が増加することになってMOSFET（M）のオン遷移時におけるZCS動作が実現される。また、フライホイールダイオードDF側リカバリ電流（エネルギー）は電流となってインダクタL3及びインダクタL4へ蓄積されて次項以降の動作で電源へ回生されるので電力変換効率が向上できる。

　インダクタL3の挙動に着目して、インダクタL3はMOSFET（M）のオン動作時にフライホイールダイオードDFの大きなリカバリ電流が流れるが、リカバリ電流の消滅に伴って急激に電流が減少する。すると、インダクタL3はそれまでの電流を維持する為に上部がマイナスとなる極性で大きな電圧を発生する。これによって、コンデンサC2とコンデンサC1はそれぞれダイオードD1、ダイオードD3を介してコンデンサC2の左がプラス、コンデンサC1の上部がプラスに充電されて、先のリカバリエネルギーは両コンデンサに蓄積される。このようにしてインダクタL3の上部には大きなマイナスサージ電圧が発生するが、この電圧がフライホイールダイオードDFの耐圧を超えない為には、コンデンサC1とコンデンサC2の容量設定が重要になる。
　尚、コンデンサC1とコンデンサC2が充電された後のコンデンサC1下端電圧は０VとなるようにコンデンサC1とコンデンサC2の比率が設定され、後述のMOSFETのオフ動作時のZVSを実現する。

[主スイッチオフ動作]
　前述のオン時の動作によってコンデンサC1は電源電圧に略等しい電圧Ｅに充電されている。従ってMOSFET（M）がオフするとドレイン電流は０Aになるが、ドレイン電圧は誘導性負荷L1の電流が減少することによる誘導性負荷L1下端の電圧上昇に伴って、コンデンサC1下端の電圧と略等しい０Vからスタートし、電源側へ回生電流を流しながらコンデンサC1が放電する。この動作中にフライホイールダイオードDFはオフ期間中にあるので コンデンサC1電流がフライホイールダイオードDFとインダクタL3,インダクタL4,ダイオードD1を介して還流することが無く電力損失にならないようにしてある。コンデンサC1が完全に放電すると上記誘導性負荷L1のフライホイール電流はダイオードD1、ダイオードD3、ダイオードD2を介して短時間の間電源へ還流するが直後にインダクタL3の上部の電圧がフライホイールダイオードDFのオン電位に達するから、この後はフライホイールダイオードDFを介して電源へ還流するので上記ダイオードD1、ダイオードD3、ダイオードD2の電力損失は小さく抑えられる。

　図２（Ａ）、図２（Ｂ）中に示す分割したインダクタL3,インダクタL4を用いず、一つのインダクタLとした図３に示す回路構成でもZVS/ZCS動作は可能である。
　インダクタL3を排して１つのインダクタLとした場合の図３に示すスイッチング回路の動作の説明が以下になされる。
　誘導性負荷として、DCモータを公知のPWM駆動する際、DCモータのブラシノイズを低減する為、負荷と並列にコンデンサCを挿入する場合が多い。その際、MOSFET（M）がオンしてフライホイール整流手段であるフライホイールダイオードDFのリカバリ電流がインダクタLを流れ、フライホイールダイオードDFのリカバリ電流の原因となっているホットキャリア（正孔）の減少に伴って電流値が減少しようとした際にインダクタLはそれまでの電流を保持しようとして上端にマイナスの電圧を発生し、この電圧がコンデンサC2とコンデンサC1で分圧されて、コンデンサC1の下端電圧をGND電位（０V）にすることによって、その後のMOSFET（M）がオフする際のZVS動作を実現する点は、前述した通りである。しかしながら、負荷と並列のコンデンサCがある場合には、上記マイナスの電圧の発生が抑制されて十分に電圧が下がらないから、コンデンサC1の下端の電圧は０Vにならない。また、この時の電圧はコンデンサCの容量値によって大きく影響を受ける。
　そのため、コンデンサCの容量値に影響を受けず、一定の上記マイナス電圧を発生させるためにはLを図２中に示されるようにL3とL4に分割することが有効になる。

　これによって、上記マイナスの電圧値が安定するから、コンデンサC1の下端の電圧を０Vにすることができるとともに、フライホイールダイオードDFの下端電圧を正確に制御できるから、フライホイールダイオードDFの逆耐圧を超えることが無いといった優れた効果がある。

[第３実施形態]
図４は、第３実施形態に係るスイッチング回路の回路図である。
図４（Ａ）はMOSFET（M1）側がフライホイール回路動作し、MOSFET（M2）が主スイッチとして作用する回路構成である。
図４（Ｂ）はMOSFET（M2）側がフライホイール回路動作し、MOSFET（M1）が主スイッチとして作用する回路構成である。

[回路構成]
　第３実施形態に係るスイッチング回路110は、電源Eから供給される電力を断続して誘導性負荷L1を駆動する。
　スイッチング回路110は、該スイッチング回路に内蔵されるスイッチ手段（MOSFET）M2へ印加される電圧と、当該MOSFET（M2）を流れる電流との間に時間差を設けてスイッチング損失を低減するソフトスイッチング方式である。即ち、図４（Ａ）に示される第３実施形態のスイッチング回路110は、制御回路手段10からのゲート信号で、電流がゼロ（ZCS）のタイミングでMOSFET（M2）をオンし、電圧がゼロ（ZVS）のタイミングでMOSFET（M2）をオフさせる。

　図４（Ａ）に示される第３実施形態のスイッチング回路110は、誘導性負荷L1とMOSFET（M2）との間に配設されたインダクタL4と、MOSFET（M2）と電源E（又はアース（図４（Ｂ））との間に直列に配設された第１ダイオードD1と、第１コンデンサC1と、直列に配設された第１ダイオードD1と第１コンデンサC1に、インダクタL3、L4を介して並列に接続された第２ダイオードD2と、第２コンデンサC2と、第１ダイオードD1と第１コンデンサC1の接続部と、第２コンデンサC2と第２ダイオードD2との接続部との間に配設された第３ダイオードD3と、フライホイール電流を流すためのスイッチング素子（MOSFET（M1））と、を有する。

誘導性負荷L1の入力端子VBは、電源E、第１コンデンサC1、MOSFET（M1）のドレイン側に接続されている（誘導性負荷L1の接地端子GNDはアースに接続されている（図４（Ｂ））。誘導性負荷L1の出力端子OUTは、インダクタL3、インダクタL4との接続部に接続されている。

第１ダイオードD1は、第１コンデンサC1の電荷がMOSFET（M2）に短絡するのを防ぐように、第１ダイオードD1のアノード側がMOSFET（M2）のドレイン側に接続されている。
第２ダイオードD2は、第２コンデンサC2の電荷を電源Eに還流する。第２ダイオードD2のカソード側が電源Eに接続され、アノード側が第２コンデンサC2側に接続されている。
第３ダイオードD3は、インダクタL3、インダクタL4の短絡を防ぐ。第３ダイオードD3のアノード側は第１ダイオードD1と第１コンデンサC1の接続部に接続され、カソード側は第２コンデンサC2と第２ダイオードD2との接続部に接続される。
MOSFET（M1）は、ソース側がインダクタL3に直列に接続され、ドレイン側が誘導性負荷L1の入力端子VBに接続される。

　２分割されたインダクタL3、インダクタL4の接続点に誘導性負荷L1の出力端子OUTが接続され、誘導性負荷L1の入力端子VBが電源Eに接続される。

[主スイッチオン動作]
　図４（Ａ）に示すように、誘導性負荷L1があってMOSFET（M2）が主スイッチとして作用し、MOSFET（M1）はフライホイール回路動作をするものとする。MOSFET（M2）がオフである時に、誘導性負荷L1の電流は減少しているので、誘導性負荷L1は電流を維持する為に下側に＋の電圧を発生ながら負荷電流が流れている。

　次にMOSFET（M1）はデッドタイム分だけ先行してオフになるが、前述の電流の方向と値は維持されている。遅れてMOSFET（M2）がオンするので、MOSFET（M1）にボディダイオード逆回復電流が流れて、インダクタL3の電流は急速に反転するとともに、インダクタL4の電流は初期値が０であるので所定の立ち上がり時間（時定数を持って増加していく→これによってMOSFET（M2）のドレイン電圧が０Vになった以降にドレイン電流が増加することになって主スイッチオン遷移時におけるZCS動作が実現される。また、MOSFET（M1）側スイッチリカバリ電流（エネルギー）は電流となってインダクタL3及びインダクタL4へ蓄積されて次項以降の動作で電源へ回生されるので電力変換効率が向上できる。

　インダクタL3の挙動に着目して、インダクタL3はMOSFET（M2）のオン動作時にMOSFET（M1）の大きなリカバリ電流が流れるが、リカバリ電流の消滅に伴って急激に電流が減少する。すると、インダクタL3 はそれまでの電流を維持する為に上部がマイナスとなる極性で大きな電圧を発生する。これによって、コンデンサC2とコンデンサC1はそれぞれダイオードD1、ダイオードD3を介してコンデンサC2の左がプラス、コンデンサC1の上部がプラスに充電されて、先のリカバリエネルギーは両コンデンサに蓄積される。このようにしてインダクタL3の上部には大きなマイナスサージ電圧が発生するが、この電圧がMOSFET（M1）の耐圧を超えない為には、コンデンサC1とコンデンサC2の容量設定が重要になる。
　尚、コンデンサC1とコンデンサC2が充電された後のコンデンサC1下端電圧は０VとなるようにコンデンサC1とコンデンサC2の比率が設定されて後述のMOSFET（M2）側MOSFETのオフ動作時のZVSを実現する。

[主スイッチオフ動作]
　前述のオン時の動作によってコンデンサC1は電源電圧に略等しい電圧Ｅに充電されている。従って主スイッチであるMOSFET（M2）側MOSFETがオフするとドレイン電流は０Aになるが、ドレイン電圧は誘導性負荷L1の電流が減少することによる誘導性負荷L1下端の電圧上昇に伴って、コンデンサC1下端の電圧と略等しいので０Vからスタートし、電源側へ回生電流を流しながらコンデンサC1が放電する。この動作中にMOSFET（M1）はデッドタイム期間中にあるので コンデンサC1電流がMOSFET（M1）とインダクタL3,インダクタL4,ダイオードD1を介して還流することが無く電力損失にならないようにしてある。コンデンサC1が完全に放電すると上記誘導性負荷L1のフライホイール電流はダイオードD1、ダイオードD3、ダイオードD2を介して短時間の間電源へ還流するが直後にインダクタL3の上部の電圧がMOSFET（M2）のソース電位に達するから、この後はMOSFET（M1）を介して電源へ還流するので上記ダイオードD1、ダイオードD3）、ダイオードD2の電力損失は小さく抑えられる。
　以上のようにして主スイッチMOSFET（M2）のオフ動作は電流がゼロになってから電圧が立ち上がるZVS動作を実現しスイッチング損失を抑制している。

[第４実施形態]
図５は、第４実施形態に係るインバータ回路の回路図である。
第４実施形態に係るインバータ回路110は、U相コイルLU、V相コイルLV、W相コイルLWを備える３相モータの駆動用である。第４実施形態に係るインバータ回路110は、U相コイルLU駆動用のU層インバータ回路110U、V相コイルLV駆動用のV層インバータ回路110V、W相コイルLW駆動用のW層インバータ回路110Wから成る。U層インバータ回路110U、V層インバータ回路110V、W層インバータ回路110Wは同一の構成から成る。

[回路構成]
　第４実施形態に係るスイッチング回路110のU層インバータ回路110Uは、トップインバータスイッチ50とボトムインバータスイッチ60とを有するハーフブリッジインバータと、トップインバータスイッチ50のオン・オフ時に、制御回路手段10からのゲート信号で、ZVS／ZCS動作を行うトップ側補助回路20Tと、ボトムインバータスイッチ60のオン・オフ時に、制御回路手段10からのゲート信号で、ZVS／ZCS動作を行うボトム側補助回路20Bと、を備える。

　U層インバータ回路110Uは、更にトップインバータスイッチ50、ボトムインバータスイッチ60のオン遷移時にZCS動作を行う、トップインバータスイッチ50と負荷手段（U相コイルLU）との間に接続されたトップ側インダクタL3と、ボトムインバータスイッチ60とU相コイルLUとの間に接続されると共に、トップ側インダクタL3に接続されるボトム側インダクタL４を備える。

　そして、トップ側補助回路20Tは、トップインバータスイッチ50とアースとの間に直列に配設された第１ダイオードD1と、第１コンデンサC1と、直列に配設された第１ダイオードD1と第１コンデンサC1に、インダクタL3、L4を介して並列に接続された第２ダイオードD2と、第２コンデンサC2と、第１ダイオードD1と第１コンデンサC1の接続部と、第２コンデンサC2と第２ダイオードD2との接続部との間に配設された第３ダイオードD3と、を有する。

　そして、ボトム側補助回路20Bは、ボトムインバータスイッチ60と電源Eとの間に直列に配設された第１ダイオードD1と、第１コンデンサC1と、直列に配設された第１ダイオードD1と第１コンデンサC1に、インダクタL3、L4を介して並列に接続された第２ダイオードD2と、第２コンデンサC2と、第１ダイオードD1と第１コンデンサC1の接続部と、第２コンデンサC2と第２ダイオードD2との接続部との間に配設された第３ダイオードD3と、を有する。

　２分割されたインダクタL3とインダクタL4との接続部に接続されたU層インバータ回路110Uの出力端子OUTは、誘導性負荷U相コイルLUの一端側に接続され、誘導性負荷U相コイルLUの他端は、誘導性負荷V相コイルLV、誘導性負荷W相コイルLWの他端に接続されている。

　ボトム側補助回路20Bで、第１ダイオードD1は、第１コンデンサC1の電荷がMOSFET（M2）に短絡するのを防ぐように、第１ダイオードD1のアノード側がMOSFET（M2）のドレイン側に接続されている。
　第２ダイオードD2は、第２コンデンサC2の電荷を電源Eに還流する。第２ダイオードD2のカソード側が電源Eに接続され、アノード側が第２コンデンサC2側に接続されている。
　第３ダイオードD3は、インダクタL3、インダクタL4の短絡を防ぐ。第３ダイオードD3のアノード側は第１ダイオードD1と第１コンデンサC1の接続部に接続され、カソード側は第２コンデンサC2と第２ダイオードD2との接続部に接続される。
　MOSFET（M1）は、ソース側がインダクタL3に直列に接続され、ドレイン側が電源Eに接続される。

回路動作
[電流方向検出回路]
　図５中の電流方向検出回路70が電流方向を検出する。電流方向検出回路70は、MOSFET（M2）がオンになったタイミングで出力端子のレベルに応じて、負荷電流が流れ出し方向か或いはインバータ回路への流れ込み方向なのかを判別する。誘導性負荷（U相コイル）LUの電流方向は図示右方向のときは、誘導性負荷LUはこの方向の電流が減少するのを阻止する為に誘導性負荷LU左側の電圧レベルが“ L ”となる。この場合は、トップスイッチ側MOSFET（M1）が主スイッチとなりボトムスイッチ側MOSFET（M2）はフライホイールスイッチとなる。従ってボトムスイッチZCS/ZVS回路20Bは不要であるので、スイッチSW1をオフにして回路素子を遮断してある（ボトムスイッチZCS/ZVS回路20BとトップスイッチZCS/ZVS回路20Tが同時に接続されていると意図しない回路動作となって損失が増加する） 。
　同様に誘導性負荷LUの電流方向が左方向の場合にはトップ側スイッチのZCS/ZVS回路20TがスイッチSW2をオフで遮断される。

　第４実施形態のインバータ回路でスイッチSW1、SW2が必要となる理由
　図６中に示すように負荷電流の方向が誘導性負荷LUを左方向に流れる場合、トップスイッチ側MOSFET（M1）がフライホイールスイッチ、ボトムスイッチ側MOSFET（M2）が主スイッチなる。この時、ボトムスイッチ側MOSFET（M2）がオンするとインダクタL3の上端にマイナス電圧を発生し、下端にプラス電圧を発生する。しかし、トップスイッチZCS/ZVS回路が接続されていると図６中に示す方向の電流が流れて、インダクタL3の上端はマイナス電圧にならない。従って負荷電流方向に応じて、SW1又はSW2を制御して、フライホイール側のZCS/ZVS回路を遮断しておく必要がある。

[主スイッチオン動作]
　図５に示すように、誘導性負荷LUがあってMOSFET（M2）がスイッチSW1のオンで主スイッチとして作用し、MOSFET（M1）はスイッチSW2をオフでフライホイール回路動作をするものとする。MOSFET（M2）がオフである時に、誘導性負荷LUの電流は減少しているので、誘導性負荷LUは電流を維持する為に左側に＋の電圧を発生ながら負荷電流が流れている。

　次にMOSFET（M1）はデッドタイム分だけ先行してオフになるが、前述の電流の方向と値は維持されている。遅れてMOSFET（M2）がオンするので、MOSFET（M1）にボディダイオード逆回復電流が流れて、インダクタL3の電流は急速に反転するとともに、インダクタL4の電流は初期値が０であるので所定の立ち上がり時間（時定数を持って増加していく→これによってMOSFET（M2）のドレイン電圧が０Vになった以降にドレイン電流が増加することになって主スイッチオン遷移時におけるZCS動作が実現される。また、MOSFET（M1）側スイッチリカバリ電流（エネルギー）は電流となってインダクタL3及びインダクタL4へ蓄積されて次項以降の動作で電源へ回生されるので電力変換効率が向上できる。

　インダクタL3の挙動に着目して、インダクタL3はMOSFET（M2）のオン動作時にMOSFET（M1）の大きなリカバリ電流が流れるが、リカバリ電流の消滅に伴って急激に電流が減少する。すると、インダクタL3 はそれまでの電流を維持する為に上部がマイナスとなる極性で大きな電圧を発生する。これによって、コンデンサC2とコンデンサC1はそれぞれダイオードD1、ダイオードD3を介してコンデンサC2の左がプラス、コンデンサC1の上部がプラスに充電されて、先のリカバリエネルギーは両コンデンサに蓄積される。このようにしてインダクタL3の上部には大きなマイナスサージ電圧が発生するが、この電圧がMOSFET（M1）の耐圧を超えない為には、コンデンサC1とコンデンサC2の容量設定が重要になる。
　尚、コンデンサC1とコンデンサC2が充電された後のコンデンサC1下端電圧は０VとなるようにコンデンサC1とコンデンサC2の比率が設定されて後述のMOSFET（M2）側MOSFETのオフ動作時のZVSを実現する。

[主スイッチオフ動作]
　前述のオン時の動作によってコンデンサC1は電源電圧に略等しい電圧Ｅに充電されている。従って主スイッチであるMOSFET（M2）側MOSFETがオフするとドレイン電流は０Aになるが、ドレイン電圧は誘導性負荷LUの電流が減少することによる誘導性負荷LU左端の電圧上昇に伴って、コンデンサC1下端の電圧と略等しいので０Vからスタートし、電源側へ回生電流を流しながらコンデンサC1が放電する。この動作中にMOSFET（M1）はデッドタイム期間中にあるので コンデンサC1電流がMOSFET（M1）とインダクタL3,インダクタL4,ダイオードD1を介して還流することが無く電力損失にならないようにしてある。コンデンサC1が完全に放電すると上記誘導性負荷LUのフライホイール電流はダイオードD1、ダイオードD3、ダイオードD2を介して短時間の間電源へ還流するが直後にインダクタL3の上部の電圧がMOSFET（M2）のソース電位に達するから、この後はMOSFET（M1）を介して電源へ還流するので上記ダイオードD1、ダイオードD3、ダイオードD2の電力損失は小さく抑えられる。
　以上のようにして主スイッチMOSFET（M2）のオフ動作は電流がゼロになってから電圧が立ち上がるZVS動作を実現しスイッチング損失を抑制している。

[第５実施形態]
図７は、第５実施形態に係るインバータ回路の回路図である。
第５実施形態に係るインバータ回路は、第４実施形態と同様にU相コイルL1、図示されないV相コイル、W相コイルを備える３相モータの駆動用である。図７中には、第５実施形態に係るU相コイルL1駆動用のU層インバータ回路110のみを示すが、他のV層インバータ回路、W層インバータ回路は同一の構成から成る。

[回路構成]
　第５実施形態に係るスイッチング回路のU層インバータ回路110は、トップインバータスイッチ50とボトムインバータスイッチ60とを有するハーフブリッジインバータと、トップインバータスイッチ50のオン・オフ時に、制御回路手段A1、A2からの信号で、ZVS／ZCS動作を行うトップ側補助回路20Tと、ボトムインバータスイッチ60のオン・オフ時に、制御回路手段A1、A2からの信号で、ZVS／ZCS動作を行うボトム側補助回路20Bと、を備える。

　U層インバータ回路110は、更にトップインバータスイッチ50、ボトムインバータスイッチ60のオン遷移時にZCS動作を行う、トップインバータスイッチ50と負荷手段（U相コイルL1）との間に接続されたトップ側インダクタL3と、ボトムインバータスイッチ60とU相コイルL1との間に接続されると共に、トップ側インダクタL3に接続されるボトム側インダクタL４を備える。

　そして、トップ側補助回路20Tは、トップインバータスイッチ50とアースとの間に直列に配設された第１ダイオードD1（D1c,D1d）と、第１コンデンサC1cと、直列に配設された第１ダイオードD1（D1c,D1d）と第１コンデンサC1cに、インダクタL3、L4を介して並列に接続された第２ダイオードD2（D2c,D2d）と、第２コンデンサC2cと、第１ダイオードD1（D1c,D1d）と第１コンデンサC1cの接続部と、第２コンデンサC2cと第２ダイオードD2（D2c,D2d）との接続部との間に配設された第３ダイオードD3（D3c,D3d）と、を有する。

　そして、ボトム側補助回路20Bは、ボトムインバータスイッチ60と電源Eとの間に直列に配設された第１ダイオードD1（D1a,D1b）と、第１コンデンサC1と、直列に配設された第１ダイオードD1（D1a,D1b）と第１コンデンサC1に、インダクタL3、L4を介して並列に接続された第２ダイオードD2（D2a,D2b）と、第２コンデンサC2と、第１ダイオードD1（D1a,D1b）と第１コンデンサC1の接続部と、第２コンデンサC2と第２ダイオードD2（D2a,D2b）との接続部との間に配設された第３ダイオードD3（D3a,D13）と、を有する。ボトム側補助回路20Bは、更に、電圧の変動を抑える抵抗R5,コンデンサC6を備える。

　２分割されたインダクタL3とインダクタL4との接続部に誘導性負荷U相コイルL1の一端側が接続され、誘導性負荷U相コイルL1の他端は、電源に接続されている。抵抗R3は、誘導性負荷U相コイルL1中の抵抗分を表している。

　ボトム側補助回路20Bで、第１ダイオードD1（D1a,D1b）は、第１コンデンサC1の電荷がMOSFET（M2）に短絡するのを防ぐように、第１ダイオードD1（D1a,D1b）のアノード側がMOSFET（M2）のドレイン側に接続されている。
　第２ダイオードD2（D2a,D2b）は、第２コンデンサC2の電荷を電源Eに還流する。第２ダイオードD2（D2a,D2b）のカソード側が電源Eに接続され、アノード側が第２コンデンサC2側に接続されている。
　第３ダイオードD3（D3a,D3b）は、インダクタL3、インダクタL4の短絡を防ぐ。第３ダイオードD3（D3a,D3b）のアノード側は第１ダイオードD1（D1a,D1b）と第１コンデンサC1の接続部に接続され、カソード側は第２コンデンサC2と第２ダイオードD2（D2a,D2b）との接続部に接続される。
　MOSFET（M1）は、ソース側がインダクタL3に直列に接続され、ドレイン側が電源Eに接続される。

回路動作
[電流方向検出回路]
　図７中の電流方向検出回路70が電流方向を検出する。電流方向検出回路70は、ボトムスイッチ60がオンになったタイミングで出力端子のレベルに応じて、負荷電流が流れ出し方向か或いはインバータ回路への流れ込み方向なのかを判別する。具体的には、フリップフロップA3のクロック端子CLKはボトムスイッチ60側のMOSFETのゲートドライバーの入力信号であって、クロックの立ち上がり（ボトムMOSFETのオンタイミング）においてデータ端子Dと接続した出力端子が“ L ”であった場合には誘導性負荷L1の電流方向は図示右方向となり、誘導性負荷L1はこの方向の電流が減少するのを阻止する為に誘導性負荷L1左側の電圧レベルが“ L ”となる。この場合は、トップスイッチ側MOSFETが主スイッチとなりボトムスイッチ側MOSFETはフライホイールスイッチとなる。従ってボトムスイッチZCS/ZVS回路20Bは不要であるので、MOSFETM4をオフにして回路素子を遮断してある。（ボトムスイッチZCS/ZVS回路20BとトップスイッチZCS/ZVS回路2OTが同時に接続されていると意図しない回路動作となって損失が増加する）。即ち、第４実施形態のインバータ回路と同様な理由で、第５実施形態のインバータ回路は電流方向検出回路70を必要とする。
　同様に誘導性負荷L1の電流方向が左方向の場合にはトップ側スイッチのZCS/ZVS回路20Tが遮断される。

[主スイッチオン動作]
　図８に示すように、誘導性負荷L1が電源側にあってボトムスイッチ60が主スイッチとして作用し、トップスイッチ50はフライホイール回路動作をするものとする。ボトムスイッチ側MOSFETがオフである時に、誘導性負荷L1の電流は減少しているので、誘導性負荷L1は電流を維持する為に左側に＋の電圧を発生ながら負荷電流が流れている。

　次に図９と図１２を参照して、トップスイッチ側MOSFETはデッドタイム分だけ先行してオフになるが、前述の電流の方向と値は維持されている。遅れてボトムスイッチ側MOSFETがオンするので、トップ側リカバリ対策ダイオードD5と各MOSFETのボディダイオード逆回復電流が流れて、インダクタL3の電流は急速に反転するとともに、インダクタL4の電流は初期値が０であるので所定の立ち上がり時間（時定数を持って増加していく→これによってボトムスイッチ側MOSFETのドレイン電圧が０Vになった以降にドレイン電流が増加することになって主スイッチオン遷移時におけるZCS動作が実現される。また、トップ側スイッチリカバリ電流（エネルギー）は電流となってインダクタL3及びインダクタL4へ蓄積されて次項以降の動作で電源へ回生されるので電力変換効率が向上できる。

　インダクタL3の挙動に着目して、図１２、図１３中に示されるようにインダクタL3はボトムスイッチ側MOSFETのオン動作時にトップ側スイッチの大きなリカバリ電流が流れるが、リカバリ電流の消滅に伴って急激に電流が減少する。すると、インダクタL3 はそれまでの電流を維持する為に上部（ノード n012）がマイナスとなる極性で大きな電圧を発生する（図１０、図１２）。これによって、コンデンサC2とコンデンサC1はそれぞれダイオードD1(D1a,D1b）、ダイオードD3(D3a,D3b）を介してコンデンサC2の左がプラス、コンデンサC1の上部がプラスに充電されて、先のリカバリエネルギーは両コンデンサに蓄積される。このようにして図１３中に示されるようにノードn012には約70V大きなマイナスサージ電圧が発生するが、この電圧がトップ側スイッチの耐圧を超えない為には、コンデンサC1とコンデンサC2の容量設定が重要になる。
尚、コンデンサC1とコンデンサC2が充電された後のコンデンサC1下端電圧は０VとなるようにコンデンサC1とコンデンサC2の比率が設定されて後述のボトムスイッチ側MOSFETのオフ動作時のZVSを実現する。
電源電圧を４８Vとし、トップ側スイッチの耐圧を（４８V＋７０V≒１２０V）とした場合の関係式は以下となる。
(48V+70V) × C1/(C1+C2) = 48V

[主スイッチオフ動作]
　前述のオン時の動作によってコンデンサC1は電源電圧に略等しい48Vに充電されている。従って主スイッチであるボトムスイッチ側MOSFETがオフするとドレイン電流は０Aになるが、ドレイン電圧は誘導性負荷L1の電流が減少することによる誘導性負荷L1左端の電圧上昇に伴って、コンデンサC1下端の電圧と略等しいので０Vからスタートし、電源側へ回生電流を流しながらコンデンサC1が放電する。この動作中にトップ側スイッチはデッドタイム期間中にあるので コンデンサC1電流がトップスイッチ側MOSFETとインダクタL3,インダクタL4,ダイオードD1（D1a,D1b）を介して還流することが無く電力損失にならないようにしてある。コンデンサC1が完全に放電すると上記誘導性負荷L1のフライホイール電流はダイオードD1(D1a,D1b）、ダイオードD3(D3a,D3b）、ダイオードD2(D2a,D2b）を介して短時間の間電源へ還流するが直後にノードn012の電圧がトップスイッチ側MOSFETのソース電位に達するから、この後はトップ側スイッチを介して電源へ還流するので上記ダイオードD1(D1a,D1b）、ダイオードD3(D3a,D3b）、ダイオードD2(D2a,D2b）の電力損失は小さく抑えられる。
　以上のようにして図１４に示す如く主スイッチのオフ動作は電流がゼロになってから電圧が立ち上がるZVS動作を実現しスイッチング損失を抑制している。図１４中のコンデンサＣ２の電流の盛り上がり部分C2upは電源側に回生される電流を示している。

　以上の各スイッチング動作による損失と、電力変換効率は以下となる。
ボトムスイッチ側MOSFET損失 （１個分） 3.9488 W
ボトム側リカバリ低減ショットキーダイオードD5損失＝ 15.25u W
トップスイッチ側MOSFET損失 （１個分） 3.7975 W
トップ側リカバリ低減ショットキーダイオードD7損失＝ 262.54 mW
負荷電力＝ 3.6925 KW
電源電力＝ 3.7231KW
効率＝ 99.178

　結果的に従来技術の高速ハードスイッチング回路として電力損失を63.72%低減可能になった。
（その他参考値）
ZCS/ZVS 回路部品損失
M4=4 54.2mW
D2a=6 99.92mW
D2b=6 99.92mW
D3a=7 90.63mW
D3b=7 90.63mW
D1a=6 89.04mW
D1b=6 89.04mW
L3=1 .3214W
L4=1 .3376W

[出力電圧／入力電流のノイズ解析]
　図１５は出力電圧波形のＦＦＴ解析結果である。
従来技術のノイズピークの包絡線よりも大幅に第５実施形態のインバータ回路が下がっていることが分かる。
　図１６は電源電流波形のＦＦＴ解析結果である。
従来技術のノイズピークの包絡線よりも大幅に第５実施形態のインバータ回路が下がっていることが分かる。

[図２７に示す従来技術のインバータ回路と第５実施形態のZCS／ZVSにおける立上がり／立下がり波形、電源電流波形の比較]
　図１７、図１８に従来技術のインバータ回路と第５実施形態のZCS／ZVSの発生するノイズ差の原因を、そのスイッチング波形から表される。
　図１７は立下がり波形を示し、上側は出力電圧の立下がりを表し、下側は電源電流の立下がりを表す。上側の出力電圧の立下がりで、従来技術のインバータ回路は急峻に波形が立下がっているのに対して、第５実施形態のZCS／ZVSでは緩やかに立下がっている。下側の電源電流の立下において、従来技術のインバータ回路は短時間に変化するスパーク状のリカバリ電流が発生している。このリカバリ電流は、電力損失となるとともに大きなノイズの原因となる。

　図１８は立上がり波形を示し、上側は出力電圧の立上がりを表し、下側は電源電流の立上がりを表す。上側の出力電圧の立上がりで、従来技術のインバータ回路は急峻に波形が立上がっているのに対して、第５実施形態のZCS／ZVSでは緩やかに立上がっている。下側の電源電流の立下において、従来技術のインバータ回路では急峻に波形が立上がっているのに対して、第５実施形態のZCS／ZVSでは緩やかに立上がっている。

　第５実施形態のインバータ回路では、上述したように、主スイッチオン遷移ときにフライホイールスイッチと成る反対側のMOSFETに流れるスイッチリカバリ電流（エネルギー）は電流となってインダクタL3及びインダクタL4へ蓄積され、次のスイッチオフ時の動作で電源へ回生されるので電力変換効率が向上できる。また、スイッチリカバリ電流をインダクタL3及びインダクタL4に蓄えることで抑え、低ノイズ化が実現できる。

　第５実施形態のインバータ回路では、トップスイッチ50のMOSFET及びボトムスイッチ60のMOSFETをZCSでオンさせるために用いられたインダクタL1のエネルギーが、トップスイッチ50のMOSFET及びボトムスイッチ60のMOSFETのオン中にコンデンサC1に蓄えられる。そして、コンデンサC1のエネルギー（電圧）で、トップスイッチ50のMOSFET及びボトムスイッチ60のMOSFETをZVSでオフし、トップスイッチ50のMOSFET及びボトムスイッチ60のMOSFETのオフ中に、コンデンサC1のエネルギーを電源側に還流させ、コンデンサC1を完全に放電させる。従来のZCS、ZVSのインバータ回路では、ZCS、ZVS動作の為に使われたエネルギーはそのまま消費していたのに対して、第５実施形態のインバータ回路ではZCS、ZVS動作の為に使われたエネルギーを電源側に還流するため、高い効率を発揮することができる。

　なお、上述した実施形態では、スイッチング素子としてMOSFETを例示したが、スイッチング素子としてはSiC等種々のパワーエレクトロニクス用スイッチング素子を用いることができる。また、各ダイオードはMOSFETから構成される公知の理想ダイオードデバイスとしても良い。

　図１９は、第５実施形態のインバータ回路の回生動作を示す回路図である。
　車載用の３相インバータは、モータ側からの電力を回生して蓄電池を充電する。減速回生動作が必要となる。従来技術のZCS、ZVS式のインバータ回路は、回生動作を行うとき、ZCS、ZVSでのスイッチのオン、オフが適正に行えなくなり、回生時効率が大きく低下した。これに対して、第５実施形態のインバータ回路では、MOSFETのオン時にZCS、オフ時にZVSを行えるため、回生動作においても効率が低下しない。

　図２０は、第５実施形態のインバータ回路により構成されるハーフブリッジパワーモジュール２１０を示す模式図である。パワーモジュール２１０は、－側入力端子１１２と、＋側入力端子１１４と、出力端子１２４とを有する。－側入力端子１１２には、周辺回路１２０と、SiC、MOSFET等のボトムインバータスイッチ１２２が取り付けられている。＋側入力端子１１２には、周辺回路１１６と、トップインバータスイッチ１１８が取り付けられている。出力端子１２４とボトムインバータスイッチ１２２とは、出力端子と一体に形成されたボトム側インダクタＬ４を介して接続されている。出力端子１２４とトップインバータスイッチ１１８とは、出力端子と一体に形成されたトップ側インダクタＬ３を介して接続されている。上記部品が基板１３０上に配置された状態でモールドされ、パワーモジュール２１０を構成する。

　トップインバータスイッチ１１８に接続されたトップ側インダクタＬ３と、ボトムインバータスイッチ１２２に接続されたボトム側インダクタＬ４は、出力端子１２４を構成する金属板の一部であり、延在方向が略直交するように形成された一対の延在片１２４Ａ、１２４Ｂから成る。トップ側インダクタＬ３は図１７中のインダクタL3を構成し、ボトム側インダクタＬ４はインダクタL4を構成する。両延在片１２４Ａ、１２４Ｂには、延在方向に対して渦巻き状に磁束が発生するが、延在方向が略直交するように形成されているため、磁束が干渉し合わない。延在片１２４Ａ、１２４Ｂは一定幅であり、出力端子１２４を構成する金属板の両側端１２４Ｒ、１２４Ｌから延在している。延在片１２４Ａ、１２４Ｂの長さＬｎは７．５mmであり、５ｎＨのインダクタンスを持つ。

　第５実施形態のパワーモジュール２１０のトップ側インダクタＬ３、ボトム側インダクタＬ４は、出力端子１２４を構成する金属板の一部であるため、廉価に構成できると共に、機械強度が高く、信頼性が高い。

[第５実施形態の第１改変例]
図２１は、第５実施形態の第１改変例に係るインバータ回路の回路図である。
第５実施形態の第１改変例に係るインバータ回路は、第５実施形態と同様にU相コイルLU、図示されないV相コイル、W相コイルを備える３相モータの駆動用である。

[回路構成]
　第５実施形態の第１改変例に係るスイッチング回路のU層インバータ回路110Uは、トップインバータスイッチ50とボトムインバータスイッチ60とを有するハーフブリッジインバータと、トップインバータスイッチ50のオン・オフ時に、制御回路手段10からの信号で、ZVS／ZCS動作を行うトップ側補助回路20Tと、ボトムインバータスイッチ60のオン・オフ時に、制御回路手段10からの信号で、ZVS／ZCS動作を行うボトム側補助回路20Bと、を備える。

[電流方向検出回路]
　図２１中の電流方向検出回路70が電流方向を検出する。電流方向検出回路70は、ボトムスイッチ60がオンになったタイミングで出力端子のレベルに応じて、負荷電流が流れ出し方向か或いはインバータ回路への流れ込み方向なのかを判別する。具体的には、フリップフロップA4のクロック端子CLKはボトムスイッチ60側のMOSFETのゲートドライバーの入力信号であって、クロックの立ち上がり（ボトムMOSFETのオンタイミング）においてデータ端子Dと接続した出力端子が“ L ”であった場合には誘導性負荷LUの電流方向は図示右方向となり、誘導性負荷LUはこの方向の電流が減少するのを阻止する為に誘導性負荷LU左側の電圧レベルが“ L ”となる。この場合は、トップスイッチ側MOSFETが主スイッチとなりボトムスイッチ側MOSFET(60)はフライホイールスイッチとなる。従ってボトムスイッチZCS/ZVS回路20Bは不要であるので、スイッチSW1をオフにして回路素子を遮断してある。（ボトムスイッチZCS/ZVS回路20BとトップスイッチZCS/ZVS回路2OTが同時に接続されていると意図しない回路動作となって損失が増加する）。
　同様に誘導性負荷LUの電流方向が左方向の場合にはトップ側スイッチのZCS/ZVS回路20TがスイッチSW2で遮断される。

[第５実施形態の第２改変例]
図２２は、第５実施形態の第２改変例に係るインバータ回路の回路図である。
第５実施形態の第２改変例に係るインバータ回路は、第５実施形態と同様にU相コイルLU、図示されないV相コイル、W相コイルを備える３相モータの駆動用である。

[回路構成]
　第５実施形態の第２改変例に係るインバータ回路のU層インバータ回路110Uは、トップインバータスイッチ50とボトムインバータスイッチ60とを有するハーフブリッジインバータと、トップインバータスイッチ50のオン・オフ時に、制御回路手段10からの信号で、ZVS／ZCS動作を行うトップ側補助回路20Tと、ボトムインバータスイッチ60のオン・オフ時に、制御回路手段10からの信号で、ZVS／ZCS動作を行うボトム側補助回路20Bと、を備える。

[電流方向検出手段]
　図２２中の電流方向検出回路70が電流方向を検出する。電流方向検出回路70が、トップ側インダクタL3、ボトム側インダクタL4の接続部CNと、負荷LUとの間に接続される抵抗R22と、抵抗R22の両端に接続され、負荷LU側の電位が接続部CN側の電位よりも低い、即ち、負荷電流が負荷LU側に流れ出し、抵抗R22での電圧降下により負荷LU側の電位が接続部CN側の電位よりも低い際に出力を発生する第１コンパレータCPTと、負荷LU側の電位が接続部CN側の電位よりも高い、即ち、負荷電流がインバータ側に流れ込み、抵抗R22での電圧降下により負荷LU側の電位が接続部CN側の電位よりも高い際に出力を発生する第２コンパレータCPBと、から成る。第１コンパレータCPTの出力（Ｈ＝オン）によりスイッチSW2がオンし、トップ側補助回路20Tを動作可能とし、第２コンパレータCPBのオフにより、スイッチSW1がオフし、ボトム側補助回路20Bを動作不能とする。

　第２コンパレータCPBの出力（Ｈ＝オン）によりスイッチSW1がオンし、ボトム側補助回路20Bを動作可能とし、第１コンパレータCPTのオフにより、スイッチSW2がオフし、トップ側補助回路20Tを動作不能とする。第５実施形態の第２改変例に係るインバータ回路110は、電流負荷がインバータ回路からの流れだし方向か、流れ込み方向かを判断し主スイッチを検出して、主スイッチ側のトップ側補助回路20T又はボトム側補助回路20Bを動作可能とし、主スイッチでは無い側のトップ側補助回路20T又はボトム側補助回路20Bを動作不能とすることができる。第５実施形態の第２改変例に係るインバータ回路は、検出手段70が、抵抗R22と、第１コンパレータCPTと第２コンパレータCPBと、から成るため、構成が簡易である。

[第６実施形態]
図２３は、第６実施形態に係るインバータ回路の回路図である。
第６実施形態のインバータ回路は、第５実施形態と同様にU相コイルLU、図示されないV相コイル、W相コイルを備える３相モータの駆動用である。

[回路構成]
　第６実施形態に係るスイッチング回路のU層インバータ回路110Uは、トップインバータスイッチ50とボトムインバータスイッチ60とを有するハーフブリッジインバータと、トップインバータスイッチ50のオン・オフ時に、制御回路手段10からの信号で、ZVS／ZCS動作を行うトップ側補助回路20Tと、ボトムインバータスイッチ60のオン・オフ時に、制御回路手段10からの信号で、ZVS／ZCS動作を行うボトム側補助回路20Bと、を備える。

[制御回路手段]
　制御回路手段10は、10KHz～100KHzの固定されたキャリア周波数の鋸波を発生する鋸波発振器12を備える。制御回路手段10には１２０°位相の異なるＵ、Ｖ、Ｗ相制御信号が入力される。Ｕ相制御信号（Ｕ相制御入力信号）は、Ｕ相出力用コンパレータCPUで鋸波と比較され、Ｕ相出力用コンパレータCPUからはＵ相制御信号の正弦波に即したオン、オフのデューティ変調された矩形波が出力される。Ｕ相出力用コンパレータCPUからの矩形波は、遅延手段14Bを介してボトムインバータスイッチ60のオン・オフを行い、ノット回路NT1及び遅延手段14Tを介してトップインバータスイッチ50のオン・オフを行う。遅延手段14B、遅延手段14Tは、トップインバータスイッチ50とボトムインバータスイッチ60と間のデッドタイムを設け、トップインバータスイッチ50とボトムインバータスイッチ60が同時にオンに成ることを防ぐ。Ｖ相出力用コンパレータCPV、Ｗ相出力用コンパレータCPWは上記Ｕ相出力用コンパレータCPUと同様な動作を行う。モータのトルクを高める際には、Ｕ、Ｖ、Ｗ相制御信号の正弦波振幅が大きくされ、モータの回転を高める際には、Ｕ、Ｖ、Ｗ相制御信号の周波数が高められる。Ｕ、Ｖ、Ｗ相制御信号の正弦波の周波数はモータの回転速度での50Hz～100Hz程度である。

[比較手段]
　図２３中の比較手段80が電流方向を検出する。
　比較手段80が、Ｗ相制御入力信号とＵ相制御入力信号を比較するＵ相制御用のコンパレータCPU2と、Ｕ相制御入力信号とＶ相制御入力信号を比較するＶ相制御用のコンパレータCPV2と、Ｖ相制御入力信号とＷ相制御入力信号を比較するＷ相制御用のコンパレータCPW2と、から成る。

　図２４は、Ｕ、Ｖ、Ｗ相出力電流とＵ、Ｖ、Ｗ相制御信号とを示す。Ｕ、Ｖ、Ｗ相出力電流はＵ、Ｖ、Ｗ相制御信号に対して位相が１８０°遅れている。Ｕ、Ｖ、Ｗ相出力電流の正弦波のプラス側の振幅はU相コイルLUに流れる出力電流が右方向（負荷電流が負荷LU側に流れ出している）を表し、正弦波のマイナス側の振幅はU相コイルLUに流れる出力電流が左方（負荷電流がインバータ側に流れ込んでいる）を表す。Ｕ相制御用のコンパレータCPU2で、Ｗ相制御入力信号とＵ相制御入力信号とが比較され、図中鎖線で挟んだタイミングでＷ相制御入力信号（２点鎖線）がＵ相制御入力信号（実線）よりも大きい間、Ｕ相出力電流の振幅がプラス側になっている。Ｕ相出力電流の振幅がプラス側になる間、Ｕ相制御用のコンパレータCPU2からオン信号が出力され、Ｕ相110Uの主スイッチ側のトップ側補助回路20TのスイッチSW2Uがオンされ、ノット回路NT2を介してオン信号の反転されたオフ信号がボトム側補助回路20BのスイッチSW1Uがオフされる。一方、Ｕ相出力電流の振幅がマイナス側になる間、Ｕ相制御用のコンパレータCPU2から出力がオフされ、Ｕ相110Uの主スイッチ側のトップ側補助回路20TのスイッチSW2Uがオフされ、ノット回路NT2を介してオフ信号の反転されたオン信号でボトム側補助回路20BのスイッチSW1Uがオンされる。

　図２５は、Ｕ、Ｖ、Ｗ相出力電流とＵ、Ｖ、Ｗ相制御信号とを示す。Ｖ相制御用のコンパレータCPU2で、Ｕ相制御入力信号とＶ相制御入力信号とが比較され、図中鎖線で挟んだタイミングでＵ相制御入力信号（実線）がＶ相制御入力信号（一点鎖線）よりも大きい間、Ｖ相出力電流の振幅がプラス側になっている。Ｖ相出力電流の振幅がプラス側になる間、Ｖ相制御用のコンパレータCPV2からオン信号が出力され、Ｖ相110Vの主スイッチ側のトップ側補助回路20TのスイッチSW2Vがオンされ、ノット回路NT4を介してオン信号の反転されたオフ信号がボトム側補助回路20BのスイッチSW1Vがオフされる。

　図２６は、Ｕ、Ｖ、Ｗ相出力電流とＵ、Ｖ、Ｗ相制御信号とを示す。Ｗ相制御用のコンパレータCPW2で、Ｖ相制御入力信号とＷ相制御入力信号とが比較され、図中鎖線で挟んだタイミングでＶ相制御入力信号（一点鎖線）がＷ相制御入力信号（二点鎖線）よりも大きい間、Ｗ相出力電流の振幅がプラス側になっている。Ｗ相出力電流の振幅がプラス側になる間、Ｗ相制御用のコンパレータCPW2からオン信号が出力され、Ｗ相110Wの主スイッチ側のトップ側補助回路20TのスイッチSW2Wがオンされ、ノット回路NT6を介してオン信号の反転されたオフ信号がボトム側補助回路20BのスイッチSW1Wがオフされる。

　第６実施形態のインバータ回路110は、補助回路遮断手段が、Ｕ相制御用のコンパレータCPU2の出力に基づき、Ｕ相110Uの主スイッチ側のトップ側補助回路20T又はボトム側補助回路20Bを動作可能とし、主スイッチでは無い側のトップ側補助回路又はボトム側補助回路を動作不能とするＵ相の補助回路遮断手段（スイッチ）SW1U、SW2Uと、Ｖ相制御用のコンパレータCP2の出力に基づき、Ｖ相110Vの主スイッチ側のトップ側補助回路20T又はボトム側補助回路20Bを動作可能とし、主スイッチでは無い側のトップ側補助回路又はボトム側補助回路を動作不能とするＶ相の補助回路遮断手段SW1V、SW2Vと、Ｗ相制御用のコンパレータCPW2の出力に基づき、Ｗ相110Wの主スイッチ側のトップ側補助回路20T又はボトム側補助回路20Bを動作可能とし、主スイッチでは無い側のトップ側補助回路又はボトム側補助回路を動作不能とするＷ相の補助回路遮断手段SW1W、SW2Wと、から成る。第６実施形態のインバータ回路は、Ｕ相制御入力信号、Ｖ相制御入力信号、Ｗ相制御入力信号から主スイッチを検出して、主スイッチ側のトップ側補助回路2OT又はボトム側補助回路20Bを動作可能とし、主スイッチでは無い側のトップ側補助回路20T又はボトム側補助回路20Bを動作不能とすることができる。第６実施形態のインバータ回路は、負荷電流を抵抗に流すことなく補助回路を遮断できるので、抵抗損失が無く効率が高い。

　上述した実施形態で、スイッチSW1,SW2,SW1U,SW2U等は半導体スイッチング素子から成る。

　１０　制御回路手段
　２０Ｔ　トップ側補助回路
　２０Ｂ　ボトム側補助回路
　５０　トップインバータスイッチ
　６０　ボトムインバータスイッチ
　Ｃ１　第一のキャパシタ
　Ｃ２　第二のキャパシタ
　Ｄ１　第一の整流手段
　Ｄ２　第二の整流手段
　Ｄ３　第第３の整流手段
　Ｌ　インダクタ
　Ｌ１　負荷手段
　Ｌ３　トップ側インダクタ
　Ｌ４　ボトム側インダクタ

Claims (21)

1. 電源から供給される電力を断続して負荷手段を駆動するスイッチング回路であって、該スイッチング回路に内蔵されるスイッチ手段へ印加される電圧と、当該スイッチ手段を流れる電流との間に時間差を設けてスイッチング損失を低減するソフトスイッチング方式のスイッチング回路において、
   前記負荷手段と前記スイッチ手段との間に配設されたインダクタと、
   前記スイッチ手段と前記電源又はアースとの間に直列に配設された第一の整流手段と、第一のキャパシタと、
   直列に配設された前記第一の整流手段と前記第一のキャパシタに、前記インダクタを介して並列に接続された第二の整流手段と、第二のキャパシタと、
   前記第一の整流手段と前記第一のキャパシタの接続部と、前記第二のキャパシタと前記第二の整流手段との接続部との間に配設された第三の整流手段と、を有することを特徴とするスイッチング回路。
2. 請求項１のスイッチング回路であって、
   前記第一の整流手段は、前記第一のキャパシタの電荷が前記スイッチ手段に短絡するのを防ぎ、
   前記第三の整流手段は、前記インダクタの短絡を防ぐ。
3. 請求項２のスイッチング回路であって、
   前記第二の整流手段は、前記第二のキャパシタの電荷を前記電源に還流する。
4. 請求項１～請求項３のいずれか１のスイッチング回路であって、
   前記負荷手段は抵抗性負荷であって、
   前記スイッチ手段は、片側スイッチングモードのみで駆動されるスイッチング素子から成る。
5. 請求項１～請求項３のいずれか１のスイッチング回路であって、
   前記負荷手段は誘導性負荷であって、
   更に、フライホイール電流を流すための整流素子を有する。
6. 請求項５のスイッチング回路であって、
   前記インダクタは２分割され、分割された接続点に前記誘導性負荷の一方の端が接続され、前記誘導性負荷の他方の端が電源又はアースに接続され、
   ２分割された前記インダクタに前記整流素子の一方の端が直列に接続され、前記整流素子の他方の端が電源又はアースに接続される。
7. 請求項１～請求項３のいずれか１のスイッチング回路であって、
   前記負荷手段は誘導性負荷であって、
   更に、フライホイール電流を流すためのスイッチング素子を有する。
8. 請求項７のスイッチング回路であって、
   前記インダクタは２分割され、分割された接続点に前記誘導性負荷の一方の端が接続され、前記誘導性負荷の他方の端が電源又はアースに接続され、
   ２分割された前記インダクタに前記スイッチング素子の一方の端が直列に接続され、前記スイッチング素子の他方の端が電源又はアースに接続される。
9. インバータ回路であって、
   トップインバータスイッチとボトムインバータスイッチとを有するハーフブリッジインバータと、
   前記トップインバータスイッチのオン・オフ時に、ZVS／ZCS動作を行うトップ側補助回路と、
   前記ボトムインバータスイッチのオン・オフ時に、ZVS／ZCS動作を行うボトム側補助回路と、
   前記インバータ回路は、更に前記トップインバータスイッチ、前記ボトムインバータスイッチのオン遷移時にZCS動作を行う、前記トップインバータスイッチと負荷手段との間に接続されたトップ側インダクタと、前記ボトムインバータスイッチと負荷手段との間に接続されると共に、前記トップ側インダクタに接続されるボトム側インダクタを備え、
   前記トップ側補助回路は、
   前記トップインバータスイッチと電源又はアースとの間に直列に配設された第一の整流手段と、第一のキャパシタと、
   直列に配設された前記第一の整流手段と前記第一のキャパシタに、前記トップ側インダクタを介して並列に接続された第二の整流手段と、第二のキャパシタと、
   前記第一の整流手段と前記第一のキャパシタの接続部と、前記第二のキャパシタと前記第二の整流手段との接続部との間に配設された第三の整流手段と、を有することを特徴とするインバータ回路。
10. ３相インバータである請求項９のインバータ回路
11. 請求項９又は請求項１０のインバータ回路であって、
    前記ボトム側補助回路は、
    前記ボトムインバータスイッチと電源又はアースとの間に直列に配設された第一の整流手段と、第一のキャパシタと、
    直列に配設された前記第一の整流手段と前記第一のキャパシタに、前記ボトム側インダクタを介して並列に接続された第二の整流手段と、第二のキャパシタと、
    前記第一の整流手段と前記第一のキャパシタの接続部と、前記第二のキャパシタと前記第二の整流手段との接続部との間に配設された第三の整流手段と、を有する。
12. 請求項９～請求項１１のいずれか１のインバータ回路であって、
    更に、前記トップインバータスイッチ、前記ボトムインバータスイッチの何れが主スイッチとなるかを検出する検出手段と、主スイッチ側の前記トップ側補助回路又は前記ボトム側補助回路を動作可能とし、主スイッチでは無い側の前記トップ側補助回路又は前記ボトム側補助回路を動作不能とする補助回路遮断手段とを備える。
13. 請求項１２のインバータ回路であって、
    前記検出手段を構成する入力端子と、前記補助回路遮断手段を制御する出力端子と、を有するフリップフロップを備える。
14. 請求項１２のインバータ回路であって、
    前記検出手段が、
    前記トップ側インダクタ、前記ボトム側インダクタの接続部と、負荷との間に接続される抵抗と、
    前記抵抗の両端に接続され、前記抵抗の負荷側の電位と接続部側の電位とを比較する一対のコンパレータであって、前記負荷側の電位が前記接続部側の電位よりも低い際に出力を発生する第１コンパレータと、前記負荷側の電位が前記接続部側の電位よりも高い際に出力を発生する第２コンパレータと、から成り、
    前記補助回路遮断手段が、
    前記第１コンパレータ、前記第２コンパレータの出力により、主スイッチ側の前記トップ側補助回路又は前記ボトム側補助回路を動作可能とし、主スイッチでは無い側の前記トップ側補助回路又は前記ボトム側補助回路を動作不能とする第１スイッチと、第２スイッチから成る。
15. 請求項１０のインバータ回路であって、
    Ｕ相制御入力信号、Ｖ相制御入力信号、Ｗ相制御入力信号を比較する比較手段と、
    前記比較手段の比較結果に基づき、主スイッチ側の前記トップ側補助回路又は前記ボトム側補助回路を動作可能とし、主スイッチでは無い側の前記トップ側補助回路又は前記ボトム側補助回路を動作不能とする補助回路遮断手段と、を備える。
16. 請求項１５のインバータ回路であって、
    前記比較手段は、
    Ｗ相制御入力信号とＵ相制御入力信号を比較するＵ相制御用のコンパレータと、
    Ｕ相制御入力信号とＶ相制御入力信号を比較するＶ相制御用のコンパレータと、
    Ｖ相制御入力信号とＷ相制御入力信号を比較するＷ相制御用のコンパレータと、から成り、
    前記補助回路遮断手段は、
    前記Ｕ相制御用のコンパレータの出力に基づき、Ｕ相の主スイッチ側の前記トップ側補助回路又は前記ボトム側補助回路を動作可能とし、主スイッチでは無い側の前記トップ側補助回路又は前記ボトム側補助回路を動作不能とするＵ相の補助回路遮断手段と、
    前記Ｖ相制御用のコンパレータの出力に基づき、Ｖ相の主スイッチ側の前記トップ側補助回路又は前記ボトム側補助回路を動作可能とし、主スイッチでは無い側の前記トップ側補助回路又は前記ボトム側補助回路を動作不能とするＶ相の補助回路遮断手段と、
    前記Ｗ相制御用のコンパレータの出力に基づき、Ｗ相の主スイッチ側の前記トップ側補助回路又は前記ボトム側補助回路を動作可能とし、主スイッチでは無い側の前記トップ側補助回路又は前記ボトム側補助回路を動作不能とするＷ相の補助回路遮断手段と、から成る。
17. 請求項９のインバータ回路を備えて一体となしたパワーモジュール。
18. 請求項１７のパワーモジュールであって、
    前記トップインバータスイッチに接続された前記トップ側インダクタと、前記ボトムインバータスイッチに接続された前記ボトム側インダクタは、出力端子を構成する金属板の一部であり、延在方向が略直交するように形成された一対の延在片から成る。
19. 請求項１８のパワーモジュールであって、
    前記延在片は一定幅であり、前記出力端子を構成する前記金属板の両側端から延在している。
20. インバータ回路であって、
    トップインバータスイッチとボトムインバータスイッチとを有するハーフブリッジインバータと、
    前記トップインバータスイッチに接続されたトップ側インダクタと、前記ボトムインバータスイッチに接続されたボトム側インダクタとを備え、
    前記トップインバータスイッチに接続された前記トップ側インダクタと、前記ボトムインバータスイッチに接続された前記ボトム側インダクタは、出力端子を構成する金属板の一部であり、延在方向が略直交するように形成された一対の延在片から成る。
21. 請求項２０のインバータ回路であって、
    前記延在片は一定幅であり、前記出力端子を構成する前記金属板の両側端から延在している。

Images