JP2892769B2 - スイッチングレギュレータ - Google Patents
スイッチングレギュレータInfo
- Publication number
- JP2892769B2 JP2892769B2 JP12132890A JP12132890A JP2892769B2 JP 2892769 B2 JP2892769 B2 JP 2892769B2 JP 12132890 A JP12132890 A JP 12132890A JP 12132890 A JP12132890 A JP 12132890A JP 2892769 B2 JP2892769 B2 JP 2892769B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- triangular wave
- comparator
- voltage
- overcurrent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、スイッチングレギュレータに関し、主に
主トランスの一次側に制御回路を配置するプライマリィ
システムにおける過電流保護回路に利用して有効な技術
に関するものである。
主トランスの一次側に制御回路を配置するプライマリィ
システムにおける過電流保護回路に利用して有効な技術
に関するものである。
スイッチングレギュレータ用のパルス幅変調（以下、
単にPWMという）制御用ICとして、三菱電機（株）から1
988年に発表された「M51977,FP」がある。このICは、例
えば三菱電機（株）発行の応用技術資料H01−006（4300
−63.2）に掲載されている。
単にPWMという）制御用ICとして、三菱電機（株）から1
988年に発表された「M51977,FP」がある。このICは、例
えば三菱電機（株）発行の応用技術資料H01−006（4300
−63.2）に掲載されている。
上記スイッチングレギュレータ用のICは、連続過電流
検出時にPWM出力パルスを形成する三角波の発振周波数
を下げてデッドバンド幅を広げて実質的な間欠動作を行
うようにする。しかし、このように三角波の周波数を下
げると、それに伴いスイッチングノイズの周波数も低下
し、ロウパスフィルタによるノイズの除去が不十分にな
るという問題を有する。
検出時にPWM出力パルスを形成する三角波の発振周波数
を下げてデッドバンド幅を広げて実質的な間欠動作を行
うようにする。しかし、このように三角波の周波数を下
げると、それに伴いスイッチングノイズの周波数も低下
し、ロウパスフィルタによるノイズの除去が不十分にな
るという問題を有する。
この発明の目的は、ノイズの発生を抑えつつ、確実な
過電流保護動作を行うことができるスイッチングレギュ
レータを提供することにある。
過電流保護動作を行うことができるスイッチングレギュ
レータを提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面から明らかになるで
あろう。
は、本明細書の記述および添付図面から明らかになるで
あろう。
本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記の通りである。すなわち、
主トランスの一次巻線の過電流を検出する過電流検出手
段の検出出力によりセットされ、パルス幅変調制御回路
の三角波の１周期内でリセットされるラッチ回路の出力
により充電が行われるCR時定数回路を設けて、このCR時
定数回路の出力電圧がヒステリシス特性を持つコンパレ
ータのハイレベル側スレッショルド電圧を超えたときに
PWM出力パルスを直ちにシャットダウンすると同時に三
角波を停止させ、上記電圧信号が上記コンパレータのロ
ウレベルスレッショルド電圧以下に低下したとき三角波
とそれに基づいて形成されるPWM出力パルスを発生させ
て正常動作に復帰させる。
要を簡単に説明すれば、下記の通りである。すなわち、
主トランスの一次巻線の過電流を検出する過電流検出手
段の検出出力によりセットされ、パルス幅変調制御回路
の三角波の１周期内でリセットされるラッチ回路の出力
により充電が行われるCR時定数回路を設けて、このCR時
定数回路の出力電圧がヒステリシス特性を持つコンパレ
ータのハイレベル側スレッショルド電圧を超えたときに
PWM出力パルスを直ちにシャットダウンすると同時に三
角波を停止させ、上記電圧信号が上記コンパレータのロ
ウレベルスレッショルド電圧以下に低下したとき三角波
とそれに基づいて形成されるPWM出力パルスを発生させ
て正常動作に復帰させる。
上記した手段によれば、連続した過電流検出をCR時定
数回路とヒステリシス特性を持つコンパレータによって
検出して、PWM出力パルスを停止するだけでなく、三角
波の発振も停止させるのでノイズの発生を防止できると
ともに確実な保護動作が行え、復帰時のPWMの出力パル
スが異常にならなくできる。
数回路とヒステリシス特性を持つコンパレータによって
検出して、PWM出力パルスを停止するだけでなく、三角
波の発振も停止させるのでノイズの発生を防止できると
ともに確実な保護動作が行え、復帰時のPWMの出力パル
スが異常にならなくできる。
第１図には、この発明に係るスイッチングレギュレー
タの一実施例のブロック図が示されている。同図におい
て、点線で示したのはスイッチングレギュレータ制御回
路であり、半導体集積回路装置により構成される。この
スイッチングレギュレータ制御回路は、この発明の要部
である過電流保護回路を中心に描かれている。そのた
め、PWM出力パルスを形成するパルス幅変調制御回路PWM
Cは、その入力部に設けられるコンパレータが代表とし
て描かれ、PWM出力パルスを形成するために必要な三角
波発生回路や、コンパレータPWM出力パルスを形成する
コンパレータ等は省略して描かれている。
タの一実施例のブロック図が示されている。同図におい
て、点線で示したのはスイッチングレギュレータ制御回
路であり、半導体集積回路装置により構成される。この
スイッチングレギュレータ制御回路は、この発明の要部
である過電流保護回路を中心に描かれている。そのた
め、PWM出力パルスを形成するパルス幅変調制御回路PWM
Cは、その入力部に設けられるコンパレータが代表とし
て描かれ、PWM出力パルスを形成するために必要な三角
波発生回路や、コンパレータPWM出力パルスを形成する
コンパレータ等は省略して描かれている。
上記パルス幅変調制御回路PWMCにより形成されるPWM
出力パルスは、ノアゲート構成の駆動回路DRを通して出
力端子OUTから出力される。出力端子OUTは、パワースイ
ッチMOSFET（絶縁ゲート型電界効果トランジスタ）Q1の
ゲートに接続される。このパワーMOSFETQ1は、主トラン
スの一次側巻線に流す駆動電流を形成する。パワーMOSF
ETQ1のソースと回路の接地電位点との間には、過電流検
出用の抵抗RSが設けられる。この抵抗RSにより形成され
る電圧信号は、上記パワーMOSFETQ1の駆動電流に比例し
たものとなり、それが抵抗R1とキャパシタC1からなる平
滑回路により平滑されて過電流検出端子CLに入力され
る。
出力パルスは、ノアゲート構成の駆動回路DRを通して出
力端子OUTから出力される。出力端子OUTは、パワースイ
ッチMOSFET（絶縁ゲート型電界効果トランジスタ）Q1の
ゲートに接続される。このパワーMOSFETQ1は、主トラン
スの一次側巻線に流す駆動電流を形成する。パワーMOSF
ETQ1のソースと回路の接地電位点との間には、過電流検
出用の抵抗RSが設けられる。この抵抗RSにより形成され
る電圧信号は、上記パワーMOSFETQ1の駆動電流に比例し
たものとなり、それが抵抗R1とキャパシタC1からなる平
滑回路により平滑されて過電流検出端子CLに入力され
る。
過電流検出端子CLから入力された検出電圧は、コンパ
レータVC1により基準電圧VRと比較される。この基準電
圧VRを超える検出電圧が入力されると、コンパレータVC
1は、ハイレベルの検出信号を形成する。この検出信号
はラッチ回路FFのセット入力Ｓに供給され、このラッチ
回路をセットする。
レータVC1により基準電圧VRと比較される。この基準電
圧VRを超える検出電圧が入力されると、コンパレータVC
1は、ハイレベルの検出信号を形成する。この検出信号
はラッチ回路FFのセット入力Ｓに供給され、このラッチ
回路をセットする。
ラッチ回路FFの出力信号Ｑは、一方において上記ノア
ゲート回路DRのゲート制御信号とされ、PWM出力パクス
が出力端子OUTを介してパワーMOSFETQ1のゲートに伝え
られるのを遮断する。上記ラッチ回路FFのリセット入力
Ｒには、クロックパルスCKが供給される。このクロック
パルスCKは、特に制限されないが、後述するように三角
波のロウレベルのタイミングで発生される。例えば、キ
ャパシタに対して定電流により充電と放電を繰り返すこ
とにより三角波を発生させる場合には、キャパシタの電
圧がロウレベル側電位に達したことを検出して放電動作
から充電動作に切り換えるコンパレータの出力信号によ
り上記クロックパルスCKが形成される。この他、ラッチ
回路は、PWM出力パルスが形成されない三角波がロウレ
ベルからハイレベルに達するデッドバンド領域でリセッ
トさせられるものであればよい。
ゲート回路DRのゲート制御信号とされ、PWM出力パクス
が出力端子OUTを介してパワーMOSFETQ1のゲートに伝え
られるのを遮断する。上記ラッチ回路FFのリセット入力
Ｒには、クロックパルスCKが供給される。このクロック
パルスCKは、特に制限されないが、後述するように三角
波のロウレベルのタイミングで発生される。例えば、キ
ャパシタに対して定電流により充電と放電を繰り返すこ
とにより三角波を発生させる場合には、キャパシタの電
圧がロウレベル側電位に達したことを検出して放電動作
から充電動作に切り換えるコンパレータの出力信号によ
り上記クロックパルスCKが形成される。この他、ラッチ
回路は、PWM出力パルスが形成されない三角波がロウレ
ベルからハイレベルに達するデッドバンド領域でリセッ
トさせられるものであればよい。
この実施例では、連続して過電流検出が行われたこと
を検出するために、上記ラッチ回路FFの出力信号Ｑは、
スイッチSWのスイッチ制御信号とされる。このスイッチ
SWとしは、特に制限されないが、MOSFETのようなスイッ
チ素子が用いられる。スイッチSWは、動作電圧VINによ
り抵抗R2を介して端子O/Fを介して外部部品として設け
られるキャパシタC2の充電動作を行う。このキャパシタ
C2には、その放電電流を流す抵抗R3が設けられている。
すなわち、上記キャパシタC2と抵抗R3からなる放電時定
数は、三角波の１周期より長い所定の時間に設定され
る。言い換えるならば、第２図の動作波形図に示すよう
に、三角波の周期に従い形成されるPWM出力パルスによ
りパワーMOSFETQ1がオン状態になる毎に、過電流状態が
発生するとその周期毎にラッチ回路がセットされて、上
記スイッチSWと抵抗R2によりキャパシタC2の充電を行
う。この充電電圧VCRが抵抗R3により１周期前の状態よ
り低下する前に再び充電が繰り返されるような時定数が
選ばれる。
を検出するために、上記ラッチ回路FFの出力信号Ｑは、
スイッチSWのスイッチ制御信号とされる。このスイッチ
SWとしは、特に制限されないが、MOSFETのようなスイッ
チ素子が用いられる。スイッチSWは、動作電圧VINによ
り抵抗R2を介して端子O/Fを介して外部部品として設け
られるキャパシタC2の充電動作を行う。このキャパシタ
C2には、その放電電流を流す抵抗R3が設けられている。
すなわち、上記キャパシタC2と抵抗R3からなる放電時定
数は、三角波の１周期より長い所定の時間に設定され
る。言い換えるならば、第２図の動作波形図に示すよう
に、三角波の周期に従い形成されるPWM出力パルスによ
りパワーMOSFETQ1がオン状態になる毎に、過電流状態が
発生するとその周期毎にラッチ回路がセットされて、上
記スイッチSWと抵抗R2によりキャパシタC2の充電を行
う。この充電電圧VCRが抵抗R3により１周期前の状態よ
り低下する前に再び充電が繰り返されるような時定数が
選ばれる。
この時定数回路の保持電圧VCRは、上記のような充電
／放電動作の取り返しにより、第２図に点線で示した傾
斜をもって徐々に上昇する。この電圧VCRはヒステリシ
ス特性を持つコンパレータにより比較され、その電圧が
ハイレベル側のスレッショルド電圧VHに達すると、その
出力VREFのロウレベルによりパルス幅変調制御回路PWMC
における三角波発生回路の発振動作そのものも停止され
る。上記のように保持電圧VCRがいったんハイレベル側
スレッショルドに達すると、コンパレータのスレッショ
ルドがロウレベル側に切り換えられる。したがって、保
持電圧VCRは、キャパシタC2の抵抗R3の時定数により徐
々に低下する。この間、上記のように三角波の発生自体
が停止されているから、それに応じてPWM出力パルスの
出力も停止され、パワーMOSFETQ1はオフ状態を維持す
る。これにより、二次側の負荷短絡等があっても、一次
側巻線電流がシャットダウンされるから二次側の整流ダ
イオード等に過大な短絡電流が流れて破壊してしまうこ
とが防止できる。
／放電動作の取り返しにより、第２図に点線で示した傾
斜をもって徐々に上昇する。この電圧VCRはヒステリシ
ス特性を持つコンパレータにより比較され、その電圧が
ハイレベル側のスレッショルド電圧VHに達すると、その
出力VREFのロウレベルによりパルス幅変調制御回路PWMC
における三角波発生回路の発振動作そのものも停止され
る。上記のように保持電圧VCRがいったんハイレベル側
スレッショルドに達すると、コンパレータのスレッショ
ルドがロウレベル側に切り換えられる。したがって、保
持電圧VCRは、キャパシタC2の抵抗R3の時定数により徐
々に低下する。この間、上記のように三角波の発生自体
が停止されているから、それに応じてPWM出力パルスの
出力も停止され、パワーMOSFETQ1はオフ状態を維持す
る。これにより、二次側の負荷短絡等があっても、一次
側巻線電流がシャットダウンされるから二次側の整流ダ
イオード等に過大な短絡電流が流れて破壊してしまうこ
とが防止できる。
上記時定数回路の放電動作により、保持電圧VCRがロ
ウレベル側のスレッショルド電圧VLに達すると、上記出
力VREFのハイレベルにより三角波発振回路が初期状態か
ら立ち上がるようにされる。これにより、動作再開時に
PWM出力パルスのパルス幅が異常にならないようにする
ことができる。また、２つ以上のスイッチングレギュレ
ータを使ってマスター／スレーブ動作を行わせるとき
に、上記端子O/Fの共通化により相手方の三角波発振動
作を止めるようにすることができる。これにより、２以
上の回路を同期して並列動作させることができ、並列接
続される二次側出力も同時にシャットダウンさせること
ができる。
ウレベル側のスレッショルド電圧VLに達すると、上記出
力VREFのハイレベルにより三角波発振回路が初期状態か
ら立ち上がるようにされる。これにより、動作再開時に
PWM出力パルスのパルス幅が異常にならないようにする
ことができる。また、２つ以上のスイッチングレギュレ
ータを使ってマスター／スレーブ動作を行わせるとき
に、上記端子O/Fの共通化により相手方の三角波発振動
作を止めるようにすることができる。これにより、２以
上の回路を同期して並列動作させることができ、並列接
続される二次側出力も同時にシャットダウンさせること
ができる。
第３図には、この発明に係るスイッチングレギュレー
タにおける二次側の出力特性図が示されている。
タにおける二次側の出力特性図が示されている。
単に一次巻線に流れる電流を検出して、過電流時に一
次巻線電流を停止するだけでは、一次巻線に印加される
電力は定電力となり、そのため二次巻線の電圧・電流も
定電力特性となる。したがって、同図に点線で示すよう
な定パワー曲線を持ちってしまい、二次側負荷が短絡し
た場合には二次巻線に流れる電流が過大となり、二次巻
線や二次整流ダイオードを損焼させてしまう虞れがあ
る。これに対して、この実施例のように過電流状態が一
定期間続くと、比較的長い一定時間の間PWM出力パルス
を停止させてしまう。これにより、同図に実線で示すよ
うな定パワー特性がなく、二次側巻線や整流ダイオード
を焼損させてしまうことがない。また、三角波の発振動
作そのものを停止させるものであるため、低周波数のノ
イズが発生することが防止できる。
次巻線電流を停止するだけでは、一次巻線に印加される
電力は定電力となり、そのため二次巻線の電圧・電流も
定電力特性となる。したがって、同図に点線で示すよう
な定パワー曲線を持ちってしまい、二次側負荷が短絡し
た場合には二次巻線に流れる電流が過大となり、二次巻
線や二次整流ダイオードを損焼させてしまう虞れがあ
る。これに対して、この実施例のように過電流状態が一
定期間続くと、比較的長い一定時間の間PWM出力パルス
を停止させてしまう。これにより、同図に実線で示すよ
うな定パワー特性がなく、二次側巻線や整流ダイオード
を焼損させてしまうことがない。また、三角波の発振動
作そのものを停止させるものであるため、低周波数のノ
イズが発生することが防止できる。
第３図には、この発明に係るスイッチングレギュレー
タの他の一実施例のブロック図が示されている。
タの他の一実施例のブロック図が示されている。
この実施例では、出力電圧に比例する電圧を一次側で
得るフライバック方式が用いられる。すなわち、主トラ
ンスのバイアス巻線をフライバック巻に取る。このバイ
アス巻線の電圧をダイオードD1とキャパシタC3により整
流して、それを抵抗R5とR6に分圧して、出力電圧に比例
した電圧VOを得るものである。これを前記のようなスイ
ッチングレギュレータ制御回路に入力し、三角波と比較
してPWM出力パルスを発生させるものである。この場合
にも、前記のような時定数回路（C2,R3）とヒステリシ
ス特性を持つコンパレータを用いて、連続的な過電流状
態を検出してPWM出力パルスと三角波発振動作を停止さ
せるものである。
得るフライバック方式が用いられる。すなわち、主トラ
ンスのバイアス巻線をフライバック巻に取る。このバイ
アス巻線の電圧をダイオードD1とキャパシタC3により整
流して、それを抵抗R5とR6に分圧して、出力電圧に比例
した電圧VOを得るものである。これを前記のようなスイ
ッチングレギュレータ制御回路に入力し、三角波と比較
してPWM出力パルスを発生させるものである。この場合
にも、前記のような時定数回路（C2,R3）とヒステリシ
ス特性を持つコンパレータを用いて、連続的な過電流状
態を検出してPWM出力パルスと三角波発振動作を停止さ
せるものである。
上記の実施例から得られる作用効果は、下記の通りで
ある。すなわち、 （１）主トランスの一次巻線の過電流を検出する過電流
検出手段の検出出力によりセットされ、パルス幅変調制
御回路の三角波の１周期内でリセットされるラッチ回路
の出力により充電が行われるCR時定数回路を設けて、こ
のCR時定数回路の出力電圧がヒステリシス特性を持つコ
ンパレータのハイレベル側スレッショルド電圧を超えた
ときにPWM出力パルスを直ちにシャットダウンすると同
時に三角波を停止させ、上記電圧信号が上記コンパレー
タのロウレベルスレッショルド電圧以下に低下したとき
三角波とそれに基づいて形成されるPWM出力パルスを発
生させて正常動作に復帰させることにより、三角波の周
波数を低下させた場合のような低周波数のノイズの発生
を防止しつつ、二次側の確実な保護動作が行えるととも
に復帰時のPWMの出力パルスが異常にならなくすること
ができるという効果が得られる。
ある。すなわち、 （１）主トランスの一次巻線の過電流を検出する過電流
検出手段の検出出力によりセットされ、パルス幅変調制
御回路の三角波の１周期内でリセットされるラッチ回路
の出力により充電が行われるCR時定数回路を設けて、こ
のCR時定数回路の出力電圧がヒステリシス特性を持つコ
ンパレータのハイレベル側スレッショルド電圧を超えた
ときにPWM出力パルスを直ちにシャットダウンすると同
時に三角波を停止させ、上記電圧信号が上記コンパレー
タのロウレベルスレッショルド電圧以下に低下したとき
三角波とそれに基づいて形成されるPWM出力パルスを発
生させて正常動作に復帰させることにより、三角波の周
波数を低下させた場合のような低周波数のノイズの発生
を防止しつつ、二次側の確実な保護動作が行えるととも
に復帰時のPWMの出力パルスが異常にならなくすること
ができるという効果が得られる。
（２）過電流状態が一定期間続いたときに一定期間一次
側をシャットダウンさせるとともに三角波そのものを停
止させるので、複数のスイッチングレギュレータを並列
運転するとき、上記時定数回路を共通化することにより
同期動作が容易にできるという効果が得られる。
側をシャットダウンさせるとともに三角波そのものを停
止させるので、複数のスイッチングレギュレータを並列
運転するとき、上記時定数回路を共通化することにより
同期動作が容易にできるという効果が得られる。
以上本発明者によりなされた発明を実施例に基づき具
体的に説明したが、本願発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、所定の出力電
圧を形成するためのPWM出力パルスを形成するパルス幅
変調制御回路の具体的構成は種々の構成とすることがで
きる。また、出力電圧をモニタする手段は、二次側巻線
の出力電圧に基づいたものであってもよい。
体的に説明したが、本願発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、所定の出力電
圧を形成するためのPWM出力パルスを形成するパルス幅
変調制御回路の具体的構成は種々の構成とすることがで
きる。また、出力電圧をモニタする手段は、二次側巻線
の出力電圧に基づいたものであってもよい。
この発明は、スイッチングレギュレータの過電流保護
回路に広く利用できる。
回路に広く利用できる。
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。すなわち、主トランスの一次巻線の過電流を検出す
る過電流検出手段の検出出力によりセットされ、パルス
幅変調制御回路の三角波の１周期内でリセットされるラ
ッチ回路の出力により充電か行われるCR時定数回路を設
けて、このCR時定数回路の出力電圧がヒステリシス特性
を持つコンパレータのハイレベル側スレッショルド電圧
を超えたときにPWM出力パルスを直ちにシャットダウン
すると同時に三角波を停止させ、上記電圧信号が上記コ
ンパレータのロウレベルスレッショルド電圧以下に低下
したとき三角波とそれに基づいて形成されるPWM出力パ
ルスを発生させて正常動作に復帰させることにより、三
角波の周波数を低下させた場合のような低周波数のノイ
ズの発生を防止しつつ、二次側の確実な保護動作が行え
るとともに復帰時のPWMの出力パルスが異常にならなく
することができる。
って得られる効果を簡単に説明すれば、下記の通りであ
る。すなわち、主トランスの一次巻線の過電流を検出す
る過電流検出手段の検出出力によりセットされ、パルス
幅変調制御回路の三角波の１周期内でリセットされるラ
ッチ回路の出力により充電か行われるCR時定数回路を設
けて、このCR時定数回路の出力電圧がヒステリシス特性
を持つコンパレータのハイレベル側スレッショルド電圧
を超えたときにPWM出力パルスを直ちにシャットダウン
すると同時に三角波を停止させ、上記電圧信号が上記コ
ンパレータのロウレベルスレッショルド電圧以下に低下
したとき三角波とそれに基づいて形成されるPWM出力パ
ルスを発生させて正常動作に復帰させることにより、三
角波の周波数を低下させた場合のような低周波数のノイ
ズの発生を防止しつつ、二次側の確実な保護動作が行え
るとともに復帰時のPWMの出力パルスが異常にならなく
することができる。
第１図は、この発明に係るスイッチングレギュレータの
一実施例を示すブロック図、 第２図は、その過電流保護回路の動作の一例を説明する
ための波形図、 第３図は、この発明に係るスイッチングレギュレータの
一例を示す二次側出力特性図、 第４図は、この発明に係るスイッチングレギュレータの
他の一実施例を示すブロック図である。 VC1……コンパレータ、FF……ラッチ回路、PWMC……パ
ルス幅変調制御回路、DR……駆動回路、Q1……パワーMO
SFET
一実施例を示すブロック図、 第２図は、その過電流保護回路の動作の一例を説明する
ための波形図、 第３図は、この発明に係るスイッチングレギュレータの
一例を示す二次側出力特性図、 第４図は、この発明に係るスイッチングレギュレータの
他の一実施例を示すブロック図である。 VC1……コンパレータ、FF……ラッチ回路、PWMC……パ
ルス幅変調制御回路、DR……駆動回路、Q1……パワーMO
SFET
Claims (1)
- 【請求項１】主トランスの一次巻線の過電流を検出する
過電流検出手段と、この過電流検出手段の検出出力によ
りセットされ、パルス幅変調制御回路の三角波の１周期
内でリセットされるラッチ回路と、上記ラッチ回路の出
力信号によりシャットダウンが行われる駆動回路と、こ
の駆動回路により上記主トランスの一次巻線に駆動電流
を流すスイッチ素子と、上記ラッチ回路の出力信号によ
り充電が行われるCR時定数回路と、上記CR時定数回路に
より形成される電圧信号を受け、ヒステリシス特性を持
つコンパレータとを備え、上記CR時定数回路により形成
される電圧信号が上記コンパレコータのハイレベル側ス
レッショルド電圧を超えたときにPWM出力パルスを直ち
にシャットダウンすると同時にパルス幅変調制御回路の
三角波を停止させ、上記電圧信号が上記コンパレータの
ロウレベルスレッショルド電圧以下に低下したとき三角
波とそれに基づいて形成されるPWM出力パルスを発生さ
せて正常動作に復帰させることを特徴とするスイッチン
グレギュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12132890A JP2892769B2 (ja) | 1990-05-14 | 1990-05-14 | スイッチングレギュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12132890A JP2892769B2 (ja) | 1990-05-14 | 1990-05-14 | スイッチングレギュレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0421357A JPH0421357A (ja) | 1992-01-24 |
| JP2892769B2 true JP2892769B2 (ja) | 1999-05-17 |
Family
ID=14808536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12132890A Expired - Lifetime JP2892769B2 (ja) | 1990-05-14 | 1990-05-14 | スイッチングレギュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2892769B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100486353B1 (ko) * | 1997-11-13 | 2005-07-07 | 페어차일드코리아반도체 주식회사 | 과 전압 보호기능을 갖는 전원 공급장치 |
| JP3620497B2 (ja) | 2001-12-03 | 2005-02-16 | 株式会社村田製作所 | スイッチング電源装置 |
| JP4522206B2 (ja) * | 2004-09-16 | 2010-08-11 | キヤノン株式会社 | スイッチング電源 |
| CN113805105A (zh) * | 2021-08-23 | 2021-12-17 | 浙江讯飞智能科技有限公司 | 三相变压器检测方法和系统 |
-
1990
- 1990-05-14 JP JP12132890A patent/JP2892769B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0421357A (ja) | 1992-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6597221B2 (en) | Power converter circuit and method for controlling | |
| US3989995A (en) | Frequency stabilized single-ended regulated converter circuit | |
| CN109687398B (zh) | 开关电源电路 | |
| US6580593B2 (en) | Method and apparatus for fault condition protection of a switched mode power supply | |
| US7558037B1 (en) | Over current protection circuit and method | |
| JP2686135B2 (ja) | 定電流電源回路 | |
| US6480043B2 (en) | Circuit and method for protecting a switching power supply from a fault condition | |
| US7596005B2 (en) | Method and apparatus providing a multi-function terminal for a power supply controller | |
| US9667140B2 (en) | Switching power supply circuit that avoids overheating during a short-circuit | |
| CN108173434B (zh) | 开关电源电路 | |
| US6385060B1 (en) | Switching power supply with reduced energy transfer during a fault condition | |
| US6137702A (en) | Circuit and method of activating and de-activating a switching regulator at any point in a regulation cycle | |
| CN109643955B (zh) | 开关电源装置及半导体装置 | |
| US11025155B2 (en) | Power supply control device for setting minimum on width of output switch | |
| JPH0697841B2 (ja) | 電力スイッチング回路 | |
| JP2014082831A (ja) | スイッチング電源装置 | |
| US10536088B2 (en) | Switched mode power supply controller | |
| JP2892769B2 (ja) | スイッチングレギュレータ | |
| US5821740A (en) | DC-to-DC converter having fast over-current detection and associated methods | |
| JP6714519B2 (ja) | スイッチング電源装置 | |
| JPS5815478A (ja) | 直流モ−タの速度制御装置における電流制限装置 | |
| JPH10108457A (ja) | スイッチング電源用制御回路 | |
| JPH01292790A (ja) | マグネトロン用インバータ電源 | |
| JP2003259636A (ja) | スイッチング電源装置 | |
| JP4374714B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080226 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100226 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110226 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110226 Year of fee payment: 12 |