JP2014082831A - スイッチング電源装置 - Google Patents

Abstract

【課題】軽負荷時における制御回路の不本意な動作停止と、その再起動の繰り返しを防ぐことのできるスイッチング電源装置を提供する。
【解決手段】スイッチング素子の駆動を制御する制御回路は、絶縁トランスの補助巻線から供給される電源電圧が予め設定した電源下限電圧よりも低下したときに該制御回路の作動を停止させる低電圧誤動作防止回路と、負荷状態を示すフィードバック電圧が予め設定した閾値よりも低下したときに前記スイッチング素子の駆動を停止させるＦＢ電圧判定回路と、このＦＢ電圧判定回路の出力によりセットされると共に、前記電源電圧が該制御回路の定常動作を保証する電圧を超えるときにリセットされるフリップフロップと、このフリップフロップがセットされたとき、前記低電圧誤動作防止回路に設定する前記電源下限電圧を定常動作時よりも低く設定するスイッチ回路とを備える。
【選択図】 図１

Description

本発明は、絶縁トランスの一次巻線に直列接続されたスイッチング素子を駆動して前記絶縁トランスの二次巻線から所定の出力電圧を得るスイッチング電源装置に係り、特に前記スイッチング素子をスイッチング駆動する制御回路の動作に必要な内部電源電圧を前記絶縁トランスの補助巻線から得るようにしたスイッチング電源装置に関する。

図３は、従来一般的なフライバック方式のスイッチング電源装置の概略構成を示している。このスイッチング電源装置は、交流電源ＡＣから供給される交流電圧を、ダイオードブリッジからなる整流回路ＤＢおよび入力コンデンサＣinを介して整流・平滑化した入力電圧Ｖinを、絶縁トランスＴの一次巻線Ｔ１に直列接続された、例えばＭＯＳＦＥＴからなるスイッチング素子Ｑを備える。そしてこのスイッチング素子Ｑをスイッチングすることにより前記絶縁トランスＴの二次巻線Ｔ２に生起される電圧を出力ダイオードＤoutを介して整流し、出力コンデンサＣoutを介して平滑化して所定の出力電圧Ｖoutを得るように構成される。

前記スイッチング素子Ｑをスイッチング駆動する制御回路ＩＣは、基本的には前記スイッチング素子Ｑのソースに直列接続されたセンス抵抗Ｒsを介して検出される電流ＩＳと、負荷情報を示すフィードバック信号ＦＢとに従って前記スイッチング素子Ｑのスイッチング周波数をＰＷＭ制御して前記出力電圧Ｖoutを一定化する機能を備える。具体的には前記制御回路ＩＣは、前記電流ＩＳに従って前記スイッチング素子Ｑのオン幅を制御すると共に、前記フィードバック信号ＦＢに従って前記スイッチング素子Ｑの発振周波数を制御する機能を備える。そして前記制御回路ＩＣは、これらの制御機能により前記出力電圧Ｖoutを一定化する役割を担う（例えば特許文献１を参照）。

尚、前記フィードバック信号ＦＢは、例えばシャントレギュレータＳＲにおいて、直列接続された抵抗Ｒａ,Ｒｂを介して分圧検出される前記出力電圧Ｖoutと設定出力電圧との差を示す負荷情報として求められる。このフィードバック信号（負荷情報）ＦＢは、負荷が軽いときに低くなり、負荷が重いときに高くなる電圧信号からなり、フォトカプラＰＣを介して前記制御回路ＩＣに与えられる。

そして前記制御回路ＩＣは、負荷が軽くなって前記フィードバック信号ＦＢの電圧レベルが低下したとき、前記スイッチング素子Ｑのスイッチング周波数を低くして該スイッチング電源装置の損失を低減するように動作する。この際、上記スイッチング周波数が予め設定した下限値を下回るとき、前記制御回路ＩＣは、前記スイッチング素子Ｑをオフにしてそのスイッチング動作を停止させる機能を備える。

一方、前記制御回路ＩＣは、例えばダイオードＤ１から電流制限抵抗Ｒ１を介して前記交流電源ＡＣから入力される電力を受けて起動され、起動後の定常動作時には前記絶縁トランスＴの補助巻線Ｔ３に生起される電圧を駆動電源として動作するように構成されている。具体的には前記スイッチング素子Ｑのスイッチング動作によって前記絶縁トランスＴの補助巻線Ｔ３に生起される巻線電圧を、ダイオードＤ２とコンデンサＣとからなる整流・平滑回路を介して入力し、この巻線電圧から内部電源電圧Ｖccを生成して動作するように構成されている（例えば非特許文献１を参照）。

また前記制御回路ＩＣは、前記内部電源電圧Ｖccが予め設定した動作保証電圧よりも低下したとき、該制御回路ＩＣの動作を停止させて誤動作を防止する低電圧誤動作防止回路を備える。

特開２０１１−１８８５８６号公報

低待機電力対応ＰＷＭ制御ＩＣ ＦＡ５５４６／４７ アプリケーションノート（http://www.fujielectric.co.jp/products/semiconductor/）

ところで軽負荷時に前記フィードバック信号ＦＢに基づく制御によって前記スイッチング周波数が低くなると、図４に示すように前記絶縁トランスＴの補助巻線Ｔ３に生じる電圧が低くなり、また前記スイッチング素子Ｑのターンオン時およびターンオフ時に発生するリンギング電圧のピーク電圧も低下する。尚、図４において(ａ)は前記スイッチング素子Ｑのゲートに印加する駆動信号を示しており、(ｂ)は前記絶縁トランスＴの補助巻線Ｔ３に生じる電圧波形を示している。

この為、軽負荷時には前記補助巻線Ｔ３に生じた電圧に基づいて生成される内部電源電圧Ｖccが低下することが否めない。特に軽負荷時に前記スイッチング素子Ｑのスイッチング周波数が一時的に下限値を下回り、これに伴ってスイッチング動作が停止すると、前記内部電源電圧Ｖccが更に低下する。この際、前述した低電圧誤動作防止回路が動作して当該制御回路ＩＣの動作が停止することがある。

このような軽負荷時における前記スイッチング動作の一時的な停止に起因する前記低電圧誤動作防止回路の動作により前記制御回路ＩＣの動作が不本意に停止すると、前記起動回路が作動して前記制御回路ＩＣの再起動が実行される。すると前記低電圧誤動作防止回路による動作停止と前記起動回路による再起動とが繰り返されることとなり、徒にその消費電力が増大すると言う不具合が生じる。

本発明はこのような事情を考慮してなされたもので、その目的は、軽負荷時における制御回路の不本意な動作停止と、その再起動の繰り返しを防ぐことのできるスイッチング電源装置を提供することにある。

上述した目的を達成するべく本発明に係るスイッチング電源装置は、入力電圧が加えられる絶縁トランスの一次巻線に直列接続されたスイッチング素子をスイッチングし、前記絶縁トランスの二次巻線に生じた電圧を整流して所定の出力電圧を得るスイッチング電源装置本体と、所定の電圧が印加されて起動した後、起動後には前記絶縁トランスの補助巻線に生起される電圧から生成した内部電源電圧を受けて動作して前記スイッチング素子をスイッチング制御する制御回路とを備えてなり、
特に前記制御回路は、前記補助巻線から供給される電圧が予め設定した電源下限電圧よりも低下したとき、該制御回路の作動を停止させる低電圧誤動作防止回路と、
予め定めた出力設定電圧と前記出力電圧との誤差を示すフィードバック信号の電圧が予め設定した閾値よりも低下したときに前記スイッチング素子の駆動を停止させるＦＢ電圧判定回路と、
このＦＢ電圧判定回路の出力によりセットされると共に、前記補助巻線から供給される電圧が該制御回路の定常動作を保証する電圧を超えるときにリセットされるフリップフロップと、
このフリップフロップがセットされたとき、前記低電圧誤動作防止回路に設定する前記電源下限電圧を定常動作時よりも低く設定するスイッチ回路と
を具備したことを特徴としている。

好ましくは前記スイッチ回路は、定常動作時における前記スイッチング素子の誤動作を防止する第１の電源下限電圧と、この第１の電源下限電圧よりも低く設定された第２の電源下限電圧とを前記フリップフロップの出力に応じて選択して前記低電圧誤動作防止回路に設定するように構成される。

尚、前記補助巻線から供給される電圧が前記制御回路の定常動作を保証する電圧であるか否かは、前記補助巻線から供給される電圧と前記第１の電源下限電圧と、前記内部電源電圧を生成する上での動作保証電圧とを比較する比較器により検出することが好ましい。また前記制御回路は、前記フィードバック信号の電圧に応じて前記スイッチング素子のスイッチング周期をパルス幅制御するものからなる。

上記構成のスイッチング電源装置によれば、軽負荷時に前記フィードバック信号の電圧レベルが一時的に低下し、これに伴ってスイッチング動作が停止した場合には、前記低電圧誤動作防止回路に設定する前記電源下限電圧を定常動作時よりも低く設定される。従って前記スイッチング動作の一次的な停止に伴って前記絶縁トランスの補助巻線から得られるので巻線電圧が一次的に低下しても前記低電圧誤動作防止回路が動作して制御回路自体の動作が停止することがない。故に軽負荷時における制御回路の不本意な動作停止と、その再起動の繰り返しを未然に防ぎ、スイッチング電源装置の安定した動作を保証することが可能となる。

特に、起動時に加えられる電圧が該制御回路の定常動作を保証する電圧に達したときにリセットされるフリップフロップを、前記ＦＢ電圧判定回路の出力によりセットし、前記フリップフロップがセットされたとき、前記低電圧誤動作防止回路に設定する前記電源下限電圧を定常動作時よりも低く設定すると言う簡単な構成にてスイッチング電源装置の安定した動作を保証することができる。

本発明の一実施形態に係るスイッチング電源装置における制御回路の概略構成図。 図１に示す制御回路の動作を説明する為の信号波形図。 スイッチング電源装置の全体構成を示す図。 重負荷時および軽負荷時におけるスイッチング動作に伴って絶縁トランスの補助巻線に生起される電圧を示す図。

以下、図面を参照して本発明の一実施形態に係るスイッチング電源装置について説明する。

このスイッチング電源装置は、全体的には図３に示したように入力電圧Ｖinが加えられる絶縁トランスＴの一次巻線Ｔ１に直列接続されたスイッチング素子Ｑと、前記絶縁トランスＴの二次巻線Ｔ２に生じた電圧を整流して所定の出力電圧を得る出力回路とからなるスイッチング電源装置本体を主体とし、前記スイッチング素子Ｑをスイッチング制御する制御回路ＩＣを備えて構成される。

前記制御回路ＩＣは、所定の電圧が印加されて起動した後、起動後には前記絶縁トランスＴの補助巻線Ｔ３に生起される電圧から生成した内部電源電圧Ｖccにより動作するように構成される。そして前記制御回路ＩＣは、基本的には前記スイッチング素子Ｑに流れる電流ＩＳと、負荷情報を示すフィードバック信号ＦＢとに従って前記スイッチング素子Ｑのスイッチング周波数をＰＷＭ制御して前記出力電圧Ｖoutを一定化する機能を備えて構成される。

また前記制御回路ＩＣは、上述した出力電圧Ｖoutを一定化する制御機能に加えて、更に前記絶縁トランスＴの補助巻線Ｔ３から供給されて前記内部電源電圧Ｖccの生成に供給される電圧が予め設定した電源下限電圧よりも低下したとき、該制御回路ＩＣの作動を停止させる低電圧誤動作防止回路ＵＶＬＯと、予め定めた出力設定電圧と前記出力電圧Ｖoutとの誤差を示すフィードバック信号の電圧が予め設定した閾値よりも低下したときに前記スイッチング素子Ｑの駆動を停止させるＦＢ電圧判定回路ＯＦＦ-ＦＢとを備えて構成される。これらの低電圧誤動作防止回路ＵＶＬＯおよびＦＢ電圧判定回路ＯＦＦ-ＦＢについては後述する。

図１は上述した基本機能を備えて構成される制御回路ＩＣの概略的な構成図である。この図１を参照して、先ず制御回路ＩＣの基本的な機能について説明する。

図１において１０は、例えば図３に示したようにダイオードＤ１から電流制限抵抗Ｒ１を介して前記交流電源ＡＣから端子ＶＨを介して与えられる電圧を受け、端子ＶＣＣを介して制御回路ＩＣに外付けされたコンデンサＣ（図３参照）を充電する起動回路である。また１１は、前記絶縁トランスＴの補助巻線Ｔ３に生起されて前記コンデンサＣに充電され、前記端子ＶＣＣを介して入力される巻線電圧を受けて該制御回路ＩＣの動作に必要な内部電源電圧Ｖccを生成する内部電源である。以下に説明する当該制御回路ＩＣの各部は、この内部電源電圧Ｖccを電圧源としてそれぞれ動作する。

さて発振器１２は、前記スイッチング素子Ｑに対するスイッチング周波数を決定するもので、通常動作時には予め設定されたスイッチング周波数（例えば６０ｋＨz）のパルス信号を生成する。この発振器１２は、端子ＦＢに与えられる前記フィードバック信号ＦＢの電圧レベルが低下したとき、その電圧レベル低下に応じて前記スイッチング周波数を略リニアに最低周波数（例えば３４０Ｈz）まで低下させるスイッチング周波数制御機能を備える。この最低スイッチング周波数にて前記スイッチング素子Ｑのスイッチング周期の最大幅Ｄmaxが制限される。

そしてこの発振器１２の出力は、前記スイッチング素子Ｑの最低オン幅を規定するワンショット回路１３を介してＰＷＭ制御用のフリップフロップ１４にセット信号として入力される。このフリップフロップ１４は、前記スイッチング素子Ｑに流れる電流ＩＳが所定値に達したとき、後述するＩＳ電流比較器１９の出力を受けてリセットされるもので、該フリップフロップ１４は前記スイッチング素子Ｑのオン幅を決定する役割を担う。

特に前記フリップフロップ１４は、前記ワンショット回路１３から出力される一定時間幅のパルス信号をセット信号として入力して優先的に動作する。そして前記フリップフロップ１４は、前記スイッチング素子Ｑの最低オン幅が規定された条件下でのみ前記電流ＩＳに応じてリセットされる。これによって前記フリップフロップ１４は、前記ワンショット回路１３の出力タイミングを前記スイッチング素子Ｑのターンオン・タイミングとし、前記ＩＳ電流比較器１９の出力タイミングを前記スイッチング素子Ｑのターンオフ・タイミングとする信号を出力する。即ち、前記フリップフロップ１４は、前記電流ＩＳに応じてＰＷＭ制御された前記スイッチング素子Ｑのオン幅を規定する信号を、そのセット出力として生成する。

しかして前記フリップフロップ１４の出力は、オア回路１５を介して前記ワンショット回路１３の出力と論理処理された後、アンド回路１６を介して前記発振器１２の出力によりゲート制御されてドライバ回路１７に入力される。尚、前記オア回路１５は、前記ワンショット回路１３の出力からブランキング信号を生成する役割を担う。また前記アンド回路１６は、前記スイッチング素子Ｑをスイッチングする上での最大デューティを決定する役割を担う。そして前記ドライバ回路１７は、その入力信号に従って前記スイッチング素子Ｑを駆動するオン・オフ駆動信号を生成する。このオン・オフ駆動信号が端子ＯＵＴを介して前記スイッチング素子Ｑのゲートに印加され、これによって該スイッチング素子Ｑがスイッチング駆動される。

尚、前記ワンショット回路１３は、前記フィードバック信号ＦＢの電圧レベルを予め設定した判定閾値Ｖ_FB-refと比較するＦＢ電圧比較器１８の出力を受けて強制的にリセットされる。このＦＢ電圧比較器１８は、前述したＦＢ電圧判定回路ＯＦＦ-ＦＢとしての役割を担うもので、例えば無負荷状態によって前記フィードバック信号ＦＢの電圧レベルが前記判定閾値Ｖ_FB-refよりも低下したとき、前記ワンショット回路１３をリセットする。このリセットにより該ワンショット回路１３からの前記フリップフロップ１４に対するセット信号の出力が停止し、前記ドライバ回路１７の駆動が禁止されて前記スイッチング素子Ｑの駆動が停止する。このＦＢ電圧判定回路ＯＦＦ-ＦＢ（ＦＢ電圧比較器１８）の機能によって、前記スイッチング素子Ｑの徒なスイッチング動作が停止され、その省電力化が図られる。

ここで前述した電流ＩＳによる前記フリップフロップ１４のリセットについて簡単に説明すると、前記スイッチング素子Ｑに流れる電流ＩＳは、ＩＳ電流比較器１９により監視される。このＩＳ電流比較器１９は、過電流検出用の電流制限閾値、および前記フィードバック信号ＦＢの電圧レベルに応じて生成される最大電流制限閾値と、前記センス抵抗Ｒs（図３参照）を介して検出されて、端子ＩＳを介して入力される前記スイッチング素子Ｑに流れる電流ＩＳに相当する電圧とを比較する。そして前記ＩＳ電流比較器１９は、前記電流ＩＳに相当する電圧が前記電流制限閾値または最大電流制限閾値を超えたとき、前記フリップフロップ１４に対するリセット信号を出力し、これによって前記スイッチング素子Ｑのターンオフ・タイミングを決定する役割を担う。

ちなみに前記最大電流制限閾値は、前記発振器１２の出力をスロープ補償回路２０を介して生成した前記電流ＩＳの変化に対応する鋸歯状波信号と、前記フィードバック信号ＦＢとを加算器２１にて加算し、該加算器２１の出力を反転アンプ２２を介してレベルシフトして生成される。このようにして前記フィードバック信号ＦＢに応じて設定される最大電流制限閾値により、例えば出力電圧Ｖoutが低下したときに前記スイッチング素子Ｑに流れる電流ＩＳを増加させ、これによって前記出力電圧Ｖoutを一定に保つ制御が実行される。

尚、外部ラッチ信号入力用の端子ＬＡＴは、該端子ＬＡＴの電圧を予め設定された基準電圧と比較する比較器２３に接続されている。前記端子ＬＡＴは、例えばコンデンサ（図示せず）が外付けされて当該制御回路ＩＣのソフトスタートに用いられるもので、定電流源２４により前記コンデンサを一定電流で充電する機能を備える。このコンデンサの充電による前記端子ＬＡＴの電圧を前記比較器２３により比較し、ラッチ回路２５をセットすることで前記起動回路１０の動作がオン・オフ制御される。また前記比較器２３の出力にて前記ドライバ回路１７の動作を制御することで、その起動時に前記スイッチング素子Ｑのオン駆動する周期を徐々に高める、いわゆるソフトスタートが実現される。

次にこの実施形態に係る制御回路ＩＣが備える特徴的な機能について説明する。制御回路ＩＣには前述したように、前記絶縁トランスＴの補助巻線Ｔ３に生じて端子ＶＣＣを介して供給される巻線電圧に基づいて内部電源電圧Ｖccを生成する内部電源１１が設けられている。しかし前記巻線電圧の低下に伴って前記内部電源１１が当該制御回路ＩＣを作動させるに必要な内部電源電圧Ｖccを生成することができなくなった場合、当該制御回路ＩＣが誤動作する恐れがある。このような巻線電圧の低下に伴う誤動作を防ぐために、制御回路ＩＣには前記端子ＶＣＣを介して供給される電圧（巻線電圧）を監視する低電圧誤動作防止回路ＵＶＬＯが設けられている。

この低電圧誤動作防止回路ＵＶＬＯは、前記補助巻線Ｔ３からダイオードＤ２（図３参照）を介して前記端子ＶＣＣに加えられる電圧（巻線電圧）が、予め設定した最低動作保証電圧Ｖscpよりも低下したとき、動作停止信号を出力する比較器２６によって実現される。この動作停止信号は、前記ドライバ回路１７に与えられて該ドライバ回路１７の作動を停止させると共に、前記起動回路１０に与えられて該起動回路１０の再起動に用いられる。更に前記動作停止信号は前記ラッチ回路２５のリセット信号としても用いられる。

ここでこの制御回路ＩＣが特徴とするところは、前記比較器２６に設定する電源下限電圧（最低動作保証電圧）を、通常負荷時（重負荷時）と軽負荷時とにおいて異ならせるようにした点にある。特に負荷状態に応じて切替え制御されるスイッチ回路２７を介して、軽負荷時には通常負荷時に設定する第１の電源下限電圧Ｖcc-min１に代えて、該第１の電源下限電圧Ｖcc-min１よりも低い第２の電源下限電圧Ｖcc-min２（＜Ｖcc-min１）を前記比較器２６に設定するように構成したことを特徴としている。

ちなみに軽負荷状態の検出は前記ＦＢ電圧比較器１８を利用して行われ、負荷状態に応じて変化する前記フィードバック信号ＦＢの電圧が前記判定閾値Ｖ_FB-refを下回ったときに該ＦＢ電圧比較器１８が出力する信号にて軽負荷検出用のフリップフロップ２８をセットすることにより行われる。またこのフリップフロップ２８のリセットは、例えば前記端子ＶＣＣに加えられる電圧（巻線電圧）が、当該制御回路ＩＣの動作を保証する電圧Ｖscpを上回っていることを検出する比較器２９の出力を用いて行われる。

尚、前記比較器２９は、前述した低電圧誤動作防止回路ＵＶＬＯを構成する比較器２６とは独立した、例えば負荷短絡保護（ＳＣＰ）回路を形成する比較器からなる。この負荷短絡保護（ＳＣＰ）回路は、本来的には負荷の短絡に伴って前記補助巻線Ｔ３からの電源供給がなくなり、前記端子ＶＣＣの電圧が急激に低下したとき、これを検出して前記ドライバ回路１７の動作を停止させる役割を担う。具体的には負荷短絡保護回路を形成する比較器２９は、過負荷に対する保護動作が働く前に前記フリップフロップ１４をリセットし、これによって前記ドライバ回路１７の動作をいち早く停止させる役割を担う。

特にこの実施形態においては上述した如く巻線電圧を検出して負荷短絡に対する保護動作を実行する前記比較器２９が所定のヒステリシス特性を有していること、そして前記端子ＶＣＣに供給される電圧が前記内部電源電圧Ｖccを生成するに十分な動作保証電圧Ｖscp以上であるとき、その出力がアクティブになることを利用して、該比較器２９の出力を前記軽負荷検出用のフリップフロップ２８のリセットに用いている。

かくして上述した如く軽負荷検出用のフリップフロップ２８を備え、このフリップフロップ２８の出力によって前記低電圧誤動作防止回路ＵＶＬＯの比較器２６に設定する電圧下限値を、通常動作時と軽負荷時とで切り替えるように構成した制御回路ＩＣによれば、軽負荷時に前記低電圧誤動作防止回路ＵＶＬＯが動作して当該制御回路ＩＣの動作が不本意に停止することがなくなる。

即ち、図２にその動作波形図を示すように、軽負荷時にフィードバック信号ＦＢの電圧レベルが低下してその判定閾値Ｖ_FB-refよりも低下すると、前記ＦＢ電圧比較器１８の出力が反転し、これに伴って前記フリップフロップ２８がセットされる。すると前記スイッチ回路２７は、通常時に選択して前記低電圧誤動作防止回路ＵＶＬＯの比較器２６に設定していた第１の電源下限電圧Ｖcc-min１に代えて、該第１の電源下限電圧Ｖcc-min１よりも低い第２の電源下限電圧Ｖcc-min２を前記比較器２６に設定する。

この結果、前記スイッチング素子Ｑのスイッチング駆動の停止に伴って前記端子ＶＣＣに供給される前記巻線電圧が低下しても、この巻線電圧は前記第２の電源下限電圧Ｖcc-min２と比較されることになる。従って前記スイッチング素子Ｑのスイッチング動作が停止しても、これに伴って低下する巻線電圧が通常動作時の第１の電源下限電圧Ｖcc-min１と比較されことはなく、軽負荷時の第２の電源下限電圧Ｖcc-min２と比較されることになるので、制御回路ＩＣの動作が即時停止することがなくなる。

このような状態において前記スイッチング素子Ｑのスイッチング動作が停止すると、これに伴って前記フィードバック信号ＦＢの電圧レベルが回復する。そして前記フィードバック信号ＦＢの電圧レベルが前記判定閾値Ｖ_FB-refを超えると、前記スイッチング素子Ｑのスイッチング動作が再開する。その後、スイッチング動作の再開に伴って前記フィードバック信号ＦＢの電圧レベルが低下すると、再び前記フリップフロップ２８がセットされて前記スイッチング素子Ｑのスイッチング動作が停止する。以降、この動作が繰り返される。従って軽負荷時には前記スイッチング素子Ｑのスイッチング動作が断続的に行われて電力変換が実行されることになる。

しかし前記スイッチング素子Ｑのスイッチング動作の再開時に負荷が重くなると、これに伴って前記フィードバック信号ＦＢの電圧レベルが次第に上昇する。そして前記補助巻線Ｔ３に生じる電圧が上昇し、端子ＶＣＣに供給される電圧が前記内部電源１１において内部電源電圧Ｖccを生成するに十分な電圧に達すると、具体的には前記端子ＶＣＣの電圧が前記負荷短絡保護（ＳＣＰ）回路を形成する比較器２９に設定される動作保証電圧Ｖscpを超えると、この比較器２９の出力によって前記フリップフロップ２８がリセットされる。

この結果、前記スイッチ回路２７は、軽負荷時に設定していた前記第２の電源下限電圧Ｖcc-min２に代えて、通常負荷時の第１の電源下限電圧Ｖcc-min１を選択し、これを前記低電圧誤動作防止回路ＵＶＬＯの比較器２６に設定する。そして前記比較器２６は上記第１の電源下限電圧Ｖcc-min１の下で前記端子ＶＣＣの電圧（巻線電圧）を監視することになる。

尚、このようにして軽負荷時に前記比較器２６に設定する電圧判定閾値を、通常動作時における第１の電源下限電圧Ｖcc-min１よりも低い第２の電源下限電圧Ｖcc-min２に切り替えて制御回路ＩＣの動作を継続させている期間、前記比較器１８は継続して前記フィードバック信号ＦＢの電圧レベルを監視している。そして該フィードバック信号ＦＢの電圧レベルが前記判定閾値Ｖ_FB-refよりも低下したときにだけ、前記比較器１８は前記ワンショット回路１３をリセットして前記スイッチング素子Ｑのスイッチング動作を一時的に停止させることになる。

即ち、軽負荷時に前記スイッチング素子Ｑのスイッチング駆動が停止すると、これに起因して負荷が重くなる。するとこれに伴って前記フィードバック信号ＦＢの電圧レベルが上昇し、該電圧レベルが前記判定閾値Ｖ_FB-refを超えた時点で前記スイッチング素子Ｑのスイッチング動作が再開される。従ってスイッチング素子Ｑは前記フィードバック信号ＦＢの電圧レベルに応じてそのスイッチング動作を一時的に停止しながら継続してオン・オフ制御され、前記絶縁トランスＴを介する電力変換を実行する。

故に上述した如くフィードバック信号ＦＢの電圧レベルに応じて前記低電圧誤動作防止回路ＵＶＬＯの比較器２６に設定する電圧判定閾値を、軽負荷時には通常負荷時の第１の電源下限電圧Ｖcc-min１に代えて、該第１の電源下限電圧Ｖcc-min１よりも低い第２の電源下限電圧Ｖcc-min２を設定するように構成した前記制御回路ＩＣによれば、軽負荷時に該制御回路ＩＣが不本意に動作停止すると言う誤動作を未然に防ぐことができる。

しかも制御回路ＩＣにおいては、上述したように前記フィードバック信号ＦＢの電圧レベルを監視する前記比較器１８の出力を利用して前記フリップフロップ２８をセットし、また前記端子ＶＣＣの電圧（巻線電圧）を監視する負荷短絡保護（ＳＣＰ）回路を形成する前記比較器２９の出力を利用して前記フリップフロップ２８をリセットしている。そしてこのフリップフロップ２８の出力に応じてスイッチ回路２７を切り替えて前記低電圧誤動作防止回路ＵＶＬＯの比較器２６に設定する電圧判定閾値を変更するように構成している。従ってフリップフロップ２８と、スイッチ回路２７を設けると言う、簡易な構成にて軽負荷時における制御回路ＩＣの不本意な動作停止を確実に防ぐことができる。この結果、簡易な構成でありながら制御回路ＩＣの動作停止とその再起動の繰り返しを防ぐことが可能となり、また前記制御回路ＩＣに徒な電力負担を強いることがなくなるので、その実用的効果が絶大である。

尚、本発明は上述した実施形態に限定されるものではない。例えば前記制御回路ＩＣの基本機能を実現する回路構成については、従来より種々提唱されている回路構成を適宜採用可能である。要はフィードバック信号ＦＢの電圧レベルに応じてセットされ、また端子ＶＣＣの電圧（巻線電圧）が上昇したときにリセットされるフリップフロップ２８を用いて低電圧誤動作防止回路ＵＶＬＯに設定する電圧判定閾値を、軽負荷時に通常負荷時よりも低く設定するように構成すれば十分である。またこの低電圧誤動作防止回路ＵＶＬＯに設定する電圧判定閾値についても、その仕様に応じて決定すれば十分である。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。

１０ 起動回路
１１ 内部電源
１２ 発振器
１３ ワンショット回路
１４ フリップフロップ（ＰＷＭ制御）
１７ ドライバ回路
１８ ＦＢ電圧比較器
１９ ＩＳ電流比較器
２６ 比較器（低電圧誤動作防止回路；ＵＶＬＯ）
２７ スイッチ回路
２８ フリップフロップ
２９ 比較器（負荷短絡保護回路；ＳＣＰ）

Claims (4)

1. 入力電圧が加えられる絶縁トランスの一次巻線に直列接続されたスイッチング素子をスイッチングし、前記絶縁トランスの二次巻線に生じた電圧を整流して所定の出力電圧を得るスイッチング電源装置本体と、
   所定の電圧が印加されて起動した後、起動後には前記絶縁トランスの補助巻線に生起される電圧から生成した内部電源電圧を受けて動作して前記スイッチング素子をスイッチング制御する制御回路とを備え、
   前記制御回路は、前記補助巻線から供給される電圧が予め設定した電源下限電圧よりも低下したとき、該制御回路の作動を停止させる低電圧誤動作防止回路と、
   予め定めた出力設定電圧と前記出力電圧との誤差を示すフィードバック電圧が予め設定した閾値よりも低下したときに前記スイッチング素子の駆動を停止させるＦＢ電圧判定回路と、
   このＦＢ電圧判定回路の出力によりセットされると共に、前記補助巻線から供給される電圧が該制御回路の定常動作を保証する電圧を超えるときにリセットされるフリップフロップと、
   このフリップフロップがセットされたとき、前記低電圧誤動作防止回路に設定する前記電源下限電圧を定常動作時よりも低く設定するスイッチ回路と
   を具備したことを特徴とするスイッチング電源装置。
2. 前記スイッチ回路は、定常動作時における前記スイッチング素子の誤動作を防止する第１の電源下限電圧と、この第１の電源下限電圧よりも低く設定された第２の電源下限電圧とを前記フリップフロップの出力に応じて選択して前記低電圧誤動作防止回路に設定するものである請求項１に記載のスイッチング電源装置。
3. 前記補助巻線から供給される電圧が前記制御回路の定常動作を保証する電圧であるか否かは、前記補助巻線から供給される電圧と、前記内部電源電圧を生成する上での動作保証電圧とを比較する比較器により検出されるものである請求項１に記載のスイッチング電源装置。
4. 前記制御回路は、前記フィードバック電圧に応じて前記スイッチング素子のスイッチング周期をパルス幅制御するものである請求項１に記載のスイッチング電源装置。