WO2011158284A1 - スイッチング電源装置および半導体装置 - Google Patents

スイッチング電源装置および半導体装置 Download PDF

Info

Publication number
WO2011158284A1
WO2011158284A1 PCT/JP2010/003962 JP2010003962W WO2011158284A1 WO 2011158284 A1 WO2011158284 A1 WO 2011158284A1 JP 2010003962 W JP2010003962 W JP 2010003962W WO 2011158284 A1 WO2011158284 A1 WO 2011158284A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
circuit
switching element
monitoring time
switching
Prior art date
Application number
PCT/JP2010/003962
Other languages
English (en)
French (fr)
Inventor
山下哲司
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to US13/696,037 priority Critical patent/US9030849B2/en
Priority to JP2012520155A priority patent/JP5485390B2/ja
Priority to PCT/JP2010/003962 priority patent/WO2011158284A1/ja
Publication of WO2011158284A1 publication Critical patent/WO2011158284A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a switching power supply that generates an adjusted output voltage by intermittently performing a switching operation for supplying and cutting off an input voltage using a switching element, and a semiconductor device for controlling such a switching power supply.
  • a switching power supply that generates an adjusted output voltage by intermittently performing a switching operation for supplying and cutting off an input voltage using a switching element, and a semiconductor device for controlling such a switching power supply.
  • a switching power supply device having a semiconductor device that controls (stabilizes) a voltage is widely used.
  • a low load state such as a standby load
  • the energy loss as a switching power source is predominantly the switching loss due to the switching operation.
  • One well-known technique for improving power supply efficiency at light loads such as standby loads is intermittent oscillation control in which switching operation is intermittently performed at light loads.
  • FIG. 16 is a functional block diagram showing a configuration example of the switching power supply apparatus 900 including a control circuit 901 for performing general intermittent oscillation. With reference to the timing chart of FIG. 17, the switching operation by the intermittent oscillation control in the switching power supply apparatus 900 will be briefly described.
  • the switching operation is performed by current mode quasi-resonant control (also referred to as bottom-on control).
  • the quasi-resonant control in the current mode is to turn off the switching element 2 when the current ID flowing through the switching element 2 reaches a target value, and ringing generated in the switching element 2 when the switching element 2 is in the off state. This is control for turning on the switching element 2 at the bottom, which is the minimum point of the voltage.
  • the bottom of the ringing voltage is detected by the bottom detection circuit 17 and indicated by the Bottom signal output from the bottom detection circuit 17.
  • the output voltage V out increases as the output current I out decreases from the rated load state.
  • a feedback signal I FB indicating the magnitude of the output voltage V out (for example, a current signal in an outflow direction that increases as the output voltage V out increases) is input from the output voltage detection circuit 6 to the FB terminal, and the feedback control circuit 12 Based on the feedback signal I FB , the control signal V EAO indicating a smaller limit value for the current I D flowing through the switching element 2 is output as the output voltage V out is higher.
  • the intermittent oscillation control circuit 18 changes the Enable signal to the L level instructing the stop of the switching operation.
  • the Enable signal becomes L level
  • the Bottom signal is blocked by the turn-on control circuit 93. Thereby, the switching operation in the switching element 2 is stopped.
  • the edge at which the Enable signal changes to the L level instructing the stop of the switching operation is also called an intermittent stop signal, and the stop of the switching operation in the intermittent oscillation control is also called the intermittent stop.
  • the intermittent oscillation control circuit 18 changes the Enable signal to the H level that instructs execution of the switching operation.
  • the intermittent return circuit 91 outputs an Up signal that is a one-shot pulse at the rising edge of the Enable signal.
  • the switching element 2 is forcibly turned on by the Up signal, and thereafter, the switching operation by the pseudo resonance control in which the switching element 2 is turned on according to the Bottom signal from the bottom detection circuit 17 is executed.
  • the edge at which the Enable signal changes to the H level instructing execution of the switching operation is also referred to as an intermittent return signal, and the restart of the switching operation in the intermittent oscillation control is also referred to as intermittent return.
  • the second standby state in which the stop period of the switching operation is longer than that in the first standby state is set.
  • the lighter the load the longer the intermittent control cycle composed of the execution period and the stop period of the switching operation of the switching element 2 is controlled.
  • the intermittent recovery circuit 91 detects the ringing voltage generated in the switching element 2 in response to the Enable signal changing to the H level in order to restart the switching operation in the intermittent oscillation control. Outputs an Up signal irrespectively. Therefore, in the worst case, the switching element 2 may be turned on at the top, which is the maximum point of the ringing voltage, and the power loss generated in the switching element 2 becomes a problem.
  • the switching element 2 includes
  • This power loss will occur. This power loss is also referred to as power loss due to the capacitance C or loss due to the capacitance between the input and output of the switching element.
  • performing intermittent oscillation control at light load is an effective means for improving the power supply efficiency at light load, but when the voltage at the time of turning on the switching element 2 is high at the time of intermittent recovery. As a result, a large power loss due to the capacitance C occurs. In particular, when the intermittent control period is shortened according to the load state, the power loss is increased.
  • Patent Literature 1 and Patent Literature 2 disclose switching power supply devices that reduce power loss due to the capacitance C that can occur during intermittent recovery.
  • FIG. 18 is a functional block diagram showing an example of the configuration of a conventional switching power supply device 910 that reduces power loss that may occur during intermittent recovery.
  • the switching power supply device 910 is obtained by changing the switching power supply device 900 of FIG. 16 according to the concept disclosed in Patent Document 1 and Patent Document 2, and the intermittent return circuit 92 in the control circuit 911 is changed.
  • FIG. 19A and 19B will be described with reference to the timing charts of FIGS. 19A and 19B when the switching power supply 910 of FIG. 18 is controlled according to the control method of Patent Document 1 and Patent Document 2.
  • FIG. 19A is described with reference to the timing charts of FIGS. 19A and 19B when the switching power supply 910 of FIG. 18 is controlled according to the control method of Patent Document 1 and Patent Document 2.
  • FIG. 19A is described with reference to the timing charts of FIGS. 19A and 19B when the switching power supply 910 of FIG. 18 is controlled according to the control method of Patent Document 1 and Patent Document 2.
  • the intermittent return circuit 92 measures a predetermined waiting time t (transformer reset detection time in Patent Documents 1 and 2) starting from an intermittent stop signal (falling edge of the Enable signal).
  • the intermittent return circuit 92 indicates that the waiting time t is being measured by outputting an L level Mask signal. If the intermittent return signal (rising edge of the Enable signal) arrives before the intermittent return circuit 92 finishes counting the waiting time t, the turn-on control circuit 94 outputs a Bottom signal output after the intermittent return signal (Patent Literature).
  • the switching element 2 is turned on by outputting the 1 and 2 transformer reset signals as the TurnOn signal (FIG. 19A).
  • the intermittent return circuit 92 uses the subsequent intermittent return signal as the one-shot pulse Up.
  • a signal (intermittent end pulse of Patent Document 1 and Patent Document 2) is output, and the turn-on control circuit 94 outputs the Up signal as a TurnOn signal to turn on the switching element 2 (FIG. 19B).
  • Patent Document 1 discloses a time constant circuit having a constant current source and a capacitor
  • Patent Document 2 discloses a counter circuit for counting the number of bottoms of the ringing voltage. It is disclosed.
  • the switching power supply device 910 can intermittently return at the bottom of the ringing voltage of the switching element when the intermittent return signal arrives within the waiting time starting from the intermittent stop signal. Therefore, the loss due to the capacitance between the input and output of the switching element is reduced during intermittent recovery.
  • the switching power supply device 910 incorporating the concepts disclosed in Patent Document 1 and Patent Document 2 may cause the following problems. The problem will be described with reference to FIGS. 20 (a) and 20 (b).
  • the loss at the time of intermittent return can be reduced, but if the number of counts is too large, the ringing of the voltage of the switching element 2 disappears as shown by the broken line A in FIG. The bottom is not detected after t and the inconvenience of being unable to return intermittently occurs.
  • the layout area for configuring the counter also increases, which increases the cost of the semiconductor chip.
  • Patent Document 1 and Patent Document 2 it is difficult to optimally set the circuit time constant and the number of counts for determining the waiting time t for all power supply specifications. It can be said that the concept of Patent Document 2 is effective only in a limited load range (intermittent oscillation region).
  • the present invention has been made in view of such circumstances, and if the switching power supply device performs intermittent oscillation control and performs intermittent recovery based on bottom detection, the switching operation at the time of continuous oscillation is the conventional example. It can be applied not only to the quasi-resonant control mentioned above but also to a switching power supply device based on PWM control, PFM control, secondary duty control, etc., and depends on the capacity between the input and output of the switching element at the time of intermittent return.
  • An object of the present invention is to provide a switching power supply device and a semiconductor device having a suitable configuration for reducing loss.
  • one aspect of the semiconductor device of the present invention is configured to adjust the input DC voltage by intermittently performing a switching operation for supplying and blocking the input DC voltage using a switching element.
  • a semiconductor device for controlling a switching power supply that converts to an output DC voltage, the intermittent oscillation control circuit alternately instructing execution and stop of the switching operation, and the switching element when the switching element is in an OFF state A bottom detection circuit for detecting a bottom that is a minimum point of the ringing voltage generated in the period, and a period in which the bottom of the ringing voltage is to be monitored, starting from the time when the execution of the switching operation is instructed from the intermittent oscillation control circuit
  • a bottom monitoring time measuring circuit for measuring a bottom monitoring time which is the length of the bottom, and the bottom During measurement of the viewing time, only in response to the bottom of the ringing voltage by said bottom detecting circuit is detected, and a turn-on control circuit for turning on the switching element.
  • the bottom monitoring time is measured from the time when the execution of the switching operation is instructed, and the bottom of the ringing voltage detected during the measurement of the bottom monitoring time. Since the switching element is turned on, after the elapse of the waiting time measured from the time when the stop of the switching operation is instructed, which is a conventional operation, regardless of whether the bottom of the ringing voltage can be detected or not. Compared with the case where the switching element is immediately turned on in response to an instruction to execute the switching operation, it is possible to reduce inconvenience that the switching element is turned on at a high voltage that is not the bottom of the ringing voltage. As a result, loss due to the capacitance between the input and output of the switching element at the time of intermittent return can be reduced.
  • the bottom monitoring time counting circuit may count a length of one or more cycles of the ringing voltage as the bottom monitoring time.
  • the switching element since the bottom of the ringing voltage is monitored for a length of one period or more of the ringing voltage, as long as the ringing of the switching element continues during the intermittent return, the switching element It can be reliably turned on at the bottom of the ringing voltage, so that power loss is minimized.
  • the turn-on control circuit may turn on the switching element regardless of the bottom of the ringing voltage when the timing of the bottom monitoring time is completed.
  • the switching element when the intermittent return is instructed, even if the voltage ringing of the switching element has disappeared, the switching element can be forcibly turned on to perform the intermittent return. it can. Furthermore, by measuring the length of the ringing voltage of one period or more as the bottom monitoring time, an effect of reliably reducing power loss by preventing forced turn-on too early can be obtained.
  • the bottom monitoring time counting circuit may stop counting the bottom monitoring time in response to the gate signal of the switching element being turned on during the bottom monitoring time.
  • the bottom monitoring time counting circuit may include a constant current source and a capacitor, and may count the bottom monitoring time based on a time constant determined by a current value of the constant current source and a capacitance value of the capacitor.
  • Such a configuration is suitable when the bottom monitoring time is measured using an analog time constant circuit including a constant current source and a capacitor.
  • the bottom monitoring time measuring circuit is a time from the first bottom to the second bottom of the ringing voltage detected by the bottom detection circuit after an instruction to stop the switching operation is given from the intermittent oscillation control circuit.
  • the bottom monitoring time measuring circuit may measure a time corresponding to the measured ringing period as the bottom monitoring time.
  • one period of the ringing voltage measured when the intermittent stop is performed is counted as the bottom monitoring time when the intermittent recovery is performed immediately after that, so that the response time when the intermittent recovery is performed can be set as the load time. It can be minimized by adapting to the situation.
  • the ringing period measuring circuit includes a constant current source and a capacitor, and the capacitor is charged with a current generated by the constant current source in response to detection of the first bottom by the bottom detection circuit. And the charging of the capacitor may be stopped in response to detection of the second bottom by the bottom detection circuit.
  • the measured ringing period can be held as the voltage value of the capacitor.
  • the bottom monitoring time counting circuit starts discharging the capacitor with a current generated by the constant current source in response to an instruction to execute the switching operation from the intermittent oscillation control circuit.
  • the timing of the bottom monitoring time may be completed when the voltage drops below the voltage at the start of charging by the ringing period measuring circuit.
  • the time corresponding to the measured ringing period can be measured as the bottom monitoring time by using the voltage value held in the capacitor as a medium.
  • the bottom monitoring time measuring circuit is configured to connect the capacitor to the ringing period measuring circuit in response to a gate signal of the switching element being turned on after the execution of the switching operation is instructed from the intermittent oscillation control circuit. You may initialize to the initial voltage which is a voltage at the time of the charge start by.
  • timing of the bottom monitoring time is stopped, so that the bottom of the ringing voltage is detected and the switching element is turned on. Completion of timing of the bottom monitoring time can further avoid the problem that the switching element is turned on.
  • the semiconductor device further includes an oscillation circuit that indicates when the switching element should be turned on or off by performing an oscillation operation regardless of the bottom of the ringing voltage, and the oscillation circuit includes the intermittent circuit
  • the oscillation operation is stopped in response to an instruction from the oscillation control circuit to stop the switching operation, and after the execution of the switching operation is instructed from the intermittent oscillation control circuit, the gate signal of the switching element becomes on level. In response, the oscillation operation may be resumed.
  • the semiconductor device may include the switching element, and the semiconductor device including the switching element may be formed on a single semiconductor substrate.
  • control circuit of the switching power supply device can be realized with a smaller number of parts.
  • the present invention can be realized not only as such a semiconductor device, but also by converting such an input AC voltage generated by switching the input DC voltage with the switching element into an output AC voltage. It can also be realized as a switching power supply device that includes a converter that converts the output AC voltage to the output DC voltage.
  • the present invention can also be realized as a control method for controlling such a switching power supply device.
  • the switching power supply for converting the input DC voltage to the adjusted output DC voltage is controlled by intermittently performing the switching operation of supplying and cutting off the input DC voltage using the switching element.
  • the bottom monitoring time is measured from the time when the execution of the switching operation is instructed, and the bottom of the ringing voltage detected during the time of the bottom monitoring time is Turn on the switching element.
  • the inconvenience in the conventional operation that is, the switching operation is performed regardless of whether or not the bottom of the ringing voltage can be detected after the elapse of the waiting time measured from the time when the stop of the switching operation is instructed.
  • the switching element is immediately turned on in response to an instruction to execute, the inconvenience that the switching element is turned on at a high voltage that is not the bottom of the ringing voltage can be reduced.
  • loss due to the capacitance between the input and output of the switching element at the time of intermittent return can be reduced.
  • FIG. 1 is a functional block diagram showing a configuration example of a switching power supply device including the semiconductor device according to the first embodiment of the present invention.
  • FIG. 2 is a circuit diagram showing a configuration example of the feedback control circuit in the semiconductor device of the first embodiment.
  • FIG. 3 is a schematic diagram showing a current flowing through the switching element with respect to a feedback current in the switching power supply device including the semiconductor device of the first embodiment.
  • FIG. 4 is a circuit diagram showing a configuration example of the intermittent oscillation control circuit in the semiconductor device of the first embodiment.
  • FIG. 5 is a circuit diagram showing a configuration example of the bottom detection circuit in the semiconductor device of the first embodiment.
  • FIG. 6 is a circuit diagram showing a configuration example of a bottom monitoring time measuring circuit in the semiconductor device of the first embodiment.
  • FIG. 7A and 7B are timing charts for explaining an operation example of the switching power supply device including the semiconductor device of the first embodiment.
  • FIG. 8 is a functional block diagram showing a configuration example of the switching power supply device including the semiconductor device according to the second embodiment of the present invention.
  • FIG. 9 is a circuit diagram showing a configuration example of a bottom monitoring time measuring circuit including a ringing period measuring circuit in the semiconductor device of the second embodiment.
  • FIGS. 10A and 10B are timing charts for explaining an operation example of the switching power supply device including the semiconductor device of the second embodiment.
  • FIG. 11 is a functional block diagram showing a configuration example of the switching power supply device including the semiconductor device according to the third embodiment of the present invention.
  • FIG. 12 is a circuit diagram showing a configuration example of a bottom monitoring time measuring circuit in the semiconductor device of the third embodiment.
  • FIG. 13 is a circuit diagram showing a configuration example of an oscillation circuit in the semiconductor device of the third embodiment.
  • FIG. 14 is a timing chart for explaining an operation example including one configuration example of the oscillation circuit in the semiconductor device of the third embodiment.
  • FIGS. 15A and 15B are timing charts for explaining an operation example of the switching power supply device including the semiconductor device of the third embodiment.
  • FIG. 16 is a functional block diagram showing a configuration example of a switching power supply device including a semiconductor device having a conventional intermittent oscillation control circuit.
  • FIG. 17 is a timing chart for explaining a state of intermittent oscillation of a switching element in a switching power supply device including a semiconductor device having a conventional intermittent oscillation control circuit.
  • FIG. 18 is a functional block diagram showing a configuration example of a switching power supply device including a semiconductor device having a conventional intermittent oscillation control circuit.
  • FIGS. 19A and 19B are timing charts for explaining a preferable operation at the time of intermittent return in a switching power supply device including a semiconductor device having a conventional intermittent oscillation control circuit.
  • FIGS. 20A and 20B are timing charts for explaining an operation which becomes a problem at the time of intermittent recovery in a switching power supply device including a semiconductor device having a conventional intermittent oscillation control circuit.
  • Embodiment 1 A switching power supply device according to Embodiment 1 of the present invention will be described.
  • FIG. 1 is a circuit diagram showing a configuration example of the switching power supply device 100 including the semiconductor device 101 according to the first embodiment.
  • the semiconductor device 101 functions as a control circuit for the switching power supply device 100.
  • a control circuit realized by the semiconductor device 101 is referred to as the control circuit 101 using the same reference numerals as those of the semiconductor device.
  • the transformer 1 has a primary winding 1a, a secondary winding 1b, and an auxiliary winding 1c, and the polarities of the primary winding 1a and the secondary winding 1b are reversed.
  • the AC voltage obtained from the secondary winding 1 b is converted into an output DC voltage by the output voltage generator 7 composed of the rectifier diode 7 a and the capacitor 7 b and supplied to the load 8.
  • the switching power supply apparatus 100 is a flyback type.
  • the switching element 2 is connected to the primary winding 1a, and the gate which is the control electrode of the switching element 2 is subjected to on / off switching control when a gate signal is given from the gate driver 24.
  • the control circuit 101 includes a switching element 2.
  • the switching element 2 is a switching element such as a power MOSFET, and may be integrated on the same semiconductor substrate together with other parts of the control circuit 101. Further, the semiconductor device functioning as the control circuit 101 has five terminals, ie, a DRAIN terminal, a GND terminal, a VCC terminal, an FB terminal, and a TR terminal as external input / output terminals.
  • the DRAIN terminal is a terminal connected to the connection point between the primary winding 1 a of the transformer 1 and the switching element 2, that is, the drain of the switching element 2.
  • the GND terminal is a terminal that connects the source of the switching element 2 and the GND of the control circuit 101 to the ground (ground) level, and is connected to the low potential side of the input DC voltage Vin.
  • the VCC terminal is a terminal for connecting the output of the rectifying / smoothing circuit 4 composed of the rectifying diode 4a and the capacitor 4b and the regulator 9 built in the control circuit 101.
  • the auxiliary winding 1c is switched by the switching operation of the switching element 2. This is a terminal for supplying the control circuit 101 with an auxiliary power supply voltage generated by rectifying and smoothing the AC voltage generated at the control circuit 101.
  • the FB terminal is a terminal for supplying a feedback signal (for example, a current by a phototransistor) output from the output voltage detection circuit 6 to the feedback control circuit 12 of the control circuit 101.
  • a feedback signal for example, a current by a phototransistor
  • the TR terminal detects a ringing voltage generated after the switching element 2 is turned off and the secondary current no longer flows through the secondary winding 1b of the transformer 1, and generates a pulse for turning on the switching element 2.
  • Reference numeral 17 denotes a terminal for supplying an input voltage used for detecting the ringing voltage.
  • the voltage induced in the auxiliary winding 1c of the transformer 1 by the switching operation of the switching element 2 is constituted by resistors 5a and 5b. A voltage obtained by dividing by the auxiliary winding voltage dividing circuit 5 is applied.
  • the auxiliary winding voltage dividing circuit 5 suppresses the input voltage to the TR terminal, and applies a current limit when the voltage of the auxiliary winding 1c fluctuates negatively by the resistor 5a, thereby latching up the control circuit 101. It is provided to prevent
  • the Bottom signal which is a pulse signal output from the bottom detection circuit 17, is supplied to the set input S of the RS flip-flop 22 as a TurnOn signal via the turn-on control circuit 29. Due to this TurnOn signal, the output Q of the RS flip-flop 22 becomes H level, and the H level is applied to the first input of the NAND circuit 23.
  • Regulator 9 DRAIN terminal of the switching element 2, VCC terminal, activation is connected between the internal circuit voltage source 10 of the stop circuit 11 and the control circuit 101, the input DC voltage V in via the transformer 1 DRAIN terminal Is applied to the capacitor 4b of the rectifying / smoothing circuit 4 that outputs the auxiliary power supply voltage VCC from the DRAIN terminal via the VCC terminal, thereby raising the auxiliary power supply voltage VCC.
  • the current supply from the DRAIN terminal to the VCC terminal is cut, and the current supply to the internal circuit is performed by the capacitor 4b of the rectifying and smoothing circuit 4 that outputs the auxiliary power supply voltage VCC.
  • the VCC terminal voltage drops to the stop voltage, current is supplied from the DRAIN terminal to the VCC terminal as before the start-up, and the VCC terminal voltage rises again.
  • the internal circuit voltage source 10 is controlled by the regulator 9 so as to be a constant voltage.
  • the start / stop circuit 11 monitors the voltage applied to the VCC terminal, and controls the oscillation and stop of the switching element 2 according to the voltage level of the VCC terminal.
  • an H level signal is applied to the second input of the NAND circuit 23, and when the voltage at the VCC terminal drops to the stop voltage, the second input of the NAND circuit 23 is at the L level. Apply the signal.
  • the feedback control circuit 12 outputs in response to a feedback signal output from the output voltage detection circuit 6 and applied via the FB terminal of the control circuit 101 (for example, I FB flowing out from the FB terminal to the output voltage detection circuit 6).
  • the level of the current flowing through the switching element 2 is determined so as to stabilize the DC voltage V out, and the voltage V EAO representing the determined limit level is applied to the negative input of the comparator 13.
  • the output voltage V EAO from the feedback control circuit 12 reduces the current flowing through the switching element 2 when the load is light and the output voltage V out increases, and when the output voltage V out decreases because the load is heavy. 2 is used for the control to increase the current flowing through 2.
  • FIG. 2 is a circuit diagram showing an example of a specific circuit configuration of the feedback control circuit 12.
  • the feedback control circuit 12 includes constant current sources 121 and 122, P-type MOSFETs 123 and 124, N-type MOSFETs 125, 129, 126 and 127, constant voltage sources 128 and 132, a resistor 133, and an NPN bipolar transistor 131.
  • the N-type MOSFET 127, the resistor 133, the NPN bipolar transistor 131, and the constant voltage source 132 constitute an IV converter 130.
  • the pair of P-type MOSFETs 123 and 124 and the pair of N-type MOSFETs 126 and 127 are current mirror circuits, respectively.
  • the constant current sources 121 and 122 are for limiting current when the FB terminal is short-circuited to GND.
  • the voltage V EAO that is voltage-converted by the IV converter 130 from the current I FB flowing out from the FB terminal is determined by the current flowing through the resistor 133 and varies according to Equation 2.
  • V EAO Output voltage of IV converter
  • V R0 Constant voltage value of constant voltage source 132
  • V be Voltage between BEs of NPN bipolar transistor
  • R 0 Resistance value of resistor 133
  • I 0 Current flowing through resistor 133
  • the current flowing through the switching element 2 is controlled as described above by the feedback signal from the output voltage detection circuit 6, that is, by the current IFB flowing out from the FB terminal.
  • FIG. 3 is a graph showing the relationship between the current flowing through the resistor 133, that is, the FB terminal current I FB, and the limit level I LIMIT of the drain current flowing through the switching element 2. The description will be continued with reference to FIGS.
  • the drain current detection circuit 14 which is a current detection circuit of the switching element 2, flows to the switching element 2 by detecting, for example, an ON voltage determined by the product of the drain current flowing through the switching element 2 and the ON resistance of the switching element 2. Detect drain current. Then, a voltage signal proportional to the magnitude of the drain current is applied to the plus input of the comparator 13. The comparator 13 outputs an H level signal to the first input of the AND circuit 16 when the output signal of the drain current detection circuit 14 becomes equal to the output voltage V EAO of the feedback control circuit 12.
  • the on-time blanking pulse generation circuit 15 has a second input of the AND circuit 16 for a certain blanking time after the Gate signal output from the gate driver 24 becomes H level for turning on the switching element 2.
  • the switching element 2 is prevented from being erroneously turned off due to erroneous detection of a capacitive spike current or the like due to the capacitance of the switching element 2 itself.
  • a blanking signal of H level is output from the blanking pulse generation circuit 15 at the time of ON to the second input of the AND circuit 16.
  • the on-time blanking pulse generation circuit 15 After the blanking time set by the on-time blanking pulse generation circuit 15 has elapsed since the switching element 2 was turned on, and the current of the limit level I LIMIT determined by the feedback control circuit 12 flows to the switching element 2. Since the input signals of the AND circuit 16 are both at the H level, the output signal from the AND circuit 16 is at the H level.
  • FIG. 4 is a circuit diagram showing an example of a specific circuit configuration of the intermittent oscillation control circuit 18.
  • the intermittent oscillation control circuit 18 includes constant current sources 181 and 182, a resistor 183, a comparator 184, and a P-type MOSFET 185.
  • the constant current sources 181 and 182 output constant currents I 1 and I 2 , respectively, and the resistor 183 has a resistance value R 1 .
  • the intermittent oscillation control circuit 18 compares the output voltage V EAO from the feedback control circuit 12 with the reference voltage V R1 of the comparator 184, and outputs the comparison result as an Enable signal.
  • the reference voltage VR1 of the comparator has the following hysteresis. That is, when V EAO > V R1 , the Enable signal is at the H level, so the P-type MOSFET 185 is in the off state, and the reference voltage V R1 is
  • Intermittent oscillation control circuit 18 in accordance with the hysteresis mentioned above, when V EAO is high, that is, outputs the H level of the Enable signal for instructing the switching operation state when the output load is heavy, when V EAO is low, that is, When the output load is light, an Enable signal of L level that instructs to stop the switching operation is output.
  • the intermittent oscillation control circuit 18 applies the Enable signal to the second input of the AND circuit 21 and the bottom monitoring time measuring circuit 32.
  • the bottom monitoring time counting circuit 32 counts the bottom monitoring time t starting from the rise of the Enable signal, and applies the Up signal, which is a pulse signal, to the OR circuit 20 when the timing of the bottom monitoring time t is completed.
  • the OR circuit 20 applies an H level signal to the first input of the AND circuit 21 when at least one of the Bottom signal and the Up signal is at the H level.
  • a specific circuit configuration example of the bottom monitoring time counting circuit 32 will be described in detail in the operation description of the switching power supply device 100 described later.
  • FIG. 5 is a circuit diagram showing an example of a specific circuit configuration of the bottom detection circuit 17.
  • the bottom detection circuit 17 includes constant current sources 171 and 172, a resistor 173, a comparator 174, a P-type MOSFET 175, and a pulse generator 176.
  • the pulse generator 176 outputs a one-shot pulse at the falling edge of the input signal with a well-known configuration including three inverter circuits and a NOR circuit.
  • the constant current sources 171 and 172 output constant currents I 3 and I 4 respectively, and the resistor 173 has a resistance value R 2 .
  • a voltage induced in the auxiliary winding 1c of the transformer 1 by the switching operation of the switching element 2 is divided by the auxiliary winding voltage dividing circuit 5 constituted by the resistors 5a and 5b. dividing voltage V TR obtained is applied. This voltage V TR is compared with a reference voltage V R2 of the comparator 174.
  • Reference voltage V R2 of the comparator 174 has a hysteresis as follows. That is, when the voltage at the TR terminal is V TR and V TR > V R2 , the output signal of the comparator 174 is at the H level, so the Bottom signal output from the pulse generator 176 is at the L level. Yes. At this time, P-type MOSFET175 is off, the reference voltage V R2 is
  • the output signal from the comparator 174 switches from H level to L level.
  • the pulse generator 176 outputs a Bottom signal that is a one-shot pulse at the falling edge of the output signal from the comparator 174. That is, the Bottom signal is output as a one-shot pulse signal when the voltage V TR at the TR terminal becomes lower than the reference voltage VR2 . Since the P-type MOSFET 175 is turned on, the reference voltage V R2 is
  • the startup / stop circuit 11 applies an H level signal to the first input of the NAND circuit 23. Actually, the start pulse is output at this time, but the description is omitted here. Since an overload condition occurs at startup, an H level signal is applied from the intermittent oscillation control circuit 18 to the second input of the AND circuit 21.
  • the Turn On signal of H level is applied to the set input S of the RS flip-flop 22 through the OR circuit 20 and the AND circuit 21 by the bottom detection circuit 17, the output Q of the RS flip-flop 22 is The signal becomes H level, and the H level signal is also applied to the first input of the NAND circuit 23.
  • the output signal of the NAND circuit 23 becomes L level
  • the output signal of the gate driver 24 becomes H level, and the switching element 2 is turned on.
  • the output Q of the RS flip-flop 22 is switched to the L level, and the first input of the NAND circuit 23 becomes the L level, so that the output signal of the gate driver 24 becomes the L level, and the switching element 2 is turned off.
  • the switching operation of the switching element 2 is performed by the signal processing as described above.
  • the secondary winding 1b of the transformer 1 is connected to an output voltage generation unit 7 composed of a rectifier diode 7a and a capacitor 7b, and an alternating current induced in the secondary winding 1b by the switching operation of the switching element 2.
  • the output DC voltage Vout is generated by rectifying and smoothing the voltage by the output voltage generator 7, and the output DC voltage Vout is supplied to the load 8.
  • the output voltage detection circuit 6 is composed of, for example, a LED and a Zener diode or the like, detects the voltage level of the output DC voltage V out, the control circuit 101 is switched to the output DC voltage V out is stabilized to a predetermined voltage A feedback signal necessary for controlling the switching operation of the element 2 is output.
  • an AC power of a commercial can be rectified by a rectifier such as a diode bridge, smoothed by the input capacitor, is the DC voltage V in, the transformer 1 for power conversion It is assumed that it is given to the primary winding 1a.
  • control circuit 101 and the switching power supply device 100 configured as described above and shown in FIG. 1 will be described.
  • a start-up pulse is generated based on the output signal from the start-stop circuit 11, and the switching element 2 is turned on.
  • the output voltage Vout on the secondary side is low at the time of startup, the feedback signal from the output voltage detection circuit 6 is not applied to the feedback control circuit 12. Therefore, the output voltage V EAO of the IV converter 130 in the feedback control circuit 12 is set high, and the negative input voltage of the comparator 13 is set high.
  • the energy stored in the primary winding 1a of the transformer 1 is transmitted to the secondary winding 1b when the switching element 2 is turned on. Thereafter, when the secondary current stops flowing in the secondary winding 1b, the inductance L of the primary winding 1a of the transformer 1 and the capacitance value of the resonance capacitor 31 connected between the DRAIN terminal and the source terminal of the switching element 2 Ringing, which is the determined resonance operation, is started.
  • the bottom detection circuit 17 detects the drop of the drain voltage of the switching element 2, that is, the bottom of the ringing voltage, based on the timing at which the voltage of the auxiliary winding 1c of the transformer 1 switches from positive to negative. As a result, the TurnOn signal is applied to the set input S of the RS flip-flop 22, and the switching element 2 is turned on again.
  • phase shift capacitor (not shown) is connected to the TR terminal to adjust the output timing of the Bottom signal by the bottom detection circuit 17, and when the DRAIN voltage of the switching element 2 becomes substantially zero volts, the switching element Preferably, 2 is turned on.
  • the output voltage Vout increases.
  • the output voltage detection circuit 6 controls the current IFB to flow out from the FB terminal of the control circuit 101 as a feedback signal.
  • the conversion output voltage V EAO by the IV converter in the feedback control circuit 12 decreases, so the negative input voltage of the comparator 13 decreases, and therefore flows to the switching element 2.
  • the current decreases.
  • the on-duty of the switching element 2 changes to an appropriate state. That is, the switching element 2 is turned on by the Bottom signal from the bottom detection circuit 17, and the turning off is performed when the current flowing through the switching element 2 reaches a current level determined by the amount of current flowing out from the FB terminal. .
  • control circuit 101 performs control such as controlling the current flowing through the switching element 2 and changing the on-duty in accordance with the power supplied to the load 8 of the switching power supply device.
  • the output voltage V EAO of I-V converter 130 of the feedback control circuit 12 becomes lower than the reference voltage V R1 of the comparator 184 of the intermittent oscillation control circuit 18.
  • the Enable signal switches from the H level instructing execution of the switching operation to the L level instructing stop of the switching operation.
  • FIG. 6 is a circuit diagram showing a configuration example of the bottom monitoring time counting circuit 32. As shown in FIG.
  • the bottom monitoring time counting circuit 32 includes an inverter circuit 321, a pulse generator 322, an RS flip-flop 323, a constant current source 324, a P-type MOSFET 325, an N-type MOSFET 326, a capacitor 327, and a buffer circuit 328.
  • the constant current source 324 outputs a constant current of I 5, capacitor 327 has a capacitance value C 1.
  • the Gate signal is periodically applied to the reset input of the RS flip-flop 323, and the output Q of the RS flip-flop 323 is kept at the H level.
  • the N-type MOSFET 326 is turned on, the capacitor 327 is discharged, and an L level Up signal is output from the buffer circuit 328.
  • the Enable signal applied to the bottom monitoring time measuring circuit 32 changes to L level, that is, when an intermittent stop signal arrives, the output of the inverter circuit 321 becomes H level.
  • the set input of the RS flip-flop 323 remains at the L level, charging of the capacitor 327 is not started, and the Up signal does not change from the L level.
  • the pulse generator 322 applies a one-shot pulse to the set input of the RS flip-flop 323 at the falling edge of the output signal of the inverter circuit 321, and the Q output of the RS flip-flop 323 becomes L level.
  • the P-type MOSFET 325 is turned on, and the electric charge is stored in the capacitor 327 by the constant current source 324. Therefore, the voltage on the high potential side of the capacitor 327 is the current value of the constant current source 324 and the capacitance value of the capacitor 327. It rises at a speed corresponding to the determined time constant.
  • the Up signal output from the bottom monitoring time measuring circuit 32 changes to the H level.
  • the time from the arrival of the intermittent return signal until the Up signal changes to H level corresponds to the bottom monitoring time. That is, the bottom monitoring time counting circuit 32 counts the bottom monitoring time based on a time constant determined by the current value of the constant current source 324 and the capacitance value of the capacitor 327.
  • the Gate signal of the switching element 2 is applied to the reset input R of the RS flip-flop 323. Therefore, when the switching operation is restarted during the time of the bottom monitoring time, the RS flip-flop 323 is reset by the Gate signal, and the N-type MOSFET 326 is turned on, whereby the charge of the capacitor 327 is instantaneously discharged. The time measurement is stopped. In this case, the Up signal output from the bottom monitoring time counting circuit 32 remains unchanged at the L level.
  • the bottom monitoring time t which is the time from when the Enable signal changes to H level to when the Up signal changes to H level, is expressed by Equation 7.
  • C 1 capacitance value of capacitor 327
  • V th threshold value of buffer circuit 328
  • I 5 current value flowing through constant current source 324
  • the bottom monitoring time counting circuit 32 starts counting the bottom monitoring time t expressed by Expression 7. .
  • the switching element 2 is turned on at the bottom of the ringing voltage.
  • the Up signal output from the bottom monitoring time counting circuit 32 is maintained at the L level and does not change to the H level.
  • the bottom monitoring time counting circuit 32 is When the bottom monitoring time t has elapsed, the Up signal is changed to the H level. Since the Up signal output from the bottom monitoring time counting circuit 32 is applied to the OR circuit 20 in FIG. 1, the TurnOn signal is applied to the set input S of the RS flip-flop 22 via the AND circuit 21 and switching is performed. Element 2 is turned on. At this time, the RS flip-flop 323 is reset by the Gate signal and the N-type MOSFET 326 is turned on, whereby the charge of the capacitor 327 is instantaneously discharged, and the Up signal changes to the L level.
  • the bottom monitoring time counting circuit 32 changes the Up signal to the H level when the bottom monitoring time t elapses. Therefore, the switching element 2 is forcibly turned on.
  • the bottom detection circuit 17 performs switching within the bottom monitoring time t counted by the bottom monitoring time counting circuit 32, starting from when the Enable signal changes from L level to H level.
  • the bottom of the ringing voltage of the element 2 is detected, it is turned on at that timing, and the bottom of the ringing voltage of the switching element 2 is turned on by the bottom detection circuit 17 within the bottom monitoring time t counted by the bottom monitoring time counting circuit 32. Is not detected, the switching element 2 is forcibly turned on when the bottom monitoring time counting circuit 32 completes the timing of the bottom monitoring time t.
  • the bottom monitoring time counting circuit 32 measures the bottom monitoring time t having a length equal to or longer than one cycle of the ringing of the switching element 2.
  • the Enable signal of the intermittent oscillation control circuit 18 changes from L level to H level. If the bottom of the ringing voltage is detected by the bottom detection circuit 17 during one ringing cycle, the switching element 2 is always turned on by the Bottom signal applied from the bottom detection circuit 17. In other words, the switching element 2 is always turned on at the bottom of the ringing voltage as long as the ringing of the switching element 2 continues when the intermittent return signal arrives without performing the forced turn-on too early.
  • a capacitor used for counting the bottom monitoring time t can be externally attached, and the adjustment range of the bottom monitoring time t may be expanded.
  • the bottom of the ringing voltage of the switching element 2 is not detected by the bottom detection circuit 17 during one ringing cycle, it means that the ringing of the switching element 2 has already disappeared.
  • the Up signal is output, the switching element 2 is turned on, and the switching operation is resumed.
  • the voltage of the switching element 2 is equal to the input voltage V in, the switching element 2 will be turned on at a voltage V in.
  • the state in which the voltage ringing of the switching element 2 disappears in this way is a state that occurs when the intermittent stop period is very long (that is, the frequency of intermittent return is very low).
  • the capacity loss due to switching is negligibly small as a loss ratio.
  • FIG. 8 is a circuit diagram showing a configuration example of the switching power supply device 200 including the semiconductor device 201 of the second embodiment.
  • the semiconductor device 201 functions as a control circuit for the switching power supply device 200.
  • a control circuit realized by the semiconductor device 201 is referred to as the control circuit 201 using the same reference numerals as those of the semiconductor device.
  • a ringing period measuring circuit 34 is added inside the bottom monitoring time measuring circuit 33.
  • the bottom monitoring time measuring circuit 32 measures the bottom monitoring time t expressed by Equation 7, whereas in the second embodiment, the ringing period measuring circuit 34 performs switching in the stop state of the switching operation. The time of one cycle of ringing of the element 2 is measured, and the time corresponding to the measured time is counted as the bottom monitoring time in the bottom monitoring time counting circuit 33.
  • the basic idea for reducing the loss due to the capacitance between the input and output of the switching element 2 at the time of intermittent recovery is the same as that of the switching power supply device 100 described above in the switching power supply device 200. I will explain only.
  • the components described in the first embodiment are denoted by the same reference numerals as those used in the first embodiment, and the description thereof is omitted as appropriate.
  • FIG. 9 is a circuit diagram showing an example of a specific circuit configuration of the bottom monitoring time measuring circuit 33 including the ringing period measuring circuit 34. As shown in FIG.
  • the Enable signal applied from the intermittent oscillation control circuit 18 is maintained at the H level, so that an L level signal is applied to the reset input R of the RS flip-flop 333 via the pulse generator 332. Applied. Further, since an H level Gate signal for turning on the switching element 2 is periodically applied to the set input S of the RS flip-flop 333, the output Q of the RS flip-flop 333 is kept at the H level.
  • the N-type MOSFET 334 is in the on state, and the voltage Vc on the high potential side of the capacitor 337 is initialized to the initial voltage Vinit that is the voltage of the constant voltage source 335.
  • the comparator 336 outputs an L level signal when the same voltage is applied to the plus input and the minus input.
  • the bottom monitoring time counting circuit 33 outputs the signal output from the comparator 336 as an Up signal.
  • the pulse generator 332 applies an H level pulse signal to the reset input R of the RS flip-flop 333.
  • the output Q of the RS flip-flop 333 becomes L level, and the N-type MOSFET 334 is turned off.
  • the P-type MOSFET 346 is turned off when an H level gate signal is applied via the inverter circuit 331.
  • the pulse signal from the pulse generator 332 is also applied to the set input S of the RS flip-flop 341, and the output ⁇ Q of the RS flip-flop 341 becomes L level. As a result, the reset input R of the D flip-flop 343 becomes L level, and the D flip-flop 343 is released from the reset state and becomes operable.
  • an H level gate signal is applied to the P-type MOSFET 347 via the inverter circuit 338, and the RS flip-flop 341 via the pulse generator 345.
  • An L level signal is applied to the reset input R.
  • the bottom detection circuit 17 applies the bottom signal to the clock input CK of the D flip-flop 343 as the first bottom of the ringing voltage of the switching element 2 is detected. Further, the ⁇ Bottom signal is applied to the clock input ⁇ CK of the D flip-flop 343 via the inverter 342. At this time, the output Q of the D flip-flop 343 is switched from the L level to the H level, the gate signal of the P-type MOSFET 347 is changed to the L level via the inverter circuit 338, and the P-type MOSFET 347 is turned on. Accordingly, electric charge is stored in the capacitor 337 at a constant speed from the constant current source 344 through the P-type MOSFET 347.
  • the capacitor 337 is charged from the constant current source 344 during one ringing cycle of the switching element 2, and the capacitor 337 holds a voltage corresponding to the time of one ringing cycle.
  • the P-type MOSFET 346 is turned on by being applied with the L level gate signal via the inverter circuit 331.
  • the current of the constant current source 344 draws out the electric charge stored in the capacitor 337 at a constant speed by the N-type MOSFETs 348 and 349 constituting the mirror circuit.
  • the mirror ratio of the N-type MOSFETs 348 and 349 is desirably 1: 1.
  • the bottom monitoring time counting circuit 33 counts the time corresponding to the time of one ringing period of the switching element 2 as the bottom monitoring time.
  • the timing chart of FIG. 10A when the Bottom signal arrives within one ringing period of the switching element 2 from the rise of the Enable signal, the timing chart of FIG. 10B shows the switching from the rise of the Enable signal. The case where the Bottom signal does not arrive within the time of one period of ringing of the element 2 is shown.
  • the ringing period measurement circuit 34 performs the ringing period measurement circuit during the intermittent stop.
  • the electric charge charged in the capacitor 337 in 34 is extracted at a constant rate, and the voltage Vc of the capacitor 337 gradually decreases.
  • the Bottom signal is applied from the bottom detection circuit 17 before the voltage Vc of the capacitor 337 drops below the initial voltage Vinit (that is, the voltage of the constant voltage source 335).
  • the TurnOn signal is applied to the set input S of the RS flip-flop 22 via the AND circuit 21, and the switching element 2 is Turn on.
  • the switching element 2 when the bottom of the ringing voltage of the switching element 2 is detected by the bottom detection circuit 17 within one cycle time t of the ringing of the switching element 2 measured by the ringing period measuring circuit 34 when intermittently returning, the intermittent return is performed.
  • the switching element 2 will turn on at the bottom of the ringing voltage. This is an operation in which the timing of the bottom monitoring time is stopped. In this operation, the Up signal output from the bottom monitoring time counting circuit 33 is maintained at the L level and does not change to the H level.
  • the Up signal that is the output signal of the comparator 336 is H Become a level.
  • the TurnOn signal is applied to the set input S of the RS flip-flop 22 via the AND circuit 21, and switching is performed.
  • Element 2 is turned on. That is, when the signal from the bottom detection circuit 17 is not output within one cycle time t of the ringing of the switching element 2 measured by the ringing period measurement circuit 34 when intermittently returning, one cycle time of the ringing of the switching element 2 is output. After t, the switching element 2 is forcibly turned on.
  • an H level Gate signal is applied to the set input S of the RS flip-flop 333 of the bottom monitoring time measuring circuit 33 shown in FIG. 9, and the N-type MOSFET 334 is connected to the RS flip-flop 333.
  • An H level gate signal is applied from the output Q to turn it on, and the voltage Vc on the high potential side of the capacitor 337 is initialized to the initial voltage Vinit that is the voltage of the constant voltage source 335.
  • the ringing cycle measuring circuit 34 measures one ringing cycle of the switching element 2, thereby expanding the applicable range compared to the first embodiment. It will be. That is, in the first embodiment, since the bottom monitoring time t is fixedly provided, it is difficult to set the optimum time for all power supply specifications, whereas in the second embodiment, the power supply specifications and the ambient temperature Even if the operating environment of the device changes, it is possible to monitor one cycle of the ringing of the switching element 2 and make the bottom monitoring time t follow the one cycle time of the ringing of the switching element 2. It is possible to adapt to.
  • the second embodiment compared with the first embodiment, since it has a followability to the ringing period, excellent power supply characteristics such as high responsiveness at the time of sudden change of output load and small output ripple can be obtained. Can do.
  • FIG. 11 is a circuit diagram showing a configuration example of the switching power supply device 300 including the semiconductor device of the third embodiment.
  • the semiconductor device 301 functions as a control circuit for the switching power supply device 300.
  • a control circuit realized by the semiconductor device 301 is referred to as the control circuit 301 by using the same reference numerals as those of the semiconductor device.
  • the control circuit 301 of the third embodiment is different from the control circuit 101 of the first embodiment in that the oscillation circuit 26 is added and the bottom monitoring time counting circuit 35 is changed.
  • the switching power supply device 100 and the switching power supply device 200 according to the first and second embodiments are adapted to quasi-resonant control in which the switching element 2 is turned on at the bottom of the ringing, whereas the switching power supply device 300 according to the third embodiment is It is assumed that it is applicable to PWM control.
  • FIG. 12 is a circuit diagram showing an example of a specific circuit configuration of the bottom monitoring time measuring circuit 35 in FIG. Compared with the bottom monitoring time counting circuit 32 shown in FIG. 6, the bottom monitoring time counting circuit 35 has an AND circuit 351 and an OR circuit 352 added thereto, and the Bottom signal that arrives during the bottom monitoring time counting is used as the Up signal. It is the composition to output.
  • FIG. 13 is a circuit diagram showing an example of a specific circuit configuration of the oscillation circuit 26.
  • the Enable signal applied from the intermittent oscillation control circuit 18 is at the H level, that is, during execution of the switching operation, the L level signal is applied to the set input S of the RS flip-flop 262 via the inverter circuit 261.
  • the Gate signal is applied to the reset input R of the RS flip-flop 262
  • the output Q of the RS flip-flop 262 is kept at the L level.
  • the N-type MOSFET 263 is in an OFF state because an L level gate signal is applied.
  • the P-type MOSFETs 269 and 275 are both turned on when the L level gate signal is applied. Note that the Clock signal output from the pulse generator 276 is at the L level.
  • the P-type MOSFET 268 is applied with an H level gate signal via the inverter circuit 272 and is turned off.
  • the constant current I 7 due to the constant current source 265 through the P-type MOSFET269 is charged in the capacitor 264, the voltage Vb of the high potential side of the capacitor 264 rises.
  • the constant current values of the constant current sources 266 and 267 are I 8 and I 9 , and the resistance value of the resistor 273 is R
  • the reference voltage Va of the comparator 274 is changed from R ⁇ I 8 to R ⁇ (I 8 + I 9 ).
  • the output of the comparator 274 changes from the L level to the H level, and accordingly, the P-type MOSFETs 275 and 269 are at the H level.
  • the gate signal is applied to turn off.
  • the P-type MOSFET 268 is turned on when an L level gate signal is applied via the inverter circuit 272.
  • the constant current I 7 from the constant current source 265 flows to the N-type MOSFET 270 through the P-type MOSFET 268, and the constant current flows to the N-type MOSFET 271 constituting the mirror circuit. That is, the N-type MOSFET 271 draws charges at a constant speed from the capacitor 264, and the voltage Vb on the high potential side of the capacitor 264 decreases.
  • the reference voltage Va of the comparator 274 is changed from R ⁇ (I 8 + I 9 ) to R ⁇ I 8 .
  • the voltage Vb on the high potential side of the capacitor 264 becomes a triangular wave, and the clock signal is output by the pulse generator 276 at the timing when the output signal of the comparator 274 switches from the H level to the L level.
  • the clock signal is output from the oscillation circuit 26 at a constant cycle in this way.
  • the set input S of the RS flip-flop 262 is input to the set input S of the RS flip-flop 262 via the inverter circuit 261.
  • a signal is applied. Accordingly, the output Q of the RS flip-flop 262 becomes H level, the N-type MOSFET 263 is turned on, and the voltage Vb on the high potential side of the capacitor 264 is fixed to the GND level.
  • FIG. 14 shows an example of waveforms of the voltage Vb, the Clock signal, the Enable signal, the Gate signal, the Reset signal, the Up signal, and the TurnOn signal applied to the reset input R of the RS flip-flop 22 in FIG. .
  • the Clock signal is applied to the set input S of the RS flip-flop 22 as the TurnOn signal, and the Gate signal is output.
  • the Enable signal changes to the L level, the voltage Vb of the capacitor 264 in the oscillation circuit 26 becomes the GND level.
  • the bottom monitoring time counting circuit 35 causes the Enable signal to rise.
  • the bottom monitoring time t is counted as a starting point, and when the timing of the bottom monitoring time t is completed, an H level Up signal is output via the OR circuit 352.
  • the Bottom monitoring time counting circuit 35 completes the bottom monitoring time t and completes the Bottom monitoring time t.
  • the Bottom signal is output as an Up signal via the OR circuit 352.
  • the TurnOn signal is applied to the set input S of the RS flip-flop 22 via the OR circuit 20 and the AND circuit 21 in FIG. 2 turns on.
  • the Gate signal is applied to the reset input R of the RS flip-flop 323 in the bottom monitoring time measuring circuit 35, and the Up signal which is the output Q of the RS flip-flop 323 is switched to the L level.
  • the Gate signal is also applied to the reset input R of the RS flip-flop 262 in the oscillation circuit 26. Therefore, the output Q of the RS flip-flop 262 changes to the L level, and the N-type MOSFET 263 switches to the off state. At the same time, the constant current I 7 of the constant current source 265 is charged in the capacitor 264 through the P-type MOSFET 269, and the voltage Vb on the high voltage side of the capacitor 264 increases. In this way, the switching operation is resumed.
  • FIGS. 15A and 15B are timing charts including the waveform of the drain voltage of the switching element 2. As in the timing charts of FIGS. The case where the Bottom signal arrives within the bottom monitoring time represented (FIG. 15A) and the case where the Bottom signal does not arrive within the bottom monitoring time (FIG. 15B) are shown.
  • the switching element 2 detects the bottom of the detected ringing voltage. Will turn on.
  • the bottom monitoring time measuring circuit 35 determines the bottom monitoring time.
  • the output of the buffer circuit 328 becomes H level, and an H level Up signal is output via the OR circuit 352, whereby the switching element 2 is turned on.
  • the time is measured by the bottom monitoring time counting circuit 35.
  • the bottom detection circuit 17 turns on at that timing and detects the bottom within the bottom monitoring time t measured by the bottom monitoring time counting circuit 35.
  • the switching element 2 is controlled to be forcibly turned on after the bottom monitoring time t counted by the bottom monitoring time counting circuit 35.
  • the time for the bottom detection of the switching element 2 by the bottom detection circuit 17 at the time of intermittent return is set to the time for one period of the ringing of the switching element 2 using the ringing period measurement circuit 34. It does not matter.
  • PWM control has been described in the second embodiment, it is also effective for switching power supply control methods such as PFM control and secondary duty control.
  • the switching power supply device and the semiconductor device of the present invention are effectively used for a switching power supply device such as an AC-DC converter and a DC-DC converter.

Abstract

スイッチング動作を間欠的に行うスイッチング電源装置において、スイッチング動作の再開時に生じる電力ロスを低減する。 スイッチング電源装置（１００）を制御するための制御回路（１０１）として機能する半導体装置であって、スイッチング素子（２）のスイッチング動作の実行および停止を交互に指示する間欠発振制御回路（１８）と、スイッチング素子（２）がオフ状態にあるときに発生するリンギング電圧のボトムを検出するボトム検出回路（１７）と、前記スイッチング動作の実行が指示された時点を起点として、前記リンギング電圧のボトムが監視されるべき期間の長さであるボトム監視時間を計時するボトム監視時間計時回路（３２）と、前記ボトム監視時間の計時を完了するまでは、ボトム検出回路（１７）にて前記リンギング電圧のボトムが検出されるに応じてのみ、スイッチング素子（２）をターンオンさせるターンオン制御回路（２９）とを備える。

Description

スイッチング電源装置および半導体装置
　本発明は、スイッチング素子を用いて入力電圧を供給および遮断するスイッチング動作を間欠的に行うことにより調整された出力電圧を生成するスイッチング電源装置およびそのようなスイッチング電源装置を制御するための半導体装置に関する。
　従来から、家電製品等の一般家庭用機器には、その電源装置として、消費電力の低減化による電力効率の向上等の目的から、半導体（トランジスタなどのスイッチング素子）によるスイッチング動作を利用して出力電圧を制御（安定化など）する半導体装置を有するスイッチング電源装置が広く用いられている。
　特に近年、地球温暖化防止対策の見地から、家電製品等の機器においては、それらの動作待機（スタンバイ）時における消費電力削減が注目され、スタンバイ時における消費電力がより低いスイッチング電源装置が強く要求されている。
　一般的に、スタンバイ負荷などの低い負荷状態では、スイッチング電源としてのエネルギー損失は、スイッチング動作によるスイッチング損失が支配的である。スタンバイ負荷などの軽負荷時の電源効率を改善するためのよく知られている技術の一つとして、軽負荷時にスイッチング動作を間欠的に行う間欠発振制御が挙げられる。
　図１６は、一般的な間欠発振を行うための制御回路９０１を備えたスイッチング電源装置９００の一構成例を示す機能ブロック図である。図１７のタイミングチャートを参照して、スイッチング電源装置９００における、間欠発振制御によるスイッチング動作を簡単に説明する。
　図１６に示されるスイッチング電源装置９００において、スイッチング動作は電流モードの擬似共振制御（ボトムオン制御ともいう）によって行われる。電流モードの擬似共振制御とは、スイッチング素子２に流れる電流ＩＤが目標値に達したときにスイッチング素子２をターンオフさせるとともに、スイッチング素子２がオフ状態にあるときにスイッチング素子２に発生するリンギング電圧の極小点であるボトムにおいてスイッチング素子２をターンオンさせる制御のことである。リンギング電圧のボトムは、ボトム検出回路１７によって検出され、ボトム検出回路１７から出力されるＢｏｔｔｏｍ信号によって示される。
　図１７の負荷変動状態のように、定格負荷状態から出力電流Ｉｏｕｔが小さくなるにつれて出力電圧Ｖｏｕｔが上昇する。出力電圧検出回路６からＦＢ端子に、出力電圧Ｖｏｕｔの大きさを示すフィードバック信号ＩＦＢ（例えば、出力電圧Ｖｏｕｔが高くなるほど大きくなる流出方向の電流信号）が入力され、フィードバック制御回路１２は、フィードバック信号ＩＦＢに基づいて、出力電圧Ｖｏｕｔが高いほどスイッチング素子２に流れる電流ＩＤに対して小さな制限値を示す制御信号ＶＥＡＯを出力する。
　さらに負荷が小さくなると、間欠発振制御回路１８は、Ｅｎａｂｌｅ信号をスイッチング動作の停止を指示するＬレベルへと変化させる。Ｅｎａｂｌｅ信号がＬレベルになると、Ｂｏｔｔｏｍ信号はターンオン制御回路９３によって遮断される。これにより、スイッチング素子２におけるスイッチング動作が停止する。
　Ｅｎａｂｌｅ信号がスイッチング動作の停止を指示するＬレベルへと変化するエッジを間欠停止信号とも言い、間欠発振制御においてスイッチング動作が停止することを間欠停止するとも言う。
　スイッチング動作の停止状態が続くと、出力電圧Ｖｏｕｔが低下するため、間欠発振制御回路１８は、Ｅｎａｂｌｅ信号をスイッチング動作の実行を指示するＨレベルへと変化させる。間欠復帰回路９１は、Ｅｎａｂｌｅ信号の立ち上がりエッジにおいてワンショットパルスであるＵｐ信号を出力する。Ｕｐ信号により、スイッチング素子２が強制的にターンオンされ、以降はボトム検出回路１７からのＢｏｔｔｏｍ信号に応じてスイッチング素子２がターンオンする擬似共振制御によるスイッチング動作が実行される。
　Ｅｎａｂｌｅ信号がスイッチング動作の実行を指示するＨレベルへと変化するエッジを間欠復帰信号とも言い、間欠発振制御においてスイッチング動作が再開することを間欠復帰するとも言う。
　このようにして、図１７の第１待機状態において、スイッチング素子２のスイッチング動作の停止と実行とが繰り返される間欠発振制御が行われる。
　第１待機状態よりもさらに出力電流Ｉｏｕｔが小さくなると、第１待機状態よりもさらにスイッチング動作の停止期間が長い第２待機状態となる。つまり、負荷が軽くなればなるほど、スイッチング素子２のスイッチング動作の実行期間と停止期間とからなる間欠制御周期が長くなるように制御される。このように、軽負荷時に間欠発振制御を行うことにより軽負荷時の電源効率が改善される。
　しかしながら、上記の従来例では、間欠復帰回路９１は、間欠発振制御においてスイッチング動作を再開させるために、Ｅｎａｂｌｅ信号がＨレベルへと変化するに応じて、スイッチング素子２に発生しているリンギング電圧とは無関係にＵｐ信号を出力する。そのため、最悪の場合、スイッチング素子２はリンギング電圧の極大点であるトップでターンオンする可能性もあり、スイッチング素子２で生じる電力ロスが問題となる。
　例えば、スイッチング素子２の寄生容量とスイッチング素子２の入出力間に並列に接続されたコンデンサ３１の容量との和をＣ、スイッチング素子２のターンオン時の電圧をＶとすると、間欠復帰するときに、スイッチング素子２には、 
Figure JPOXMLDOC01-appb-M000001
の電力ロスが発生することになる。この電力ロスのことを、容量Ｃによる電力ロスまたはスイッチング素子の入出力間の容量によるロスとも言う。
　すなわち、軽負荷時に間欠発振制御を行うことは、軽負荷時の電源効率を改善するためには有効な手段であるが、間欠復帰の際にスイッチング素子２のターンオン時の電圧が高い場合には、結果的に容量Ｃによる大きな電力ロスが発生する。特に、負荷状態に応じて間欠制御周期が短くなる場合、この電力ロスは大きくなる。
　上記のような、間欠復帰時に発生し得る容量Ｃによる電力ロスを低減するスイッチング電源装置が、例えば、特許文献１および特許文献２に開示されている。
　図１８は、間欠復帰時に発生し得る電力ロスを低減する従来のスイッチング電源装置９１０の一構成例を示す機能ブロック図である。スイッチング電源装置９１０は、図１６のスイッチング電源装置９００を、特許文献１および特許文献２で開示される考え方に従って変更したものであり、制御回路９１１における間欠復帰回路９２が変更されている。
　図１８のスイッチング電源装置９１０を、特許文献１および特許文献２の制御方法に従って制御した場合の動作について、図１９（ａ）、（ｂ）のタイミングチャートを参照しながら説明する。
　スイッチング電源装置９１０において、間欠復帰回路９２は、間欠停止信号（Ｅｎａｂｌｅ信号の立ち下がりエッジ）を起点として所定の待ち時間ｔ（特許文献１、２のトランスリセット検出時間）を計時する。間欠復帰回路９２は、待ち時間ｔの計時中であることを、ＬレベルのＭａｓｋ信号を出力することによって示す。そして、間欠復帰回路９２が待ち時間ｔを計時し終えるまでに間欠復帰信号（Ｅｎａｂｌｅ信号の立ち上がりエッジ）が到来した場合、ターンオン制御回路９４は、間欠復帰信号の後に出力されるＢｏｔｔｏｍ信号（特許文献１、２のトランスリセット信号）をＴｕｒｎＯｎ信号として出力することによってスイッチング素子２をターンオンさせる（図１９（ａ））。
　また、間欠復帰回路９２が待ち時間ｔを計時し終えるまでに間欠復帰信号（Ｅｎａｂｌｅ信号の立ち上がりエッジ）が到来しなかった場合、間欠復帰回路９２はその後の間欠復帰信号でワンショットパルスであるＵｐ信号（特許文献１、特許文献２の間欠終了パルス）を出力し、ターンオン制御回路９４は、Ｕｐ信号をＴｕｒｎＯｎ信号として出力することによってスイッチング素子２をターンオンさせる（図１９（ｂ））。
　なお、待ち時間ｔを計時する具体的な回路として、特許文献１では、定電流源とコンデンサとを有する時定数回路が開示され、特許文献２では、リンギング電圧のボトムの回数を数えるカウンタ回路が開示されている。
　このような制御を行うことにより、スイッチング電源装置９１０では、間欠停止信号を起点として前記待ち時間内に間欠復帰信号が到来した場合には、スイッチング素子のリンギング電圧のボトムで間欠復帰することができるため、間欠復帰時にスイッチング素子の入出力間の容量によるロスが低減される。
特許第４０３３８５５号公報 特許第４０３３８５０号公報
　しかしながら、特許文献１および特許文献２に開示される考え方を取り入れたスイッチング電源装置９１０では、次のような問題が生じることがある。図２０（ａ）、（ｂ）を参照して、その問題について説明する。
　間欠発振制御時において間欠停止信号が出力されてからの待ち時間ｔを長くするほど、間欠復帰の際にスイッチング素子２がボトムオンできる出力負荷範囲が広くでき、間欠復帰時のロスを低減できるが、待ち時間ｔが長すぎると、図２０（ａ）の破線囲みＡに示されるように、スイッチング素子２の電圧のリンギングがなくなってしまっているため、待ち時間ｔ後にボトムが検出されず、間欠復帰できない不都合が生じる。
　この不都合を回避するため、待ち時間ｔを短くした場合、間欠復帰後にスイッチング素子がボトムオンできる出力負荷範囲が非常に狭くなる。その結果、図２０（ｂ）の破線囲みＢに示されるように、間欠復帰の際にスイッチング素子２がボトムではない高い電圧でターンオンする別の不都合が生じるようになり、スイッチング素子２の入出力間の容量によるロスの低減効果が小さくなってしまう。電源仕様や周囲温度などの装置の運用環境、それに部品バラツキを考慮すると、最適な設定時間を設定することは困難である。
　このような問題は、特許文献２に開示される構成を用いた場合も全く同様に生じる。
　すなわち、間欠発振制御において間欠停止信号が出力されてからの待ち時間ｔを決めるためのリンギングのボトムのカウント回数を多くするほど、間欠復帰の際にスイッチング素子２がボトムオンできる出力負荷範囲が広くでき、間欠復帰時のロスを低減できるが、カウント回数が多すぎると、図２０（ａ）の破線囲みＡに示されるように、スイッチング素子２の電圧のリンギングがなくなってしまっているため、待ち時間ｔ後にボトムが検出されず、間欠復帰できない不都合が生じる。さらに、カウント回数が多い場合は、カウンタを構成するためのレイアウト面積も大きくなるため、半導体チップのコストアップにもなる。
　この問題を解決するため、カウント回数を少なくした場合、間欠復帰後にスイッチング素子がボトムオンできる出力負荷範囲が非常に狭くなる。その結果、図２０（ｂ）の破線囲みＢに示されるように、間欠復帰の際にスイッチング素子２がボトムではない高い電圧でターンオンする別の不都合が生じるようになり、スイッチング素子２の入出力間の容量によるロスの低減効果が小さくなってしまう。
　以上より、特許文献１および特許文献２の考え方では、待ち時間ｔを決めるための回路の時定数やカウント回数を、あらゆる電源仕様に対して最適に設定することが困難であり、特許文献１および特許文献２の考え方は、限られた負荷範囲（間欠発振領域）でのみ有効であると言える。
　本発明は、このような事情に鑑みてなされたものであり、間欠発振制御を行いかつボトム検出に基づいて間欠復帰を行うスイッチング電源装置であれば、連続発振時のスイッチング動作を、従来例で引用した擬似共振制御に限らず、ＰＷＭ制御やＰＦＭ制御、それに二次デューティー制御などに基づいて行うスイッチング電源装置においても適応できるものであって、間欠復帰時のスイッチング素子の入出力間の容量によるロスを低減するために好適な構成のスイッチング電源装置および半導体装置を提供することを目的とする。
　上記の課題を解決するために、本発明の半導体装置の１つの態様は、スイッチング素子を用いて入力直流電圧を供給および遮断するスイッチング動作を間欠的に行うことにより前記入力直流電圧を調整された出力直流電圧に変換するスイッチング電源を制御するための半導体装置であって、前記スイッチング動作の実行および停止を交互に指示する間欠発振制御回路と、前記スイッチング素子がオフ状態にあるときに前記スイッチング素子に発生するリンギング電圧の極小点であるボトムを検出するボトム検出回路と、前記間欠発振制御回路から前記スイッチング動作の実行が指示された時点を起点として、前記リンギング電圧のボトムが監視されるべき期間の長さであるボトム監視時間を計時するボトム監視時間計時回路と、前記ボトム監視時間の計時中は、前記ボトム検出回路にて前記リンギング電圧のボトムが検出されるに応じてのみ、前記スイッチング素子をターンオンさせるターンオン制御回路とを備える。
　このような構成によれば、間欠復帰する際に、前記スイッチング動作の実行が指示された時点を起点としてボトム監視時間を計時し、ボトム監視時間の計時中に検出された前記リンギング電圧のボトムで前記スイッチング素子をターンオンさせるので、従来の動作である、スイッチング動作の停止が指示された時点を起点として計時される待ち時間の経過後は、前記リンギング電圧のボトムが検出できるか否かに係わらず、スイッチング動作の実行が指示されるに応じて直ちに前記スイッチング素子をターンオンさせる場合と比べて、前記リンギング電圧のボトムでない高い電圧で前記スイッチング素子がターンオンする不都合を減らすことができる。その結果、間欠復帰時のスイッチング素子の入出力間の容量によるロスを低減することができる。
　また、前記ボトム監視時間計時回路は、前記ボトム監視時間として前記リンギング電圧の１周期以上の長さを計時してもよい。
　このような構成によれば、前記リンギング電圧のボトムが前記リンギング電圧の１周期以上の長さ監視されるので、間欠復帰する際に前記スイッチング素子のリンギングが続いている限りは、前記スイッチング素子のリンギング電圧のボトムで確実にターンオンすることができ、その結果、電力ロスが最小に抑制される。
　また、前記ターンオン制御回路は、前記ボトム監視時間の計時が完了したときに、前記リンギング電圧のボトムとは無関係に、前記スイッチング素子をターンオンさせてもよい。
　このような構成によれば、間欠復帰が指示された際に、前記スイッチング素子の電圧のリンギングが消滅している場合でも、前記スイッチング素子を強制的にターンオンさせることで、間欠復帰を果たすことができる。さらに、前記ボトム監視時間として前記リンギング電圧の１周期以上の長さを計時することによって、早すぎる強制ターンオンを防いで確実に電力ロスを減らす効果が得られる。
　また、前記ボトム監視時間計時回路は、前記ボトム監視時間の計時中に前記スイッチング素子のゲート信号がオンレベルになるに応じて前記ボトム監視時間の計時を中止してもよい。
　このような構成によれば、前記スイッチング素子がターンオンされた場合は、前記ボトム監視時間の計時が中止されるので、前記リンギング電圧のボトムが検出されることで前記スイッチング素子がターンオンした後に前記ボトム監視時間の計時が完了して、さらに前記スイッチング素子が強制的にターンオンされるという不具合を回避できる。
　また、前記ボトム監視時間計時回路は、定電流源とコンデンサとを有し、前記定電流源の電流値と前記コンデンサの容量値とで決まる時定数により前記ボトム監視時間を計時してもよい。
　このような構成は、前記ボトム監視時間の計時を、定電流源とコンデンサとで構成されるアナログ時定数回路を用いて行う場合に好適である。
　また、前記ボトム監視時間計時回路は、前記間欠発振制御回路から前記スイッチング動作の停止が指示された後、前記ボトム検出回路で検出される前記リンギング電圧の最初のボトムから２番目のボトムまでの時間をリンギング周期として測定するリンギング周期測定回路を有し、前記ボトム監視時間計時回路は、前記測定されたリンギング周期に対応する長さの時間を前記ボトム監視時間として計時してもよい。
　このような構成によれば、間欠停止したときに測定されたリンギング電圧の１周期が、その直後に間欠復帰する際のボトム監視時間として計時されるので、間欠復帰の際の応答時間を、負荷状態に適応して最短にできる。
　また、前記リンギング周期測定回路は、定電流源とコンデンサとを有し、前記ボトム検出回路で前記最初のボトムが検出されるに応じて前記定電流源にて生成される電流で前記コンデンサの充電を開始し、前記ボトム検出回路で前記２番目のボトムが検出されるに応じて前記コンデンサの充電を停止してもよい。
　このような構成によれば、前記測定されたリンギング周期を、前記コンデンサの電圧値として保持することができる。
　また、前記ボトム監視時間計時回路は、前記間欠発振制御回路から前記スイッチング動作の実行が指示されるに応じて前記定電流源にて生成される電流で前記コンデンサの放電を開始し、前記コンデンサの電圧が、前記リンギング周期測定回路による充電開始時の電圧以下に低下したときに前記ボトム監視時間の計時を完了してもよい。
　このような構成によれば、前記コンデンサに保持された電圧値を媒介として、前記測定された前記リンギング周期に対応する長さの時間を、前記ボトム監視時間として計時することができる。
　また、前記ボトム監視時間計時回路は、前記間欠発振制御回路から前記スイッチング動作の実行が指示された後、前記スイッチング素子のゲート信号がオンレベルになるに応じて、前記コンデンサを前記リンギング周期測定回路による充電開始時の電圧である初期電圧に初期化してもよい。
　このような構成によれば、前記スイッチング素子がターンオンされた場合は、前記ボトム監視時間の計時が中止されるので、前記リンギング電圧のボトムが検出されることで前記スイッチング素子がターンオンした後に、前記ボトム監視時間の計時が完了することでさらに前記スイッチング素子がターンオンされるという不具合を回避できる。
　また、前記半導体装置は、さらに、前記リンギング電圧のボトムとは無関係に発振動作を行うことによって、前記スイッチング素子がターンオンまたはターンオフすべき時点を指示する発振回路を備え、前記発振回路は、前記間欠発振制御回路からスイッチング動作の停止が指示されるに応じて前記発振動作を停止し、前記間欠発振制御回路からスイッチング動作の実行が指示された後、前記スイッチング素子のゲート信号がオンレベルになるに応じて、前記発振動作を再開してもよい。
　このような構成によれば、定常的なスイッチング動作を、前記発振回路で生成されるクロック信号を用いて、ＰＷＭ制御やＰＦＭ制御、それに二次デューティー制御などによって行うスイッチング電源において、間欠発振制御によるスイッチング動作の停止中は前記発振回路を止めてクロック信号の駆動ロスを低減し、かつ間欠復帰の際には前記スイッチング素子をリンギング電圧のボトムでオンさせることで電力ロスを低減することができる。
　また、前記半導体装置は、前記スイッチング素子を含み、前記スイッチング素子を含む前記半導体装置は、１つの半導体基板上に形成されていてもよい。
　このような構成によれば、スイッチング電源装置の制御回路が、より少ない部品点数で実現できる。
　また、本発明は、このような半導体装置として実現できるだけでなく、このような半導体装置と、前記入力直流電圧を前記スイッチング素子にてスイッチングすることにより生成された入力交流電圧を出力交流電圧に変換する変換器と、前記出力交流電圧を前記出力直流電圧に変換する平滑回路とを備えるスイッチング電源装置として実現することもできる。
　また、本発明はそのようなスイッチング電源装置を制御するための制御方法として実現することもできる。
　本発明の半導体装置によれば、スイッチング素子を用いて入力直流電圧を供給および遮断するスイッチング動作を間欠的に行うことにより前記入力直流電圧を調整された出力直流電圧に変換するスイッチング電源を制御するにあたって、スイッチング動作を再開する間欠復帰の際に、前記スイッチング動作の実行が指示された時点を起点としてボトム監視時間を計時し、ボトム監視時間の計時中に検出された前記リンギング電圧のボトムで前記スイッチング素子をターンオンさせる。
　これにより、従来の動作における不都合、すなわち、スイッチング動作の停止が指示された時点を起点として計時される待ち時間の経過後は、前記リンギング電圧のボトムが検出できるか否かに係わらず、スイッチング動作の実行が指示されるに応じて直ちに前記スイッチング素子をターンオンさせる場合に、前記リンギング電圧のボトムでない高い電圧で前記スイッチング素子がターンオンするという不都合を減らすことができる。その結果、間欠復帰時のスイッチング素子の入出力間の容量によるロスを低減することができる。
図１は、本発明の実施の形態１の半導体装置を備えたスイッチング電源装置の一構成例を示す機能ブロック図である。 図２は、実施の形態１の半導体装置におけるフィードバック制御回路の一構成例を示す回路図である。 図３は、実施の形態１の半導体装置を備えたスイッチング電源装置におけるフィードバック電流に対するスイッチング素子に流れる電流を示す模式図である。 図４は、実施の形態１の半導体装置における間欠発振制御回路の一構成例を示す回路図である。 図５は、実施の形態１の半導体装置におけるボトム検出回路の一構成例を示す回路図である。 図６は、実施の形態１の半導体装置におけるボトム監視時間計時回路の一構成例を示す回路図である。 図７（ａ）、（ｂ）は、実施の形態１の半導体装置を備えたスイッチング電源装置の一動作例を説明するためのタイミングチャートである。 図８は、本発明の実施の形態２の半導体装置を備えたスイッチング電源装置の一構成例を示す機能ブロック図である。 図９は、実施の形態２の半導体装置におけるリンギング周期測定回路を含むボトム監視時間計時回路の一構成例を示す回路図である。 図１０（ａ）、（ｂ）は、実施の形態２の半導体装置を備えたスイッチング電源装置の一動作例を説明するためのタイミングチャートである。 図１１は、本発明の実施の形態３の半導体装置を備えたスイッチング電源装置の一構成例を示す機能ブロック図である。 図１２は、実施の形態３の半導体装置におけるボトム監視時間計時回路の一構成例を示す回路図である。 図１３は、実施の形態３の半導体装置における発振回路の一構成例を示す回路図である。 図１４は、実施の形態３の半導体装置における発振回路の一構成例を含む一動作例を説明するためのタイミングチャートである。 図１５（ａ）、（ｂ）は、実施の形態３の半導体装置を備えたスイッチング電源装置の一動作例を説明するためのタイミングチャートである。 図１６は、従来の間欠発振制御回路を有する半導体装置を備えたスイッチング電源装置の一構成例を示す機能ブロック図である。 図１７は、従来の間欠発振制御回路を有する半導体装置を備えたスイッチング電源装置におけるスイッチング素子の間欠発振の様子を説明するためのタイミングチャートである。 図１８は、従来の間欠発振制御回路を有する半導体装置を備えたスイッチング電源装置の一構成例を示す機能ブロック図である。 図１９（ａ）、（ｂ）は、従来の間欠発振制御回路を有する半導体装置を備えたスイッチング電源装置における間欠復帰時の好ましい動作を説明するためのタイミングチャートである。 図２０（ａ）、（ｂ）は、従来の間欠発振制御回路を有する半導体装置を備えたスイッチング電源装置における間欠復帰時に問題になる動作を説明するためのタイミングチャートである。
　以下、本発明の実施の形態を示す半導体装置およびスイッチング電源装置について、図面を参照しながら具体的に説明する。
　（実施の形態１）
　本発明の実施の形態１のスイッチング電源装置を説明する。
　図１は、本実施の形態１の半導体装置１０１を備えたスイッチング電源装置１００の一構成例を示す回路図である。半導体装置１０１は、スイッチング電源装置１００の制御回路として機能する。以下、半導体装置１０１によって実現される制御回路を、半導体装置と同じ符号を用いて、制御回路１０１として参照する。
　図１において、トランス１は一次巻線１ａ、二次巻線１ｂ、及び補助巻線１ｃを有し、一次巻線１ａと二次巻線１ｂの極性は逆になっている。二次巻線１ｂから得られた交流電圧は、整流ダイオード７ａとコンデンサ７ｂとで構成される出力電圧生成部７にて出力直流電圧に変換され、負荷８へ供給される。スイッチング電源装置１００はフライバック型となっている。
　一次巻線１ａにはスイッチング素子２が接続されており、スイッチング素子２の制御電極であるゲートには、ゲートドライバ２４からＧａｔｅ信号が与えられることによりオンオフのスイッチング制御がなされる。
　制御回路１０１には、スイッチング素子２が含まれている。スイッチング素子２は、パワーＭＯＳＦＥＴなどによるスイッチング素子であり、制御回路１０１の他の部分と共に同一の半導体基板上に集積化されてもよい。また、制御回路１０１として機能する半導体装置は外部入出力端子として、ＤＲＡＩＮ端子、ＧＮＤ端子、ＶＣＣ端子、ＦＢ端子、及びＴＲ端子の５つの端子を有している。
　ＤＲＡＩＮ端子は、トランス１の一次巻線１ａとスイッチング素子２の接続点、つまりスイッチング素子２のドレインに接続される端子である。
　ＧＮＤ端子は、スイッチング素子２のソース、及び制御回路１０１のＧＮＤをグランド（接地）レベルと接続する端子であり、入力直流電圧Ｖｉｎの低電位側に接続されている。
　ＶＣＣ端子は、整流ダイオード４ａとコンデンサ４ｂとで構成される整流平滑回路４の出力と、制御回路１０１に内蔵されたレギュレータ９を接続する端子であり、スイッチング素子２のスイッチング動作により補助巻線１ｃに発生する交流電圧を整流平滑して生成された補助電源電圧を、制御回路１０１に供給するための端子である。
　ＦＢ端子は、出力電圧検出回路６から出力されるフィードバック信号（例えば、フォトトランジスタによる電流など）を制御回路１０１のフィードバック制御回路１２に供給するための端子である。
　ＴＲ端子は、スイッチング素子２がターンオフしてからトランス１の二次巻線１ｂに二次電流が流れなくなった後に発生するリンギング電圧を検出し、スイッチング素子２をターンオンさせるパルスを発生するボトム検出回路１７に、リンギング電圧の検出に用いられる入力電圧を供給するための端子であり、スイッチング素子２のスイッチング動作によりトランス１の補助巻線１ｃに誘起される電圧を、抵抗５ａと５ｂとによって構成される補助巻線電圧分圧回路５により分圧して得られた電圧が印加される。
　この補助巻線電圧分圧回路５は、ＴＲ端子への入力電圧を抑制し、また、抵抗５ａにより補助巻線１ｃの電圧がマイナスに振れた際に電流制限をかけ、制御回路１０１のラッチアップを防止するために設けられる。
　なお、ボトム検出回路１７から出力されるパルス信号であるＢｏｔｔｏｍ信号は、ターンオン制御回路２９を介して、ＴｕｒｎＯｎ信号としてＲＳフリップフロップ２２のセット入力Ｓに供給される。このＴｕｒｎＯｎ信号によりＲＳフリップフロップ２２の出力ＱはＨレベルとなり、ＮＡＮＤ回路２３の第１の入力にＨレベルが印加される。
　レギュレータ９は、スイッチング素子２のＤＲＡＩＮ端子、ＶＣＣ端子、起動停止回路１１および制御回路１０１の内部回路電圧源１０との間に接続されており、トランス１を介して入力直流電圧ＶｉｎがＤＲＡＩＮ端子に印加されると、ＤＲＡＩＮ端子からＶＣＣ端子を介して補助電源電圧ＶＣＣを出力する整流平滑回路４のコンデンサ４ｂに電流を供給し、補助電源電圧ＶＣＣを上昇させる。
　なお、ＶＣＣ端子電圧が起動電圧まで達すると、ＤＲＡＩＮ端子からＶＣＣ端子への電流供給はカットされ、内部回路への電流供給は補助電源電圧ＶＣＣを出力する整流平滑回路４のコンデンサ４ｂより行なわれる。また、ＶＣＣ端子電圧が停止電圧まで低下した場合は、起動前と同様に、ＤＲＡＩＮ端子からＶＣＣ端子へ電流供給がなされ、再びＶＣＣ端子電圧は上昇する。内部回路電圧源１０は、レギュレータ９により、一定電圧となるように制御されている。
　起動停止回路１１は、ＶＣＣ端子に印加される電圧をモニターしており、ＶＣＣ端子の電圧の大きさによって、スイッチング素子２の発振および停止を制御している。ＶＣＣ端子の電圧が起動電圧に達すると、ＮＡＮＤ回路２３の第２の入力にＨレベルの信号を印加し、ＶＣＣ端子の電圧が停止電圧まで低下すると、ＮＡＮＤ回路２３の第２の入力にＬレベルの信号を印加する。
　フィードバック制御回路１２は、出力電圧検出回路６から出力され制御回路１０１のＦＢ端子を介して印加されるフィードバック信号（例えば、ＦＢ端子から出力電圧検出回路６へ流出するＩＦＢ）に応じて、出力直流電圧Ｖｏｕｔを一定に安定させるようスイッチング素子２に流れる電流レベルを決定し、決定された制限レベルを表す電圧ＶＥＡＯを比較器１３のマイナス入力へ印加する。
　なお、フィードバック制御回路１２からの出力電圧ＶＥＡＯは、負荷が軽く出力電圧Ｖｏｕｔが上昇すると、スイッチング素子２に流れる電流を低下させ、また、負荷が重く出力電圧Ｖｏｕｔが低下すると、スイッチング素子２に流れる電流を上昇させる制御に用いられる。
　図２は、フィードバック制御回路１２の具体的な回路構成の一例を示す回路図である。
　フィードバック制御回路１２は、定電流源１２１および１２２、Ｐ型ＭＯＳＦＥＴ１２３および１２４、Ｎ型ＭＯＳＦＥＴ１２５、１２９、１２６および１２７、定電圧源１２８および１３２、抵抗１３３、ＮＰＮバイポーラトランジスタ１３１から構成される。
　Ｎ型ＭＯＳＦＥＴ１２７、抵抗１３３、ＮＰＮバイポーラトランジスタ１３１、定電圧源１３２は、Ｉ－Ｖコンバータ１３０を構成している。また、Ｐ型ＭＯＳＦＥＴ１２３と１２４の対、およびＮ型ＭＯＳＦＥＴ１２６と１２７の対は、それぞれカレントミラー回路となっている。
　なお、定電流源１２１および１２２はＦＢ端子がＧＮＤとショートした際に電流制限をかけるためのものである。ＦＢ端子から流出する電流ＩＦＢからＩ－Ｖコンバータ１３０により電圧変換される電圧ＶＥＡＯは、抵抗１３３に流れる電流によって決定され、式２に従い変化する。
Figure JPOXMLDOC01-appb-M000002
　ここで、
　　　　ＶＥＡＯ：Ｉ－Ｖコンバータの出力電圧
　　　　ＶＲ０：定電圧源１３２の定電圧値
　　　　Ｖｂｅ：ＮＰＮバイポーラトランジスタのＢＥ間電圧
　　　　Ｒ０：抵抗１３３の抵抗値
　　　　Ｉ０：抵抗１３３に流れる電流
　式２から、抵抗１３３に流れる電流Ｉ０が大きい程、変換電圧ＶＥＡＯが低下することがわかる。つまり、ＦＢ端子から流出する電流ＩＦＢが大きい程ＶＥＡＯが低下し、それに伴いスイッチング素子２に流れる電流が低下する。また、ＦＢ端子から流出する電流ＩＦＢが小さくなるとＶＥＡＯは上昇し、それに伴いスイッチング素子２に流れる電流は上昇する。
　出力電圧検出回路６からのフィードバック信号によって、つまり、ＦＢ端子から流出する電流ＩＦＢによって、スイッチング素子２に流れる電流は上記のように制御される。
　図３は、抵抗１３３に流れる電流、つまりはＦＢ端子電流ＩＦＢとスイッチング素子２に流れるドレイン電流の制限レベルＩＬＩＭＩＴとの関係を表したグラフである。図３及び図１を参照して、説明を続ける。
　スイッチング素子２の電流検出回路であるドレイン電流検出回路１４は、例えば、スイッチング素子２に流れるドレイン電流とスイッチング素子２のオン抵抗との積で決まるオン電圧を検出することにより、スイッチング素子２に流れるドレイン電流を検出する。そして、ドレイン電流の大きさに比例した電圧信号を比較器１３のプラス入力に印加する。比較器１３は、ドレイン電流検出回路１４の出力信号がフィードバック制御回路１２の出力電圧ＶＥＡＯと等しくなった時に、ＡＮＤ回路１６の第１の入力へＨレベルの信号を出力する。
　オン時ブランキングパルス発生回路１５は、ゲートドライバ２４から出力されるＧａｔｅ信号が、スイッチング素子２をオンさせるＨレベルになった後、一定のブランキング時間の間、ＡＮＤ回路１６の第２の入力へＬレベルのブランキング信号を出力することにより、スイッチング素子２自身の容量による容量性スパイク電流等の誤検出により、スイッチング素子２が誤ってターンオフされてしまわないようにしている。ブランキング解除後、オン時ブランキングパルス発生回路１５からＡＮＤ回路１６の第２の入力へＨレベルのブランキング信号が出力される。
　スイッチング素子２がターンオンした時からオン時ブランキングパルス発生回路１５によって設定されたブランキング時間が経過した後、かつ、フィードバック制御回路１２により決定された制限レベルＩＬＩＭＩＴの電流がスイッチング素子２に流れたとき、ＡＮＤ回路１６の入力信号は共にＨレベルとなるため、ＡＮＤ回路１６からの出力信号はＨレベルとなる。
　図４は、間欠発振制御回路１８の具体的な回路構成の一例を示す回路図である。
　間欠発振制御回路１８は、定電流源１８１および１８２、抵抗１８３、比較器１８４、ならびに、Ｐ型ＭＯＳＦＥＴ１８５から構成される。定電流源１８１および１８２はそれぞれＩ１およびＩ２の定電流を出力し、抵抗１８３は抵抗値Ｒ１を持つ。
　間欠発振制御回路１８は、フィードバック制御回路１２からの出力電圧ＶＥＡＯを比較器１８４の基準電圧ＶＲ１と比較し、比較結果をＥｎａｂｌｅ信号として出力する。比較器の基準電圧ＶＲ１は、次のようなヒステリシスを持っている。すなわち、ＶＥＡＯ＞ＶＲ１の場合、Ｅｎａｂｌｅ信号はＨレベルとなっているため、Ｐ型ＭＯＳＦＥＴ１８５はオフ状態であり、基準電圧ＶＲ１は、 
Figure JPOXMLDOC01-appb-M000003
となる。ＶＥＡＯ＜ＶＲ１の場合、Ｅｎａｂｌｅ信号はＬレベルとなっているため、Ｐ型ＭＯＳＦＥＴ１８５はオン状態となる。したがって、基準電圧ＶＲは、
Figure JPOXMLDOC01-appb-M000004
 となる。
　間欠発振制御回路１８は、上述のヒステリシスにしたがって、ＶＥＡＯが高い場合、つまり、出力負荷が重い時にはスイッチング動作可能状態を指示するＨレベルのＥｎａｂｌｅ信号を出力し、ＶＥＡＯが低い場合、つまり、出力負荷が軽い場合にスイッチング動作を停止することを指示するＬレベルのＥｎａｂｌｅ信号を出力する。
　再び図１を参照して説明を続ける。
　間欠発振制御回路１８は、Ｅｎａｂｌｅ信号をＡＮＤ回路２１の第２の入力およびボトム監視時間計時回路３２に印加する。ボトム監視時間計時回路３２は、Ｅｎａｂｌｅ信号の立ち上がりを起点としてボトム監視時間ｔを計時し、ボトム監視時間ｔの計時が完了した場合にパルス信号であるＵｐ信号をＯＲ回路２０に印加する。ＯＲ回路２０は、Ｂｏｔｔｏｍ信号およびＵｐ信号のうちの少なくともいずれか一方がＨレベルのときに、ＡＮＤ回路２１の第１の入力へＨレベルの信号を印加する。
　ボトム監視時間計時回路３２の具体的な回路構成例については、後述するスイッチング電源装置１００の動作説明の中で詳細に説明される。
　図５は、ボトム検出回路１７の具体的な回路構成の一例を示す回路図である。
　ボトム検出回路１７は、定電流源１７１および１７２、抵抗１７３、比較器１７４、Ｐ型ＭＯＳＦＥＴ１７５、およびパルス発生器１７６から構成される。パルス発生器１７６は、３つのインバータ回路およびＮＯＲ回路から構成される周知の構成により、入力信号の立ち下がりエッジにおいてワンショットパルスを出力する。定電流源１７１および１７２はそれぞれＩ３およびＩ４の定電流を出力し、抵抗１７３は抵抗値Ｒ２を持つ。
　ボトム検出回路１７のＴＲ端子には、スイッチング素子２のスイッチング動作によりトランス１の補助巻線１ｃに誘起される電圧を、抵抗５ａと５ｂとによって構成される補助巻線電圧分圧回路５により分圧して得られた電圧ＶＴＲが印加される。この電圧ＶＴＲは比較器１７４の基準電圧ＶＲ２と比較される。
　比較器１７４の基準電圧ＶＲ２は、次のようなヒステリシスを持っている。すなわち、ＴＲ端子の電圧をＶＴＲとして、ＶＴＲ＞ＶＲ２の場合、比較器１７４の出力信号はＨレベルとなっているため、パルス発生器１７６から出力されるＢｏｔｔｏｍ信号はＬレベルとなっている。また、このとき、Ｐ型ＭＯＳＦＥＴ１７５はオフ状態であり、基準電圧ＶＲ２は、 
Figure JPOXMLDOC01-appb-M000005
となる。ＶＴＲ＜ＶＲ２の場合、比較器１７４からの出力信号はＨレベルからＬレベルへと切り替わる。パルス発生器１７６は、比較器１７４からの出力信号の立ち下がりエッジにおいてワンショットパルスであるＢｏｔｔｏｍ信号を出力する。つまり、Ｂｏｔｔｏｍ信号は、ＴＲ端子の電圧ＶＴＲが基準電圧ＶＲ２よりも低くなったときに、ワンショットパルス信号として出力される。また、Ｐ型ＭＯＳＦＥＴ１７５はオン状態となるため、基準電圧ＶＲ２は、 
Figure JPOXMLDOC01-appb-M000006
 と変化する。
　スイッチング電源装置１００が起動を完了した状態になると、起動停止回路１１は、ＮＡＮＤ回路２３の第１の入力へＨレベルの信号を印加する。実際には、このとき起動パルスを出力するが、ここでは説明を省略する。なお、起動時は過負荷状態であるため、間欠発振制御回路１８よりＡＮＤ回路２１の第２の入力にはＨレベルの信号が印加されている。
　以降の動作としては、ボトム検出回路１７によりＯＲ回路２０およびＡＮＤ回路２１を介し、ＲＳフリップフロップ２２のセット入力ＳにはＨレベルのＴｕｒｎＯｎ信号が印加されるため、ＲＳフリップフロップ２２の出力ＱはＨレベルとなり、ＮＡＮＤ回路２３の第１の入力にもＨレベルの信号が印加される。このとき、ＮＡＮＤ回路２３の出力信号はＬレベルとなるため、ゲートドライバ２４の出力信号はＨレベルとなり、スイッチング素子２はターンオンする。
　スイッチング素子２のターンオン後、オン時ブランキング時間後にフィードバック制御回路１２により、出力電圧検出回路６からのフィードバック信号に応じた電流がスイッチング素子２に流れると、ＡＮＤ回路１６からのＨレベルの信号は、ＲＳフリップフロップ２２のリセット入力Ｒへ印加される。
　したがって、ＲＳフリップフロップ２２の出力ＱはＬレベルへと切り替り、ＮＡＮＤ回路２３の第１の入力がＬレベルとなるため、ゲートドライバ２４の出力信号はＬレベルとなり、スイッチング素子２はターンオフする。
　以上のような信号処理により、スイッチング素子２のスイッチング動作が行なわれる。
　なお、トランス１の二次巻線１ｂには、整流ダイオード７ａとコンデンサ７ｂで構成される出力電圧生成部７が接続されており、スイッチング素子２のスイッチング動作により二次巻線１ｂに誘起した交流電圧をこの出力電圧生成部７により整流平滑することによって出力直流電圧Ｖｏｕｔが生成され、出力直流電圧Ｖｏｕｔが負荷８に供給される。
　また、出力電圧検出回路６は、例えばＬＥＤおよびツェナーダイオード等で構成され、出力直流電圧Ｖｏｕｔの電圧レベルを検出し、出力直流電圧Ｖｏｕｔが所定の電圧に安定するように制御回路１０１がスイッチング素子２のスイッチング動作を制御するために必要なフィードバック信号を出力する。
　なお、スイッチング電源装置１００では、商用の交流電源が、ダイオードブリッジなどの整流器により整流されて、入力コンデンサにて平滑化されることにより、直流電圧Ｖｉｎとされて、電力変換用のトランス１の一次巻線１ａに与えられているものとする。
　以上のように構成された図１に示す制御回路１０１およびスイッチング電源装置１００の動作を説明する。
　商用電源からの交流電源は、ダイオードブリッジなどの整流器と入力コンデンサとにより、整流および平滑化されて、直流電圧Ｖｉｎに変換される。この直流入力電圧Ｖｉｎは、トランス１の一次巻線１ａを介して、ＤＲＡＩＮ端子に印加され、その結果、ＤＲＡＩＮ端子から制御回路１０１内のレギュレータ９を介して、ＶＣＣ端子に接続されているコンデンサ４ｂに起動用充電電流が流れる。この充電電流により制御回路１０１のＶＣＣ端子電圧が起動停止回路１１で設定された起動電圧に達すると、スイッチング素子２によるスイッチング動作の制御が開始される。
　起動中、図１には明記していないが、起動停止回路１１からの出力信号を基に起動パルスが発生し、スイッチング素子２がターンオンする。またこのとき、二次側の出力電圧Ｖｏｕｔは、起動時低いため、出力電圧検出回路６からのフィードバック信号はフィードバック制御回路１２には印加されない。したがって、フィードバック制御回路１２内のＩ－Ｖコンバータ１３０の出力電圧ＶＥＡＯは高く、比較器１３のマイナス入力の電圧は高く設定される。
　一旦、スイッチング素子２がターンオンすると、スイッチング素子２に電流が流れ、スイッチング素子２に流れる電流の大きさに応じた電圧が比較器１３のプラス入力に印加される。オン時ブランキングパルス発生回路１５によるブランキング時間後、ドレイン電流検出回路１４からの出力信号が比較器１３のマイナス入力に印加される電圧以上に上昇すると、ＡＮＤ回路１６の２つの入力には共にＨレベルの信号が印加されるため、ＡＮＤ回路１６はＲＳフリップフロップ２２のリセット入力ＲにＨレベルの信号を出力し、スイッチング素子２はターンオフする。
　スイッチング素子２のターンオフ後、スイッチング素子２のオン時にトランス１の一次巻線１ａで蓄えられたエネルギーが二次巻線１ｂに伝達される。その後、二次巻線１ｂに二次電流が流れなくなると、トランス１の一次巻線１ａによるインダクタンスＬとスイッチング素子２のＤＲＡＩＮ端子とソース端子間に接続される共振用のコンデンサ３１の容量値で決定される共振動作であるリンギングが開始される。
　このとき、ボトム検出回路１７は、トランス１の補助巻線１ｃの電圧が正から負に切り替るタイミングに基づいて、スイッチング素子２のドレイン電圧の低下、つまりリンギング電圧のボトムを検出する。これにより、ＲＳフリップフロップ２２のセット入力ＳにＴｕｒｎＯｎ信号が印加され、スイッチング素子２は再びターンオンする。
　なお、ＴＲ端子には図示しない移相コンデンサ等を接続することにより、ボトム検出回路１７によるＢｏｔｔｏｍ信号の出力タイミングを調整し、スイッチング素子２のＤＲＡＩＮの電圧が略零ボルトになったときにスイッチング素子２がターンオンされるようにするのが好ましい。
　以上のようなスイッチング動作が行われることにより、出力電圧Ｖｏｕｔが上昇していく。出力電圧Ｖｏｕｔが出力電圧検出回路６で設定された電圧以上になると、出力電圧検出回路６は、フィードバック信号として制御回路１０１のＦＢ端子から電流ＩＦＢを流出するよう制御する。電流ＩＦＢの大きさに応じて、フィードバック制御回路１２内のＩ－Ｖコンバータによる変換出力電圧ＶＥＡＯが低下するため、比較器１３のマイナス入力の電圧が低下し、そのため、スイッチング素子２に流れる電流は減少する。
　このようにして、スイッチング素子２のオンデューティは適切な状態に変化していく。つまり、スイッチング素子２のターンオンは、ボトム検出回路１７からのＢｏｔｔｏｍ信号により行なわれ、ターンオフはスイッチング素子２に流れる電流が、ＦＢ端子から流出する電流量により決定される電流レベルに達することにより行なわれる。
　すなわち、負荷８への電流供給が小さい軽負荷時には、スイッチング素子２に電流が流れる期間が短くなり、重負荷時には、スイッチング素子２に電流が流れる期間が長くなる。
　このように、制御回路１０１は、スイッチング電源装置の負荷８に供給される電力に応じて、スイッチング素子２に流れる電流を制御し、オンデューティを変化させるといった制御を行う。
　負荷８への電流供給が小さい軽負荷状態では、フィードバック制御回路１２内のＩ－Ｖコンバータ１３０の出力電圧ＶＥＡＯが間欠発振制御回路１８内の比較器１８４の基準電圧ＶＲ１よりも低下する。このとき、Ｅｎａｂｌｅ信号はスイッチング動作の実行を指示するＨレベルから、スイッチング動作の停止を指示するＬレベルへと切り替わる。
　ここで、ボトム監視時間計時回路３２の詳細な構成について説明する。
　図６は、ボトム監視時間計時回路３２の一構成例を示す回路図である。
　ボトム監視時間計時回路３２は、インバータ回路３２１、パルス発生器３２２、ＲＳフリップフロップ３２３、定電流源３２４、Ｐ型ＭＯＳＦＥＴ３２５、Ｎ型ＭＯＳＦＥＴ３２６、コンデンサ３２７、およびバッファ回路３２８から構成される。定電流源３２４はＩ５の定電流を出力し、コンデンサ３２７は容量値Ｃ１を持つ。
　スイッチング動作の実行中は、ＲＳフリップフロップ３２３のリセット入力には周期的にＧａｔｅ信号が印加され、ＲＳフリップフロップ３２３の￢Ｑ出力はＨレベルに保たれる。このとき、Ｎ型ＭＯＳＦＥＴ３２６がオン状態となることでコンデンサ３２７は放電され、バッファ回路３２８からＬレベルのＵｐ信号が出力される。
　ボトム監視時間計時回路３２に印加されるＥｎａｂｌｅ信号がＬレベルへと変化したとき、つまり、間欠停止信号が到来したとき、インバータ回路３２１の出力はＨレベルとなる。このとき、ＲＳフリップフロップ３２３のセット入力はＬレベルのままであるため、コンデンサ３２７の充電は開始されず、Ｕｐ信号はＬレベルから変化しない。
　ボトム監視時間計時回路３２に印加されるＥｎａｂｌｅ信号がＨレベルへと変化したとき、つまり、間欠復帰信号が到来したとき、インバータ回路３２１の出力はＬレベルとなる。パルス発生器３２２は、インバータ回路３２１の出力信号の立ち下がりエッジにおいて、ＲＳフリップフロップ３２３のセット入力へワンショットパルスを印加し、ＲＳフリップフロップ３２３の￢Ｑ出力はＬレベルになる。
　これにより、Ｐ型ＭＯＳＦＥＴ３２５がオンし、定電流源３２４によって、コンデンサ３２７へ電荷が蓄えられるため、コンデンサ３２７の高電位側の電圧は、定電流源３２４の電流値とコンデンサ３２７の容量値とで決まる時定数に応じた速さで上昇する。そして、コンデンサ３２７の高電位側の電圧が、バッファ回路３２８の閾値レベルまで上昇すると、ボトム監視時間計時回路３２から出力されるＵｐ信号はＨレベルへと変化する。
　ここで、間欠復帰信号の到来からＵｐ信号がＨレベルに変化するまでの時間がボトム監視時間に対応する。つまり、ボトム監視時間計時回路３２は、定電流源３２４の電流値とコンデンサ３２７の容量値とで決まる時定数によってボトム監視時間を計時する。
　なお、ＲＳフリップフロップ３２３のリセット入力Ｒには、スイッチング素子２のＧａｔｅ信号が印加されている。そのため、ボトム監視時間の計時中にスイッチング動作が再開された場合には、Ｇａｔｅ信号によってＲＳフリップフロップ３２３がリセットされ、Ｎ型ＭＯＳＦＥＴ３２６がオンすることでコンデンサ３２７の電荷は瞬時に放電され、ボトム監視時間の計時は中止される。この場合、ボトム監視時間計時回路３２から出力されるＵｐ信号はＬレベルに維持されたまま変化しない。
　Ｅｎａｂｌｅ信号がＨレベルに変化してからＵｐ信号がＨレベルに変化するまでの時間であるボトム監視時間ｔは、式７で表される。
Figure JPOXMLDOC01-appb-M000007
　ここで、
　　　　Ｃ１：コンデンサ３２７の容量値
　　　　Ｖｔｈ：バッファ回路３２８の閾値
　　　　Ｉ５：定電流源３２４に流れる電流値
　以上のように構成されたボトム監視時間計時回路３２の動作を、図７（ａ）、（ｂ）のタイミングチャートを用いて説明する。
　図７（ａ）のタイミングチャートでは、Ｅｎａｂｌｅ信号の立ち上がりからボトム監視時間ｔ内にＢｏｔｔｏｍ信号が到来した場合、図７（ｂ）のタイミングチャートでは、Ｅｎａｂｌｅ信号の立ち上がりからボトム監視時間ｔ内にＢｏｔｔｏｍ信号が到来しなかった場合について、それぞれ、スイッチング素子２のドレイン電圧ＤＲＡＩＮ、Ｅｎａｂｌｅ信号、Ｕｐ信号、Ｂｏｔｔｏｍ信号、およびＴｕｒｎＯｎ信号の波形が示されている。
　間欠発振の停止状態から負荷状態が重くなり、Ｅｎａｂｌｅ信号がＬレベルからＨレベルへと変化したとき、ボトム監視時間計時回路３２では、式７で表されるボトム監視時間ｔの計時が開始される。
　ここで、図７（ａ）に示される場合、つまり、式７で表されるボトム監視時間ｔの計時が完了するよりも先にボトム検出回路１７からＢｏｔｔｏｍ信号が出力された場合、図１のＯＲ回路２０には、ボトム検出回路１７からのＢｏｔｔｏｍ信号が印加されるため、ＡＮＤ回路２１を介して、ＲＳフリップフロップ２２のセット入力ＳにＴｕｒｎＯｎ信号が印加され、スイッチング素子２はターンオンする。
　つまり、間欠復帰する際、間欠復帰信号の到来からボトム監視時間ｔ内にＢｏｔｔｏｍ信号が到来した場合、スイッチング素子２はリンギング電圧のボトムでターンオンすることになる。この場合、ボトム監視時間計時回路３２から出力されるＵｐ信号はＬレベルに維持されたままで、Ｈレベルに変化することはない。
　また、図７（ｂ）に示される場合、つまり、式７で表されるボトム監視時間ｔが経過するまでにボトム検出回路１７からＢｏｔｔｏｍ信号が出力されなかった場合、ボトム監視時間計時回路３２は、ボトム監視時間ｔが経過したときにＵｐ信号をＨレベルへと変化させる。図１のＯＲ回路２０には、ボトム監視時間計時回路３２から出力されたＵｐ信号が印加されるため、ＡＮＤ回路２１を介して、ＲＳフリップフロップ２２のセット入力ＳにＴｕｒｎＯｎ信号が印加され、スイッチング素子２はターンオンする。このとき、Ｇａｔｅ信号によってＲＳフリップフロップ３２３がリセットされ、Ｎ型ＭＯＳＦＥＴ３２６がオンすることでコンデンサ３２７の電荷は瞬時に放電され、Ｕｐ信号はＬレベルに変化する。
　つまり、間欠復帰する際、間欠復帰信号の到来からボトム監視時間ｔ内にＢｏｔｔｏｍ信号が到来しない場合は、ボトム監視時間計時回路３２はボトム監視時間ｔが経過したときにＵｐ信号をＨレベルへと変化させるので、スイッチング素子２は強制的にターンオンされることになる。
　以上から、本実施の形態１では、Ｅｎａｂｌｅ信号がＬレベルからＨレベルへと変化したときを起点として、ボトム監視時間計時回路３２で計時されるボトム監視時間ｔ内にボトム検出回路１７にてスイッチング素子２のリンギング電圧のボトムが検出された場合は、そのタイミングでターンオンし、ボトム監視時間計時回路３２で計時されるボトム監視時間ｔ内にボトム検出回路１７にてスイッチング素子２のリンギング電圧のボトムが検出されなかった場合には、ボトム監視時間計時回路３２がボトム監視時間ｔの計時を完了したときにスイッチング素子２は強制的にターンオンすることになる。
　なお、ボトム監視時間計時回路３２は、スイッチング素子２のリンギングの１周期以上の長さのボトム監視時間ｔを計時することが好ましい。ボトム監視時間ｔをスイッチング素子２のリンギングの１周期以上の長さとすることで、間欠復帰する際、間欠発振制御回路１８のＥｎａｂｌｅ信号がＬレベルからＨレベルへと変化した後、スイッチング素子２のリンギングの１周期分の間に、ボトム検出回路１７によりリンギング電圧のボトムが検出されれば、スイッチング素子２は必ずボトム検出回路１７から印加されるＢｏｔｔｏｍ信号でターンオンすることになる。言い換えると、早すぎる強制ターンオンを行うことがなく、間欠復帰信号が到来したときに、スイッチング素子２のリンギングが続いている限りは、スイッチング素子２は必ずリンギング電圧のボトムでターンオンすることになる。
　このように制御することにより、スイッチング素子２の入出力間の容量によるロスを最も低減することが可能である。
　なお、制御回路１０１に端子を追加することで、ボトム監視時間ｔの計時に用いられるコンデンサを外付けできるようにし、ボトム監視時間ｔの調整範囲を広げてもかまわない。
　また、リンギングの１周期分の間にボトム検出回路１７によってスイッチング素子２のリンギング電圧のボトムが検出されなかった場合は、すでにスイッチング素子２のリンギングが消滅していることを意味する。この場合は、ボトム監視時間計時回路３２でボトム監視時間ｔの計時後にＵｐ信号を出力し、スイッチング素子２をターンオンさせ、スイッチング動作を再開させる。なお、スイッチング素子２のリンギングが消滅している場合は、スイッチング素子２の電圧は入力電圧Ｖｉｎと等しいため、スイッチング素子２は電圧Ｖｉｎにおいてターンオンすることになる。しかしながら、このようにスイッチング素子２の電圧のリンギングが消滅している状態は、間欠停止期間が非常に長い（つまり、間欠復帰の頻度が非常に少ない）場合に起こる状態であるため、スイッチング素子２のスイッチングによる容量ロスはロスの割合として無視できるほど小さい。
　（実施の形態２）
　次に、本発明の実施の形態２のスイッチング電源装置を説明する。
　図８は本実施の形態２の半導体装置２０１を備えたスイッチング電源装置２００の一構成例を示す回路図である。半導体装置２０１は、スイッチング電源装置２００の制御回路として機能する。以下、半導体装置２０１によって実現される制御回路を、半導体装置と同じ符号を用いて、制御回路２０１として参照する。
　実施の形態２の制御回路２０１では、実施の形態１の制御回路１０１と比較して、ボトム監視時間計時回路３３の内部にリンギング周期測定回路３４が追加されている。
　実施の形態１では、ボトム監視時間計時回路３２において、式７で表されるボトム監視時間ｔを計時したのに対し、実施の形態２では、リンギング周期測定回路３４でスイッチング動作の停止状態においてスイッチング素子２のリンギングの１周期の時間を測定し、測定された時間に対応する時間を、ボトム監視時間計時回路３３においてボトム監視時間として計時する。
　間欠復帰時にスイッチング素子２の入出力間の容量によるロスを低減するための基本的な考え方は、スイッチング電源装置２００においても、上述したスイッチング電源装置１００と同様であるため、以下では主な相違点のみを説明する。実施の形態１で説明した構成要素については、実施の形態１で用いた符号と同一の符号を付して、適宜説明を省略する。
　図９は、リンギング周期測定回路３４を含むボトム監視時間計時回路３３の具体的な回路構成の一例を示す回路図である。
　図９に示すボトム監視時間計時回路３３の動作について説明する。
　スイッチング動作の実行中は、間欠発振制御回路１８から印加されるＥｎａｂｌｅ信号はＨレベルに保たれているため、パルス発生器３３２を介してＲＳフリップフロップ３３３のリセット入力ＲにはＬレベルの信号が印加されている。また、スイッチング素子２をオン状態にするＨレベルのＧａｔｅ信号が周期的にＲＳフリップフロップ３３３のセット入力Ｓに印加されるため、ＲＳフリップフロップ３３３の出力ＱはＨレベルに保たれている。
　したがって、Ｎ型ＭＯＳＦＥＴ３３４はオン状態であり、コンデンサ３３７の高電位側の電圧Ｖｃは、定電圧源３３５の電圧である初期電圧Ｖｉｎｉｔに初期化されている。この状態で、比較器３３６は、プラス入力とマイナス入力とに同じ電圧が印加されることで、Ｌレベルの信号を出力するものとする。ボトム監視時間計時回路３３は、比較器３３６から出力される信号をＵｐ信号として出力する。
　ボトム監視時間計時回路３３に印加されるＥｎａｂｌｅ信号がＨレベルからＬレベルへと変化すると、パルス発生器３３２はＲＳフリップフロップ３３３のリセット入力ＲにＨレベルのパルス信号を印加する。これにより、ＲＳフリップフロップ３３３の出力ＱはＬレベルとなってＮ型ＭＯＳＦＥＴ３３４はオフ状態になる。また、Ｐ型ＭＯＳＦＥＴ３４６は、インバータ回路３３１を介してＨレベルのゲート信号を印加されてオフ状態になる。
　パルス発生器３３２からのパルス信号はＲＳフリップフロップ３４１のセット入力Ｓにも印加され、ＲＳフリップフロップ３４１の出力￢ＱはＬレベルとなる。これにより、Ｄフリップフロップ３４３のリセット入力ＲはＬレベルとなり、Ｄフリップフロップ３４３はリセット状態を解除され動作可能となる。
　この時点で、Ｄフリップフロップ３４３の出力ＱはＬレベルであるため、インバータ回路３３８を介してＰ型ＭＯＳＦＥＴ３４７にＨレベルのゲート信号が印加されると共に、パルス発生器３４５を介してＲＳフリップフロップ３４１のリセット入力ＲにはＬレベルの信号が印加される。
　間欠停止した後に、ボトム検出回路１７によりスイッチング素子２のリンギング電圧の最初のボトムが検出されるに応じて、Ｄフリップフロップ３４３のクロック入力ＣＫにはＢｏｔｔｏｍ信号が印加される。また、Ｄフリップフロップ３４３のクロック入力￢ＣＫには、インバータ３４２を介して￢Ｂｏｔｔｏｍ信号が印加される。このとき、Ｄフリップフロップ３４３の出力ＱはＬレベルからＨレベルへと切り替わり、インバータ回路３３８を介してＰ型ＭＯＳＦＥＴ３４７のゲート信号はＬレベルへと変化し、Ｐ型ＭＯＳＦＥＴ３４７はオン状態となる。したがって、定電流源３４４よりＰ型ＭＯＳＦＥＴ３４７を通って、コンデンサ３３７には一定の速さで電荷が蓄えられていく。
　次に、スイッチング素子２のリンギング電圧の２番目のボトムが検出されると、Ｄフリップフロップ３４３のクロック入力ＣＫ、￢ＣＫには再びＢｏｔｔｏｍ信号、￢Ｂｏｔｔｏｍ信号が印加されるため、Ｄフリップフロップ３４３の出力ＱはＨレベルからＬレベルへと切り替わる。したがって、インバータ回路３３８を介してＰ型ＭＯＳＦＥＴのゲート信号はＨレベルへと変化し、オフ状態となるため、定電流源３４４によるコンデンサ３３７への充電はカットされる。つまり、コンデンサ３３７の高電位側の電圧は、間欠発振制御回路１８から出力されるＥｎａｂｌｅ信号がＬに変化した後、ボトム検出回路１７によりスイッチング素子２のリンギング電圧の２番目のボトムが検出された時の電圧で保持される。
　また同時に、パルス発生器３４５からＲＳフリップフロップ３４１のリセット入力Ｒへパルス信号が出力されるため、ＲＳフリップフロップ３４１の出力￢ＱはＨレベルへと変化し、Ｄフリップフロップ３４３のセット入力ＳにはＨレベルの信号が印加され、Ｄフリップフロップ３４３はリセット状態に固定され動作しなくなる。
　上記のように、スイッチング素子２のリンギングの１周期の間、定電流源３４４からコンデンサ３３７へ充電し、コンデンサ３３７はリンギングの１周期の時間に応じた電圧を保持することになる。
　その後、ボトム監視時間計時回路３３に印加されるＥｎａｂｌｅ信号がＬレベルからＨレベルへと変化すると、Ｐ型ＭＯＳＦＥＴ３４６は、インバータ回路３３１を介してＬレベルのゲート信号を印加されてオン状態となるため、定電流源３４４の電流は、ミラー回路を構成しているＮ型ＭＯＳＦＥＴ３４８および３４９によって、コンデンサ３３７に蓄えられた電荷を一定の速度で引き抜くことになる。ここで、Ｎ型ＭＯＳＦＥＴ３４８と３４９のミラー比は１：１が望ましい。
　Ｅｎａｂｌｅ信号がＨレベルへと変化してから、コンデンサ３３７の電圧Ｖｃは徐々に低下していく。そして、コンデンサ３３７の電圧Ｖｃが、充電が開始されたときの初期電圧である定電圧源３３５の電圧を下回ったとき、比較器３３６の出力はＨレベルに変化する。このようにして、ボトム監視時間計時回路３３は、スイッチング素子２のリンギングの１周期の時間に対応する時間を、ボトム監視時間として計時する。
　ボトム監視時間計時回路３３の全体的な動作について、図１０（ａ）、（ｂ）に示すタイミングチャートを用いてさらに説明を続ける。
　図１０（ａ）、（ｂ）には、実施の形態１を説明するタイミングチャートの図７（ａ）、（ｂ）に対して、リンギング周期測定回路３４内のコンデンサ３３７の高電位側の電圧Ｖｃが追加されている。図１０（ａ）のタイミングチャートは、Ｅｎａｂｌｅ信号の立ち上がりからスイッチング素子２のリンギングの１周期の時間内にＢｏｔｔｏｍ信号が到来した場合、図１０（ｂ）のタイミングチャートは、Ｅｎａｂｌｅ信号の立ち上がりからスイッチング素子２のリンギングの１周期の時間内にＢｏｔｔｏｍ信号が到来しなかった場合を示している。
　間欠発振の停止状態から負荷状態が重くなり、間欠発振制御回路１８から出力されるＥｎａｂｌｅ信号がＬレベルからＨレベルへと変化したとき、リンギング周期測定回路３４では、間欠停止中にリンギング周期測定回路３４内のコンデンサ３３７に充電された電荷が一定の割合で引き抜かれコンデンサ３３７の電圧Ｖｃは徐々に低下していく。
　ここで、図１０（ａ）に示されるように、コンデンサ３３７の電圧Ｖｃが初期電圧Ｖｉｎｉｔ（つまり、定電圧源３３５の電圧）以下に低下する前にボトム検出回路１７からＢｏｔｔｏｍ信号が印加された場合、図８のＯＲ回路２０には、ボトム検出回路１７からＢｏｔｔｏｍ信号が印加されるため、ＡＮＤ回路２１を介して、ＲＳフリップフロップ２２のセット入力ＳにＴｕｒｎＯｎ信号が印加され、スイッチング素子２はターンオンする。
　つまり、間欠復帰する際、リンギング周期測定回路３４で計測されたスイッチング素子２のリンギングの１周期時間ｔ内に、ボトム検出回路１７によりスイッチング素子２のリンギング電圧のボトムが検出された場合、間欠復帰時のスイッチング素子２はリンギング電圧のボトムでターンオンすることになる。これはボトム監視時間の計時が中止される動作であり、この動作においてボトム監視時間計時回路３３から出力されるＵｐ信号は、Ｌレベルに維持されたままで、Ｈレベルに変化することはない。
　また、図１０（ｂ）に示されるように、コンデンサ３３７の電圧Ｖｃが初期電圧Ｖｉｎｉｔを下回るまで、ボトム検出回路１７からＢｏｔｔｏｍ信号が印加されない場合、比較器３３６の出力信号であるＵｐ信号はＨレベルとなる。
　このとき、図８のＯＲ回路２０には、ボトム監視時間計時回路３３からＵｐ信号が印加されるため、ＡＮＤ回路２１を介して、ＲＳフリップフロップ２２のセット入力ＳにＴｕｒｎＯｎ信号が印加され、スイッチング素子２はターンオンする。つまり、間欠復帰する際、リンギング周期測定回路３４により計測されたスイッチング素子２のリンギングの１周期時間ｔ内にボトム検出回路１７からの信号が出力されない場合は、スイッチング素子２のリンギングの１周期時間ｔ後にスイッチング素子２は強制的にターンオンすることになる。
　スイッチング素子２がターンオンするとき、図９で示されるボトム監視時間計時回路３３のＲＳフリップフロップ３３３のセット入力Ｓには、ＨレベルのＧａｔｅ信号が印加され、Ｎ型ＭＯＳＦＥＴ３３４は、ＲＳフリップフロップ３３３の出力ＱからＨレベルのゲート信号が印加されてオン状態となり、コンデンサ３３７の高電位側の電圧Ｖｃは、定電圧源３３５の電圧である初期電圧Ｖｉｎｉｔに初期化されることになる。
　以上から、実施の形態２では、スイッチング動作が停止しているときに、リンギング周期測定回路３４により、スイッチング素子２のリンギングの１周期を計測することにより、実施の形態１よりも適応範囲が広がることになる。つまり、実施の形態１では、ボトム監視時間ｔを固定的に設けているため、あらゆる電源仕様に対して最適な時間設定が困難であるのに対し、実施の形態２では、電源仕様や周囲温度など、装置の運用環境が変わったとしても、スイッチング素子２のリンギングの１周期分をモニターし、ボトム監視時間ｔをスイッチング素子２のリンギングの１周期時間に追従させることができるため、あらゆる運用環境に適応が可能である。
　さらに、本実施の形態２では、実施の形態１と比べて、リンギング周期への追従性があることから、出力負荷の急変時の高い応答性や、小さい出力リップルといった優れた電源特性を得ることができる。
　（実施の形態３）
　本発明の実施の形態３のスイッチング電源装置を説明する。
　図１１は実施の形態３の半導体装置を備えたスイッチング電源装置３００の一構成例を示す回路図である。半導体装置３０１は、スイッチング電源装置３００の制御回路として機能する。以下、半導体装置３０１によって実現される制御回路を、半導体装置と同じ符号を用いて、制御回路３０１として参照する。
　実施の形態３の制御回路３０１は、実施の形態１の制御回路１０１と比較して、発振回路２６が追加され、ボトム監視時間計時回路３５が変更されている。
　なお、実施の形態１および２のスイッチング電源装置１００およびスイッチング電源装置２００は、スイッチング素子２がリンギングのボトムでターンオンする擬似共振制御に適応するのに対し、実施の形態３のスイッチング電源装置３００は、ＰＷＭ制御に適応することを想定している。
　間欠復帰時にスイッチング素子２の入出力間の容量によるロスを低減するための基本的な考え方は、スイッチング電源装置３００においても、上述のスイッチング電源装置１００およびスイッチング電源装置２００と同様であるため、以下では主な相違点のみを説明する。実施の形態１または実施の形態２で説明した構成要素については、実施の形態１または実施の形態２で用いた符号と同一の符号を付して、適宜説明を省略する。
　図１２は、図１１におけるボトム監視時間計時回路３５の具体的な回路構成の一例を示す回路図である。ボトム監視時間計時回路３５は、図６で示されるボトム監視時間計時回路３２と比べて、ＡＮＤ回路３５１およびＯＲ回路３５２が追加され、ボトム監視時間の計時中に到来したＢｏｔｔｏｍ信号を、Ｕｐ信号として出力する構成となっている。
　図１３は、発振回路２６の具体的な回路構成の一例を示す回路図である。
　図１３に示す発振回路２６の動作について説明する。
　間欠発振制御回路１８から印加されるＥｎａｂｌｅ信号がＨレベル、つまり、スイッチング動作の実行中は、インバータ回路２６１を介してＲＳフリップフロップ２６２のセット入力ＳにはＬレベルの信号が印加されている。一方、ＲＳフリップフロップ２６２のリセット入力ＲにはＧａｔｅ信号が印加されるため、ＲＳフリップフロップ２６２の出力ＱはＬレベルに保たれている。このとき、Ｎ型ＭＯＳＦＥＴ２６３は、Ｌレベルのゲート信号が印加されるため、オフ状態となっている。
　比較器２７４の出力信号がＬレベルである状態を仮定すると、Ｐ型ＭＯＳＦＥＴ２６９、２７５はいずれも、Ｌレベルのゲート信号を印加されてオン状態となる。なお、パルス発生器２７６から出力されるＣｌｏｃｋ信号はＬレベルとなっている。
　また、Ｐ型ＭＯＳＦＥＴ２６８は、インバータ回路２７２を介してＨレベルのゲート信号を印加され、オフ状態となる。このとき、定電流源２６５による定電流Ｉ７はＰ型ＭＯＳＦＥＴ２６９を通って、コンデンサ２６４に充電されて、コンデンサ２６４の高電位側の電圧Ｖｂは上昇する。また、定電流源２６６および２６７の定電流値をＩ８およびＩ９、そして、抵抗２７３の抵抗値をＲとすると、比較器２７４の基準電圧Ｖａは、Ｒ×Ｉ８からＲ×（Ｉ８＋Ｉ９）へ変更される。コンデンサ２６４の高電位側の電圧Ｖｂが比較器２７３の基準電圧Ｖａまで上昇すると、比較器２７４の出力はＬレベルからＨレベルへと変化し、それに伴い、Ｐ型ＭＯＳＦＥＴ２７５、２６９は、Ｈレベルのゲート信号を印加されてオフ状態となる。
　一方、Ｐ型ＭＯＳＦＥＴ２６８は、インバータ回路２７２を介してＬレベルのゲート信号を印加されてオン状態となる。このとき、定電流源２６５からの定電流Ｉ７はＰ型ＭＯＳＦＥＴ２６８を通ってＮ型ＭＯＳＦＥＴ２７０に流れ、ミラー回路を構成しているＮ型ＭＯＳＦＥＴ２７１に定電流が流れることになる。つまり、Ｎ型ＭＯＳＦＥＴ２７１によってコンデンサ２６４より一定の速さで電荷が引き抜かれ、コンデンサ２６４の高電位側の電圧Ｖｂは低下する。また同時に、比較器２７４の基準電圧Ｖａは、Ｒ×（Ｉ８＋Ｉ９）からＲ×Ｉ８に変更される。コンデンサ２６４の高電位側の電圧Ｖｂが比較器２７４の基準電圧Ｖａ以下に低下すると、比較器２７４の出力はＨレベルからＬレベルへと変化し、パルス発生器２７６を介してパルス信号であるＣｌｏｃｋ信号が出力される。
　以上のように、コンデンサ２６４の高電位側の電圧Ｖｂは三角波となり、比較器２７４の出力信号がＨレベルからＬレベルへと切り替わるタイミングで、パルス発生器２７６によりＣｌｏｃｋ信号が出力される。スイッチング動作の実行中は、このようにして、一定の周期で、発振回路２６よりＣｌｏｃｋ信号が出力される。
　次に、間欠発振制御回路１８から印加されるＥｎａｂｌｅ信号がＬレベル、つまり、スイッチング動作の停止状態となった時、インバータ回路２６１を介してＲＳフリップフロップ２６２のセット入力Ｓには、Ｈレベルの信号が印加される。したがって、ＲＳフリップフロップ２６２の出力ＱはＨレベルとなり、Ｎ型ＭＯＳＦＥＴ２６３はオン状態となり、コンデンサ２６４の高電位側の電圧ＶｂはＧＮＤレベルに固定される。
　このように構成されたスイッチング電源装置３００において、間欠発振制御回路１８から出力されるＥｎａｂｌｅ信号がＬレベルからＨレベルへと変化した場合の動作について、図１４のタイミングチャートを用いて説明する。
　図１４には、電圧Ｖｂ、Ｃｌｏｃｋ信号、Ｅｎａｂｌｅ信号、Ｇａｔｅ信号、図１１のＲＳフリップフロップ２２のリセット入力Ｒに印加されるＲｅｓｅｔ信号、Ｕｐ信号、およびＴｕｒｎＯｎ信号の波形の一例が示されている。
　Ｅｎａｂｌｅ信号がＨレベルである時、Ｃｌｏｃｋ信号がＴｕｒｎＯｎ信号としてＲＳフリップフロップ２２のセット入力Ｓに印加され、Ｇａｔｅ信号が出力される。Ｅｎａｂｌｅ信号がＬレベルへと変化した場合、発振回路２６内のコンデンサ２６４の電圧ＶｂはＧＮＤレベルとなる。
　スイッチング動作の停止状態において、出力の負荷状態が重くなり、間欠発振制御回路１８から出力されるＥｎａｂｌｅ信号がＬレベルからＨレベルへと変化すると、ボトム監視時間計時回路３５では、Ｅｎａｂｌｅ信号の立ち上がりを起点としてボトム監視時間ｔを計時し、ボトム監視時間ｔの計時が完了したときに、ＯＲ回路３５２を介してＨレベルのＵｐ信号を出力する。
　また、ＯＲ回路３５２には、ボトム検出回路１７からのＢｏｔｔｏｍ信号がＡＮＤ回路３５１を介して印加されるため、ボトム監視時間計時回路３５にてボトム監視時間ｔの計時が完了するよりも先にＢｏｔｔｏｍ信号が印加された場合は、Ｂｏｔｔｏｍ信号がＯＲ回路３５２を介してＵｐ信号として出力される。
　ボトム監視時間計時回路３５よりＨレベルのＵｐ信号が出力されると、図１１において、ＯＲ回路２０およびＡＮＤ回路２１を介して、ＲＳフリップフロップ２２のセット入力ＳにＴｕｒｎＯｎ信号が印加され、スイッチング素子２はターンオンする。
　このとき、ボトム監視時間計時回路３５内のＲＳフリップフロップ３２３のリセット入力ＲにＧａｔｅ信号が印加され、ＲＳフリップフロップ３２３の出力ＱであるＵｐ信号はＬレベルへと切り替わる。
　また、発振回路２６内のＲＳフリップフロップ２６２のリセット入力ＲへもＧａｔｅ信号が印加される。したがって、ＲＳフリップフロップ２６２の出力ＱはＬレベルへと変化し、Ｎ型ＭＯＳＦＥＴ２６３はオフ状態へと切り替わる。同時に定電流源２６５の定電流Ｉ７は、Ｐ型ＭＯＳＦＥＴ２６９を通ってコンデンサ２６４に充電され、コンデンサ２６４の高電圧側の電圧Ｖｂは上昇する。このようにしてスイッチング動作が再開される。
　図１５（ａ）、（ｂ）は、スイッチング素子２のドレイン電圧の波形を含めたタイミングチャートであり、図７（ａ）、（ｂ）のタイミングチャート同様、間欠復帰の際に、式７で表されるボトム監視時間内にＢｏｔｔｏｍ信号が到来した場合（図１５（ａ））と、ボトム監視時間内にＢｏｔｔｏｍ信号が到来しなかった場合（図１５（ｂ））とを示している。
　図１５（ａ）に示されるように、式７で表されるボトム監視時間ｔ内にボトム検出回路１７からＢｏｔｔｏｍ信号が到来した場合、図１２のＯＲ回路３５２には、ボトム検出回路１７からのＢｏｔｔｏｍ信号が印加され、Ｕｐ信号として出力されることで、スイッチング素子２はターンオンする。
　つまり、間欠復帰する際、ボトム監視時間計時回路３５で計時されるボトム監視時間ｔ内に、ボトム検出回路１７によりリンギング電圧のボトムが検出された場合、スイッチング素子２は検出されたリンギング電圧のボトムでターンオンすることになる。
　また、図１５（ｂ）に示されるように、式７で表されるボトム監視時間ｔ内にボトム検出回路１７からＢｏｔｔｏｍ信号が到来しなかった場合、ボトム監視時間計時回路３５でボトム監視時間の計時が完了したときにバッファ回路３２８の出力がＨレベルとなり、ＯＲ回路３５２を介してＨレベルのＵｐ信号が出力されることで、スイッチング素子２はターンオンする。
　つまり、間欠復帰する際、ボトム監視時間計時回路３５で計時されるボトム監視時間ｔ内にボトム検出回路１７からＢｏｔｔｏｍ信号が到来しない場合は、ボトム監視時間計時回路３５で設定された時間ｔ後にスイッチング素子２は強制的にターンオンすることになる。
　以上から、本実施の形態３では、実施の形態１と同様に、ＰＷＭ制御の場合においても、Ｅｎａｂｌｅ信号がＬレベルからＨレベルへと変化したときに、ボトム監視時間計時回路３５で計時されるボトム監視時間ｔ内にボトム検出回路１７によるスイッチング素子２のリンギング電圧のボトムが検出された場合は、そのタイミングでターンオンし、ボトム監視時間計時回路３５で計時されるボトム監視時間ｔ内にボトム検出回路１７によるスイッチング素子２のリンギング電圧のボトムが検出されなかった場合には、ボトム監視時間計時回路３５で計時されるボトム監視時間ｔ後にスイッチング素子２は強制的にターンオンするよう制御される。
　なお、実施の形態２と組み合わせて、間欠復帰時にボトム検出回路１７によるスイッチング素子２のボトム検出のための時間を、リンギング周期測定回路３４を用いて、スイッチング素子２のリンギングの１周期分の時間としても構わない。
　さらに、本実施の形態２では、ＰＷＭ制御について説明したが、ＰＦＭ制御や二次デューティー制御といったスイッチング電源の制御方式に対しても有効である。
　本発明のスイッチング電源装置および半導体装置は、ＡＣ－ＤＣコンバータやＤＣ－ＤＣコンバータなどのスイッチング電源装置等に有効に用いられる。
　１　　トランス
　１ａ　　一次巻線
　１ｂ　　二次巻線
　１ｃ　　補助巻線
　２　　スイッチング素子
　４　　整流平滑回路
　４ａ、７ａ　　整流ダイオード
　４ｂ、７ｂ、３１、２６４、３２７、３３７　　コンデンサ
　５　　補助巻線電圧分圧回路
　５ａ、５ｂ、１３３、１７３、１８３、２７３　　抵抗
　６　　出力電圧検出回路
　７　　出力電圧生成部
　８　　負荷
　９　　レギュレータ
　１０　　内部回路電圧源
　１１　　起動停止回路
　１２　　フィードバック制御回路
　１３、１７４、１８４、２７４、３３６　　比較器
　１４　　ドレイン電流検出回路
　１５　　オン時ブランキングパルス発生回路
　１６、２１、３５１　　ＡＮＤ回路
　１７　　ボトム検出回路
　１８　　間欠発振制御回路
　２０、３５２　　ＯＲ回路
　２２、２６２、３２３、３３３、３４１　　ＲＳフリップフロップ
　２３　　ＮＡＮＤ回路
　２４　　ゲートドライバ
　２６　　発振回路
　１２１、１２２、１７１、１７２、１８１、１８２、２６５、２６６、２６７、３２４、３４４　　定電流源
　２９　　ターンオン制御回路
　３２、３３、３５　　ボトム監視時間計時回路
　３４　　リンギング周期測定回路
　９１、９２、　　間欠復帰回路
　１００、２００、３００、９００、９１０　　スイッチング電源装置
　１０１、２０１、３０１、９０１、９１１　　制御回路（半導体装置）
　１２３、１２４、１７５、１８５、２６８、２６９、２７５、３２５、３４６、３４７　　Ｐ型ＭＯＳＦＥＴ
　１２５、１２６、１２７、１２９、２６３、２７０、２７１、３２６、３３４、３４８、３４９　　Ｎ型ＭＯＳＦＥＴ
　１２８、１３２、３３５　　定電圧源
　１３０　　Ｉ－Ｖコンバータ
　１３１　　ＮＰＮバイポーラトランジスタ
　１７６、２７６、３２２、３３２、３４５　　パルス発生器
　２６１、２７２、３２１、３３１、３３８、３４２　　インバータ回路
　３２８　　バッファ回路
　３４３　　Ｄフリップフロップ

Claims (14)

  1. 　スイッチング素子を用いて入力直流電圧を供給および遮断するスイッチング動作を間欠的に行うことにより前記入力直流電圧を調整された出力直流電圧に変換するスイッチング電源を制御するための半導体装置であって、
    　前記スイッチング動作の実行および停止を交互に指示する間欠発振制御回路と、
    　前記スイッチング素子がオフ状態にあるときに前記スイッチング素子に発生するリンギング電圧の極小点であるボトムを検出するボトム検出回路と、
    　前記間欠発振制御回路から前記スイッチング動作の実行が指示された時点を起点として、前記リンギング電圧のボトムが監視されるべき期間の長さであるボトム監視時間を計時するボトム監視時間計時回路と、
    　前記ボトム監視時間の計時中は、前記ボトム検出回路にて前記リンギング電圧のボトムが検出されるに応じてのみ、前記スイッチング素子をターンオンさせるターンオン制御回路と
    　を備える半導体装置。
  2. 　前記ボトム監視時間計時回路は、前記ボトム監視時間として前記リンギング電圧の１周期以上の長さを計時する
    　請求項１に記載の半導体装置。
  3. 　前記ターンオン制御回路は、前記ボトム監視時間の計時が完了したときに、前記リンギング電圧のボトムとは無関係に、前記スイッチング素子をターンオンさせる
    　請求項１および請求項２に記載の半導体装置。
  4. 　前記ボトム監視時間計時回路は、前記ボトム監視時間の計時中に前記スイッチング素子のゲート信号がオンレベルになるに応じて前記ボトム監視時間の計時を中止する
    　請求項１から請求項３のいずれか１項に記載の半導体装置。
  5. 　前記ボトム監視時間計時回路は、定電流源とコンデンサとを有し、前記定電流源の電流値と前記コンデンサの容量値とで決まる時定数により前記ボトム監視時間を計時する
    　請求項１から請求項４のいずれか１項に記載の半導体装置。
  6. 　前記ボトム監視時間計時回路は、前記間欠発振制御回路から前記スイッチング動作の停止が指示された後、前記ボトム検出回路で検出される前記リンギング電圧の最初のボトムから２番目のボトムまでの時間をリンギング周期として測定するリンギング周期測定回路を有し、
    　前記ボトム監視時間計時回路は、前記測定されたリンギング周期に対応する長さの時間を前記ボトム監視時間として計時する
    　請求項１に記載の半導体装置。
  7. 　前記リンギング周期測定回路は、定電流源とコンデンサとを有し、前記ボトム検出回路で前記最初のボトムが検出されるに応じて前記定電流源にて生成される電流で前記コンデンサの充電を開始し、前記ボトム検出回路で前記２番目のボトムが検出されるに応じて前記コンデンサの充電を停止する
    　請求項６に記載の半導体装置。
  8. 　前記ボトム監視時間計時回路は、前記間欠発振制御回路から前記スイッチング動作の実行が指示されるに応じて前記定電流源にて生成される電流で前記コンデンサの放電を開始し、前記コンデンサの電圧が、前記リンギング周期測定回路による充電開始時の電圧以下に低下したときに前記ボトム監視時間の計時を完了する
    　請求項７に記載の半導体装置。
  9. 　前記ボトム監視時間計時回路は、前記間欠発振制御回路から前記スイッチング動作の実行が指示された後、前記スイッチング素子のゲート信号がオンレベルになるに応じて、前記コンデンサを前記リンギング周期測定回路による充電開始時の電圧である初期電圧に初期化する
    　請求項６から請求項８のいずれか１項に記載の半導体装置。
  10. 　前記半導体装置は、さらに、
    　前記リンギング電圧のボトムとは無関係に発振動作を行うことによって、前記スイッチング素子がターンオンまたはターンオフすべき時点を指示する発振回路を備え、
    　前記発振回路は、前記間欠発振制御回路からスイッチング動作の停止が指示されるに応じて前記発振動作を停止し、前記間欠発振制御回路からスイッチング動作の実行が指示された後、前記スイッチング素子のゲート信号がオンレベルになるに応じて、前記発振動作を再開する
    　請求項１に記載の半導体装置。
  11. 　前記半導体装置は、前記スイッチング素子を含み、
    　前記スイッチング素子を含む前記半導体装置は、１つの半導体基板上に形成されている
    　請求項１から請求項１０のいずれか１項に記載の半導体装置。
  12. 　請求項１から請求項１１のいずれか１項に記載の半導体装置と、
    　前記入力直流電圧を前記スイッチング素子にてスイッチングすることにより生成された入力交流電圧を出力交流電圧に変換する変換器と、
    　前記出力交流電圧を前記出力直流電圧に変換する平滑回路と
    　を備えるスイッチング電源装置。
  13. 　スイッチング素子を用いて入力直流電圧を供給および遮断するスイッチング動作を間欠的に行うことにより前記入力直流電圧を調整された出力直流電圧に変換するスイッチング電源を制御するための制御方法であって、
    　前記スイッチング動作の実行および停止を交互に指示する間欠発振制御ステップと、
    　前記スイッチング素子がオフ状態にあるときに前記スイッチング素子に発生するリンギング電圧の極小点であるボトムを検出するボトム検出ステップと、
    　前記間欠発振制御ステップにて前記スイッチング動作の実行が指示された時点を起点として、前記リンギング電圧のボトムが監視されるべき期間の長さであるボトム監視時間を計時するボトム監視時間計時ステップと、
    　前記ボトム監視時間の計時中は、前記ボトム検出ステップにて前記リンギング電圧のボトムが検出されるに応じてのみ、前記スイッチング素子をターンオンさせるターンオン制御ステップと
    　を含む制御方法。
  14. 　さらに、前記ボトム監視時間の計時が完了したときに、前記リンギング電圧のボトムとは無関係に、前記スイッチング素子をターンオンさせる強制ターンオン制御ステップを含む
    　請求項１３に記載の制御方法。
PCT/JP2010/003962 2010-06-15 2010-06-15 スイッチング電源装置および半導体装置 WO2011158284A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/696,037 US9030849B2 (en) 2010-06-15 2010-06-15 Switching power supply device and semiconductor device
JP2012520155A JP5485390B2 (ja) 2010-06-15 2010-06-15 スイッチング電源装置および半導体装置
PCT/JP2010/003962 WO2011158284A1 (ja) 2010-06-15 2010-06-15 スイッチング電源装置および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/003962 WO2011158284A1 (ja) 2010-06-15 2010-06-15 スイッチング電源装置および半導体装置

Publications (1)

Publication Number Publication Date
WO2011158284A1 true WO2011158284A1 (ja) 2011-12-22

Family

ID=45347718

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/003962 WO2011158284A1 (ja) 2010-06-15 2010-06-15 スイッチング電源装置および半導体装置

Country Status (3)

Country Link
US (1) US9030849B2 (ja)
JP (1) JP5485390B2 (ja)
WO (1) WO2011158284A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014057401A (ja) * 2012-09-11 2014-03-27 Rohm Co Ltd Ｄｃ／ｄｃコンバータおよびその制御回路、制御方法、それを用いた電源装置、電源アダプタおよび電子機器
JP2014068520A (ja) * 2012-09-26 2014-04-17 Phihong Technology Co Ltd 部分共振モードおよび電流連続モードを備えたコントローラおよびその動作方法
US20140328090A1 (en) * 2011-11-28 2014-11-06 Panasonic Corporation Switching power supply apparatus and semiconductor device
JP2016082818A (ja) * 2014-10-21 2016-05-16 ローム株式会社 スイッチングコンバータおよびその制御回路、電流検出方法、ａｃ／ｄｃコンバータ、電源アダプタおよび電子機器
WO2018043227A1 (ja) * 2016-08-30 2018-03-08 パナソニックＩｐマネジメント株式会社 スイッチング電源装置および半導体装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5845452B2 (ja) * 2011-04-14 2016-01-20 パナソニックＩｐマネジメント株式会社 半導体装置及びスイッチング電源装置
EP2525486B1 (de) * 2011-05-16 2018-10-17 Siemens Aktiengesellschaft Verfahren zum Betrieb einer Antriebssteuerungseinrichtung und nach dem Verfahren arbeitende Antriebssteuerungseinrichtung
JP6018829B2 (ja) * 2012-07-27 2016-11-02 ローム株式会社 電力供給装置、電力供給システム及び電力供給方法
JP6015421B2 (ja) * 2012-12-20 2016-10-26 富士電機株式会社 擬似共振スイッチング電源装置
US9461546B2 (en) * 2013-02-08 2016-10-04 Advanced Charging Technologies, LLC Power device and method for delivering power to electronic devices
KR102134043B1 (ko) * 2013-10-31 2020-07-14 솔루엠 (허페이) 세미컨덕터 씨오., 엘티디. 발광 다이오드 구동 장치
JP6272679B2 (ja) * 2013-11-22 2018-01-31 ローム株式会社 電源制御回路、電源装置および電子機器
US9525353B2 (en) * 2014-09-19 2016-12-20 Sanken Electric Co., Ltd. Switching power-supply device for performing control of output voltage switching operation
US9712045B2 (en) * 2014-11-17 2017-07-18 Infineon Technologies Austria Ag System and method for a startup cell circuit
US10033280B2 (en) * 2014-12-19 2018-07-24 Sony Corporation Voltage conversion circuit, electronic device, and method of controlling voltage conversion circuit
US9559597B2 (en) * 2015-02-27 2017-01-31 Dialog Semiconductor Inc. Detecting open connection of auxiliary winding in a switching mode power supply
US10008947B2 (en) * 2015-07-31 2018-06-26 Texas Instruments Incorporated Flyback converter with secondary side regulation
WO2018043228A1 (ja) * 2016-08-30 2018-03-08 パナソニックＩｐマネジメント株式会社 スイッチング電源装置および半導体装置
US10944330B1 (en) * 2019-12-19 2021-03-09 Cypress Semiconductor Corporation Self-biased gate driver architecture
CN112332676B (zh) * 2020-11-09 2022-02-18 成都芯源系统有限公司 隔离式开关变换器及其控制方法和控制电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005287261A (ja) * 2004-03-31 2005-10-13 Matsushita Electric Ind Co Ltd スイッチング電源制御用半導体装置
JP2006136034A (ja) * 2004-11-02 2006-05-25 Matsushita Electric Ind Co Ltd スイッチング電源制御用半導体装置およびそれを用いたスイッチング電源装置
JP2007174890A (ja) * 2005-11-28 2007-07-05 Matsushita Electric Ind Co Ltd スイッチング電源装置とそれに使用される半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE130147T1 (de) * 1988-10-11 1995-11-15 Kommunikations Elektronik Verfahren zur übertragung von daten.
JP3391774B2 (ja) * 2000-10-20 2003-03-31 Ｓｍｋ株式会社 間欠動作型スイッチング電源回路
JP4122721B2 (ja) * 2001-04-09 2008-07-23 サンケン電気株式会社 スイッチング電源
JP4029853B2 (ja) * 2004-03-23 2008-01-09 サンケン電気株式会社 スイッチング電源装置
US7511929B2 (en) * 2005-11-28 2009-03-31 Panasonic Corporation Switching power supply and semiconductor device used therefor
JP2009148012A (ja) * 2007-12-12 2009-07-02 Panasonic Corp スイッチング制御装置及びそれに用いる半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005287261A (ja) * 2004-03-31 2005-10-13 Matsushita Electric Ind Co Ltd スイッチング電源制御用半導体装置
JP2006136034A (ja) * 2004-11-02 2006-05-25 Matsushita Electric Ind Co Ltd スイッチング電源制御用半導体装置およびそれを用いたスイッチング電源装置
JP2007174890A (ja) * 2005-11-28 2007-07-05 Matsushita Electric Ind Co Ltd スイッチング電源装置とそれに使用される半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140328090A1 (en) * 2011-11-28 2014-11-06 Panasonic Corporation Switching power supply apparatus and semiconductor device
US9685871B2 (en) * 2011-11-28 2017-06-20 Panasonic Intellectual Property Management Co., Ltd. Switching power supply apparatus and semiconductor device
US10033286B2 (en) 2011-11-28 2018-07-24 Panasonic Intellectual Property Management Co., Ltd. Switching power supply apparatus and semiconductor device
US10284101B2 (en) 2011-11-28 2019-05-07 Panasonic Intellectual Property Management Co., Ltd. Switching power supply apparatus and semiconductor device
US10630188B2 (en) 2011-11-28 2020-04-21 Panasonic Intellectual Property Management Co., Ltd. Switching power supply apparatus and semiconductor device
JP2014057401A (ja) * 2012-09-11 2014-03-27 Rohm Co Ltd Ｄｃ／ｄｃコンバータおよびその制御回路、制御方法、それを用いた電源装置、電源アダプタおよび電子機器
JP2014068520A (ja) * 2012-09-26 2014-04-17 Phihong Technology Co Ltd 部分共振モードおよび電流連続モードを備えたコントローラおよびその動作方法
JP2016082818A (ja) * 2014-10-21 2016-05-16 ローム株式会社 スイッチングコンバータおよびその制御回路、電流検出方法、ａｃ／ｄｃコンバータ、電源アダプタおよび電子機器
WO2018043227A1 (ja) * 2016-08-30 2018-03-08 パナソニックＩｐマネジメント株式会社 スイッチング電源装置および半導体装置
JPWO2018043227A1 (ja) * 2016-08-30 2019-06-24 パナソニックＩｐマネジメント株式会社 スイッチング電源装置および半導体装置

Also Published As

Publication number Publication date
JPWO2011158284A1 (ja) 2013-08-15
US9030849B2 (en) 2015-05-12
JP5485390B2 (ja) 2014-05-07
US20130051088A1 (en) 2013-02-28

Similar Documents

Publication Publication Date Title
JP5485390B2 (ja) スイッチング電源装置および半導体装置
JP4481879B2 (ja) スイッチング電源装置
JP5353119B2 (ja) スイッチング電源装置
US8335097B2 (en) Semiconductor device that converts input direct current voltage to regulated output voltage by intermittently switching on and off the input direct current voltage
JP5928506B2 (ja) スイッチング電源装置
JP4687958B2 (ja) Ｄｃ−ｄｃコンバータ
JP6424644B2 (ja) 電源制御用半導体装置
JP4033850B2 (ja) スイッチング電源制御用半導体装置
WO2012147453A1 (ja) 直流電源装置
JP6428360B2 (ja) 電源制御用半導体装置
JP2007295761A (ja) スイッチング電源装置
JP2010288378A (ja) 半導体装置およびスイッチング電源装置
JP2004201449A (ja) スイッチング電源装置
JP2019193447A (ja) 電源制御用半導体装置およびスイッチング電源装置並びにその設計方法
US10651759B2 (en) Switching power supply device and semiconductor device
JP6481407B2 (ja) 電源制御用半導体装置
US9318961B2 (en) Switching power-supply device
JP5971074B2 (ja) スイッチング電源装置
JP2010041832A (ja) スイッチング電源制御装置及びそれに用いる半導体装置
JP4173115B2 (ja) スイッチング電源制御用半導体装置
JP2010206949A (ja) スイッチング電源
JP2008118754A (ja) スイッチング電源装置、スイッチング周波数設定方法
JP2007068248A (ja) スイッチング電源装置
JP6810150B2 (ja) スイッチング電源装置および半導体装置
JP6409304B2 (ja) 絶縁型直流電源装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10853170

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012520155

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13696037

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10853170

Country of ref document: EP

Kind code of ref document: A1