JP2008118754A - スイッチング電源装置、スイッチング周波数設定方法 - Google Patents

スイッチング電源装置、スイッチング周波数設定方法 Download PDF

Info

Publication number
JP2008118754A
JP2008118754A JP2006298392A JP2006298392A JP2008118754A JP 2008118754 A JP2008118754 A JP 2008118754A JP 2006298392 A JP2006298392 A JP 2006298392A JP 2006298392 A JP2006298392 A JP 2006298392A JP 2008118754 A JP2008118754 A JP 2008118754A
Authority
JP
Japan
Prior art keywords
circuit
switching
frequency
power supply
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006298392A
Other languages
English (en)
Other versions
JP4255487B2 (ja
Inventor
Yukio Yamazaki
幸夫 山▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ECO POWER DESIGN KK
Original Assignee
ECO POWER DESIGN KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ECO POWER DESIGN KK filed Critical ECO POWER DESIGN KK
Priority to JP2006298392A priority Critical patent/JP4255487B2/ja
Priority to US11/982,676 priority patent/US7974110B2/en
Publication of JP2008118754A publication Critical patent/JP2008118754A/ja
Application granted granted Critical
Publication of JP4255487B2 publication Critical patent/JP4255487B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】周波数変更の応答性を向上させると共に、電圧の立ち上がりが滑らかなスイッチング電源装置を提供する。
【解決手段】スイッチング電源装置1において、交流電源からの交流を直流に整流する整流回路B1と、この整流回路B1で整流された電流を、スイッチング素子Q1を利用してスイッチングするスイッチング回路と、スイッチング素子Q1に対してスイッチング信号を出力するパルス発振回路IC71と、このスイッチング回路IC71でスイッチングされた電流によって、電圧を昇圧又は降圧する変圧回路T1を備えるようにし、更に、周波数切替手段15によって、スイッチング回路Q1のパルス出力を検出して、このパルス出力の状態に基づいて抵抗R74、R76を利用して抵抗値を変化させ、パルス発振回路IC71におけるスイッチング信号の周波数を切替えるようにした。
【選択図】図1

Description

本発明は、スイッチング素子を利用して制御を行うスイッチング電源装置、及びスイッチング電源装置のスイッチング周波数の設定方法に関する。
従来のスイッチング電源装置の回路を図5に示す。このスイッチング電源装置は、交流電源CN1、交流電源CN1に接続される第1整流ブリッジD1、主スイッチング素子Q1、第1次巻線及び第2次巻線を備えて変圧回路として機能するトランスT1、主スイッチング素子Q1にスイッチング信号を出力するパルス発振回路IC1等を備える。
トランスT1の第1次巻線の一端にはスイッチング素子Q1のドレインが直列接続される。第1次巻線の他端は第1整流ブリッジD1のプラス直流極に接続される。また第1整流ブリッジD1のマイナス直流極は、スイッチング素子Q1のソースに接続される。第1整流ブリッジD1のプラス直流極・マイナス直流極間には、平滑コンデンサC8が接続されており、整流作用により直流電源の役割をするようになっている。
交流電源CN1側には、更に、第2整流ブリッジD2が接続されており、この第2の整流ブリッジD2の直流極間には、パルス発振回路IC1が接続される。これによりパルス発振回路IC1の起動時の電圧が、第2整流ブリッジD2から供給される。
パルス発振回路IC1の出力端子OUTは、スイッチング素子Q1のゲートに接続されており、また、パルス発振回路IC1の電流検出端子ISNFは、スイッチング素子Q1のソースに接続される。
このスイッチング電源装置は、更に、パルス発振回路IC1から供給されるパルス信号を検出する内部検出回路11を備える。この内部検出回路11は、スイッチング回路IC1のスイッチング信号の周波数を制御する。この内部検出回路11は、パルス発振回路IC1から供給されたスイッチング信号(パルス出力)を検出するパルス検出回路12を備えており、ここでは、抵抗R16,R17,R18とコンデンサC7がその機能を発揮する。このパルス検出回路12は、スイッチング素子Q1のゲート及びパルス発振回路IC1の出力端子OUT間に接続されており、検出されるスイッチング信号をスイッチング素子Q4のベースに出力する。
更に、この内部検出回路11は、直流信号レベル変換回路13を備える。この直流信号レベル変換回路13は、スイッチング素子Q4のコレクタ・エミッタ間に接続される。この直流信号レベル変換回路13は、複数の否定回路IC4A〜IC4D、ダイオードD7、コンデンサC16、抵抗R23、R27を備えており、これらの構成により、パルス検出回路12で検出されたパルス信号を直流信号レベルに変換する。パルス発振回路IC1のオン時間が比較的長い場合、コンデンサC16に電荷が十分充電されるため、その間、直流信号レベルが高レベル状態となる。一方、パルス発振回路IC1のオン時間が比較的短いと、コンデンサC16に十分な電荷が充電されず、直流信号レベルが低レベル状態となる。この直流信号レベル変換回路13における否定回路IC4Bに低レベルとなる直流信号レベルが入力されると、低周波指示信号(ここではON信号)に変更され、反対に高レベルとなる直流信号レベルが入力されると高周波指示信号(ここではOFF信号)に変換される。
内部検出回路11は、周波数切替回路14を備える。この周波数切替回路14は、スイッチング素子Q3を備える。スイッチング素子Q3の制御端子は、直流信号レベル変換回路13の否定回路IC4Bに接続されており、この否定回路IC4Bから出力される低周波指示信号(ON信号)又は高周波指示信号(OFF信号)が、このスイッチング素子Q3に入力される。また、スイッチング素子Q3の入力端子には、第1のコンデンサC2に直列接続されている。また、このスイッチング素子Q3と第1のコンデンサC2との直列回路に対して並列となるように、第2のコンデンサC17が接続されている。
従って、周波数切替回路14に低周波指示信号(ON信号)が送信されると、スイッチング素子Q3がオンとなる。スイッチング素子Q3がオンすることにより、コンデンサC2は充電されて、パルス発振回路IC1のスイッチング周波数が低くなる。一方、周波数切替回路14に高周波指示信号(OFF信号)が送信されると、スイッチング素子Q3がオフとなる。スイッチング素子Q3がオフすることで、コンデンサC2が放電されて、パルス発振回路IC2のスイッチング周波数が高くなり、電力が上がる。
特開2004−187479号公報
従来のスイッチング電源装置は、図6に示されるように、起動時において、周波数切替回路14のコンデンサC2等が充電されないため、早い時定数状態となり、パルス発振回路IC1のスイッチング信号が必ず高周波Hから開始する。高周波Hにより、起動時の電圧立ち上がりは素早いが、その後、過電流(サージ電流)が抵抗R5を経てパルス発振回路IC1に流れ込み、同回路IC1が出力を抑えようとして周波数を強制的に低周波Lに切り替える。この結果、負荷が軽い段階でも、高周波Hから低周波Lへの切替えが発生して出力落ち込みX1が生じてしまうという問題があった。また、高周波Hからスタートするため、電力消費が増大するという問題があった。
また更に、周波数切替回路14において、コンデンサC17、C2を利用して周波数を切り替える構成である為、その充放電動作の為に応答性が悪いという問題があった。具体的に、図6に示されるように、スイッチング信号が低周波Lの状態において直流信号レベルが上昇し、周波数切替回路14に高周波指示信号が入力されても、コンデンサC2における電荷放出に時間を要するので、実際に、パルス発振回路IC1に周波数の切替指示が伝わるタイミングが遅くなってしまう。この結果、出力電圧が十分に増大してしまった後に、スイッチング周波数が低周波Lから高周波Hに切り替わるので、その切替時に大きな出力容量落ち込みX2が発生し、滑らかな出力特性が得られないという問題があった。
本発明は上記問題点に鑑みて為されたものであり、起動時等や高周波移行時における出力の落ち込みを低減すると共に、負荷が低い場合にも立ち上がり波形が安定するスイッチング電源装置を提供することを目的とする。
上記目的は、以下の手段によって達成されるものである。
(1)交流電源からの交流を直流に整流する整流回路と、前記整流回路で整流された電流を、スイッチング素子を利用してスイッチングするスイッチング回路と、前記スイッチング素子に対してスイッチング信号を出力するパルス発振回路と、前記スイッチング回路でスイッチングされた電流によって、電圧を昇圧又は降圧する変圧回路と、前記スイッチング回路のパルス出力を検出し、前記パルス出力の状態に基づいて抵抗を利用して抵抗値を変化させ、前記パルス発振回路における前記スイッチング信号の周波数を切替える周波数切替手段と、を備えることを特徴とするスイッチング電源装置。
(2)前記周波数切替手段が、前記スイッチング回路の前記パルス出力を検出する出力検出回路と、前記出力検出回路で検出された前記パルス出力を直流信号レベルに変換する直流信号レベル変換回路と、前記直流信号レベル変換回路で変換された前記直流信号レベルを基準電圧と比較する比較回路と、前記比較回路の比較結果に基づいて抵抗の抵抗値を変化させて、前記パルス発振回路における前記スイッチング信号の周波数を切替させる抵抗値変更回路と、を備えることを特徴とする上記(1)記載のスイッチング電源装置。
(3)前記直流信号レベルが前記基準電圧に達した際に、前記抵抗値変更回路が抵抗の抵抗値を減少させ、前記スイッチング信号の周波数を増大させることを特徴とする上記(2)記載のスイッチング電源装置。
(4)前記抵抗値変更回路は、前記抵抗値を複数段階で変更可能となっていることを特徴とする上記(2)又は(3)記載のスイッチング電源装置。
(5)前記抵抗値変更回路は、第1抵抗及び前記第1抵抗に対して選択的に並列接続可能な第2抵抗を備えており、前記直流信号レベルが前記基準電圧に達しない場合には、前記第1抵抗を独立状態にして前記スイッチング信号を低周波に設定すると共に、前記直流信号レベルが前記基準電圧に達した場合には、前記第1抵抗と前記第2抵抗を並列状態にして前記スイッチング信号を高周波に設定することを特徴とする上記(2)乃至(4)のいずれか記載のスイッチング電源装置。
(6)前記出力検出回路は、前記パルス出力として、前記スイッチング回路に印加されるパルス電圧又は前記スイッチング回路の過電流検出用のパルス電流のいずれかを検出することを特徴とする上記(2)乃至(5)のいずれか記載のスイッチング電源装置。
(7)前記比較回路は、比較結果に応じて前記直流信号レベルにバイアス電圧を印加するバイアス回路を備えることを特徴とする上記(2)乃至(6)のいずれか記載のスイッチング電源装置。
(8)更に、外部信号を受けて前記周波数切替手段の前記抵抗値を強制的に変更可能な外部制御回路を備えることを特徴とする上記(1)乃至(6)のいずれか記載のスイッチング電源装置。
(9)スイッチング素子を備えたスイッチング電源回路における前記スイッチング素子のスイッチング周波数設定方法であって、前記スイッチング素子にスイッチング信号を出力するパルス発振回路の周波数設定端子に、抵抗を用いて抵抗値を変更可能な抵抗値変更回路を接続し、前記パルス発振回路による発振開始時、前記抵抗値変更回路によってスイッチング信号が低周波から開始するようにし、出力の増加に伴い、前記抵抗値変更回路の抵抗値変更によって前記スイッチング信号が高周波に移行することを特徴とするスイッチング周波数設定方法。
本発明によれば、周波数切替手段が、抵抗によって抵抗値を変化させているので、周波数の切替タイミングの応答性が向上し、特に起動時において円滑に高周波に移行することが可能になる。また、周波数切替手段が抵抗を用いているので、スイッチング信号を低周波から開始させることができる。その結果、起動時の安定性が向上すると共に、消費電力を低減することが可能になる。
以下、図面を参照しながら本発明の実施の形態について詳細に説明する。
図1は本発明の実施の形態に係るスイッチング電源装置1の回路図である。このスイッチング電源装置1は、交流電源CN1、交流電源CN1に接続されて交流を直流に整流する第1全波整流ブリッジB1及び第2半波整流回路B2、第1全波整流ブリッジB1で整流された電流をスイッチングするスイッチング回路10、スイッチング回路10でスイッチングされた直流電流によって電圧を昇圧又は降圧するトランスT1、スイッチング回路10に対してスイッチング信号を出力するパルス発振回路IC71、パルス発振回路IC71のスイッチング信号の周波数を切り替える周波数切替手段15を備える。なお図中の記号において、PCはフォトカプラ、Cはコンデンサ、Dはダイオード、Rは抵抗である。
スイッチング回路10は、EFTとなる主スイッチング素子Q1を備えており、この主スイッチング素子Q1によって第1全波整流ブリッジB1の直流電流をスイッチングする。また、パルス発振回路IC71の出力端子OUTは、主スイッチング素子Q1のゲートに接続されている。また、このパルス発振回路IC71の電流検出端子ISは、主スイッチング素子Q1のソースに接続されている。
トランスT1は、第1次巻線、第2次巻線及び補助巻線を備えており、第1巻線と第2巻線間が絶縁状態となっている。トランスT1の第1次巻線の一端は、主スイッチング素子Q1のドレインに接続され、このスイッチング素子Q1のソースは、第1全波整流ブリッジB1のマイナス直流極MTに接続される。トランスT1の第1次巻線の他端は、第1全波整流ブリッジB1のプラス直流極PTに接続される。
第1全波整流ブリッジB1の2つの交流極K1、K2は、交流電源CN1の交流極1、3に夫々接続される。また、第1全波整流ブリッジB1の直流極PT−MT間には、平滑コンデンサC5が接続される。この結果、交流電源CN1の電流が、第1全波整流ブリッジB1で整流され、更に平滑化されて直流電源として機能するようになっている。
トランスT1の第2次巻線側のプラス極には、整流用のダイオードD21及びリップルを平滑化するリアクタンスL21が直列接続されている。また、第2次巻線のプラス極・マイナス極間には、コンデンサC21等が配置されて、電流の蓄積・放出を繰り返すようになっている。この結果、スイッチング電源装置1はフライバック式コンバータとして機能する。
第2半波整流回路B2は、交流電源CN1に対して第1全波整流ブリッジB1と並列状態で配置されているが、4つのダイオードによるブリッジ構成ではなく、2個のダイオードD71、D72によって構成されている。この第2半波整流回路B2の単一の交流極K1は、直列接続されるコンデンサC6を介して交流電源CN1の一方の交流極1側に接続され、半波整流するようになっている。なお、コンデンサC6は、起動時において交流電源CN1からの交流電流を第2半波整流回路B2側に導入する機能を有する。
第2半波整流回路B2の交流極K1には、更に、コンデンサC6からの交流電流のみを流すように一方のダイオードD71が直列接続されている。従って、このダイオードD71における交流極K1の反対側端はプラス直流極PTとなる。他方のダイオードD72は、第2半波整流回路の上記交流極K1とマイナス直流極MTの間に配置され、マイナス直流極MTから交流極K1側に向かう電流を流すようになっている。このダイオードD72の存在によって、コンデンサC6の残留電荷を交流電源CN1側に放出させることが可能になる。このように、半波整流毎にコンデンサC6の残留電荷を放出させることで、次の半波整流の充電に備えることができるので、出力を高めることが出来る。また更に、第2半波整流回路B2のマイナス直流極MTは、第1全波整流ブリッジB1のマイナス直流極MTに接続される。
第2半波整流回路B2の両直流極PT−MT間には、平滑コンデンサC71が接続されており、第2半波整流回路B2の整流作用により直流電源の役割をするようになっている。第2半波整流回路B2の両直流極PT−MT間には更に、パルス発振回路IC71が接続される。具体的には、第2半波整流回路B2のプラス直流極PTがパルス発振回路IC71の電源入力端子VCCに、第2半波整流回路B2のマイナス直流極MTがパルス発振回路IC71のRT端子に、夫々接続される。従って、抵抗等を用いることなく、コンデンサC6及び第2半波整流回路B2を介して直流電圧がパルス発振回路IC71に印加される。この第2半波整流回路B2は、コンデンサとダイオードで構成されるので、殆ど電力が消費しないように構成され、電力の立ち上がりを素早くすることができる。ブリッジ構成と比較して部品点数も少ないので、製造コストを削減できる。
周波数切替手段15は、スイッチング回路10のパルス出力を検出し、パルス出力の状態に基づいて抵抗値を変化させて、パルス発振回路IC71のスイッチング信号周波数を切替制御する。具体的に周波数切替手段15は、出力検出回路20、直流信号レベル変換回路30、比較回路40、抵抗値変更回路50、外部制御回路60を備える。
出力検出回路20は、抵抗R83を備えており、入力側がパルス発振回路IC71の出力端子OUTに接続されている。従って、この出力検出回路20は、パルス発振回路IC71から供給されるスイッチング信号(パルス出力)を検出することができる。一方、この出力検出回路20の出力側は直流信号レベル変換回路30に接続される。
直流信号レベル変換回路30は、抵抗R82及びコンデンサC76が並列接続されて構成される。既に述べたように、この直流信号レベル変換回路30には、出力検出回路20で検出されたパルス出力が入力されるので、そのパルス出力を、コンデンサC76及び抵抗R82によって直流信号レベルに変換する。実際には、パルス信号に基づくコンデンサC76の充放電によって、図2(A)に示されるような、鋸歯形状の波形となる直流信号レベルが生成される。なお、抵抗R82やコンデンサC76の回路配置、各素子の抵抗値、容量を任意に設定することにより、直流信号レベルの検出値を任意に設定することができる。この直流信号レベルは、後述する比較回路40に出力される。
比較回路40は、比較器IC72、基準抵抗R81、バイアス回路として機能するバイアス抵抗R79を備える。比較器IC72は、直流信号レベル変換回路30から入力された直流信号レベルと、基準抵抗R81で生成された基準電圧と比較し、基準電圧よりも直流信号レベルが大きい場合にはON信号を出力する。比較回路40の出力側は、ダイオードD73を介して、抵抗値変更回路50(詳細にはスイッチング素子Q71のベース)に接続されているので、上記ON信号がスイッチング素子Q71に出力される。一方、直流信号レベルが基準電圧よりも小さい場合は、OFF信号(無出力)となり、抵抗値変更回路50のスイッチング素子Q50に所定のベース電流が流れないようになっている。
バイアス回路となるバイアス抵抗R79は、比較器IC72の出力側と直流信号レベル入力側に両端が連結されており、比較器IC72がON信号を出力すると、それと同時に入力側の直流信号レベルにバイアス電圧を印加して電圧レベルを高める。この結果、一端、ON信号を出力すると、図2(B)に示されるように直流信号レベルが上昇することによって基準電圧よりも大きく上回る。この結果、バイアス回路によって、鋸歯形状の直流信号レベルによる比較器IC72のチャタリング(ON、OFFが頻繁に繰り返される状況)を回避することが可能になる。
抵抗値変更回路50は、スイッチング素子Q71と、2つの抵抗R74、R76を備えている。スイッチング素子Q71のベースには、比較回路40のON・OFF信号が入力される。抵抗R76とスイッチング素子Q71(コレクタ・エミッタ)は直列接続されており、この抵抗R76とスイッチング素子Q1の直列回路に対して、もう一つの抵抗R74が並列接続されている。
従って、スイッチング素子Q71のベースにOFF信号が入力され、コレクタ・エミッタ間に電流が流れない場合、並列接続される抵抗R76が機能しないので、抵抗R74が独立した単体として作用する。一方、同スイッチング素子Q71のベースにON信号が入力され、コレクタ・エミッタ間に電流が流れる場合は、抵抗R76が機能して、抵抗R74及び抵抗R76が並列状態になり、合成抵抗値が下がる。従って、スイッチング素子Q71のスイッチング状態に応じて、この抵抗値変更回路50の抵抗値を抵抗によって変化させて、RT端子に印加する電圧レベルを切り替えることができる。パルス発振回路IC71では、RT端子の電圧レベルによってスイッチング信号の周波数が一義的に決定するので、ここでは周波数が2段階で制御できることになる。
外部制御回路60は直流信号レベル変換回路30に対して並列接続されており、外部信号を受信して、直流信号レベル変換回路30のコンデンサC76を短絡するようになっている。具体的には、外部制御回路60はスイッチング素子Q90を備えており、そのコレクタ・エミッタ間にコンデンサC76が接続され、ゲートに外部信号が入力されるように構成される。ゲートに信号が入力されると、コレクタ・エミッタ間が導通し、コンデンサC76を短絡する。これにより、強制的に直流信号レベルが零になるので、後述するようにパルス発振回路IC71が低周波状態に移行し、省電力モード又は待機モードに移行させることができる。
本実施形態では、比較回路40の出力がOFF信号となって、抵抗値変更回路50のスイッチング素子Q71に電流が流れない場合、パルス発振回路IC71のスイッチング信号が低周波に設定され、具体的には17kHz以上、25kHz以下の周波数に設定される。比較回路40の出力がON信号となって、抵抗値変更回路50のスイッチング素子Q71に電流が流れる場合、パルス発振回路IC71のスイッチング信号が高周波に設定され、具体的に70kHz以上100kHz以下に設定される。以上のように、周波数切替手段15によれば、2段階の抵抗値変化によって、2種類の周波数を固定的に利用することが可能になる。
また、抵抗値変更回路50は、抵抗R74、R76の組み合わせによる抵抗値変化を利用しているので、スイッチング電源装置1の起動時において、パルス発振回路IC71のスイッチング信号を低周波から開始させることができる。また、負荷側の電力上昇によって直流信号レベルが高まると、比較回路40の出力と略同タイミングで抵抗値を切り替えることができ、すばやく高周波に移行可能になる。
以上のように構成されるスイッチング電源装置1は以下のように作用する。
交流電源CN1の各極に生じる交流電流は、第1全波整流ブリッジB1によって整流される。この整流作用により、平滑コンデンサC5が充電されて直流電源となる。また、この交流電流は、直列コンデンサC6側にも流れることにより、第2半波整流回路B2によって整流される。なお、第2半波整流回路B2は交流極K1が一つしか存在しないので、第2半波整流回路B2では半波電流のみが整流される。この整流作用により、平滑コンデンサC71が充電されて直流電源となり、パルス発振回路IC71が起動する。第2半波整流回路B2では、コンデンサC6によって時定数を調整して直流電源を立ち上げることができることから、パルス発振回路IC71の立ち上がりを最適化できる。なお、第2半波整流回路B2は、パルス発振回路IC71の起動が主な役割である。一方、起動後はトランスT1の補助巻線側からダイオードD3を介してパルス発振回路IC71に電流が供給される。
第1全波整流ブリッジB1を経て平滑コンデンサC5に充電された直流電力は、オン・オフを繰り返す主スイッチング素子Q1によって断続する一次電流となる。なお、この主スイッチング素子Q1のオン・オフ動作は、パルス発振回路IC71の出力端子OUTから出力されるスイッチング信号(駆動パルス)による。
この一次電流は、トランスT1の第1次巻線、主スイッチング素子Q1及び一次電流検出抵抗R8の直列回路に沿って流れることになり、この一次電流によってトランスT1の第2次巻線が誘起される。誘起された第2次巻線は、その後、エネルギーを放出することでコンデンサC21等に電荷を蓄積し、更に、コンデンサC21が電荷を放出することで、負荷CN2側に直流電源を印加する。なお、トランスT1の第2次巻線のプラス極側には、抵抗R21を介してフォトカプラPC21Bが接続されており、このフォトカプラPC21Bによって、出力側の過電圧状態を検出するようになっている。この検出出力は、フォトカプラPC21Aを介してパルス発振回路IC71の過電圧制御端子CSに入力されている。同様に第2次巻線のプラス極側には、抵抗R22を介してフォトカプラPC22Bが接続されており、このフォトカプラPC22Bによって、電圧出力状態を検出するようになっている。この電圧出力は、フォトカプラPC22Aを介してパルス発振回路IC71の電圧フィードバック端子FBに入力されるので、スイッチング信号の導通制御によって電圧を安定させることが可能になる。
パルス発振回路IC71の出力端子OUTから出力されるパルス出力は、周波数切替手段15における出力検出回路20によって検出され、この回路20の抵抗R83を経て、直流信号レベル変換回路30側に出力される。直流信号レベル変換回路39では、送信されたパルス出力を直流信号レベルに変換する。具体的には、スイッチング信号となる矩形波信号の電荷が、コンデンサC76に充電される。この際、パルス発振回路IC71のオン時間が比較的長い場合(高デューティー比の場合)は、コンデンサC76に電荷が充分に充電されるため、直流信号レベルが高くなる。一方、パルス発振回路IC71のオン時間が比較的短い場合(低デューティー比の場合)は、コンデンサC76に電荷が充分充電されないので、直流信号レベルが低くなる。直流信号レベルに変換された信号は、比較回路40に出力される。
比較回路40の比較器IC72では、上記直流信号レベルと基準電圧を比較し、直流信号レベルの方が大きい場合はON信号を発する。一方、直流信号レベルが基準電圧よりも小さい場合はOFF信号を発する。スイッチング電源装置1の起動時は、必ず、直流信号レベルが低い状態からスタートするので、この比較回路40もOFF信号からスタートすることになる。
比較回路40から出力されるON・OFF信号は、抵抗値変更回路50のスイッチング素子Q71のベースに入力される。ON信号の場合は、スイッチング素子Q71のコレクタ・エミッタ間が導通されることで、2つの抵抗R74、R76が並列状態となって抵抗値が低下する。一方、OFF信号の場合は、スイッチング素子Q71のコレクタ・エミッタ間が非導通状態になるので、抵抗R74のみとなって抵抗値が増大する。既に述べたように、このスイッチング電源装置1においては、起動時はOFF信号からスタートすることから、抵抗値変更回路50は抵抗値が大きい状態から必ずスタートし、ON信号に切り替わることで抵抗値が小さくなる。
パルス発振回路IC71のスイッチング信号の周波数は、周波数変更端子RTの入力電圧に対応して設定されるが、抵抗値変更回路50の抵抗値が高い場合は低周波となり、抵抗値が低い場合は高周波となる。従って、起動時は、スイッチング信号が低周波からスタートし、電力の上昇にともなって高周波に切り替わる。つまり、図3に示されるように、このスイッチング電源装置1では、起動時のスイッチング信号は必ず低周波Lからスタートし、負荷が高まってくると高周波Hに移行して電力を上げるようにする。この結果、出力電圧も滑らかに上昇させることができる。更に、周波数切替を抵抗で行うことから、切替タイミングの時間的な遅れが低減され、上昇途中の設定電圧に達した時点で、素早く高周波に切り替えることができる。この結果、定格電圧等の高電圧状態における周波数切替が回避され、定格電圧の落ち込みを抑制することができる。一方、その後に負荷が低くなれば、自動的に低周波に移行して電力を下げる。
図4のグラフには、このスイッチング電源装置1の出力と効率の関係が示されている。低出力時は、常に一定の低い周波数L、例えば20kHzの周波数Lに維持されることから、高い効率を維持することができる。また、高出力時においても、常に一定の高い周波数H、例えば80kHzの周波数Hに維持されることから、常に高い効率を維持することができる。このように、低周波L側を17kHz以上、且つ25kHz以下の所定の範囲内に設定し、且つ高周波を70kHz以上且つ100kHz以下の所定の範囲内に設定していることで、点線に示されるように出力に応じて周波数を数kHzから100kHz程度にまで無段階制御する場合と比較して、結果として効率を高めることが可能になる。特に、起動時や省電力モード(待機モード)等における低周波側(低出力側)の効率が大幅に高められていることから、第2半波整流回路B2が高効率であることも相乗的に作用し、装置全体としても消費電力を小さくすることができる。
また、周波数を出力に応じて無段階制御する場合は、低周波を17kHz未満に移行してノイズ音が発生してしまうが、本実施形態では、2段階(或いは多段階)によって、低周波側を望みの周波数で固定することができるので、ノイズ音の発生を回避することも可能になる。
更に本実施形態では、低周波側の周波数、高周波側の周波数の双方を、抵抗値変更回路50の抵抗を適宜選択することによって、容易に設定変更できるため、負荷側の要求に応じて、低格出力時の周波数を柔軟に決定することができる。また、その切替タイミングも、比較回路40の基準抵抗R81や、直流信号レベル変換回路30の抵抗R82及びコンデンサC76を設定変更することで柔軟に設定することが可能になる。従って、このスイッチング電源装置1では、負荷側の要求仕様に対応した設計変更が極めて容易となる。
なお、本実施形態では、変圧回路として、第1次巻線・第2次巻線間が絶縁されたトランスT1を用いているが、必ずしも絶縁型のスイッチング電源回路である必要はなく、変圧回路としてチョッパ方式等を採用した非絶縁型のスイッチング電源回路に応用することができる。
また、本実施形態では、スイッチング電源装置1がフライバック式コンバータとして機能する場合に限って示したが、本発明はそれに限定されず、フォワードコンバータに応用することも可能である。この場合は、トランスT1の第2次巻線側のプラス極には、整流用のダイオードD21及びエネルギーを蓄積するリアクタンスL21が直列接続すると共に、このリアクタンスL21を挟み込むようにして、第2次巻線のプラス極・マイナス極間には、フライホイール電流を導通させるダイオード及び電流を蓄積するコンデンサを配置することが好ましい。
なお、本発明のスイッチング電源装置は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
本発明のスイッチング電源装置は、省電力化が要求される電子機器等に適用することができる。
本発明の実施形態に係るスイッチング電源装置を示す回路図 同スイッチング電源の直流信号レベルの状態を示すグラフ 同スイッチング電源の起動時の電圧の立ち上がり及び周波数状態を示すグラフ 同スイッチング電源の効率を示すグラフ 従来のスイッチング電源装置の回路図 従来のスイッチング電源装置の起動時の電圧の立ち上がり及び周波数状態を示すグラフ
符号の説明
Q1 主スイッチング素子
T1 トランス
IC71 パルス発振回路
B1 第1全波整流ブリッジ
B2 第2半波整流回路
15 周波数切替手段
20 出力検出回路
30 直流信号レベル変換回路
40 比較回路
50 抵抗値変更回路
60 外部制御回路

Claims (9)

  1. 交流電源からの交流を直流に整流する整流回路と、
    前記整流回路で整流された電流を、スイッチング素子を利用してスイッチングするスイッチング回路と、
    前記スイッチング素子に対してスイッチング信号を出力するパルス発振回路と、
    前記スイッチング回路でスイッチングされた電流によって、電圧を昇圧又は降圧する変圧回路と、
    前記スイッチング回路のパルス出力を検出し、前記パルス出力の状態に基づいて抵抗を利用して抵抗値を変化させ、前記パルス発振回路における前記スイッチング信号の周波数を切替える周波数切替手段と、
    を備えることを特徴とするスイッチング電源装置。
  2. 前記周波数切替手段が、
    前記スイッチング回路の前記パルス出力を検出する出力検出回路と、
    前記出力検出回路で検出された前記パルス出力を直流信号レベルに変換する直流信号レベル変換回路と、
    前記直流信号レベル変換回路で変換された前記直流信号レベルを基準電圧と比較する比較回路と、
    前記比較回路の比較結果に基づいて抵抗の抵抗値を変化させて、前記パルス発振回路における前記スイッチング信号の周波数を切替させる抵抗値変更回路と、
    を備えることを特徴とする請求項1記載のスイッチング電源装置。
  3. 前記直流信号レベルが前記基準電圧に達した際に、前記抵抗値変更回路が抵抗の抵抗値を減少させ、前記スイッチング信号の周波数を増大させることを特徴とする請求項2記載のスイッチング電源装置。
  4. 前記抵抗値変更回路は、前記抵抗値を複数段階で変更可能となっていることを特徴とする請求項2又は3記載のスイッチング電源装置。
  5. 前記抵抗値変更回路は、第1抵抗及び前記第1抵抗に対して選択的に並列接続可能な第2抵抗を備えており、前記直流信号レベルが前記基準電圧に達しない場合には、前記第1抵抗を独立状態にして前記スイッチング信号を低周波に設定すると共に、前記直流信号レベルが前記基準電圧に達した場合には、前記第1抵抗と前記第2抵抗を並列状態にして前記スイッチング信号を高周波に設定することを特徴とする請求項2乃至4のいずれか記載のスイッチング電源装置。
  6. 前記出力検出回路は、前記パルス出力として、前記スイッチング回路に印加されるパルス電圧又は前記スイッチング回路の過電流検出用のパルス電流のいずれかを検出することを特徴とする請求項2乃至5のいずれか記載のスイッチング電源装置。
  7. 前記比較回路は、比較結果に応じて前記直流信号レベルにバイアス電圧を印加するバイアス回路を備えることを特徴とする請求項2乃至6のいずれか記載のスイッチング電源装置。
  8. 更に、外部信号を受けて前記周波数切替手段の前記抵抗値を強制的に変更可能な外部制御回路を備えることを特徴とする請求項1乃至6のいずれか記載のスイッチング電源装置。
  9. スイッチング素子を備えたスイッチング電源回路における前記スイッチング素子のスイッチング周波数設定方法であって、
    前記スイッチング素子にスイッチング信号を出力するパルス発振回路の周波数設定端子に、抵抗を用いて抵抗値を変更可能な抵抗値変更回路を接続し、
    前記パルス発振回路による発振開始時、前記抵抗値変更回路によってスイッチング信号が低周波から開始するようにし、
    出力の増加に伴い、前記抵抗値変更回路の抵抗値変更によって前記スイッチング信号が高周波に移行することを特徴とするスイッチング周波数設定方法。
JP2006298392A 2006-11-02 2006-11-02 スイッチング電源装置、スイッチング周波数設定方法 Active JP4255487B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006298392A JP4255487B2 (ja) 2006-11-02 2006-11-02 スイッチング電源装置、スイッチング周波数設定方法
US11/982,676 US7974110B2 (en) 2006-11-02 2007-11-02 Switching power supply unit and method for setting switching frequency

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006298392A JP4255487B2 (ja) 2006-11-02 2006-11-02 スイッチング電源装置、スイッチング周波数設定方法

Publications (2)

Publication Number Publication Date
JP2008118754A true JP2008118754A (ja) 2008-05-22
JP4255487B2 JP4255487B2 (ja) 2009-04-15

Family

ID=39504242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006298392A Active JP4255487B2 (ja) 2006-11-02 2006-11-02 スイッチング電源装置、スイッチング周波数設定方法

Country Status (1)

Country Link
JP (1) JP4255487B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011139599A (ja) * 2009-12-28 2011-07-14 Tdk Corp スイッチング電源装置
JP2014131380A (ja) * 2012-12-28 2014-07-10 Fuji Electric Co Ltd スイッチング電源装置
JP2015230302A (ja) * 2014-06-09 2015-12-21 日置電機株式会社 絶縁抵抗測定装置
EP3614549A4 (en) * 2017-04-17 2020-04-29 Ming Liu INTEGRATED CIRCUIT, FOR REALIZING STANDBY WITHOUT POWER CONSUMPTION, A SWITCHING POWER SUPPLY
EP3648287A1 (en) * 2018-11-02 2020-05-06 Boellhoff (Taiwan) Co., Ltd. Charging apparatus of power battery

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011139599A (ja) * 2009-12-28 2011-07-14 Tdk Corp スイッチング電源装置
JP2014131380A (ja) * 2012-12-28 2014-07-10 Fuji Electric Co Ltd スイッチング電源装置
JP2015230302A (ja) * 2014-06-09 2015-12-21 日置電機株式会社 絶縁抵抗測定装置
EP3614549A4 (en) * 2017-04-17 2020-04-29 Ming Liu INTEGRATED CIRCUIT, FOR REALIZING STANDBY WITHOUT POWER CONSUMPTION, A SWITCHING POWER SUPPLY
EP3648287A1 (en) * 2018-11-02 2020-05-06 Boellhoff (Taiwan) Co., Ltd. Charging apparatus of power battery

Also Published As

Publication number Publication date
JP4255487B2 (ja) 2009-04-15

Similar Documents

Publication Publication Date Title
JP5353119B2 (ja) スイッチング電源装置
JP5485390B2 (ja) スイッチング電源装置および半導体装置
JP5341627B2 (ja) 半導体装置およびスイッチング電源装置
JP2009189170A (ja) エネルギ変換装置およびそれに用いる半導体装置とスイッチ制御方法
JP2006280138A (ja) Dc−dcコンバータ
JP2004304886A (ja) スイッチング電源装置
JP5971074B2 (ja) スイッチング電源装置
JP6707390B2 (ja) 絶縁型のdc/dcコンバータ、それを用いた電源アダプタおよび電子機器、その制御方法
JP4255487B2 (ja) スイッチング電源装置、スイッチング周波数設定方法
JP4255488B2 (ja) 省電力回路、スイッチング電源装置
KR101265799B1 (ko) 가변모드 컨버터 제어회로 및 이를 구비한 하프-브리지컨버터
JP2010041832A (ja) スイッチング電源制御装置及びそれに用いる半導体装置
US7974110B2 (en) Switching power supply unit and method for setting switching frequency
JP4173115B2 (ja) スイッチング電源制御用半導体装置
JP2004289981A (ja) スイッチング電源
JP2018007515A (ja) 絶縁型のdc/dcコンバータならびにその一次側コントローラ、制御方法、それを用いた電源アダプタおよび電子機器
JP5288491B2 (ja) スイッチング電源装置
JP4415052B2 (ja) スイッチング電源装置
JP2004328837A (ja) スイッチング電源回路およびこれを備えたスイッチングレギュレータ
JP2004328948A (ja) スイッチング電源回路およびこれを備えたスイッチングレギュレータ
WO2012164613A1 (ja) スイッチング電源装置および半導体装置
JP2013046423A (ja) スイッチング電源装置
JP5347261B2 (ja) 絶縁型dc−dcコンバータ
JP2008193803A (ja) スイッチング電源装置
JP5290526B2 (ja) スイッチング電源回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080716

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20080716

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20080903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150206

Year of fee payment: 6

R150 Certificate of patent or registration of utility model

Ref document number: 4255487

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250