JP2004304886A - スイッチング電源装置 - Google Patents

Abstract

【課題】スイッチング電源の急激な過渡負荷変動や負荷状態から待機状態の変化に対し、制御用ＩＣ回路の動作停止電圧に電圧降下する事を防止し、また待機状態から動作状態に移行する際の負荷変動に対しても安定した応答特性が得られるようにする。
【解決手段】コンセント１１から供給される交流電源を入力フイルタ１２を介して整流回路１３で整流し、トランス１４の１次巻線Ｎ１に供給すると共に、スイッチング素子Ｑ１によって、所定のタイミングでオン・オフ制御する制御回路１９が設けられている。この制御回路１９にはトランジスタＱ２を介して負荷回路１５の電力状態を示しているＦＢ信号が供給されると共に、トランスの３次巻線の整流電圧Ｖ３と基準電圧ＲＥＦ３がコンパレータ２０で比較され、その誤差信号によってトランジスタＱ２が制御される。そのため、急激な負荷変動に対して３次巻線から供給される制御回路用の電圧降下を防止し、及び出力電圧Ｖ０が大きく変化しないようにすることができる。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、例えばスイッチング素子によって直流電源を断続し、交番信号を得ると共に、その交番信号を整流・平滑することによって任意の直流電力を得る際に好適なスイッチング電源装置に関するものである。
【０００２】
【従来の技術】
近年、高周波の比較的大きい電流及び電圧に耐えるスイッチング素子、およびデバイスの開発によって、商用電源から比較的容易に直流電力に変換できるスイッチング電源装置が普及している。
【０００３】
図７はかかるスイッチング電源の一例をブロック図で示したものである。
この図において、１１は商用電源に接続されるコネクタ、１２はスイッチング電源が発生するノイズを除去する入力フィルター、１３は整流ダイオードによって交流電源を整流して直流電圧（Ｖｉｎ）を得る整流回路である。
１４は一次巻線Ｎ１、２次巻線Ｎ２、および３次巻線Ｎ３を有しているトランス（Ｔ１）であり、１５はこのトランス（Ｔ１）１４の２次巻線に誘起される交番電力が整流ダイオードＤ３、および平滑コンデンサＣ２によって直流の出力電圧（Ｖ０）に変換され供給されている負荷回路（機器装置）である。
【０００４】
この負荷回路１５は、２次電池を設け、負荷回路が動作停止状態においては２次電池に充電を行うように動作し、一方負荷回路が動作状態においては負荷回路が動作する為の電力を供給して動作する電子機器（例えば、デジタルカメラ、ビデオカメラ、小型ＴＶ等）がある。
【０００５】
１６，および１７は出力電圧（Ｖ０）及び出力電流（Ｉ０）を検出するためのオペアンプ（ＯＰ１）、（ＯＰ２）、１８は前記オペアンプ１６、１７の検出信号がダイオードＤ１、Ｄ２を介して入力されているホトダイオードと、ホトトランジスタからなるホトカプラー（ＰＨ１）であり、前記オペアンプ（ＯＰ１）、（ＯＰ２）の出力が負荷電力を検出する検出手段の信号となり、前記ホトカプラ（ＰＨ１）がホトダイオードからホトトランジスタに伝達されて、制御回路１９のＦＢ端子に接続されて、スイッチング素子となるトランジスタＱ１のオンオフ制御を行う制御信号として供給されている。
なお、スイッチング素子Ｑ１はＭＯＳＦＥＴによって構成することができる。
また、通常ＩＣ回路で構成されている制御回路１９には、３次巻線Ｎ３に誘起される電力がダイオードＤ４，平滑コンデンサＣ１からなる整流回路を介して供給されている。
【０００６】
以下、上記したようなスイッチング電源の動作を説明する。
前記、交流電源を整流した直流電圧（Ｖｉｎ）からは起動抵抗Ｒｐを介して制御用のＩＣ回路に微少な起動電流を流し制御回路１９の電圧（Ｖｃｃ）が動作領域に移行すると、制御回路１９から出力される駆動パルスによって、例えば発振周波数が１００ｋＨｚにてトランス（Ｔ１）１４の１次巻線Ｎ１に流れる電流をスイッチング素子Ｑ１によって断続する。
以下、本電源をフライバック方式の電源として説明すると、例えば、スイッチング素子Ｑ１がオンの時に１次巻線Ｎ１に蓄積された電磁エネルギーが、スイッチング素子Ｑ１のオフ時にトランス（Ｔ１）１４の２次側巻線（Ｎ２）及び３次巻線（Ｎ３）に電力を誘起する。
上記スイッチング電源の出力電圧制御は、２次側巻線（Ｎ２）から誘起された電圧をダイオードＤ３，平滑コンデンサＣ２で整流し、この出力電圧（Ｖｏ）をオペアンプ（ＯＰ１）１６の−端子に入力するとともに、オペアンプ１６（ＯＰ１）の＋端子には、基準電圧ＲＥＦ１が入力されており、上記出力電圧（Ｖｏ）と比較され、基準電圧ＲＥＦ１との誤差信号がダイオードＤ１を経由してホトカプラ（ＰＨ１）１８に接続される。
そして、上記電圧の誤差信号はホトカプラ（ＰＨ１）１８により２次側から１次側に伝達され、制御回路１９の内部に構成されているパルス幅変調回路（ＰＷＭ：Ｐｕｌｓｅ ｗｉｄｔｈ ｍｏｄｕｌａｔｉｏｎ）により１次側のスイッチング素子（Ｑ１）のオン期間を制御して２次側への電力を制御する。
結果、前記２次側の基準電圧となるオペアンプ１６の基準電圧ＲＥＦ１により設定された出力電圧に制御する。
【０００７】
一方、前記負荷回路１５に流入する出力電流（Ｉ０）は、低抵抗で構成されている抵抗Ｒ１を流れ、抵抗Ｒ１に流れた電流量は電圧変換されて、オペアンプ（ＯＰ２）１７の＋端子に基準電圧ＲＥＦ２を介して接続される。
オペアンプ（ＯＰ２）１７の−端子は 上記基準電圧ＲＥＦ２が接続されたＲ１端子のもう一方の端子に接続されており、この基準電圧ＲＥＦ２と前記抵抗Ｒ１に流れる電流量が比較される。
そして、オペアンプ（ＯＰ２）１７は基準電圧ＲＥＦ２で設定される電流量と抵抗Ｒ１に流れる電流量を比較し、その誤差信号がダイオードＤ２を経由してホトカプラ（ＰＨ１）１８に入力される。この出力電流の誤差信号は前記電圧制御時と同様に、出力電流Ｉｏが基準電圧ＲＥＦ２で設定される所定の電流量になるように１次側の制御回路（ＩＣ回路）１９がスイッチング素子Ｑ１の断続比を制御する。
以上のように、オペアンプ（ＯＰ１）１６は、出力電圧Ｖｏを所定の電圧に制御し、オペアンプ（ＯＰ２）１７は出力電流Ｉｏを所定の電流となるように制御する検出手段を形成している。
【０００８】
以上の動作を基に出力電流Ｉｏが負荷回路１５に流れない無負荷時の動作について説明する。
通常、負荷電流（Ｉｏ）が流れている場合は 制御回路１９｛ＰＷＭＩＣ制御回路｝は、ある所定の基本発振周波数、例えば基本周波数である１００ｋＨｚで発振を繰り返すように制御され、負荷電力に対応してスイッチング素子Ｑ１のオン期間をＰＷＭ制御している。
一方、無負荷時の場合には、後で述べるようにパルス幅が最小のパルス期間で上記基本周波数を低周波側にシフトして低周波発振となるように制御する。このようなタイミングにおけるスイッチング素子Ｑ１のベース波形と、コレクタ波形を図８の波形で示す。
負荷電流が流れている時は、制御回路１９（ＰＷＭ制御回路）から出力されるスイッチング素子Ｑ１のベース波形は、例えばｆ１（１００ｋＨｚ）で発振しているが、最小パルス幅に近い無負荷時になると、発振周波数は減少し、例えば、ｆ２（２０ｋＨｚ）にて発振する。これは、無負荷時においてもオペアンプ１６．１７、ホトカプラ１８等の駆動電力、及び制御回路１９を動作状態とする駆動電力が必要であり、すなわち、出力電圧を所定の電圧に制御するようにスイッチング素子Ｑ１のオン期間は一定でオフ期間を可変制御して、結果的にＯＦＦ期間を可変制御して発振周波数が減少するようにしている。
【０００９】
【特許文献】特開平１０−１４２１７号公報
特開平１０−１４２１７号公報は、軽負荷時に（負荷の大きさを検出し）ＰＦＭ（周波数低下）制御を行うという内容であるが、その時のＯＮパルス幅、交流入力電圧等については明記されていない。
【００１０】
【発明が解決しようとする課題】
以下、このような制御においての問題点を図９及び図１０により説明する。
図９においては横軸に負荷側の２次巻線の電流変化タイミングに対するホトカプラ１８から出力される負荷電力の検出信号（ＦＢ端子電圧）、スイッチング素子Ｑ１コレクタ及びベース電圧波形の変化が示されている。
図９において機器が動作状態で２次側にＭａｘ負荷電流（例２Ａ）が流れているモードから、機器がスタンバイモードとなる場合を示し、負荷電流が比較的緩やかに減少する場合は、ＦＢ端子電圧も高い電圧値から緩やかに電圧が降下しＭｉｎ負荷動作に変化する。
この期間は、電源の電力変換は基本周波数（例１００ｋＨｚ）で動作し、スイッチング素子のＯＮ時間のみを短くするパルス幅変換動作（ＰＷＭ制御）となっている。
【００１１】
次にさらに負荷電流が減少することで、ＦＢ端子電圧も低下していき、このＦＢ電圧値が周波数可変（ＶＣＯ）開始電圧（本例では１Ｖに設定）レベル以下へと電圧が降下すると、スイッチング素子のスイッチング周波数が低周波へと低下する周波数可変動作となる。また、この時点で３次巻線の直流電圧Ｖ３も低下を始める。そして、本発明の実施例では無負荷時（待機時）には 例えば、発振周波数が１．５ＫＨｚにて無負荷時動作での動作が安定化するようにしている。
【００１２】
次に急激な負荷変動が発生した場合について、図１０の波形を参照して説明する。
上記、機器動作時のＭａｘ動作時（例２Ａ）状態が、機器のパワーオフ等によって急激に負荷電流が減少し、負荷電流ゼロの無負荷時動作になる場合、前記Ｍａｘ負荷電流が流れる事で生じた電圧降下分が、負荷電流ゼロとなると出力電圧に重畳し（負荷電流ゼロとしたポイント）結果、２次側の電圧が一瞬、制御出力電圧値（Ｖｏ）以上となって２次側への電力変換を一旦停止する。この時の電力変換を制御している信号であるＦＢ（フイードバック）電圧値は、図１０にみられるように負荷電流ゼロ時に急激にＨレベルからＬレベルへ降下すると共に、出力停止電圧レベルより降下することによって電力変換停止（スイッチング周波数停止）が発生する。
すなわち、この時点で電力変換用ＩＣの出力（スイッチング素子Ｑ１のオンパルス）は発振停止によってＯＦＦ状態となる。
【００１３】
電力変換が停止する事で３次巻線電圧（Ｖ３）の電圧も徐々に降下をはじめ、この電圧Ｖ３も制御回路１９を構成するＩＣ動作停止電圧（例えば９Ｖ）以下まで降下する事となる。
この制御回路用のＩＣ回路は、ＩＣ動作停止電圧となると前記ＦＢ電圧が仮に出力停止電圧値より高くなっても動作は停止状態のままとなる。
以上より、制御ＩＣは動作停止電圧以下となって、再度起動回路による起動開始の動作が開始される。
この起動は、先の図７のＲｐ抵抗により起動電流が制御回路１９に流れ込み、ある時間を経過した後に制御回路１９のＩＣ回路の動作範囲（動作開始電圧）本実施例では１６Ｖとなると、出力電圧の上昇を開始する。この３次巻線の整流電圧Ｖ３は図１０に示されているように例えば、Ｖ３＝１６Ｖ以上となってＩＣ動作が開始されるものであり、その時点で初めて２次巻線、３次巻線への電力変換が開始される。
【００１４】
このようなＩＣ回路を使用した制御回路１９は以上のような動作特性を有しているので、制御回路１９を構成するＩＣ回路の動作が停止して起動開始するまでの時間において、点線で示すように２次側の機器が制御されパワーオンを行った場合は、負荷電流は急激に増加するが、制御回路１９は動作停止中であるため電力転送が行われず、結果、点線のように出力電圧Ｖ０がこのパワーオン時点で降下し、起動開始後に徐々に上昇する。そのため、この期間は機器の動作も開始できなくなってしまうという問題が発生する。
このように、負荷となっている機器が動作開始する瞬間に電源の出力電圧が降下する場合、機器側のシステムマイコンのリセットエラーや機器に対して不安定な動作を発生させる要因となる。
また 近年機器側の消費電流低減化が進み、スタンバイ時においても負荷電流がゼロに近い低消費化機器が商品化されており、スタンバイモードが出力電圧の降下によって動作停止モードとなり、機器の状態を継続して記憶している素子もリセットする事となる。
例えば ビデオカメラ等である周期的に録画する場合、録画が一旦終了すると低消費化の為スタンバイ時のようなゼロ電流モードとなると、機器動作はリセットされて録画が継続できない事となってしまう。
本発明は以上のような機器側の起動や停止などの急激な負荷変動に対し安定な出力電圧を供給するスイッチング電源装置を提供するものである。
【００１５】
【課題を解決するための手段】
本発明のスイッチング電源はかかる問題点を解消するためになされたもので、
交流電源から直流に変換する整流回路と、該整流回路から得られた直流電源をトランスの１次巻線を経由して断続するスイッチング素子と、上記スイッチング素子の断続によって上記トランスの１次巻線に供給される電力に対応する電力を誘起する２次巻線、及び３次巻線を有し、上記２次巻線から出力された電力を整流・平滑して２次側の負荷回路に供給する電力変換手段と、上記３次巻線から得られた電力を整流・平滑した電源によって駆動され、上記２次巻線から上記負荷回路に供給される電力を、所定の電圧、及び電流に制御するための検出手段と、
上記検出手段で検出された信号に基づいて上記２次側に供給される電力を所定値となるように上記スイッチング素子のオン期間を制御する制御回路とを備えたスイッチング電源装置おいて、
上記３次巻線から得られた直流電圧と、基準電圧を比較する比較手段と、上記比較手段の出力によって制御される例えばトランジスタ等の導通手段と、上記トランジスタ等の導通手段を介して上記検出手段の信号を上記制御回路に供給する回路を設け、
上記基準電圧が上記制御回路の最低動作電圧値以上となるように設定すると共に、上記負荷回路の急激なパワーオフ時によって、発振停止状態になり制御回路の最低動作電圧値以下に電圧降下が生じると、上記トランジスタ等からなる導通手段から出力される信号に基づいて上記制御回路部の発振周波数が基本周波数に向かって上昇するように設定されていることを特徴とするものである。
【００１６】
【発明の実施の形態】
本発明のスイッチング電源装置の一実施例を図１のブロック回路図として示す。
この図において先に示した図７と同一部分は同一符号とされ詳細な説明を省略する。
すなわち、商用の交流電源のコネクタ１１、入力フィルター１２、整流回路１３を経由して直流電源に変換され（Ｖｉｎ）、例えば発振周波数が１００ｋＨｚにてトランス（Ｔ１）１４の１次巻線Ｎ１に流れる電流をスイッチング素子Ｑ１が制御し、トランス（Ｔ１）１４の２次側巻線（Ｎ２）及び３次巻線（Ｎ３）に電力を誘起する。
上記２次側巻線（Ｎ２）から誘起された電圧は、ダイオードＤ３，コンデンサＣ２の整流回路で直流電圧源Ｖｏに変換され、次段の負荷回路（電子機器装置）１５に電力が供給される。
【００１７】
この出力電圧（Ｖｏ）はオペアンプ（ＯＰ１）１６の−端子に入力される。
一方オペアンプ（ＯＰ１）１６の＋端子には基準電圧ＲＥＦ１が入力されており、上記出力電圧Ｖｏと比較され、基準電圧との誤差信号がダイオードＤ１を経由してホトカプラ（ＰＨ１）１８に接続される。
上記電圧誤差信号はホトカプラ１８により２次側から１次側に伝達され、パルス幅変調回路（ＰＷＭ：Ｐｕｌｓｅ ｗｉｄｔｈ ｍｏｄｕｌａｔｉｏｎ）を内蔵している制御回路１９により１次側のスイッチング素子（Ｑ１）のオン期間を制御して、２次側への電力を制御する。
【００１８】
一方 抵抗Ｒ１は出力電流Ｉｏが負荷回路１５に流れる電流量を検出する。抵抗Ｒ１に流れた電流量は電圧変換されてオペアンプ（ＯＰ２）１７の＋端子に基準電圧ＲＥＦ２を経由して入力される。
またオペアンプ（ＯＰ２）１７の−端子は 上記抵抗Ｒ１のもう一方の端子と接続されており、前記抵抗Ｒ１に流れる電流量が比較される。
オペアンプ（ＯＰ２）１７はＲＥＦ２の基準電圧で設定される電流量と、Ｒ１抵抗に流れる電流量を比較し その誤差信号がダイオードＤ２を経由してホトカプラ１８に入力される。この出力電流の誤差信号は、前記電圧制御時と同様に 出力電流（Ｉｏ）が基準電圧ＲＥＦ２で設定される所定の電流量になるように、１次側の制御回路１９（ＩＣＰＷＭ制御回路）がスイッチング素子Ｑ１を制御する。
以上から オペアンプ（ＯＰ１）１６は出力電圧Ｖｏを所定の電圧に制御し、オペアンプ（ＯＰ２）１７は出力電流Ｉｏを所定の電流に制御する検出回路を構成し、ホトカプラ１８と共に制御信号の検出手段となる。
【００１９】
なお、３次巻線（Ｎ３）から誘起された電圧は、ダイオードＤ４，平滑コンデンサＣ１の整流回路を経由して１次側に設けられている制御回路１９（ＰＷＭ制御ＩＣ回路）の動作電圧源として供給されており、スイッチング素子Ｑ１のドライブ用信号として使用されると共に、この制御回路１９には特に 電源の出力容量が比較的低い電力の場合、スイッチング素子Ｑ１をＩＣ回路内に一体化して形成することができる。
なお、本実施例では制御回路１９の内部、または外部に図に示すように、３次巻線の出力電圧Ｖ３と基準電圧ＲＥＦ３を比較する電圧比較器２０（ＯＰ３）が設けられ、この電圧比較器２０の出力によってトランジスタＱ２が制御されると共に、このトランジスタＱ２を介してＦＢ電圧が制御回路１９を形成するＩＣ回路に供給されるようにしている点に特徴がある。
【００２０】
以下、ここで出力電流Ｉｏが負荷回路１５に流れ込まない無負荷時の動作について説明する。
先に述べたように、通常、負荷電流が流れている場合は、ＩＣ化されている制御回路１９（ＰＷＭ制御回路）は、ある所定の基本発振周波数（例えば１００ｋＨｚ）で発振し、ＰＷＭ制御されたパルス信号を供給しており、一方、無負荷時の場合には、パルス幅を一定にして発振周波数を低周波に減少させる。
以上からオペアンプ（ＯＰ１）１６は出力電圧Ｖｏを所定の電圧に制御し、オペアンプ（ＯＰ２）１７は出力電流Ｉｏを所定の電流に制御する。
また前記３次巻線（Ｎ３）から誘起された電圧は、ダイオードＤ４，コンデンサＣ１の整流回路を経由して１次側のＰＷＭ制御ＩＣ（制御回路１９）の動作電圧源、スイッチング素子Ｑ１のドライブ用として使用される。
本発明の実施形態では前記３次巻線電圧Ｖ３は、電圧比較器（ＯＰ３）２０の＋端子に入力され、電圧比較器（ＯＰ３）２０のー端子は基準電圧源ＲＥＦ３に接続されてＶ３電圧を検出するようにしている。
【００２１】
そして３次巻線の整流電圧Ｖ３は、基準電圧ＲＥＦ３より高い電圧値の場合に、電圧比較器２０の出力はＨレベル状態となりトランジスタＱ２をＯＮ状態にしている。
トランジスタＱ２のコレクタは制御用のＩＣ回路１９に接続され、トランジスタＱ２のエミッタはホトカプラ１８の１次側トランジスタのコレクタに接続されている。
すなわち、電圧比較器２０は３次巻線電圧値Ｖ３が 所定の基準電圧値以上ならばトランジスタＱ２をＯＮしてホトカプラ１８の電力制御信号を導通するＯＮ状態にし、一方３次巻線の整流電圧Ｖ３が基準電圧値ＲＥＦ３以下となると、トランジスタＱ２をＯＮからＯＦＦ状態に変化させてホトカプラ１８の信号をＯＦＦ状態に制御する。
【００２２】
制御回路１９に供給されるＦＢ１信号は 後で述べるように、負荷電流がＭａｘ負荷のときは、ＦＢ端子電圧は本例では１Ｖ以上の高い電圧となって、制御回路１９で駆動されるスイッチング素子Ｑ１への出力パルス（Ｑ１ベース）が最も広くなり、このＦＢ端子電圧が降下するにつれて 前記スイッチング素子Ｑ１のＯＮ幅時間が短く制御されるパルス幅制御動作となるように設定されている。
【００２３】
更に、本例の場合、例えばこのＦＢ端子電圧が１Ｖ（周波数可変開始電圧）以下となると、オンパルス信号幅を最小パルス幅、例えば０．５ｕＳの一定のオンパルスとしてスイッチング周波数を徐々に低周波に制御し、この周波数が低下するに伴って、上記最小パルス幅を徐々に長く制御し、最大例えば１．３ｕＳのパルス幅の信号となってスイッチング素子Ｑ１のオン期間を制御するようにしている。
このように制御回路１９のＦＢ端子電圧によって、負荷時には基本発振周波数でスイッチングしてパルス幅制御を行い、さらにＦＢ端子電圧が低下して周波数可変開始電圧以下となると周波数が低下を始め、このＦＢ端子電圧値が低下することで、上記低周波発振周波数もさらに周波数を下げるように制御される。
以上のように本願発明では制御用のＦＢ端子への制御信号は、負荷回路が接続されている２次側の電圧、電流（ホトカプラの出力）と、制御回路１９に供給される３次巻線電圧Ｖ３を所定の基準電圧値（ＲＥＦ３）と比較したときのトランジスタＱ２の制御信号によって形成されることになる。
【００２４】
図２には図１の１次側の制御回路１９を含む一点鎖線部の機能を有したＩＣブロック図の一例を示している。
図３には上記図２の制御用のＩＣ回路における動作タイミングを示す。
図２の回路において図１に示されているように交流電源を整流した直流入力電圧Ｖｉｎは、定電流回路ＣＣ１にて例えば１００μＡの定電流で、起動開始時にはＳＷ１がＯＮ状態でＩＣ回路のＶｃｃ（端子）ラインに供給される。
このＶｃｃラインはヒステリシス付のコンパレータＣＯＰ０で監視され、例えばこの電圧が１６Ｖになった事で、電圧監視制御回路のＶＣＯＮＴ１に信号が入力される。ＶＣＯＮＴ１はこの出力信号により、発振回路ＯＳＣ、フリップフロップ回路ＦＦ２、出力バッファー回路ＢＦ１等の主要な回路を動作状態にする。
【００２５】
ここで 発振回路ＯＳＣが動作状態になると図３の波形図に示すような三角波発振が開始され、三角波波形上部をから得られるパルス信号がフリップフロップ回路ＦＦ２にトリガパルスＴＲＣとして入力される。フリップフロップ回路ＦＦ２はトリがパルスＴＲＣが入力される事により、次の段のフリップフロップ回路ＦＦ１のセットパルスＳをフリップフロップ回路ＦＦ１のＳ端子に入力する。
一方、このＩＣ回路のＦＢ端子（フィードバック）には 図１におけるホトカプラＰＨ１（１８）の出力信号がトランジスタＴ１を介して接続されており、２次側の負荷回路の制御信号が入力される。
２次側の出力電力を増加するときは、ホトカプラＰＨ１はＯＦＦ状態に近づき結果、ＦＢ端子は電圧が上昇し、逆に２次側の出力電力を減少するときは、ホトカプラＰＨ１はＯＮ状態に近づきＦＢ端子の電圧は減少する。この様子を図３のＦＢ信号に示す。
【００２６】
このＦＢ端子には、先に図１に示したトランジスタＱ２がトランジスタＴ１として接続されており、このトランジスタＴ１は、図１で示したＶｃｃの電圧検出をしている電圧比較器２０がオペアンプＯＰ１として接続され、トランジスタＴ１のＶｃｅ（導通電圧）をコントロールするようにしている。
このオペアンプＯＰ１の＋端子はＶｃｃ端子、すなわち３次巻線の整流電圧Ｖ３が入力される端子に接続され、−端子には基準電圧ＲＥＦ３（例えば最低動作電圧として８．５Ｖ）が入力される。結果、オペアンプＯＰ１の動作は基準電圧ＲＥＦ３とＶｃｃ電圧が比較されて、Ｖｃｃ＞ＲＥＦ３（８．５Ｖ）の時には、オペアンプＯＰ１の出力がＨレベルとなり トランジスタＴ１をＯＮ状態に近づくように制御する。この条件では前記ＦＢ端子に接続されているホトカプラＰＨ１信号は有効となって、２次側からの制御信号でＩＣ回路が動作をする。
【００２７】
一方 オペアンプＯＰ１でＶｃｃ＜ＲＥＦ３（８．５Ｖ）となると、オペアンプＯＰ１の出力は、前記ＶｃｃとＲＥＦ３の電圧差に応じてＨレベルからＬレベルへと制御される。その結果トランジスタＴ１は、ＯＮ状態から前記電圧差に応じてＯＦＦ状態へと変化する。（Ｖｃｅが大きくなる）
この動作による信号波形の変化のタイミングを図３のＦＢ１信号として示す。これによると、負荷状態ではＦＢ１、ＦＢ信号共にＨレベル状態において、負荷電流減少により、ＦＢ端子電圧が降下する。
次に、Ｖｃｃの電圧降下においてはＶｃｃがＲＥＦ３（８．５Ｖ）以下になると、その電位差に対応してＦＢ端子はＬレベル状態のままであるが、ＦＢ１端子だけが上記トランジスタＴ１のＶｃｅ電圧が大きくなり、電圧が上昇する。
これにより負荷電流があたかも増加したような動作状態となる。
このＦＢ信号とＦＢ１信号の電圧差がトランジスタＴ１のコレクターエミッタ間電圧（Ｖｃｅ）であり、ＩＣ回路を動作しているＶｃｃ電圧降下に伴ってＶｃｅ電圧が大きくなり、それはトランジスタＴ１がＯＦＦする方向を示す。
【００２８】
以上のように動作するＦＢ１信号は、周波数を可変する為の回路ＶＣ１に入力され、この電圧が所定のレベル以下になるとその出力は発振回路ＯＳＣのＶＯＣ端子に入力されて、周波数可変を開始する。
すなわち、図３のタイミング図に示されているようにＦＢ１信号電圧が降下すると、その電圧はＶＣ１回路によりＶＣＯ開始電圧と比較され、その電圧以下となると、発振回路ＯＳＣの立上り時間が長くなり、結果、周波数が減少するように制御している。
【００２９】
トランジスタＴ１の出力であるＦＢ１信号は、コンパレータＣＯＰ１の＋端子に入力され、その−端子の基準電圧ＲＥＦ２（例０．５Ｖ）と比較される。
ＦＢ１電圧がＲＥＦ２電圧以下となるとＣＯＰ１出力がＬｏｗとなって、ＳＷ２を経由しフリップフロップ回路ＦＦ１とＦＦ２をクリア状態として、図１のスイッチング素子Ｑ１を示すＦＥＴ１はＯＦＦ状態に制御される。
図３のＦＦ１−Ｓ信号で、点線のパルス信号部分が上記ＯＦＦ状態に制御されている部分である。
また、ＦＢ１信号は Ｒｆｂ１とＲｆｂ２により抵抗分割され、分割点電圧信号＝ＦＢ２とされ、Ｒｓ抵抗を経由してコンパレータＣＯＰ２のー端子に入力される。そのコンパレータＣＯＰ２の＋端子にはスイッチング素子を形成するＦＥＴ１に流れるスイッチング電流Ｉｃを、抵抗Ｒｃで電流検出し、Ｖｉｃ電圧源により電圧シフトをされた信号が入力され、このスイッチング電流Ｉｃの信号とＦＢ２電圧が比較されてＰＣ１論理回路に入力される。
【００３０】
ＰＣ１論理回路は、前記コンパレータＣＯＰ２の信号と、発振回路ＯＳＣからの信号（Ａ点パルス信号）が論理処理され、結果図３のようなフリップフロップ回路ＦＦ１のＲ信号として、ＦＦ１のＲ（リセット）端子に入力される。
以上により、スイッチング素子となるＦＥＴ１のオンの立ち上がりは、図３より フリップフロップ回路ＦＦ１のＳ信号が入力されて フリップフロップ回路ＦＦ１のＱ出力がＬ→ＨとなることでスイッチングＦＥＴ１がオンパルス期間に制御される。
フリップフロップ回路ＦＦ２は フリップフロップ回路ＦＥＴ１の最低ＯＮ時間を設定する為の波形整形を行い、フリップフロップ回路ＦＦ１のＳ端子にＳ信号を入力する。フリップフロップ回路ＦＦ１はＳ信号入力によりＱ出力からＨレベル信号を出力して、ＡＮＤ１論理回路、バッファー回路ＢＦ１を経由し、スイッチングＦＥＴ１のゲートに入力される。
結果、スイッチングＦＥＴ１がＯＮしスイッチング電流が流れる。スイッチング電流が流れると、前記抵抗Ｒｃでスイッチング電流が検出され、この信号にＶｉｃ電圧が重畳されて ＦＢ２信号とＩＣ２信号がＣＯＰ２で比較される。 （図３参照）
このコンパレータＣＯＰ２の出力信号はＰＣ１論理回路を経て、フリップフロップ回路ＦＦ１のリセットＲ端子に入力され、前記フリップフロップ回路ＦＦ１のＱ出力はＲパルスでリセットされ、Ｈ→Ｌと出力する。
このフリップフロップ回路ＦＦ１のＱ出力がＬレベルを出力する事で上記スイッチングＦＥＴ１がオフに制御される。
【００３１】
ＦＢ１信号については、Ｖｃｃ電圧をオペアンプＯＰ１において検出し、トランジスタＴ１の出力を制御する事で説明したが、このオペアンプＯＰ１出力は、トランジスタＴ１を制御する一方で、反転回路ＩＢ１回路の出力端子に接続されているスイッチ回路ＳＷ２も制御する。
スイッチ回路ＳＷ２は、Ｖｃｃ電圧がＲＥＦ３（例えば８．５Ｖ）以下になることでＳＷ２回路をオープンとしてフリップフロップ回路をクリアされないようにし、ＦＢ１端子電圧が基準電圧ＲＥＦ２電圧（０．５Ｖ）以下になってもスイッチング素子であるＦＥＴ１出力をＯＦＦ状態にする機能を停止している。
更には、オペアンプＯＰ１出力は 反転回路ＩＢ１で極性反転され、回路図２のトランジスタＴ２のベース端子にも接続され、前記Ｖｃｃ電圧が基準電圧ＲＥＦ３（８．５Ｖ）以下になることでトランジスタＴ２がＯＮしてコンパレータＣＯＰ２のー端子をＬレベル状態にして、結果、コンパレータＣＯＰ２の出力をＨレベル状態に制御する。（図３参照）
【００３２】
尚、フリップフロップ回路ＦＦ１はリセット信号が入力されていても、セット信号Ｓが入力されればＳ信号の時間はＱ端子に出力をするようにした論理回路とする。
したがって、トランジスタＴ２がＯＮすることで、スイッチング素子であるＦＥＴ１には、フリップフロップ回路ＦＦ１のＳ信号期間＝ＯＮ時間が最低のＯＮパルス制御モードにする事ができる。
【００３３】
なお、ここで上記トランジスタＴ２の機能を設けなければ、（Ｔ２がＯＦＦ状態固定）上記スイッチングＦＥＴ１のＯＮ幅はＦＢ２信号に基づいたＯＮ期間で制御されるパルス幅制御も構成できる。（この部分が請求項２とされる）
【００３４】
以上より、本件発明の実施例による動作をまとめたものが図４に示されている。
この図は横軸にスイッチング周波数の変化、縦軸にＩＣ回路の動作電圧とＦＢ端子電圧の一例を示したもので、この図に基づいてＶｃｃとＦＢ電圧による周波数制御方法について説明する。
矢印のＡの部分は負荷電流が流れている状態を示しＦＢ端子電圧は例えば、０．８Ｖ以上となって、基本周波数は本例では１００ｋＨｚでの周波数でスイッチングＯＮ時間幅を負荷の状態により制御しているＰＷＭ制御モードとなっている。
またこのＰＷＭ制御モード時の最小ＯＮパルス幅は、例えば０．５ｕＳとする。
矢印Ｂの領域は負荷電流が減少し、ＦＢ端子電圧が周波数制御電圧以下、本例では０．８Ｖ以下となると、最低ＯＮ期間の状態での周波数制御モードとなりＦＢ端子電圧の減少に応じて周波数が低周波にシフトしていることを示している。この場合、ＦＢ端子電圧により周波数の低下（０．８Ｖ以下）が開始されると、この電圧降下に伴って、前記最小ＯＮパルス幅０．５ｕＳを徐々に長くし、例えば、ＦＢ端子電圧が本例では０．６Ｖの最低周波数時点（例えば、６００Ｈｚ）で１．３ｕＳにまで長くしている。
更には、このときの最小ＯＮパルス幅はＡＣ入力電圧（Ｖｉｎ）で更に制御し設定する。
例えば上記無負荷状態での最小パルス幅は、ＡＣ入力電圧が高い時（ＡＣ２４０Ｖ）、すなわち交流電源を整流した入力直流電圧（Ｖｉｎ）が高い時、前記最小パルス幅を例えば０．３ｕＳとし、ＡＣ入力電圧が低い時（ＡＣ１００Ｖ）、同様に入力直流電圧が低い時は前記最小パルス幅を例えば１．３ｕＳとした 入力直流電圧によって最小パルス幅を変化するように制御している。
これは、入力電圧によって、前記無負荷時動作時の発振周波数を最適化する事で待機時の電力を最小化できるようにしたものである。（この部分が請求項３の説明となる）
次に、矢印Ｃの領域では 最低周波数を本例では６００Ｈｚに設定しており、そして、更にＦＢ端子電圧が低下し、発振停止設定電圧、本例では０．４Ｖ以下となってスイッチング素子の動作はＯＦＦ状態（発振停止領域）となることを示している。
【００３５】
一方、Ｖｃｃ電圧については 通常運転時はＶｃｃ電圧を８．５Ｖ以上の動作点として制御するが、前記説明での過渡的負荷変動で出力電流が瞬間にゼロ電流へ変化するような動作においては、上記発振停止状態となる為Ｖｃｃ電圧の低下が発生する。
このＶｃｃ電圧低下は先のオペアンプＯＰ１で検出する。Ｖｃｃ制御電圧（本例 ８．５Ｖ以下）を設定して、この電圧値よりも降下した場合には矢印Ｄの領域に示されているように上記発振停止状態を解除して、周波数制御モードでスイッチング素子の動作を開始する。この場合 Ｖｃｃ電圧が下がる事によりトランジスタＴ１のＶｃｅが上昇し、発振周波数は最低周波数から徐々に基本周波数（１００ｋＨｚ）へと周波数を高くするように制御する。
この場合についても、周波数が最低周波数から基本周波数へと高く制御する時のスイッチング素子のＯＮパルスは 最低周波数時の最低ＯＮパルス幅 例えば１．３ｕＳから 周波数が高くなるに従って短くしていき、基本周波数となって例えば ０．５ｕＳになる動作としている。
尚、上記ＯＮパルス幅については ＯＮパルスを本実施例では０．５ｕＳの固定とする事も可能である。
【００３６】
本例では、図２のトランジスタＴ２を設けることにより、Ｖｃｃ電圧が８．０Ｖと戻ると１００ＫＨｚの基本周波数となり、また更にＦＢ端子電圧が降下すると、最低ＯＮ時間を固定したまま（本例では ０．５ｕＳ）で基本周波数で動作する。
また、トランジスタＴ２を省略する（又はＯＦＦ固定にする）ことにより、基本周波数になりＦＢ端子は更に電圧が降下すると、スイッチング素子のＯＮ幅を広げるように制御するＰＷＭ制御モードとなる場合の２方式を提案している。
なお、Ｖｃｃ電圧が７．５Ｖ以下になると、この電圧をＩＣ回路の動作が停止する動作停止電圧ＵＶＬＯとし図４の領域矢印Ｅとなる。
【００３７】
図５には、起動時と過渡的負荷変動を生じた時のＶｃｃ電圧変動について示す。
更に図６には、上記過渡的負荷変動時の詳細な動作タイミングを示す。
図５において最初にスイッチング電源が起動する起動モードでは、図２に示したＳＷ１がＯＮする事でＩＣ回路のＶｃｃ電圧が徐々に上昇し、例えばこの電圧が１６Ｖになると制御回路１９が駆動状態になる。そしてスイッチングが開始され、３次巻線に電圧が誘起され、ＰＷＭモード開始時の電圧上昇となって、Ｖｃｃ電圧が安定化する。
この時の基本発振周波数は例えば１００ＫＨｚとなり、負荷状態によって駆動パルスがＰＷＭ変調されるＰＷＭ制御モードになる。
【００３８】
ここで先に述べたように急激なパワーオフが起きると、過度的負荷変動モードとなって、Ｖｃｃ電圧が低下し発振停止状態になるが、先に述べたように周波数例えばが６００Ｈｚ以上で発振が継続され、最低オン幅の周波数制御で周波数が高周波側へシフトされる。周波数の上昇は、３次巻線電圧も上昇をさせ、その結果Ｖｃｃ電圧が８．５Ｖ以上になるとＩＣ回路は 動作を停止せずに（ＩＣ動作停止電圧に電圧が降下すること無く）安定な動作状態を継続させる事ができる。
【００３９】
このような経過を図６の負荷電流（Ｉ０）、３次巻線電圧Ｖ３、ＩＣ回路停止電圧レベル、ＦＢ電圧、発振停止設定レベル、スイッチング素子の出力波形、および２次側出力電圧Ｖ０の波形で説明する。
例えばＭＡＸ負荷動作時から過渡的な負荷変動（パワーオフ）が発生すると、ＦＢ電圧はＨレベルからＬレベルへ急激に変化し、この時ＦＢ電圧は発振停止電圧レベル値以下となって発振停止をする。但しこの時は３次巻線の整流電圧Ｖ３が時定数を持って減少するのでＶｃｃ制御電圧（本例では図４の８．５Ｖ）も徐々に減少する。
その後 Ｖｃｃ電圧が上記Ｖｃｃ制御電圧値（図４のＲＥＦ３以下）となってＶｃｃ制御モードとなり、発振停止状態を解除して動作開始を行う。
以上により発振が再開されＶｃｃ電圧は上記Ｖｃｃ制御電圧以下とならないように周波数制御（ＶＣＯ制御）して、スイッチング素子をＯＮにする。
更に、ＦＢ端子電圧は２次側出力電圧が無負荷時制御電圧に安定化すると、ＦＢ端子電圧はＬレベルからＨレベルへと電圧が上昇し、発振停止電圧以上となってさらにＶｃｃ電圧を上昇するように制御される。最終的には待機時の動作状態へと安定化され、前記過渡的負荷変動で生じたＶｃｃ電圧降下が解消される。
【００４０】
本発明の場合は、図６の点線のタイミングで示すように、前記Ｖｃｃ制御モードにおいても、負荷回路の機器がパワーオンされたときは、負荷電流が流れる事によってＦＢ電圧も急上昇して、周波数制御の周波数上昇→ＰＷＭ制御へと安定に推移する事ができ、負荷に応じたＰＷＭ制御動作状態に移行し、従来の欠点を解消することができることを示している。
【００４１】
【発明の効果】
以上説明したように、ＰＷＭ制御方式スイッチング電源の機器動作中、例えば、負荷電流が流れている状態から急激に機器動作停止状態の負荷電流ゼロ電流へ切替わるような過渡的負荷変動に対しスイッチング動作を停止し、２次側の電圧制御（ＦＢ信号）値等が安定化するまでその停止状態が続くことがあり、その場合は１次側制御用の制御回路（ＩＣ）の電源電圧源の３次巻線電圧が降下して制御回路のＩＣ動作停止となり、制御回路（ＩＣ）が再起動を開始することになるが、本発明はこの発振停止状態になるとＩＣ回路に供給されている動作電圧を検出して、自動的にスイッチング動作が立ち上がるようにしているので、時間遅れが生じる起動抵抗による動作状態の回復を回避する事が可能となる。
その結果、前記制御回路のＩＣ動作停止及び起動開始期間中に、負荷となる機器の動作開始が開始された場合に生じる２次側出力電圧降下の防止や、１次側制御回路のＩＣ回路の電源電圧安定化を実現できる。
【００４２】
この２次側の出力電圧降下は負荷に電子機器が接続されているときは、機器側のシステムマイコンのリセットエラーや機器に対して不安定な動作を発生させる要因となるものであるが、このような機器の誤作動を防止することができる。
また、近年機器側の消費電流低減化が進み、スタンバイ時においても負荷電流がゼロに近い低消費化機器が商品化されており、スタンバイモードが出力電圧の降下によって動作停止モードとなり、機器の状態を継続して記憶している素子もリセットされることがあり、例えば、ビデオカメラ等である周期的に録画する場合、録画が一旦終了すると低消費化の為スタンバイ時のようなゼロ電流モードとなると、機器動作はリセットされて録画が継続できないことがある。しかし本発明のスイッチング電源装置を搭載することによって、このような問題点を回避させることができるという効果が生じる。
【図面の簡単な説明】
【図１】本発明のスイッチング電源装置の一例を示すブロック回路図である。
【図２】スイッチング素子駆動制御回路（ＩＣ）の位置例を示すブロック回路図を示す。
【図３】図２の各部の動作を示す波形図である。
【図４】Ｖｃｃ電圧と発振周波数、及びＦＢ端子電圧の関係を示すグラフである。
【図５】起動、及び過度的な負荷変動モードにおけるＶｃｃ電圧の変化を示すグラフである。
【図６】過度的な負荷変動時に対応する各部の電圧、及び信号の波形図を示す。
【図７】通常のスイッチング電源の原理図を示すブロック図である。
【図８】スイッチング素子の駆動パルスと、出力波形図を示す。
【図９】負荷回路の電流が変化したときの制御信号ＦＢと、オンパルス幅の関係を示す波形図である。
【図１０】負荷回路のパワーが急激にオフとなったときの各部の波形図である。
【符号の説明】
１１ コンセント、１２ 入力フイルタ、１３ 整流回路、１４ トランス、１５ 負荷回路、１６ １７ オペアンプ、１８ ホトカプラ、１９ 制御回路、
２０ コンパレータ

Claims (3)

1. 交流電源から直流に変換する整流回路と、
   該整流回路から得られた直流電源をトランスの１次巻線を経由して断続するスイッチング素子と、
   上記スイッチング素子の断続によって上記トランスの１次巻線に供給される電力に対応する電力を誘起する２次巻線、及び３次巻線を有し、上記２次巻線から出力された電力を整流・平滑して２次側の負荷回路に供給する電力変換手段と、
   上記３次巻線から得られた電力を整流・平滑した電源によって駆動され、上記２次巻線から上記負荷回路に供給される電力を、所定の電圧、及び電流に制御するための検出手段と、
   上記検出手段で検出された信号に基づいて上記２次側に供給される電力を所定値となるように、上記スイッチング素子のオン期間を制御する発振部、及びＰＷＭ変調部が設けられた制御回路を備えたスイッチング電源装置において、
   上記３次巻線から得られた直流電圧と、基準電圧を比較する比較手段と、
   上記検出手段の信号を上記制御回路に供給する回路とを設け、
   上記３次巻線の直流電圧が上記制御回路の最低動作電圧値以上となるように設定すると共に、上記負荷回路の急激なパワーオフによって発振停止状態になり、上記最低動作電圧以下となった場合、上記比較手段から出力される信号に基づいて上記制御回路の発振停止状態を解除して、スイッチング素子のオン期間を制御するようにしたことを特徴とするスイッチング電源装置。
2. 上記負荷回路の待機時において スイッチング素子のスイッチング周波数が基本周波数から周波数を低下させた低周波発振をする場合、
   上記制御回路に供給される電圧が最低動作電圧以下に降下すると、上記制御回路の動作停止状態を解除し、スイッチング周波数を上記最低動作電圧値から降下する電圧量に対応して低周波発振から基本周波数へ周波数を高くし、基本発振周波数に達するとスイッチング素子のＯＮ時間幅を長くするパルス幅制御を行うことを特徴とする請求項１に記載のスイッチング電源装置。
3. 上記負荷回路の待機時におけるスイッチングパルスのオン時間を長くするパルス幅制御は、入力されている直流電圧が高い場合は狭く、低い場合は広くなるように制御されることを特徴とする請求項２に記載のスイッチング電源装置。

Images