JP2004304884A - スイッチング電源装置 - Google Patents

スイッチング電源装置 Download PDF

Info

Publication number
JP2004304884A
JP2004304884A JP2003092525A JP2003092525A JP2004304884A JP 2004304884 A JP2004304884 A JP 2004304884A JP 2003092525 A JP2003092525 A JP 2003092525A JP 2003092525 A JP2003092525 A JP 2003092525A JP 2004304884 A JP2004304884 A JP 2004304884A
Authority
JP
Japan
Prior art keywords
voltage
power supply
circuit
switching element
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003092525A
Other languages
English (en)
Inventor
Koji Umetsu
浩二 梅津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003092525A priority Critical patent/JP2004304884A/ja
Publication of JP2004304884A publication Critical patent/JP2004304884A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】スイッチング電源の待機時に、入力電源電圧が変動しても制御用IC回路の電源電圧を一定となるように制御し、過度的な負荷変動に対して安定した応答特性が得られるようにする。
【解決手段】コンセント11から供給される交流電源を入力フイルタ12を介して整流回路13で整流し、トランス14の1次巻線N1に供給すると共に、スイッチング素子Q1によって、所定のタイミングでオン・オフ制御する制御回路19が設けられている。
この制御回路19には直流電圧Vin、又は3次巻線N3の誘起電圧が検出信号として入力され、負荷回路15が無負荷となる待機時には基本周波数を低周波側にシフトし、オン期間を最小となるように制御すると共に、交流電源が高いときはONパルス期間を狭く、交流電源が低いときはオンパルス期間を広くなるように制御する。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、例えばスイッチング素子によって直流電源を断続し、交番信号を得ると共に、その交番信号を整流・平滑することによって任意の直流電力を得る際に好適なスイッチング電源装置に関するものである。
【0002】
【従来の技術】
近年、高周波の比較的大きい電流及び電圧に耐えるスイッチング素子、およびデバイスの開発によって、商用電源から比較的容易に直流電力に変換できるスイッチング電源装置が普及している。
【0003】
図8はかかるスイッチング電源の一例をブロック図で示したものである。
この図において、11は商用電源に接続されるコネクタ、12はスイッチング電源が発生するノイズを除去する入力フィルター、13は整流ダイオードによって交流電源を整流して直流電圧(Vin)を得る整流回路である。
14は一次巻線N1、2次巻線N2、および3次巻線N3を有しているトランス(T1)であり、15はこのトランス(T1)14の2次巻線に誘起される交番電力が整流ダイオードD3、および平滑コンデンサC2によって直流の出力電圧(V0)に変換され供給されている負荷回路である。
【0004】
この負荷回路15は、例えば2次電池を設け負荷回路15が動作停止状態においては2次電池に充電を行うように動作し、一方負荷回路15が動作状態においては負荷回路が動作する為の電力を供給して動作する電子機器(例えば、ジタルカメラ、ビデオカメラ、小型TV等)がある。
【0005】
16,および17は出力電圧(V0)及び出力電流(I0)を検出するためのオペアンプ(OP1)、(OP2)、18は前記オペアンプ(OP1)16、(OP2)17の出力信号が、ダイオードD1、D2を介して入力されているホトダイオードと、ホトトランジスタからなるホトカプラー(PH1)であり、前記オペアンプ(OP1)16,(OP2)17の出力が負荷電力を検出する検出手段の信号となり、前記ホトカプラ(PH1)18でホトダイオードからホトトランジスタに伝達されて、制御回路19のFB端子に接続されて、スイッチング素子となるトランジスタQ1のオンオフ制御を行う制御信号として供給されている。
なお、スイッチング素子Q1はMOSFETによって構成することができ、また、通常IC回路で構成されている制御回路19には、3次巻線N3に誘起される電力がダイオードD4,平滑コンデンサC1からなる整流回路を介して供給されている。
【0006】
以下、上記したようなスイッチング電源の動作を説明する。
前記、交流電源を整流して直流電圧(Vin)からは起動抵抗Rpを介して制御用のIC回路に微少な起動電流を流し、制御回路19の電圧(Vcc)が動作領域に移行すると、制御回路19から出力される駆動パルスによって、例えば発振周波数が100kHzにてトランス(T1)14の1次巻線N1に流れる電流をスイッチング素子Q1によって断続する。
以下、本スイッチング電源をフライバック方式の電源として説明すると、例えば、スイッチング素子Q1がオンの時に1次巻線N1に蓄積された電磁エネルギーが、スイッチング素子Q1のオフ時にトランス(T1)14の2次側巻線(N2)及び3次巻線(N3)に電力を誘起する。
上記スイッチング電源の出力電圧制御は、2次側巻線(N2)から誘起された電圧をダイオードD3、平滑コンデンサC2で整流し、この出力電圧(Vo)をオペアンプ(OP1)16の−端子に入力するとともに、オペアンプ16(OP1)の+端子には、基準電圧REF1が入力されており、上記出力電圧(Vo)と比較され、基準電圧REF1との誤差信号がダイオードD1を経由してホトカプラ(PH1)18に接続される。
そして、上記電圧の誤差信号はホトカプラ(PH1)18により2次側から1次側に伝達され、制御回路19の内部に構成されているパルス幅変調回路(PWM:Pulse width modulation)により1次側のスイッチング素子(Q1)のオン期間を制御して2次側への電力を制御する。
結果、前記2次側の基準電圧となるオペアンプ16の基準電圧REF1により設定された出力電圧に制御する。
【0007】
一方、前記負荷回路15に流入する出力電流(I0)は、低抵抗で構成されている抵抗R1を流れ、抵抗R1に流れた電流量は電圧変換される。オペアンプ(OP2)17の+端子は基準電圧REF2を介して、抵抗R1の端子に入力される。オペアンプ(OP2)17の−端子は、上記基準電圧REF2が接続された抵抗R1端子のもう一方の端子に接続されており、この基準電圧REF2と前記抵抗R1に流れる電流量が比較される。
そして、オペアンプ(OP2)17は基準電圧REF2で設定される電流量と抵抗R1に流れる電流量を比較し、その誤差信号がダイオードD2を経由してホトカプラ(PH1)18に入力される。この出力電流の誤差信号は前記電圧制御時と同様に、出力電流Ioが基準電圧REF2で設定される所定の電流量になるように1次側の制御回路(IC回路)19がスイッチング素子Q1の断続比を制御する。
以上から、オペアンプ(OP1)16は、出力電圧Voを所定の電圧に制御し、オペアンプ(OP2)17は出力電流Ioを所定の電流となるように制御し、ホトカプラ18と共に制御信号の検出手段を構成する。
【0008】
以上の動作を基に出力電流Ioが負荷回路15に流れない無負荷時の動作について説明する。
通常、負荷電流(Io)が流れている場合は、上記したように制御回路19{PWMIC制御回路}は ある所定の基本発振周波数、例えば100kHzで発振を繰り返すように制御され、負荷電力に対応してスイッチング素子Q1のオン期間を制御している。
一方、無負荷時の場合には、後で述べるようにパルス幅が最小のパルス期間で上記基本周波数を低周波側にシフトして低周波発振となるように制御する。
このようなタイミングにおけるスイッチング素子Q1のベース波形と、コレクタ波形を図9の波形で示す。
負荷電流が流れている時は、制御回路19(PWM制御回路)から出力されるスイッチング素子Q1のベース波形は、例えばf1(100kHz)で発振しているが、無負荷時になると、オン期間が一定の場合は発振周波数は減少し、例えば、f2(20kHz)にて発振する。ただし無負荷時においてもオペアンプ16、17、ホトカプラ18等の駆動電力、及び制御回路19を動作状態とする駆動電力が必要であり、すなわち、出力電圧を所定の電圧に制御するようにスイッチング素子Q1のオン期間は一定でオフ期間を可変制御して、結果的に発振周波数が減少するようにされている。
【0009】
【特許文献】特開平10−14217号公報
特開平10−14217号公報 負荷の大きさに連動するFB電圧をPWM用の回路と、PFM用の回路に選択的に供給し、重負荷時にPWM制御を、軽負荷時にはPFM制御を行う。
【0010】
【発明が解決しようとする課題】
ところで、このようなスイッチング電源は通常ワイドレンジ対応となるように設定されているので、スイッチング電源の使用地区によって入力される交流電源の電圧が変化する。
これは外国へ持っていくような電源等では100V乃至240V程度の交流電源に対応できることが好ましい。
以上のような ワイドレンジ入力対応での待機時モード(負荷電流ゼロモード)状態での周波数可変動作については、商用交流電源が例えば100Vから240Vまでに変化した場合、また2次側のオペアンプOP1(16)、オペアンプOP2(17)等の制御回路の消費電流(電力)が変化した場合において、3次巻線電圧から供給される制御回路用電圧源の安定化や2次側の出力電圧を所定の電圧に制御するように周波数を可変する為には、周波数変化幅が非常に広い制御となる。
【0011】
このように交流入力電圧による周波数変化を示すデータを図10、および図11の実験データ及びグラフに示す。
図10は商用交流入力(AC入力)100V時にオンパルス幅を1μSとし、所定の出力電圧(V0)を例えば8.4Vを得る周波数を示しており、その周波数範囲は2.41kHz〜3.00kHzとなっている、これは待機時モード、負荷電流ゼロモード時のデータである。
一方、図11は商用交流入力(AC=240V時)に同じくオンパルス幅を1μSとし、出力電圧(V0)が約8.4Vとなるようにしたときの発振周波数の範囲を示しており、その周波数は範囲は0.28kHz〜0.34kHzの周波数となる。これも待機時モード、負荷電流ゼロモード時のデータである。
【0012】
この図10,図11から理解されるように、無負荷時(負荷電流ゼロモード時)に商用交流入力の電圧が変化すると、3次巻線電圧や出力電圧をある設定の電圧を得ようとすると(網各部分)、それに伴って制御回路19内のPWM制御回路(IC1)の発振周波数は約一桁変化してしまう。
更に、1次側に設けられている制御回路19のPWM制御IC回路の電圧源である3次巻線N3から誘起される電圧も、AC100V時は11V〜12V、AC240V時は8V〜9Vと変化している。
【0013】
このように、交流入力電圧の変化によってスイッチング素子に供給する発振周波数の周波数変化が大きいと、スイッチング電源の無負荷時モード〔例えばスタンバイ時)から負荷モードへの切替え時、例えば、AC100V時の3kHzから100kHzへの応答時間に対し、 AC240V時の0.3kHzから100kHzへの応答時間の方が長くかかる事になり、負荷の応答時間に差が生じてしまい、定常動作となるまでの電圧特性が大きく異なってしまうという欠点がある。
【0014】
また、交流入力電圧が変化したときに1次側のPWM制御ICの電圧源である3次巻線N3の電圧変動が大きくなり、結果、ICの動作電圧範囲を広く取る必要があったり、又はICの動作電圧が停止してしまうという問題を生じる。
また、制御回路となるIC回路の動作電圧がある値から低下すると、制御回路19(図8 IC1回路)の動作が停止し、結果、スイッチング動作も停止し、再び起動回路を介して起動させるため、上記制御回路動作停止や起動中において、出力電圧の低下が生じて負荷回路が誤動作を生じる場合がある。
以上のように、従来のスイッチング電源は交流入力電圧や負荷の状態によって、又は待機時モードから動作時モードに至る動作特性等において、制御用ICの電源電圧等が不安定となってしまうという欠点があった。
【0015】
【課題を解決するための手段】
本発明のスイッチング電源装置は上記したような課題を解消するためになされたもので、少なくとも、交流電源から直流に変換する整流回路と、
該整流回路から得られた直流電源を電力変換用のトランスの1次巻線を経由して断続するスイッチング素子と、上記スイッチング素子によって断続され上記1次巻線に供給される電力に応じて電力を誘起する2次巻線、及び3次巻線を有し、上記2次巻線から得られた電力を整流・平滑して2次側直流電力として出力する電力変換手段と、上記3次巻線から得られた電力を整流・平滑した電力により駆動され、上記2次巻線から上記負荷回路に供給される電力を所定の電圧・電流に制御するための検出手段と、上記検出手段で検出された信号に基づいて上記2次側に供給される電力を所定値となるように上記スイッチング素子のオン期間を制御する制御回路とを備え、2次側の出力に接続されている負荷回路の機器が動作中のモード(機器動作モード)には、一定の基本周波数で上記スイッチング素子をPWM制御し、上記機器が停止中のモード(機器停止モード)上記基本周波数を低周波側にシフトするように制御する。
上記機器動作モードにおける基本周波数のパルス幅変調制御時には出力電力が減少するとスイッチング素子のオン時間が最小パルス幅となるように制御され、上記機器の負荷電流が減少して基本周波数から低周波側にシフトされ周波数が低減する場合上記スイッチング素子の最小オンパルス幅が、上記交流電源が低いときは大きくなるように制御され、上記交流電源の電圧が高いときは上記スイッチング素子のオンパルス幅が狭くなるように制御することを特徴とするものである。
【0016】
また、上記交流電源の電圧を検出する方法としては、上記3次巻線N3の整流ダイオードのオン期間を負極整流した3次巻線の電圧を検出してもよい。
さらに、上記交流入力電圧又は上記3次巻線出力整流ダイオードのオン期間を負極整流した電圧をA/Dコンバータ等でデジタル化し、マイクロコンピュータにて予めプログラムされた上記交流電源の電圧と最小オン期間のマトリックスからスイッチング素子の好適なオン期間を割り出すようにしてもよい。
【0017】
【発明の実施の形態】
本発明のスイッチング電源装置の一実施例を図1にブロック回路図として示す。
この図において、先に示した図8と同一部分は同一の符号としている。
すなわち、商用の交流電源のコンセント11、入力フィルター12、整流回路13を経由して直流電源に変換され(Vin)、例えば発振周波数が100kHzにてトランス(T1)14の1次巻線N1に流れる電流をスイッチング素子Q1が制御し、T1の2次側巻線(N2)及び3次巻線(N3)に電力を誘起する。
上記2次側巻線(N2)から誘起された電圧は、ダイオードD3,コンデンサC2の整流回路で直流電圧源Voに変換され次段の負荷装置15に電力が供給される。
この出力電圧(Vo)はオペアンプ(OP1)16の−端子に入力される。
一方オペアンプ(OP1)16の+端子には基準電圧REF1が入力されており、上記出力電圧Voと比較され、基準電圧との誤差信号がダイオードD1を経由してホトカプラ(PH1)18に接続される。
上記電圧誤差信号はホトカプラ18により2次側から1次側に伝達され、パルス幅変調回路(PWM:Pulse width modulation)を内蔵している制御回路19により1次側のスイッチング素子(Q1)のオン期間を制御して2次側への電力を制御する。
【0018】
一方 抵抗R1は 出力電流Ioが負荷回路15に流れ込む電流量を検出する。抵抗R1に流れた電流量は電圧変換されて オペアンプ(OP2)17の+端子に基準電圧REF2を経由して入力される。
またオペアンプ(OP2)17の−端子は 上記抵抗R1のもう一方の端子と接続されており、前記抵抗R1に流れる電流量が比較される。
オペアンプ(OP2)17はREF2の基準電圧で設定される電流量と、抵抗R1に流れる電流量を比較し、その誤差信号がダイオードD2を経由してホトカプラ18に入力される。この出力電流の誤差信号は、前記電圧制御時と同様に、出力電流(Io)が基準電圧REF2で設定される所定の電流量になるように、1次側の制御回路19(ICPWM制御回路)がスイッチング素子Q1を制御するようにしている。
以上から、オペアンプ(OP1)16は出力電圧Voを所定の電圧に制御し、オペアンプ(OP2)17は出力電流Ioを所定の電流に制御する。
【0019】
なお、3次巻線(N3)から誘起された電圧は、ダイオードD4,平滑コンデンサC1の整流回路を経由して1次側に設けられている制御回路19(PWM制御IC回路)の動作電圧源として供給されており、スイッチング素子Q1のドライブ用信号として使用される。また、この制御回路19は特に電源の出力容量が比較的低い電力の場合、スイッチング素子Q1をIC回路内に一体化して形成することができる。
さらに制御回路19には点線で示すように交流電源を整流した直流入力電圧(Vin)が供給されるようにVin入力部20が接続され、このスイッチング電源に供給されている交流電源の電圧検出が可能となるように構成されている。
【0020】
以下、ここで出力電流Ioが負荷回路15に流れ込まない無負荷時の動作について説明する。
先に述べたように、通常、負荷電流が流れている場合は、IC化されている制御回路19(PWM制御回路)は、ある所定の基本発振周波数(例えば100kHz)で発振を繰り返しており、一方、無負荷時の場合には 上記基本周波数が低下して低周波で発振を繰り返すように設定されている。
【0021】
図2は以上の負荷回路15に供給される電力がゼロとなる無負荷時の回路動作例において(但し、2次側の制御用のための消費電力を8.5V、2.5mA(21mW)としている)、図1のスイッチング素子Q1の最小オンパルス幅と、出力電圧Voが一定の電圧(例えば8.4V)に制御される発振周波数Fとの関係を実験値で求めたデータとグラフを示す。
【0022】
実験では入力電圧Vinを100Vから280Vに電圧を変化させ、その時 出力電圧Voを一定の電圧(本データではVo=8.41〜8.45V)とし、かつ3次巻線電圧V3についても、一定電圧(本データではV3=10.3〜10.4V)になるようなスイッチング素子Q1のオン時間(Ton)と、発振周波数Fを実験で測定したところ、表データの結果を得る事ができた。
【0023】
これによると、入力電圧Vinが増加するにつれて、スイッチング素子Q1のオン時間を一定の割合で減少させる事で出力電圧Voと3次巻線電圧V3をほぼ一定の電圧とする事ができ、かつ、この場合の発振周波数Fについても1kHz付近でほぼ一定となるデータを得る事ができた。
これは、無負荷時動作モードにおいて、2次側のオペアンプ(OP1,(OP2),及びホトカプラ(PH1)(図1の2次側点線内回路参照)、制御回路19等の消費電力を、1次側のスイッチング素子Q1がトランスT1の1次巻線をスイッチングして電力変換する事で成り立つ。
【0024】
ここで、入力電圧Vinが例えば100Vから240Vに上昇した場合、スイッチング素子Q1のオン期間が一定の場合、電圧が上昇した量だけ1次側に蓄えられる電力が増加する。
一方、2次側消費電力は入力電圧Vinに関係なく一定の消費電力である為、出力電圧Voを一定に制御する回路では、入力電圧に関係なく同じスイッチング周波数では2次側電力が余剰となってしまう。
従って、2次側の出力電圧を一定に制御する回路では スイッチング素子Q1のオフ期間を長くする、すなわちスイッチング周波数を低周波にするか、又はスイッチング素子Q1のオン期間を短くするかが必要となる。
【0025】
ここで、スイッチング周波数を一定とし場合のスイッチング素子Q1の必要オン期間を計算で求めてみる。
Vin=入力電圧
LP=トランスT1の1次巻線(N1)のインダクタンス=680μH
Figure 2004304884
F=スイッチング素子Q1の断続周波数とすると
(1) Ip=(Vin/Lp)×Ton
(2) Pin=1/2(Lp×Ip^2×F)
(3) F=1/Ton+Toff
但し、Ton:スイッチング素子Q1がオンしている時間、Toff:スイッチング素子Q1がOffしている時間、IP:1次巻線のピーク電流。
【0026】
上記式を変形してTon時間を計算で求めた結果が図2の表データのTon計算値(■印)に示されている。
これをグラフの実験上のオン時間◆印と、計算によるオン時間■印によって示すと、上記Ton計算値と実験によるTon時間はおおむね同じ時間を得る事ができる。
本結果からスイッチング素子Q1のオン期間のベース波形とコレクタ波形、および入力電圧(Vin)の関係を図3のタイミング波形図、およびデータに示す。
このタイミング波形図から入力電圧(Vin)は、例えば100Vから240Vに上昇することで、スイッチング素子Q1のオン期間は徐々に短く制御する。その入力電圧とオン時間の関係は図の表に示されている。
このように、入力電圧Vinの電圧値に応じてスイッチング素子Q1のオン期間を制御する事で図2の表データ1、及びグラフに示すように安定した出力電圧Vo及び3次巻線電圧V3が得られ、かつ スイッチング素子Q1の発振周波数もほぼ一定の周波数で制御する事ができる。
【0027】
図1のVin入力部20から交流電源を整流した直流電圧を制御回路19(PWM制御IC)へ入力することによって、スイッチング素子Q1のオン期間を上記したように制御すれば、入力電圧Vinに関係なく無負荷時に一定の周波数で安定した出力電圧V0,および3次巻線電力を得ることができ、負荷動作時に移行する際の周波数変化量も一定とする事が可能となり安定した動作で駆動することができるようになる。
【0028】
前記図1で説明した実施例の形態は入力電圧(Vin)を検出してスイッチング素子Q1のオン期間を制御する方式を示したが、図4はスイッチング素子Q1のオン期間を3次巻線N3の電圧を検出することによって制御する方式の実施例を示す。
この図において、図1と同一符号は同一部分を示す。しかし、本実施例においては3次巻線N3の誘起電圧を検出するために3次巻線N3にダイオードD5のカソードが接続され、アノード電極には抵抗R2、およびコンデンサC2が設けられ、結果、負極整流された電圧が電圧Vadとして制御回路19に供給される。またこの電圧は後で述べるようにA/D変換器でデジタル信号に変換され制御回路19でパルス幅を設定するためのデータとすることもできようになされている。
【0029】
この実施例の動作を図5のVad電圧とパルス幅のタイミング波形図に基づいて説明する。
図4の3次巻線N3の整流ダイオードD5のカソード側波形は入力電圧(Vin)の上昇に伴って1次側GNDレベルからマイナス方向に電圧が大きくなっていく。これは、ダイオードD5のオフ時は3次巻線電圧のV3電圧(例えば11V)にクランプされており、ダイオードD5のオン期間はマイナス電位の方にVin電圧分のマイナス電圧を発生している。
このマイナス電圧は図5のように入力電圧(Vin)に関係する為、この電圧を検出する事で、入力電圧(Vin)の電圧変化を検出する事ができる。
すなわち、ダイオードD5のカソードを3次巻線のダイオードD4のアノード端子と共通に接続し、一方、ダイオードD5のアノードは3次巻線の電圧V3から抵抗R2とコンデンサC2と接続する。その結果Vad電圧に示すようにVin電圧が上昇するに伴って、Vad電圧は減少することになる。
したがって、このVad電圧を検出する事で前記実施例の回路図1で説明したようにスイッチング素子Q1のオンパルス幅を可変する事ができる。
【0030】
図4には電圧検出部にA/Dコンバータ22にてアナログ信号をデジタル信号に変換し、そのデジタル信号をワンチップマイクロプロセッサー(CPU)を使った応用例も示されている。
この場合は、入力電圧Vinの電圧上昇に伴ってVad電圧が減少する電圧をA/Dコンバータ22にて検出を行う。A/Dコンバータ22はアナログ電圧値をデジタル値に変換し、次段のCPU回路23へデータが転送される。
CPU回路23では、入力されたVad電圧値をVin電圧に計算し、図3に示したようにVin電圧(v)とQ1オン時間〔μS}のマトリックス表から最適なオン時間を割り出し、無負荷時に出力するスイッチング素子のオン時間を決定する。
本方式を取れば、Vin電圧と最適Q1オン時間をソフトウエア上最適に設定する事が可能となり、更には、ソフトウエアの変更での簡単な変更や、外部からのVin電圧値とQ1オン時間マトリックス表のデータを転送する事が可能となる。
【0031】
図6には上記制御回路19を構成するPWM制御IC回路のブロック図の一例を示し、図7にはこのIC回路ブロック図の動作タイミング図を示す。
まず、図6のIC回路ブロック図についてその概要を説明する。
前記した図1における入力電圧(Vin)はVin端子から定電流回路CC1にて、例えば100μA位の定電流で流入しており、起動開始はSW1がオン状態でICのVccライン(端子)に供給される。このVccラインは前記3次巻線N3の整流電圧が供給されるが、ヒステリシス付のコンパレータHCP0で監視され、例えばこのVccラインが16Vの電圧になった事で、電圧監視制御回路VCONT1に出力信号が入力される。また、この回路が例えば8V以下になると出力信号が消失する。
【0032】
電圧監視回路VCONT1はこれによりEN信号を出力し、Vccが正常値(例えば8V〜16V)内であればスイッチ回路SW1を開くと共に、発振回路OSC、フリップフロップ回路FF2、出力バッファー回路BF1等の主要な回路を動作状態(イネーブル)にする。また、電圧VddはIC回路内の駆動電圧となる。
ここで、発振回路OSCが動作状態になると、図7に示すような三角波発振OSCが開始され、フリップフロップ回路FF2にこの3角波の上限位置を示すトリガ信号がトリガパルスTRCとして入力される。フリップフロップ回路FF2はトリガパルスTRCが入力される事により、次段のフリップフロップ回路FF1のセット端子SにセットパルスSを入力する。
一方フリップフロップ回路FF2には、入力電圧Vin端子より定電流回路CC1を経由し、電圧検出回路のAMP1回路に入力電圧が入力される。電圧検出回路AMP1の出力は、次段のフリップフロップ回路FF2での出力パルス(FF1−S)のパルス幅を可変する為の信号を出力する。
【0033】
上記フリップフロップ回路FF2の出力パルスはフリップフロップ回路FF1のS端子に入力され、結果、入力されたVin電圧に依存したパルス幅を得る事ができる。
一方、制御回路19を構成するIC回路のFB端子(フィードバック)には 図1におけるPH1(ホトカプラ18)のホトトランジスタが接続されており、負荷の状態によって変化するオペアンプ16,17より出力される2次側制御信号が検出される。
例えば、2次側の出力電力を増加するときは、ホトカプラPH1はオフ状態に近くなり、結果FB端子の電圧が上昇し、逆に2次側の出力電力を減少するときは、ホトカプラPH1はオン状態に近づきFB端の電圧は減少する。
この様子を図7のFB2波形に示す。
【0034】
前記フリップフロップ回路FF1のS信号により、フリップフロップ回路FF1のQ出力はHレベルを出力する。この波形は図7のDR波形と同様な出力となる。
このフリップフロップ回路FF1のQ出力がHレベルになると、その信号がアンドゲートAND、バッフア回路BFを介してIC回路に組み込まれている1次巻線N1をスイッチングするスイッチングFET1がオンする。
スイッチングFET1は先に示したスイッチング素子Q1に対応しているのでこれがオンすると、1次巻線電流が流れ図6に示すように電流Icが流れる。
なお、PGNDは電源アース、GNDは制御回路のアース点を示す。
【0035】
電流Icは、抵抗Rcでモニターされ、その電圧降下がIc1信号となり、更にVicによる電圧源が重畳されたIc2信号となってコンパレータCOP2の+端子に入力される。
一方、前記2次側制御信号はFB1端子に入力され、抵抗Rfb1とRfb2で電圧分圧されたFB2信号が上記コンパレータCOP2のー端子に入力されて先に説明した、スイッチング電流信号のIc2と比較される。
このタイミングを図7に示す。Ic2信号に対してFB2信号が大きければ(高い)コンパレータCOP2の出力はLレベルを出力し、論理回路PC1に入力される。
【0036】
一方発振回路OSCからは図7に示されているように三角波のA点の時点のパルスが出力され、同様に論理回路PC1に入力され、結果PC1論理出力が、図6に示す様に、フリップフロップ回路FF1のリセット端子(R)に入力される。
このように、論理回路PC1は、発振回路OSCのA点のパルス信号、及びコンパレータCOP2出力パルス信号により、フリップフロップ回路FF1のR端子に信号が出力され、スイッチング素子となっているFET1のオンパルス幅を設定している。
なお、フリップフロップ回路FF1は、リセット信号が入力されていてもセット信号Sが入力されれば、S信号のパルス時間はQ出力を行うようにした論理回路とする。
【0037】
以上のようにフリップフロップ回路FF1のQ出力信号はAND回路、バッファーBF回路を経由してスイッチング素子を形成するFET1に入力されてオン/オフを繰り返す。なお、AND回路は発振回路OSCの立上り時間に相当するパルスが入力されて停止したときに、スイッチングFET1を確実にオフにするゲート作用を有する。
このスイッチングFET1のオン期間は 特に無負荷時状態においては フリップフロップ回路FF1がリセット状態であるが、フリップフロップ回路FF1のS信号期間だけはオンパルスを出力し、かつこのオンパルスは前記入力電圧Vin信号(入力電圧)によってパルス幅が制御された信号が入力され、結果、図7に示すDR信号=スイッチングオン信号を提供する。
【0038】
次に無負荷時モードにおけるスイッチング周波数の低周波制御について説明する。
無負荷時モードは、出力電力を減少する為、ホトカプラPH1はオン状態と
なってFB端子は電圧減少する。この電圧信号は図6のIC回路ブロック例では、VC1回路を経由してOSC回路のVCO端子に入力される。なお、VC1回路は電圧比較機能と積分回路機能を有しており、瞬間的なFB端子電圧の挙動で動作しないようにしている。
発振回路OSCのVCO端子は、入力される電圧値で発振回路OSCの周波数を可変する。本例ではFB1端子電圧がVC1回路で所定の電圧以下になると無負荷時モード時に低下したと判断し、OSC回路の発振周波数が低下するような制御を行う。
【0039】
このタイミング波形については、図7の無負荷時動作モード(矢印)に示す。
以上の回路において、無負荷時モードにおける動作を説明すると、図7のフリップフロップ回路FF2のBLK信号は入力電圧Vinの上昇に伴って、BLK信号も上昇していることを示している。
BLK信号の電圧上昇はフリップフロップ回路FF1−S信号のパルス幅を矢印で示すように小さくする方向に制御される。
結果、入力電圧(Vin)の電圧の上昇に伴って、DR信号のパルス幅が小さく制御されスイッチングFET1は入力電圧Vinの電圧上昇に伴って、無負荷時の最低オン幅がさらに小さく制御される。(Ton1>Ton2)
図6に示されているAMP11は先に図4に示した3次巻線N3に接続されたダイオードD5に基づいて入力電圧Vinに対応する信号を供給する場合に設けられた電圧検出回路であって、点線のようにフリップフロップ回路FF2のBRK側入力に電圧Vad信号を供給することにより、入力電圧(Vin)に変えてこの電圧Vadの変化によりパルス幅を可変にするようにした他の実施例を示している。
【0040】
本実施回路の動作波形タイミングを、先に示した図3のタイミング波形と表データで示すと、入力電圧Vinの上昇に伴ってスイッチング素子Q1のオン時間が T1>T2>T3 と減少する。また入力電圧Vinに対するスイッチングFET(Q1)オン時間(最小オンパルス時間)を図の表データに示す。
なお、図6コンパレータCOP1は、以下の時に動作する。
負荷回路がMax負荷状態からMin負荷状態に変化した場合、瞬時に電力変換も減少させる必要がある。
この場合、FB端子電圧は、Max負荷状態からMin負荷に変化した瞬間
Lレベル状態となる。
このLレベル電圧値をCOP1の−端子に接続された基準電圧REF(B)と比較し、この基準電圧REF(B)電圧値よりもFB2電圧が下がる事を検出し、その出力信号がCOP1からフリップフロップ回路FF2とFF1のCLR端子に接続されて、FET1のスイッチング動作を停止する。
結果、その場合は、電力変換を停止状態として上記の急激な負荷減少に対応するようにしたものである。
【0041】
【発明の効果】
以上のように本発明のスイッチング電源装置では、PWM制御方式スイッチング電源の待機時動作(無負荷時)状態において、入力電圧値によってスイッチング素子のオン時間を制御する事により以下のような効果を奏することができる。
▲1▼ 1次側の制御回路(IC)の電圧源である3次巻線電圧を、入力電圧の変化(例えば100V〜240V)が大きく変化しても、電圧変動のほとんど無い安定した電圧を得る事ができる。
これは、1次側制御ICの設計上においても ICの動作範囲電圧を大きく設計する必要が無くなり、ICの耐圧を低くしたプロセスを使う事ができ、ICの低価格化、チップサイズの減少に寄与する。
更に、ICの動作電圧において電圧が上昇した場合、一般的にはIC内部で消費される電流も増加する。結果電源としての待機時電力が増大するが、この問題も電圧が安定化する事で待機時の電力を最小限化する事ができる。
【0042】
▲2▼ 待機時の低周波発振周波数についても、従来入力電圧の変化で一桁変化した周波数がほぼ一定の周波数動作とする事ができ、結果、待機時(無負荷時)からセットオン時などの起動等の過渡的な負荷変動に対して一定の低周波周波数(例えば1kHz)から基本発振周波数(例えば100kHz)への変化が可能となり、スムーズな周波数可変と応答時間遅れが一定の時間となり出力電圧が前説負荷変動の変化に対し、一定で安定な制御を実現できる。
また、待機時発振周波数を一定にできるという事は、スイッチングオン時間を自由に設定する事で、任意に設定が可能となる。例えば 低周波発振において10kHz以下にするとか、1KHzから2kHzの間に入れるとか、機器との相性、ノイズのビート防止等を考慮した最適設計が可能となる。
【0043】
▲3▼ 前記待機時発振周波数、及び1次側の制御IC用の3次巻線電圧値を、スイッチングオン時間を設定する事で設定し、かつ安定化できるという事は、今後の将来的な2次側の制御回路の消費電力が変化(減少)しても発振周波数の変化に対してや3次巻線の電圧値を容易に再設定する事が可能となる。
【図面の簡単な説明】
【図1】本発明のスイッチング電源装置の一例を示すブロック回路図である。
【図2】出力電圧(Vo)と3次巻線電圧(V3)の変動が最小となる無負荷時の最小ONパルス幅と発振周波数の関係を示す実験値のグラフとデータを示す。
【図3】入力電圧VinとONパルス幅の波形図を示す。
【図4】本発明の他の実施例を示すブロック回路図である。
【図5】3次巻線の出力変化とパルス幅制御の説明波形図である。
【図6】スイッチング素子駆動制御回路の一例を示すブロック回路図である。
【図7】図6の各部の動作を示す波形図である。
【図8】通常のスイッチング電源の一般的な回路図である。
【図9】フライバックタイプのスイッチング電源のベース波形とコレクタ波形図である。
【図10】入力直流電圧が100V、パルス幅を1μSとしたときの一定の出力電圧を得る発振周波数の変化を示す実験データである。
【図11】入力直流電圧が240V、パルス幅が1μSとしたときに一定の出力電圧を得る発振周波数の変化を示す実験データである。
【符号の説明】
11 コンセント、12 入力フイルタ、13 整流回路、14 トランス、15 負荷回路、16 17 オペアンプ、18 ホトカプラ、19 制御回路、20 入力検出回路

Claims (3)

  1. 交流電源から直流電源に変換する整流回路と、
    該整流回路から得られた直流電源をトランスの1次巻線を経由して断続するスイッチング素子と、
    上記スイッチング素子によって断続され上記トランスの1次巻線に供給される電力に応じて電力を誘起する2次巻線、及び3次巻線を有し、上記2次巻線から得られた電力を整流・平滑して2次側直流電力として出力する電力変換手段と、
    上記3次巻線から得られた電力を整流・平滑した電力により駆動され、上記2次巻線から負荷側に供給される電力を所定の電圧・電流に制御するように上記スイッチング素子のオン期間をPWM制御し、上記機器が停止中のモード(機器停止モード)では上記基本周波数を低周波側にシフトするように制御する制御回路を備え、
    上記制御回路は2次側出力に接続された機器が動作中のモード(機器動作モード)には、一定の基本周波数で上記スイッチング素子をオン/オフ駆動し、上記スイッチング素子のオン時間を制御するパルス幅変調制御(PWM)を行うと共に、上記上記機器が停止中のモード(機器停止モード)では、上記機器の負荷電流が基本周波数から低周波側にシフトされて周波数が低減するように制御し、
    上記機器停止モードにおける低周波発振時の上記スイッチング素子がオンとなる最小オン期間を、上記交流電源が低い場合は大きく、上記交流電源が高い場合は小さくなるように可変制御することで、上記3次巻線の誘起電圧を、上記交流電源電圧が変動しても安定化した電圧が得られるようにし、同時に上記低周波発振の最低周波数も上記交流電源電圧が変化しても周波数変化量が最小化するように制御することを特徴とするスイッチング電源装置。
  2. 上記交流電源を整流した直流電源の電圧変化に伴い、上記スイッチング素子の最小オン期間を制御する手段として、上記3次巻線出力を負極整流した電圧を検出し、この3次巻線の電圧値に応じて上記スイッチング素子の最小オン期間を制御することを特徴とする請求項1に記載のスイッチング電源装置。
  3. 上記、交流電源又は上記3次巻線出力を負極整流した電圧をA/Dコンバータ等で数値化し、マイクロコンピュータにてあらかじめプログラムされた上記負極整流した電圧と上記スイッチング素子の最小オン期間のマトリックスから所定のオン期間を割り出して、上記スイッチング素子のオン期間を制御することを特徴とする請求項1に記載のスイッチング電源装置。
JP2003092525A 2003-03-28 2003-03-28 スイッチング電源装置 Pending JP2004304884A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003092525A JP2004304884A (ja) 2003-03-28 2003-03-28 スイッチング電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003092525A JP2004304884A (ja) 2003-03-28 2003-03-28 スイッチング電源装置

Publications (1)

Publication Number Publication Date
JP2004304884A true JP2004304884A (ja) 2004-10-28

Family

ID=33405584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003092525A Pending JP2004304884A (ja) 2003-03-28 2003-03-28 スイッチング電源装置

Country Status (1)

Country Link
JP (1) JP2004304884A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004304885A (ja) * 2003-03-28 2004-10-28 Sony Corp スイッチング電源装置
JP2010063327A (ja) * 2008-09-08 2010-03-18 Fuji Electric Systems Co Ltd スイッチング電源装置
JP2013062930A (ja) * 2011-09-13 2013-04-04 Fuji Electric Co Ltd スイッチング電源装置の制御回路およびスイッチング電源装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004304885A (ja) * 2003-03-28 2004-10-28 Sony Corp スイッチング電源装置
JP2010063327A (ja) * 2008-09-08 2010-03-18 Fuji Electric Systems Co Ltd スイッチング電源装置
US8184459B2 (en) 2008-09-08 2012-05-22 Fuji Electric Co., Ltd. Switching power supply apparatus
JP2013062930A (ja) * 2011-09-13 2013-04-04 Fuji Electric Co Ltd スイッチング電源装置の制御回路およびスイッチング電源装置

Similar Documents

Publication Publication Date Title
JP3938083B2 (ja) スイッチング電源装置
US8587966B2 (en) Switching power supply device
JP5353119B2 (ja) スイッチング電源装置
US20120201063A1 (en) Switching power supply circuit and power factor controller
US20030026115A1 (en) Switching-type DC-DC converter
CN102545627B (zh) 恒流电源装置
JP2008312359A (ja) スイッチング電源装置、並びにレギュレーション回路
JP2004040856A (ja) スイッチング電源装置
KR101265799B1 (ko) 가변모드 컨버터 제어회로 및 이를 구비한 하프-브리지컨버터
JP3687528B2 (ja) 電源装置及び放電灯点灯装置
JP4285041B2 (ja) スイッチング電源装置
JP3733440B2 (ja) スイッチング電源
JP4111326B2 (ja) スイッチング電源装置
JP2006230167A (ja) 電源装置
JP4039362B2 (ja) 直流変換装置
JP2004304884A (ja) スイッチング電源装置
JP2007068248A (ja) スイッチング電源装置
US10630186B2 (en) Switching power supply device and semiconductor device
JP4649729B2 (ja) 電源装置及び放電灯点灯装置
JP2009106140A (ja) スイッチング電源回路
TWI815214B (zh) 準諧振開關電源及其控制晶片和控制方法
JP7358144B2 (ja) スイッチング電源装置
JP2004328948A (ja) スイッチング電源回路およびこれを備えたスイッチングレギュレータ
CN115940622A (zh) 一种多模式功率因数校正电路及其控制方法
JP2004056981A (ja) スイッチング電源回路