JP4374714B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP4374714B2 JP4374714B2 JP2000106533A JP2000106533A JP4374714B2 JP 4374714 B2 JP4374714 B2 JP 4374714B2 JP 2000106533 A JP2000106533 A JP 2000106533A JP 2000106533 A JP2000106533 A JP 2000106533A JP 4374714 B2 JP4374714 B2 JP 4374714B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronous rectification
- transistor
- rectification transistor
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は、スイッチング電源装置に関し、特に、同期整流回路の改良に関する。
【0002】
【従来の技術】
同期整流回路を利用したスイッチング電源は、計測装置を始めとする種々の装置で直流電源装置として用いられている。図8は、この形式の従来のスイッチング電源装置の一つであるCuk方式コンバータの回路図である。Q1は主スイッチングトランジスタ、SR1は同期整流トランジスタである。同期整流トランジスタSR1をオフとしたまま、主トランジスタQ1をオンとし、出力変圧器T1の一次巻線に接続された一次側回路11に直流電圧INを印加して電流を流すと、出力変圧器T1の二次巻線に接続された二次側整流回路12に電流が流れ、二次側整流回路12の出力端子OUTに接続された負荷L1に負荷電流を供給すると共に主コンデンサC1を充電する。
【0003】
所定のタイミングでトランジスタQ1をオフにすると、出力変圧器T1の二次巻線で電流方向が逆転するので、その旨が二次側整流回路12の整流電流を検出、監視する電流検出回路CS1及び電流監視回路CM1によって検出され、同期整流トランジスタSR1をオンにする。出力電圧検出部VS1は、出力端子OUTの電圧を計測し、その電圧値をフォトカプラPHCを介して一次側制御回路U1にフィードバックする。一次側制御回路U1は、出力端子電圧OUTが所定値に維持されるように、主トランジスタQ1のオン・オフを制御する。
【0004】
上記動作において、同期整流トランジスタSR1は、二次側整流回路12の電流(検出値)が適当なスレッショルド以上になればオンに駆動され、適当なスレッショルド以下になればオフに駆動される。一次側制御回路U1は、同期整流トランジスタSR1がターンオフして出力変圧器T1の電圧が変化するのを補助巻線の端子電圧ZCで検出し、このタイミングでトランジスタQ1をターンオンさせる。本コンバータは、出力電圧が所定値に制御されるように、ターンオフのタイミングが調整される、可変周波数制御タイプの自励形コンバータである。一次側制御回路U1と電流監視回路CM1のコンパレータCMP1とは、ハンドジェイクの関係で協調して動作している。
【0005】
上記従来のコンバータでは、ライントランジェント等の外来ノイズで回路が誤動作し、主トランジスタQ1と同期整流トランジスタSR1とが同時にオンとなり、過大なサージ電流が流れる異常状態が発生する場合があった。また、一旦、この異常状態が発生すると、これによって二次的に引き起こされるサージ電流で、再び同期整流トランジスタSR1が誤動作をするという悪循環に陥り、出力が極めて不安定になるという事態も生じていた。
【0006】
図9は、従来の同期整流回路を含むスイッチング電源装置の別の例である、フライバックコンバータと呼ばれるスイッチング電源装置を示す。この電源装置は、特開平7−7928号公報に記載されている。このコンバータでは、主トランジスタQ2がオンする際に、同期整流トランジスタSR2をオフとして二次側整流回路14の電流を阻止し、主トランジスタQ2がオフした際に、同期整流トランジスタSR2をオンとすることによって、出力変圧器T2に蓄えられたエネルギーによって負荷L2に電流を供給する。ここで、同期整流トランジスタSR2の制御では、この整流回路14を流れる電流の方向をコンパレータCMP4によって検出し、電流が順方向の場合にのみ同期整流トランジスタSR2をオンさせる。
【0007】
図10は、上記コンバータを固定周波数制御で動作させ、主トランジスタQ2と同期整流トランジスタSR2とを逆位相でスイッチングさせた際の波形を示し、(a)及び(b)は夫々負荷電流が大きい場合(重負荷)、及び、小さい場合(軽負荷)を示す。また、Q2は主トランジスタのオン・オフの状態を示し、SR2は、同期整流トランジスタを流れる電流波形を示している。
【0008】
図10(a)のように、連続モードでコンバータを動作させると、主トランジスタQ2がターンオンする時点で同期整流トランジスタSR2がオンであるため、双方のトランジスタが同時にオンとなる期間が発生する。この場合、同時にオンとなる際に急峻なサージ電流が発生するため、トランジスタが破壊することがある。
【0009】
また、同図(b)に示すように、軽負荷時には同期整流トランジスタSR2を逆流する電流が増加し、この場合には二次側整流回路14のエネルギーの一部が一次側回路13に回生し、無駄な整流損失が増加する欠点がある。
【0010】
【発明が解決しようとする課題】
【0011】
上記従来技術における欠点に鑑み、本発明は、主トランジスタQ1、Q2と同期整流トランジスタSR1、SR2とが同時にオンして過大なサージが発生する等の異常状態が発生した場合には、これを速やかに検出し、同期整流トランジスタの動作を停止させることによって、動作が安定なコンバータを提供することを目的とする。
【0012】
また、本発明は、上記目的を達成した上で、特に過電流等の異常事態が発生した場合には、該異常状態からの復帰に際して適当な時間をかけて同期制御トランジスタをソフトスタートさせることで、誤動作の悪循環を断ち切ることができるようにすること、及び、スイッチング電源装置の起動にあたって装置を安定に起動することをも目的とする。
【0013】
【課題を解決するための手段】
上記目的を達成るために、本発明の第1の視点のスイッチング電源装置は、出力変圧器の一次側巻線に接続されスイッチングによって前記出力変圧器に電源を供給する主トランジスタと、前記出力変圧器の二次側巻線に接続された二次側整流回路内で同期整流を行う同期整流トランジスタと、前記主トランジスタと前記同期整流トランジスタとの同時オンで発生するサージを検出する過電流検出器と、該過電流検出器によって過電流が検出された際に前記同期整流トランジスタの動作を停止する制御回路とを備えることを特徴とする。
【0014】
本発明の第1の視点のスイッチング電源装置によると、二次側整流回路を流れる過電流によって、装置の異常状態を検出し同期整流トランジスタの動作を停止するので主トランジスタ及び同期整流トランジスタの双方がオンして異常状態が発生してもその異常状態が速やかに回復する。
【0015】
上記第1の視点の発明の好ましい構成では、前記同期整流トランジスタの動作の停止中には、前記同期整流トランジスタが内蔵するボディーダイオードによって整流を行う。或いは、これに代えて、同期整流トランジスタに並列にダイオードを接続して該並列ダイオードによって整流を行ってもよい。
【0016】
前記制御装置は、過電流が検出された際に、該過電流から回復してから所定時間経過後に前記同期整流トランジスタの動作を開始することも本発明の好ましい態様である。この場合、特に安定な動作が得られる。
【0017】
また、前記制御装置は、二次側整流回路の出力電圧が所定値以上に達した後に前記同期整流トランジスタの動作を開始することも本発明の第1の視点の発明の好ましい態様である。起動時に得に安定な動作が得られる。
【0018】
また、本発明の第2の視点のスイッチング電源装置は、出力変圧器の一次側巻線に接続されスイッチングによって前記出力変圧器に電源を供給する主トランジスタと、前記出力変圧器の二次側巻線に接続された二次側整流回路内で同期整流を行う同期整流トランジスタと、前記主トランジスタと前記同期整流トランジスタとの同時オンで発生するサージを検出する電流検出器と、該電流検出器によって検出された電流と所定のしきい値とを比較するコンパレータと、該コンパレータの出力に基づいて前記同期整流トランジスタをオン・オフ制御する制御回路とを備えることを特徴とする。
【0019】
本発明の第2の視点のスイッチング電源装置によると、二次側整流回路を流れる電流のターンオフ電流が所定値に制御できるので、二次側から一次側に貫流するエネルギーが減少する。
【0020】
上記第2の視点の発明の好ましい例では、前記コンパレータの出力を遅延させる遅延回路を更に備え、該遅延回路の出力によって前記同期整流トランジスタを制御する。この場合、所望によってターンオフ電流を更に制御できる。
【0021】
【発明の実施の形態】
以下、図面を参照し本発明の実施形態例に基づいて本発明を更に詳細に説明する。なお、理解を容易にするために、各図において同様な作用を有する要素には同じ符号を付して示した。
【0022】
実施形態例1
図1に本発明の第1の実施形態例に係るスイッチング電源装置を示す。本実施形態例のスイッチング電源装置(コンバータ)10は、エネルギートランスファーコンデンサCe2の端子電圧から制御電源VEを生成する制御電源発生回路VGの構成が図8に示した従来のスイッチング電源装置の電源発生回路とは異なり、また、コンパレータCMP2を含む過電流検出回路OLPと、過電流検出回路OLPの出力に基づいて同期整流トランジスタSR1のスタートを制御するソフトスタート回路Softと、抵抗R5、R6を含む低電圧誤動作防止回路(不足電圧検出回路)UVLOとを備える点において、上記従来のスイッチング電源装置とは異なる。
【0023】
制御電源発生回路VGは、トランジスタQ3、コンデンサC2及びツェナーダイオードD1から成り、エネルギートランスファーコンデンサCe2から、二次側整流回路12の出力電圧OUTとほぼ比例する電圧が入力され、一定電圧に制御された電圧VEを出力する。低電圧誤動作防止回路UVLOは、抵抗R5、R6及びPNPトランジスタQ4からなり、制御電源発生回路VGの出力である制御電圧VEを監視している。
【0024】
電流検出回路CS1は、エネルギートランスファコンデンサCe2に接続されたLRCの直列回路から成り、その出力電圧端子Vsに二次側整流回路12の電流に比例する電圧を出力する。
【0025】
抵抗R1、R2及びコンパレータCMP1を含む電流監視回路CM1は、電流検出回路CS1の出力電圧Vsに基づいて、同期整流トランジスタSR1のための制御信号を生成し、バッファBF1を経由して同期整流トランジスタSR1のゲートにその制御信号を与える。
【0026】
過電流検出回路OLPのコンパレータCMP2の反転端子は、電流検出回路CS1の出力端子Vsに接続され、非反転端子には、抵抗R3、R4で分圧された基準電圧が入力される。過電流検出のためのスレッショルドは抵抗R3、R4で調整される。コンパレータCMP2で設定されるスレッショルドは、通常動作時の電流値よりも高い値に設定してある。コンパレータCMP2の出力は、ソフトスタート回路Soft及びバッファトランジスタBF1を経由して同期整流トランジスタSR1のゲートに与えられる。
【0027】
図2は上記実施形態例のスイッチング電源装置における定常動作状態での動作波形を示す。本図では、例えばスイッチング電源装置の動作周波数が数十kHzであり、負荷のスイッチングが数十Hzで行われる場合を示している。VDは二次側整流回路12の平滑前の電圧波形を、VSは電流検出回路CS1の出力電圧の波形を、Vgは同期整流トランジスタSR1のゲート電圧波形を夫々示している。
【0028】
過大なサージ電流が流れる異常状態になると、同図に示すように、VSが過大な電圧値となるので、この旨は電流検出回路CS1を介して過電流検出回路OLPのコンパレータCMP2で検出される。コンパレータCMP2によって異常状態が発生したと判断されると、その出力が直ちにバッファトランジスタBF1に伝えられ、同期整流トランジスタSR1のゲート電圧VgをLレベルとして、同期整流トランジスタSR1をオフさせる。この際には、同期整流トランジスタSR1は、内蔵するボディーダイオードにてダイオード整流動作を行う。なお、同期整流トランジスタSR1に、ボディーダイオードとは別に並列ダイオードを接続してもよい。
【0029】
異常状態が消滅すると、コンパレータCMP2の出力が反転するが、抵抗R7及びコンデンサC3によって定まる時定数で規定される一定期間t1内は、トランジスタQ5及びQ6の作用によって、バッファトランジスタBF1の入力電圧がクランプされ、同期整流動作はホールドされる。所定時間が経過して、十分に安定になったところで、同期整流トランジスタSR1は、再び同期整流動作を開始する。
【0030】
図3は、上記実施形態例のコンバータにおける電源起動時の動作波形を示している。低電圧誤動作防止回路UVLOは、制御電源発生回路VGの出力VEが低い状態では、ゲート電圧VgをLレベルとして同期整流トランジスタSR1がオフ状態を保持するように制御し、整流電流が安定し、従って電圧VSが十分に安定した時点で、同期整流トランジスタSR1のスイッチングを始めるように制御する。
【0031】
以上のように、本実施形態例のコンバータでは、同期整流トランジスタSR1のスイッチング動作は、回路が十分に安定した状態でのみ行われ、制御が不安定な時点ではダイオード整流を行うので、コンバータの動作の信頼性が向上する。また、広いアプリケーションでの適用が可能となる。
【0032】
更に、たとえ外来ノイズで誤動作して、主トランジスタQ1と同期整流トランジスタSR1とが同時にオンとなって過大なサージ電流が発生する異常状態が発生しても、誤動作が繰り返す悪循環には至らず、異常状態から自動的に復帰できる。
【0033】
実施形態例2
図4は、本発明の第2の実施形態例に係るスイッチング電源装置を示す。同図のスイッチング電源装置10Aは、同期整流トランジスタSR1の制御回路部分を集積化して集積制御回路U3とした点において、第1の実施形態例の構成と異なる。
【0034】
集積制御回路U3の構成を図5に示した。集積制御回路U3は、トランスファコンデンサCe2から得られた電圧Vccから所定の基準電圧Vref1、分圧電圧Vref2を生成する基準電圧発生部Vrefと、基準電圧Vref1を分圧して所定のスレッショルド電圧ZC、S/Sを生成する図示しない分圧部と、電圧Vref2と二次側整流回路12の出力電圧に比例する電圧Vccとを比較するコンパレータCMP5と、二次側整流回路12の整流電流に比例する電圧CSを所定のスレッショルドZCと比較するコンパレータCMP6と、二次側整流回路12の整流電流に比例する電圧CSを所定のスレッショルドCthと比較し過電流を検出するコンパレータCMP7と、ソフトスタートのための遅延を与えるタイマTIMERと、各コンパレータの出力のANDをとる論理積ゲートANDと、論理積ゲートANDの出力を増幅するバッファBF2とを有する。
【0035】
本実施形態例のスイッチング電源装置は、第1の実施形態例と比較すると、その機能は同じであるが、基準電圧源Vref、3つのコンパレータ、分圧部、タイマー及びバッファによって構成できるので、集積化に優れた利点を有する。特に、パッケージとして低コストな汎用の8pinパッケージを使用すると、高い付加価値を得ることができる。また、動作電流、過電流及び不足電圧の夫々についてスレッショルドを自由に設定できるので、適用可能な範囲が広く、小型化及び低コスト化が可能である。
【0036】
実施形態例3
図6は、本発明をフライバックコンバータに適用した例である。二次側整流回路14の電流を検出するカレントトランス(電流変成器)CTの二次側がコンパレータCMP3の非反転端子に接続されており、その出力電圧V1が遅延回路D1に入力されている。コンパレータCMP3のスレッショルド電圧はVthであり、コンパレータCMP3は変成器CTの出力電圧V1とスレッショルドVthとを比較し、その比較結果を遅延回路D1を経由して同期整流トランジスタSR2のゲートに与え、同期整流トランジスタSR2を駆動する。一次側制御回路U2は、同期整流トランジスタSR2のオフ状態を、出力変圧器T2の補助巻線の端子ZCで検出して、主トランジスタQ2をターンオンさせる。これによって、可変周波数タイプの自励形コンバータを構成している。
【0037】
図7は、図6のコンバータの動作波形を示すタイミングチャートであり、同図(a)は重負荷時を、(b)は軽負荷時を示す。本実施形態例のスイッチング電源装置20は、可変周波数制御で境界モードに近い動作をする。同図(b)に示すように、軽負荷時には重負荷時に比して動作周波数が上昇する。同図では、主トランジスタQ2の制御回路U2が、動作周波数の上限を制限するように構成される場合を示しており、この時は不連続モードとなる。
【0038】
同期整流トランジスタSR2に流れる電流に比例した電圧V1が、コンパレータCMP3のスレッショルド電圧Vthを越えると、コンパレータCMP3の出力がV2となり、この電圧V2によって整流回路14に流れる電流の期間が検出される。この期間は、遅延回路D1の遅れ分だけ延長された、電圧SRのハイレベルの期間として、同期整流トランジスタSR2のゲートに与えられる。
【0039】
ここで、同期整流トランジスタSR2のターンオフ時の電流ピークipは、下記のように表現される。
ip∝Vth−k*Vo*D1/Ls
kはカレントトランスCTで決まる定数、VoはコンバータCMP3の出力電圧、Lsは出力変圧器T2の二次巻線のインダクタンスである。
【0040】
上式から明らかなように、出力電圧Voを一定に制御すると、負荷電流の如何に拘わらずipは常に一定の値となる。つまり、電流ピークipを一定値に制御できる。
【0041】
一次側の主トランジスタQ2がターンオフすると、出力変圧器T2に蓄えられたエネルギーが、同期整流トランジスタSR2のボディーダイオードを順方向にバイアスし、そのボディーダイオードがオンする。同期整流トランジスタSR2の順方向電流は、カレントトランスCTとコンパレータCMP3とで検出、監視され、同期整流トランジスタSR2のチャネル部をターンオンさせる。同期整流トランジスタSR2の電流が次第に減少し、カレントトランスCTの二次側出力がコンパレータCMP3のスレッショルド電圧Vthにまで達すると、同期整流トランジスタQ2はターンオフする。
【0042】
スレッショルド電圧Vthと、遅延回路D1による遅れとは、同期整流トランジスタQ2のターンオフ時の電流ピーク値ipが逆方向の適当な値となるように設定されている。同期整流トランジスタQ2のターンオフ時には、同期整流トランジスタQ2のボディーダイオードには電流が流れない。これによって、変圧器T2の巻線を経由しての電力リカバリの問題は回避される。
【0043】
電流ipは、主トランジスタQ2の出力寄生容量の放電を助長し、主トランジスタQ2のターンオン損失を低減させる。同期整流トランジスタSR2がオフすると、出力変圧器T2の逆起電圧が変化し、バイアス巻線の端子電圧ZCが変化する。一次側制御回路U2は、この電圧ZCを検出し、主トランジスタQ2をターンオンさせる。このため、主トランジスタQ2と同期整流トランジスタSR2とが同時にオンとなる期間は存在しない。一次側制御回路U2は、主トランジスタQ2の電流があるピーク値に達したところで、主トランジスタQ2をターンオフさせる。ピーク値は、出力を安定化するように制御される。
【0044】
上記実施形態例のコンバータでは、コンバータの入力電圧、負荷電流、動作周波数とは無関係に、常に一定の同期整流トランジスタSR2のターンオフ時の逆方向電流ピーク値が得られるため、整流トランジスタQ2からの電力リカバリの問題がなく、主トランジスタのターンオン損失が少ない、このため、ノイズ特性が良好で低損失なコンバータを実現できる。
【0045】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明の同期整流回路を有するスイッチング電源装置は、上記実施形態例の構成にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。
【0046】
【発明の効果】
以上、説明したように、本発明のスイッチング電源装置によると、主トランジスタと同期整流トランジスタとが同時にオンする等によって発生する異常状態を検出すると、同期整流トランジスタをオフとし、ダイオードによる整流を採用することにより、コンバータにおける過電流が生じない。
【0047】
また、ソフトスタートを採用し、過電流等の異常事態が検出されなくなってから所定期間は同期整流トランジスタを動作させないことにより、同期整流トランジスタがオン・オフを繰り返す等の不安定な動作を防止できる。
【0048】
更に、二次側整流回路の出力電圧の不足を検出すると、その間は同期整流トランジスタを動作させない構成を採用することにより、コンバータの起動時に生じがちな不安定な動作を防止できる。
【図面の簡単な説明】
【図1】本発明の一実施形態例に係るスイッチング電源装置の回路図。
【図2】図1のスイッチング電源装置における負荷応答時の動作波形図。
【図3】図1のスイッチング電源装置における起動時の動作波形図。
【図4】本発明の第2の実施形態例に係るスイッチング電源装置の回路図。
【図5】図4に示した集積制御装置の構成を示す論理回路図。
【図6】本発明の第3の実施形態例に係るスイッチング電源装置の回路図。
【図7】図6のスイッチング電源装置の動作波形図。
【図8】第1の従来例のスイッチング電源装置の回路図。
【図9】第2の従来例のスイッチング電源装置の回路図。
【図10】図9のスイッチング電源装置の動作波形図。
【符号の説明】
10:スイッチング電源装置
11:一次側回路
12:二次側整流回路
CS1:電流検出回路
CM1:電流監視回路
VG:制御電源発生回路
UVLO:低電圧誤動作防止回路
OLP:過電流検出回路
Soft:ソフトスタート回路
Q1〜Q6:トランジスタ
SR1:同期整流トランジスタ
U1、U2:一次側制御回路
U3:集積制御回路
VS1:二次電圧検出回路
PHC:フォトカプラ
C1、C2、C3、Ce2:コンデンサ
R1〜R8:抵抗
Claims (6)
- 出力変圧器の一次側巻線に接続されスイッチングによって前記出力変圧器に電源を供給する主トランジスタと、
前記出力変圧器の二次側巻線に接続された二次側整流回路内で同期整流を行う同期整流トランジスタと、
前記主トランジスタと前記同期整流トランジスタとの同時オンで発生するサージを検出する過電流検出器と、
該過電流検出器によって過電流が検出された際に前記同期整流トランジスタの動作を停止する制御回路とを備える
ことを特徴とするスイッチング電源装置。 - 前記同期整流トランジスタのオフ状態を前記出力変圧器の補助巻線の端子で検出して前記主トランジスタをターンオンさせる
ことを特徴とする請求項1に記載のスイッチング電源装置。 - 前記制御装置は、過電流が検出された際に、該過電流から回復してから所定時間経過後に前記同期整流トランジスタの動作を開始する
ことを特徴とする請求項1に記載のスイッチング電源装置。 - 前記制御装置は、二次側整流回路の出力電圧が所定値以上に達した後に前記同期整流トランジスタの動作を開始する、
ことを特徴とする請求項1に記載のスイッチング電源装置。 - 出力変圧器の一次側巻線に接続されスイッチングによって前記出力変圧器に電源を供給する主トランジスタと、
前記出力変圧器の二次側巻線に接続された二次側整流回路内で同期整流を行う同期整流トランジスタと、
前記主トランジスタと前記同期整流トランジスタとの同時オンで発生するサージを検出する電流検出器と、
該電流検出器によって検出された電流と所定のしきい値とを比較するコンパレータと、
該コンパレータの出力に基づいて前記同期整流トランジスタをオン・オフ制御する制御回路とを備える
ことを特徴とするスイッチング電源装置。 - 前記コンパレータの出力を遅延させる遅延回路を更に備え、
該遅延回路の出力によって前記同期整流トランジスタをオン・オフ制御する
ことを特徴とする請求項5に記載のスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000106533A JP4374714B2 (ja) | 2000-04-07 | 2000-04-07 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000106533A JP4374714B2 (ja) | 2000-04-07 | 2000-04-07 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001292572A JP2001292572A (ja) | 2001-10-19 |
JP4374714B2 true JP4374714B2 (ja) | 2009-12-02 |
Family
ID=18619685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000106533A Expired - Lifetime JP4374714B2 (ja) | 2000-04-07 | 2000-04-07 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4374714B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101443760B1 (ko) | 2013-11-28 | 2014-09-29 | 동양하이테크산업주식회사 | 온-칩 마이크로-트랜스포머를 이용한 전원공급장치 |
JP7018505B2 (ja) * | 2018-07-09 | 2022-02-10 | 日立Astemo株式会社 | Dc-dcコンバータ |
-
2000
- 2000-04-07 JP JP2000106533A patent/JP4374714B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001292572A (ja) | 2001-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7830130B2 (en) | Forward power converter controllers | |
US7116563B2 (en) | Dual mode over-current protection for switching mode power converter | |
JP4774904B2 (ja) | Dc−dcコンバータ | |
US6980444B2 (en) | Switching power supply | |
EP1241778B1 (en) | Method and apparatus for fault condition protection of a switched mode power supply | |
JP3557198B2 (ja) | スイッチング電源回路及び電子機器 | |
US20060274468A1 (en) | Active inrush current control using a relay for AC to DC converters | |
US20020105767A1 (en) | Apparatus and method for providing overcurrent protection for switch-mode power supplies | |
JP2008533960A (ja) | スイッチトモード電力変換装置及びその動作方法 | |
JP5971074B2 (ja) | スイッチング電源装置 | |
KR20170118729A (ko) | 전원 제어용 반도체 장치 | |
JP7244748B2 (ja) | スイッチング電源装置 | |
US11703550B2 (en) | Resonance voltage attenuation detection circuit, semiconductor device for switching power, and switching power supply | |
JP2007174890A (ja) | スイッチング電源装置とそれに使用される半導体装置 | |
JP4374714B2 (ja) | スイッチング電源装置 | |
JP3542768B2 (ja) | 安定化電源における過電圧保護回路 | |
JP2001292571A (ja) | 同期整流回路 | |
JP2004320865A (ja) | 直流電源装置 | |
JP3419134B2 (ja) | 自励式コンバータ装置 | |
JP4337235B2 (ja) | 自励発振型電力変換器の間欠駆動方法および装置 | |
JP3475415B2 (ja) | Dc−dcコンバータ | |
JP2001309656A (ja) | リンギングチョークコンバータ及び過負荷検出方法 | |
JP2005287268A (ja) | 電源回路 | |
KR100215631B1 (ko) | 스위칭 모드 전원 공급장치(smps)에서의 스위칭턴-온시 초기손실 방지회로 | |
JP3257093B2 (ja) | パルス幅制御インバータ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090319 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090831 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |