JP4081731B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP4081731B2 JP4081731B2 JP10327498A JP10327498A JP4081731B2 JP 4081731 B2 JP4081731 B2 JP 4081731B2 JP 10327498 A JP10327498 A JP 10327498A JP 10327498 A JP10327498 A JP 10327498A JP 4081731 B2 JP4081731 B2 JP 4081731B2
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- main switch
- voltage
- power supply
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】
本発明はスイッチング電源装置に関し、特に共振現象を利用した部分共振スイッチに関する。
【０００２】
【従来の技術】
従来、固定周波数のパルス幅制御がなされているスイッチング電源の部分共振技術としては、本出願人が先に提供した電流不連続モードの他励式スイッチング電源のソフトスイッチング回路（特開平６−１８９５３８）がある。図４にその回路構成を示し、図５に動作波形を示す。
【０００３】
図４に示した回路において主スイッチ素子１０２がターンオフした後、遅延して第２のスイッチ素子１０４がターンオフする。第２のスイッチ素子１０４がオン状態のまま主スイッチ素子１０２がターンオフすれば、ターンオフ時に生じるサージ電圧とノイズはスナバコンデンサ１０３によって抑えられる。
【０００４】
電流不連続モードとは、トランスの励磁エネルギーが放出し終わってから主スイッチ素子１０２がターンオンする方式を指しているが、励磁エネルギーが放出し終わったとき、トランスは自らのエネルギーで巻線に電圧を生じさせることができなくなり、主スイッチ素子１０２が次にターンオンするまでの間はスナバコンデンサ１０３の電圧と直流電源１１１の電圧の差を振幅とする共振が、コンデンサ１０３とトランスの１次巻線１０１によって起きる。
【０００５】
図５は主スイッチ素子１０２両端の電圧波形を示している。図５に示した波形図の不連続期間において、主スイッチ素子１０２と第２のスイッチ素子１０４の両方がオフ状態であるため、スナバコンデンサ１０３の電圧が最も低くなったところで共振が止まる。その理由は、スナバコンデンサ１０３の放電方向の電流は第２のスイッチ素子１０４の寄生ダイオードを通って流れるのに対して、充電方向の電流は第２のスイッチ素子１０４がオフ状態であるために流れることができないからである。
【０００６】
主スイッチ素子１０２がターンオンするとき、スナバコンデンサ１０３の電圧が最も低い値になっているが、この値もトランスの１次巻線１０１と２次巻線１０７の巻線比を適当に選ぶことによりゼロにすることができる。これによって、スナバコンデンサ１０３の容量を大きくしてもターンオン時に生じる損失が小さくて済む。一方、スナバコンデンサ１０３の容量を大きくすることによって、主スイッチ素子１０２のターンオフ時の損失を小さくすることができる。
【０００７】
スナバコンデンサ１０３とトランスの１次巻線１０１による共振が止まってから、主スイッチ素子１０２がターンオンするまでの間に、トランスの１次巻線１０１とその周辺の浮遊容量による周期の短い共振が継続するが浮遊容量が小さいので電圧の高いところでターンオンしても、その損失は小さい。すなわち、ターンオンとターンオフの両方の損失が共に小さいスイッチングが行われる。
【０００８】
【発明が解決しようとする課題】
上に示した従来の部分共振の方式は、入力電圧が広い範囲のときに次のような問題が生じる。スナバコンデンサ１０３とトランスの１次巻線１０１による共振が止まったときのスナバコンデンサ１０３の電圧は入力電圧からトランスの１次巻線１０１のフライバック電圧を引いた値である。従って、共振が止まったときの電圧が入力電圧の全範囲に渡ってゼロになるためには、トランスの１次巻線１０１のフライバック電圧が、入力電圧の最も高い値と一致するように巻数比が選ばれていなければならない。
【０００９】
一方、主スイッチ素子１０２のオフ期間に主スイッチ素子１０２に加わる電圧は、入力電圧にトランスの１次巻線１０１のフライバック電圧を加えた値であるため、フライバック電圧が高い程、耐圧の高いスイッチ素子が必要になる。それに加えて、電流不連続モードの欠点の１つでもあるが、主スイッチ素子１０２のピーク電流が大きいために、電流容量の大きいスイッチ素子が必要になる。すなわち、耐圧が高くて、電流容量の大きい分、主スイッチ素子のコストが高くなると言える。
【００１０】
本発明は、このような欠点を除去するもので、電流連続モードにも応用ができ、かつ、トランスの１次巻線と２次巻線の巻数比に制限を加えることなく、ターンオンとターンオフの両方の損失を共に小さく抑えることのできるスイッチング電源装置を提供することを目的としている。
【００１１】
【課題を解決するための手段】
上の目的を達成するために本発明は、トランスの１次巻線に直列に接続された主スイッチ素子と、主スイッチ素子に並列に接続されたスナバコンデンサと、主スイッチ素子のオン期間を制御するパルス幅制御回路を備えたスイッチング電源装置において、主スイッチ素子に直列にダイオードを挿入し、スナバコンデンサに直列にインダクタを挿入し、このインダクタに並列に第２のダイオードと第２のスイッチ素子からなる直列回路を接続し、第２のスイッチ素子の制御電極とパルス幅制御回路の間にパルスの立上がりと立下がりのいずれの時刻も所定時間だけ遅延する遅延回路を接続した。
【００１２】
【作用】
主スイッチ素子がターンオフした後、第２のスイッチ素子が遅れてターンオフする。主スイッチ素子がターンオフしたとき第２のスイッチ素子がまだオン状態を維持しているので、スナバコンデンサによってターンオフ時のサージ電圧が吸収される。このときスナバコンデンサを充電する電流は第２のスイッチ素子を通り、スナバコンデンサを放電する電流はインダクタを通る。サージ吸収の期間が過ぎて、スナバコンデンサの電圧が、入力電圧にトランスの１次巻線のフライバック電圧を加えた値で一定になるが、このとき第２のスイッチ素子はオフ状態になっている。
【００１３】
主スイッチ素子がオフ状態からターンオンすると、スナバコンデンサはインダクタと主スイッチ素子を流れて放電する。放電は、主スイッチ素子にダイオードが直列に接続されているので半波共振になるが、インダクタの電流がゼロから正弦波の半周期を描いて再びゼロに戻ったときには、スナバコンデンサには極性が反転し、かつ値が放電開始前の電圧に等しい電圧が充電されているので、このとき、第２のスイッチ素子がターンオンすればスナバコンデンサはトランス１次巻線と第２のスイッチ素子を流れて放電する。
【００１４】
この放電によりコンデンサの充電エネルギーは、スイッチング電源装置がフライバックコンバータ方式であれば、一旦トランスの励磁エネルギーに変わり、またフォワードコンバータ方式であれば、負荷電流の一部になるので、コンデンサの放電による損失は、充電の回路上に存在する抵抗成分による損失を除けばゼロになる。
【００１５】
第２のスイッチ素子に直列に接続されているダイオードは主スイッチ素子がターンオンしたときに、コンデンサの放電が第２のスイッチ素子を流れるのを阻止している。主スイッチ素子に直列に接続されているダイオードは、第２のスイッチ素子がターンオンしたときに、コンデンサの放電が主スイッチ素子を流れるのを阻止している。
【００１６】
【実施例】
図１は本発明の実施例に係るフライバックコンバータ方式のスイッチング電源装置を示す回路図である。図２と図３は回路図の主要部分の電圧電流波形を示す波形図である。
【００１７】
図１に示した回路において、主スイッチ素子１２と第２のスイッチ素子４はパルス幅制御回路１４から出力されるパルス電圧によってオンとオフを繰り返すが、第２のスイッチ素子４に加わるパルスは遅延回路５によって遅れる。主スイッチ素子１２がターンオンすると、スナバコンデンサ１３とインダクタ２による共振電流が主スイッチ素子１２を流れ、トランスの１次巻線の励磁電流も主スイッチ素子１２を流れる。これらの２つの電流の合計は図２に示したＩＤ１の波形によって示される。また、主スイッチ素子１２がターンオンする時刻ｔ１と第２のスイッチ素子４がターンオンする時刻ｔ２によってはさまれた区間のスナバコンデンサ１３の電圧と電流は、図３のＶＲとＩＲの波形によって示される。
【００１８】
ｔ１とｔ２によってはさまれた期間がコンデンサ１３とインダクタ２の共振の半周期に調整されていれば、時刻ｔ２においてコンデンサ１３の電圧は共振直前の値に負の符号を付けた値になる。すなわち、電圧が反転する。時刻ｔ２において、第２のスイッチ素子４がターンオンするので、コンデンサ１３は第２のスイッチ素子を通って放電する。この電流はトランスの１次巻線１１を通るのでトランスの励磁エネルギーが増加する。すなわち、コンデンサ１３の充電エネルギーがトランスの励磁エネルギーに変換される。図２のＩＤ２は第２のスイッチ素子４に流れる電流波形を示している。
【００１９】
主スイッチ素子１２がターンオフする時刻ｔ３において、第２のスイッチ素子４がオン状態を維持しているので、主スイッチ素子１２のターンオフ時に生じるサージ電圧はスナバコンデンサ１３によって吸収される。
【００２０】
図２に示した波形において、ＩＤ１とＶＤ１は主スイッチ素子１２の電流と電圧である。時刻ｔ１においては、ＶＤ１は高い値であるが、ＩＤ１はほぼゼロに近いのでターンオンロスは生じない。また、時刻ｔ３において、ＩＤ１は高い値であるが、ＶＤ１はほぼゼロに近いのでターンオフロスは生じない。このように、図１に示した回路においては、スイッチングロスが生じないか、または十分小さい値である。
【００２１】
ｔ１において、ＶＤ１がどのような値をとっても、ＩＤ１がゼロから立ち上がるのでターンオンロスを生じない。電流連続モードで動作させるときは、主スイッチ素子１２の電圧が高い状態のままターンオンに入るが、このときも、コンデンサ１３の放電々流がゼロから立ち上がるのでターンオンロスが生じない。
【００２２】
図１に示した実施例は、フライバックコンバータ方式のスイッチング電源装置であるが、本発明はフォワードコンバータ方式のスイッチング電源装置にも実施することができる。
【００２３】
【発明の効果】
図４に示した従来方式に比べ、インダクタとダイオードが追加されているが、入力電圧の広い条件下で実施するときには、電流連続モードでも使えるので、主スイッチ素子とトランスに流れるピーク電流が減り、主スイッチ素子とトランスのコストダウンができる。また、フライバックコンバータ方式とフォワードコンバータ方式の両方に実施できるので応用範囲が広い。
【図面の簡単な説明】
【図１】本発明の実施例に係るフライバックコンバータ方式のスイッチング電源装置を示す回路図である。
【図２】図１の主要部の電圧と電流の波形を示す波形図である。
【図３】図１の主要部の電圧と電流の波形を示す波形図である。
【図４】従来方式の一例を示す回路図である。
【図５】図４の主要部の電圧と電流の波形を示す波形図である。
【符号の説明】
１ 第１のダイオード
２ インダクタ
３ 第２のダイオード
４ 第２のスイッチ素子
５ 遅延回路
１１ トランスの１次巻線
１２ 主スイッチ素子
１３ スナバコンデンサ
１４ パルス幅制御回路
１５ トランスの２次巻線
１６ ダイオード
１７ コンデンサ
１８ 負荷回路
１９ 直流電源
１０１ トランスの１次巻線
１０２ 主スイッチ素子
１０３ スナバコンデンサ
１０４ 第２のスイッチ素子
１０５ 遅延回路
１０６ パルス幅制御回路
１０７ トランスの２次巻線
１０８ ダイオード
１０９ コンデンサ
１１０ 負荷回路
１１１ 直流電源
ＶＧ１ 主スイッチ素子のゲート電圧
ＶＧ２ 第２のスイッチ素子のゲート電圧
ＩＤ１ 主スイッチ素子の電流
ＩＤ２ 第２のスイッチ素子の電流
ＶＤ１ 主スイッチ素子の電圧
ＶＲ スナバコンデンサ１３の電圧
ＩＲ スナバコンデンサ１３の電流
【産業上の利用分野】
本発明はスイッチング電源装置に関し、特に共振現象を利用した部分共振スイッチに関する。
【０００２】
【従来の技術】
従来、固定周波数のパルス幅制御がなされているスイッチング電源の部分共振技術としては、本出願人が先に提供した電流不連続モードの他励式スイッチング電源のソフトスイッチング回路（特開平６−１８９５３８）がある。図４にその回路構成を示し、図５に動作波形を示す。
【０００３】
図４に示した回路において主スイッチ素子１０２がターンオフした後、遅延して第２のスイッチ素子１０４がターンオフする。第２のスイッチ素子１０４がオン状態のまま主スイッチ素子１０２がターンオフすれば、ターンオフ時に生じるサージ電圧とノイズはスナバコンデンサ１０３によって抑えられる。
【０００４】
電流不連続モードとは、トランスの励磁エネルギーが放出し終わってから主スイッチ素子１０２がターンオンする方式を指しているが、励磁エネルギーが放出し終わったとき、トランスは自らのエネルギーで巻線に電圧を生じさせることができなくなり、主スイッチ素子１０２が次にターンオンするまでの間はスナバコンデンサ１０３の電圧と直流電源１１１の電圧の差を振幅とする共振が、コンデンサ１０３とトランスの１次巻線１０１によって起きる。
【０００５】
図５は主スイッチ素子１０２両端の電圧波形を示している。図５に示した波形図の不連続期間において、主スイッチ素子１０２と第２のスイッチ素子１０４の両方がオフ状態であるため、スナバコンデンサ１０３の電圧が最も低くなったところで共振が止まる。その理由は、スナバコンデンサ１０３の放電方向の電流は第２のスイッチ素子１０４の寄生ダイオードを通って流れるのに対して、充電方向の電流は第２のスイッチ素子１０４がオフ状態であるために流れることができないからである。
【０００６】
主スイッチ素子１０２がターンオンするとき、スナバコンデンサ１０３の電圧が最も低い値になっているが、この値もトランスの１次巻線１０１と２次巻線１０７の巻線比を適当に選ぶことによりゼロにすることができる。これによって、スナバコンデンサ１０３の容量を大きくしてもターンオン時に生じる損失が小さくて済む。一方、スナバコンデンサ１０３の容量を大きくすることによって、主スイッチ素子１０２のターンオフ時の損失を小さくすることができる。
【０００７】
スナバコンデンサ１０３とトランスの１次巻線１０１による共振が止まってから、主スイッチ素子１０２がターンオンするまでの間に、トランスの１次巻線１０１とその周辺の浮遊容量による周期の短い共振が継続するが浮遊容量が小さいので電圧の高いところでターンオンしても、その損失は小さい。すなわち、ターンオンとターンオフの両方の損失が共に小さいスイッチングが行われる。
【０００８】
【発明が解決しようとする課題】
上に示した従来の部分共振の方式は、入力電圧が広い範囲のときに次のような問題が生じる。スナバコンデンサ１０３とトランスの１次巻線１０１による共振が止まったときのスナバコンデンサ１０３の電圧は入力電圧からトランスの１次巻線１０１のフライバック電圧を引いた値である。従って、共振が止まったときの電圧が入力電圧の全範囲に渡ってゼロになるためには、トランスの１次巻線１０１のフライバック電圧が、入力電圧の最も高い値と一致するように巻数比が選ばれていなければならない。
【０００９】
一方、主スイッチ素子１０２のオフ期間に主スイッチ素子１０２に加わる電圧は、入力電圧にトランスの１次巻線１０１のフライバック電圧を加えた値であるため、フライバック電圧が高い程、耐圧の高いスイッチ素子が必要になる。それに加えて、電流不連続モードの欠点の１つでもあるが、主スイッチ素子１０２のピーク電流が大きいために、電流容量の大きいスイッチ素子が必要になる。すなわち、耐圧が高くて、電流容量の大きい分、主スイッチ素子のコストが高くなると言える。
【００１０】
本発明は、このような欠点を除去するもので、電流連続モードにも応用ができ、かつ、トランスの１次巻線と２次巻線の巻数比に制限を加えることなく、ターンオンとターンオフの両方の損失を共に小さく抑えることのできるスイッチング電源装置を提供することを目的としている。
【００１１】
【課題を解決するための手段】
上の目的を達成するために本発明は、トランスの１次巻線に直列に接続された主スイッチ素子と、主スイッチ素子に並列に接続されたスナバコンデンサと、主スイッチ素子のオン期間を制御するパルス幅制御回路を備えたスイッチング電源装置において、主スイッチ素子に直列にダイオードを挿入し、スナバコンデンサに直列にインダクタを挿入し、このインダクタに並列に第２のダイオードと第２のスイッチ素子からなる直列回路を接続し、第２のスイッチ素子の制御電極とパルス幅制御回路の間にパルスの立上がりと立下がりのいずれの時刻も所定時間だけ遅延する遅延回路を接続した。
【００１２】
【作用】
主スイッチ素子がターンオフした後、第２のスイッチ素子が遅れてターンオフする。主スイッチ素子がターンオフしたとき第２のスイッチ素子がまだオン状態を維持しているので、スナバコンデンサによってターンオフ時のサージ電圧が吸収される。このときスナバコンデンサを充電する電流は第２のスイッチ素子を通り、スナバコンデンサを放電する電流はインダクタを通る。サージ吸収の期間が過ぎて、スナバコンデンサの電圧が、入力電圧にトランスの１次巻線のフライバック電圧を加えた値で一定になるが、このとき第２のスイッチ素子はオフ状態になっている。
【００１３】
主スイッチ素子がオフ状態からターンオンすると、スナバコンデンサはインダクタと主スイッチ素子を流れて放電する。放電は、主スイッチ素子にダイオードが直列に接続されているので半波共振になるが、インダクタの電流がゼロから正弦波の半周期を描いて再びゼロに戻ったときには、スナバコンデンサには極性が反転し、かつ値が放電開始前の電圧に等しい電圧が充電されているので、このとき、第２のスイッチ素子がターンオンすればスナバコンデンサはトランス１次巻線と第２のスイッチ素子を流れて放電する。
【００１４】
この放電によりコンデンサの充電エネルギーは、スイッチング電源装置がフライバックコンバータ方式であれば、一旦トランスの励磁エネルギーに変わり、またフォワードコンバータ方式であれば、負荷電流の一部になるので、コンデンサの放電による損失は、充電の回路上に存在する抵抗成分による損失を除けばゼロになる。
【００１５】
第２のスイッチ素子に直列に接続されているダイオードは主スイッチ素子がターンオンしたときに、コンデンサの放電が第２のスイッチ素子を流れるのを阻止している。主スイッチ素子に直列に接続されているダイオードは、第２のスイッチ素子がターンオンしたときに、コンデンサの放電が主スイッチ素子を流れるのを阻止している。
【００１６】
【実施例】
図１は本発明の実施例に係るフライバックコンバータ方式のスイッチング電源装置を示す回路図である。図２と図３は回路図の主要部分の電圧電流波形を示す波形図である。
【００１７】
図１に示した回路において、主スイッチ素子１２と第２のスイッチ素子４はパルス幅制御回路１４から出力されるパルス電圧によってオンとオフを繰り返すが、第２のスイッチ素子４に加わるパルスは遅延回路５によって遅れる。主スイッチ素子１２がターンオンすると、スナバコンデンサ１３とインダクタ２による共振電流が主スイッチ素子１２を流れ、トランスの１次巻線の励磁電流も主スイッチ素子１２を流れる。これらの２つの電流の合計は図２に示したＩＤ１の波形によって示される。また、主スイッチ素子１２がターンオンする時刻ｔ１と第２のスイッチ素子４がターンオンする時刻ｔ２によってはさまれた区間のスナバコンデンサ１３の電圧と電流は、図３のＶＲとＩＲの波形によって示される。
【００１８】
ｔ１とｔ２によってはさまれた期間がコンデンサ１３とインダクタ２の共振の半周期に調整されていれば、時刻ｔ２においてコンデンサ１３の電圧は共振直前の値に負の符号を付けた値になる。すなわち、電圧が反転する。時刻ｔ２において、第２のスイッチ素子４がターンオンするので、コンデンサ１３は第２のスイッチ素子を通って放電する。この電流はトランスの１次巻線１１を通るのでトランスの励磁エネルギーが増加する。すなわち、コンデンサ１３の充電エネルギーがトランスの励磁エネルギーに変換される。図２のＩＤ２は第２のスイッチ素子４に流れる電流波形を示している。
【００１９】
主スイッチ素子１２がターンオフする時刻ｔ３において、第２のスイッチ素子４がオン状態を維持しているので、主スイッチ素子１２のターンオフ時に生じるサージ電圧はスナバコンデンサ１３によって吸収される。
【００２０】
図２に示した波形において、ＩＤ１とＶＤ１は主スイッチ素子１２の電流と電圧である。時刻ｔ１においては、ＶＤ１は高い値であるが、ＩＤ１はほぼゼロに近いのでターンオンロスは生じない。また、時刻ｔ３において、ＩＤ１は高い値であるが、ＶＤ１はほぼゼロに近いのでターンオフロスは生じない。このように、図１に示した回路においては、スイッチングロスが生じないか、または十分小さい値である。
【００２１】
ｔ１において、ＶＤ１がどのような値をとっても、ＩＤ１がゼロから立ち上がるのでターンオンロスを生じない。電流連続モードで動作させるときは、主スイッチ素子１２の電圧が高い状態のままターンオンに入るが、このときも、コンデンサ１３の放電々流がゼロから立ち上がるのでターンオンロスが生じない。
【００２２】
図１に示した実施例は、フライバックコンバータ方式のスイッチング電源装置であるが、本発明はフォワードコンバータ方式のスイッチング電源装置にも実施することができる。
【００２３】
【発明の効果】
図４に示した従来方式に比べ、インダクタとダイオードが追加されているが、入力電圧の広い条件下で実施するときには、電流連続モードでも使えるので、主スイッチ素子とトランスに流れるピーク電流が減り、主スイッチ素子とトランスのコストダウンができる。また、フライバックコンバータ方式とフォワードコンバータ方式の両方に実施できるので応用範囲が広い。
【図面の簡単な説明】
【図１】本発明の実施例に係るフライバックコンバータ方式のスイッチング電源装置を示す回路図である。
【図２】図１の主要部の電圧と電流の波形を示す波形図である。
【図３】図１の主要部の電圧と電流の波形を示す波形図である。
【図４】従来方式の一例を示す回路図である。
【図５】図４の主要部の電圧と電流の波形を示す波形図である。
【符号の説明】
１ 第１のダイオード
２ インダクタ
３ 第２のダイオード
４ 第２のスイッチ素子
５ 遅延回路
１１ トランスの１次巻線
１２ 主スイッチ素子
１３ スナバコンデンサ
１４ パルス幅制御回路
１５ トランスの２次巻線
１６ ダイオード
１７ コンデンサ
１８ 負荷回路
１９ 直流電源
１０１ トランスの１次巻線
１０２ 主スイッチ素子
１０３ スナバコンデンサ
１０４ 第２のスイッチ素子
１０５ 遅延回路
１０６ パルス幅制御回路
１０７ トランスの２次巻線
１０８ ダイオード
１０９ コンデンサ
１１０ 負荷回路
１１１ 直流電源
ＶＧ１ 主スイッチ素子のゲート電圧
ＶＧ２ 第２のスイッチ素子のゲート電圧
ＩＤ１ 主スイッチ素子の電流
ＩＤ２ 第２のスイッチ素子の電流
ＶＤ１ 主スイッチ素子の電圧
ＶＲ スナバコンデンサ１３の電圧
ＩＲ スナバコンデンサ１３の電流
Claims (1)
- トランスの１次巻線と前記１次巻線に直列に接続された主スイッチ素子と前記主スイッチ素子に並列に接続されたスナバコンデンサと前記主スイッチ素子のオン期間を制御するパルス幅制御回路を備えたスイッチング電源装置において、前記主スイッチ素子に直列に第１のダイオードを挿入し、前記スナバコンデンサに直列にインダクタを挿入し、前記インダクタに並列に第２のダイオードと第２のスイッチ素子からなる直列回路を接続し、前記主スイッチ素子のターンオンとターンオフの時刻から各々所定時間だけ遅延して前記第２のスイッチ素子にターンオンとターンオフの制御信号を与える遅延回路を前記パルス幅制御回路と前記第２のスイッチ素子の制御電極の間に接続したことを特徴とするスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10327498A JP4081731B2 (ja) | 1998-03-11 | 1998-03-11 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10327498A JP4081731B2 (ja) | 1998-03-11 | 1998-03-11 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11262260A JPH11262260A (ja) | 1999-09-24 |
| JP4081731B2 true JP4081731B2 (ja) | 2008-04-30 |
Family
ID=14349805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10327498A Expired - Fee Related JP4081731B2 (ja) | 1998-03-11 | 1998-03-11 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4081731B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012111070A1 (ja) * | 2011-02-14 | 2012-08-23 | 富士通株式会社 | 力率改善回路 |
-
1998
- 1998-03-11 JP JP10327498A patent/JP4081731B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11262260A (ja) | 1999-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6788556B2 (en) | Switching power source device | |
| JP2961897B2 (ja) | スイッチング電源装置 | |
| US5438498A (en) | Series resonant converter having a resonant snubber | |
| JP2003088117A (ja) | スイッチング電源装置 | |
| US10291140B2 (en) | Phase-shifted full-bridge topology with current injection | |
| US5067066A (en) | Voltage-mode quasi-resonant dc/dc converter | |
| JPH04368464A (ja) | 直流電源装置 | |
| JP4605532B2 (ja) | 多出力型スイッチング電源装置 | |
| JP2001333576A (ja) | Ｄｃ／ｄｃコンバータの制御方法 | |
| JP4081731B2 (ja) | スイッチング電源装置 | |
| JP2001203088A (ja) | 放電灯点灯回路 | |
| JP2001178124A (ja) | スイッチング電源装置 | |
| JP2835899B2 (ja) | 電流不連続モードの他励式スイッチング電源のソフトスイッチング回路 | |
| JP4352165B2 (ja) | 部分共振型自励式スイッチング電源の低損失化回路 | |
| JP4304751B2 (ja) | ターンオンロスを改善したリンギングチョークコンバータ | |
| KR102640321B1 (ko) | 마이크로컨트롤러를 이용한 공진형 플라이백 전력 변환 장치 및 방법 | |
| JPS62290356A (ja) | スイツチング電源 | |
| JPH10248254A (ja) | 共振スナバ回路 | |
| JP3306542B2 (ja) | 部分共振型自励式スイッチング電源の低損失化回路 | |
| JPH11332251A (ja) | 電流制御型インバータ回路、その制御方法、コンデン サ充電器及びそれを備えたレーザ装置 | |
| JP3579789B2 (ja) | 高力率スイッチング電源装置 | |
| JPH11187658A (ja) | Ｄｃーｄｃコンバータ | |
| JPH0147116B2 (ja) | ||
| JPH10295077A (ja) | スイッチング電源装置 | |
| JP3090540B2 (ja) | 定電流入力型電圧共振コンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050223 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080131 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |