CN109687853B - 脉冲宽度调制电路、对应的设备和方法 - Google Patents
脉冲宽度调制电路、对应的设备和方法 Download PDFInfo
- Publication number
- CN109687853B CN109687853B CN201811217392.1A CN201811217392A CN109687853B CN 109687853 B CN109687853 B CN 109687853B CN 201811217392 A CN201811217392 A CN 201811217392A CN 109687853 B CN109687853 B CN 109687853B
- Authority
- CN
- China
- Prior art keywords
- circuit block
- signal
- carrier
- modulated signal
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 230000005540 biological transmission Effects 0.000 claims abstract description 11
- 230000000630 rising effect Effects 0.000 claims description 24
- 239000003990 capacitor Substances 0.000 claims 2
- 230000001629 suppression Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000001228 spectrum Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 206010000117 Abnormal behaviour Diseases 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
- H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Multimedia (AREA)
- Amplifiers (AREA)
Abstract
本公开涉及脉冲宽度调制电路、对应的设备和方法。在实施例中,PWM调制电路包括被配置为接收方波输入信号并且从方波输入信号产生三角波信号的第一电路块、被配置为接收调制信号并且通过将调制信号与载波信号进行比较来产生PWM信号的第二电路块、被耦合在第一电路块和第二电路块之间并且对具有上基准值和下基准值的基准信号敏感的切换电路块,并且切换电路块选择性地在载波传输设置与一个或多个载波强制设置之间可切换,切换电路块在载波传输设置中将第一电路块耦合到第二电路块以将三角波信号作为载波信号传输,一个或多个载波强制设置用于优化或抑制在PWM信号中的脉冲跳跃,其中切换电路块将载波信号分别强制为上基准值和下基准值。
Description
相关申请的交叉引用
本申请要求2017年10月19日提交的意大利专利申请No.102017000118558的优先权,该申请以此通过引用并入本文。
技术领域
本发明一般涉及电子系统和方法,并且在特定实施例中,涉及脉冲宽度调制(PWM)电路、对应的设备和方法。
背景技术
在某些应用领域(例如,汽车市场)中存在针对具有从当前值(诸如350kHz)向更高值(例如2.2-2.4MHz)增加的操作频率的诸如D类音频放大器的切换放大器的需求。
较高的操作频率可以促进提供具有改进的电磁干扰(EMI)频谱发射特性的较小的系统。
当前的350kHz D类功率音频放大器可以包括脉冲跳跃控制块以增加输出功率。美国专利No.9,595,946是这样的解决方案的示例。某些布置还可以包括脉冲跳跃抑制块,以便以降低输出功率为代价而包含在已知频率附近的EMI频谱。
传统的(模拟)电路几乎不能满足与用于D类放大器的(更)较高的切换频率(例如,大约七倍高)有关的要求。
发明内容
一个或多个实施例可以应用于切换放大器,诸如D类音频放大器。
一个或多个实施例涉及一种以高切换频率切换的放大器,切换诸如比传统的操作频率(例如,350kHz)高大约七倍(例如,比2MHz更高,诸如在2.2MHz-2.4MHz之间)。切换D类放大器可以是这样的放大器的示例。
一个或多个实施例可以涉及对应的方法。
一个或多个实施例可以依赖将模拟特征与数字结构(例如,数字组件)混合的结构,以便解决与例如在某些模拟电路(诸如,运算放大器(op-amp))的转换速率中的限制有关的问题。
除了提供改进的性能之外,一个或多个实施例可以促进简单和紧凑结构的采用。
一个或多个实施例可以,例如通过在不同的基准电压之间简单地切换而在单个电路内提供脉冲跳跃控制和脉冲跳跃抑制功能。
一个或多个实施例使得可以生成用于PWM调制器的载波波形,这还促进在以具有关于温度和工艺变化的时序精度和稳健性的高时钟频率(例如,超过2MHz)操作的系统中的良好的、受控的近削波行为。
一个或多个实施例可以依赖简单的阈值变化以利用相同的电路获得精确脉冲跳跃抑制。这可以促进PWM频谱中的受控的EMI特性的实现。在一个或多个实施例中,在避免附加电路并且促进具有高时钟频率的高精确度的同时,可以获得在PWM频谱中实现受控的EMI特性。
一个或多个实施例适用于高质量、高频率的D类音频系统,该D类音频系统具有促进良好的削波行为的能力,并且如果需要,还具有在操作条件下的EMI发射的控制的能力。
附图说明
现在将参考附图仅通过示例的方式描述一个或多个实施例,其中:
图1是涉及脉冲宽度调制(PWM)的电路的示例图;
图2是实施例的示例性电路图;
图3示出了可以在实施例中发生的信号的时间图;
图4示出了可以在实施例中发生的信号的时间图;以及
图5是根据实施例的设备的框图。
具体实施方式
在随后的描述中,示出了一个或多个具体细节,目的在于提供对本描述的实施例的示例的深入理解。可以在没有一个或多个具体细节的情况下或者利用其他方法、部件、材料等获得实施例。在其他情况下,未详细示出或描述已知结构、材料或操作,使得实施例的某些方面将是不模糊的。
在本说明书的框架中对“实施例”或“一个实施例”的引用旨在指示关于该实施例描述的特定配置、结构或特性被包括在至少一个实施例中。因此,可以存在于本说明书的一个或多个点中的诸如“在实施例中”或“在一个实施例中”的短语不一定指代同一个实施例。此外,在一个或多个实施例中,可以以任何适当的方式组合特定的构造、结构或特性。
本文使用的附图标记仅仅是为了方便而提供,并且因此不限定保护的范围或实施例的范围。
通过介绍“脉冲跳跃”的概念,可以注意到,为了实现高输出信号动态,某些PWM调制器考虑了占空比达到诸如100%和0%的值的可能性。
指定占空比应用于信号是“导通”(即有效)的脉冲信号的周期(周期是信号完成一个导通和关断循环的时间)的一部分,即:
D=PW/T×100%(1)
其中D是占空比,T是(总)周期,以及PW是脉冲宽度(脉冲有效时间)或“导通”时间。
由于占空比达到极端值(诸如,100%和0%),靠近削波的切换频率(Fsw)可以降低因子2、4等,并且在输出电压处于饱和状态的整个间隔上,切换甚至可以是不连续的。
这种现象被称为“脉冲跳跃”。
在饱和(削波)附近或者在饱和(削波)处的行为可以在切换PWM调制器(例如,用于音频应用)中发挥重大作用。
为了避免异常行为,例如,在考虑高反馈因子的那些系统中,应当能够期望地“优化”脉冲跳跃,即脉冲跳跃被限制为尽可能接近饱和阈值发生。
脉冲跳跃之前的PWM调制信号的频谱(例如,FFT)展示出基本上有规律的谐波含量,谐波含量在切换频率及其倍数处具有峰值。在存在脉冲跳跃的情况下,切换“突发”也在与切换频率及其倍数不同的区段处产生音调,可能还影响低于切换频率Fsw的频域。
在某些系统中,EMI问题启示在存在削波的情况下也维持固定的切换频率。出于这个原因,某些PWM系统考虑了“脉冲跳跃抑制”电路,该电路与之前讨论的“脉冲跳跃优化”电路相关联。
图1的框图是切换电路(例如,PWM调制器)的示例,包括旨在提供“优化的”削波行为的第一电路块10和旨在提供脉冲跳跃抑制功能的第二电路块20。
在一些实施例中,电路块10可以对应于美国专利No.9,595,946中公开的解决方案。
简而言之,电路块10可以包括传统的PWM调制器,其中经由通过方(矩形)波Isq被驱动的积分器12生成三角形载波波形Vtri。
通过在比较器14处比较载波信号Vtri载波(来自积分器12)和调制信号Vmod来获得PWM调制输出信号Out(PWM1)。
在接近削波的情况下,在调制信号Vmod中的微小变化(可能由于噪声引起)可以导致脉冲被“跳过”,这可能是不稳定性和在靠近削波的不期望的混沌行为的来源。如美国专利No.9,595,946中所示例的,可以通过将施加到积分器12的输入的脉冲信号Ipulse叠加到载波信号Isq上来解决该问题,从而在近削波条件下引起窄的“陡峭”脉冲,该脉冲强制切换。
这样的方法可以被认为对应于调制器的增益的减小,调制器旨在致使在该点处产生的不连续性变得不那么严重。
因此,脉冲Ipulse可以表现为以同步方式添加到方形(矩形)时钟波形Isq的短的、尖峰状的电流脉冲的形式。
电路块20可以包括脉冲注入器,该脉冲注入器被配置为感测在调制器10的输出信号Out(PWM1)中“跳过”的缺少的脉冲,并将其添加到最终的输出信号Out(PWM2)中。
应当注意,相对于时钟信号CLK中的对应的转变,这样的被添加的信号将预期地展示出轻微的延迟。
如果PWM频率从例如大约300kHz增加到例如超过2MHz的值(如当前针对各种应用所考虑的),则这可以表现影响图1中示例的布置的问题之一。
其他问题可以与积分器12的转换速率有关,积分器12结合在其中的第二极点的影响和/或与电流消耗有关的限制来产生三角形载波,电流消耗可以不利地影响提供用于充分控制脉冲跳跃的脉冲的能力。这些因素结合之前讨论的脉冲跳跃抑制动作(电路块20)的可能延迟,可以不利地影响最终输出信号Out(PWM2)的频谱。
一个或多个实施例可以通过采取如图2中示例的电路来解决这些问题。
在图2中,与已经结合图1讨论的部分或元件相似的部分或元件利用相同的附图标记指示。为简洁起见,这里不再重复对应的描述。
因此,图2的电路再次被配置为用于在比较器14的一个(例如,反相)输入处接收调制信号Vmod并且通过将调制信号Vmod与载波信号Vtri2进行比较产生(以本身已知的方式)PWM调制信号Out(PWM)。可以再次从具有上升沿和下降沿的方波输入(例如,电流)信号Isq开始并且通过从方(矩形)波输入信号Isq产生(例如,经由在积分器12处的积分)包括交替的峰值和谷值的三角波(例如,电压)信号Vtri而产生这样的载波信号。
在如在图2中示例的一个或多个实施例中,信号Vtri可以被施加到指示为100的电路部分(将在下面讨论),在电路块12(积分器)和电路块14(比较器)之间有效,以从三角波信号Vtri生成载波信号Vtri2。
在一些实施例中,电路部分100被配置用于通过将信号的峰值和谷值强制到某些上基准值和下基准值来修改信号Vtri,其中这样的修改/强制适于利用用于电路部分100以选择第一强制模式(脉冲跳跃优化)和第二强制模式(脉冲跳跃抑制)的进一步的可选择的能力来选择性地实现(作为某些条件的发生的结果),其中可以分别针对上基准值和下基准值选择第一值和第二值。
通过比较图2的电路和图1的电路,可以注意到在积分器12的输入处的脉冲生成器Ipulse不再存在于图2的电路中。
在一个或多个实施例中,在图2的电路中,通过使用电路部分100中的开关102来实施在波形Vtri的顶点(峰值和谷值)处提供(例如,电压)脉冲的功能。
在如本文示例的一个或多个实施例中,开关102包括耦合到比较器14的输入的输出节点102a,以提供信号Vtri2作为从施加到输入到开关102的3个输入的三个可能选项中被选择的信号,这些输入分别标记为“0”、“1”和“2”。
输入“0”对应于来自积分器12的输出,该输出搭载三角波形信号Vtri。
从电路块104获得输入“1”,电路块104又包括开关,该开关可以在一定的强制时间间隔上选择性地耦合到两个“较高的”基准(例如,DC电压)电平Vp和Vp(max)+dv中的任一个。
从电路块106获得输入“2”,电路块106又包括开关,该开关可以在一定的强制时间间隔上选择性地耦合到两个“较低的”基准(例如,DC电压)电平Vm和Vm(max)-dv中的任一个。
可以从未在图中示出的传统的信号(例如,电压)源获得这些基准电平。
如下面所讨论的,这些基准电平可以被认为对应于某种范围基准值的上端和范围基准值的下端(upper and lower“end of scale”reference values),输入三角形信号Vtri可以在一定的强制时间间隔上(即,不仅仅作为瞬时脉冲)被向上强制到范围基准值的上端(到Vp或者Vp(max)+dv)或者向下强制到范围基准值的下端(到Vm或者Vm(max)-dv),以便提供脉冲跳跃控制/脉冲跳跃抑制功能。
如图2所示例的,根据本身已知的原理(也参见美国专利No.9,595,946),电路块104、106在来自源(图中不可见)的线路108上获得的脉冲跳跃抑制/使能信号I/E(操作模式选择)的控制下操作。
图2中的附图标记110指示时序生成器,时序生成器在线路110a上接收例如具有50%占空比的PWM时钟信号(例如,以任何传统的方式生成的Isq)。
在一个或多个实施例中,如在图3的时序图中所示例的,可以由时序生成器110基于三个时钟信号来控制开关102,包括:
时钟信号(PWM时钟),例如其中占空比=50%,具有上升沿RE和下降沿FE,如在图3中所示;
第一方波(脉冲)信号Sync1,其在时钟信号的上升沿RE处进入逻辑电平“1”持续某一持续时间(例如,临时地在上升沿RE上居中),并且第一方波(脉冲)信号Sync1可以被选择为对应于用于输出信号的最小所需的占空比值,如在图3中所示;以及
第二方波(脉冲)信号Sync2,其在时钟信号的下降沿FE处达到逻辑电平“1”持续一持续时间(例如,临时地在下降沿FE上居中),并且第二方波(脉冲)信号Sync2可以被选择为对应于用于输出信号的最小所需的占空比值,如在图3中所示。
通过观察图3,可以注意到方波信号Sync1和Sync2包括某一持续时间的脉冲(并且不仅仅是瞬时尖峰状脉冲),其中该持续时间可以由用于PWM调制输出信号Out(PWM)的最小所需的占空比值决定,例如,该持续时间被选择为等于对应于用于Out(PWM)的最小所需的占空比值的脉冲宽度(脉冲有效时间)或“导通”时间(等式1中的PW)。
图3还示出了Vtri和Vtri2的对应的可能的时间行为。
在一个或多个实施例中,开关102因此可以采用:
“0”位置(载波传输设置),其中Vtri被施加到比较器14作为Vtri2,作为信号Sync1和Sync2都等于零(即Sync1=Sync2=0)的结果;
“1”位置(第一载波强制设置),作为Sync1=1和Sync2=0的结果,使得来自块104的输出耦合到比较器14,其中根据由框104中的开关所采用的位置,Vtri2来源于Vtri被“向上”强制为上基准值Vp或Vp(max)+dv(例如,DC电压)中的任一个;
“2”位置(第二载波强制设置),作为Sync1=0和Sync2=1的结果,使得来自块106的输出耦合到比较器14,其中根据由框106中的开关所采用的位置,Vtri2来源于Vtri被“向下”强制为下基准值Vm或Vm(max)-dv(例如,DC电压)中的任一个。
如图3中所示例的,虽然当Sync1=Sync2=0时信号Vtri2对应于Vtri,而作为Sync1或Sync2变为1的结果,在Vtri的顶点(峰值和谷值)在由Sync1或Sync2设置的强制时间间隔的持续时间上将具有受控的形状和振幅的叠加脉冲(分别向上和向下)的情况下,信号Vtri2将相对于输入到电路部分100的三角形信号Vtri“被修改”。
来源于选择性地将三角波载波信号的交替的峰值和谷值强制为上基准值和下基准值的Vtri2的经修改的三角形叠加脉冲波形将因此展示出(根据线路108上的脉冲跳跃优化/抑制信号I/E值):
在开关104、开关106连接到Vp和Vm的情况下,第一基准值Vp(正)或Vm(负),或者
在开关104、开关106分别连接到Vp(max)+dv和Vm(max)-dv的情况下,第二基准值Vp(max)+dv(正)或Vm(max)-dv(负)。
在一个或多个实施例中,可以将第一基准值Vp和Vm选择为在调制信号Vmod的最大预期摆幅内,即小于(取模)用于Vmod的最高预期值和最低预期值。
在一个或多个实施例中,该第一选项将导致第一强制模式在Vtri2中产生上基准值和下基准值,该上基准值和下基准值在位于最高值和最低值之间的调制信号摆幅内的第一值Vp、Vm处被选择。
以这种方式,将使靠近PWM信号的饱和的区域(更)有规律(尤其是在具有反馈的系统中),这降低了在该区段中的PWM调制器的增益。
事实上,在Vmod达到超过Vp或低于Vm的值的情况下,占空比将达到对应的值100%或0%,从而实现大输出信号动态,并且执行脉冲跳跃优化功能。
在一个或多个实施例中,除了大于(取模)Vp和Vm之外,可以将第二基准值Vp(max)+dv和Vm(max)-dv选择为超过调制信号Vmod的最大预期摆幅,即大于(取模)用于Vmod的最高预期值和最低预期值。
在一个或多个实施例中,该第二选项将导致第二强制模式在Vtri2中产生上基准值和下基准值,该上基准值和下基准值在位于最高值和最低值之间的调制信号摆幅之外的第二值(Vp(max)+dv、Vm(max)-dv)处被选择。
这些可以用于避免占空比可能达到诸如100%或0%的值,由此维持具有如由信号Sync1和Sync2的占空比设置的最低占空比值的标称时钟频率,从而执行脉冲跳跃抑制功能。
在图4中示例了这种类型的操作,其中图4的上部部分示出了信号Vtri2的可能行为,其中也示出了调制信号Vmod的可能的时间行为用于直接参考。
图4的下部部分示出了PWM调制输出信号Out(PWM)的可能的时间行为:
使能和优化脉冲跳跃(其中开关104切换到Vp上),以及
禁用/抑制脉冲跳跃,其中开关104切换到Vp(max)+dv上。
在开关106在Vm和Vm(max)-dv上的情况下,将提供类似的结果(通过考虑可能的反转的极性)。
图5的框图是在高频率PWM功率电路(例如,D类音频放大器)中可以包含如在图2中示例的电路的示例,该高频率PWM功率电路接收输入信号Vin并且包括输入积分器200,并且其中来自比较器14的输出信号Out(PWM)被馈送到在两个值+Vpot和-Vpot之间切换的功率开关202。图5的图还示出了待在输入节点208处从输入到积分器200的输入信号Vin中减去的具有增益1/K的(负)反馈路径206。来自开关202的输出可以被施加到输出LC(重建)滤波器204以提供输出经放大信号KVin(即,具有施加到其上的增益K的输入信号Vin)。
至于其余部分,如图5中示例的布置(D类放大器)的操作在本领域中是另外地传统的,因此使得不必在本文提供更详细的描述。
在一个或多个实施例中,电路可以包括:
第一电路块(例如,积分器12),被配置用于接收具有上升沿和下降沿(例如,参见图3中的RE和FE)的方波输入信号(例如,Isq)并且从方波输入信号产生(例如,通过积分)三角波信号(例如,Vtri,包括交替的峰值和谷值),
第二电路块(例如,比较器14),被配置用于接收调制信号(例如,Vmod)并且通过将调制信号与载波信号(例如,Vtri2)进行比较来产生PWM调制信号(例如,Out(PWM)),
第一电路块和第二电路块之间的切换电路块(例如,100),其中切换电路块包括基准输入(例如,104和106),切换电路块被配置用于接收具有上基准值(例如,Vp、Vp(max)+dv)和下基准值(例如,Vm、Vm(max)-dv)的基准信号,并且在以下之间选择性地(例如,根据Sync1、Sync2和可能地I/E)可切换(102):
载波传输设置(例如,开关102的位置0),其中切换电路块将第一电路块耦合到第二电路块以将三角波信号作为载波信号向其传输,
至少一个载波强制设置(例如,开关102的位置1和2),其中切换电路块通过将载波信号(的交替的峰值和谷值)分别强制为上基准值(例如,Vp或Vp(max)+dv,取决于由I/E信号控制的104的设置)和下基准值(例如,Vm或Vm(max)-dv,取决于由I/E信号控制的106的设置),而将基准信号施加于第二电路。
在一个或多个实施例中:
第二电路块可以被配置用于接收调制信号(例如,Vmod),该调制信号具有在最高调制信号值和最低调制信号值之间的调制信号摆幅,
切换电路块:
i)包括被配置用于接收基准信号的基准输入(例如,104和106),该基准信号具有位于调制信号摆幅内的第一上基准值(例如,Vp)和第一下基准值(例如,Vm)以及位于调制信号摆幅之外的第二上基准值(例如,Vp(max)+dv)和第二下基准值(例如,Vm(max)-dv),
ii)选择性地在以下之间可切换(例如,在开关104和开关106的电平处):
第一载波强制设置(例如,参见信号E=在线路108上使能),其中切换电路块将具有第一上基准值和第一下基准值的基准信号施加于第二电路块,
第二载波强制设置(例如,参见信号I=在线路108上抑制或禁用),其中切换电路块将具有第二上基准值和第二下基准值的基准信号施加于第二电路块。
在一个或多个实施例中:
第二电路块可以被配置用于产生具有用于占空比的最低值的PWM PWM调制信号,其中PWM调制信号在用于占空比的被选择的最低值的占空比处具有最低脉冲有效时间,
在等于最低脉冲有效时间的载波强制间隔上,切换电路块选择性地可切换到至少一个载波强制设置。
一个或多个实施例可以包括对方波输入信号的上升沿和下降沿(RE、FE)敏感的时钟电路块(例如,110),时钟电路块可以被配置用于驱动切换电路块以在方波输入信号的上升沿和下降沿处在载波传输设置和至少一个载波强制设置之间切换。
在一个或多个实施例中,时钟电路块可以被配置用于驱动切换电路块以在以方波输入信号的上升沿和下降沿为中心的载波强制间隔上切换到至少一个载波强制设置。
根据一个或多个实施例的设备可以包括:
根据一个或多个实施例的PWM调制电路(例如,12、14、100),其产生PWM调制信号,
输入电路块(例如,200、208),被配置用于接收输入信号(例如,Vin)并且根据输入信号(Vin)向PWM调制电路提供调制信号,
切换功率级(例如202),由来自PWM调制电路的PWM调制信号驱动,以及
低通滤波器电路(例如,204),接收来自切换功率级的切换功率信号,并且由此产生输入信号的放大的副本(例如,KVin)。
一个或多个实施例可以包括在切换功率级和输入电路块之间的反馈路径(例如,206)。
在一个或多个实施例中,一种方法可以包括:
接收调制信号,
通过比较调制信号和载波信号产生脉冲宽度调制信号,通过接收具有上升沿和下降沿的方波输入信号产生载波信号,并且从方波输入信号产生(例如经由积分)三角波信号(包括交替的峰值和谷值);以及
在载波强制间隔(例如,参见在方波输入信号的上升沿(例如,RE)和下降沿处(例如,FE)的图3中Sync1和Sync2的脉冲的持续时间)上选择性地分别将载波信号(的交替的峰值和谷值)强制为上基准值和下基准值,载波强制间隔可选地以方波输入信号的上升沿和下降沿为中心。
在一个或多个实施例中,调制信号可以具有在最高调制信号值和最低调制信号值之间的调制信号摆幅,其中选择性地将载波信号强制为上基准值和下基准值可以包括:
第一载波强制模式,其中上基准值和下基准值在位于调制信号摆幅内的第一值(例如,Vp、Vm)处被选择,以及
第二载波强制模式,其中上基准值和下基准值在位于调制信号摆幅之外的第二值(例如,Vp(max)+dv、Vm(max)-dv)处被选择。
一个或多个实施例可以包括:
选择用于PWM调制信号的占空比的最低值,其中PWM调制信号在用于占空比的被选择的最低值处具有最低脉冲有效时间,
将载波强制间隔的持续时间选择为等于最低脉冲有效时间的上基准值和下基准值。
在不偏离基本原理的情况下,细节和实施例可以相对于仅通过示例描述的内容变化(甚至显著地),而不脱离保护的范围。保护的范围由所附权利要求限定。
Claims (19)
1.一种电路,包括:
第一电路块,被配置为接收具有上升沿和下降沿的方波输入信号,并且从所述方波输入信号产生三角波信号;
第二电路块,被配置为接收调制信号,并且通过将所述调制信号与载波信号进行比较来产生脉冲宽度调制信号;以及
切换电路块,被耦合在所述第一电路块和所述第二电路块之间,其中所述切换电路块包括被配置为接收具有上基准值和下基准值的基准信号的基准输入,其中所述切换电路块选择性地在以下之间可切换:
载波传输设置,其中所述切换电路块将所述第一电路块耦合到所述第二电路块,以将所述三角波信号作为所述载波信号传输,以及
载波强制设置,其中所述切换电路块通过将所述载波信号强制为相应的上基准值和下基准值来将所述基准信号施加于所述第二电路块;以及
时钟电路块,所述时钟电路块对所述方波输入信号的所述上升沿和所述下降沿敏感,所述时钟电路块被配置为驱动所述切换电路块,以在所述方波输入信号的所述上升沿和所述下降沿处在所述载波传输设置和所述载波强制设置之间切换。
2.根据权利要求1所述的电路,其中:
所述调制信号包括在最高调制信号值和最低调制信号值之间的调制信号摆幅;
所述上基准值和所述下基准值包括位于所述调制信号摆幅内的第一上基准值和第一下基准值、以及位于所述调制信号摆幅之外的第二上基准值和第二下基准值;以及
所述载波强制设置包括:
第一载波强制设置,其中所述切换电路块将具有所述第一上基准值和所述第一下基准值的所述基准信号施加于所述第二电路块,以及
第二载波强制设置,其中所述切换电路块将具有所述第二上基准值和所述第二下基准值的所述基准信号施加于所述第二电路块。
3.根据权利要求1所述的电路,其中所述第二电路块被配置为产生具有占空比的最低值的所述脉冲宽度调制信号,其中所述脉冲宽度调制信号在占空比的所述最低值处具有最低脉冲有效时间,并且其中所述切换电路块选择性地在等于所述最低脉冲有效时间的载波强制间隔上可切换到所述载波强制设置。
4.根据权利要求1所述的电路,其中所述时钟电路块被配置为驱动所述切换电路块,以在以所述方波输入信号的所述上升沿和所述下降沿为中心的载波强制间隔上切换到所述载波强制设置。
5.根据权利要求1所述的电路,其中所述脉冲宽度调制信号以高于2MHz的频率操作。
6.一种电子设备,包括:
第一电路块,被配置为接收具有上升沿和下降沿的方波输入信号,并且从所述方波输入信号产生三角波信号;
第二电路块,被配置为接收调制信号,并且通过将所述调制信号与载波信号进行比较来产生脉冲宽度调制信号;
切换电路块,被耦合在所述第一电路块和所述第二电路块之间,其中所述切换电路块包括被配置为接收具有上基准值和下基准值的基准信号的基准输入,其中所述切换电路块选择性地在以下之间可切换:
载波传输设置,其中所述切换电路块将所述第一电路块耦合到所述第二电路块,以将所述三角波信号作为所述载波信号传输,以及
载波强制设置,其中所述切换电路块通过将所述载波信号强制为相应的上基准值和下基准值来将所述基准信号施加于所述第二电路块;
时钟电路块,所述时钟电路块对所述方波输入信号的所述上升沿和所述下降沿敏感,所述时钟电路块被配置为驱动所述切换电路块,以在所述方波输入信号的所述上升沿和所述下降沿处在所述载波传输设置和所述载波强制设置之间切换
输入电路块,被配置为接收输入信号,并且根据所述输入信号向所述第二电路块提供所述调制信号;
切换功率级,由所述脉冲宽度调制信号驱动;以及
低通滤波器电路,被配置为从所述切换功率级接收切换功率信号,并且产生所述输入信号的放大的副本。
7.根据权利要求6所述的电子设备,进一步包括被耦合在所述切换功率级与所述输入电路块之间的反馈路径。
8.根据权利要求7所述的电子设备,其中所述输入电路块被配置为通过从所述输入信号中减去所述反馈路径的反馈值来向所述第二电路块提供所述调制信号。
9.根据权利要求6所述的电子设备,其中所述第一电路块包括放大器,所述放大器具有包括电容器的反馈回路。
10.根据权利要求6所述的电子设备,其中所述电子设备是D类切换音频放大器。
11.根据权利要求6所述的电子设备,其中:
所述调制信号包括在最高调制信号值和最低调制信号值之间的调制信号摆幅;
所述上基准值和所述下基准值包括位于所述调制信号摆幅内的第一上基准值和第一下基准值、以及位于所述调制信号摆幅之外的第二上基准值和第二下基准值;以及
所述载波强制设置包括:
第一载波强制设置,其中所述切换电路块将具有所述第一上基准值和所述第一下基准值的所述基准信号施加于所述第二电路块,以及
第二载波强制设置,其中所述切换电路块将具有所述第二上基准值和所述第二下基准值的所述基准信号施加于所述第二电路块。
12.根据权利要求11所述的电子设备,其中所述第二电路块被配置为产生具有占空比的最低值的所述脉冲宽度调制信号,其中所述脉冲宽度调制信号在占空比的所述最低值处具有最低脉冲有效时间,并且其中所述切换电路块选择性地在等于所述最低脉冲有效时间的载波强制间隔上可切换到所述载波强制设置。
13.根据权利要求6所述的电子设备,其中所述时钟电路块被配置为驱动所述切换电路块,以在以所述方波输入信号的所述上升沿和下降沿为中心的载波强制间隔上切换到所述载波强制设置。
14.一种用于脉冲宽度调制的方法,包括:
利用第二电路块接收调制信号;
使用所述第二电路块、通过将所述调制信号与载波信号进行比较来产生脉冲宽度调制信号,所述载波信号通过利用第一电路块接收具有上升沿和下降沿的方波输入信号、并且从所述方波输入信号产生三角波信号而被产生;以及
通过使用耦合在所述第一电路块和所述第二电路块之间的切换电路块,在所述方波输入信号的所述上升沿和所述下降沿处的载波强制间隔上,选择性地将所述载波信号分别强制为上基准值和下基准值;以及
使用对所述方波输入信号的上升沿和下降沿敏感的时钟电路块,来驱动所述切换电路块在所述方波输入信号的所述上升沿和所述下降沿处在载波传输模式和载波强制模式之间切换,其中所述切换电路块将所述第一电路块耦合到所述第二电路块,以在所述载波传输模式中传输作为所述载波信号的所述三角波信号,并且其中所述切换电路块在所述载波强制模式中选择性地将所述载波信号分别强制为上基准值和下基准值。
15.根据权利要求14所述的方法,其中所述载波强制间隔以所述方波输入信号的所述上升沿和所述下降沿为中心。
16.根据权利要求14所述的方法,其中所述调制信号具有在最高调制信号值和最低调制信号值之间的调制信号摆幅,并且其中选择性地将所述载波信号强制为上基准值和下基准值包括:
第一载波强制模式,其中所述上基准值和所述下基准值在位于所述调制信号摆幅内的第一值处被选择;以及
第二载波强制模式,其中所述上基准值和所述下基准值在位于所述调制信号摆幅之外的第二值处被选择。
17.根据权利要求14所述的方法,进一步包括:
选择用于所述脉冲宽度调制信号的占空比的最低值,其中所述脉冲宽度调制信号在用于所述占空比的被选择的最低值处具有最低脉冲有效时间;以及
将所述载波强制间隔的持续时间选择为等于所述最低脉冲有效时间。
18.根据权利要求14所述的方法,其中所述脉冲宽度调制信号以2.2MHz和2.4MHz之间的频率操作。
19.根据权利要求14所述的方法,其中从所述方波输入信号产生所述三角波信号包括:利用所述第一电路块的积分器电路将所述方波输入信号积分,所述积分器电路包括放大器,所述放大器具有包括电容器的反馈回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT102017000118558 | 2017-10-19 | ||
IT102017000118558A IT201700118558A1 (it) | 2017-10-19 | 2017-10-19 | Circuito di modulazione a larghezza di impulso, dispositivo e procedimento corrispondenti |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109687853A CN109687853A (zh) | 2019-04-26 |
CN109687853B true CN109687853B (zh) | 2023-07-14 |
Family
ID=61148439
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201821693203.3U Withdrawn - After Issue CN209120151U (zh) | 2017-10-19 | 2018-10-18 | 脉冲宽度调制电路和电子设备 |
CN201811217392.1A Active CN109687853B (zh) | 2017-10-19 | 2018-10-18 | 脉冲宽度调制电路、对应的设备和方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201821693203.3U Withdrawn - After Issue CN209120151U (zh) | 2017-10-19 | 2018-10-18 | 脉冲宽度调制电路和电子设备 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10560082B2 (zh) |
EP (1) | EP3474448B1 (zh) |
CN (2) | CN209120151U (zh) |
IT (1) | IT201700118558A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT201700118558A1 (it) * | 2017-10-19 | 2019-04-19 | St Microelectronics Srl | Circuito di modulazione a larghezza di impulso, dispositivo e procedimento corrispondenti |
CN110620570B (zh) * | 2019-09-24 | 2022-03-08 | 中国工程物理研究院激光聚变研究中心 | 一种低抖动脉宽高分辨率可调方波脉冲产生系统和方法 |
CN110958201A (zh) * | 2019-12-31 | 2020-04-03 | 郑州航空工业管理学院 | 应用数学用信号传输系统 |
IT202000014302A1 (it) * | 2020-06-16 | 2021-12-16 | St Microelectronics Srl | Circuito modulatore, dispositivo e procedimento corrispondenti |
US11463052B2 (en) | 2020-11-30 | 2022-10-04 | Stmicroelectronics S.R.L. | PWM driving circuit and method |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200908543A (en) * | 2007-05-15 | 2009-02-16 | Qualcomm Inc | Output circuits with class D amplifier |
CN107005207A (zh) * | 2014-10-24 | 2017-08-01 | 塞瑞斯逻辑公司 | 具有可调节斜升/斜降增益以最小化或消除气爆噪声的放大器 |
CN209120151U (zh) * | 2017-10-19 | 2019-07-16 | 意法半导体股份有限公司 | 脉冲宽度调制电路和电子设备 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5291562A (en) * | 1990-01-22 | 1994-03-01 | Fuji Photo Film Co., Ltd. | Image signal processing apparatus producing a narrowed pulse width modulated signal using an asymmetrically centered triangle reference waveform |
EP1657815A1 (en) * | 2004-11-12 | 2006-05-17 | Dialog Semiconductor GmbH | Frequency stabilization technique for self oscillating modulator |
US7212045B2 (en) * | 2005-07-25 | 2007-05-01 | Logan Technology Corp. | Double frequency signal generator |
US7262658B2 (en) * | 2005-07-29 | 2007-08-28 | Texas Instruments Incorporated | Class-D amplifier system |
WO2009001254A2 (en) * | 2007-06-27 | 2008-12-31 | Nxp B.V. | Pulse width modulation circuit and class-d amplifier comprising the pwm circuit |
US9595946B2 (en) * | 2014-01-17 | 2017-03-14 | Stmicroelectronics S.R.L. | PWM modulator |
US10180448B2 (en) * | 2015-05-15 | 2019-01-15 | Analog Devices, Inc. | Circuit and method for pulse width modulation |
-
2017
- 2017-10-19 IT IT102017000118558A patent/IT201700118558A1/it unknown
-
2018
- 2018-10-04 US US16/151,380 patent/US10560082B2/en active Active
- 2018-10-11 EP EP18199802.2A patent/EP3474448B1/en active Active
- 2018-10-18 CN CN201821693203.3U patent/CN209120151U/zh not_active Withdrawn - After Issue
- 2018-10-18 CN CN201811217392.1A patent/CN109687853B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200908543A (en) * | 2007-05-15 | 2009-02-16 | Qualcomm Inc | Output circuits with class D amplifier |
CN107005207A (zh) * | 2014-10-24 | 2017-08-01 | 塞瑞斯逻辑公司 | 具有可调节斜升/斜降增益以最小化或消除气爆噪声的放大器 |
CN209120151U (zh) * | 2017-10-19 | 2019-07-16 | 意法半导体股份有限公司 | 脉冲宽度调制电路和电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN209120151U (zh) | 2019-07-16 |
IT201700118558A1 (it) | 2019-04-19 |
CN109687853A (zh) | 2019-04-26 |
EP3474448B1 (en) | 2021-12-01 |
US20190123731A1 (en) | 2019-04-25 |
US10560082B2 (en) | 2020-02-11 |
EP3474448A1 (en) | 2019-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109687853B (zh) | 脉冲宽度调制电路、对应的设备和方法 | |
US20040232978A1 (en) | Filterless class D amplifiers using spread spectrum PWM modulation | |
US7348840B2 (en) | Feedback controller for PWM amplifier | |
US6847257B2 (en) | Efficient minimum pulse spread spectrum modulation for filterless class D amplifiers | |
US8022757B2 (en) | Class D power amplifier | |
US9231535B2 (en) | Silent start class-D amplifier | |
US7230481B2 (en) | System and method for reducing audible artifacts in an audio system | |
US8154358B2 (en) | System and method of changing a PWM power spectrum | |
US8659351B2 (en) | Electronic circuit for driving a switching amplifier | |
US7545207B2 (en) | Control circuit and method for a switching amplifier | |
CN112910427A (zh) | D类音频放大器及其自适应脉宽调整方法、电子设备 | |
GB2496664A (en) | A digital offset-cancelling loop for a class-D amplifier | |
JP2021521659A (ja) | デューティサイクル制御を備えるd級アンプ | |
US7388426B2 (en) | Control circuit and method for a switching amplifier | |
EP4007166A1 (en) | Pwm driving circuit and method | |
EP2562933A1 (en) | Class D amplifier and control method | |
US9991852B2 (en) | System and method for close-down pop reduction | |
JP2009284413A (ja) | ディジタル電力増幅器 | |
JP7170606B2 (ja) | Dc-dcコンバータ | |
JP2006093764A (ja) | ディジタルパワーアンプ | |
CN113691223A (zh) | 具有空闲模式的音频放大器 | |
US20090213624A1 (en) | Audio apparatus, switching power supply, and switching control method | |
KR20090051086A (ko) | 증폭 회로 및 증폭 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |