CN112910427A - D类音频放大器及其自适应脉宽调整方法、电子设备 - Google Patents

Abstract

本申请公开一种D类音频放大器及其脉宽调整方法、一种电子设备，所述脉宽调制模块，用于对输入信号进行脉宽调制，输出第一脉宽调制信号和第二脉宽调制信号；脉宽调整模块，用于根据输出至负载的第一输出信号和第二输出信号，对所述第二脉宽调制信号和所述第一脉宽调制信号之间的相对延迟量进行控制，形成相应的第一延迟信号和第二延迟信号；驱动模块，用于根据第一延迟信号和第二延迟信号产生输出至负载的第一输出信号和第二输出信号，所述第一输出信号和所述第二输出信号的脉宽随所述相对延迟量变化。上述D类音频放大器能够自适应调整输出信号的脉宽，在特定应用下能够降低功耗的同时，不会引入静态底噪问题。

Description

D类音频放大器及其自适应脉宽调整方法、电子设备

技术领域

本申请涉及集成电路技术领域，具体涉及一种D类音频放大器及其自适应脉宽调整方法、电子设备。

背景技术

D类音频放大器是一种常用的用于放大音频信号的高效放大器，在使用D类放大器的系统中，模拟输入信号被转换成具有不同脉冲宽度的一系列脉冲调制信号，以驱动音频扬声器。

D类音频放大器的输出一般为全波调制，通常具有两个输出端，分别连接至负载的两端，静态输出下的两个输出端信号均为50％占空比方波信号。考虑到应用在LC负载情况下，功耗与输出占空比成正相关，在相同条件下，占空比越小，功耗越低，因此50％占空比输出调节方式无疑会比窄脉宽输出调节方式功耗大。由于D类音频放大器广泛应用于手机、智能音箱等电子音频设备上，随着便携式电子音频设备的普及，对于音频功放的功耗要求也越来越高，因此，降低输出脉宽的方式也越来越多的被采用到音频功放中。

由于电路中器件工艺的偏差容易造成较窄脉宽在传输过程中消失，导致采用窄脉宽调制时，带来底噪及失真问题。

因此，如何在保证总谐波失真正常的情况下，尽可能降低输出脉宽是目前亟待解决的问题。

发明内容

鉴于此，本申请提供一种D类音频放大器及其自适应脉宽调整方法、电子设备，以在保证总谐波失真正常的情况下，尽可能降低输出脉宽，减小功耗。

本发明的技术方案提供的一种D类音频放大器，包括：脉宽调制模块，用于对输入信号进行脉宽调制，输出第一脉宽调制信号和第二脉宽调制信号；脉宽调整模块，用于根据输出至负载的第一输出信号和第二输出信号，对所述第二脉宽调制信号和所述第一脉宽调制信号之间的相对延迟量进行控制，形成相应的第一延迟信号和第二延迟信号；驱动模块，用于根据第一延迟信号和第二延迟信号产生输出至负载的第一输出信号和第二输出信号，所述第一输出信号和所述第二输出信号的脉宽随所述相对延迟量变化。

可选的，所述脉宽调整模块包括：电平转换单元，耦合于所述驱动模块的输出端，用于对所述第一输出信号和所述第二输出信号进行电平转换，将所述第一输入信号和所述第二输出信号从第二电压域转换至第一电压域，形成第一转换信号和第二转换信号，其中，所述第一延迟信号和所述第二延迟信号对应于第一电压域，第一输出信号和所述第二输出信号对应于第二电压域；脉宽检测单元，用于检测所述第一转换信号和第二转换信号是否存在脉冲，并输出对应的控制信号；延迟控制单元，用于根据所述控制信号，调整所述第二脉宽调制信号和所述第一脉宽调制信号之间的相对延迟量。

可选的，所述脉宽调整模块还包括：固定延迟单元，用于对所述第一脉宽调制信号进行固定量的延迟，形成所述第一延迟信号；所述延迟控制单元用于对所述第二脉宽调制信号进行可变量的延迟。

可选的，所述延迟控制单元包括：计数单元和控制电路；所述计数单元用于根据所述控制信号改变计数值；所述控制电路用于根据所述计数值调整对所述第二脉宽调制信号的延迟量。

可选的，所述控制信号包括加信号和减信号，加信号为高电平时用于增加计数值，减信号为高电平时用于减小计数值；所述控制电路包括充电结构，用于根据所述计数值调整所述充电结构的充电时间，从而调整所述延迟量。

可选的，所述计数单元用于输出n位信号；所述控制电路包括n个并联的充电电容，每个充电电容通过一开关接地，由所述n位信号控制各个开关的通断，n为大于等于2的整数。

可选的，所述计数单元用于输出n位信号，所述控制电路包括充电电容和n个并联的充电电流源，分别通过一开关接地，并耦合至充电电容，由所述n位信号控制各个开关的通断，n为大于等于2的整数。

可选的，所述脉宽检测单元用于在检测到无脉冲时，输出控制信号控制所述计数单元增加计数值，逐渐增大所述延迟量，提高所述脉宽；所述脉宽检测单元用于在检测到有脉冲时，输出控制信号控制所述计数单元减少计数值，逐渐减小所述延迟量，减小所述脉宽。

可选的，所述脉宽检测单元包括：与非运算电路、加信号通路和减信号通路；所述与运算电路用于对所述第一转换信号和所述第二转换信号进行与运算，并输出与信号；所述加信号通路包括第一D触发器和第二D触发器，所述第一D触发器和第二D触发器的复位端连接于所述与运算电路的输出端，时钟信号端输入加时钟信号，第一D触发器的Q端连接至第二D触发器的D端，所述第二D触发器的Q端作为加信号输出端；所述减信号通路包括第三D触发器和第四D触发器，所述第三D触发器和第四D触发器的时钟信号端输入减时钟信号，所述加信号输出端通过一反相器连接至所述第三D触发器和所述第四D触发器的复位端，第三D触发器的Q端连接至第四D触发器的D端，所述第四D触发器的Q端作为减信号输出端。

可选的，所述驱动模块包括差分逻辑单元和两路驱动输出单元；所述差分逻辑单元用于对所述第一延迟信号和所述第二延迟信号进行差分运算，输出两路差分运算信号；所述两路驱动输出单元用于根据所述两路差分运算信号输出所述第一输出信号和所述第二输出信号。

本发明的技术方案还提供一种D类音频放大器的自适应脉宽调整方法，包括：对输入信号进行脉宽调制，产生第一脉宽调制信号和第二脉宽调制信号；根据输出至负载的第一输出信号和第二输出信号，对所述第二脉宽调制信号和所述第一脉宽调制信号之间的相对延迟量进行控制，形成相应的第一延迟信号和第二延迟信号；根据第一延迟信号和第二延迟信号产生所述输出至负载的第一输出信号和第二输出信号，所述第一输出信号和所述第二输出信号的脉宽随所述相对延迟量变化。

可选的，根据输出至负载的第一输出信号和第二输出信号，对所述第二脉宽调制信号和所述第一脉宽调制信号之间的相对延迟量进行控制的方法包括：对所述第一输出信号和所述第二输出信号进行电平转换，将所述第一输入信号和所述第二输出信号从第二电压域转换至第一电压域，形成第一转换信号和第二转换信号，其中，所述第一延迟信号和所述第二延迟信号对应于第一电压域，第一输出信号和所述第二输出信号对应于第二电压域；检测所述第一转换信号和第二转换信号是否存在脉冲并输出对应的控制信号；根据所述控制信号，调整所述相对延迟量。

可选的，调整所述相对延迟量的方法包括：通过所述第二脉宽调制信号对充放电结构进行充放电，而将信号延迟后输出，形成第二延迟信号；通过控制对所述充放电结构的充电时间，对所述第二延迟信号相对于所述第二脉宽调制信号的延迟量进行调整，充电时间越长，延迟量越大。

可选的，根据有无脉冲相应的增加或减少减计数单元的计数值，通过所述计数值调整所述充电结构的充电电容和/或充电电流，以实现对所述延迟量的调整。

可选的，无脉冲时，增加计数值；有脉冲时，减少计数值。

可选的，通过所述计数值选择多个可选择性并联的电流源内的一个或多个电流源作为充电电流，实现对充电电流的调整；通过所述计数值选择多个可选择性并联的电容内的一个或多个电容作为充电电容，实现对充电电容的调整。

可选的，调整所述相对延迟量的方法还包括：对所述第一脉宽调制信号进行固定量的延迟，形成所述第一延迟信号。

可选的，所述第一输出信号和所述第二输出信号的形成方法包括：对所述第一延迟信号和所述第二延迟信号进行差分运算后输出两路差分运算信号；将所述两路差分运算信号分别经过功率放大后，产生所述第一输出信号和所述第二输出信号。

本发明的技术方案还提供一种电子设备，包括：上述任一项所述的D类音频放大器。

本发明的D类音频放大器及其脉宽调整方法通过对输出至负载的第一输出信号和第二输出信号的脉宽进行检测，并反馈调整第一脉宽调制信号和第二脉宽调制信号之间的相对延迟量，从而将静态情况下的第一输出信号和第二输出信号的输出脉宽始终限定在较小值，既保证对负载端始终有脉冲输出，从而减少底噪和失真问题，又能够尽量减小脉冲的宽度，进而减小功耗。

进一步的，对所述D类音频放大器最终输出至负载端的第一输出信号和第二输出信号进行检测，最终的输出信号在施加到负载之前不会再发生损耗或被输出驱动模块的死区消除，因此，在脉宽调整过程中，能够尽可能的减小所述第一输出信号和第二输出信号的输出脉宽，而不用担心由于脉宽较小而发生无输出的现象。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一实施例的D类音频放大器的结构示意图；

图2是本申请一实施例的D类音频放大器的脉宽检测单元的结构示意图；

图3是本申请一实施例的D类音频放大器的延迟控制单元的结构示意图；

图4a和图4b是本申请一实施例的D类音频放大器的静态情况下的输出信号的波形示意图信号波形示意图；

图5是本申请一实施例的D类音频放大器的结构示意图；

图6是本申请一实施例的D类音频放大器的静态情况下的输出信号的波形示意图信号波形示意图；

图7是本申请一实施例的D类音频放大器的固定延迟单元的结构示意图；

图8是本申请一实施例的自适应脉宽调整方法的流程示意图。

具体实施方式

如现有技术中所述，现有技术通过简单的降低静态工作时的脉宽的方式来减小功耗，会带来底噪和失真问题，特别是在小信号输入的情况下，脉宽本来就小，容易失真如果再降低静态时的脉宽，会带来更大信号失真。为此，发明人提出一种新的D类音频放大器及其脉宽调整方法，能够根据输出至负载的输出信号中的脉宽对脉宽进行反馈调整，自适应的调整脉宽，尽可能减小输出信号的脉宽同时，又能避免引入额外的底噪、失真等问题。

下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。

请参考图1，为本发明一实施例的D类音频放大器的结构示意图。

该实施例中，所述D类音频放大器包括：脉宽调制模块110、驱动模块120以及脉宽调整模块130。

所述脉宽调制模块110，用于对输入信号进行脉宽调制，输出第一脉宽调制信号和第二脉宽调制信号。

所述脉宽调制模块110包括运算放大器AMP、电容C₁～C₆、电阻R₁～R₈、比较器comp1和comp2耦合配置构成的积分器。所述运算放大器AMP用于对经由电阻R₁和电阻R₂耦合输入至两个输入端的一对差分信号进行积分运算，并输出两个放大信号。所述运算放大器AMP的正输入端与正输出端之间连接有T型差分电路，包括电容C₁、C₃以及电阻R₃，C₁和C₃串联与所述运算放大器AMP的正输入端与正输出端之间，电阻R₃连接于C₁和C₃的连接点与地端之间。所述运算放大器AMP的负输入端与负输出端之间也连接有T型差分电路，包括电容C₂、C₄以及电阻R₄，C₂和C₄串联于所述运算放大器AMP的正输入端与正输出端之间，电阻R₄连接于C₂和C₄的连接点与地端之间。在所述运算放大器AMP的两个输入端和所述D类音频放大器的两个输出端之间分别形成有一反馈环路结构，环路结构上分别连接有反馈电阻R5～R8以及反馈电容C₅和C₆，反馈电阻R₅、R₆以及反馈电容C₅构成T形反馈电路，反馈电阻R₇、R₈以及反馈电容C₆构成T形反馈电路，具有滤波作用，以抑制经过调制后的高频方波信号经反馈回路反馈至运算放大器AMP时，对输入端造成的影响。所述反馈环路结构可改善输出信号的品质，但并非必要结构。

所述脉宽调制模块110还可以包括前级放大模块，包括放大器，用于对输入的前级音频模拟信号，例如差分信号，进行差分放大，并输出两路音频模拟信号，后再经过运算放大器AMP进行积分运算。

所述比较器comp1和比较器comp2分别用于对所述运算放大器AMP输出的两个放大信号进行调制，将两个放大信号分别与所述调制信号发生器111产生的调制信号进行比较，分别输出第一脉宽调制信号VO1和第二脉宽调制信号VO2。所述调制信号通常为三角波，可以通过所述调制信号发生器111来产生特定频率和电平值的三角波作为调制信号。在放大信号的电平超过三角波的信号电平时，比较器输出高电平；在放大信号的电平低于三角波的信号电平时，比较器输出低电平，从而输出的所述第一脉宽调制信号VO1和第二脉宽调制信号VO2均为经过调制的具有一定占空比的方波信号。在其他实施例中，所述调制信号还可以为锯齿波或者正弦半波等具有周期性上升和下降斜坡的波形信号。所述调制信号的频率通常为400KHz～800KHz，远高于要调制的信号的频率。

所述脉宽调整模块130，用于根据输出至负载的第一输出信号VOP和所述第二输出信号VON，对所述第二脉宽调制信号VO2和所述第一脉宽调制信号VO1之间的相对延迟量进行控制，形成第二延迟信号VO3。该实施例中，所述脉宽调整模块130仅对第二脉宽调制信号VO2进行延迟，形成第二延迟信号VO3；对所述第一脉宽调制信号VO1的延迟量为0。

所述驱动模块120耦合至所述比较器comp1和comp2的输出端，至少用于对所述第一脉宽调制信号VO1和第二延迟信号VO3进行功率放大，产生第一输出信号VOP和第二输出信号VON，以施加于负载，对负载进行驱动。所述第一输出信号VOP和第二输出信号VON的脉宽，随所述第二延迟信号VO3和所述第一脉宽调制信号VO1之间的相对延迟量变化。

该实施例中，所述驱动模块120包括差分逻辑单元121和两路驱动输出单元122a和122b；所述差分逻辑单元121用于对所述第一脉宽调制信号VO1和第二延迟信号VO3进行差分运算，输出两路差分运算信号GTA和GTB；所述两路差分运算信号GTA和GTB分别经所述驱动输出单元122a和122b，输出所述第一输出信号VOP和所述第二输出信号VON。

在一个实施例中，所述差分逻辑单元121包括差分运算逻辑电路，用于对输入的VO1和VO3进行差分运算，所述差分运算可以为NAND运算。所述驱动输出单元122a和122b分别包括一级或对多级功率缓冲器。本领域技术人员可以根据实际需求合理选择所述差分逻辑单元121和驱动输出单元122a、122b的具体实现电路结构，在此不作限定。

具体的，所述脉宽调整模块130对第二脉冲调制信号VO2进行延迟，形成第二延迟信号VO3，通过对延迟量的调整，来调整第一输出信号VOP和第二输出信号VON的脉宽。若所述脉宽调整模块130检测到所述第一输出信号VOP和所述第二输出信号VON没有脉冲，即两个信号同时为低电平，则所述脉宽调整模块130用于提高所述第二延迟信号VO3的延迟量，提高第一输出信号VOP和第二输出信号VON的脉宽；若检测到两个信号中，至少一个为高电平，即任一信号具有脉冲，则减少所述第二延迟信号VO3的延迟量，降低第一输出信号VOP和第二输出信号VON的脉宽；从而将所述第一输出信号VOP和第二输出信号VON的脉冲宽度始终限定在最小延迟量控制的最小脉宽附近，既保证所述第一输出信号VOP和第二输出信号VON时钟有脉冲输出，从而减少底噪和失真问题，又能够尽量减小脉冲的宽度，从而减小功耗。

并且，所述脉宽调整模块130用于对所述D类音频放大器最终输出至负载端的第一输出信号VOP和第二输出信号VON进行检测，最终的输出信号在施加到负载之前不会再发生损耗或被输出驱动模块的死区消除，因此，能够尽可能的减小所述第一输出信号VOP和第二输出信号VON的输出脉宽，而不用担心由于脉宽较小而发生无输出的现象。

该实施例中，所述脉宽调整模块130具体包括电平转换单元133、脉宽检测单元131和延迟控制单元132。所述电平转换单元133耦合于所述脉宽检测单元131和所述驱动模块120的输出端之间，用于对所述第一输出信号VOP和所述第二输出信号VON进行电平转换，将所述第一输入信号和所述第二输出信号从第二电压域转换至第一电压域，形成第一转换信号和第二转换信号，其中，所述第一延迟信号和所述第二延迟信号对应于第一电压域，第一输出信号和所述第二输出信号对应于第二电压域。

具体的，所述第一输出信号VOP和所述第二输出信号VON由于直接提供至负载，通常电平范围处于较高的第二电压域(高压域)范围，例如6.5V～12.5V；而所述脉宽检测单元131采用逻辑电路，通常工作在较低的第一电压域(低压域)范围，例如2.8V～5.5V。所述电平转换单元133将所述第一输出信号VOP和所述第二输出信号VON从高圧域(PVDD)转换为低压域(VDD)，形成第一转换信号和第二转换信号。所述第一延迟信号和第二延迟信号通常也对应于第一电压域(低压域)。

所述电平转换单元133可以通过高压隔离管，将第二电压域电压通过ESD电阻输入到隔离管漏端，栅端接VDD将电压钳位在第一电压域域以实现电平转换。本领域技术人员，可以根据需要，选择合适的电平转换电路，实现特定电平范围的电压转换。所述第一转换信号与所述第一输出信号VOP对应，第二转换信号与所述第二输出信号VON对应。

所述脉宽检测单元131用于检测经过的电平转换后的第一转换信号和第二转换信号是否具有脉冲，并根据检测结果输出对应的控制信号。

所述延迟控制单元132耦合至所述脉宽检测单元131，用于根据所述控制信号，调整所述第二延迟信号VO3的延迟量。所述延迟控制单元132包括一充电结构，通过第二脉宽调制信号VO2控制对所述充电结构的充放电过程，当充电完毕后输出延迟后的第二延迟信号VO3。所述控制信号可以控制所述充电结构内的充电时间，从而控制第二延迟信号VO3的延迟量，充电越快，延迟量越小。所述充电结构至少包括充电电容结构和充电电流源，通过控制充电电流的大小，或者控制充电电容大小，可以调整充电时间，进而调整所述延迟量，具体的，所述延迟量和充电电流的大小负相关，和充电电容的大小正相关。

请参考图2，为本发明一实施例的脉宽检测单元131的结构示意图。

该实施例中，所述脉宽检测单元131包括：运算电路1311、加信号通路1312和减信号通路1313。

所述运算电路1311用于对所述第一输出信号VOP和所述第二输出信号VON分别进行非运算后，再进行与运算。具体的，所述非运算电路1311包括分别连接至所述电平转换单元133的两个输出端的反相器INV2和反相INV3，以及与所述反相器INV2和反相器INV3连接的与门AND。

所述脉宽检测单元131输出的控制信号包括所述减信号和加信号。

所述加信号通路1312用于输出加信号，包括第一D触发器DFF₁和第二D触发器DFF₂，所述第一D触发器DFF₁和第二D触发器DFF₂的时钟信号端输入加时钟信号CKL1。

所述减信号通路1313用于输出减信号，包括第三D触发器DFF₃和第四D触发器DFF₄，所述第三D触发器DFF₃和第四D触发器DFF₄的时钟信号端输入减时钟信号CKL2。

所述加信号输出端通过一反相器INV1耦合至所述第三D触发器DFF₃和所述第四D触发器DFF₄的复位端(Reset)，第三D触发器DFF₃的Q端连接至第四D触发器DFF₄的D端，所述第四D触发器DFF₄的Q端作为减信号输出端。

当VOP和VON中至少有一个输出为高电平时，与门AND向第一D触发器DFF₁和第二D触发器DFF₂输出低电平的复位信号，使得DFF₁和DFF₂的输出端被强制复位为低电平。而当VOP和VON均为低电平时，与门AND输出高电平，并且在CLK1的两个周期内VON和VOP都不存在脉冲时，加信号变为高电平。

反相器INV1将加信号反相提供给DFF₃和DFF₄的复位端，当加信号为高电平，即VON和VOP均为低电平时，DFF₃和DFF₄复位端为低电平，减信号为低电平；当VOP和VON至少一个为高电平时，加信号为低电平，经过反相器INV1后向提供给DFF₃和DFF₄的复位端的提供高电平复位信号，并且在CLK2的两个周期内加信号均为低电平时，减信号变为高电平。

时钟信号CLK1为控制加信号通路1312输出加信号的时钟，时钟信号CLK2为控制减信号通路1313输出减信号的时钟。CLK1的频率可以大于CLK2的频率。

CKL1的频率较高，需要在检测到脉冲消失后，及时输出高电平的加信号，从而及时增大脉宽，避免长时间出现脉冲消失的状态，同时CKL1还需要在音频范围之外，以避免脉冲调整过程的输出信号落入音频范围内产生噪音。由于音频范围为20Hz～20KHz，因此，CLK1的频率可以设置为大于20KHz。进一步的，为了确保输出形成的大周期包络也不会进入音频范围，可取CLK1大于100kHz。

由于在检测到有脉冲时，无需立即减小脉宽，可以避免加信号和减信号的频繁切换。同时也要保证CLK2的频率在音频范围之外，因此CLK2频率可以甚至为小于20Hz。

优选的，CLK1的频率为400kHz，CLK2频率为10Hz。

请参考图3，为本发明一实施例的延迟控制单元的结构示意图。

该实施例中，所述延迟控制单元132包括：计数单元1321和控制电路1322。

所述计数单元1321用于根据时钟信号进行计数，每出现一个时钟上升沿计数一次。该实施例中，所述计数单元1321包括计数器及相关的电子器件及电路结构，所述计数器为二进制加减计数器，既能进行加法计数，也能进行减法计数。所述计数单元1321用于输出n位(bit)信号，其中，n为大于等于2的整数。在一个实施例中，所述计数单元1321用于输出3位二进制编码信号，包括000至111，能够实现从0～8的计数。在其他实施例中，所述计数单元1321用于输出n位信号，实现从0～2ⁿ的计数。

所述计数单元1321用于根据所述脉宽检测单元131输出的控制信号，即所述加信号和所述减信号，改变所述计数单元1321的计数值，所述控制电路1322用于根据所述计数值调整所述延迟量。所述控制信号中，加信号为高电平时用于增加计数值，减信号为高电平时用于减小计数值。

该实施例中，所述控制电路1322包括充电电流源结构1322a和充电电容结构1322b。所述充电电流源结构1322a由电流源Ib以及PMOS晶体管MP₁～MP₄、NMOS晶体管MN₁～MN₃构成。所述第二脉宽调制信号VO2通过MP₄和MN₁构成的反相器耦合至所述充电电容结构1322b，当反相器输出高电平时，对所述充电电容结构1322b进行充电；当反相器输出低电平时，对所述充电电容结构1322b进行放电。充电电流源结构1322a对所述充电电容结构1322b充电后形成延迟于VO2且与VO2反相的信号，再通过反相器INV2后输出将VO2的脉冲延迟之后的第二延迟信号VO3。

所述电流源Ib通过MP₁和MP₂组成的电流镜，以及MN₂和MN₃构成的电流镜提供至所述MP₄和MN₁构成的反相器，从而向所述充电电容结构1322b提供充电电流。所述充电电流越大，充电时间越短，VO3相对于VO2的延迟量越小，输出的VOP和VON的脉宽越小；所述充电电流越小，充电时间越长，VO3相对于VO2的延迟量越大，输出的VOP和VON的脉宽越大。该实施例中，电流源Ib为一个固定的偏置电流。

电容的充电时间与电容值成正比，与充电电流成反比。所述充电电容结构1322b的电容值越大，充电时间越长，VO3相对于VO2的延迟量越大，输出的VOP和VON的脉宽越大；电容值越小，充电时间越短，VO3相对于VO2的延迟量越小，输出的VOP和VON的脉宽越小。

该实施例中，所述电流源Ib为恒定电流。所述充电电容结构1322b包括n个并联的充电电容C₁～C_n，分别通过开关SW₁～SW_n接地，另一端均连接至所述充电电流源结构1322a的输出端。所述充电电容结构1322b还包括充电电容C₀。

所述开关SW₁～SW_n分别由所述计数单元1321输出的n位信号的每一位信号进行控制。当第i位信号为0时，开关SW_i断开；第i位信号为1时，开关关SW_i导通。因此，当所述计数单元输出n位(bit)均为0的信号时，各个开关均导通，所述充电电容结构1322b的电容值最大，为充电电容C₀～C_n的并联电容值，即C₀+C₁……+C_n；当所述计数单元输出n位均为1的信号时，各个开关均导通，仅电容C₀接入电路，所述充电电容结构1322b的电容值最小，为充电电容C₀的电容值。可以通过设置C₁～C_n的电容值使得所述充电电容结构1322b的电容值随着所述计数单元1321的计数值的逐渐增大而变大。在一个实施例中，可以使得充电电容C₁至C_n中，C_i的电容值大于C₁+……+C_i-1，i为大于等于1的整数。最小电容C₀决定了第二延迟信号VO3相对于第一脉宽调制信号的最小延迟量，即对应于所述第一输出信号VOP和第二输出信号VON在静态工作下的具有的最小脉宽(或占空比)。该实施例中，充电电容C₀为固定延迟量，在其他实施例中，也可以无需设置所述充电电容C₀。

在另一实施例中，所述控制电路1322的充电电容结构1322b还可以具有固定的充电电容值，所述充电电流源结构1322a内的电流源Ib可以为可变电流源，通过调整电流源Ib输出的充电电流大小，来调整所述延迟量。在一个实时例中，所述电流源Ib可以包括n个并联的充电电流源Ib0～Ibn，其中Ib0直接接地，Ib1～Ibn分别通过开关接地，并耦合至所述充电电容结构1322b，由所述计数单元1321输出的n位信号控制各个开关的通断，从而控制所述充电电流源结构1322a输出的充电电流的大小。第i位信号为0时，Ki导通；第i位信号为1时，Ki断开。当n为信号均为0时，K1～Kn导通，充电电流为Ib0+……+Ibn，充电电流最大，充电时间最小，延迟量最小；当n为信号均为1时，K1～Kn断开，充电电流为Ib0，充电电流最小，充电时间最长，延迟量最大。

在其他实施例中，可以同时设置可变的电流源Ib，以及电容值可变的所述充电电容结构，同时通过调整充电电流和充电电容的大小，来实现对充电时间的调整，从而实现对所述延迟量的调整。

请参考图4a，为输入信号为0的静态工作状态下的各个信号的波形示意图。

静态初始状态时，VO1和VO2为相同时序的50％占空比的方波信号。初始状态时，加信号和减信号均为低，n位的计数单元1321(请参考图3)输出计数值为11……1(n位)，充电电容值最大，VO3延迟量最大，输出信号脉宽最大。

请参考图4b，在CLK2(控制减信号的D触发器的时钟频率)第二个上升沿到来时，减信号翻转至高电平，此时延迟控制单元132开始对VO3的延迟量作调节，计数单元1321输出值逐步递减至00……0(n位)状态，电容值最小，GTA和GTB(对应于VOP和VON)的脉宽自t₀递减至充电电容C0限定的最小值t_n.，之后，计数单元1321输出000……0保持不变，因此VOP和VON的脉宽一直处于最小值。在另一些实施例中，计数单元1321输出值逐步递减至000……0的过程中，当驱动输出单元122a和122b的死区时间大于或等于某一档位的脉宽时，输出脉宽则会递减为0，在CLK1时钟两个周期内，脉宽检测单元131未检测到脉冲，则加信号变为高电平，减信号变为低电平，计数单元1321控制开关电路增大充电电容值，延迟变大，使输出重新出现脉宽。

动态工作状态下，在小信号输入时，可以通过增加脉宽的方式保证VON和VOP始终有脉冲存在，从而减小小信号失真；大信号输入时，可将VON和VOP的脉宽至最小并保持，从而降低功耗。

请参考图5，为本发明另一实施例的D类音频放大器的结构示意图。

该实施例中，所述脉宽调整模块130还包括：固定延迟单元134，用于对所述第一脉宽调制信号VO1进行固定量的延迟，形成第一延迟信号VO4。所述延迟控制单元132用于对所述第二脉宽调制信号VO1进行可变量的延迟，从而实现对所述第一延迟信号VO4和所述第二延迟信号VO3之间的相对延迟量的可变调整。

通过固定延迟单元134和延迟控制单元132分别对VO1和VO2进行延迟，可以使得两个支路尽可能匹配对称，减小由于仅对VO1进行延迟而引入的不配因素造成的信号失真。通过调整所述延迟控制单元132对信号VO1的延迟量，调整信号VO3和信号VO4之间的延迟量。

请参考图6，为图5所示结构的D类音频放大器在静态工作状态下的各信号波形示意图。

该实施例中，GTA和GTB为对信号VO4和VO3进行差分运算后的信号。

请参考图7，为本发明一实施例的固定延迟单元的结构示意图。

该实施例中，所述固定延迟单元134包括：电流源Ib₀以及PMOS晶体管MP₁₀～MP₄₀、NMOS晶体管MN₁₀～MN₃₀构成。所述第二脉宽调制信号VO1通过MP₄₀和MN₁₀构成的反相器耦合至所述固定电容Cm，当反相器输出高电平时，对所述固定电容Cm进行充电；当反相器输出低电平时，对所述固定电容Cm进行放电。对所述固定电容Cm充电后形成延迟于VO1且与VO1反相的信号，再通过反相器INV4后输出将VO1的脉冲延迟之后的固定延迟信号VO4。

所述电流源Ib₀通过MP₁₀和MP₂₀组成的电流镜，以及MN₂₀和MN₃₀构成的电流镜提供至所述MP₄₀和MN₁₀构成的反相器，从而向所述固定电容Cm提供充电电流。所述充电电流越大，充电时间越短，VO4相对于VO1的延迟量越小。该实施例中，所述电流源Ib₀以及固定电容Cm均保持固定，从而使得VO4与VO1之间具有固定的延迟量。

本发明的实施例还提出一种具有上述D类音频放大器的电子设备，所述D类音频放大器的能够根据输出信号自适应调整脉宽，既保证所述输出信号始终有脉冲输出，从而减少底噪和失真问题，又能够尽量减小脉冲的宽度，从而某些应用条件下减小所电子设备的功耗。

本发明的实施例还提供过一种自适应脉宽调整方法。

请参考图8，为本发明一实施例的自适应脉宽调整方法的流程示意图。

所述自适应脉宽调整方法包括如下步骤：

步骤S801:对输入信号进行脉宽调制，产生第一脉宽调制信号和第二脉宽调制信号。

所述输入信号可以为一对差分信号，例如模拟音频信号。所述脉宽调制包括：对所述一对差分信号进行积分运算，并输出两个放大信号；通过比较器分别将两个放大信号与调制信号进行比较，产生第一脉宽调制信号和第二脉宽调制信号。

所述调制信号通常为三角波，具有特定频率和电平值。在放大信号的电平超过三角波的信号电平时，比较器输出高电平；在放大信号的电平低于三角波的信号电平时，比较器输出低电平；从而使得输出的所述第一脉宽调制信号和第二脉宽调制信号均为经过调制的具有一定占空比的方波信号。在其他实施例中，所述调制信号还可以为锯齿波或者正弦半波等具有周期性上升和下降斜坡的波形信号。所述调制信号的频率通常为400KHz～800KHz，远高于要调制的信号的频率。

步骤S802:根据输出至负载的第一输出信号和第二输出信号，对所述第二脉宽调制信号和所述第一脉宽调制信号之间的相对延迟量进行控制，形成相应的第一延迟信号和第二延迟信号。

对所述相对延迟量进行控制的方法包括：对所述第一输出信号和所述第二输出信号进行电平转换，将所述第一输入信号和所述第二输出信号从第二电压域转换至第一电压域，形成第一转换信号和第二转换信号，其中，所述第一延迟信号和所述第二延迟信号对应于第一电压域，第一输出信号和所述第二输出信号对应于第二电压域；检测所述第一转换信号和第二转换信号是否存在脉冲，并输出对应的控制信号；根据所述控制信号，调整所述相对延迟量。

若检测到所述第一输出信号和所述第二输出信号内没有脉冲，则提高延迟量，提高第一输出信号和第二输出信号的脉宽；若检测到有脉冲，则减少所述延迟量，降低第一输出信号和第二输出信号的脉宽；从而将所述第一输出信号和第二输出信号的脉冲始终限定在最小脉宽附近，既保证所述第一输出信号和第二输出信号时钟有脉冲输出，减少底噪和失真问题，又能够尽量减小脉冲的宽度，降低功耗。

并且，对所述D类音频放大器最终输出至负载端的第一输出信号和第二输出信号进行检测，最终的输出信号在施加到负载之前不会再发生损耗或被输出驱动模块的死区消除，因此，能够尽可能的减小所述第一输出信号和第二输出信号的输出脉宽，而不用担心由于脉宽较小而发生无输出的现象。

在一些实施例中，所述第二脉宽调制信号通过一控制电路来调整延迟量，所述控制电路包括充放电结构，第二脉宽调制信号通过对所述充放电结构进行充放电，而将信号延迟后输出形成第二延迟信号。通过控制所述充电时间，对所述延迟量进行调整，充电时间越长，延迟量越大。

在一些实施例中，可以通过计数器的计数在值来调整所述充电时间。具体的，可以根据检测结果增加或减少计数器的计数值，通过所述计数值的变化，调整所述延迟量。具体的，无脉冲时，增加计数值，以逐渐增大所述延迟量，提高所述脉宽；有脉冲时，减少计数值，以逐渐减小所述延迟量，减小所述脉宽。可以通过所述计数值调整所述第二脉宽调制信号输出端与地端之间的充电电容值和/或充电电流来调整所述延迟量。充电电容值越大，充电时间越长，延迟量越大，输出脉宽增大；充电电容值越小，充电时间越短，延迟量越小，输出脉宽减小。充电电流越大，充电时间越短，延迟量越小，输出脉宽减小；充电电流越小，充电时间越长，延迟量越大，输出脉宽增大。所述计数值可以为n位二进制信号，从而实现2ⁿ个控制量，可以产生2ⁿ种充电电流，或2ⁿ种充电电容值。上述对充电电流的调整可以通过多个可选择性并联的电流源实现，通过所述计数值选择合适的一个或多个电流源接入电路，实现对充电电流的调整。上述对充电电容的调整可以通过多个可选择性并联的电容实现，通过所述计数值选择合适的一个或多个电容接入电路，实现对充电电容的调整。

在一些实施例中，还可以对所述第一脉宽调制信号进行固定量的延迟，以形成所述第一延迟信号。

步骤S803:根据所述第一延迟信号和所述第二延迟信号产生输出至负载的第一输出信号和第二输出信号，所述第一输出信号和所述第二输出信号的脉宽随所述相对延迟量变化。

具体的，对所述第一延迟信号和第二延迟信号进行功率放大，将第一延迟信号和第二延迟信号的电平值放大至具有理想电平值的第一输出信号和第二输出信号，以施加于负载，对负载进行驱动。

所述功率放大具体包括对所述第一延迟信号和第二延迟信号进行差分运算；再对差分运算后的两路信号进行一级或多级功率放大，形成第一输出信号和第二输出信号。

上述脉宽调整方法根据输出至负载的输出信号，对脉宽进行调整，通过调整信号的延迟量，实现对输出信号的脉宽调整，既保证所述输出信号始终有脉冲输出，从而减少底噪和失真问题，又能够尽量减小脉冲的宽度，从而减小所电子设备的功耗。

即，以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (19)

1.一种D类音频放大器，其特征在于，包括：

脉宽调制模块，用于对输入信号进行脉宽调制，输出第一脉宽调制信号和第二脉宽调制信号；

脉宽调整模块，用于根据输出至负载的第一输出信号和第二输出信号，对所述第二脉宽调制信号和所述第一脉宽调制信号之间的相对延迟量进行控制，形成相应的第一延迟信号和第二延迟信号；

驱动模块，用于根据第一延迟信号和第二延迟信号产生所述输出至负载的第一输出信号和第二输出信号，所述第一输出信号和所述第二输出信号的脉宽随所述相对延迟量变化。

2.根据权利要求1所述的D类音频放大器，其特征在于，所述脉宽调整模块包括：

电平转换单元，耦合于所述驱动模块的输出端，用于对所述第一输出信号和所述第二输出信号进行电平转换，将所述第一输入信号和所述第二输出信号从第二电压域转换至第一电压域，形成第一转换信号和第二转换信号，其中，所述第一延迟信号和所述第二延迟信号对应于第一电压域，第一输出信号和所述第二输出信号对应于第二电压域。

脉宽检测单元，用于检测所述第一转换信号和第二转换信号是否存在脉冲，并输出对应的控制信号；

延迟控制单元，用于根据所述控制信号，调整所述第二脉宽调制信号和所述第一脉宽调制信号之间的相对延迟量。

3.根据权利要求2所述的D类音频放大器，其特征在于，所述脉宽调整模块还包括：固定延迟单元，用于对所述第一脉宽调制信号进行固定量的延迟，形成所述第一延迟信号；所述延迟控制单元用于对所述第二脉宽调制信号进行可变量的延迟。

4.根据权利要求2所述的D类音频放大器，其特征在于，所述延迟控制单元包括：计数单元和控制电路；所述计数单元用于根据所述控制信号改变计数值；所述控制电路用于根据所述计数值调整对所述第二脉宽调制信号的延迟量。

5.根据权利要求4所述的D类音频放大器，其特征在于，所述控制信号包括加信号和减信号，加信号为高电平时用于增加计数值，减信号为高电平时用于减小计数值；所述控制电路包括充电结构，用于根据所述计数值调整所述充电结构的充电时间，从而调整所述延迟量。

6.根据权利要求5所述的D类音频放大器，其特征在于，所述计数单元用于输出n位信号；所述控制电路包括n个并联的充电电容，每个充电电容通过一开关接地，由所述n位信号控制各个开关的通断，n为大于等于2的整数。

7.根据权利要求5所述的D类音频放大器，其特征在于，所述计数单元用于输出n位信号，所述控制电路包括充电电容和n个并联的充电电流源，分别通过一开关接地，并耦合至充电电容，由所述n位信号控制各个开关的通断，n为大于等于2的整数。

8.根据权利要求5所述的D类音频放大器，其特征在于，所述脉宽检测单元用于在检测到无脉冲时，输出控制信号控制所述计数单元增加计数值，逐渐增大所述延迟量，提高所述脉宽；所述脉宽检测单元用于在检测到有脉冲时，输出控制信号控制所述计数单元减少计数值，逐渐减小所述延迟量，减小所述脉宽。

9.根据权利要求5所述的D类音频放大器，其特征在于，所述脉宽检测单元包括：与非运算电路、加信号通路和减信号通路；所述与运算电路用于对所述第一转换信号和所述第二转换信号进行与运算，并输出与信号；所述加信号通路包括第一D触发器和第二D触发器，所述第一D触发器和第二D触发器的复位端连接于所述与运算电路的输出端，时钟信号端输入加时钟信号，第一D触发器的Q端连接至第二D触发器的D端，所述第二D触发器的Q端作为加信号输出端；所述减信号通路包括第三D触发器和第四D触发器，所述第三D触发器和第四D触发器的时钟信号端输入减时钟信号，所述加信号输出端通过一反相器连接至所述第三D触发器和所述第四D触发器的复位端，第三D触发器的Q端连接至第四D触发器的D端，所述第四D触发器的Q端作为减信号输出端。

10.根据权利要求1所述的D类音频放大器，其特征在于，所述驱动模块包括差分逻辑单元和两路驱动输出单元；所述差分逻辑单元用于对所述第一延迟信号和所述第二延迟信号进行差分运算，输出两路差分运算信号；所述两路驱动输出单元用于根据所述两路差分运算信号输出所述第一输出信号和所述第二输出信号。

11.一种D类音频放大器的自适应脉宽调整方法，其特征在于，包括：

对输入信号进行脉宽调制，产生第一脉宽调制信号和第二脉宽调制信号；

根据输出至负载的第一输出信号和第二输出信号，对所述第二脉宽调制信号和所述第一脉宽调制信号之间的相对延迟量进行控制，形成相应的第一延迟信号和第二延迟信号；

根据第一延迟信号和第二延迟信号产生所述输出至负载的第一输出信号和第二输出信号，所述第一输出信号和所述第二输出信号的脉宽随所述相对延迟量变化。

12.根据权利要求11所述的自适应脉宽调整方法，其特征在于，根据输出至负载的第一输出信号和第二输出信号，对所述第二脉宽调制信号和所述第一脉宽调制信号之间的相对延迟量进行控制的方法包括：对所述第一输出信号和所述第二输出信号进行电平转换，将所述第一输入信号和所述第二输出信号从第二电压域转换至第一电压域，形成第一转换信号和第二转换信号，其中，所述第一延迟信号和所述第二延迟信号对应于第一电压域，第一输出信号和所述第二输出信号对应于第二电压域；检测所述第一转换信号和第二转换信号是否存在脉冲并输出对应的控制信号；根据所述控制信号，调整所述相对延迟量。

13.根据权利要求11所述的自适应脉宽调整方法，其特征在于，调整所述相对延迟量的方法包括：通过所述第二脉宽调制信号对充放电结构进行充放电，而将信号延迟后输出，形成第二延迟信号；通过控制对所述充放电结构的充电时间，对所述第二延迟信号相对于所述第二脉宽调制信号的延迟量进行调整，充电时间越长，延迟量越大。

14.根据权利要求13所述的自适应脉宽调整方法，其特征在于，根据有无脉冲相应的增加或减少减计数单元的计数值，通过所述计数值调整所述充电结构的充电电容和/或充电电流，以实现对所述延迟量的调整。

15.根据权利要求14所述的自适应脉宽调整方法，其特征在于，无脉冲时，增加计数值；有脉冲时，减少计数值。

16.根据权利要求14所述的自适应脉宽调整方法，其特征在于，通过所述计数值选择多个可选择性并联的电流源内的一个或多个电流源作为充电电流，实现对充电电流的调整；或者通过所述计数值选择多个可选择性并联的电容内的一个或多个电容作为充电电容，实现对充电电容的调整。

17.根据权利要求13所述的自适应脉宽调整方法，其特征在于，调整所述相对延迟量的方法还包括：对所述第一脉宽调制信号进行固定量的延迟，形成所述第一延迟信号。

18.根据权利要求11所述的自适应脉宽调整方法，其特征在于，所述第一输出信号和所述第二输出信号的形成方法包括：对所述第一延迟信号和所述第二延迟信号进行差分运算后输出两路差分运算信号；将所述两路差分运算信号分别经过功率放大后，产生所述第一输出信号和所述第二输出信号。

19.一种电子设备，其特征在于，包括：如权利要求1至10中任一项所述的D类音频放大器。

Images