JP2010183664A - スイッチングレギュレータ - Google Patents

Abstract

【課題】スイッチングレギュレータの動作の安定性を確保し、出力電圧の応答性能を向上する。
【解決手段】スイッチングレギュレータ７０には、制御部５０と出力部６０が設けられる。制御部５０には、ｇｍアンプ１、制御回路２、バッファ３、三角波発生回路４、コンパレータ５、ドライバ６、コンデンサＣ１、スイッチング端子Ｐｌｘ、及びフィードバック端子Ｐｆｂが設けられる。制御部５０は、高電位側電源Ｖｄｄ電圧が供給され、出力制御電圧Ｖｏｃが入力され、出力信号をスイッチング端子Ｐｌｘから出力部６０に出力し、出力部６０で生成される出力電圧Ｖｏｕｔが帰還電圧Ｖｆｂとしてフィードバック端子Ｐｆｂに帰還入力される。制御回路２は、出力制御電圧Ｖｏｃの切り替わり時にコンデンサＣ１への充放電が発生しないようにコンデンサＣ１の接地側の電圧を可変制御する。
【選択図】 図１

Description

本発明は、スイッチングレギュレータに関する。

近年、民生用機器や産業用機器には電圧の異なる種々のスイッチング電源が搭載される。高効率を要求される分野には、降圧型、昇圧型、或いは昇降圧型のスイッチングレギュレータが多用される（例えば、特許文献１参照。）。

特許文献１などに記載されるスイッチングレギュレータでは、動作の安定性と生成電圧を切り換えたときの応答速度の向上とが要求されている。ところが、動作の安定性を確保するためにループの周波数特性を抑制すると、生成電圧を切り換えたときの応答が遅くなるとういう問題点がある。また、生成電圧を切り換える瞬間での応答を早めた場合、生成される電圧や電源電圧に対応させて応答性能を変化させることが難しく、ループの周波数特性も変化して動作の安定性を維持することが困難となる問題点がある。

特開２００８−２３６８１６号公報

本発明は、動作の安定性を確保し、出力電圧の応答性能を向上することができるスイッチングレギュレータを提供することにある。

本発明の一態様のスイッチングレギュレータは、出力制御電圧が入力側のマイナスポートに入力され、出力電圧が帰還電圧として入力側のプラスポートに入力され、前記出力制御電圧と前記帰還電圧の差を増幅するｇｍアンプと、一端がバッファ出力に接続され、他端が前記ｇｍアンプの出力側に接続され、ループの特性を設定するコンデンサと、前記出力制御電圧が入力され、高電位側電源が供給され、前記出力制御電圧の電圧変化に対応して前記コンデンサの一端側の電圧を可変制御する制御電圧を生成する制御回路と、一定の周波数で三角波状の波形を有するランプ電圧が入力側のプラスポートに入力され、前記ｇｍアンプから出力される増幅電圧が入力側のマイナスポートに入力され、前記ランプ電圧と前記増幅電圧を比較し、比較増幅された信号を出力するコンパレータとを具備することを特徴とする。

更に、本発明の他態様のスイッチングレギュレータは、出力制御電圧が入力側のプラスポートに入力され、出力電圧が帰還電圧として入力側のマイナスポートに入力され、前記出力制御電圧と前記帰還電圧の差を増幅するｇｍアンプと、一端がバッファ出力に接続され、他端が前記ｇｍアンプの出力側に接続され、ループの特性を設定するコンデンサと、前記出力制御電圧が入力され、前記出力制御電圧を高電位側電源電圧の（１／α）（ただし、αは１よりも大きな値）に変換した制御電圧を発生し、前記制御電圧を前記コンデンサの一端に出力する電圧変換手段と、一定の周波数で三角波状の波形を有し、前記高電位側電源電圧の（１／α）の振幅を有するランプ電圧を発生するランプ電圧発生回路と、前記ランプ電圧が入力側のマイナスポートに入力され、前記ｇｍアンプから出力される増幅電圧が入力側のプラスポートに入力され、前記ランプ電圧と前記増幅電圧を比較し、比較増幅された信号を出力するコンパレータとを具備することを特徴とする。

本発明によれば、動作の安定性を確保し、出力電圧の応答性能を向上することができるスイッチングレギュレータを提供することができる。

本発明の実施例１に係るスイッチングレギュレータを示す回路図。 本発明の実施例１に係る制御回路を示す回路図。 本発明の実施例１に係る比較例のスイッチングレギュレータを示す回路図。 本発明の実施例１に係る容量をドライブする電圧制御を示すタイミングチャート。 本発明の実施例１に係る出力電圧特性を示す図、図中実線（ａ）は本実施例の特性、図中破線（ｂ）は比較例の特性。 本発明の実施例２に係るスイッチングレギュレータを示す回路図。 本発明の実施例２に係るランプ電圧波形を説明する図。

以下本発明の実施例について図面を参照しながら説明する。

まず、本発明の実施例１に係るスイッチングレギュレータについて、図面を参照して説明する。図１はスイッチングレギュレータを示す回路図、図２は制御回路を示す回路図、図３は比較例のスイッチングレギュレータを示す回路図である。本実施例では、ループ特性設定用コンデンサの接地側の電圧を可変制御して出力電圧の応答性能を向上している。

図１に示すように、スイッチングレギュレータ７０には、制御部５０と出力部６０が設けられる。スイッチングレギュレータ７０は、高電位側電源Ｖｄｄが供給され、出力制御電圧Ｖｏｃが入力され、高電位側電源Ｖｄｄ電圧或いは高電位側電源Ｖｄｄ電圧よりも低電圧である出力電圧Ｖｏｕｔを出力する降圧型スイッチングレギュレータである。スイッチングレギュレータ７０から出力される出力電圧Ｖｏｕｔは、負荷４０に供給される。スイッチングレギュレータ７０は、産業用機器、民生用機器など種々の分野に使用される。

制御部５０には、ｇｍアンプ１、制御回路２、バッファ３、三角波発生回路４、コンパレータ５、ドライバ６、コンデンサＣ１、スイッチング端子Ｐｌｘ、及びフィードバック端子Ｐｆｂが設けられる。制御部５０は、高電位側電源Ｖｄｄ電圧が供給され、出力制御電圧Ｖｏｃが入力され、出力信号をスイッチング端子Ｐｌｘから出力部６０に出力し、出力部６０で生成される出力電圧Ｖｏｕｔが帰還電圧Ｖｆｂとしてフィードバック端子Ｐｆｂに帰還入力される。

ここで、ｇｍアンプ１、コンデンサＣ１、三角波発生回路４、コンパレータ５は、パルス幅変調信号（ＰＷＭ信号）を生成するパルス幅変調器としてのＰＷＭ生成回路として機能する。

出力制御電圧Ｖｏｃは、出力電圧Ｖｏｕｔを設定するために用いられる制御電圧である。

ｇｍアンプ１は、入力側のマイナスポートに出力制御電圧Ｖｏｃが入力され、入力側のプラスポートに帰還電圧Ｖｆｂ（フィードバック端子Ｐｆｂを介して出力部６０で生成される出力電圧Ｖｏｕｔ）が帰還入力され、帰還電圧Ｖｆｂと出力制御電圧Ｖｏｃの差を増幅し、出力側のノードＮ１からｇｍアンプ出力電圧Ｖｇｍを出力する。なお、ｇｍアンプ１は、誤差増幅器とも呼称され、出力制御電圧Ｖｏｃと帰還電圧Ｖｆｂの差が０（ゼロ）Ｖになるように帰還がかかる。

制御回路２は、出力制御電圧Ｖｏｃが入力され、高電位側電源Ｖｄｄが供給される。制御回路２は、出力制御電圧Ｖｏｃが切り替わったときにコンデンサＣ１への充放電が発生しないように、コンデンサＣ１の一端側（バッファ３側）の電圧を可変するためとして用いられる制御電圧Ｖｃを生成する。

制御回路２には、図２に示すように、ｇｍアンプ１１乃至１４、加算器１５、電圧源１６乃至１８、電流源１９、及び抵抗Ｒ１乃至Ｒ５が設けられる。

抵抗Ｒ１は、一端が高電位側電源Ｖｄｄに接続され、他端がノードＮ１１に接続される。抵抗Ｒ２は、一端がノードＮ１１に接続され、他端が低電位側電源Ｖｓｓに接続される。ノードＮ１１の電圧は、高電位側電源Ｖｄｄ電圧の抵抗分割（抵抗Ｒ１と抵抗Ｒ２で分割）された電圧となる。

抵抗Ｒ３は、一端がノードＮ１１に接続され、他端がノードＮ１２に接続される。抵抗Ｒ４は、一端がノードＮ１２に接続され、他端がノードＮ１３に接続される。ノードＮ１２の電圧は、ノードＮ１１とノードＮ１３の間の電圧の抵抗分割（抵抗Ｒ３と抵抗Ｒ４で分割）された電圧となる。

電圧源１６は、プラス側がノードＮ１３に接続され、マイナス側が低電位側電源Ｖｓｓに接続される。

ｇｍアンプ１１は、入力側のプラスポートがノードＮ１２に接続され、入力側のマイナスポートがノードＮ１３に接続され、ノードＮ１２の電圧とノードＮ１３の電圧の差を増幅し、増幅された信号が加算器１５に出力される。

電圧源１７は、プラス側がｇｍアンプ１２の入力側のプラスポートに接続され、マイナス側がｇｍアンプ１２の入力側のマイナスポートに接続され、ｇｍアンプ１２の入力側のプラスポートの電圧をｇｍアンプ１２の入力側のマイナスポートの電圧よりも電圧源１７電圧分高く設定する。

ｇｍアンプ１２は、入力側のプラスポートがノードＮ１３の電圧が入力され、入力側のマイナスポートにノードＮ１３の電圧よりも電圧源１７電圧分低い電圧が入力され、差電圧を増幅して加算器１５に出力する。加算器１５は、ｇｍアンプ１１から出力される増幅信号とｇｍアンプ１２から出力される増幅信号が入力され、加算処理を行う。

電圧源１８は、マイナス側が低電位側電源Ｖｓｓに接続され、プラス側がノードＮ１４に接続される。ノードＮ１４の電圧は、低電位側電源Ｖｓｓ電圧よりも電圧源１８の電圧分高い値に設定される。

抵抗Ｒ５は、一端がノードＮ１４に接続され、他端がノードＮ１５に接続される。電流源１９は、一端がノードＮ１５に接続され、他端が低電位側電源Ｖｓｓに接続され、出力制御電圧Ｖｏｃでその電流が制御される。

ｇｍアンプ１３は、ｇｍアンプ１２から出力される電流でトランスコンダクタンスが制御され、入力側のマイナスポートがノードＮ１４に接続され、入力側のプラスポートがノードＮ１５に接続され、ノードＮ１５の電圧とノードＮ１４の電圧の差を増幅し、増幅された信号を出力側のノードＮ１６に出力する。

ｇｍアンプ１４は、加算器１５から出力される加算電流でトランスコンダクタンスが制御され、入力側のプラスポートがノードＮ１４に接続され、入力側のマイナスポートがノードＮ１６に接続され、ノードＮ１４の電圧とノードＮ１６の電圧の差を増幅し、増幅された信号を出力側のノードＮ１６に出力する（ノードＮ１６の電圧が入力側のマイナスポートに帰還入力される）。

ノードＮ１６の電圧は、制御電圧Ｖｃとしてバッファ３に出力される。ここで、ｇｍアンプ１３のトランスコンダクタンスをｇｍ１、ｇｍアンプ１４のトランスコンダクタンスをｇｍ２、Vocで制御される抵抗Ｒ５の電圧降下Vr5の関係は、
Vc＝−(gm1／gm2)・Vr5 ・・・・・・・・・式（１）
となる。トランスコンダクタンスgm1は、電圧源１７を入力とするGmアンプ１２の出力電流で設定され、トランスコンダクタンスgm2は、Gmアンプ１２の出力電流と高電位側電源の電圧ＶＤＤに依存した電圧を入力としたGmアンプ１１の出力電流の和で設定される。従って、式（１）は、kを定数とした次式で近似し得る。

Vc≒−(k／VDD)・Voc ・・・・・・・・・・式（２）
バッファ３は、制御回路２とコンデンサＣ１の一端の間に設けられ、制御電圧ＶｃをドライブしてコンデンサＣ１の一端に出力する。

コンデンサＣ１は、一端（ノードＮ２）がバッファ３の出力側に接続され、他端がノードＮ１（ｇｍアンプ１の出力側）に接続される。コンデンサＣ１は、ＰＷＭ生成回路の積分容量であり、ループ特性を設定するコンデンサとして用いられる。

三角波発生回路４は、三角波状の波形を有するランプ電圧Ｖｒａｍｐを発生する。コンパレータ５は、入力側のプラスポートに三角波発生回路４から出力されるランプ電圧が入力され、入力側のマイナスポートにｇｍアンプ１から出力されるｇｍアンプ出力電圧Ｖｇｍが入力される。コンパレータ５は、ｇｍアンプ出力電圧Ｖｇｍがランプ電圧Ｖｒａｍｐよりも高いときにローレベル、ｇｍアンプ出力電圧Ｖｇｍがランプ電圧Ｖｒａｍｐよりも低いときにハイレベルとなるＰＷＭ信号を生成する。ここで、ＰＷＭ信号のデユーティ比は、ｇｍアンプ出力電圧Ｖｇｍに基づいて制御される。

ここで、Gmアンプ１の出力電圧をＶgm、出力制御電圧をＶｏｃ、ランプ電圧Ｖｒａｍｐの振幅をＶＲＡＭＰ、前記高電位側電源の電圧をＶＤＤとすると、コンデンサＣ１をドライブする電圧であるＶｃは、
Vgm＝VRAMP×{(−Voc)／VDD }・・・・・・・・式（３）
の関係になるように帰還がかかる。式（２）、式（３）より出力制御電圧Vocの変化に対するコンデンサC1にかかる電圧変動が打ち消されることができる。この結果、出力制御電圧Ｖｏｃの変化に対するコンデンサＣ１の充放電が不要となり、出力電圧Ｖｏｕｔの応答速度を大幅に改善することができる。

ドライバ６は、高電位側電源Ｖｄｄが供給され、コンパレータから出力されるＰＷＭ信号が入力され、ドライブされた信号をスイッチング端子Ｐｌｘを介して出力部６０に出力する。

出力部６０には、インダクタＬ１、コンデンサＣ２、及び出力端子Ｐｏｕｔが設けられる。インダクタＬ１は、一端がスイッチング端子Ｐｌｘに接続され、他端がノードＮ３に接続される。コンデンサＣ２は、一端が低電位側電源Ｖｓｓに接続され、他端がノードＮ３に接続される平滑化コンデンサである。ドライバ６から出力される信号がインダクタＬ１及びコンデンサＣ２に入力されると出力信号Ｖｏｕｔが生成される。

高電位側電源Ｖｄｄ電圧或いは高電位側電源Ｖｄｄ電圧よりも低電圧である出力電圧Ｖｏｕｔは、出力端子Ｐｏｕｔから出力され、フィードバック端子Ｐｌｂを介して帰還電圧Ｖｆｂとして制御部５０に帰還入力される。

図３に示すように、比較例のスイッチングレギュレータ８０には、制御部５１と出力部６０が設けられる。ここでは、本実施例のスイッチングレギュレータ７０と同一構成部分については説明を省略し、異なる部分のみ説明する。

制御部５１には、ｇｍアンプ１、三角波発生回路４、コンパレータ５、ドライバ６、コンデンサＣ１、スイッチング端子Ｐｌｘ、及びフィードバック端子Ｐｆｂが設けられる。ｇｍアンプ１、コンデンサＣ１、三角波発生回路４、コンパレータ５は、パルス幅変調信号（ＰＷＭ信号）を生成するパルス幅変調器としてのＰＷＭ生成回路を構成する。

コンデンサＣ１は、一端（ノードＮ２）が低電位側電源Ｖｓｓに接続され、他端（ノードＮ１）がｇｍアンプ１の出力側に接続される。

比較例のスイッチングレギュレータ８０では、ｇｍアンプ１とコンデンサＣ１の部分の時定数が大きく、且つコンデンサＣ１の一端側は常に低電位側電源Ｖｓｓに固定される。

次に、スイッチングレギュレータの出力特性について図４及び図５を参照して説明する。図４は容量をドライブする電圧制御を示すタイミングチャート、図５は出力電圧特性を示す図、図中実線（ａ）は本実施例の特性、図中破線（ｂ）は比較例の特性である。

図４に示すように、本実施例のスイッチングレギュレータ７０では、制御回路２により制御電圧Ｖｃが出力制御電圧Ｖｏｃに対して逆位相になるように設定される。

ここで、出力制御電圧Ｖｏｃのハイレベル電圧ＶＨ１、出力制御電圧Ｖｏｃのローレベル電圧ＶＬ１、ノードＮ２での制御電圧Ｖｃのハイレベル電圧ＶＨ２、
ノードＮ２での制御電圧Ｖｃのローレベル電圧ＶＬ２、出力制御電圧Ｖｏｃの振幅（ＶＨ１−ＶＬ１）、制御電圧Ｖｃの振幅（ＶＨ２−ＶＬ２）の関係は、
(VH1−VL1)／VDD≒(VH2−VL2)／VRAMP・・・・・式（４）
の関係になるように設定される。

図５に示すように、実線（ａ）の本実施例の出力電圧特性と破線（ｂ）の比較例の出力電圧特性には大きな差異が発生している。なお、図中での電圧制御信号Ｖｏｃは５０％−５０％デューティの信号で、ハイ／ローの期間は２５０μｓ、ハイレベル電圧ＶＨ１が１．８Ｖ、ローレベル電圧ＶＬ１が１．２Ｖに設定される。

破線（ｂ）で示す比較例の出力電圧Ｖｏｕｔ特性では、コンデンサＣ１の一端が低電位側電源Ｖｓｓに固定されているので、時定数の大きなｇｍアンプ１及びコンデンサＣ１の影響により、出力電圧Ｖｏｕｔの応答速度が大幅に劣化する。具体的には、ローレベル（１．２Ｖ）からハイレベル（１．８Ｖ）に達する時間が２２０μｓ、ハイレベル（１．８）からローレベル（１．２Ｖ）に達する時間が１５０μｓとなる。

一方、実線（ａ）で示す本実施例の出力電圧Ｖｏｕｔ特性では、コンデンサＣ１への充放電が発生しないように制御電圧Ｖｃを可変制御しているので、出力電圧Ｖｏｕｔの応答速度を大幅に改善することができる。具体的には、ローレベル（１．２Ｖ）からハイレベル（１．８Ｖ）に達する時間が２４μｓ、ハイレベル（１．８）からローレベル（１．２Ｖ）に達する時間が１６μｓとなり、比較例よりも応答速度を略１０倍高速にすることができる。

上述したように、本実施例のスイッチングレギュレータでは、制御部５０と出力部６０が設けられる。制御部５０には、ｇｍアンプ１、制御回路２、バッファ３、三角波発生回路４、コンパレータ５、ドライバ６、コンデンサＣ１、スイッチング端子Ｐｌｘ、及びフィードバック端子Ｐｆｂが設けられる。制御部５０は、高電位側電源Ｖｄｄ電圧が供給され、出力制御電圧Ｖｏｃが入力され、出力信号をスイッチング端子Ｐｌｘから出力部６０に出力し、出力部６０で生成される出力電圧Ｖｏｕｔが帰還電圧Ｖｆｂとしてフィードバック端子Ｐｆｂに帰還入力される。ｇｍアンプ１は、出力制御電圧Ｖｏｃが入力側のマイナスポートに入力され、出力電圧Ｖｏｕｔが帰還電圧Ｖｆｂとして入力側のプラスポートに入力され、出力制御電圧Ｖｏｃと帰還電圧Ｖｆｂの差を増幅する。コンデンサＣ１は、一端がバッファ３の出力に接続され、他端がｇｍアンプ１の出力側に接続され、ループの特性を設定する。制御回路２は、出力制御電圧Ｖｏｃが入力され、高電位側電源Ｖｄｄが供給され、出力制御電圧Ｖｏｃの電圧変化に対応してコンデンサＣ１の一端側の電圧を可変制御する制御電圧Ｖｃを生成する。コンパレータＣ５は、一定の周波数で三角波状の波形を有するランプ電圧Ｖｒａｍｐが入力側のプラスポートに入力され、ｇｍアンプ１から出力されるｇｍアンプ出力電圧Ｖｇｍが入力側のマイナスポートに入力され、ランプ電圧Ｖｒａｍｐとｇｍアンプ出力電圧Ｖｇｍを比較し、比較増幅された信号を出力する。

このため、動作の安定性が確保され、出力電圧Ｖｏｕｔの応答性能を向上することができるスイッチングレギュレータ７０を実現することができる。また、出力電圧Ｖｏｕｔを切り換える瞬間での応答を早めても、生成される出力電圧Ｖｏｕｔや電源電圧に対応させて応答性能を変化させることができ、ループの周波数特性も変化せず動作の安定性を維持することができる。

なお、本実施例では、ｇｍアンプ１の入力側のプラスポートに帰還電圧Ｖｆｂを入力し、ｇｍアンプ１の入力側のマイナスポートに出力制御電圧Ｖｏｃを入力し、コンパレータ５の入力側のプラスポートにランプ電圧Ｖｒａｍｐを入力し、コンパレータ５の入力側のマイナスポートにｇｍアンプ出力電圧Ｖｇｍを入力しているが、代わりにｇｍアンプ１の入力側のマイナスポートに帰還電圧Ｖｆｂを入力し、ｇｍアンプ１の入力側のプラスポートに出力制御電圧Ｖｏｃを入力し、コンパレータ５の入力側のマイナスポートにランプ電圧Ｖｒａｍｐを入力し、コンパレータ５の入力側のプラスポートにｇｍアンプ出力電圧Ｖｇｍを入力してもよい。また、制御回路２とコンデンサＣ１の間にバッファを設けているが、代わりに縦続接続される偶数段構成のインバータを設けてもよい。

次に、本発明の実施例２に係るスイッチングレギュレータについて、図面を参照して説明する。図６はスイッチングレギュレータを示す回路図、図７はランプ電圧波形を説明する図である。本実施例では、出力制御電圧の変化に対するループ特性設定用コンデンサでの電圧変動を打ち消している。

以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。

図６に示すように、スイッチングレギュレータ７１には、制御部５２と出力部６０が設けられる。スイッチングレギュレータ７１は、高電位側電源Ｖｄｄが供給され、出力制御電圧Ｖｏｃが入力され、高電位側電源Ｖｄｄ電圧或いは高電位側電源Ｖｄｄ電圧よりも低電圧である出力電圧Ｖｏｕｔを出力する降圧型スイッチングレギュレータである。スイッチングレギュレータ７１から出力される出力電圧Ｖｏｕｔは、負荷４０に供給される。

制御部５２には、ｇｍアンプ１ａ、バッファ３、三角波発生回路４ａ、コンパレータ５ａ、ドライバ６、コンデンサＣ１、抵抗Ｒ１１、抵抗Ｒ１２、スイッチング端子Ｐｌｘ、及びフィードバック端子Ｐｆｂが設けられる。制御部５２は、高電位側電源Ｖｄｄ電圧が供給され、出力制御電圧Ｖｏｃが入力され、出力信号をスイッチング端子Ｐｌｘから出力部６０に出力し、出力部６０で生成される出力電圧Ｖｏｕｔが帰還電圧Ｖｆｂとしてフィードバック端子Ｐｆｂに帰還入力される。ｇｍアンプ１ａ、コンデンサＣ１、三角波発生回路４ａ、コンパレータ５ａ、パルス幅変調信号（ＰＷＭ信号）を生成するパルス幅変調器としてのＰＷＭ生成回路として機能する。

ｇｍアンプ１ａは、入力側のプラスポートに出力制御電圧Ｖｏｃが入力され、入力側のマイナスポートに帰還電圧Ｖｆｂが入力され、出力制御電圧Ｖｏｃと帰還電圧Ｖｆｂの差を増幅し、増幅された信号が出力側（ノードＮ１）からｇｍアンプ出力電圧Ｖｇｍとして出力される。

コンパレータ５ａは、入力側のプラスポートにｇｍアンプ出力電圧Ｖｇｍが入力され、入力側のマイナスポートにランプ電圧Ｖｒａｍｐ１が入力され、ＰＷＭ信号を生成する。

抵抗Ｒ１１は、一端に出力制御電圧Ｖｏｃが入力され、他端がノードＮ２１に接続される。抵抗Ｒ１２は、一端がノードＮ２１に接続され、他端が低電位側電源Ｖｓｓに接続される。抵抗Ｒ１１と抵抗Ｒ１２は、ノードＮ２１の電圧を出力制御電圧Ｖｏｃの（１／α）（ただし、αは１よりも大きな値）にした制御電圧Ｖｃ１を生成し、電圧変換手段として機能する。

バッファ３はノードＮ２１とノードＮ２（コンデンサＣ１の一端）の間に設けられ、制御電圧Ｖｃ１をドライブしてノードＮ２（コンデンサＣ１の一端）に出力する。

三角波発生回路４ａには、図７に示すように、ＧＣＡ７、抵抗Ｒ２１、及び抵抗Ｒ２２が設けられる。抵抗Ｒ２１は、一端が高電位側電源Ｖｄｄに接続され、他端がノードＮ２２に接続される。抵抗Ｒ２２は、一端がノードＮ２２に接続され、他端が低電位側電源Ｖｓｓに接続される。ノードN２２の電圧は、高電位側電源Ｖｄｄの電圧ＶＤＤの（１／α）（ただし、αは１よりも大きな値）となる。GCA７は、入力されるランプ電圧VrampをノードＮ２２の電圧に応じたランプ電圧Ｖｒａｍｐ１に変換して、コンパレータ５の入力側のプラスポートに出力する。つまり、ランプ電圧の信号振幅を高電位側電源Ｖｄｄの電圧ＶＤＤの（１／α）に変換する、出力レベル変換手段として機能する。

電圧制御電圧Ｖｏｃ、制御電圧Ｖｃ１、ランプ電圧Ｖｒａｍｐ１の振幅ＶＲＡＭＰ１、高電位側電源Ｖｄｄの電圧ＶＤＤの関係は、
Vc1＝(Voc／α)・・・・・・・・・式（５）
VRAMP 1＝VDD／α・・・・・・・・式（６）
に設定される。ｇｍアンプ１の出力をｇｍアンプ出力電圧Ｖｇｍ、出力電圧Ｖｏｕｔを電圧制御電圧Ｖｏｃとすると、
Voc／VDD＝Vgm／VRAMP1・・・・・式（７）
に設定される。

式（６）及び式（７）から、
Vgm＝（Voc／α）・・・・・・・・式（８）
に設定される。

つまり、コンデンサＣ１の両端の電圧が（Ｖｏｃ／α）と同じ値に設定されるので、出力制御信号Ｖｏｃの変化に対するコンデンサＣ１にかかる電圧変動が打ち消されることができる。この結果、出力制御電圧Ｖｏｃの変化に対するコンデンサＣ１の充放電が不要となり、出力電圧Ｖｏｕｔの応答速度を大幅に改善することができる。

上述したように、本実施例のスイッチングレギュレータでは、制御部５２と出力部６０が設けられる。制御部５２には、ｇｍアンプ１、バッファ３、三角波発生回路４ａ、コンパレータ５、ドライバ６、コンデンサＣ１、抵抗Ｒ１１、抵抗Ｒ１２、スイッチング端子Ｐｌｘ、及びフィードバック端子Ｐｆｂが設けられる。制御部５２は、高電位側電源Ｖｄｄ電圧が供給され、出力制御電圧Ｖｏｃが入力され、出力信号をスイッチング端子Ｐｌｘから出力部６０に出力し、出力部６０で生成される出力電圧Ｖｏｕｔが帰還電圧Ｖｆｂとしてフィードバック端子Ｐｆｂに帰還入力される。ｇｍアンプ１は、出力制御電圧Ｖｏｃが入力側のプラスポートに入力され、出力電圧Ｖｏｕｔが帰還電圧Ｖｆｂとして入力側のマイナスポートに入力され、出力制御電圧Ｖｏｃと帰還電圧Ｖｆｂの差を増幅する。コンデンサＣ１は、一端がバッファ３の出力に接続され、他端がｇｍアンプ１の出力側に接続され、ループ特性を設定する。電圧変換手段としての抵抗Ｒ１１及び抵抗Ｒ１２は、出力制御電圧Ｖｏｃが入力され、出力制御電圧Ｖｏｃを高電位側電源電圧ＶＤＤの（１／α）（ただし、αは１よりも大きな値）に変換した制御電圧Ｖｃを発生し、制御電圧ＶｃをコンデンサＣ１の一端に出力する。三角波発生回路４ａは、一定の周波数で三角波状の波形を有し、高電位側電源電圧ＶＤＤの（１／α）の振幅を有するランプ電圧Ｖｒａｍｐ１を発生する。コンパレータ５は、ランプ電圧Ｖｒａｍｐ１が入力側のマイナスポートに入力され、ｇｍアンプ１から出力されるｇｍアンプ出力電圧Ｖｇｍが入力側のプラスポートに入力され、ランプ電圧Ｖｒａｍｐ１とｇｍアンプ出力電圧Ｖｇｍを比較し、比較増幅された信号を出力する。コンデンサＣ１の両端の電圧差は、Ｖｏｃが変化しても一定になるように制御される。

このため、動作の安定性が確保され、出力電圧Ｖｏｕｔの応答性能を向上することができるスイッチングレギュレータ７１を実現することができる。また、出力電圧Ｖｏｕｔを切り換える瞬間での応答を早めても、生成される出力電圧Ｖｏｕｔや電源電圧に対応させて応答性能を変化させることができ、ループの周波数特性も変化せず動作の安定性を維持することができる。

本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。

実施例では、降圧型スイッチングレギュレータに適用したが昇圧型スイッチングレギュレータや昇降型スイッチングレギュレータなどに適用することができる。また、実施例２では、ｇｍアンプ１ａの入力側のマイナスポートに帰還電圧Ｖｆｂを入力し、ｇｍアンプ１ａの入力側のプラスポートに出力制御電圧Ｖｏｃを入力し、コンパレータ５ａの入力側のマイナスポートにランプ電圧Ｖｒａｍｐ１を入力し、コンパレータ５ａの入力側のプラスポートにｇｍアンプ出力電圧Ｖｇｍを入力しているが、代わりにｇｍアンプ１ａの入力側のプラスポートに帰還電圧Ｖｆｂを入力し、ｇｍアンプ１ａの入力側のマイナスポートに出力制御電圧Ｖｏｃを入力し、コンパレータ５ａの入力側のプラスポートにランプ電圧Ｖｒａｍｐ１を入力し、コンパレータ５ａの入力側のマイナスポートにｇｍアンプ出力電圧Ｖｇｍを入力してもよい。

本発明は、以下の付記に記載されているような構成が考えられる。
（付記１） 出力制御電圧が入力側のマイナスポートに入力され、出力電圧が帰還電圧として入力側のプラスポートに入力され、前記出力制御電圧と前記帰還電圧の差を増幅するｇｍアンプと、一端が低電位電源側に接続され、他端が前記ｇｍアンプの出力側に接続され、ループ利得を設定するコンデンサと、前記出力制御電圧が入力され、高電位側電源が供給され、前記出力制御電圧の電圧変化に対応して前記コンデンサの一端側の電圧を可変制御する制御電圧を生成する制御回路と、一定の周波数で三角波状の波形を有するランプ電圧が入力側のプラスポートに入力され、前記ｇｍアンプから出力される増幅電圧が入力側のマイナスポートに入力され、前記ランプ電圧と前記増幅電圧を比較し、比較増幅された信号を出力するコンパレータと、前記コンパレータから出力される比較増幅された信号が入力され、この信号をドライブするドライバとを具備するスイッチングレギュレータ。

（付記２） 前記制御電圧の振幅は前記出力制御電圧の振幅よりも小さく設定され、前記制御電圧は前記出力制御電圧がハイレベルのときにローレベルに設定され、前記制御電圧は前記出力制御電圧がローレベルのときにハイレベルに設定され、前記制御電圧のハイレベルときの電圧が前記出力制御電圧のハイレベルのときの電圧よりも低く設定され、前記制御電圧のローレベルときの電圧が前記出力制御電圧のローレベルのときの電圧よりも低く設定される付記１に記載のスイッチングレギュレータ。

１、１ａ、１１〜１４ ｇｍアンプ
２ 制御回路
３ バッファ
４、４ａ 三角波発生回路
５、５ａ コンパレータ
６ ドライバ
７ ＧＣＡ
１６〜１８ 電圧源
１５ 加算器
１９ 電流源
４０ 負荷
５０、５１、５２ 制御部
６０ 出力部
７０、７１、８０ スイッチングレギュレータ
Ｃ１、Ｃ２ コンデンサ
Ｌ１ インダクタ
Ｎ１〜Ｎ３、Ｎ１１〜Ｎ１６、Ｎ２１、Ｎ２２ ノード
Ｐｆｂ フィードバック端子
Ｐｌｘ スイッチング端子
Ｐｏｕｔ 出力端子
Ｒ１〜Ｒ５、Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２ 抵抗
Ｖｃ、Ｖｃ１ 制御電圧
Ｖｄｄ 高電位側電源
Ｖｆｂ 帰還電圧
Ｖｇｍ ｇｍアンプ出力電圧
Ｖｏｃ 出力制御電圧
Ｖｏｕｔ 出力電圧
Ｖｒａｍｐ、Ｖｒａｍｐ１ ランプ電圧
Ｖｓｓ 低電位側電源

Claims (5)

1. 出力制御電圧が入力側のマイナスポートに入力され、出力電圧が帰還電圧として入力側のプラスポートに入力され、前記出力制御電圧と前記帰還電圧の差を増幅するｇｍアンプと、
   一端がバッファに接続され、他端が前記ｇｍアンプの出力側に接続され、ループ特性を設定するコンデンサと、
   前記出力制御電圧が入力され、高電位側電源が供給され、前記出力制御電圧の電圧変化に対応して前記コンデンサの一端側の電圧を可変制御する制御電圧を生成する制御回路と、
   一定の周波数で三角波状の波形を有するランプ電圧が入力側のプラスポートに入力され、前記ｇｍアンプから出力される増幅電圧が入力側のマイナスポートに入力され、前記ランプ電圧と前記増幅電圧を比較し、比較増幅された信号を出力するコンパレータと、
   を具備することを特徴とするスイッチングレギュレータ。
2. 前記制御電圧をＶｃ、前記出力制御電圧をＶｏｃ、前記ランプ電圧をＶｒａｍｐ、前記高電位側電源の電圧をＶＤＤとすると、前記コンデンサをドライブする電圧であるＶｃは、
   Ｖｃ≒Ｖｒａｍｐ×｛（−Ｖｏｃ）／ＶＤＤ｝
   の関係になるように設定されることを特徴とする請求項１に記載のスイッチングレギュレータ。
3. 出力制御電圧が入力側のプラスポートに入力され、出力電圧が帰還電圧として入力側のマイナスポートに入力され、前記出力制御電圧と前記帰還電圧の差を増幅するｇｍアンプと、
   一端がバッファに接続され、他端が前記ｇｍアンプの出力側に接続され、ループ特性を設定するコンデンサと、
   前記出力制御電圧が入力され、前記出力制御電圧を高電位側電源電圧の（１／α）（ただし、αは１よりも大きな値）に変換した制御電圧を発生し、前記制御電圧を前記コンデンサの一端に出力する電圧変換手段と、
   一定の周波数で三角波状の波形を有し、前記高電位側電源電圧の（１／α）の振幅を有するランプ電圧を発生するランプ電圧発生回路と、
   前記ランプ電圧が入力側のマイナスポートに入力され、前記ｇｍアンプから出力される増幅電圧が入力側のプラスポートに入力され、前記ランプ電圧と前記増幅電圧を比較し、比較増幅された信号を出力するコンパレータと、
   を具備することを特徴とするスイッチングレギュレータ。
4. 前記（１／α）は、縦続接続される抵抗を用いて設定されることを特徴とする請求項３に記載のスイッチングレギュレータ。
5. 前記制御電圧は、前記バッファを介して前記コンデンサの一端に出力されることを特徴とする請求項１乃至４のいずれか１項に記載のスイッチングレギュレータ。

Images