JP5969779B2 - オーディオ出力回路およびそれを用いた電子機器、オーディオ用集積回路 - Google Patents

Description

本発明は、スピーカやヘッドホンを駆動するオーディオ出力回路に関する。

微弱なオーディオ信号を増幅し、スピーカやヘッドホンなどの電気音響変換素子を駆動するために、オーディオ出力回路が用いられる。図１は、Ｄ級アンプを備えるオーディオ出力回路１００ｒの構成を示す回路図である。オーディオ出力回路１００ｒは、パルス変調器１１０、第１ドライバ１１２、第２ドライバ１１４、第１Ｄ級アンプ１１６、第２Ｄ級アンプ１１８を備える。パルス変調器１１０は、オーディオ信号Ｓ１をパルス幅変調、あるいはパルス密度変調する。パルス変調されたオーディオ信号（以下、パルス信号という）Ｓ２ｐ、Ｓ２ｎは、第１ドライバ１１２、第２ドライバ１１４に入力される。

負荷である電気音響変換素子２は、第１Ｄ級アンプ１１６および第２Ｄ級アンプ１１８に対して、ＢＴＬ（Bridge Transless）接続される。第１フィルタ１０４は、電気音響変換素子２の正極端子＋と第１Ｄ級アンプ１１６の出力の間に挿入され、第２フィルタ１０６は電気音響変換素子２の負極端子−と第２Ｄ級アンプ１１８の出力の間に挿入される。フィルタ１０４、１０６はそれぞれ、シリーズインダクタＬ１（Ｌ２）とシャントキャパシタＣ１（Ｃ２）を有する１次フィルタである。

第１ドライバ１１２は、パルス信号Ｓ２ｐに応じて、第１Ｄ級アンプ１１６のハイサイドトランジスタとローサイドトランジスタを相補的にスイッチングする。同様に第２ドライバ１１４は、パルス信号Ｓ２ｎに応じて、第２Ｄ級アンプ１１８のハイサイドトランジスタとローサイドトランジスタを相補的にスイッチングする。

図２は、図１のオーディオ出力回路１００ｒの差動動作時の波形図である。本明細書における波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化されている。

ここでは理解の容易のため、三角波とオーディオ信号Ｓ１の比較によってパルス信号Ｓ２ｐ、Ｓ＿２が生成される場合を説明する。差動方式のＤ級アンプでは、パルス信号Ｓ２ｐ、Ｓ２ｎは逆相となる。その結果、出力電圧Ｖｏ_＋とＶｏ₋が差動信号となり、差動信号Ｖｏ（＝Ｖｏ_＋−Ｖｏ₋）の振幅は、第１Ｄ級アンプ１１６および第２Ｄ級アンプ１１８の電源電圧Ｖ_ＤＤの２倍となる。

差動型のＤ級アンプにおいて、第１フィルタ１０４、第２フィルタ１０６は、差動信号Ｖｏのスイッチング周波数を除去して、もとのオーディオ信号Ｓ１を再生するためのローパスフィルタとして機能する。

近年、図２で説明したＤ級アンプの差動動作に代えて、フィルタレス動作が採用されている。図３は、オーディオ出力回路１００ｒのフィルタレス動作時の波形図である。フィルタレス動作では、オーディオ信号Ｓ１と三角波の比較によってパルス信号Ｓ２ｐが生成され、オーディオ信号Ｓ１の反転信号＃Ｓ１と三角波の比較によってパルス信号Ｓ２ｎが生成される。電気音響変換素子２に印加される差動信号Ｖｏの振幅は、差動動作の１／２となる。この方式では、スイッチング周波数を除去するためのローパスフィルタが不要であるため、フィルタレス動作あるいはフィルタレス方式と称される。ただし、不要輻射（ＥＭＩ：ElectroMagnetic Interference）を抑制するために、フィルタを外すことはできず、フィルタレス方式では第１フィルタ１０４、第２フィルタ１０６は、ＥＭＩ除去用フィルタとして機能する。

特開２００１−２２３５３７号公報

フィルタレス方式のオーディオ出力回路１００ｒでは、フィルタ１０４、１０６のシリーズインダクタＬ１、Ｌ２に、パワーインダクタと称される部品が採用されるのが一般的である。ここでパワーインダクタは最小のものでも２５ｍｍ^２（＝５ｍｍ×５ｍｍ）の面積を有している。ステレオのオーディオ出力回路１００ｒでは、左右各チャンネルについて２個、合計４個のパワーインダクタが必要であるため、その実装面積は合計で４×２５ｍｍ^２となり、プリント基板上の専有面積が大きくなる。

本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、オーディオ出力回路の小型化にある。

本発明のある態様は、電気音響変換素子を駆動するオーディオ出力回路に関する。オーディオ出力回路は、第１Ｄ級アンプと、第２Ｄ級アンプと、オーディオ信号を受け、第１Ｄ級アンプおよび第２Ｄ級アンプそれぞれをフィルタレス方式で駆動するための、第１パルス信号および第２パルス信号を生成するパルス変調器と、第１パルス信号に応じて第１Ｄ級アンプを駆動する第１ドライバと、第２パルス信号に応じて第２Ｄ級アンプを駆動する第２ドライバと、その一端が第１Ｄ級アンプの出力端子と接続され、その他端が電気音響変換素子の正極端子と接続される第１コイルと、その一端が第２Ｄ級アンプの出力端子と接続され、その他端が電気音響変換素子の負極端子と接続される第２コイルと、第１コイルおよび第２コイルが巻装されるコアと、を有するコモンモードチョークコイルと、第１Ｄ級アンプの出力信号と第２Ｄ級アンプの出力信号に相対的な遅延を与える遅延設定回路と、を備える。

この態様によると、第１Ｄ級アンプの出力信号と第２Ｄ級アンプの出力信号の相対的な遅延量を制御することで、コモンモードチョークコイルによって２つの出力信号に与えられる歪みを補償することができ、音質の低下を抑制できる。また２個のパワーインダクタを１個のコモンモードチョークコイルに置換できるため部品点数を削減でき、また部品の専有面積を小さくできる。

遅延設定回路は、全高調波歪＋ノイズ（ＴＨＤ＋Ｎ）が小さくなるように遅延量を設定してもよい。
遅延量を変化させると、ＥＭＩと、全高調波歪＋ノイズ（ＴＨＤ＋Ｎ）が変化する。そこでＥＭＩの規格を満たす範囲において、ＴＨＤ＋ｎがなるべく小さくなるように遅延量を設定することで、高音質を実現できる。

遅延設定回路は、オーディオ信号のレベルに応じて遅延量を変化させてもよい。
オーディオ信号にもたらされる歪み量を低下させる最適な遅延量は、オーディオ信号のレベルに依存する場合がある。この場合に、遅延量をオーディオ信号のレベルに応じて適応的に変化させることで、高音質を実現できる。

オーディオ出力回路は、オーディオ信号のレベルを検出するレベルメータをさらに備えてもよい。遅延設定回路は、レベルメータの検出結果に応じて遅延量を設定してもよい。

オーディオ出力回路は、パルス変調器の前段に設けられ、設定されたボリウム値に応じて、オーディオ信号の振幅を変化させるボリウム回路をさらに備えてもよい。遅延設定回路は、ボリウム値に応じて遅延量を設定してもよい。

オーディオ出力回路は、遅延量を指示するデータを外部のプロセッサから受信するインタフェース回路と、受信したデータを格納するレジスタと、をさらに備えてもよい。遅延設定回路は、レジスタに格納されたデータにもとづいて遅延量を設定してもよい。

遅延量の調節可能な範囲の上限値は、１００ｎｓ以上であってもよい。

遅延量の調節可能な範囲の下限値は０ｎｓであり、その上限値は３００ｎｓ以上であってもよい。

オーディオ出力回路は、一端が電気音響変換素子の正極端子と接続され、他端が接地された第１キャパシタと、一端が電気音響変換素子の負極端子と接続され、他端が接地された第２キャパシタと、をさらに備えてもよい。

オーディオ出力回路は、一端が電気音響変換素子の正極端子と接続され、他端が電気音響変換素子の負極端子と接続された第３キャパシタをさらに備えてもよい。

オーディオ出力回路は、パルス変調器の前段に設けられ、オーディオ信号に対して、イコライジング処理、低域強調処理、サラウンド処理、ステレオ変換、モノラル変換処理、周波数変換処理、レベル検出処理の少なくともひとつを実行可能に構成されたデジタルサウンドプロセッサをさらに備えてもよい。

本発明の別の態様は電子機器に関する。電子機器は、電気音響変換素子と、電気音響変換素子を駆動する上述のいずれかのオーディオ出力回路と、を備えてもよい。

電子機器は、オーディオデータを生成する音源をさらに備えてもよい。オーディオ出力回路は、オーディオデータにもとづいてオーディオ信号を生成してもよい。

本発明の別の態様は、オーディオ用集積回路である。このオーディオ用集積回路は、コモンモードチョークコイルとともに、電気音響変換素子を駆動するオーディオ出力回路を構成する。コモンモードチョークコイルは、その一端が電気音響変換素子の正極端子と接続される第１コイルと、その一端が電気音響変換素子の負極端子と接続される第２コイルと、第１コイルおよび第２コイルが巻装されるコアと、を有する。オーディオ用集積回路は、その出力端子が第１コイルの他端と接続されるべき第１Ｄ級アンプと、その出力端子が第２コイルの他端と接続されるべき第２Ｄ級アンプと、オーディオ信号を受け、第１Ｄ級アンプおよび第２Ｄ級アンプそれぞれをフィルタレス方式で駆動するための、第１パルス信号および第２パルス信号を生成するパルス変調器と、第１パルス信号に応じて第１Ｄ級アンプを駆動する第１ドライバと、第２パルス信号に応じて第２Ｄ級アンプを駆動する第２ドライバと、第１Ｄ級アンプの出力信号と第２Ｄ級アンプの出力信号に相対的な遅延を与える遅延設定回路と、を備える。

なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。

本発明によれば、オーディオ出力回路を小型化することができる。

Ｄ級アンプを備えるオーディオ出力回路の構成を示す回路図である。 図１のオーディオ出力回路の差動動作時の波形図である。 オーディオ出力回路のフィルタレス動作時の波形図である。 実施の形態に係るオーディオ出力回路の構成を示す回路図である。 コモンモードチョークコイルを用いたオーディオ出力回路の動作を示す波形図である。 図６（ａ）、（ｂ）は、実施の形態に係るオーディオ出力回路による歪みの低減の様子を示す波形図である。 図７（ａ）は、遅延τを与えないときの、図７（ｂ）は、適切な遅延τを与えたときの負荷電圧Ｖｌｏａｄを示す波形図である。 出力電圧と全高調波歪＋ノイズの関係を示す図である。 遅延量τと、ＴＨＤ＋ｎおよびＥＭＩの関係を示す図である。 第１の変形例に係るオーディオ出力回路の構成を示す回路図である。 オーディオ出力回路を備える電子機器を示す回路図である。 図１２（ａ）〜（ｃ）は、電子機器の外観図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図４は、実施の形態に係るオーディオ出力回路１００の構成を示す回路図である。
オーディオ出力回路１００は、電気音響変換素子２を駆動する。オーディオ出力回路１００は、オーディオＩＣ１０２、出力フィルタ１０８を備え、フィルタレス方式のＤ級アンプを構成する。

オーディオＩＣ１０２はひとつの半導体基板に集積化された機能ＩＣであり、出力端子ＯＵＴＰ、ＯＵＴＮ、データ入出力端子Ｉ／Ｏを備える。

出力フィルタ１０８は、コモンモードチョークコイル１４０、第１キャパシタＣ１、第２キャパシタＣ２を含む。コモンモードチョークコイル１４０は、第１コイル１４２、第２コイル１４４、コア１４６を有する。第１コイル１４２および第２コイル１４４は、共通のコア１４６に巻装される。第１コイル１４２の一端は、第１出力端子ＯＵＴＰに接続され、その他端は電気音響変換素子２の正極端子＋と接続される。また第２コイル１４４の一端は第２出力端子ＯＵＴＮに接続され、その他端は電気音響変換素子２の負極端子−と接続される。第１キャパシタＣ１は電気音響変換素子２の正極端子＋と接地端子の間に設けられ、第２キャパシタＣ２は電気音響変換素子２の負極端子−と接地端子の間に設けられる。出力フィルタ１０８は主として不要輻射（ＥＭＩ）を低減するために設けられる。

オーディオＩＣ１０２は、パルス変調器１１０、第１ドライバ１１２、第２ドライバ１１４、第１Ｄ級アンプ１１６、第２Ｄ級アンプ１１８、可変遅延回路１２０、遅延設定回路１２２、レジスタ１２４、インタフェース回路１２６を備える。

パルス変調器１１０はオーディオ信号Ｓ１を受ける。パルス変調器１１０は、オーディオ信号Ｓ１をパルス変調し、第１Ｄ級アンプ１１６および第２Ｄ級アンプ１１８それぞれをフィルタレス方式で駆動するための、第１パルス信号Ｓ２ｐおよび第２パルス信号Ｓ２ｎを生成する。パルス変調器１１０の構成、変調方式は特に限定されず、ΔΣ変調器を用いてもよいし、三角波はのこぎり波をオーディオ信号Ｓ１のレベルでスライスするパルス幅変調を用いてもよい。

第１ドライバ１１２は、第１パルス信号Ｓ２ｐに応じて第１Ｄ級アンプ１１６を駆動する。同様に第２ドライバ１１４は、第２パルス信号Ｓ２ｎに応じて第２Ｄ級アンプ１１８を駆動する。

遅延設定回路１２２は、第１Ｄ級アンプ１１６の出力信号Ｖｏ_＋と第２Ｄ級アンプ１１８の出力信号Ｖｏ₋に相対的な遅延τを与える。相対的な遅延τを与えるために、第１パルス信号Ｓ２ｐ、第２パルス信号Ｓ２ｎの少なくとも一方の経路上には、可変遅延回路１２０が設けられる。本実施の形態では、可変遅延回路１２０ｐが第１パルス信号Ｓ２ｐの経路上に、可変遅延回路１２０ｎが第２パルス信号Ｓ２ｎの経路上に設けられる。可変遅延回路１２０ｐ、１２０ｎはそれぞれ、第１ドライバ１１２、第２ドライバ１１４に内蔵されてもよいし、それらはパルス変調器１１０に内蔵されてもよく、またアナログ遅延回路であってもよいしデジタル遅延回路であってもよい。可変遅延回路１２０ｐ、１２０ｎを総称して、単に可変遅延回路１２０という。

遅延設定回路１２２は、可変遅延回路１２０ｐ、１２０ｎの遅延量を制御する。本実施の形態において、遅延量τは、外部のＣＰＵ（Central Processing Unit）４から設定可能となっている。

ＣＰＵ４とオーディオＩＣ１０２のＩ／Ｏ端子はＩ^２Ｃバスなどを介して接続される。ＣＰＵ４は、遅延量τを指示するデータＤ３を生成し、Ｉ^２Ｃバスを介してオーディオＩＣ１０２に伝送する。インタフェース回路１２６は、ＣＰＵ４からデータＤ３を受信し、その値をレジスタ１２４に書き込む。遅延設定回路１２２は、レジスタ１２４に書き込まれたデータＤ３に応じて、可変遅延回路１２０ｐ、１２０ｎそれぞれの遅延量を設定し、第１パルス信号Ｓ２ｐと第２パルス信号Ｓ２ｎの相対的な遅延量τを設定する。詳しくは後述するように、遅延量τは、全高調波歪＋ノイズ（ＴＨＤ＋Ｎ）が小さくなるように定められる。

以上がオーディオ出力回路１００の構成である。

続いてその動作を説明する。本発明者らは、オーディオ出力回路１００にコモンモードチョークコイル１４０を利用するにあたり、以下の課題を認識するに至った。なおこの認識を当業者の一般的な技術常識としてとらえてはならない。

図５は、コモンモードチョークコイル１４０を用いたオーディオ出力回路１００の動作を示す波形図である。ここでは、可変遅延回路１２０ｐ、１２０ｎが与える相対的な遅延量τがゼロの場合を示す。フィルタレス方式においては、オーディオ信号Ｓ１のレベルに応じて、第１パルス信号Ｓ２ｐ（Ｖｏ_＋）と第２パルス信号Ｓ２ｎ（Ｖｏ₋）の間の、差動成分と同相成分のバランスが変化する。すなわちオーディオ信号Ｓ１がセンターレベル（バイアスレベルＳｂ）から離れたレベルをとるとき（図５のＡ）、第１パルス信号Ｓ２ｐと第２パルス信号Ｓ２ｎの差動成分が大きくなり、反対にオーディオ信号Ｓ１がセンターレベルに近くなると（図５のＢ）、それらの同相成分が大きくなる。

ここでコモンモードチョークコイル１４０は、２つの第１コイル１４２と第２コイル１４４の同相成分をキャンセルするように作用する。したがってフィルタレス方式のオーディオ出力回路１００においては、同相成分が支配的な領域、つまりオーディオ信号Ｓ１がセンターレベルに近いときに、２つの出力信号Ｖｏ_＋、Ｖｏ₋の同相成分が打ち消しあい、負荷である電気音響変換素子２に印加される電圧Ｖｌｏａｄは、ゼロクロス付近で歪んでしまう。

実施の形態に係るオーディオ出力回路１００は、遅延τを設定することにより、ゼロクロス付近の歪みを低減する。図６（ａ）、（ｂ）は、実施の形態に係るオーディオ出力回路１００による歪みの低減の様子を示す波形図である。なお図６（ａ）、（ｂ）の波形は、コモンモードチョークコイルの作用を概念的に示したものであり、実際の波形とは異なることに留意されたい。

図６（ａ）は、遅延τがゼロのときの波形を示す。差動信号Ｖｏの波線は、コモンモードチョークコイル１４０により同相成分が除去されない場合の波形を、実線は同相成分が除去されたときの波形である。同相成分の除去は、差動信号Ｖｏのパルス幅Ｔ１をＴ１’に短くすることと等価である。同相成分が除去され、パルス幅が小さくなると、負荷電圧Ｖｌｏａｄが小さくなり、波形が歪む。

図６（ｂ）は、出力信号Ｖｏ₋に適切な遅延τを与えたときの波形である。遅延τを与えることにより、同相成分が除去される前の波形Ｖｏ（波線）のパルス幅Ｔ２は、Ｔ１＋τとなる。このパルス幅Ｔ２を有する波形から、コモンモードチョークコイル１４０によって同相成分が除去されるとパルス幅がＴ２’に短くなる。したがって、短くなった後のパルス幅Ｔ２が、図６（ａ）のパルス幅Ｔ１と一致するように、遅延量τを設定すれば、波形歪みを抑制できる。

以上がオーディオ出力回路１００の動作である。

オーディオ出力回路１００によれば、以下の効果を得ることができる。
（第１の効果） 図１のオーディオ出力回路１００ではそれが２個必要であるところ、コモンモードチョークコイル１４０は１個でよいため、部品点数を削減できる。くわえて、パワーインダクタに比べてコモンモードチョークコイル１４０は小さい。具体的には、現在市販されるパワーインダクタのサイズが２５ｍｍ^２であり、図１のオーディオ出力回路１００ではそれが２個必要であるところ、コモンモードチョークコイル１４０のサイズは１６ｍｍ^２（＝４ｍｍ×４ｍｍ）である。したがってオーディオ出力回路１００の実装面積を削減し、小型化が可能となる。

（第２の効果） また、遅延制御を行い、遅延量を最適化することにより、高音質なオーディオ信号を再生できる。図７（ａ）は、遅延τを与えないときの、図７（ｂ）は、適切な遅延τを与えたときの負荷電圧Ｖｌｏａｄを示す波形図である。図７（ａ）、（ｂ）は、実際のオーディオ出力回路１００の負荷電圧Ｖｌｏａｄをオシロスコープで測定した波形図をキャプチャしたものである。測定は、電源電圧Ｖ_ＤＤ＝１２Ｖ、オーディオ信号の周波数ｆ＝１ｋＨｚ、負荷インピーダンスＲＬ＝８Ω、出力電力Ｐｏ＝１０ｍＷの条件で行った。第１キャパシタＣ１、第２キャパシタＣ２の容量値は１０００ｐＦである。

図７（ａ）に示すように、遅延τを与えない場合、コモンモードチョークコイル１４０の影響によってゼロクロス付近で波形歪みが発生する。これに対して、適切な遅延τを与えることで、図７（ｂ）に示すようにゼロクロス付近の波形歪みを改善できる。

オーディオ信号の品質を示す指標のひとつとして「全高調波歪＋ノイズ（ＴＨＤ＋Ｎ）」が知られる。図８は、出力電圧と全高調波歪＋ノイズの関係を示す図である。（i）は、パワーインダクタを用いた図１のオーディオ出力回路１００ｒの特性を示す。（ii）は、コモンモードチョークコイル１４０を用いて遅延制御を行わない場合の特性を示す。（iii）は、コモンモードチョークコイル１４０を用いて遅延制御を行った場合の特性を示す。測定は、電源電圧Ｖ_ＤＤ＝１２Ｖ、オーディオ信号の周波数ｆ＝１ｋＨｚ、負荷インピーダンスＲＬ＝８Ωの条件で、２０Ｈｚ〜２０ｋＨｚの帯域で行った。

特性（ii）に示すように遅延制御を行わずにコモンモードチョークコイル１４０を用いると、その値はパワーインダクタを用いた場合（i）に比べて低出力時のＴＨＤ＋ｎは顕著に悪化する。これに対して、遅延制御を行うことにより、コモンモードチョークコイル１４０を用いた場合の低出力時のＴＨＤ＋ｎを大幅に改善することができる。

以上がオーディオ出力回路１００の効果である。

続いて、遅延量τの範囲について説明する。図９は、遅延量τと、ＴＨＤ＋ｎおよびＥＭＩの関係を示す図である。図９に示すように、遅延量τを変化させると、不要輻射ＥＭＩおよびＴＨＤ＋ｎが変化する。ＥＭＩは、規格で定められる上限値（破線）より小さければ十分であるのに対し、ＴＨＤ＋ｎは、小さければ小さい方が好ましい。したがって、遅延量τは、ＥＭＩの規格を満たす範囲において、ＴＨＤ＋ｎがなるべく小さくなるように最適化することが望ましい。最適な遅延量τは、コモンモードチョークコイル１４０の種類、第１キャパシタＣ１、第２キャパシタＣ２の容量値、電源電圧Ｖ_ＤＤ、オーディオ信号Ｓ１のレベルなどに応じて異なる値をとる。したがってオーディオ出力回路１００の設計者は、シミュレーションや実測によって最適な遅延量τをあらかじめ見積もっておけばよい。

ＥＭＩのみを考慮する場合、遅延量τの絶対値（以下、単に遅延量という）はたとえば数十ｎｓのオーダーで十分であるが、高音質なオーディオ信号を得るために必要な遅延量τは、コモンモードチョークコイル１４０の性能によっては、１００ｎｓ以上となる場合もある。そこで遅延量τの調節可能な範囲の上限値は、１００ｎｓ以上であることが望ましい。また本発明者らが検討を行ったところ、最適な遅延量τは出力電力Ｐｏに応じて異なる場合があり、３００ｎｓ以上の遅延量が必要となる場合もある。そこで、可変遅延回路１２０ｐ、１２０ｎはそれぞれ、遅延量τの下限値が０ｎｓであり、その上限値が３００ｎｓ以上となるよう構成することが望ましい。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１の変形例）
図１０は、第１の変形例に係るオーディオ出力回路１００ａの構成を示す回路図である。上述のように、良好なＴＨＤ＋ｎを与える最適な遅延量τは、出力電力に応じて異なる場合がある。そこでオーディオ出力回路１００ａにおいて、遅延設定回路１２２は、オーディオ信号Ｓ１のレベルに応じて遅延量τを変化させる。

オーディオＩＣ１０２ａは、図４のオーディオＩＣ１０２に加えて、レベルメータ１３０およびボリウム回路１３２を備える。ボリウム回路１３２は、前段からのオーディオ信号Ｓ１’を受け、ボリウム値に応じた係数を乗ずることにより、オーディオ信号Ｓ１のレベル（振幅）を調節する。レベルメータ１３０は、パルス変調器１１０に入力されるオーディオ信号Ｓ１のレベル（振幅）を検出する。

オーディオ信号Ｓ１’本来のレベルは、そのときどきによって変化し、したがってオーディオ信号Ｓ１のレベルは変化する。またオーディオ信号Ｓ１’のレベルが同じ場合であっても、ボリウム回路１３２のボリウム値が変更されると、オーディオ信号Ｓ１のレベルは変化する。そこでレベルメータ１３０によってオーディオ信号Ｓ１のレベルを検知し、その結果に応じて遅延量τを設定することにより、幅広い出力電力Ｐｏにおいて、高音質なオーディオ信号Ｓ１を再生できる。

出力電力Ｐｏごと、言い換えればオーディオ信号Ｓ１のレベルごとに最適な遅延量τは、あらかじめシミュレーションあるいは実測により取得しておけばよい。

また図１０には、出力フィルタ１０８の変形例が示される。図１０の出力フィルタ１０８ａは、図４の第１キャパシタＣ１、第２キャパシタＣ２に代えて、第３キャパシタＣ３を備える。第３キャパシタＣ３は、電気音響変換素子２の正極端子＋と負極端子−の間に設けられる。図４のオーディオＩＣ１０２においても、出力フィルタ１０８に代えて図１０の出力フィルタ１０８ａを用いてもよい。また第３キャパシタＣ３を、第１キャパシタＣ１および第２キャパシタＣ２と組み合わせてもよい。

（第２の変形例）
図１０のオーディオ出力回路１００ａにおいて、オーディオ信号Ｓ１’の振幅が実質的に一定に制御される場合、オーディオ信号Ｓ１のレベルは主としてボリウム回路１３２のボリウム値に依存することになる。この場合、レベルメータ１３０を省略し、遅延設定回路１２２は、ボリウム回路１３２のボリウム値に応じて遅延量τを設定してもよい。

最後に、オーディオ出力回路１００のアプリケーションを説明する。図１１は、オーディオ出力回路を備える電子機器１を示す回路図である。

電子機器１は、オーディオ出力回路１００ｂに加えて、ＣＰＵ４、音源６を備える。音源６とオーディオＩＣ１０２ｂのＩ／Ｏ端子Ｉ／Ｏ２はＩ^２Ｓバスなどを介して接続される。音源６は、デジタルのオーディオデータＤ１を生成する。

オーディオＩＣ１０２ｂは、パルス変調器１１０の前段に設けられたＤＳＰ（Digital Sound Processor）１５０と、オーディオインタフェース回路１６６を備える。オーディオインタフェース回路１６６は、音源６からのオーディオデータＤ１を受け、オーディオ信号Ｓ１’をＤＳＰ１５０に出力する。

ＤＳＰ１５０は、オーディオ信号Ｓ１’に対してさまざまな信号処理を施す。たとえばＤＳＰ１５０は、イコライザ１５２、バスブースト回路１５４、ボリウム回路１５６、サラウンド回路１５８、ステレオ・モノラル変換回路１６０、プリスケーラ１６２、レベルメータ１６４の少なくともひとつを備える。

イコライザ１５２は、オーディオ信号Ｓ１’に対してイコライジング処理を行う。バスブースト回路１５４は、オーディオ信号Ｓ１’に対して低域強調処理を行う。ボリウム回路１５６は、オーディオ信号Ｓ１’に対してサラウンド処理を行う。サラウンド回路１５８は、オーディオ信号Ｓ１’に対してサラウンド処理を行う。ステレオ・モノラル変換回路１６０は、オーディオ信号Ｓ１’に対してステレオ変換、モノラル変換を行う。プリスケーラ１６２は、オーディオ信号Ｓ１’の周波数変換を行う。レベルメータ１６４は、オーディオ信号Ｓ１のレベルを検出する。各ユニットは個別にオンオフが切りかえ可能であり、また処理順序も任意に設定可能である。

遅延設定回路１２２は、ＣＰＵ４からのデータにもとづいて、あるいはＤＳＰ１５０からの指令値にもとづいて、可変遅延回路１２０の遅延量τを設定する。

図１２（ａ）〜（ｃ）は、電子機器１の外観図である。図１２（ａ）は電子機器１の一例であるディスプレイ装置６００である。ディスプレイ装置６００は、筐体６０２、スピーカ２を備える。オーディオ出力回路１００は筐体に内蔵され、スピーカ２を駆動する。

図１２（ｂ）は電子機器１の一例であるオーディオコンポ７００である。オーディオコンポ７００は、筐体７０２、スピーカ２を備える。オーディオ出力回路１００は筐体７０２に内蔵され、スピーカ２を駆動する。

図１２（ｃ）は電子機器１の一例である小型情報端末８００である。小型情報端末８００は、携帯電話、ＰＨＳ（Personal Handy-phone System）、ＰＤＡ（Personal Digital Assistant）、タブレットＰＣ（Personal Computer）、オーディオプレイヤなどである。小型情報端末８００は、筐体８０２、スピーカ２、ディスプレイ８０４を備える。オーディオ出力回路１００は筐体８０２に内蔵され、スピーカ２を駆動する。

図１２（ａ）〜（ｃ）に示すような電子機器にオーディオ出力回路１００を用いることにより、音質の低下を抑制しつつ、コモンモードチョークコイル１４０を用いることができ、筐体を小型化したり、本来パワーインダクタが占有していた箇所に、別の回路部品を実装することが可能となる。

１…電子機器、Ｃ１…第１キャパシタ、Ｓ１…オーディオ信号、２…電気音響変換素子、Ｃ２…第２キャパシタ、Ｓ２ｐ…第１パルス信号、Ｓ２ｎ…第２パルス信号、Ｃ３…第３キャパシタ、４…ＣＰＵ、６…音源、１００…オーディオ出力回路、１０２…オーディオＩＣ、１０４…第１フィルタ、１０６…第２フィルタ、１０８…出力フィルタ、１１０…パルス変調器、１１２…第１ドライバ、１１４…第２ドライバ、１１６…第１Ｄ級アンプ、１１８…第２Ｄ級アンプ、１２０…可変遅延回路、１２２…遅延設定回路、１２４…レジスタ、１２６…インタフェース回路、１３０…レベルメータ、１３２…ボリウム回路、１４０…コモンモードチョークコイル、１４２…第１コイル、１４４…第２コイル、１４６…コア、１５０…ＤＳＰ、１５２…イコライザ、１５４…バスブースト回路、１５６…ボリウム回路、１５８…サラウンド回路、１６０…ステレオ・モノラル変換回路、１６２…プリスケーラ、１６４…レベルメータ、１６６…オーディオインタフェース回路。

Claims (11)

1. 電気音響変換素子を駆動するオーディオ出力回路であって、
   第１Ｄ級アンプと、
   第２Ｄ級アンプと、
   オーディオ信号を受け、前記第１Ｄ級アンプおよび前記第２Ｄ級アンプそれぞれをフィルタレス方式で駆動するための、第１パルス信号および第２パルス信号を生成するパルス変調器と、
   前記第１パルス信号に応じて前記第１Ｄ級アンプを駆動する第１ドライバと、
   前記第２パルス信号に応じて前記第２Ｄ級アンプを駆動する第２ドライバと、
   その一端が前記第１Ｄ級アンプの出力端子と接続され、その他端が前記電気音響変換素子の正極端子と接続される第１コイルと、その一端が前記第２Ｄ級アンプの出力端子と接続され、その他端が前記電気音響変換素子の負極端子と接続される第２コイルと、前記第１コイルおよび前記第２コイルが巻装されるコアと、を有するコモンモードチョークコイルと、
   前記第１Ｄ級アンプの出力信号と前記第２Ｄ級アンプの出力信号に相対的な遅延を与える遅延設定回路と、
   を備え、
   前記遅延設定回路は、前記オーディオ信号のレベルに応じて前記相対的な遅延を変化させることを特徴とするオーディオ出力回路。
2. 電気音響変換素子を駆動するオーディオ出力回路であって、
   第１Ｄ級アンプと、
   第２Ｄ級アンプと、
   オーディオ信号を受け、前記第１Ｄ級アンプおよび前記第２Ｄ級アンプそれぞれをフィルタレス方式で駆動するための、第１パルス信号および第２パルス信号を生成するパルス変調器と、
   前記第１パルス信号に応じて前記第１Ｄ級アンプを駆動する第１ドライバと、
   前記第２パルス信号に応じて前記第２Ｄ級アンプを駆動する第２ドライバと、
   その一端が前記第１Ｄ級アンプの出力端子と接続され、その他端が前記電気音響変換素子の正極端子と接続される第１コイルと、その一端が前記第２Ｄ級アンプの出力端子と接続され、その他端が前記電気音響変換素子の負極端子と接続される第２コイルと、前記第１コイルおよび前記第２コイルが巻装されるコアと、を有するコモンモードチョークコイルと、
   前記第１Ｄ級アンプの出力信号と前記第２Ｄ級アンプの出力信号に相対的な遅延を与える遅延設定回路と、
   前記オーディオ信号のレベルを検出するレベルメータと、
   を備え、
   前記遅延設定回路は、前記レベルメータの検出結果に応じて前記相対的な遅延を設定することを特徴とするオーディオ出力回路。
3. 電気音響変換素子を駆動するオーディオ出力回路であって、
   第１Ｄ級アンプと、
   第２Ｄ級アンプと、
   オーディオ信号を受け、前記第１Ｄ級アンプおよび前記第２Ｄ級アンプそれぞれをフィルタレス方式で駆動するための、第１パルス信号および第２パルス信号を生成するパルス変調器と、
   前記第１パルス信号に応じて前記第１Ｄ級アンプを駆動する第１ドライバと、
   前記第２パルス信号に応じて前記第２Ｄ級アンプを駆動する第２ドライバと、
   その一端が前記第１Ｄ級アンプの出力端子と接続され、その他端が前記電気音響変換素子の正極端子と接続される第１コイルと、その一端が前記第２Ｄ級アンプの出力端子と接続され、その他端が前記電気音響変換素子の負極端子と接続される第２コイルと、前記第１コイルおよび前記第２コイルが巻装されるコアと、を有するコモンモードチョークコイルと、
   前記第１Ｄ級アンプの出力信号と前記第２Ｄ級アンプの出力信号に相対的な遅延を与える遅延設定回路と、
   前記パルス変調器の前段に設けられ、設定されたボリウム値に応じて、前記オーディオ信号の振幅を変化させるボリウム回路と、
   を備え、
   前記遅延設定回路は、前記ボリウム値に応じて前記相対的な遅延を設定することを特徴とするオーディオ出力回路。
4. 前記相対的な遅延の調節可能な範囲の上限値は、１００ｎｓ以上であることを特徴とする請求項１から３のいずれかに記載のオーディオ出力回路。
5. 前記相対的な遅延の調節可能な範囲の下限値は０ｎｓであり、その上限値は３００ｎｓ以上であることを特徴とする請求項１から３のいずれかに記載のオーディオ出力回路。
6. 一端が前記電気音響変換素子の正極端子と接続され、他端が接地された第１キャパシタと、
   一端が前記電気音響変換素子の負極端子と接続され、他端が接地された第２キャパシタと、
   をさらに備えることを特徴とする請求項１から５のいずれかに記載のオーディオ出力回路。
7. 一端が前記電気音響変換素子の正極端子と接続され、他端が前記電気音響変換素子の負極端子と接続された第３キャパシタをさらに備えることを特徴とする請求項１から６のいずれかに記載のオーディオ出力回路。
8. 前記パルス変調器の前段に設けられ、前記オーディオ信号に対して、イコライジング処理、低域強調処理、サラウンド処理、ステレオ変換、モノラル変換処理、周波数変換処理、レベル検出処理の少なくともひとつを実行可能に構成されたデジタルサウンドプロセッサをさらに備えることを特徴とする請求項１から７のいずれかに記載のオーディオ出力回路。
9. 電気音響変換素子と、
   前記電気音響変換素子を駆動する請求項１から８のいずれかに記載のオーディオ出力回路と、
   を備えることを特徴とする電子機器。
10. オーディオデータを生成する音源をさらに備え、
    前記オーディオ出力回路は、前記オーディオデータにもとづいて前記オーディオ信号を生成することを特徴とする請求項９に記載の電子機器。
11. コモンモードチョークコイルとともに、電気音響変換素子を駆動するオーディオ出力回路を構成するオーディオ用集積回路であって、
    前記コモンモードチョークコイルは、その一端が前記電気音響変換素子の正極端子と接続される第１コイルと、その一端が前記電気音響変換素子の負極端子と接続される第２コイルと、前記第１コイルおよび前記第２コイルが巻装されるコアと、を有し、
    前記オーディオ用集積回路は、
    その出力端子が前記第１コイルの他端と接続されるべき第１Ｄ級アンプと、
    その出力端子が前記第２コイルの他端と接続されるべき第２Ｄ級アンプと、
    オーディオ信号を受け、前記第１Ｄ級アンプおよび前記第２Ｄ級アンプそれぞれをフィルタレス方式で駆動するための、第１パルス信号および第２パルス信号を生成するパルス変調器と、
    前記第１パルス信号に応じて前記第１Ｄ級アンプを駆動する第１ドライバと、
    前記第２パルス信号に応じて前記第２Ｄ級アンプを駆動する第２ドライバと、
    前記第１Ｄ級アンプの出力信号と前記第２Ｄ級アンプの出力信号に相対的な遅延を与える遅延設定回路と、
    を備え、
    前記遅延設定回路は、前記オーディオ信号のレベルに応じて前記相対的な遅延を変化させることを特徴とするオーディオ用集積回路。

Images