IT202000014302A1 - Circuito modulatore, dispositivo e procedimento corrispondenti - Google Patents

Circuito modulatore, dispositivo e procedimento corrispondenti Download PDF

Info

Publication number
IT202000014302A1
IT202000014302A1 IT102020000014302A IT202000014302A IT202000014302A1 IT 202000014302 A1 IT202000014302 A1 IT 202000014302A1 IT 102020000014302 A IT102020000014302 A IT 102020000014302A IT 202000014302 A IT202000014302 A IT 202000014302A IT 202000014302 A1 IT202000014302 A1 IT 202000014302A1
Authority
IT
Italy
Prior art keywords
stage
bridge
signal
differential
circuit
Prior art date
Application number
IT102020000014302A
Other languages
English (en)
Inventor
Marco Raimondi
Giovanni Gonano
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102020000014302A priority Critical patent/IT202000014302A1/it
Priority to US17/322,100 priority patent/US11463078B2/en
Priority to EP21177180.3A priority patent/EP3926829A1/en
Priority to CN202110661482.5A priority patent/CN113810028A/zh
Publication of IT202000014302A1 publication Critical patent/IT202000014302A1/it

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3264—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits in audio amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2178—Class D power amplifiers; Switching amplifiers using more than one switch or switching amplifier in parallel or in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/78—A comparator being used in a controlling circuit of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Communication Control (AREA)
  • Transmitters (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Description

DESCRIZIONE dell?invenzione industriale dal titolo:
?Circuito modulatore, dispositivo e procedimento corrispondenti?
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione ? relativa ai circuiti modulatori PWM, PWM essendo un acronimo per Pulse-Width Modulation (= modulazione a larghezza di impulso).
Una o pi? forme di attuazione possono essere applicate nei modulatori PWM ad alta frequenza, per esempio.
Una o pi? forme di attuazione possono essere applicate vantaggiosamente negli amplificatori di potenza audio in classe D.
Sfondo tecnologico
Negli amplificatori di potenza in classe D si nota oggi una tendenza marcata verso un aumento della frequenza di commutazione.
Il funzionamento degli amplificatori in classe D (o switching) implica il far commutare switch elettronici alternativamente on e off (vale a dire, resi conduttivi e non conduttivi) mediante un modulatore usando una modulazione a larghezza di impulso (PWM) o tecniche collegate per codificare un segnale (audio) di ingresso in un treno di impulsi. Il segnale amplificato ? recuperato (demodulato) mediante un filtro passa-basso, quale un filtro LC, per essere applicato a un altoparlante, per esempio.
Una frequenza di commutazione elevata pu? facilitare una riduzione del costo dei filtri di demodulazione LC.
Per il resto, una frequenza di commutazione elevata si risconara avere possibili conseguenze, come:
un aumento dei disturbi dovuto a un aumento nelle pendenze di commutazione, e
i vantaggi della modulazione in-fase rispetto alla modulazione fuori-fase vanno in gran parte perduti.
Per varie applicazioni ? auspicabile disporre di modulatori PWM perfezionati, con una maggiore robustezza contro i disturbi e un consumo di corrente/area ridotto.
Scopo e sintesi
Uno scopo di una o pi? forme di attuazione ? di contribuire a fornire tali soluzioni perfezionate.
Secondo una o pi? forme di attuazione, tale scopo pu? essere raggiunto per mezzo di un circuito avente le caratteristiche esposte nelle rivendicazioni che seguono.
Una o pi? forme di attuazione possono essere relative a un dispositivo corrispondente. Un amplificatore di potenza in classe D per l?uso in un sistema audio pu? essere un esempio di un tale dispositivo.
Una o pi? forme di attuazione possono essere relative a un procedimento corrispondente.
Le rivendicazioni sono parte integrante dell?insegnamento tecnico qui fornito con riferimento alle forme di attuazione.
Una o pi? forme di attuazione possono fornire un modulatore PWM completamente differenziale perfezionato che presenta una maggiore robustezza contro i disturbi e specifiche di corrente/area ridotte.
Una o pi? forme di attuazione possono presentare uno o pi? dei seguenti vantaggi:
una migliore immunit? al rumore di modo comune, dovuta all?uso estensivo di una circuiteria completamente differenziale;
la creazione di zeri e di poli ad anello aperto ? facilitata dalla possibilit? di agire sulle impedenze di ingresso di un comparatore: si possono creare picchi nelle parti alte (vertici) di un segnale di riferimento che non ? necessariamente ?quadrato? e presenta una pendenza finita, il che facilita un controllo in prossimit? della saturazione;
la possibile assenza di un controllo di modo comune conduce a una riduzione nel numero dei componenti, il che ? vantaggioso sia in termini di area occupata sia per il consumo di potenza.
Una o pi? forme di attuazione possono essere applicate vantaggiosamente in applicazioni audio di largo consumo, per esempio nei sistemi audio automotive.
Una o pi? forme di attuazione possono essere applicate vantaggiosamente negli amplificatori in classe D con uno stadio finale a ponte completo.
Una o pi? forme di attuazione possono fare vantaggiosamente a meno di una retroazione di modo comune: come risultato, in presenza di un carico di modo comune (un carico verso massa o la tensione di alimentazione su entrambe le uscite, per esempio), il duty cycle di modo comune delle due uscite non ? alterato.
Breve descrizione delle figure annesse
Una o pi? forme di attuazione saranno ora descritte, a puro titolo di esempio, con riferimento alle figure annesse, nelle quali:
la Figura 1A ? un esempio di uno schema circuitale di un circuito a ponte completo pilotato con segnali di pilotaggio distinti,
la Figura 1B ? un esempio di uno schema circuitale di un circuito a ponte completo pilotato con un segnale di pilotaggio comune,
la Figura 2 ? un esempio di uno schema a blocchi di un circuito modulatore PWM secondo la presente descrizione e comprendente comparatori di corrente plurali,
la Figura 3 ? un esempio di uno schema a blocchi di un circuito modulatore PWM secondo la presente descrizione e comprendente un singolo comparatore di corrente,
la Figura 4 ? un esempio di uno schema circuitale di funzionamento di un comparatore di corrente, e
le Figure da 5A a 5D sono diagrammi temporali che rappresentano possibili comportamenti nel tempo di segnale che possono verificarsi in forme di attuazione della presente descrizione.
Descrizione dettagliata di esempi di forme di attuazione
Nella descrizione che segue, sono illustrati uno o pi? dettagli specifici, allo scopo di fornire una comprensione approfondita di esempi di forme di attuazione di questa descrizione. Le forme di attuazione possono essere ottenute senza uno o pi? dei dettagli specifici o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio al fine di evitare di rendere poco chiari certi aspetti delle forme di attuazione.
Un riferimento a ?una forma di attuazione? nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura, o caratteristica descritta con riferimento alla forma di attuazione ? compresa in almeno una forma di attuazione. Quindi, le frasi come ?in una forma di attuazione? o simili che possono essere presenti in uno o pi? punti della presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione.
Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o pi? forme di attuazione.
I riferimenti usati qui sono forniti semplicemente per convenienza e quindi non definiscono l?ambito di protezione o l?ambito delle forme di attuazione.
A titolo di introduzione alla presente descrizione dettagliata, si pu? notare che i vantaggi della modulazione in-fase possono diventare meno rilevanti nei modulatori PWM ad alta frequenza rispetto ai modulatori PWM a bassa frequenza.
In effetti:
un vantaggio della modulazione in-fase ? relativo alla modalit? differenziale nella misura in cui si verifica una commutazione a frequenza doppia e con uno swing del segnale dimezzato; questo ha come risultato una riduzione del ripple attraverso un carico accoppiato a un modulatore, il che ? utile nell?evitare un aumento indesiderato della dimensione dei componenti LC per il medesimo scopo: con una frequenza di modulazione elevata, la dimensione del filtro LC ? ridotta, il che rende pi? tollerabile un possibile incremento delle dimensioni;
la modulazione in-fase riduce il trasferimento del rumore del clock PWM all?uscita differenziale: con una frequenza di modulazione elevata, pu? essere fornito un anello di regolazione avente un guadagno molto elevato nella banda audio, il che ha come risultato una capacit? di reiezione elevata di tale rumore;
la modulazione in-fase evita discontinuit? nel segnale differenziale quando il segnale PWM ? attivato/disattivato, evitando un rumore pop: con una frequenza di modulazione elevata, queste discontinuit? sono traslate alle alte frequenze, al di fuori della gamma udibile.
Per contro, un vantaggio della modulazione fuori-fase in confronto alla modulazione in-fase ? relativo al modo comune nella misura in cui le armoniche di modo comune hanno un peso maggiore delle armoniche di modo differenziale; questo pu? avere dei benefici per le emissioni. La modulazione fuori-fase (out-phase) fornisce un modo comune ?fermo?, e l?assenza di una modulazione apprezzabile del modo comune rimane notevole anche con un aumento nella frequenza di modulazione, con il modo comune considerato generalmente come di interesse minore del modo differenziale.
Le Figure 1A e 1B sono esempi della possibilit? (che pu? essere considerata come convenzionale nella tecnica) di creare uno stadio finale intrinsecamente differenziale, dove i semi-ponti sono pilotati (sempre) con fasi opposte (funzionamento in controfase).
Le Figure 1A e 1B rappresentano due semi-ponti comprendenti switch elettronici, come transistori (i transistori a effetto di campo, come i transistori mosfet possono essere un esempio di questi switch) disposti intermedi tra un nodo di alimentazione o una linea VCC e la massa GND.
Un carico LD ? rappresentato in linee tratteggiate accoppiato tra nodi di uscita OUTP e OUTM intermedi tra i due transistori in ciascun a semi-ponte.
Nella rappresentazione affatto generale delle Figure 1A e 1B, il carico LD pu? essere rappresentativo di una rete piuttosto complessa.
Per esempio, nel caso di un amplificatore audio in classe D comprendente uno stadio finale come rappresentato a titolo di esempio nelle Figure 1A e 1B, il carico LD pu? comprendere, per esempio, un filtro demodulatore LC, una rete di smorzamento (?damping?) di uscita e un carico appropriato, come un sistema di altoparlanti, comprendente eventualmente una rete di crossover.
Gli switch nei semi-ponti rappresentati a titolo di esempio nelle Figure 1A e 1B sono configurati per essere commutati alternativamente on e off in una modalit? di funzionamento PWM mediante stadi di pilotaggio (?driver?) con uscite complementari (illustrate e non indicate con riferimenti per semplicit?) che ricevono segnali di pilotaggio DrvInP e DrvInM distinti (Figura 1A) o uno stesso segnale di pilotaggio comune DrvIn (Figura 1B).
Nel caso della Figura 1B, i due semi-ponti ricevono soltanto un segnale di ingresso, cio? DrvIn, dedicato a controllare il modo differenziale. Un tale modo comune di funzionamento non ? controllabile dall?esterno ed ? intrinsecamente (teoricamente) fissato a VCC/2.
Come indicato, gli switch (transistori mosfet) in ciascuno dei semi-ponti rappresentati a titolo di esempio nelle Figure 1A e 1B sono pilotati con fasi opposte (funzionamento in controfase) allo scopo di evitare una conduzione incrociata.
In un dispositivo come rappresentato a titolo di esempio nella Figura 1A, ciascuno dei due semi-ponti pu? essere pilotato con un rispettivo segnale di pilotaggio DrvInP, DrvInM (un segnale logico avente valori ?0? o ?1?, per esempio).
Tale segnale pu? essere generato - in una maniera nota agli esperti nella tecnica - mediante un comparatore cui sono forniti un segnale di modulazione e un segnale di portante (un?onda triangolare, per esempio).
La portante usata per pilotare il a semi-ponte ?P? ha una certa relazione di fase con la portante usata per pilotare il a semi-ponte ?M?:
nel caso della modulazione in-fase, le due portanti usate per produrre DrvInP e DrvInM sono in-fase, vale a dire, hanno uno sfasamento reciproco di 0?,
nel caso della modulazione fuori-fase, le due portanti usate per produrre DrvInP e DrvInM sono in controfase, vale a dire, hanno uno sfasamento reciproco di 180?.
La relazione di fase tra questi segnali di portante ? rispecchiata da una relazione di fase corrispondente tra i segnali di pilotaggio DrvInP e DrvInM (come discusso, questi possono essere segnali binari che hanno livelli di tensione 0 e VCC corrispondenti a un segnale logico che ha valori ?0? o ?1?), lo stesso si applica anche ai segnali di uscita nei nodi OUTP e OUTM.
Se si desidera (soltanto) la modulazione fuori-fase, una configurazione come rappresentato a titolo di esempio nella Figura 1A pu? essere modificata come rappresentato a titolo di esempio nella Figura 1B, dove ? usato un singolo segnale di ingresso DrvIn (ottenuto da una singola portante) per pilotare entrambi i semi-ponti, uno in controfase rispetto all?altro: si veda la configurazione ?incrociata? degli stadi di pilotaggio con uscite complementate nella Figura 1B, in contrasto con la configurazione ?simmetrica? degli stadi di pilotaggio nella Figura 1A.
La soluzione della Figura 1B ? pi? semplice della soluzione della Figura 1A, che comporta due portanti distinte (e due comparatori relativi). Inoltre, la soluzione rappresentata a titolo di esempio nella Figura 1A, che comprende due ingressi DRvInP, DrvInM distinti, pu? comportare una regolazione separata del modo comune.
Ancora a titolo di introduzione alla presente descrizione dettagliata, il documento US 2015/0207498 A1 (cui corrispondono US 2017/0155381 A1, US 2018/0323774 A1, US 9 595 946 B2, US 10 027 315 B2 e US 10 615 784 B2) descrive un procedimento per ridurre l?occorrenza di salti di impulsi (?pulse skipping?) da una caratteristica che ha effetti su un ingresso di segnale di modulazione in un integratore di un modulatore con modulazione a larghezza di impulsi (PWM), insieme a un segnale di portante a onda quadra per generare una forma d?onda triangolare del modulatore PWM. Un tale procedimento pu? comprendere il creare un picco sincrono ampio ai vertici della forma d?onda triangolare fornita in uscita dall?integratore.
Si ? trovato che il fatto di aggiungere un picco sui vertici di un segnale di portante come discusso in questi documenti migliora il comportamento dell?amplificatore vicino alla saturazione.
Fornire tali picchi a una frequenza di modulazione elevata con circuiti di retroazione comporterebbe quasi inevitabilmente di usare amplificatori con una risposta (molto) veloce e slew rate elevati.
Circuiti come rappresentati qui a titolo di esempio possono comprendere un modulatore PWM completamente differenziale, che, da una parte, pu? beneficiare dei vantaggi derivanti dalle caratteristiche di uno stadio finale come menzionato precedentemente, superando al tempo stesso certe limitazioni della tecnica nota.
Circuiti come rappresentati qui a titolo di esempio possono applicarsi sia a modulatori PWM ad anello aperto sia a modulatori PWM ad anello chiuso.
In quest?ultimo caso, l?anello di regolazione pu? comprendere o pu? non comprendere il filtro di demodulazione LC, e/o pu? comprendere uno o pi? anelli annidati.
La Figura 2 ? uno schema a blocchi di un esempio di architettura di un circuito modulatore PWM, indicato con 100 nel suo complesso.
La Figura 2 ? un esempio della possibilit? di applicare un concetto alla base di forme di attuazione come qui discusse (vale a dire, usare un comparatore di corrente al posto di un comparatore di tensione) in un circuito modulatore PWM per il resto convenzionale.
Il circuito 100 illustrato nella Figura 2 pu? essere configurato per ricevere un segnale di ingresso differenziale (un segnale audio, per esempio) applicato tra due nodi di ingresso InP, InM cos? come fornito da una sorgente di segnale S e per produrre tra due nodi di uscita OUTP, OUTM un corrispodente segnale (differenziale) modulato PWM da applicare a un carico LD.
Sia la sorgente S, sia il carico LD sono rappresentati in linee tratteggiate nella misura in cui l?uno o l?altro di essi o entrambi possono essere elementi distinti rispetto al circuito 100 delle forme di attuazione.
Come nel caso delle Figure 1A e 1B discusse precedentemente, il carico LD nella Figura 2 (e nella Figura 3) pu? essere in realt? rappresentativo di una rete piuttosto complessa (per esempio, un filtro demodulatore LC, una rete di smorzamento di uscita, un sistema di altoparlanti nel caso di un amplificatore audio in classe D comprendente un circuito 100 come rappresentato qui a titolo di esempio.
Inoltre, in tutta questa descrizione, una stessa designazione pu? essere usata per brevit? per fare riferimento sia a un certo nodo o linea in un circuito, sia a un segnale che si presenta in quel nodo o quella linea. Questo pu? applicarsi, per esempio, per i nodi di ingresso InP, InM che ricevono il segnale di ingresso differenziale dalla sorgente S.
Come rappresentato a titolo di esempio nella Figura 2, un tale segnale di ingresso differenziale (in breve, InP, InM) ? applicato all?ingresso di uno stadio differenziale 10 (un amplificatore completamente differenziale, per esempio) che, partendo dal segnale di ingresso differenziale (InP - InM, per esempio), genera due segnali di controllo VcP e VcM da inoltrare verso i semi-ponti 121, 122 in uno stadio finale del circuito.
Gli esperti nella tecnica apprezzeranno per il resto che un amplificatore completamente differenziale ? solo un possibile esempio di implementazione di uno stadio differenziale 10 come qui considerato.
A titolo di ulteriore possibile esempio di implementazione, lo stadio differenziale 10 pu? comprendere due amplificatori single-ended:
un primo, che riceve il segnale InP e che inoltra un segnale di controllo VcP verso il a semi-ponte 121, e
un secondo, che riceve il segnale InM e che inoltra un segnale di controllo VcM verso il a semi-ponte 122.
Qui, di nuovo (come nel caso delle Figure 1A e 1B) i due semi-ponti 121, 122 possono comprendere switch elettronici, come transistori. I transistori a effetto di campo, come i transistori mosfet, possono essere un esempio di questi switch.
Il carico LD ? rappresentato in linee tratteggiate accoppiato tra i nodi di uscita OUTP e OUTM intermedi tra i due transistori in ciascun a semi-ponte.
Qui, di nuovo, gli switch nei semi-ponti sono configurati per essere commutati alternativamente on e off mediante stadi di pilotaggio complementari 121A, 122A con uscite complementari controllati con segnali di pilotaggio DrvInP e DrvInM distinti.
Come illustrato, i segnali di pilotaggio DrvInP e DrvInM sono forniti come uscite da rispettivi comparatori ? di corrente - 141, 142. Questi comparatori sono sensibili ai segnali di portante VrefP, VrefM (forme d?onda triangolari, come discusso in seguito) cos? come ai segnali di controllo VcP e VcM provenienti dallo stadio differenziale 10 (un amplificatore completamente differenziale o una coppia di amplificatori single-ended complementari, per esempio). Questo pu? avvenire mediante impedenze dei convertitori da tensione a corrente ZmuxP, ZmuxM e ZcP, ZcM intermedi.
Al fine di produrre i segnali di portante VrefP, VrefM, l?esempio di circuito illustrato nella Figura 2 comprende due generatori di riferimento 161, 162 configurati per essere cadenzati da segnali di clock ClockP, ClockM corrispondenti provenienti da una sorgente di clock, non visibile per semplicit?.
Questa sorgente di clock pu? comprendere una circuiteria di clock di un qualsiasi tipo noto agli esperti nella tecnica a tale scopo.
Per esempio, nel caso in cui il circuito 100 sia incluso in un amplificatore audio in classe D, una tale sorgente di clock pu? gi? essere fornita al fine di favorire il funzionamento dell?amplificatore: in modo convenzionale un tale amplificatore pu? comprendere un blocco digitale temporizzato con un segnale di clock da cui un clock come qui discusso pu? essere ottenuto mediante un divisore di clock, per esempio.
I generatori di riferimento 161, 162 nell?esempio di circuito della Figura 2 possono comprendere amplificatori single-ended.
Per esempio, i generatori di riferimento 161, 162 possono comprendere amplificatori single-ended in una configurazione di integratore, che, partendo dal segnale di clock ClockP, ClockM genera un segnale (di portante) VrefP, VrefM con una forma triangolare, per esempio.
? previsto che i segnali di portante di riferimento VrefP, VrefM siano applicati (convertiti in segnale di corrente mediante impedenze dei convertitori da tensione a corrente intermedi ZmuxP e ZmuxM, rispettivamente, per esempio) ai comparatori di corrente 141, 142 per un confronto con i segnali di controllo differenziali VcP, VcM (anch?essi convertiti in segnali di corrente mediante impedenze dei convertitori da tensione a corrente intermedi ZcP e ZcM, rispettivamente, per esempio) in modo tale che i segnali di pilotaggio DrvinP, DrvinN modulati PWM per pilotare il primo stadio a semi-ponte 121 e il secondo stadio a semi-ponte 122 siano generati come risultato del confronto nei comparatori di corrente 141, 142.
In termini generali, questo tipo di funzionamento (generazione di segnali modulati PWM) ? per il resto convenzionale nella tecnica, il che rende superfluo fornire in questa sede una descrizione pi? dettagliata. Come discusso in seguito, una caratteristica dei modulatori 100 come qui discussi ? che il confronto che conduce a una generazione dei segnali modulati PWM ? effettuato come un confronto di correnti, invece di un confronto di tensioni.
Nell?esempio di circuito 100 della Figura 2, i segnali di riferimento VrefP, VrefM sono inviati verso i comparatori 141, 142 per un confronto con i segnali di controllo VcP, VcM mediante due multiplexer (MUX) 181, 182 configurati per ricevere i segnali VrefP, VrefM cos? come segnali di soglia VpeakP, VpeakM da una sorgente di soglia di riferimento e segnali di clock ClockPpeak, ClockMpeak da una sorgente di clock. Queste sorgenti di soglia/clock (che possono comprendere una circuiteria di un qualsiasi tipo noto agli esperti nella tecnica a tale scopo) non sono visibili per semplicit?.
Per esempio, i due multiplexer 181, 182 nell?esempio di circuito 100 della Figura 2 possono comprendere multiplexer analogici che - in base a segnali di temporizzazione ClockPpeak, ClockMpeak che commutano intorno ai vertici dei segnali di ?portante?, come VrefP, VrefM - possono fare commutare (forzare) le loro uscite a un livello (potenziale) fisso allo scopo di generare dei picchi.
Un dispositivo corrispondente ? descritto, per esempio, in US 2019/0123731 A1 (al quale corrisponde US 10 560 082 B2).
In breve, un circuito di modulazione PWM come descritto in tali documenti comprende:
un primo blocco circuitale configurato per ricevere un segnale di ingresso a onda quadra e produrre dal segnale di ingresso a onda quadra un segnale a onda triangolare,
un secondo blocco circuitale configurato per ricevere un segnale di modulazione e produrre un segnale PWM confrontando il segnale di modulazione con un segnale di portante,
un blocco circuitale di commutazione accoppiato tra il primo blocco circuitale e il secondo blocco circuitale e sensibile a segnali di riferimento che hanno un valore di riferimento superiore e uno inferiore e commutabile selettivamente tra un?impostazione di trasferimento di portante in cui il blocco circuitale di commutazione accoppia il primo blocco circuitale al secondo blocco circuitale per trasferire il segnale onda triangolare come segnale di portante, e
una o pi? impostazioni di forzatura di portante per ottimizzare o inibire l?effettuazione di salti di impulsi nel segnale PWM, in cui il blocco circuitale di commutazione forza il segnale di portante rispettivamente al valore di riferimento superiore e a quello inferiore.
Le uscite dai multiplexer 181, 182 sono fornite (per esempio, mediante le impedenze dei convertitori da tensione a corrente intermedi ZmuxP e ZmuxM, rispettivamente) ai comparatori di corrente 141, 142 che sono configurati per produrre i segnali di pilotaggio DrvInP, DrvInM per i semiponti 121, 122 nello stadio finale.
L?esempio di circuito della Figura 2 comprende inoltre una linea di retroazione di modo comune FeedCM (rappresentata in linea tratteggiata) accoppiata ai generatori 161, 162 per agire sulla linea base dei segnali di portante VrefP, VrefM cos? come linee di retroazione di modalit? differenziale FeedP e FeedM (rappresentate similmente in linea tratteggiata) che agiscono sullo stadio differenziale 10 (un amplificatore completamente differenziale o una coppia di amplificatori single-ended complementari, per esempio) che genera i segnali di controllo VcP, VcM.
Un tale dispositivo di retroazione e i principi di funzionamento relativi sono per il resto convenzionali nella tecnica, il che rende superfluo fornire qui una descrizione pi? dettagliata.
Una caratteristica vantaggiosa dell?esempio di circuito della Figura 2 consiste nel fatto che i comparatori 141, 142 comprendono, al posto di comparatori di tensione, comparatori di corrente (differenziali) 141, 142 che ricevono ai loro ingressi segnali di corrente da confrontare come forniti mediante le impedenze dei convertitori da tensione a corrente ZcP, ZcM e ZmuxP, ZmuxM, rispettivamente.
Si osserva essere noto che un comparatore di tensione presenta un?impedenza di ingresso prevedibilmente elevata (come fornita dai terminali di gate dei transistori a effetto di campo, come i transistori mosfet, per esempio). Questo ? in contrasto con un comparatore di corrente, che ? noto presentare un?impedenza di ingresso prevedibilmente bassa (come fornita dai terminali di source dei transistori a effetto di campo, come i transistori mosfet, per esempio).
In circuiti come rappresentato qui a titolo di esempio (che usano un comparatore di corrente al posto di un comparatore di tensione), per pilotare i semi-ponti 121, 122 si pu? usare un valore logico che rappresenta il segno della differenza delle correnti che entrano nei due terminali di ingresso dei comparatori 141, 142.
Questo concetto ? rappresentato ulteriormente a titolo di esempio nello schema della Figura 3 dove le grandezze, elementi o parti simili a grandezze, elementi o parti gi? discussi con riferimento alle figure precedenti sono indicati con simboli di riferimento simili; una descrizione dettagliata corrispondente non sar? ripetuta per brevit?.
Come indicato, lo schema della Figura 2 ? un esempio di un circuito modulatore 100 in cui i semi-ponti 121, 122 nello stadio (di potenza) finale sono controllati da rispettivi segnali di pilotaggio DrvInP, DrvInM, come nel caso della soluzione illustrata nella Figura 1A.
Per contro, lo schema della Figura 3 ? un esempio di un circuito modulatore 100 in cui gli switch nei semi-ponti sono configurati per essere commutati alternativamente on e off mediante stadi di pilotaggio complementari 121A, 122A con uscite complementari controllati da un singolo segnale di pilotaggio DrvIn, come nel caso della soluzione illustrata nella Figura 1B.
Inoltre, si apprezzer? che certe caratteristiche illustrate in seguito per semplicit? con riferimento all?architettura della Figura 3, che comprende un singolo comparatore di corrente indicato con 14, possono essere applicate all?architettura della Figura 2, che comprende due comparatori di corrente 141, 142. Similmente, certe caratteristiche gi? illustrate con riferimento all?architettura con due comparatori della Figura 2 possono essere applicate all?architettura con singolo comparatore della Figura 3.
Nell?esempio di circuito della Figura 3, il singolo segnale di pilotaggio DrvIn usato per pilotare i semi-ponti 121, 122 ? ottenuto di nuovo mediante un comparatore di corrente 14 al posto di un comparatore di tensione.
In tal modo, per pilotare i semi-ponti 121, 122 si pu? usare un valore logico che rappresenta il segno della differenza delle correnti che entrano nei due terminali di ingresso del comparatore 14 (cio?, iP-iM).
Si nota che i comparatori di corrente, come 14 (e anche 141, 142), presentano un?impedenza di ingresso idealmente zero, cosicch? ai loro ingressi si possono connetter diverse coppie di segnali, tutte disaccoppiate le une dalle altre.
Una prima coppia di segnali di ingresso pu? corrispondere ai segnali di controllo differenziali, ottenuti dalle tensioni di controllo VcP e VcM, trasformate in correnti attraverso impedenze di accesso di convertitori da tensione a corrente, come ZcP, ZcM (si vedano, per esempio iP - iM come applicate al comparatore di corrente 14 nella Figura 3).
Una seconda coppia di segnali di ingresso pu? corrispondere ai segnali di riferimento di portante VrefM, VrefP che hanno origine dalla generazione di un riferimento differenziale cadenzata da un (singolo) segnale di clock (si vedano ClockP e ClockM nella Figura 2), di nuovo trasformati in correnti attraverso impedenze dei convertitori da tensione a corrente, come ZrefM, ZrefP (si veda, per esempio, la tensione di uscita differenziale VrefP-VrefM dal generatore 16 avente le impedenze ZrefM, ZrefP accoppiate alle sue uscite nella Figura 3).
Una terza coppia di segnali di ingresso pu? corrispondere a picchi applicati ai vertici dei segnali di portante VrefM, VrefP: si vedano i vari documenti di brevetto citati a tale riguardo precedentemente nella discussione dell?architettura illustrata nella Figura 2.
Questi picchi possono essere prodotti da un generatore di picco differenziale 20 in un funzionamento cadenzato da un (singolo) segnale di clock differenziale ClockPeak (si vedano ClockPpeak e ClockMpeak nella Figura 2 e anche la discussione delle Figure 4 e da 5A a 5D qui di seguito).
Il generatore differenziale di picco 20 pu? essere configurato per generare una tensione differenziale, che ? ? quindi trasformata in una corrente attraverso le impedenze di accesso di convertitori da tensione a corrente ZpeakM, ZpeakP. In alternativa, il generatore di picco differenziale 20 pu? essere configurato per generare direttamente una corrente differenziale corrispondente (per tale motivo, le impedenze ZpeakM, ZpeakP sono illustrate in linee tratteggiate).
Altre coppie di segnali possono essere connesse agli ingressi del comparatore di corrente 14 come eventualmente desiderato, traendo vantaggio dalla caratteristica di disaccoppiamento mutuo discussa precedentemente.
Si ? trovato che adattare le impedenze nelle coppie, cio? ZcP=ZcM, ZrefP=ZrefM, ZpeakP=ZpeakM, ? vantaggioso al fine di facilitare un funzionamento adeguato di un?architettura completamente differenziale, come rappresentato a titolo di esempio nella Figura 3. Ottenere un adattamento molto stringente non ? per il resto obbligatorio, nella misura in cui il disadattamento conduca a un (piccolo) segnale di modo comune, che pu? risultare dal segnale differenziale. Il fatto che i circuiti disposti a valle siano circuiti differenziali ha come risultato che questo piccolo segnale di modo comune ? a malapena trasferito.
Si ? trovato che i resistori di polisilicio forniscono un adattamento adeguato per i presenti scopi, con il vantaggio di un buon comportamento lineare e una sensitivit? ridotta ai disturbi dal substrato.
Inoltre, si ? trovato che per comparatori come 14, 141, 142 qui illustrati ? vantaggioso fare ricorso a un?architettura di un comparatore di corrente come descritto in G. Palmisano e G. Palumbo, "An offset compensated fully differential CMOS current comparator," 38th Midwest Symposium on Circuits and Systems. Proceedings, Rio de Janeiro, Brasile, 1995, pagine da 1038 a 1041 vol.2, doi: 10.1109/MWSCAS.1995.510271.
Un confronto di corrente, al posto di un confronto di tensione, ? vantaggioso nella misura in cui pu? facilitare, per esempio, la fornitura di picchi ai vertici di una portante triangolare rendendo la circuiteria relativa pi? semplice e pi? flessibile (specialmente quando si fa ricorso al layout illustrato nella Figura 3).
La Figura 4 ? un esempio di un comparatore di corrente differenziale 14 come rappresentato a titolo di esempio nella Figura 3 a cui ? fornita una tensione di picco differenziale Vpeakdiff = VpeakP - VpeakM usata per caricare un condensatore C mediante impedenze (resistori) R1P, R1M. Come illustrato, la tensione attraverso il condensatore C ? trasferita agli ingressi (di corrente) differenziali del comparatore 14 attraverso ulteriori impedenze (resistori) R2P, R2M in modo tale che una corrente ipeakdiff circoli attraverso l?ingresso del comparatore.
Ipotizzando condizioni di adattamento come discusse precedentemente, cio? R1P=R1M=R1 e R2P=R2M=R2, possibili comportamenti nel tempo di VpeakP e VpeakM possono essere come rappresentato a titolo di esempio nelle Figure 5A e 5B rispetto a una scala di tempo (ascissa) comune. Vale a dire VpeakP e VpeakM possono comprendere segnali a impulsi con una larghezza (durata di tempo) dell?impulso Tpeak con uno stesso valore di picco V0P=V0M; quindi Vpeakdiff e ipeakdiff possono presentare comportamenti nel tempo come rappresentato a titolo di esempio nelle Figure 5C e 5D rispetto alla stessa scala di tempo (ascissa) comune delle Figure 5A e 5B.
In termini matematici, questo pu? essere espresso come:
ipeakdiff/Vpeakdiff = <1>/(R1+R2)<. 1>/1+[sC(2R1.R2)/(R1 R2)]= <k>/(1 s?) con l?ampiezza dei picchi di corrente (si veda la Figura 5D) espressa come:
i0P = i0M = V0<.>k(1 - e-<Tpeak/?>).
Un circuito (modulatore PWM) come rappresentato qui a titolo di esempio (per esempio, 100) pu? comprendere:
un primo stadio a semi-ponte (per esempio, 121) avente un primo nodo di uscita (per esempio, OUTP) e un secondo stadio a semi-ponte (per esempio, 122) avente un secondo nodo di uscita (per esempio, OUTM), il primo nodo di uscita e il secondo nodo di uscita configurati per avere un carico elettrico (per esempio, LD) accoppiato tra loro per applicare a esso un segnale di uscita modulato PWM,
uno stadio differenziale (per esempio, 10: questo pu? essere un amplificatore completamente differenziale o una coppia di amplificatori single-ended complementari) avente nodi di ingresso (per esempio, InP, InM) configurati per ricevere un segnale di ingresso applicato tra detti nodi di ingresso e produrre un segnale di controllo differenziale (per esempio, VcP, VcM) per detto primo stadio a semi-ponte e detto secondo stadio a semi-ponte,
almeno un comparatore di corrente (per esempio, 14; 141, 142) intermedio tra detto stadio differenziale e detto primo e detto secondo stadio a semi-ponte, l?almeno un comparatore di corrente configurato per produrre almeno un segnale di pilotaggio modulato PWM (per esempio, Drvin; DrvinP, DrvinN) per pilotare detto primo stadio a semiponte e detto secondo stadio a semi-ponte in funzione di detto segnale di ingresso applicato tra detti nodi di ingresso in detto stadio differenziale.
Come discusso ripetutamente, lo stadio differenziale 10 come qui considerato si presta a essere implementato in differenti modi. Per esempio, una possibile alternativa a un amplificatore completamente differenziale pu? comportare di ?suddividere? lo stadio differenziale 10 in due amplificatori single-ended:
un primo, che riceve il segnale InP e che inoltra un segnale di controllo VcP verso il a semi-ponte 121, e
un secondo, che riceve il segnale InM e che inoltra un segnale di controllo VcM verso il a semi-ponte 122.
Un circuito come rappresentato qui a titolo di esempio pu? comprendere un comparatore di corrente intermedio tra detto stadio differenziale e detto primo e detto secondo stadio a semi-ponte, il comparatore di corrente configurato per produrre, in funzione di detto segnale di ingresso applicato tra detti nodi di ingresso in detto stadio differenziale, un segnale di pilotaggio modulato PWM comune (per esempio, Drvin) applicato sia a detto primo stadio a semi-ponte sia a detto secondo stadio a semi-ponte.
Un circuito come rappresentato qui a titolo di esempio pu? comprendere:
un primo comparatore di corrente (per esempio, 141) intermedio tra detto stadio differenziale e detto primo stadio a semi-ponte, il primo comparatore di corrente configurato per produrre, in funzione di detto segnale di ingresso applicato tra detti nodi di ingresso in detto stadio differenziale un primo segnale di pilotaggio modulato PWM (per esempio, DrvinP) applicato a detto primo stadio a semi-ponte, e
un secondo comparatore di corrente (per esempio, 142) intermedio tra detto stadio differenziale e detto secondo stadio a semi-ponte, il secondo comparatore di corrente configurato per produrre, in funzione di detto segnale di ingresso applicato tra detti nodi di ingresso in detto stadio differenziale (10), un secondo segnale di pilotaggio modulato PWM (per esempio, DrvinM) applicato a detto secondo stadio a semi-ponte.
Un circuito come rappresentato qui a titolo di esempio pu? comprendere almeno una coppia di impedenze adattate (per esempio, ZcP, ZcM; ZmuxP, ZmuxM; R1P, R1M, R2P, R2M) accoppiata agli ingressi di detto almeno un comparatore di corrente per fornire una conversione da tensione a corrente dei segnali applicati a detto almeno un comparatore di corrente.
Un circuito come rappresentato qui a titolo di esempio pu? comprendere almeno un generatore di segnale di riferimento (per esempio, 16, 161, 162) accoppiato (per esempio, ZmuxP, ZmuxM; ZrefP, ZrefM) a detto almeno un comparatore di corrente, l?almeno un generatore di segnale di riferimento configurato per produrre almeno un segnale di portante (per esempio, VrefP, VrefM) per confronto con detto segnale di controllo differenziale in detto comparatore di corrente, in cui detto almeno un segnale di pilotaggio modulato PWM per pilotare detto primo stadio a semi-ponte e detto secondo stadio a semi-ponte ? un risultato di detto confronto (di corrente).
Un circuito come rappresentato qui a titolo di esempio pu? comprendere una circuiteria di generazione di picco (per esempio, 20, ZpeakP, ZpeakM nella Figura 3 o 181, 182, VpeakP, VpeakM nella Figura 2 o VpeakP, VpeakM, R1P, R1M, C, R2P, R2M, 14 nella Figura 4) configurata per forzare a valori fissi (per esempio, VpeakP, VpeakM) i vertici di detto almeno un segnale di portante.
In un circuito come rappresentato qui a titolo di esempio, detta circuiteria di generazione di picco pu? comprendere una circuiteria generatrice di picco di corrente configurata per iniettare in detto almeno un comparatore di corrente picchi di corrente (si vedano 14 e ipeakdiff nella Figura 4) ai vertici di detto almeno un segnale di portante.
Come discusso, una tale circuiteria generatrice di picco (si veda 20 nella Figura 3, per esempio) pu? essere configurata per generare direttamente una corrente come desiderato, invece di una tensione da convertire in una corrente (si vedano ZpeakM e ZpeakP illustrate in linee tratteggiate nella Figura 3, per esempio).
In un circuito come rappresentato qui a titolo di esempio, detto primo stadio a semi-ponte pu? comprendere una prima coppia di switch elettronici aventi detto primo nodo di uscita tra loro e detto secondo stadio a semi-ponte pu? comprendere una seconda coppia di switch elettronici aventi detto secondo nodo di uscita tra loro; gli switch elettronici in dette coppie possono essere configurati per essere commutati alternativamente on e off mediante stadi di pilotaggio (per esempio, 121A, 122A) con uscite complementari.
Un dispositivo come rappresentato qui a titolo di esempio pu? comprendere:
un circuito (per esempio, 100) come rappresentato qui a titolo di esempio,
una sorgente di segnale (per esempio, S) accoppiata ai nodi di ingresso (per esempio, InP, InM) di detto stadio differenziale e configurata per applicare un segnale di ingresso tra detti nodi di ingresso, e
un carico elettrico (per esempio, LD) accoppiato intermedio tra detto primo nodo di uscita di detto primo stadio a semi-ponte e detto secondo nodo di uscita di detto secondo stadio a semi-ponte per avere detto segnale di uscita modulato PWM applicato a esso.
Un dispositivo come rappresentato qui a titolo di esempio pu? comprendere un amplificatore (per es. audio) in classe D.
Per esempio, circuiti modulatori come rappresentato qui a titolo di esempio possono essere usati vantaggiosamente negli amplificatori in classe D che implementano una strategia di controllo della tensione di uscita, in contrasto con gli amplificatori in classe D che implementano una strategia di controllo della corrente di uscita (per esempio, mediante un flip-flop che ? impostato a ciascun ciclo di clock ed ? resettato come risultato del fatto che la corrente nell?induttore di uscita raggiunge un livello di soglia).
Un procedimento di pilotaggio di un circuito o di un dispositivo come rappresentato qui a titolo di esempio pu? comprendere:
applicare un segnale di ingresso tra detti nodi di ingresso (InP, InM) di detto stadio differenziale, e
raccogliere tra detto primo nodo di uscita in detto primo stadio a semi-ponte e detto secondo nodo di uscita in detto secondo stadio a semi-ponte un segnale di uscita modulato PWM che ? funzione di detto segnale di ingresso applicato tra detti nodi di ingresso in detto stadio differenziale (10).
Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto ? stato descritto, puramente a titolo di esempio, senza uscire dall?ambito di protezione.
L?ambito di protezione ? definito dalle rivendicazioni annesse.

Claims (11)

RIVENDICAZIONI
1. Circuito (100), comprendente:
un primo stadio a semi-ponte (121) avente un primo nodo di uscita (OUTP) e un secondo stadio a semi-ponte (122) avente un secondo nodo di uscita (OUTM), il primo nodo di uscita (OUTP) e il secondo nodo di uscita (OUTM) configurati per avere un carico elettrico (LD) accoppiato tra loro per applicare a esso un segnale di uscita modulato PWM,
uno stadio differenziale (10) avente nodi di ingresso (InP, InM) configurati per ricevere un segnale di ingresso applicato tra detti nodi di ingresso (InP, InM) e produrre un segnale di controllo differenziale (VcP, VcM) per detto primo stadio a semi-ponte (121) e detto secondo stadio a semi-ponte (122),
almeno un comparatore di corrente (14; 141, 142) intermedio tra detto stadio differenziale (10) e detto primo (121) e detto secondo (122) stadio a semi-ponte, l?almeno un comparatore di corrente (14; 141, 142) configurato per produrre almeno un segnale di pilotaggio modulato PWM (Drvin; DrvinP, DrvinN) per pilotare detto primo stadio a semi-ponte (121) e detto secondo stadio a semi-ponte (122) in funzione di detto segnale di ingresso applicato tra detti nodi di ingresso (InP, InM) in detto stadio differenziale (10).
2. Circuito (100) secondo la rivendicazione 1, comprendente un comparatore di corrente (14) intermedio tra detto stadio differenziale (10) e detto primo (121) e detto secondo (122) stadio a semi-ponte, il comparatore di corrente (14) configurato per produrre, in funzione di detto segnale di ingresso applicato tra detti nodi di ingresso (InP, InM) in detto stadio differenziale (10), un segnale di pilotaggio modulato PWM (Drvin) comune applicato sia a detto primo stadio a semi-ponte (121) sia a detto secondo stadio a semi-ponte (122).
3. Circuito (100) secondo la rivendicazione 1, comprendente:
un primo comparatore di corrente (141) intermedio tra detto stadio differenziale (10) e detto primo stadio a semi-ponte (121), il primo comparatore di corrente (141) configurato per produrre, in funzione di detto segnale di ingresso applicato tra detti nodi di ingresso (InP, InM) in detto stadio differenziale (10), un primo segnale di pilotaggio modulato PWM (DrvinP) applicato a detto primo stadio a semi-ponte (121), e
un secondo comparatore di corrente (142) intermedio tra detto stadio differenziale (10) e detto secondo stadio a semi-ponte (122), il secondo comparatore di corrente (142) configurato per produrre, in funzione di detto segnale di ingresso applicato tra detti nodi di ingresso (InP, InM) in detto stadio differenziale (10), un secondo segnale di pilotaggio modulato PWM (DrvinM) applicato a detto secondo stadio a semi-ponte (122).
4. Circuito (100) secondo una qualsiasi delle rivendicazioni precedenti, comprendente almeno una coppia di impedenze adattate (ZcP, ZcM; ZmuxP, ZmuxM; R1P, R1M, R2P, R2M) accoppiata agli ingressi di detto almeno un comparatore di corrente (14; 141, 142) per fornire una conversione da tensione a corrente dei segnali applicati a detto almeno un comparatore di corrente (14; 141, 142).
5. Circuito (100) secondo una qualsiasi delle rivendicazioni precedenti, comprendente almeno un generatore di segnale di riferimento (16; 161, 162) accoppiato (ZmuxP, ZmuxM; ZrefP, ZrefM) a detto almeno un comparatore di corrente (14; 141, 142), l?almeno un generatore di segnale di riferimento (16, 161, 162) configurato per produrre almeno un segnale di portante (VrefP, VrefM) per confronto con detto segnale di controllo (VcP, VcM) in detto comparatore di corrente (14; 141, 142), in cui detto almeno un segnale di pilotaggio modulato PWM (Drvin; DrvinP, DrvinN) per pilotare detto primo stadio a semi-ponte (121) e detto secondo stadio a semi-ponte (122) ? un risultato di detto confronto.
6. Circuito (100) secondo la rivendicazione 5, comprendente una circuiteria di generazione di picco (20, ZpeakP, ZpeakM; 181, 182, VpeakP, VpeakM; VpeakP, VpeakM, R1P, R1M, C, R2P, R2M, 14) configurata per forzare a valori fissi (VpeakP, VpeakM) i vertici di detto almeno un segnale di portante (VrefP, VrefM).
7. Circuito (100) secondo la rivendicazione 6, in cui detta circuiteria di generazione di picco comprende una circuiteria generatrice di picco di corrente (20, ZpeakP, ZpeakM; VpeakP, VpeakM, R1P, R1M, C, R2P, R2M, 14) configurata per iniettare in detto almeno un comparatore di corrente (14) picchi di corrente (ipeakdiff) ai vertici di detto almeno un segnale di portante (VrefP, VrefM).
8. Circuito (100) secondo una qualsiasi delle rivendicazioni precedenti, in cui detto primo stadio a semi-ponte (121) comprende una prima coppia di switch elettronici aventi detto primo nodo di uscita (OUTP) tra loro e detto secondo stadio a semi-ponte (122) comprende una seconda coppia di switch elettronici aventi detto secondo nodo di uscita (OUTP) tra loro, in cui gli switch elettronici in dette coppie sono configurati per essere commutati alternativamente on e off mediante stadi di pilotaggio (121A, 122A) con uscite complementari.
9. Dispositivo comprendente:
un circuito (100) secondo una qualsiasi delle rivendicazioni da 1 a 8,
una sorgente di segnale (S) accoppiata ai nodi di ingresso (InP, InM) di detto stadio differenziale (10) e configurata per applicare un segnale di ingresso tra detti nodi di ingresso (InP, InM), e
un carico elettrico (LD) accoppiato intermedio tra detto primo nodo di uscita (OUTP) di detto primo stadio a semi-ponte (121) e detto secondo nodo di uscita (OUTM) di detto secondo stadio a semi-ponte (122) per avere detto segnale di uscita modulato PWM applicato a esso.
10. Dispositivo (100, S, LD) secondo la rivendicazione 9, in cui il dispositivo comprende un amplificatore in classe D.
11. Procedimento di pilotaggio di un circuito (100) secondo una qualsiasi delle rivendicazioni da 1 a 8 o di un dispositivo secondo l?una o l?altra delle rivendicazioni 9 e 10, il procedimento comprendendo:
applicare un segnale di ingresso tra detti nodi di ingresso (InP, InM) di detto stadio differenziale (10), e raccogliere tra detto primo nodo di uscita (OUTP) di detto primo stadio a semi-ponte (121) e detto secondo nodo di uscita (OUTM) di detto secondo stadio a semi-ponte (122) un segnale di uscita modulato PWM che ? funzione di detto segnale di ingresso applicato tra detti nodi di ingresso (InP, InM) in detto stadio differenziale (10).
IT102020000014302A 2020-06-16 2020-06-16 Circuito modulatore, dispositivo e procedimento corrispondenti IT202000014302A1 (it)

Priority Applications (4)

Application Number Priority Date Filing Date Title
IT102020000014302A IT202000014302A1 (it) 2020-06-16 2020-06-16 Circuito modulatore, dispositivo e procedimento corrispondenti
US17/322,100 US11463078B2 (en) 2020-06-16 2021-05-17 Modulator circuit, corresponding device and method
EP21177180.3A EP3926829A1 (en) 2020-06-16 2021-06-01 Modulator circuit, corresponding device and method
CN202110661482.5A CN113810028A (zh) 2020-06-16 2021-06-15 调制器电路、对应的设备及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102020000014302A IT202000014302A1 (it) 2020-06-16 2020-06-16 Circuito modulatore, dispositivo e procedimento corrispondenti

Publications (1)

Publication Number Publication Date
IT202000014302A1 true IT202000014302A1 (it) 2021-12-16

Family

ID=72179100

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102020000014302A IT202000014302A1 (it) 2020-06-16 2020-06-16 Circuito modulatore, dispositivo e procedimento corrispondenti

Country Status (4)

Country Link
US (1) US11463078B2 (it)
EP (1) EP3926829A1 (it)
CN (1) CN113810028A (it)
IT (1) IT202000014302A1 (it)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI817673B (zh) * 2022-08-24 2023-10-01 宏碁股份有限公司 放大器直流偏壓保護電路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040169552A1 (en) * 2001-10-09 2004-09-02 Joel Butler Class d switching audio amplifier
US20110133836A1 (en) * 2009-12-07 2011-06-09 Faraday Technology Corporation Class-d amplifier
US20150207498A1 (en) 2014-01-17 2015-07-23 Stmicroelectronics S.R.I. Pwm modulator
US9276530B1 (en) * 2014-08-29 2016-03-01 STMicroelectronics (Shenzhen) R&D Co. Ltd Advanced current limit function for audio amplifier
US20190123731A1 (en) 2017-10-19 2019-04-25 Stmicroelectronics S.R.L. Pulse Width Modulation Circuit, Corresponding Device and Method

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332962B2 (en) * 2005-12-27 2008-02-19 Amazion Electronics, Inc. Filterless class D power amplifier
CN100588115C (zh) * 2006-09-18 2010-02-03 晶豪科技股份有限公司 半波式脉冲宽度调制式d类音频放大器
JP4785801B2 (ja) * 2007-07-20 2011-10-05 ルネサスエレクトロニクス株式会社 Ｄ級増幅器
CN101369802B (zh) * 2007-08-16 2012-09-05 美国芯源系统股份有限公司 闭环d类功率放大器及其控制方法
CN103647462B (zh) * 2007-08-29 2017-04-26 三菱电机株式会社 交流直流变换装置、使用该交流直流变换装置的压缩机驱动装置和空调机
CN102013875A (zh) * 2010-10-08 2011-04-13 徐州泰思电子科技有限公司 一种数字功率放大器及其控制方法
US8866544B2 (en) * 2011-04-15 2014-10-21 Fairchild Semiconductor Corporation Class D pulse width modulator with dual feedback
CN104811151B (zh) * 2014-01-28 2018-04-10 意法半导体研发(深圳)有限公司 用于减少放大器中的削波的设备和方法
US9660586B2 (en) * 2014-08-08 2017-05-23 Stmicroelectronics S.R.L. Class D switching amplifier and method of controlling a loudspeaker
ITUB20156907A1 (it) * 2015-12-07 2017-06-07 St Microelectronics Srl Amplificatore audio in classe d comprendente un circuito per leggere una corrente erogata dall'amplificatore al carico e relativo procedimento di lettura
EP3422569B1 (en) * 2017-06-30 2021-11-10 Nxp B.V. An amplifier circuit
EP3422570B1 (en) * 2017-06-30 2020-11-25 Nxp B.V. An amplifier circuit
IT201800002466A1 (it) * 2018-02-07 2019-08-07 St Microelectronics Srl Circuito integrato per implementare un amplificatore audio, relativo amplificatore audio
IT201800005280A1 (it) * 2018-05-11 2019-11-11 Circuito di controllo per convertitori, dispositivo convertitore e procedimento corrispondenti
US11165346B2 (en) * 2018-10-10 2021-11-02 Stmicroelectronics S.R.L. Converter circuit, corresponding electronic component, device and method

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040169552A1 (en) * 2001-10-09 2004-09-02 Joel Butler Class d switching audio amplifier
US20110133836A1 (en) * 2009-12-07 2011-06-09 Faraday Technology Corporation Class-d amplifier
US20150207498A1 (en) 2014-01-17 2015-07-23 Stmicroelectronics S.R.I. Pwm modulator
US9595946B2 (en) 2014-01-17 2017-03-14 Stmicroelectronics S.R.L. PWM modulator
US20170155381A1 (en) 2014-01-17 2017-06-01 Stmicroelectronics S.R.L. Pwm modulator
US10027315B2 (en) 2014-01-17 2018-07-17 Stmicroelectronics S.R.L. PWM modulator
US20180323774A1 (en) 2014-01-17 2018-11-08 Stmicroelectronics S.R.L. PWM Modulator
US10615784B2 (en) 2014-01-17 2020-04-07 Stmicroelectronics S.R.L. PWM modulator
US9276530B1 (en) * 2014-08-29 2016-03-01 STMicroelectronics (Shenzhen) R&D Co. Ltd Advanced current limit function for audio amplifier
US20190123731A1 (en) 2017-10-19 2019-04-25 Stmicroelectronics S.R.L. Pulse Width Modulation Circuit, Corresponding Device and Method
US10560082B2 (en) 2017-10-19 2020-02-11 Stmicroelectronics S.R.L. Pulse width modulation circuit, corresponding device and method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
G. PALMISANOG. PALUMBO: "An offset compensated fully differential CMOS current comparator", 38TH MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS. PROCEEDINGS, vol. 2, 1995, pages 1038 - 1041

Also Published As

Publication number Publication date
CN113810028A (zh) 2021-12-17
US20210391856A1 (en) 2021-12-16
EP3926829A1 (en) 2021-12-22
US11463078B2 (en) 2022-10-04

Similar Documents

Publication Publication Date Title
JP4909412B2 (ja) Ｐｗｍリップル抑制のために交互配置信号を使用する増幅器
US7301417B2 (en) Pulse width modulation method and apparatus
DK2633621T3 (en) AUDIO AMPLIFIERS USING MULTI-LEVEL Pulse Width Modulation
JP5141450B2 (ja) デジタル入力型ｄ級増幅器
US20090302943A1 (en) Class d amplifier
US9019008B2 (en) Class D amplifiers
WO2011145152A1 (ja) デジタル－アナログ変換器及びデジタル－アナログ変換装置
JP2006512004A (ja) デジタル信号変調器を用いたデジタル入力信号の変調および信号の分割
CN105027433A (zh) 具有转换速率控制的缩放运算放大器
KR102551525B1 (ko) 멀티-레벨 클래스 d 오디오 전력 증폭기들
JPH02177607A (ja) パルス幅変調増幅回路
JP2008236010A (ja) デジタル入力型ｄ級増幅器
US8526640B2 (en) Apparatus and method for switching audio amplification
JP2005322958A (ja) Ｄ級アンプ
JP4785801B2 (ja) Ｄ級増幅器
TW201349757A (zh) 積分三角轉換器中用於將參考電流自輸入信號分隔開之方法及裝置
CN113016138A (zh) 被斩断三角波pwm量化器和具有可控的模拟增益和可校准影响特性的多个非理想的增益的量化器的pwm调制器
IT202000014302A1 (it) Circuito modulatore, dispositivo e procedimento corrispondenti
Yang et al. A low-THD class-D audio amplifier with dual-level dual-phase carrier pulsewidth modulation
JP2006211523A (ja) デジタルスイッチング回路
JP2004048333A (ja) Ｐｗｍ変調方式ｄ級アンプ
TWM269646U (en) Square wave modulation design for D-type sound signal amplifier
EP2893636B1 (en) Sine-cosine modulator
JP2005109590A (ja) スイッチング増幅回路及びオーディオ機器用ｄ級増幅装置
US20220329255A1 (en) D/a converter