TW201349757A - 積分三角轉換器中用於將參考電流自輸入信號分隔開之方法及裝置 - Google Patents

積分三角轉換器中用於將參考電流自輸入信號分隔開之方法及裝置 Download PDF

Info

Publication number
TW201349757A
TW201349757A TW102105700A TW102105700A TW201349757A TW 201349757 A TW201349757 A TW 201349757A TW 102105700 A TW102105700 A TW 102105700A TW 102105700 A TW102105700 A TW 102105700A TW 201349757 A TW201349757 A TW 201349757A
Authority
TW
Taiwan
Prior art keywords
sampling
input
switch
phase
capacitor
Prior art date
Application number
TW102105700A
Other languages
English (en)
Other versions
TWI561014B (en
Inventor
Adrian W Sherry
Gabriel Banarie
Roberto S Maurino
Original Assignee
Analog Devices Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Technology filed Critical Analog Devices Technology
Publication of TW201349757A publication Critical patent/TW201349757A/zh
Application granted granted Critical
Publication of TWI561014B publication Critical patent/TWI561014B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/358—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
    • G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H03M3/496—Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本發明揭示一種積分器系統，該積分器系統可具有：一對取樣電路，各取樣電路具有一取樣電容器，用以對一差動輸入信號之一各別分量進行取樣；及一積分器，其具有耦合至該等取樣電路之輸出之輸入。該系統可具有耦合於該等取樣電容器之輸入端子之間的一短路開關。可在該等取樣電路之取樣階段與輸出階段之間的一間隙階段期間銜接該短路開關。藉由使該等取樣電容器之輸入端子一起短路，本設計減小由該系統汲取之電流且在某些設計中斷絕由該系統汲取之電流與由該系統取樣之資訊內容之間的關係。針對類比及數位輸入信號揭示組態。

Description

積分三角轉換器中用於將參考電流自輸入信號分隔開之方法及裝置 相關申請案交叉參考
本發明受益於由2012年2月10日提出申請之標題為「Method and Apparatus for Separating the Reference Current from the Input Signal in Sigma-Delta Converter」之序列號為61/597,342之美國專利申請案給予之優先權，該專利申請案之揭示內容全文併入本文中。
本發明係關於積分三角(Σ△)轉換器。
在習用Σ△轉換器中，一前端級藉助電荷儲存組件(亦即，儲存電容器)對一輸入電壓進行取樣，且電荷然後累積於另一組組件(亦即，積分電容器)上。然後藉由一類比轉數位轉換器(ADC)(例如，一快閃ADC)量化所積分樣本。ADC輸出亦經由一回饋DAC回送以自輸入電壓減去。回饋DAC對取決於ADC輸出位元狀態之一參考電壓進行取樣。
圖1藉助一相關聯操作時序圖圖解說明可在一Σ△前端級中提供之一習用單相切換式電容器積分器。在圖1中，基於時序信號φ1及φ2將輸入電壓Vx(或-Vx，此取決於輸入電容器極性)(其中Vx=Vx+-Vx-)取樣至輸入電容器Cina及Cinb上。左手側(LHS)開關由時序信號φ1及φ2控 制，而右手側(RHS)開關由φ1r及φ2r控制。兩組時序信號通常具有相同相位關係；然而，上升及下降邊緣可稍微不同以最小化諸如電荷注入之不期望之效應。此處未闡述稍微不同之細節。在頻率fs下對上文電路進行取樣，且Vs係一供應電壓。時序信號φ1與φ2交替且因此其各別上升及下降邊緣實質上同步。因此，自節點Vx+及Vx-汲取之平均電流如下發生：
其中Cin=Cina=Cinb。所汲取之平均電流基於輸入信號之內容而變化，此乃因平均電流將自具有較高電位之節點流動至具有較低電位之節點中且不藉由轉移至電路之輸出之電荷量而更改。簡言之，所汲取之平均電流係Vx、fs及Cin之一函數。
圖2藉助一相關聯操作時序圖圖解說明可在一Σ△回饋DAC中提供之一習用單相切換式電容器積分器。在圖2中，基於藉由一資訊信號(y(n))調變之時序信號φ1及φ2將一參考電壓Vref(其中Vref=Vref+-Vref-)取樣至輸入電容器Crefa及Crefb上。LHS開關具有耦合至時序信號φ1及φ2之控制輸入，而RHS開關由φ1r及φ2r控制。兩組時序信號通常具有如所圖解說明之相同相位關係；然而，上升及下降邊緣可稍微不同以最小化諸如電荷注入之不期望之效應。此處未闡述稍微不同之細節。在頻率fs下對上文電路進行取樣。時序信號φ1與φ2交替且因此其各別上升及下降邊緣實質上同步。此外，由一先前輸出級y(n)之狀態控制LHS開關。因此，由電路汲取之平均電流可表達為：
此處，LHS回饋引入自參考電壓汲取之電流與一先前輸出級y(n)之一狀態之間的一相依性。因此，參考節點上之任何串聯阻抗皆可致使對有效參考電壓之非線性調變，從而誘發使輸出信號失真之音調行 為。
因此，發明者發覺，在此項技術中需要具有節省電流消耗之輸入電路之Σ△結構，該等輸入電路之所汲取之電流不取決於輸入信號之變化，且該等輸入電路以比先前系統高之準確度遞送輸出。
300‧‧‧積分器系統/系統
302‧‧‧取樣電路
304‧‧‧取樣電路
306‧‧‧積分放大器
308‧‧‧短路開關
310‧‧‧差動放大器/放大器
312‧‧‧非反轉輸入
314‧‧‧反轉輸入
316‧‧‧反轉輸出
318‧‧‧非反轉輸出
320‧‧‧控制器
400‧‧‧積分三角調變器/調變器/積分三角轉換器
410‧‧‧減法器
420‧‧‧迴路濾波器/迴路濾波器電路
422‧‧‧積分器
430‧‧‧類比轉數位轉換器
440‧‧‧數位轉類比轉換器/回饋數位轉類比轉換器
450‧‧‧混洗器
500‧‧‧積分器系統/積分器
502‧‧‧取樣電路
504‧‧‧取樣電路
506‧‧‧積分放大器
508‧‧‧短路開關
510‧‧‧差動放大器/放大器
512‧‧‧非反轉輸入
514‧‧‧反轉輸入
516‧‧‧反轉輸出
518‧‧‧非反轉輸出
520‧‧‧控制器
600‧‧‧積分器系統/積分器
602‧‧‧取樣電路
604‧‧‧取樣電路
606‧‧‧積分放大器
608‧‧‧短路開關
610‧‧‧差動放大器/放大器
612‧‧‧非反轉輸入
614‧‧‧反轉輸入
616‧‧‧反轉輸出
618‧‧‧非反轉輸出
702.1‧‧‧取樣電路/第一取樣電路
702.2‧‧‧第一取樣電路
702.N‧‧‧第一取樣電路/取樣電路
704.1‧‧‧取樣電路/第二取樣電路
704.2‧‧‧第二取樣電路
704.N‧‧‧取樣電路/第二取樣電路
706‧‧‧積分放大器
708‧‧‧短路開關/開關
710‧‧‧差動放大器/放大器
712‧‧‧非反轉輸入
714‧‧‧反轉輸入
716‧‧‧反轉輸出
718‧‧‧非反轉輸出
720‧‧‧控制器
800‧‧‧積分器系統
802.1‧‧‧互補取樣電路/第一對取樣電路/取樣電路
802.2‧‧‧互補取樣電路/第二對取樣電路/取樣電路
804.1‧‧‧取樣電路/互補取樣電路/第一對取樣電路
804.2‧‧‧互補取樣電路/第二對取樣電路/取樣電路
806‧‧‧積分放大器
808.1‧‧‧短路開關
808.2‧‧‧短路開關
810‧‧‧差動放大器/放大器
812‧‧‧非反轉輸入
814‧‧‧反轉輸入
816‧‧‧反轉輸出
818‧‧‧非反轉輸出
900‧‧‧多位元積分器系統/積分器系統
902.1‧‧‧取樣電路/第一取樣電路/第一組取樣電路對
902.N+1‧‧‧第二組取樣電路對
904.1‧‧‧取樣電路/第二取樣電路/第一組取樣電路對
904.N+1‧‧‧第二組取樣電路對
906‧‧‧積分放大器
908.1‧‧‧短路開關
908.2‧‧‧短路開關
910‧‧‧差動放大器/放大器
912‧‧‧非反轉輸入
914‧‧‧反轉輸入
916‧‧‧反轉輸出
918‧‧‧非反轉輸出
CFA‧‧‧回饋電容器/第一回饋電容器
CFB‧‧‧回饋電容器/第二回饋電容器
CINA‧‧‧輸入電容器/取樣電容器/電容器
CINB‧‧‧輸入電容器/取樣電容器/電容器
CINA1‧‧‧取樣電容器/電容器
CINA2‧‧‧取樣電容器
CINAN‧‧‧電容器/取樣電容器
CINB1‧‧‧取樣電容器/電容器
CINB2‧‧‧取樣電容器
CINBN‧‧‧電容器/取樣電容器
Crefa‧‧‧輸入電容器
Crefb‧‧‧輸入電容器
CLK‧‧‧輸入時脈信號/輸入時脈
CTR‧‧‧控制信號
FB‧‧‧回饋信號
P0‧‧‧階段/先前操作階段
P1‧‧‧階段/第一階段/重設階段/操作階段
P2‧‧‧階段/第二階段/操作階段/第一操作階段
P3‧‧‧階段/第三階段/重設階段
P4‧‧‧階段/第四階段/操作階段/第二操作階段
P5‧‧‧階段
S1‧‧‧輸入控制信號/控制信號/第一控制信號/信號內容
S1.1‧‧‧控制信號/輸入開關之控制信號
S1.1-S1.N‧‧‧輸入開關之控制信號
S1.i‧‧‧控制信號/開關控制信號/信號內容
S1.N‧‧‧輸入開關之控制信號
S2‧‧‧輸入控制信號/控制信號/第二控制信號/信號內容
S2.1‧‧‧控制信號/輸入開關之控制信號
S2.1-S2.N‧‧‧輸入開關之控制信號
S2.i‧‧‧開關控制信號/控制信號/信號內容
S2.N‧‧‧輸入開關之控制信號
S2.N+1-S2.2N‧‧‧輸入開關之控制信號
S1.N+1-S1.2N‧‧‧輸入開關之控制信號
SWA.1‧‧‧開關/第一開關/輸入開關
SWA1.1‧‧‧開關
SWA1.2‧‧‧第三開關/開關
SWA1.3‧‧‧第二開關/開關
SWA1.4‧‧‧開關/第四開關
SWA.2‧‧‧第三開關/開關
SWA2.1‧‧‧開關/第二開關
SWA2.2‧‧‧第四開關/開關
SWA2.3‧‧‧開關
SWA2.4‧‧‧開關/第三開關
SWA.3‧‧‧第二開關/開關/輸入開關
SWA.4‧‧‧開關/第四開關
SWB.1‧‧‧開關/第二開關/輸入開關
SWB1.1‧‧‧開關/第二開關
SWB1.2‧‧‧第三開關/開關
SWB1.3‧‧‧開關
SWB1.4‧‧‧開關/第四開關
SWB.2‧‧‧第三開關/開關
SWB2.1‧‧‧開關
SWB2.2‧‧‧第四開關/開關
SWB2.3‧‧‧第二開關/開關
SWB2.4‧‧‧開關/第三開關
SWB.3‧‧‧第一開關/輸入開關/開關
SWB.4‧‧‧開關/第四開關
SWAN.2‧‧‧開關
SWAN.4‧‧‧開關
SWBN.2‧‧‧開關
SWBN.4‧‧‧開關
Vref‧‧‧參考電壓/輸入信號
Vref+‧‧‧分量/所取樣參考電壓/參考電壓/參考電壓源/參考輸入/輸入信號
Vref-‧‧‧分量/所取樣參考電壓/參考電壓/參考電壓源/參考輸入/輸入信號
VIN‧‧‧輸入信號
VIN+‧‧‧輸入/分量/輸入信號/差動輸入/輸入電壓/節點
VIN-‧‧‧輸入/分量/輸入信號/差動輸入/輸入電壓/節點
Vs‧‧‧參考電壓
Vx‧‧‧輸入電壓/輸入信號/所取樣輸入信號/類比輸入電壓
Vy‧‧‧輸出信號/類比回饋電壓/回饋電壓
Vx+‧‧‧節點/差動輸入/分量/輸入信號
Vx-‧‧‧節點/差動輸入/分量/輸入信號
VY+‧‧‧輸出
VY-‧‧‧輸出
y(n)‧‧‧資訊信號/先前輸出級/數位輸出信號/輸出值/所取樣信號/輸入信號
yi(n)‧‧‧輸入信號/輸入
△V‧‧‧類比信號
φ1‧‧‧時序信號/第一控制信號/控制信號
φ2‧‧‧時序信號/第二控制信號/控制信號/另一控制信號/第三控制信號
φ3‧‧‧第三控制信號/控制信號
φ4‧‧‧第四控制信號/控制信號/另一控制信號
φ1r‧‧‧信號
φ2r‧‧‧信號
φSH‧‧‧另一控制信號/共同控制信號
圖1及圖2圖解說明已知積分器系統。
圖3圖解說明根據本發明之一實施例之一積分器系統及控制信號。
圖4係根據本發明之一實施例之一轉換器之一簡化方塊圖。
圖5圖解說明根據本發明之另一實施例之一積分器系統及控制信號。
圖6圖解說明根據本發明之另一實施例之一積分器系統及控制信號。
圖7圖解說明根據本發明之另一實施例之一積分器系統及控制信號。
圖8圖解說明根據本發明之另一實施例之一積分器系統。
圖9圖解說明根據本發明之另一實施例之一積分器系統。
本發明之實施例提供一種積分器系統，該積分器系統具有：一對取樣電路，各取樣電路具有一取樣電容器，用以對一差動輸入信號之一各別分量進行取樣；及一積分器，其具有耦合至該等取樣電路之輸出之輸入。該系統可具有耦合於該等取樣電容器之輸入端子之間的一短路開關。可在該等取樣電路之取樣階段與輸出階段之間的間隙階段期間銜接該短路開關。藉由使該等取樣電容器之輸入端子一起短路，本設計減小由該系統汲取之電流且在某些設計中斷絕由該系統汲取之電流與由該系統取樣之資訊內容之間的關係。
圖3圖解說明根據本發明之一實施例之一積分器系統300。如圖3(a)中所圖解說明，積分器系統300可包含：一對取樣電路302、304；一積分放大器306及一短路開關308。系統300可接受一輸入信號VIN，輸入信號VIN在積分器系統300內表示為相對於彼此以差動方式變化之一對輸入VIN+、VIN-。取樣電路302、304可對輸入信號VIN之各別分量VIN+、VIN-進行取樣且將其呈現給積分放大器306。如其名稱暗示，積分放大器306可對所取樣輸入信號求積分且自其產生一輸出信號VY。
取樣電路302、304各自可包含一取樣電容器CINA、CINB及多種開關SWA.1至SWA.4、SWB.1至SWB.4。每一取樣電容器CINA、CINB之一第一端子(為方便起見稱為一「輸入端子」)可藉由一各別第一開關SWA.1、SWB.3連接至VIN+端子。每一取樣電容器CINA、CINB之輸入端子亦可藉由一各別第二開關SWA.3、SWB.1連接至VIN-端子。每一取樣電容器CINA、CINB之一第二端子(為方便起見稱為一「輸出端子」)可藉由一各別第三開關SWA.2、SWB.2連接至一參考電壓VS。VS電壓可係積分放大器306之一虛擬接地。每一取樣電容器CINA、CINB之輸出端子可藉由一各別第四開關SWA.4、SWB.4連接至積分放大器306。開關SWA.1及SWB.1可由一第一控制信號φ1控制開關SWA.1及SWB.1，開關SWA.2及SWB.2可由一第二控制信號φ2控制開關SWA.2及SWB.2，開關SWA.3及SWB.3可由一第三控制信號φ3控制開關SWA.3及SWB.3，且開關SWA.4及SWB.4可由一第四控制信號φ4控制開關SWA.4及SWB.4。
一短路開關308可將取樣電容器CINA、CINB之輸入端子連接至彼此。可由另一控制信號φSH控制短路開關308。
積分放大器306可包含一差動放大器310及一對回饋電容器CFA、CFB。第一回饋電容器CFA可耦合於放大器310之一非反轉輸入312與一反轉輸出316之間。第二回饋電容器CFB可耦合於放大器310之一反轉輸入314與一非反轉輸出318之間。非反轉輸入312可連接至取樣電路 304之一輸出(開關SWB.4)且反轉輸入314可連接至取樣電路302之一輸出(開關SWA.4)。
圖3(b)圖解說明根據本發明之一實施例之可施加至積分器系統300之控制信號。圖3(b)圖解說明可在積分器系統300之整個操作中重複之四個操作階段P1至P4。兩個階段P2及P4可係操作階段，在該等操作階段期間取樣電路302及304可連接至一輸入信號VIN以對輸入信號VIN進行交替地取樣(階段P2)且將所取樣信號驅動至積分放大器306(階段P4)。兩個其他階段P1及P3可係重設階段，在該等重設階段期間取樣電容器CINA、CINB之輸入端子可透過電荷重新分佈經設定為處於VIN+與VIN-之間的中間位準之電壓。
在一第一階段P1中，φ1、φ3及φ4信號展示為低且φ2及φSH信號展示為高。因此，開關SWA.2、SWB.2及308可閉合且開關SWA.1、SWA.3至SWA.4及SWB.1、SWB.3至SWB.4可全部斷開。短路開關308之閉合可致使取樣電容器CINA、CINB之第一端子之間的電荷共用，該電荷共用可將第一端子處之電壓移動至輸入信號VIN+、VIN-之一共模值(VCM)，該共模值係於一先前操作階段(展示為P0)中產生的。無電流汲取自VIN+及VIN-輸入。開關SWA.2、SWB.2之閉合可將電容器CINA、CINB之輸出端子連接至VS參考電壓。因此，在階段P1期間，電容器各自可對VCM-VS之一電壓進行取樣，其中VCM=½(VIN++VIN-)。
在一第二階段P2中，φSH信號可轉變為低且φ1信號可轉變為高。其他控制信號φ2、φ3及φ4可自階段P1保持不變。因此，開關SWA.1、SWB.1可將取樣電容器CINA、CINB之輸入端子分別連接至VIN+及VIN-。開關SWA.2及SWB.2可保持閉合。取樣電容器CINA可對一電壓進行取樣作為VIN+-VS且取樣電容器CINB可對一電壓進行取樣作為VIN--VS。開關SWA.3、SWA.4、SWB.3、SWB.4及308可全部斷開。φ1及φ2信號可在第二階段P2之結束時轉變為低。
在一第三階段P3中，φ1、φ2及φ3信號展示為低且φ4及φSH信號展示為高。因此，開關SWA.4、SWB.4及308可閉合且開關SWA.1至SWA.3及SWB.1至SWB.3可全部斷開。短路開關308之閉合可致使取樣電容器CINA、CINB之第一端子之間的電荷共用，該電荷共用可將第一端子處之電壓移動至輸入信號VIN+、VIN-之一共模值(VCM)，該共模值係於階段P2中產生的。無電流汲取自VIN+及VIN-輸入。開關SWA.4、SWB.4之閉合可將取樣電容器CINA、CINB之輸出端子連接至積分放大器306。
在一第四階段P4中，φSH信號可轉變為低且φ3信號可轉變為高。其他控制信號φ1、φ2及φ4可自階段P3保持不變。因此，開關SWA.3、SWB.3、SWA.4及SWB.4可閉合且開關SWA.1、SWA.2、SWB.1及SWB.2及308可全部斷開。在階段P4中，取樣電容器CINA之輸入端子可藉由開關SWA.3連接至VIN-端子且取樣電容器CINB之輸入端子可藉由開關SWB.3連接至VIN+端子。此等連接可迫使積分放大器306之輸出VY+、VY-處之電壓之一改變，該改變對應於VIN+與VIN-之間的差。
可在積分器系統300之整個操作中重複操作階段P1至P4。因此，階段P5展示為階段P1之一後續反覆且階段P0展示為階段P4之一先前反覆。VIN+及VIN-可係時變信號且因此輸出電壓改變(VY+-VY-)亦可在此等反覆中變化。
在一實施例中，積分器系統300可包含一控制器320，控制器320回應於建立用於積分器系統300之時序參考之一輸入時脈信號CLK產生φ1、φ2、φ3、φ4及φSH控制信號。控制器320可係由輸入時脈CLK驅動之一狀態機。在一實施例中，控制器320可包含一暫存器(未展示)，該暫存器定義積分器系統300之一取樣週期及因此其取樣頻率。暫存器可允許取樣頻率為一動態可程式化值。
如所指示，取樣電路302、304中之取樣電容器CINA、CINB之輸入端子可在每一階段P1及P3處短路。因此，取樣電容器CINA、CINB之輸 入端子可充電至輸入信號VIN之一中間位準(具體而言，其共模值)。在一實施例中，當CFA=CFB=CF、CINA=CINB=CIN時，自節點VIN+及VIN-汲取之平均電流可表達為：
與圖1組態之所汲取之電流(方程式1)相比，圖3(a)之積分器系統300節省一半電流(方程式3)。
在一實施例中，在P2階段中φ2信號之一下降轉變可先於φ1信號之一下降轉變以減輕另外可能發生之電荷注入誤差。類似地，在P4階段中φ4信號之一下降轉變可先於φ3信號之一下降轉變，同樣以減輕另外可能發生之電荷注入誤差。
在另一實施例中，取樣電路302、304可在一控制信號(CTR)之影響下操作。舉例而言，在一Σ△轉換器之一回饋組件實施例中，亦可提供一控制信號CTR以動態調整開關狀態。因此，取樣電路302、304之輸入開關SWA.1、SWA.3、SWB.1及SWB.3之控制信號可自CTR信號與各別φ1或φ3信號之一邏輯組合產生且可在每階段切換。CTR信號可係提供於一轉換器之一回饋路徑中之一回饋控制信號。舉例而言，若以一回饋DAC實施例實施積分器系統300，則CTR信號可對應於Σ△轉換器輸出位元狀態(y(n))。控制器320可執行一回饋信號FB與φ1、φ3信號之一邏輯組合以產生CTR信號。在此等實施例中，如下文中所論述，電路之所汲取之平均電流可獨立於CTR信號之資訊內容。
圖3之實施例圖解說明開關控制信號，該等控制信號係「高態有效」，亦即，當其相關聯控制信號自一低電壓轉變為一高電壓時，開關SWA.1至SWA.4、SWB.1至SWB.4及308展示為全部閉合。在此一實施例中，開關SWA.1至SWA.4、SWB.1至SWB.4及308可提供為NMOS電晶體。在一替代實施例中，開關控制信號可提供為「低態有效」信號，此將致使當其相關聯控制信號自一高電壓轉變為一低電壓時開關 SWA.1至SWA.4、SWB.1至SWB.4及308閉合。在此一實施例中，開關SWA.1至SWA.4、SWB.1至SWB.4及308可提供為PMOS電晶體。在另一實施例中，每一開關可提供為使其源極及汲極耦合在一起之一對電晶體(一NMOS電晶體及一PMOS電晶體)。在此後一實施例中，每一控制信號φ1、φ2、φ3、φ4可提供為一對控制信號，一個作為用於NMOS開關之一高態有效信號且另一個作為用於PMOS開關之一低態有效信號。
圖4係根據本發明之一實施例之一Σ△調變器400之一功能方塊圖。調變器400可自一類比輸入電壓(展示為VX)產生一數位輸出信號y(n)。調變器400可包含提供於回饋中之一減法器410、一迴路濾波器420、一類比轉數位轉換器430及一數位轉類比轉換器(DAC)440。減法器410可具有輸入電壓VX之輸入及一回饋信號之輸入，該回饋信號係輸出信號VY之一類比表示。減法器410可輸出表示此等兩個輸入之間的一差之一類比信號△V(△V=VX-VY)，類比信號△V可輸入至迴路濾波器420。迴路濾波器電路420可對呈現給其之電壓進行取樣且保存其以供由ADC 430進行數位化。在一實施例中，迴路濾波器420可包含如圖3、圖5或圖8中所闡述之一積分器422。ADC 430可輸出由積分器422呈現之電壓之一數位化表示，該數位化表示可作為輸出值y(n)自調變器400輸出。在一項實施方案中，ADC 430可係一快閃ADC。
DAC 440可提供於調變器400之一回饋路徑中。DAC 440可自輸出值y(n)產生一類比電壓。下文在圖6及圖7中闡述各種DAC電路實施例。
視情況，調變器400可在回饋路徑中包含一混洗器450，混洗器450隨機化用以產生類比回饋電壓VY的DAC 440內之組件之使用。亦即，在理想情況下，DAC 440可包含多種元件(未展示)，該等元件將等同地促成類比回饋電壓VY但由於製造誤差可具有相對偏移誤差。 若調變器400在不同時間處產生共同輸出值(例如，針對i≠j，y(i)=y(j))，則混洗器450可選擇等同貢獻元件之不同組合以便對回饋電壓VY中之誤差值進行頻率整形。
如所指示，圖4係一Σ△調變器400之一功能方塊圖。當一Σ△調變器400製造於一積體電路中時，電路不必擁有表示減法器、迴路濾波器420及DAC 440之離散電路元件。舉例而言，減法器410可由提供於積分器422之電路組件內之電荷轉移元件執行。減法器可誘發一電荷轉移(△Q)，該電荷轉移值與輸入電壓VX與類比回饋電壓VY之間的一差成比例。
迴路濾波器420可執行對於Σ△轉換器400而言典型的其他操作，諸如用以產生一積分三角調變器之特性雜訊整形之過濾。就此而言，迴路濾波器420可取決於設計要求包含一或多個積分器級。在一實施例中，迴路濾波器420可包含如圖3、圖5或圖8中所闡述之一積分器422。迴路濾波器之其他設計考量對當前論述而言並不重要且因此省略其。
如可在圖3(b)中觀察到，在給定一固定取樣頻率之情況下，一重設階段P1及P3(φSH)至一積分器之操作中之引入減少可專用於操作階段P2及P4之時間之一量。然而，在多位元實施方案中，在採用一回饋DAC 440及混洗器450之情況下，重設階段P1及P3(φSH)可經設計以與混洗器450傳播時間一致。以此方式，重設階段P1及P3(φSH)可引入至一調變器400而不對系統添加額外約束或以其他方式降低其輸送量。
圖5圖解說明根據本發明之另一實施例之一積分器系統500及控制信號。如圖5(a)中所圖解說明，積分器系統500可包含：一對取樣電路502、504；一積分放大器506及一短路開關508。積分器系統500可接受作為圍繞一共模電壓VCM(未展示)變化之一對差動輸入VX+、VX-之輸入信號VX。取樣電路502、504可對輸入信號VX之各別分量 VX+、VX-進行取樣且將其呈現給積分放大器506。如其名稱暗示，積分放大器506可對所取樣輸入信號VX求積分且自其產生一輸出信號VY。
取樣電路502、504各自可包含一取樣電容器CINA、CINB及多種開關SWA.1至SWA.4、SWB.1至SWB.4。每一取樣電容器CINA、CINB之一第一端子(同樣，「輸入端子」)可藉由一各別開關SWA.1、SWB.3連接至VX+端子。每一取樣電容器CINA、CINB之輸入端子亦可藉由一各別第二開關SWA.3、SWB.1連接至VX-端子。每一取樣電容器CINA、CINB之一第二端子(「輸出端子」)可藉由一各別第三開關SWA.2、SWB.2連接至一參考電壓VS。每一取樣電容器CINA、CINB之輸出端子可藉由一各別第四開關SWA.4、SWB.4連接至積分放大器506。開關SWA.1及SWB.1可由一第一控制信號φ1控制，可由一第二控制信號φ2控制開關SWA.2及SWB.2，可由一第三控制信號φ3控制開關SWA.3及SWB.3且可由一第四控制信號φ4控制開關SWA.4及SWB.4。
一短路開關508可將取樣電容器CINA、CINB之輸入端子連接至彼此。可由另一控制信號φSH控制短路開關508。
積分放大器506可包含一差動放大器510及一對回饋電容器CFA、CFB。第一回饋電容器CFA可耦合於放大器510之一非反轉輸入512與一反轉輸出516之間。第二回饋電容器CFB可耦合於放大器510之一反轉輸入514與一非反轉輸出518之間。非反轉輸入512可連接至取樣電路504之一輸出(開關SWB.4)且反轉輸入514可連接至取樣電路502之一輸出(開關SWA.4)。
圖5(b)圖解說明根據本發明之一實施例之可施加至積分器系統500之控制信號。圖5(b)圖解說明可在積分器系統500之整個操作中重複之四個操作階段P1至P4。兩個階段P2及P4可係操作階段，在該等操作階段期間取樣電路502及504可連接至一輸入信號VX以對輸入信 號進行交替地取樣且將輸入信號驅動至積分放大器506。兩個其他階段P1及P3可係重設階段，在該等重設階段期間取樣電容器CINA、CINB之輸入端子可透過電荷重新分佈經設定為處於VX+與VX-之間的中間位準之電壓。
在一第一階段P1中，φ1、φ3及φ4信號展示為低且φ2及φSH信號展示為高。因此，開關SWA.2、SWB.2及508可閉合且開關SWA.1、SWA.3至SWA.4及SWB.1、SWB.3至SWB.4可全部斷開。短路開關508之閉合可致使取樣電容器CINA、CINB之第一端子之間的電荷共用，該電荷共用可將第一端子處之電壓移動至輸入信號VX+、VX-之一共模值(VCM)，該共模值係於一先前操作階段(展示為P0)中產生的。無電流汲取自VX+及VX-輸入。開關SWA.2、SWB.2之閉合可將電容器CINA、CINB之輸出端子連接至VS參考電壓。因此，在階段P1期間，電容器各自可對VCM-VS之一電壓進行取樣，其中VCM=½(VX++VX-)。
在一第二階段P2中，φSH信號可轉變為低且φ1信號可轉變為高。其他控制信號φ2、φ3及φ4可自階段P1保持不變。因此，開關SWA.1、SWB.1可將取樣電容器CINA、CINB之輸入端子分別連接至VX+及VX-。開關SWA.2及SWB.2可保持閉合。取樣電容器CINA可對一電壓進行取樣作為VX+-VS且取樣電容器CINB可對一電壓取樣作為VX--VS。開關SWA.3、SWA.4、SWB.3、SWB.4及508可全部斷開。φ1及φ2信號可在第二階段P2之結束時轉變為低。
在一第三階段P3中，φ1、φ2及φ3信號展示為低且φ4及φSH信號展示為高。因此，開關SWA.4、SWB.4及508可閉合且開關SWA.1至SWA.3及SWB.1至SWB.3可全部斷開。短路開關508之閉合可致使取樣電容器CINA、CINB之第一端子之間的電荷共用，該電荷共用可將第一端子處之電壓移動至輸入信號VX+、VX-之一共模值(VCM)。無電流汲取自VX+及VX-輸入。開關SWA.4、SWB.4之閉合可將電容器CINA、CINB之輸出端 子連接至積分放大器506。
在一第四階段P4中，φSH信號可轉變為低且φ3信號可轉變為高。其他控制信號φ1、φ2及φ4可自階段P3保持不變。因此，開關SWA.3、SWB.3、SWA.4及SWB.4可閉合且開關SWA.1、SWA.2、SWB.1及SWB.2及508可全部斷開。在階段P4中，電容器CINA之輸入端子可藉由開關SWA.3連接至VX-端子且電容器CINB之輸入端子可藉由開關SWB.3連接至VX+端子。此等連接可迫使積分放大器506之輸出VY+、VY-之電壓之一改變，該改變對應於VX+與VX-之間的差。
可在積分器系統500之整個操作中重複操作階段P1至P4。因此，階段P5展示為階段P1之一後續反覆且階段P0展示為階段P4之一先前反覆。同樣，輸出電壓改變(VY+-VY-)可隨反覆而變化。
在一實施例中，積分器500可包含一控制器520，控制器520回應於建立用於積分器500之時序參考之一輸入時脈信號CLK產生φ1、φ2、φ3、φ4及φSH控制信號。控制器520可係由輸入時脈CLK驅動之一狀態機。在一實施例中，控制器520可包含一暫存器(未展示)，該暫存器定義積分器500之一取樣週期及因此其取樣頻率。暫存器可允許取樣頻率為一動態可程式化值。
在一實施例中，在P2階段中φ2信號之一下降轉變可先於φ1信號之一下降轉變以減輕另外可能發生之電荷注入誤差。類似地，在P4階段中φ4信號之一下降轉變可先於φ3信號之一下降轉變，同樣以減輕另外可能發生之電荷注入誤差。
圖6圖解說明根據本發明之另一實施例之一積分器系統600及控制信號。如圖6(a)中所圖解說明，積分器系統600可包含：一對取樣電路602、604；一積分放大器606及一短路開關608。積分器系統600可接受一數位輸入信號，該數位輸入信號在積分器系統600內表示為一對輸入控制信號S1、S2。取樣電路602、604可將在由控制信號S1、 S2(其可係自一所取樣信號y(n)導出)設定之一定向中之一參考電壓VREF之各別分量VREF+、VREF-取樣至積分放大606。如其名稱暗示，積分放大器606可在S1、S2控制信號之控制下對所取樣參考電壓VREF+、VREF-求積分且可自其產生一輸出信號VY。
取樣電路602、604各自可包含一取樣電容器CINA、CINB及多種開關SWA.1至SWA.4、SWB.1至SWB.4。每一取樣電容器CINA、CINB之一第一端子(同樣，「輸入端子」)可連接至參考電壓VREF+及VREF-。具體而言，取樣電容器CINA、CINB之輸入端子可藉由各別開關SWA.1、SWB.3連接至VREF+電壓源，可分別由第一控制信號S1(SWA.1)及S2(SWB.3)控制各別開關SWA.1、SWB.3。取樣電容器CINA、CINB之輸入端子亦可藉由各別第二開關SWA.3、SWB.1連接至VREF-電壓源，可分別由第二控制信號S2(SWA.3)及S1(SWB.1)控制各別第二開關SWA.3、SWB.1。取樣電容器CINA、CINB之第二端子(「輸出端子」)可藉由各別第三開關SWA.2、SWB.2連接至一參考電壓VS，可由一第三控制信號φ2控制各別第三開關SWA.2、SWB.2。取樣電容器CINA、CINB之輸出端子可藉由各別第四開關SWA.4、SWB.4連接至積分放大器606，可由一第四控制信號φ4控制各別第四開關SWA.4、SWB.4。
一短路開關608可將取樣電容器CINA、CINB之輸入端子連接至彼此。可由另一控制信號φSH控制短路開關608。
積分放大器606可包含一差動放大器610及一對回饋電容器CFA、CFB。第一回饋電容器CFA可耦合於放大器610之一非反轉輸入612與一反轉輸出616之間。第二回饋電容器CFB可耦合於放大器610之一反轉輸入614與一非反轉輸出618之間。非反轉輸入612可連接至取樣電路604之一輸出(開關SwB.4)且反轉輸入614可連接至取樣電路602之一輸出(開關SWA.4)。
如所指示，資訊內容可藉由將取樣電容器CINA、CINB連接至參考 電壓源VREF+、VREF-之S1及S2控制信號輸入至積分器600。每一S1及S2控制信號可基於輸入信號y(n)之狀態採取控制信號φ1或φ3之狀態中之一者(圖6(b))。為方便起見，將y(n)視為具有值1或-1係有用的。當y(n)具有-1之一值時，S1控制信號可經設定為φ1狀態且S2控制信號可經設定為φ3狀態。另一選擇係，當y(n)具有1之一值時，S1控制信號可經設定為φ3狀態且S2控制信號可經設定為φ1狀態。
圖6(b)圖解說明根據本發明之一實施例之可施加至積分器系統600之例示性控制信號。圖6(b)圖解說明其中y(n)=-1及因此S1=φ1且S2=φ3之一實例。圖6(b)圖解說明可在積分器系統600之整個操作中重複之四個操作階段P1至P4。兩個階段P2及P4可係操作階段，在該等操作階段期間取樣電路602及604可連接至參考電壓VREF+、VREF-以對如由控制信號S1、S2所判定之電壓進行交替地取樣且將所取樣電壓驅動至積分放大器606。兩個其他階段P1及P3可係重設階段，在該等重設階段期間取樣電容器CINA、CINB之輸入端子可基於電荷重新分佈經設定為處於VREF+與VREF-之間的中間位準之電壓。以此方式，積分器系統600可處理一輸入信號y(n)且又建立自參考輸入VREF+及VREF-汲取之電流汲極與輸入信號y(n)之間的獨立性。
在一第一階段P1中，S1、S2及φ4信號展示為低且φ2及φSH信號展示為高。因此，開關SWA.2、SWB.2及608可閉合且開關SWA.1、SWA.3至SWA.4及SWB.1、SWB.3至SWB.4可全部斷開。短路開關608之閉合可致使取樣電容器CINA、CINB之第一端子之間的電荷共用，該電荷共用可將輸入端子處之電壓移動至輸入信號VREF+、VREF-之一共模值(VCM)，該共模值係於一先前操作階段(展示為P0)中產生的。無電流汲取自VREF+及VREF-源。開關SWA.2、SWB.2之閉合可將電容器CINA、CINB之輸出端子連接至VS參考電壓。因此，在階段P1期間，電容器各自可對VCM-VS之一電壓進行取樣，其中VCM=½(VREF++VREF-)。
在一第二階段P2中，φSH信號可轉變為低且S1信號可轉變為高。其他控制信號S2、φ2及φ4可自階段P1保持不變。因此，開關SWA.1、SWB.1可將取樣電容器CINA、CINB之輸入端子分別連接至VREF+及VREF-。開關SWA.2及SWB.2可保持閉合。取樣電容器CINA可對一電壓進行取樣作為VREF+-VS且取樣電容器CINB可對一電壓進行取樣作為VREF--VS。開關SWA.3、SWA.4、SWB.3、SWB.4及608可全部斷開。S1及φ2信號可在第二階段P2之結束時轉變為低。
在一第三階段P3中，S1、S2及φ2信號展示為低且φ4及φSH信號展示為高。因此，開關SWA.4、SWB.4及608可閉合且開關SWA.1至SWA.3及SWB.1至SWB.3可全部斷開。短路開關608之閉合可致使取樣電容器CINA、CINB之第一端子之間的電荷共用，該電荷共用可將第一端子處之電壓移動至輸入信號VREF+、VREF-之一共模值(VCM)。無電流汲取自VREF+及VREF-源。開關SWA.4、SWB.4之閉合可將電容器CINA、CINB之輸出端子連接至積分放大器606。
在一第四階段P4中，φSH信號可轉變為低且S2信號可轉變為高。其他控制信號S1、φ2及φ4可自階段P3保持不變。因此，開關SWA.3、SWB.3、SWA.4及SWB.4可閉合且開關SWA.1、SWA.2、SWB.1及SWB.2及608可全部斷開。在階段P4中，電容器CINA之輸入端子可藉由開關SWA.3連接至VREF-端子且電容器CINB之輸入端子可藉由開關SWB.3連接至VREF+端子。此等連接可迫使積分放大器606之輸出VY+、VY-之電壓之一改變，該改變對應於VREF+與VREF-之間的差。另外，電壓改變之方向可取決於可自y(n)導出之控制信號S1、S2之定相。
如所述，上文論述係關於其中y(n)=-1之一情況。若y(n)=1，則S1信號原本已採取φ3信號之形式且在階段P3中轉變為高。類似地，S2信號原本已採取φ1信號之形式且在階段P1中轉變為高。因此，藉助來自y(n)輸入信號之資訊內容調變S1、S2信號。
可在積分器系統600之整個操作中重複操作階段P1至P4。因此，階段P5展示為階段P1之一後續反覆且階段P0展示為階段P4之一先前反覆。同樣，輸出電壓改變(Vy+-Vy-)可隨反覆而變化。當然，控制信號S1、S2可在後續反覆中基於y(n)之新值變化且因此不必隨反覆而重複操作。
如在先前實施例中，在P2及P4階段中φ2及φ4信號之下降轉變可先於S1、S2信號之下降轉變以減輕另外可能發生之電荷注入誤差。
在一實施例中，積分器系統600可包含一控制器620，控制器620回應於輸入信號y(n)及建立用於積分器系統600之一時序參考之一輸入時脈信號而產生S1、S2、φ2、φ4及φSH控制信號。控制器620可係在圖6(b)中所圖解說明之時間處產生S1、S2、φ2、φ4及φSH控制信號之一狀態機。另外，控制器620可包含邏輯電路(未展示)，該等邏輯電路用以在邏輯上組合y(n)、φ1及φ3信號以產生S1、S2控制信號。在一實施例中，控制器620可包含一暫存器(未展示)，該暫存器定義積分器系統600之一取樣週期(及因此其取樣頻率)。暫存器可允許取樣頻率為一動態可程式化值。
如所指示，取樣電路602、604中之取樣電容器CINA、CINB之輸入端子可在每一操作階段改變之間(階段P2與P4之間)短路。因此，取樣電容器CINA、CINB之輸入端子可充電至VREF+及VREF-之一位準(具體而言，其共模值)。在一實施例中，當CFA=CFB=CF、CINA=CINB=CIN時，自節點VREF+及VREF-汲取之平均電流可表達為：
如由方程式4所見，平均所汲取之電流可獨立於信號內容S1、S2(y(n))。平均電流可取決於參考電壓、取樣頻率及電容器之彙總大小，但平均電流可實質上自y(n)狀態相依性解耦。相比而言，方程式2證明所汲取之電流取決於信號內容，該信號內容分別反映於VREF、 y(n)及VIN項之使用中。藉由將輸入(取樣)電容器之左板短路，所轉移電荷可不取決於如習用系統中之電路之先前狀態。
圖7圖解說明根據本發明之另一實施例之一積分器系統700及控制信號。如圖7(a)中所圖解說明，積分器系統700可係一多位元系統，該多位元系統包含：複數個取樣電路702.1至702.N、704.1至704.N；一積分放大器706及多種短路開關708(未標記個別開關)。積分器系統700可包含針對一輸入信號y(n)之每一量化位準i之一第一取樣電路702.i及一第二取樣電路704.i。因此，若輸入信號y(n)具有N個量化位準，則可存在以一成對關係提供之N個第一取樣電路702.1至702.N及N個第二取樣電路704.1至704.N。每一取樣電路702.i、704.i可對具有由對應於一輸入信號yi(n)之量化位準i之控制信號S1.i、S2.i設定之一定向之輸入信號VREF之各別分量VREF+、VREF-進行取樣且可將所取樣信號輸出至積分放大器706，該所取樣信號與來自其他取樣電路之輸出合併。如其名稱暗示，積分放大器706可對所取樣信號之合併求積分且自其產生一輸出信號VY。
第一取樣電路702.1至702.N及第二取樣電路704.1至704.N可如圖6之實施例中所構造。舉例而言，取樣電路702.1及704.1各自可包含一各別取樣電容器CINA1、CINB1及多種開關SWA1.1至SWA1.4、SWB1.1至SWB1.4。每一取樣電容器CINA1、CINB1之一輸入端子可連接至參考電壓VREF+及VREF-。具體而言，取樣電容器CINA1、CINB1之輸入端子可藉由各別開關SWA1.1、SWB1.3連接至VREF+電壓源，可分別由控制信號S1.1及S2.1控制各別開關SWA1.1、SWB1.3。取樣電容器CINA1、CINB1之輸入端子亦可藉由各別第二開關SWA1.3、SWB1.1連接至VREF-電壓源，可分別由控制信號S1.1及S2.1控制各別第二開關SWA1.3、SWB1.1。取樣電容器CINA1、CINB1之輸出端子可藉由各別第三開關SWA1.2、SWB1.2連接至一參考電壓VS，可由另一控制信號φ2控制各別第三開關SWA1.2、 SWB1.2。取樣電容器CINA1、CINB1之輸出端子可藉由各別第四開關SWA1.4、SWB1.4連接至積分放大器706，可由另一控制信號φ4控制各別第四開關SWA1.4、SWB1.4。
其他量化位準位置之第一取樣電路702.2至702.N及第二取樣電路704.2至704.N可類似地經構造。亦即，每一位置i處之取樣電路702.i及704.i可包含一各別取樣電容器CINAi、CINBi及多種開關SWAi.1至SWAi.4、SWBi.1至SWBi.4。可由各別開關控制信號S1.i、S2.i、φ2及φ4控制開關SWAi.1至SWAi.4、SWBi.1至SWBi.4。φ2及φ4控制信號可輸入至每一取樣電路A及B共同之輸出開關。
積分器系統700可包含複數個短路開關708，針對每一位置i提供一個開關708。短路開關708可將每一位置之取樣電容器CINAi、CINBi之輸入端子連接至彼此。可由一共同控制信號φSH控制所有短路開關708。
積分放大器706可包含一差動放大器710及一對回饋電容器CFA、CFB。第一回饋電容器CFA可耦合於放大器710之一非反轉輸入712與一反轉輸出716之間。第二回饋電容器CFB可耦合於放大器710之一反轉輸入714與一非反轉輸出718之間。非反轉輸入712可連接至取樣電路704.1至704.N共同之輸出且反轉輸入714可連接至取樣電路702.1至702.N共同之輸出。
如所指示，資訊內容可藉由將取樣電容器CINAi、CINBi連接至參考電壓源VREF+、VREF-之S1.i及S2.i控制信號輸入至積分器700。每一S1.i及S2.i控制信號可基於自輸入信號y(n)導出之一輸入yi(n)之狀態採取φ1或φ3之狀態中之一者。當yi(n)具有-1之一值時，S1.i控制信號可經設定為φ1狀態且S2.i控制信號可經設定為φ3狀態。另一選擇係，當yi(n)具有1之一值時，S1.i控制信號可經設定為φ3狀態且S2.i控制信號可經設定為φ1狀態。
在另一實施例(未圖解說明)中，開關SWA1.2至SWAN.2、SWA1.4至SWAN.4、SWB1.2至SWBN.2、SWB1.4至SWBN.4可組合成單個開關。在此一實施例中，來自取樣電路702.1至702.N之電容器CINA1至CINAN之輸出端子可耦合在一起於一共同輸出節點處。一單個開關(未展示)可代替開關SWA1.2至SWAN.2將電容器CINA1至CINAN之輸出節點耦合至參考電壓VS且可由φ2信號控制。一第二開關(亦未展示)可代替開關SWA1.4至SWAN.4將電容器CINA1至CINAN之輸出端子耦合至積分放大器706且可由φ4信號控制。類似地，來自取樣電路704.1至704.N之電容器CINB1至CINBN之輸出端子可耦合在一起於一共同輸出節點處。一單個開關(未展示)可代替開關SWB1.2至SWBN.2將電容器CINB1至CINBN之輸出節點耦合至參考電壓VS且可由φ2信號控制。一第二開關(亦未展示)可代替開關SWB1.4至SWBN.4將電容器CINB1至CINBN之輸出端子耦合至積分放大器706且可由φ4信號控制。
圖7(b)圖解說明根據本發明之一實施例之可施加至一第i對之取樣電路702.i、704.i之積分器系統700之例示性控制信號。圖7(b)圖解說明其中yi(n)=-1及因此S1.i=φ1且S2.i=φ3之一實例。圖7(b)圖解說明可在積分器系統700之整個操作中重複之四個操作階段P1至P4。兩個階段P2及P4可係操作階段，在該等操作階段期間取樣電路702.i及704.i可根據輸入yi(n)經驅動以對參考信號進行交替地取樣且將其驅動至積分放大器706。其他位置之取樣電路亦可基於輸入信號y(n)之其他量化位準對參考信號進行取樣且將其驅動至積分放大器706。兩個其他階段P1及P3可係重設階段，在該等重設階段期間所有取樣電路702.1至702.N、704.1至704.N之輸入處之電壓可經設定為已知狀態。以此方式，積分器系統700可處理輸入信號y(n)且又建立自參考輸入汲取之電流汲極與輸入信號y(n)之間的獨立性。
可如上文關於圖6所論述對級702.i及704.i進行取樣之操作。
可在積分器系統700之整個操作中重複操作階段P1至P4。因此，階段P5展示為階段P1之後續反覆且階段P0展示為階段P4之一先前反覆。當然，控制信號S1.i、S2.i可在後續反覆中基於y(n)之新值變化且因此不必隨反覆而重複操作。
在一實施例中，積分器系統700可包含一控制器720，控制器720回應於輸入信號y(n)及建立用於積分器系統700之一時序參考之一輸入時脈信號而產生S1.1至S1.N、S2.1至S2.N、φ2、φ4及φSH控制信號。控制器720可係在圖7(b)中所圖解說明之時間處產生S1.1至S1.N、S2.1至S2.N、φ2、φ4及φSH控制信號之一狀態機。另外，控制器720可包含邏輯電路(未展示)，該等邏輯電路用以在邏輯上組合每一yi(n)輸入與φ1及φ3信號以產生S1.i及S2.i控制信號。在一實施例中，控制器720可包含一暫存器(未展示)，該暫存器定義積分器700之一取樣週期及因此其取樣頻率。暫存器可允許取樣頻率為一動態可程式化值。
如所指示，取樣電路702.1至702.N、704.1至704.N中之取樣電容器CINA1至CINAN、CINB1至CINBN之輸入端子可在每一操作階段改變之間(階段P2與P4之間)短路。因此，取樣電容器CINA1至CINAN、CINB1至CINBN之輸入端子可充電至VREF+及VREF-之一中間位準(具體而言，其共模值)。在一實施例中，當CFA=CFB=CF且CINAi=CINBi=CIN(針對所有i)時，自節點VREF+及VREF-汲取之平均電流可表達為：
如由方程式5所見，平均所汲取之電流可取決於級之數目N但獨立於信號內容S1.i、S2.i(y(n))。平均電流可取決於參考電壓、取樣頻率及電容器之彙總大小，但平均電流可實質上自y(n)狀態相依性解耦。相比而言，方程式2證明所汲取之電流取決於信號內容，該信號內容反映於y(n)項之使用中。
圖8係根據本發明之另一實施例之一積分器系統800之一圖。圖8 之積分器系統800可包含：兩對互補取樣電路(802.1與802.2)、(804.1與804.2)；一積分放大器806及短路開關808.1、808.2。積分器系統800可接受一輸入信號VIN，輸入信號VIN在積分器系統800內表示為相對於彼此差動地變化之一對差動輸入VIN+、VIN-。
第一對取樣電路802.1、804.1各自可包含一各別取樣電容器CINA1、CINB1及多種開關SWA1.1至SWA1.4、SWB1.1至SWB1.4。每一取樣電容器CINA1、CINB1之一第一端子(為方便起見稱為「輸入端子」)可藉由各別開關SWA1.1、SWB1.3連接至VIN+端子。每一取樣電容器CINA1、CINB1之輸入端子亦可藉由各別第二開關SWA1.3、SWB1.1連接至VIN-端子。每一取樣電容器CINA1、CINB1一第二端子(為方便起見稱為「輸出端子」)可藉由各別第三開關SWA1.2、SWB1.2連接至一參考電壓VS。每一取樣電容器CINA1、CINB1之輸出端子可藉由各別第四開關SWA1.4、SWB1.4連接至積分放大器806。可由一第一控制信號φ1控制開關SWA1.1、SWB1.1。可由一第二控制信號φ2控制開關SWA1.2、SWB1.2。可由一第三控制信號φ3控制開關SWA1.3、SWB1.3。可由一第四控制信號φ4控制開關SWA1.4、SWB1.4。
第二對取樣電路802.2、804.2可具有反相於第一對取樣電路802.1、804.1之架構而操作之一架構。第二對取樣電路802.2、804.2亦可包含各別取樣電容器CINA2、CINB2及多種開關SWA2.1至SWA2.4、SWB2.1至SWB2.4。每一取樣電容器CINA2、CINB2之一輸入端子可藉由各別開關SWA2.3、SWB2.1連接至VIN+端子。每一取樣電容器CINA2、CINB2之輸入端子亦可藉由各別第二開關SWA2.1、SWB2.3連接至VIN-端子。每一取樣電容器CINA2、CINB2一輸出端子可藉由各別第三開關SWA2.4、SWB2.4連接至VS參考電壓。每一取樣電容器CINA2、CINB2之輸出端子可藉由各別第四開關SWA2.2、SWB2.2連接至積分放大器806。可由一控制信號φ1控制開關SWA2.1、SWB2.1。可由一控制信號φ2控制開 關SWA2.2、SWB2.2。可由一控制信號φ3控制開關SWA2.3、SWB2.3。可由一控制信號φ4控制開關SWA2.4、SWB2.4。對第一對取樣電路802.1、804.1與第二對取樣電路802.2、804.2之間的開關SWA1.4、SWB1.4及SWA2.2、SWB2.2之控制可致使取樣電路相對於彼此反相操作。亦即，一第一對取樣電路802.1、804.1可對輸入電壓VIN+、VIN-進行取樣而第二對取樣電路802.2、804.2將先前所取樣輸入電壓輸出至積分放大器806。
短路開關808.1、808.2可將每一對取樣電容器CINA1、CINB1及CINA2、CINB2之輸入端子連接至彼此。可由一共同控制信號φSH控制短路開關808.1、808.2。
積分放大器806可包含一差動放大器810及一對回饋電容器CFA、CFB。第一回饋電容器CFA可耦合於放大器810之一非反轉輸入812與一反轉輸出816之間。第二回饋電容器CFB可耦合於放大器810之一反轉輸入814與一非反轉輸出818之間。非反轉輸入812可連接至取樣電路804.1、804.2之一輸出(開關SWB1.4、SWB2.2)且反轉輸入814可連接至取樣電路802.1、802.2之一輸出(開關SWA1.4、SWA2.2)。
在一實施例中，可如圖3(b)中所圖解說明進行對積分器系統800之控制。同樣，階段P2及P4可係操作階段，在該等操作階段期間取樣電路802.1、804.1及802.2、804.2對可對輸入信號進行交替地取樣且將輸入信號驅動至積分放大器806。具體而言，第一對取樣電路802.1、804.1可在階段P2期間對輸入電壓進行取樣且在階段P4期間驅動所取樣電壓。第二對取樣電路802.2、804.2可在階段P4期間對輸入電壓進行取樣且在階段P2期間驅動所取樣電壓。其他兩個階段P1及P3可係重設階段，在該等重設階段期間輸入電容器CINA、CINB之輸入端子可在不自電路輸入(諸如VIN+、VIN-)汲取電流之情況下經設定為處於VIN+與VIN-之間的中間位準之電壓。
圖9係根據本發明之另一實施例之一多位元積分器系統900之一圖。積分器系統900可包含：複數個取樣電路902.1至902.2N、904.1至904.2N；一積分放大器906及多種短路開關908(未標記個別開關)。在此系統中，若一輸入信號y(n)具有N個量化位準，則可存在以一成對關係提供且分組成兩組之N個取樣電路對之2N個第一取樣電路902.1至902.2N及2N個第二取樣電路904.1至904.2N。一第一組取樣電路對902.1至902.N、904.1至904.N可在一第一操作階段(例如，階段P2)期間對一輸入信號進行取樣且可在一第二操作階段(P4)期間輸出所取樣信號，而第二組取樣電路對902.N+1至902.2N、904.N+1至904.2N可在第二操作階段(P4)期間對一輸入信號進行取樣且可在第一操作階段(P2)期間輸出所取樣信號。
取樣電路902.1至902.2N、904.1至904.2N可具有如圖7實施例中之一構造。與第二組取樣電路對902.N+1至902.2N、904.N+1至904.2N之輸入開關之控制信號S1.N+1至S1.2N、S2.N+1至S2.2N相比，第一組取樣電路對902.1至902.2N、904.1至904.2N之輸入開關之控制信號S1.1至S1.N、S2.1至S2.N可以一半循環相位偏移操作，如結合圖7實施例所論述。
短路開關908可將取樣電路902.1至902.2N、904.1至904.2N當中之成對之取樣電容器之輸入端子連接至彼此。短路開關908.1、908.2可由一共同控制信號φSH控制，短路開關908.1、908.2可如在先前實施例中所論述在P1及P3階段期間閉合。
積分放大器906可包含一差動放大器910及一對回饋電容器CFA、CFB。第一回饋電容器CFA可耦合於放大器910之一非反轉輸入912與一反轉輸出916之間。第二回饋電容器CFB可耦合於放大器910之一反轉輸入914與一非反轉輸出918之間。非反轉輸入912可連接至取樣電路904之一輸出且反轉輸入914可連接至取樣電路902之一輸出。
本文中已具體地圖解說明及/或闡述本發明之數個實施例。然而，將瞭解，本發明之修改及變化在不背離本發明之精神及既定範疇之情況下由上文教示涵蓋且在隨附申請專利範圍之權限內。
300‧‧‧積分器系統/系統
302‧‧‧取樣電路
304‧‧‧取樣電路
306‧‧‧積分放大器
308‧‧‧短路開關
310‧‧‧差動放大器/放大器
312‧‧‧非反轉輸入
314‧‧‧反轉輸入
316‧‧‧反轉輸出
318‧‧‧非反轉輸出
320‧‧‧控制器
CFA‧‧‧回饋電容器/第一回饋電容器
CFB‧‧‧回饋電容器/第二回饋電容器
CINA‧‧‧輸入電容器/取樣電容器/電容器
CINB‧‧‧輸入電容器/取樣電容器/電容器
CLK‧‧‧輸入時脈信號/輸入時脈
CTR‧‧‧控制信號
FB‧‧‧回饋信號
P0‧‧‧階段/先前操作階段
P1‧‧‧階段/第一階段/重設階段/操作階段
P2‧‧‧階段/第二階段/操作階段/第一操作階段
P3‧‧‧階段/第三階段/重設階段
P4‧‧‧階段/第四階段/操作階段/第二操作階段
P5‧‧‧階段
SWA.1‧‧‧開關/第一開關/輸入開關
SWA.2‧‧‧第三開關/開關
SWA.3‧‧‧第二開關/開關/輸入開關
SWA.4‧‧‧開關/第四開關
SWB.1‧‧‧開關/第二開關/輸入開關
SWB.2‧‧‧第三開關/開關
SWB.3‧‧‧第一開關/輸入開關/開關
SWB.4‧‧‧開關/第四開關
VIN‧‧‧輸入信號
VIN+‧‧‧輸入/分量/輸入信號/差動輸入/輸入電壓/節點
VIN-‧‧‧輸入/分量/輸入信號/差動輸入/輸入電壓/節點
Vs‧‧‧參考電壓
VY+‧‧‧輸出
VY-‧‧‧輸出
φ1‧‧‧時序信號/第一控制信號/控制信號
φ2‧‧‧時序信號/第二控制信號/控制信號/另一控制信號/第三控制信號
φ3‧‧‧第三控制信號/控制信號
φ4‧‧‧第四控制信號/控制信號/另一控制信號
φSH‧‧‧另一控制信號/共同控制信號

Claims (18)

  1. 一種積分器系統，其包括：一積分器，其具有一對輸入，一對取樣電路，各取樣電路具有一取樣電容器，用以在一第一操作階段中對該取樣電容器上之一差動輸入信號之各別分量進行取樣且在一第二操作階段中將該所取樣輸入信號之一表示驅動至該等積分器輸入，及一短路開關，其用以於在該第一階段與該第二階段之接續之間出現的第三及第四操作階段期間將該等取樣電容器之輸入端子連接在一起。
  2. 如請求項1之積分器系統，其中每一取樣電路包括：一第一開關，其將該取樣電容器之該輸入端子耦合至該輸入信號之一第一差動分量之一端子，一第二開關，其將該取樣電容器之該輸入端子耦合至與該第一差動分量互補的該輸入信號之一第二差動分量之一端子，一第三開關，其將該取樣電容器之一輸出端子耦合至一參考電壓，及一第四開關，其將該取樣電容器之該輸出端子耦合至該積分器。
  3. 如請求項1之積分器系統，其中每一取樣電路包括：一第一開關，其將該取樣電容器之該輸入端子耦合至一第一參考電壓之一端子，一第二開關，其將該取樣電容器之該輸入端子耦合至具有不同於該第一參考電壓之一電壓位準之一第二參考電壓之一端子， 一第三開關，其將該取樣電容器之一輸出端子耦合至一第三參考電壓，及一第四開關，其將該取樣電容器之該輸出端子耦合至該積分器。
  4. 如請求項3之積分器系統，其中在該第一階段及該第二階段期間由一個二進制控制信號控制該取樣電路之該第一開關及該第二開關。
  5. 如請求項1之積分器系統，其進一步包括：一第二對取樣電路，各取樣電路具有一取樣電容器，用以在該第二操作階段中對該取樣電容器上之一差動輸入信號之各別分量進行取樣且在該第一操作階段中將該所取樣輸入信號驅動至該等積分器輸入，及一第二短路開關，其用以在該第三操作階段期間將該第二對取樣電路之該等電容器之輸入端子連接在一起。
  6. 一種對一差動輸入信號求積分之方法，其以反覆方式包括：在一第一操作階段中，對各別電容器上之該輸入信號之差動分量進行取樣，在一第二操作階段中，使該等電容器之輸入端子一起短路，在一第三操作階段中，使用一差動電壓源將該所取樣輸入信號驅動至一輸出電路，及在一第四操作階段中，使該等電容器之該等輸入端子一起短路。
  7. 如請求項6之方法，其進一步包括一第一對開關，各開關將一各別電容器之一輸入端子耦合至該輸入信號之一各別分量。
  8. 如請求項6之方法，其進一步包括一第一對開關，各開關將一各別電容器之一輸入端子耦合至一各別參考電壓且由該輸入信號 控制。
  9. 如請求項6之方法，其進一步包括：在該第一操作階段中，驅動來自一第二對電容器之一先前所取樣輸入信號之差動分量，在該第二操作階段中，使該第二對電容器之輸入端子一起短路，及在該第三操作階段中，對該第二對電容器上之該輸入信號之另一部分之差動分量進行取樣，及在該第四操作階段中，使該等電容器之該等輸入端子一起短路。
  10. 一種多位元積分器系統，其包括：一差動積分器，其具有一對輸入；複數個取樣電路對，各取樣電路具有：一取樣電容器，一對輸入開關，各輸入開關將該取樣電容器之一輸入端子連接至一對差動參考電壓中之一各別者，其中該等輸入開關之開關控制信號攜載待由該積分器系統取樣之數位資訊，一第三開關，其將該取樣電容器之一輸出端子連接至另一參考電壓，及一第四開關，其將該取樣電容器之該輸出端子連接至該差動積分器之一各別輸入；及複數個短路開關，各短路開關連接於一各別取樣電路對之取樣電容器之輸入端子之間。
  11. 如請求項10之積分器系統，其進一步包括：第二複數個取樣電路對，各取樣電路具有：一取樣電容器， 一對輸入開關，各輸入開關將該取樣電容器之一輸入端子連接至一對差動參考電壓中之一各別者，其中該等輸入開關之開關控制信號攜載待由該積分器系統取樣之數位資訊，一第三開關，其將該取樣電容器之一輸出端子連接至另一參考電壓，一第四開關，其將該取樣電容器之該輸出端子連接至該差動積分器之一各別輸入，及複數個短路開關，各短路開關連接於一各別取樣電路對之取樣電容器之輸入端子之間；且其中該等第一及第二複數之該等取樣電路對該數位資訊進行取樣且在不同於彼此之階段中將該所取樣資訊輸出至該差動積分器。
  12. 如請求項11之積分器系統，其中該等第一及第二複數個取樣電路之該等短路開關在一共同操作階段中閉合。
  13. 一種多位元積分器系統，其包括：一差動積分器，其具有一對輸入；複數個取樣電路對，各取樣電路具有：一取樣電容器，及一對輸入開關，各輸入開關將該取樣電容器之一輸入端子連接至一對差動參考電壓中之一各別者，其中該等輸入開關之開關控制信號攜載待由該積分器系統取樣之數位資訊；一對第一輸出開關，該等第一輸出開關中之一者將來自該等取樣電路對中之一第一對之該等取樣電容器之輸出端子連接至一第三參考電壓，該等第一輸出開關中之另一者將來自該等取樣電路對中之一第二對之該等取樣電容器之輸出端子連接至該第三參考電壓； 一對第二輸出開關，該等第二輸出開關中之一者將來自該等取樣電路對中之該第一對之該等取樣電容器之輸出端子連接至該差動積分器之一第一輸入，該等第二輸出開關中之另一者將來自該等取樣電路對中之該第二對之該等取樣電容器之輸出端子連接至該差動積分器之一第二輸入；及複數個短路開關，各短路開關連接於來自一各別取樣電路對之該等取樣電容器之輸入端子之間。
  14. 一種積分三角調變器，其包括：一差動積分器，其具有一對輸入；一取樣系統，其具有一差動輸入電壓之輸入端子；該取樣系統具有一對取樣電路，該等取樣電路各自具有一取樣電容器，用以在一第一操作階段中對該取樣電容器上之該差動輸入電壓之各別分量進行取樣且在一第二操作階段中將該所取樣輸入信號分別驅動至該等積分器輸入；一短路開關，其用以於在該第一階段與該第二階段之間的一第三操作階段期間將該等取樣電容器之輸入端子連接在一起；一類比轉數位轉換器(ADC)，其具有與該取樣系統之輸出端子通信之輸入端子；及一數位轉類比轉換器(DAC)，其提供於具有耦合至該ADC之一輸出之一輸入之該調變器之一回饋路徑中。
  15. 如請求項14之調變器，其中該差動積分器系統提供於該取樣系統中且每一取樣電路包括：一第一開關，其將該取樣電容器之該輸入端子耦合至該輸入信號之一第一差動分量之一端子，一第二開關，其將該取樣電容器之該輸入端子耦合至與該第一差動分量互補的該輸入信號之一第二差動分量之一端子， 一第三開關，其將該取樣電容器之一輸出端子耦合至一參考電壓，及一第四開關，其將該取樣電容器之該輸出端子耦合至該積分器。
  16. 一種對一差動輸入信號求積分之方法，其以反覆方式包括：在一第一操作階段中，對一對電容器上之該輸入信號之差動分量進行取樣，在一第二操作階段中，在該電容器對之輸入端子之間重新分佈電荷，在一第三操作階段中，將來自該等電容器之該所取樣輸入信號驅動至一積分放大器，及在一第四操作階段中，在該電容器對之輸入端子之間重新分佈電荷。
  17. 如請求項16之方法，其中在該等第二及第四操作階段期間，該電荷重新分佈在不自該輸入信號之一源供應電流之情況下發生。
  18. 如請求項16之方法，其中在該等第二及第四操作階段期間，該電荷重新分佈在不自其中執行該方法之一系統之任何電力供應器供應電流之情況下發生。
TW102105700A 2012-02-10 2013-02-18 Method and apparatus for separating the reference current from the input signal in sigma-delta converter TWI561014B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261597342P 2012-02-10 2012-02-10
US13/757,455 US9124290B2 (en) 2012-02-10 2013-02-01 Method and apparatus for separating the reference current from the input signal in sigma-delta converter

Publications (2)

Publication Number Publication Date
TW201349757A true TW201349757A (zh) 2013-12-01
TWI561014B TWI561014B (en) 2016-12-01

Family

ID=48945145

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102105700A TWI561014B (en) 2012-02-10 2013-02-18 Method and apparatus for separating the reference current from the input signal in sigma-delta converter

Country Status (5)

Country Link
US (1) US9124290B2 (zh)
CN (1) CN104106217B (zh)
DE (1) DE112013000937B4 (zh)
TW (1) TWI561014B (zh)
WO (1) WO2013156846A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9411987B2 (en) * 2014-08-18 2016-08-09 Qualcomm Incorporated Low noise and low power passive sampling network for a switched-capacitor ADC with a slow reference generator
US9461628B2 (en) * 2014-12-23 2016-10-04 Texas Instruments Incorporated Single ended charge to voltage front-end circuit
US9438255B1 (en) * 2015-07-31 2016-09-06 Inphi Corporation High frequency delay lock loop systems
DE102016220861B4 (de) 2016-10-24 2018-09-06 Infineon Technologies Ag Sigma-Delta-Analog-Digital-Umsetzer
TWI674770B (zh) * 2019-01-18 2019-10-11 瑞昱半導體股份有限公司 交替進行信號轉換與比較器偏移校正並可同時減少空閒音產生的三角積分類比數位轉換器
CN111490787B (zh) * 2019-01-29 2023-07-21 江苏润石科技有限公司 一种∑-δ调制器及降低非线性和增益误差的方法
US10733391B1 (en) 2019-03-08 2020-08-04 Analog Devices International Unlimited Company Switching scheme for low offset switched-capacitor integrators
CN111211784B (zh) * 2020-02-25 2022-03-15 矽典微电子(上海)有限公司 双步交替采样电路及积分器系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4896156A (en) 1988-10-03 1990-01-23 General Electric Company Switched-capacitance coupling networks for differential-input amplifiers, not requiring balanced input signals
US4999627A (en) * 1989-09-25 1991-03-12 At&T Bell Laboratories Analog-to-digital converter using prescribed signal components to improve resolution
US5323158A (en) * 1993-04-06 1994-06-21 Analog Devices, Inc. Switched capacitor one-bit digital-to-analog converter
US5541599A (en) 1993-06-30 1996-07-30 Crystal Semiconductor Corporation Data independent loading of a reference in a discrete time system
US7068198B2 (en) * 2004-05-28 2006-06-27 Freescale Semiconductor, Inc. Double-sampled integrator system and method thereof
US7053807B1 (en) * 2005-03-03 2006-05-30 Analog Devices, Inc. Apparatus and method for controlling the state variable of an integrator stage in a modulator
JP2007043433A (ja) * 2005-08-03 2007-02-15 Renesas Technology Corp 半導体集積回路装置
US7242333B1 (en) * 2005-12-30 2007-07-10 Medtronic, Inc. Alternate sampling integrator
US7489263B1 (en) 2007-09-28 2009-02-10 Cirrus Logic, Inc. Discrete-time programmable-gain analog-to-digital converter (ADC) input circuit with multi-phase reference application
US8223053B2 (en) 2009-07-16 2012-07-17 Microchip Technology Incorporated 2-phase gain calibration and scaling scheme for switched capacitor sigma-delta modulator
TWI345177B (en) * 2010-04-15 2011-07-11 Ind Tech Res Inst Switched-capacitor circuit relating to summing and integration algorithms

Also Published As

Publication number Publication date
WO2013156846A2 (en) 2013-10-24
DE112013000937B4 (de) 2021-08-19
US9124290B2 (en) 2015-09-01
TWI561014B (en) 2016-12-01
WO2013156846A3 (en) 2014-01-23
DE112013000937T5 (de) 2014-12-11
US20130207821A1 (en) 2013-08-15
CN104106217B (zh) 2017-06-09
CN104106217A (zh) 2014-10-15

Similar Documents

Publication Publication Date Title
TW201349757A (zh) 積分三角轉換器中用於將參考電流自輸入信號分隔開之方法及裝置
US7167119B1 (en) Delta-sigma modulators with double sampling input networks and systems using the same
US6670902B1 (en) Delta-sigma modulators with improved noise performance
CN102187582B (zh) 多位数/模转换器及其使用方法及含该转换器的∑-δ调制器
CN106027060B (zh) 一种输入前馈式Delta-Sigma调制器
EP1837996A1 (en) Sigma-Delta modulator
JP3920123B2 (ja) Ｄ／ａ変換器及びデルタシグマ型ｄ／ａ変換器
WO2011145152A1 (ja) デジタル－アナログ変換器及びデジタル－アナログ変換装置
US8624767B2 (en) Electronic device and method for analog to digital conversion according to delta-sigma modulation using double sampling
JP4662826B2 (ja) スイッチ制御回路、δς変調回路、及びδς変調型ａｄコンバータ
US8344796B2 (en) Switched capacitor circuit
US7068198B2 (en) Double-sampled integrator system and method thereof
JP2009260605A (ja) Δς変調器及びδς型ａｄ変換器
CN111034051B (zh) 使用自举开关的开关电容dac
WO2019157414A1 (en) Delta-sigma converter with pre-charging based on quantizer output code
JP5198427B2 (ja) シグマデルタ変調器
US9859916B1 (en) Multistage noise shaping sigma-delta modulator
US9893741B2 (en) Amplifier sharing technique for power reduction in analog-to-digital converter
JP3731334B2 (ja) 変調器およびオーバサンプル形ａ／ｄ変換器
US7880653B2 (en) Switched-capacitor circuits, integration systems, and methods of operation thereof
TWI437826B (zh) 共享之交換電容式積分器及三角積分調變器及其運作方法
KR102128808B1 (ko) 기준 전압의 잡음에 강인한 델타 시그마 변조기 및 이를 포함하는 아날로그 디지털 변환기
KR100828271B1 (ko) 스위치 제어 회로, δ∑ 변조 회로, 및 δ∑ 변조형 ａｄ컨버터
Katara et al. Development of one bit delta-sigma analog to digital converter
JP2003264464A (ja) Ｄ／ａ変換器