CN102187582B - 多位数/模转换器及其使用方法及含该转换器的∑-δ调制器 - Google Patents

多位数/模转换器及其使用方法及含该转换器的∑-δ调制器 Download PDF

Info

Publication number
CN102187582B
CN102187582B CN200980140752.5A CN200980140752A CN102187582B CN 102187582 B CN102187582 B CN 102187582B CN 200980140752 A CN200980140752 A CN 200980140752A CN 102187582 B CN102187582 B CN 102187582B
Authority
CN
China
Prior art keywords
reference voltage
capacitor
switch
voltage capacitor
during
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980140752.5A
Other languages
English (en)
Other versions
CN102187582A (zh
Inventor
文森特·奎奎姆普瓦
菲利普·德瓦尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN102187582A publication Critical patent/CN102187582A/zh
Application granted granted Critical
Publication of CN102187582B publication Critical patent/CN102187582B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/338—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching
    • H03M3/34—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching by chopping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

一种多位数/模转换器具有：参考电压产生器，其产生具有偏移电压的参考电压；切换电容器级，其用于产生多个输出电压；以及切换定序器，其控制所述切换电容器级，所述切换定序器可操作以产生用于每一输出电压的切换模式，其中每一模式具有充电阶段和转移阶段，且其中对于至少一个输出电压来说，所述切换定序器提供两个切换模式，其中每一切换模式贡献具有相反极性的偏移。

Description

多位数/模转换器及其使用方法及含该转换器的∑-Δ调制器
相关申请案的交叉参考
本申请案主张2008年10月23日申请的标题为“用于切换电容器∑-Δ模/数转换器的使用斩波器电压参考的五层级反馈数/模转换器(FIVE-LEVEL FEED-BACKDITIGTAL-TO-ANALOG CONVERTER USING A CHOPPER VOLTAGE REFERENCEFOR A SWITCHED CAPACITOR SIGMA-DELTA ANALOG-TO-DIGITALCONVERTER)”的第61/107,824号美国临时申请案的权利，所述案全文并入本文中。
技术领域
本发明涉及模/数转换器(ADC)，且更特定来说，涉及一种减小来自与模/数转换器相关联的电压参考源的1/f噪声和直流(DC)偏移的方式。
背景技术
模/数转换器(ADC)现今在用于消费者、医疗、工业等的电子应用中普遍使用。通常，ADC包括用于接收模拟输入信号且输出与模拟输入信号成比例的数字值的电路。此数字输出值通常呈并行字或串行数字位串的形式。存在许多类型的模/数转换方案，例如电压-频率转换、电荷再分布、Δ调制以及其它转换方案。通常，这些转换方案中的每一者具有其优点和缺点。
使用得越来越多的一类型模/数转换器(ADC)为切换电容器∑-ΔADC(本文中将互换地使用∑-Δ与Δ-∑)。∑-ΔADC利用Δ-∑调制，其中模拟电压输入到Δ-∑调制器，且其输出经滤波以移除噪声。Δ-∑调制器通常将模拟输入转换为具有与模拟输入成比例的随时间的平均振幅的“1”和“0”的数字串行串。与早期Δ调制技术相比，Δ-∑调制通常提供高精度和宽的动态范围。Δ-∑调制通常被称为过取样转换器架构，且通常不受Δ调制的某些早期不合意二阶效应的影响。
切换电容器∑-Δ转换器在反馈环路中使用数/模转换器(DAC)，其将电压施加到定位于Δ-∑调制器的前端(模拟部分)处的模拟求和节点。在任一ADC的情况下，存在ADC设计中所固有的多个噪声源。在典型的Δ-∑ADC中，通常存在三种类型的噪声：来自由反馈环路中的量化器引入的误差的量化噪声，来自转换器自身的装置的热噪声，和还来自装置的1/f噪声。此外，由于ADC的输出码与输入电压与参考电压的比成比例，所以来自参考电压的任何额外噪声将存在于输出处，尤其是当输入电压对参考电压的比接近1时。此外，电压参考中的来自DC偏移的确定性误差将作为增益误差影响ADC。
低频率下的量化噪声为相对低的，其最大部分存在于较高频率处。此较高频率部分噪声可通过数字域滤波器(例如，抽取和/或数字低通滤波器)滤除。此外，可通过增大调制器的阶或DAC的分辨率而降低量化噪声。可通过增大转换器的过取样比而平均化来自参考电压和ADC两者的热噪声。然而，平均化技术并不过滤DC偏移和1/f噪声，尤其当DC偏移和1/f噪声来自电压参考时，这是因为其通常与信号信息一起通过转换器。对于高分辨率ADC来说，当量化噪声和热噪声均已被减小时，1/f噪声变为占主导地位的噪声。1/f噪声极其难以衰减，这是因为其不受增大ADC的复杂性(较高阶、多位DAC)或过取样的影响。
可通过使用经斩波器稳定化的电压参考来实质上减小来自电压参考的DC偏移。典型的经斩波器稳定化的带隙电压参考在罗(Roh)等人的标题为“用以消除偏移变化的经斩波器稳定化的带隙参考电路(Chopper Stabilized Bandgap Reference Circuit to CancelOffset Variation)”的第6,462,612号美国专利中更全面描述，且为了所有目的以引用的方式并入本文中。经斩波器稳定化的电压参考实质上减小电压参考中的直流(DC)偏移电压误差。然而，典型的经斩波器稳定化的电压参考需要在参考的输出处的模拟低通滤波器，以移除由斩波器稳定化引入的高频率调制的分量。当经斩波的带隙电压直接施加到∑-Δ转换器的参考输入时，并不需要此低通滤波器：HF斩波噪声可通过抽取和/或数字低通滤波器滤除。然而，当将抽取和/或数字低通滤波器用于滤除HF斩波噪声时，需要经修改的斩波器序列。图12展示由使用常规的斩波器算法的5层级DAC产生的误差。如可见，当位流和斩波器控制频率相关性为高时，出现巨大的尖峰。
∑-Δ模/数转换器(ADC)可使用在调制器环路中的多位DAC。此具有分辨率、信噪比方面的优点，且以设计复杂性和功率消耗方面的减小的成本促成关于稳定性的改进。然而，线性通常由于本质上并非线性的多位DAC而降级，且通常需要极精确的校准和/或修整。
另一方面，因为过取样技术不会移除的1/f噪声，由ADC使用的电压参考通常对系统的噪声指数有显著影响，尤其是对于低带宽系统来说。此外，电压参考电路中的放大器的偏移对ADC的增益误差有影响，且通常需要修整或校准。
发明内容
所需要的为一种多层级(例如，五层级)数/模转换器(DAC)，其提供固有线性和电压参考偏移消除和1/f噪声减小。
根据一实施例，一种多位数/模转换器可包含：经斩波的参考电压产生器，其产生包含经斩波的偏移电压的参考电压；切换电容器级，其用于产生多个输出电压；以及切换定序器，其控制所述切换电容器级，所述切换定序器可操作以针对每一输出电压产生切换模式，其中每一模式包含充电阶段和转移阶段，且其中对于至少一个输出电压来说，所述切换定序器提供两个切换模式，其中每一切换模式贡献具有相反极性的偏移。
根据又一实施例，所述切换定序器可包含存储所产生的偏移的正负号的存储器构件，且所述切换定序器视输入值和所述所存储的正负号而选择模式。根据另一实施例，所述参考电压产生器可在每一充电和转移阶段中经斩波，且所述两种切换模式可交替地应用到所述切换电容器级。根据再一实施例，所述参考电压产生器可仅在充电阶段与转移阶段之间经斩波，且所述第一切换模式或所述第二切换模式被应用到所述切换电容器级。根据另一实施例，所述切换电容器级可包含两个并行的部分切换级，且所述两种切换模式被分别应用到所述第一部分切换级和所述第二部分切换级。根据又一实施例，所述两种切换模式可交替地应用到所述第一部分切换级和所述第二部分切换级。根据再一实施例，所述切换电容器级可包含：正参考电压电容器，其具有为C的电容；负参考电压电容器，其具有为C的电容；第一对开关，其适于可切换地将所述正参考电压电容器与负参考电压电容器分别耦合到正参考电压与负参考电压；第二对开关，其适于可切换地将所述正参考电压电容器与负参考电压电容器分别耦合到所述负参考电压与所述正参考电压；以及第三开关，其适于可切换地将所述正参考电压电容器与负参考电压电容器耦合在一起。根据另一实施例，所述多位数/模转换器可为5层级(3位)数/模转换器，且其中所述第一对开关、所述第二对开关和所述第三开关在充电阶段和转移阶段中被定序，以产生五个同等分布的电荷电平2C*VREF、C*VREF、0、-C*VREF和-2C*VREF，其中VREF为参考电压。根据又一实施例，所述第一对开关、所述第二对开关和所述第三开关的所述充电阶段和转移阶段的切换序列并不重叠。根据再一实施例，对于C*VREF的电荷电平来说，在第一模式中：所述第一对开关在所述充电阶段期间闭合，且在所述转移阶段期间断开；所述第二对开关在所述充电阶段和所述转移阶段期间断开；且所述第三开关在所述充电阶段期间断开，且在所述转移阶段期间闭合；且在第二模式中：所述第一对开关在所述充电阶段期间和在所述转移阶段期间断开；所述第二对开关在所述充电阶段期间断开，且在所述转移阶段期间闭合；以及所述第三开关在所述充电阶段期间闭合，且在所述转移阶段期间断开。根据另一实施例，对于-C*VREF的电荷电平来说，在第一模式中：所述第一对开关在所述充电阶段和所述转移阶段期间断开；所述第二对开关在所述充电阶段期间闭合，且在所述转移阶段期间断开；且所述第三开关在所述充电阶段期间断开，且在所述转移阶段期间闭合；且在第二模式中：所述第一对开关在所述充电阶段期间断开，且在所述转移阶段期间闭合；所述第二对开关在所述充电阶段和所述转移阶段期间断开；且所述第三开关在所述充电阶段期间闭合，且在所述转移阶段期间断开。根据又一实施例，所述切换电容器级可包含第一参考电压切换电路和第二参考电压切换电路，所述切换电路各自包含：正参考电压电容器，其具有为C/2的电容；负参考电压电容器，其具有为C/2的电容；第一对开关，其适于可切换地将所述正参考电压电容器与负参考电压电容器分别耦合到正参考电压与负参考电压；第二对开关，其适于可切换地将所述正参考电压电容器与负参考电压电容器分别耦合到所述负参考电压与所述正参考电压；以及第三开关，其适于可切换地将所述正参考电压电容器与负参考电压电容器耦合在一起。根据再一实施例，所述多位数/模转换器可为5层级(3位)数/模转换器，且其中每一参考电压切换电路的所述第一对开关、所述第二对开关和所述第三开关在充电阶段和转移阶段中被定序，以产生五个同等分布的电荷电平C*VREF、C/2*VREF、0、-C/2*VREF和-C*VREF，其中VREF为参考电压。根据另一实施例，每一参考电压切换电路的所述第一对开关、所述第二对开关和所述第三开关的所述充电阶段和转移阶段的切换序列并不重叠。根据又一实施例，对于C/2*VREF的电荷电平，对于所述第一参考电压切换电路来说：所述第一对开关在所述充电阶段期间闭合，且在所述转移阶段期间断开；所述第二对开关在所述充电阶段和所述转移阶段期间断开；以及所述第三开关在所述充电阶段期间断开，且在所述转移阶段期间闭合；且对于所述第二参考电压切换电路来说：所述第一对开关在所述充电阶段期间和在所述转移阶段期间断开；所述第二对开关在所述充电阶段期间断开，且在所述转移阶段期间闭合；且所述第三开关在所述充电阶段期间闭合，且在所述转移阶段期间断开；或反之亦然。根据再一实施例，对于-C/2*VREF的电荷电平，对于所述第一参考电压切换电路来说：第一对开关在所述充电阶段和所述转移阶段期间断开；所述第二对开关在所述充电阶段期间闭合，且在所述转移阶段期间断开；且所述第三开关在所述充电阶段期间断开，且在所述转移阶段期间闭合；且对于所述第二参考电压切换电路来说：所述第一对开关在所述充电阶段期间断开，且在所述转移阶段期间闭合；所述第二对开关在所述充电阶段和所述转移阶段期间断开；且所述第三开关在所述充电阶段期间闭合，且在所述转移阶段期间断开；或反之亦然。根据另一实施例，一种∑-Δ调制器可包含此类多位数/模转换器，且可进一步包含模拟输入电压级，所述模拟输入电压级具有与所述多位数/模转换器耦合的电容性反馈网络。
根据另一实施例，一种用于在切换电容器数/模转换器中产生多个输出电压中的至少一个输出电压的方法可包含如下步骤：接收用于所述至少一个输出电压的输入信号；使用斩波器控制提供参考电压，借此产生与所述参考电压的正性或负性偏移；以具有第一阶段和第二阶段的第一切换模式A产生所述至少一个输出电压，借此产生正性偏移；以及以针对所述第一阶段和第二阶段的不同于所述第一切换模式的第二切换模式B产生所述至少一个输出电压，借此产生负性偏移。
根据又一实施例，所述方法可进一步包含以下步骤：存储所产生的偏移的正负号；以及视所述输入信号和所述所存储的正负号而选择模式。根据再一实施例，所述斩波器控制可针对每一第一阶段和第二阶段对所述参考电压进行斩波。根据另一实施例，所述斩波器控制可仅在所述第一阶段与第二阶段之间对所述参考电压进行斩波，且仅使用模式A或模式B。根据又一实施例，所述第一模式和第二模式可交替地用于具有“ABABAB...”或“BABABA...”的控制序列的输入信号的序列。根据再一实施例，所述第一模式和第二模式可交替地用于包括“AABBAABB...”或“BBAABBAA...”的控制序列的输入信号的序列。根据另一实施例，可在反馈数/模转换器中产生五个参考电压电平，所述方法包含以下步骤：提供具有为C的电容的正参考电压电容器；提供具有为C的电容的负参考电压电容器；通过以下步骤产生为C*VREF的电荷电平：在所述充电阶段期间将所述正参考电压电容器与负参考电压电容器分别耦合到所述正参考电压与负参考电压，和在所述转移阶段期间将所述正参考电压电容器与负参考电压电容器耦合在一起；或通过以下步骤产生为C*VREF的电荷电平：在所述充电阶段期间将所述正参考电压电容器与负参考电压电容器耦合在一起，和在所述转移阶段期间将所述正参考电压电容器与负参考电压电容器分别耦合到所述负参考电压与所述正参考电压；以及通过以下步骤产生为-C*VREF的电荷电平：在所述充电阶段期间将所述正参考电压电容器与负参考电压电容器分别耦合到所述负参考电压与正参考电压，和在所述转移阶段期间将所述正参考电压电容器与负参考电压电容器耦合在一起；或通过以下步骤产生为-C*VREF的电荷电平：在所述充电阶段期间将所述正参考电压电容器与负参考电压电容器耦合在一起，和在所述转移阶段期间将所述正参考电压电容器与负参考电压电容器分别耦合到所述正参考电压与负参考电压。根据又一实施例，如上所描述的所述方法可进一步包含以下步骤：提供具有为A*C的电容的正输入电压电容器；提供具有为A*C的电容的负输入电压电容器；在所述充电阶段期间将所述正输入电压电容器与负输入电压电容器分别耦合到所述正输入电压与负输入电压；在所述转移阶段期间将所述正输入电压电容器与负输入电压电容器分别耦合到所述负输入电压与正输入电压；在所述充电阶段期间将所述正参考电压电容器与负参考电压电容器和所述正输入电压电容器与负输入电压电容器耦合到共模电压；以及在所述转移阶段期间将所述正参考电压电容器与负参考电压电容器和所述正输入电压电容器与负输入电压电容器耦合到放大器的差动输入，其中具有相应电容性反馈网络的所述放大器产生五个同等分布的输出电压A*VIN+VREF、A*VIN+VREF/2、A*VIN+0、A*VIN-VREF/2和A*VIN-VREF，其中A为增益，VIN为所述输入电压，且VREF为所述参考电压。
根据再一实施例，一种用于在切换电容器数/模转换器中产生多个输出电压中的至少一个输出电压的方法可包含以下步骤：接收用于所述至少一个输出电压的输入信号；使用斩波器控制提供参考电压，借此产生与所述参考电压的正性或负性偏移；以使用第一阶段和第二阶段的第一切换模式A产生第一部分电荷，借此产生一正性偏移；以及并行地以使用所述第一阶段和所述第二阶段的不同于所述第一切换模式的第二切换模式B产生第二部分电荷，借此产生负性偏移，使所述第一部分电荷与第二部分电荷相加以形成所述输出电压。
根据另一实施例，所述方法可进一步包含以下步骤：存储所得偏移的正负号；以及视输入信号和所述所存储的正负号而选择第一模式和第二模式。根据又一实施例，用于所述第一部分电荷和所述第二部分电荷的所述切换模式可针对输入信号的序列而交替，其中交替控制序列包含模式“ABABAB...”或“BABABA...”。根据再一实施例，用于所述第一部分电荷和所述第二部分电荷的所述切换模式可针对所述输入信号的序列而交替，其中交替控制序列包含模式“AABBAABB...”或“BBAABBAA...”。根据另一实施例，可在反馈数/模转换器中产生五个参考电压电平，所述方法包含以下步骤：提供具有为C/2的电容的第一正参考电压电容器；提供具有为C/2的电容的第一负参考电压电容器；提供具有为C/2的电容的第二正参考电压电容器；提供具有为C/2的电容的第二负参考电压电容器；通过以下步骤产生为C*VREF的电荷电平：通过在所述充电阶段期间将所述第一正参考电压电容器与第一负参考电压电容器分别耦合到所述正参考电压与所述负参考电压，和在所述转移阶段期间将所述第一正参考电压电容器与第一负参考电压电容器耦合在一起而产生第一电荷，通过在所述充电阶段期间将所述第二正参考电压电容器与第二负参考电压电容器耦合在一起，和在所述转移阶段期间将所述第二正参考电压电容器与第二负参考电压电容器分别耦合到所述负参考电压与所述正参考电压而产生第二电荷，以及使所述第一电荷与所述第二电荷相加；以及通过以下步骤产生为-C*VREF的电荷电平：通过在所述充电阶段期间将所述第一正参考电压电容器与第一负参考电压电容器分别耦合到所述负参考电压与正参考电压，和在所述转移阶段期间将所述第一正参考电压电容器与第一负参考电压电容器耦合在一起而产生第一电荷，通过在所述充电阶段期间将所述第二正参考电压电容器与第二负参考电压电容器耦合在一起，和在所述转移阶段期间将所述第二正参考电压电容器与第二负参考电压电容器分别耦合到所述正参考电压与负参考电压而产生第二电荷，以及使所述第一电荷与所述第二电荷相加。根据又一实施例，所述以上方法可进一步包含以下步骤：提供具有为A*C的电容的正输入电压电容器；提供具有为A*C的电容的负输入电压电容器；在所述充电阶段期间将所述正输入电压电容器与负输入电压电容器分别耦合到所述正输入电压与负输入电压；在所述转移阶段期间将所述正输入电压电容器与负输入电压电容器分别耦合到所述负输入电压与正输入电压；在所述充电阶段期间将所述正参考电压电容器与负参考电压电容器和所述正输入电压电容器与负输入电压电容器耦合到共模电压；以及在所述转移阶段期间将所述正参考电压电容器与负参考电压电容器和所述正输入电压电容器与负输入电压电容器耦合到放大器的差动输入，其中具有相应电容性反馈网络的所述放大器产生五个同等分布的输出电压A*VIN+VREF、A*VIN+VREF/2、A*VIN+0、A*VIN-VREF/2和A*VIN-VREF，其中A为增益，VIN为所述输入电压，且VREF为所述参考电压。根据再一实施例，所述以上方法可包含以下步骤：提供第一模拟输入电路与第二模拟输入电路，其用于将模拟输入信号与第一部分参考电路的第一正参考电压电容器与第一负参考电压电容器和第二部分参考电路的第二正参考电压电容器与第二负参考电压电容器直接耦合；在第一充电阶段期间分别将所述第一正参考电压电容器和第一负参考电压电容器和所述第二正参考电压电容器和第二负参考电压电容器与所述模拟输入信号耦合；在第一转移阶段期间分别将所述第一正参考电压电容器和第一负参考电压电容器和所述第二正参考电压电容器和第二负参考电压电容器与经反相的模拟输入信号耦合；在第二充电阶段期间将所述第一正参考电压电容器和第一负参考电压电容器与经反相的参考电压耦合，同时连接所述第二正参考电压电容器与第二负参考电压电容器；以及在第二转移阶段期间将所述第二正参考电压电容器和第二负参考电压电容器与所述参考电压耦合，同时连接所述第一正参考电压电容器与第一负参考电压电容器。
附图说明
图1展示∑-Δ模/数转换器的框图；
图2展示用于切换电容器∑-Δ模/数转换器的使用斩波器电压参考的五层级数/模转换器的实施例；
图3a到图3e展示产生图2中所示的五层级数/模转换器的输出电压的不同模式；
图4a到图4b展示产生+Vref*C的输入值的模式；
图5a到图5b展示产生-Vref*C的输入值的模式；
图6展示用于切换电容器∑-Δ模/数转换器的使用斩波器电压参考的五层级数/模转换器的另一实施例；
图7A和图7B以框图展示分别选择展示于图4a、图4b和图5a、图5b中的模式的不同实施例；
图8展示使用第一切换算法的偏移影响；
图9展示使用第二切换算法的偏移影响；
图10展示使用第三切换算法的偏移影响；
图11A到图11D展示视与充电-转移阶段的同步而使用经斩波参考电压的结果；
图12展示常规斩波器控制的参考电压的误差；
图13展示五层级数/模转换器的另一实施例；
图14展示用于图13中所示的实施例的第一示范性切换模式；以及
图15展示用于图13中所示的实施例的第二示范性切换模式。
具体实施方式
根据本发明的教示，组合本质上线性的多层级(例如，五层级)切换电容器多位DAC与经斩波器稳定化的电压参考允许信噪比和分辨率两者的改进以及1/f噪声消除和增益误差减小而不需要校准。此新的新颖且不明显的组合使用并不需要对电压参考技术的任何修改的切换技术来执行斩波器算法或任何位流调制。同一电压参考可接着再用于多通道系统的并行连接的其它ADC上以在通道之间实现较好的匹配。
用于切换电容器∑-ΔADC的五层级反馈DAC在菲律比·笛瓦尔(Philippe Deval)的标题为“用于切换电容器∑-Δ模/数转换器的五层级反馈数/模转换器(Five-LevelFeed-Back Digital-to-Analog Converter for a Switched Capacitor ∑-Δ Analog-to-DigitalConverter)”的共同拥有的第7,102,558B2号美国专利中更全面地描述，且为了所有目的以引用的方式并入本文中。
图1展示多层级∑-ΔADC的概念框图。环路滤波器10接收模拟输入值，且连接到可操作以产生多个不同的输出电平的多位量化器20，所述输出电平可经编码于n位的位流中。此n位的位流被反馈到产生输出信号的多位DAC 30，所述输出信号被馈送到环路滤波器10。此n位的位流可进一步(例如)在数字域滤波器中经过处理。
参看图2，描绘用于多位数/模转换器(DAC)中的电容器切换阵列和差动放大器的示意性电路图，所述多位数/模转换器(DAC)可根据本发明的特定示范性实施例来使用。在此特定实例中，展示五层级反馈DAC。一般由数字100表示的五层级反馈DAC可使用切换模式来操作，所述五层级反馈DAC在差动电荷转移的例如充电或预充电阶段和转移阶段的两个阶段期间产生五个相等间隔的电荷量。因此，根据一实施例，通过两个阶段来界定一模式。然而，可使用具有更多阶段的其它模式。总的来说，模式应被理解为产生DAC的输出电压。在以下描述中，可使用模式的序列，所述序列指代由DAC产生的在时域中的输出电压的序列。
在此五层级实施例中的五个同等分布的电荷电平可为2C*Vref、C*Vref、0、-C*Vref和-2C*Vref。其它实施例可具有较多或较少层级，且可将不同值用于参考电压。如上文所提及，每一电压由一切换模式产生，所述切换模式(例如)可由切换控制单元160产生。切换控制单元160接收用以解码或确定哪一模式应用到开关的DAC数字输入字或多层级输入信息。图2仅展示用于参考电压切换电路中的开关的控制线。然而，如由点线所指示，切换控制单元160可产生用于图2中所示的电路的剩余开关的所有必需的开关控制信号。如图2中进一步指示，切换控制单元160还可接收并产生其它控制信号，例如时钟信号、转换开始信号、转换结束信号等。
参考电压(VREF＝VREFP-VREFM)切换电路通常由数字102表示，且包含参考电容器132a和132b以及开关112、114和116。特定示范性实施例的剩余部分包含电压输入电容器130a和130b，开关104、106、108和110，和具有反馈取样电容器134a和134b的差动运算放大器150。参考电压切换电路102的输出与输入取样电路的求和点耦合。因此，图2展示与∑-Δ模/数转换器的反馈环路10的部分组合的DAC。然而，此DAC的其它应用为可能的，且本发明不限于∑-ΔADC。
VREFP和VREFM表示差动参考输入端子处的电压。参考电压Vref＝VREFP-VREFM。VINP和VINM表示差动输入信号端子处的电压。输入信号电压VIN＝VINP-VINM。参考电容器132a和132b可等于C。输入取样电容器130a和130b可等于A*C。反馈电容器134a和134b可等于C。当然，可视∑-ΔADC的设计而应用其它值。输入电压为：VIN＝VINP-VINM，且输出电压为：VOUT＝VOUTP-VOUTM。电路的增益展示为A。
参看图3a到图3e，描绘用以获得图2中所说明的特定示范性实施例的五个同等分布的电荷电平2C*VREF、C*VREF、0、-C*VREF和-2C*VREF的开关104到116的常规切换模式的时序图。“1”逻辑电平描绘处于闭合位置的相应开关，且“0”逻辑电平描绘处于断开位置的相应开关。图3a到图3e进一步说明在开关104到116之间的为了防止输入之间的短路且确保连接到求和节点的开关总是首先断开的非重叠延迟。开关104到116在时间202与时间204之间均断开(切断-逻辑0)。时间202表示参考电容器132和输入信号电容器130两者的充电阶段的结束。时间204表示从参考电容器132和输入信号电容器130两者到反馈电容器134的转移阶段的开始。
参看图3a，描绘用于转移正(正性)电荷2C*VREF的时序图。参考电容器132a和132b在预充电阶段期间(在时间202a之前)分别连接到VREFP和VREFM，且在转移阶段期间(在时间204a之后)分别切换到VREFM和VREFP。所转移的电荷等于C*(VREFP-VREFM)-C*(VREFM-VREFP)＝2C*VREF。当在差动运算放大器150的输入的求和节点处与电压输入样本电荷A*C*(VINP-VINM)-A*C*(VINM-VINP)＝2A*C*V1N求和时，在差动运算放大器150的输出处所转移电压为A*VIN+VREF。
参看图3e，描绘用于转移负(负性)电荷2C*(-VREF)的时序图。执行与展示于图3a中的模式相反的模式以实现到求和节点的-2C*VREF电荷。当在差动运算放大器150的输入的求和节点处与电压输入样本电荷A*C*(VINP-VINM)-A*C*(VINM-VINP)＝2A*C*VIN求和时，在差动运算放大器150的输出处所转移电压为A*VIN-VREF。图3a和图3e的充电和转移模式表示∑-Δ调制器的基本二层级反馈DAC。
将三个其它电荷电平添加到前述二层级反馈DAC的基本操作以便实现五层级DAC。这三个额外电荷电平为C*VREF、0和-C*VREF。
参看图3b，为了实现C*VREF的电荷转移，参考电容器132a和132b在预充电阶段期间(在时间202b之前)分别连接到VREFP和VREFM，且在转移阶段期间(在时间204b之后)使其输入极板短路。所转移的电荷则等于C*(VREFP-VREFM)-0＝C*VREF。当在差动运算放大器150的输入的求和节点处与电压输入样本电荷A*C*(VINP-VINM)-A*C*(VINM-VINP)＝2A*C*VIN求和时，在差动运算放大器150的输出处所转移电压为A*VIN+VREF/2。
参看图3c，为了实现零电荷转移，参考电容器132a和132b的输入极板在预充电阶段(在时间202c之前)和转移阶段期间(在时间204c之后)均被短路。当在差动运算放大器150的输入的求和节点处与电压输入样本电荷A*C*(VINP-VINM)-A*C*(VINM-VINP)＝2A*C*VIN求和时，在差动运算放大器150的输出处所转移电压为A*VIN+0。
参看图3d，为了实现-C*VREF的电荷转移，参考电容器132a和132b在预充电阶段期间(在时间202d之前)分别连接到VREFM和VREFP，且在转移阶段期间(在时间204d之后)使其输入极板短路。所转移的电荷则等于C*(VREFM-VREFP)-0＝-C*VREF。当在差动运算放大器150的输入的求和节点处与电压输入样本电荷A*C*(VINP-VINM)-A*C*(VINM-VINP)＝2A*C*VIN求和时，在差动运算放大器150的输出处所转移电压为A*VIN-VREF/2。
假设参考电压并不具有任何偏移，则如图3a到图3e中展示的常规不同切换序列可产生具有高精度的良好结果。然而，在现实中，如以下将详细解释，参考电压Vref将具有可以且将会负面地影响数/模转换器的性能的偏移Voffset。根据各种实施例，用于本文中所揭示的每一模式的切换技术使用最小量的额外电路，且并不需要显著较大的功率消耗，同时保持切换电容器∑-ΔADC的标准切换阶段。
本发明中所教示的内容可用于(例如)所有多位∑-ΔADC中的所有多位DAC，但不限于ADC。分辨率的此改进准许极低的功率消耗，且同时在保持极好线性性能的同时与当前技术相比实现了较高信噪比(SNR)和较低1/f噪声。所增加的电路和功率消耗是可忽略的，斩波器电压参考并不需要进行修改，因此使多通道系统能够共享同一电压参考。本发明中所教示的技术还与任何调制器阶数兼容。
根据各种实施例，有可能组合常规多位DAC与使用斩波器算法的电压参考，且同时提供本质上为线性的DAC以及对由参考电路诱发的偏移和1/f噪声的移除。此外，如上文所提及，不需要修改电压参考电路。此组合与位流控制的参考信号相比更为强大，这是因为此组合消除了每一级处的电压参考的偏移，如以下将解释。
基本上，用以产生如图2中所示的5层级DAC的输出电压的原理切换模式如下：取样电容器132a、132b在充电阶段期间视DAC输入而经预充电为0、+Vref或-Vref，且在下一阶段的转移阶段，所施加的电荷采取也为0、+Vref或-Vref的第二值，其给出为以下总的所转移电荷：
(E1-E2)Vref*C
其中在转移阶段P2之后，E2＝0、1、-1，
且在预充电阶段P1之后，E1＝0、1、-1。
因此，视切换序列而定，此DAC存在电荷转移的9种可能性，但总的所转移电荷仅达到5个电平。此处为所有可能性：
表1
此表展示，只可能的总的所转移电荷的电平为：+2Vref*C、+Vref*C、0、-Vref*C和-2Vref*C。此表假设，Vref为稳定的，且此展示存在用于转移+Vref*C或-Vref*C的两种可能性，用于转移0的3种可能性，和用于转移+2Vref*C或-2Vref*C的仅一种可能性。因此，常规DAC仅仅选择5个合适模式来产生五个不同的输出电压，且仅使用那些输出电压来操作DAC。
根据各种实施例，使用不同方法。当双态切换在模式的阶段P1与P2之间发生时，可将算法与经斩波参考电压Vref组合，尤其在斩波算法与P1和P2同步的情况下。阶段P1与P2分别为一模式的预充电阶段和转移阶段。如果参考电压经斩波，则假设实际电压参考在P1期间产生有效电压参考Vrefeff＝Vref+Voffset，且在P2期间产生有效电压参考Vrefeff＝Vref-Voffset(斩波器切换在P1与P2之间完成)。此将电荷转移的表修改为如下：
表2
如可见，在斩波的Vref的情况下，总输出电荷并非对于所有组合均不同。对于组合#4和#6来说，每一阶段产生并未消除的偏移。然而，并不需要使用这些序列，这是因为组合#5产生无偏移影响的0电荷。类似地，对于所有偶数数目的所转移Vref(偶数DAC输入#1和#9)来说，偏移未被传播通过，因此此模式消除了这些情况下的偏移。然而对于单一Vref转移，偏移连同电压参考(添加DAC输入)一起被转移(表2的#2、#3、#7和#8)。
根据各种实施例，可应用两种技术以消除所转移的偏移：对于单一转移来说，交替地旋转电容器/切换表行，或分裂电容器并同时应用两种不同模式，且尝试消除所转移的偏移。表2中的行2和3以及行7和8正转移相同的Vref*C电荷和相反偏移(即，+Voffset*C)电荷。通过针对正性转移组合2和3并针对负性转移组合7和8，可在每一对转移之后实现偏移消除，同时转移适量的Vref*C电荷。
图4a和图4b展示可用以使用如图2中所展示的电路产生具有+Vref/2的转移的模式。图4a与图4b中的模式之间的差异为，模式A产生正性偏移+Voffset/2，而模式B产生负性偏移-Voffset/2。类似地，如图5a和图5b中所展示的模式A和B用以使用如图2中所展示的电路产生具有-Vref/2的转移。再次，图5a中的模式A产生正性偏移+Voffset/2，而图5b中的模式B产生负性偏移-Voff/2。以下实例展示这些模式可如何经组合以有效地除去偏移。
图4a使用与图3b中所展示的模式相同的模式，因此产生为C/2C*(VREF+Voffset)＝(VREF+Voffset)/2的输出电压。然而，参看图4b，参考电容器132a和132b在转移阶段期间(在时间204b之后)分别连接到VREFP和VREFM，且在预充电阶段期间(在时间202b之前)使其输入极板短路。所转移的电荷则等于C*(VREF-Voffset)，且输出电压变为(VREF-Voffset)/2。
图5a使用与图3d中所展示的模式相同的模式，因此产生为-C/2C*(VREF+Voffset)＝(-VREF-Voffset)/2的输出电压。然而，参看图5b，参考电容器132a和132b在转移阶段期间(在时间204d之后)分别连接到VREFM和VREFP，且在预充电阶段期间(在时间202d之前)使其输入极板短路。所转移的电荷则等于-C*(VREF-Voffset)，且输出电压变为(-VREF+Voffset)/2。
根据关于图6中所示的实例的第一实施例，每一电容器132a与132b分别分裂为两个电容器142a和152a以及142b和152b。在此特定实施例中，如图2中所展示，在电路102中使用的电容器均具有值C。因此，如图6中所示，对于每一电容器142、142b、152a和152b来说，分裂将导致C/2的值。具有一半值(C/2)的每一电容将如上文所论述使用如图4a、图4b和图5a、图5b中所示的不同切换模式A或B进行切换，以便在DAC的输入等于1或-1时消除偏移相依的剩余电荷。对于输入值0、2和-2来说，与展示于图3a、图3c和图3e中的切换模式相同的切换模式适用于两个切换电路。因此，在输入为0、2和-2的情况下，开关112和122受相同的控制信号控制。类似地，在此情况下开关116和126以及114和124也受相同的信号控制。
在此特定实施例中，DAC电容器经选定以具有为C/2的值。在其它实施例中，这些电容器可具有其它标称值。在图7中用数字150展示参考电压的整个切换电路。再次，如图2中所示的类似控制电路610提供用于所有开关的实际控制信号。再次，仅参考电压切换电路155的控制信号展示于图6中。如可见，在参考电压切换电路155中，电容器132a、132b已被电容器142a、142b取代，且已添加具有开关122a、122b、124a、124b和126的用于额外电容器152a、152b的第二电路。因此，在切换电路155内布置两个单独的电压参考切换电路。
用于上部参考切换电路和下部参考切换电路的切换模式对于+Vref*C转移将遵循行2和3，且对于-Vref*C转移将遵循行7和8，且展示于图4a、图4b和图5a、图5b中。如上文所提及，对于所有其它输出电压来说，使用展示于图3a、图3c和图3e中的模式。
可编写下表3以用于这些转移：
表3a
如上文所提及，替代单一电容器C，电容器被分裂为两个。当C1＝C2＝C/2时，所转移的总电荷为+Vref*C，因此偏移消除对于此单一Vref*C转移为有效的。可编写相同表以用于-Vref*C转移：
表3b
再次，当时，所转移的总电荷为Vref*C，因此偏移消除也得以实现。在模拟组件的情况下准确地获得是不可能的，因此在现实中，并未通过分裂电容器并组合算法而完全地消除关于+Vref*C和-Vref*C转移的偏移分量。然而，偏移可通过此措施而被明显地减小，且因此改进性能。
剩余部分的值等于±(C1-C2)Voffset＝Serror。所转移的电荷为SQ＝+Vref*C±误差，其中C＝C1+C2。然而，此误差为相对小的：
Serror VrefxC = C 1 - C 2 C 1 + C 2 x Voffset Vref .
通常，电容器在模拟过程中的匹配可经评估为0.1％，因此以下比率：
Voffset通常相对于Vref为约0.1％。因此，比率是的数量级。
根据各种实施例的其它可适用技术可消除与偏移成比例的所转移电荷，但需要偶数数目个转移循环来进行此操作。此技术并不受电容器的匹配的约束，这是因为将同一电容器用于两个不同模式。通过在用于+Vref*C转移的行2和3的模式与用于-Vref*C转移的行7和8的模式之间交替地切换，可如以下表4所示改写所述表：
表4a
表4b
在两种情况下，在两个(或任何偶数)数目的样本之后，消除Voffset对所转移的总电荷的影响。因此，如果需要单一Vref*C或Vref*C的样本的总数为偶数，则实现完全的偏移消除。在奇数的情况下，由偏移影响诱发的总误差为+Voffset*C，其在所转移的总电荷为SQ＝N*Vref*C的情况下较小，在执行大量转移的情况下，N通常较大。
图7A以框图展示可如何选择不同切换模式的第一实施例。在转移算法行之间的切换可通过以下操作来完成：(例如)借助于比较器710、720在DAC的输入处简单地检测+1或-1，且(例如)通过寄存器或锁存器750、760存储哪一状态(哪一行)在上一+1(+Vref*C)或-1(-Vref*C)转移上受到影响，以便选定用于当前转移的互补算法。选择电路730、740使用比较器710、720的输入和寄存器750、760来确定当前选定的模式。或者，此还可通过存储已对上一(+Vref*C)和(-Vref*C)转移执行哪一算法的两个触发器来实现。每当单一Vref*C转移经执行时，这些转移触发器将切换并双态切换，使得互补算法经选定，且使得在相同(+Vref*C)或(-Vref*C)电荷的下一转移的两个转移之后消除偏移影响。如果在每一样本处评估偏移影响减小，则还可组合分裂与旋转技术以获得最大偏移影响减小。每一样本的平均误差经由并行切换技术而被最小化。此还可以样本方式来实施：使用行算法2和3或7和8的两个电容器C1和C2将使其序列交错，使得在每两个转移中，总电荷将消除偏移影响。分裂技术和旋转技术可分别被视为同一切换技术的并行实施方案和串行实施方案。通过组合并行与串行切换技术，串行切换还将仅必须补偿由经分裂的电容器的差确定的小得多的偏移。已通过展示于图6中的差动配置解释了所述技术。然而，所述原理还可应用到伪差动(单端)配置。
图7B展示用于选择适当的切换模式的改进的实施例。此处，在方框770中，检测DAC的输入为+1还是-1以用于选择模式2/3或模式7/8。因此，在方框790中，视此DAC输入值而选择切换模式2/3或切换模式7/8。接着应用产生比展示于图7A中的实施例的精度更高的精度的简化程序。当选定的模式为2或7时，已知所产生的偏移将为正性，而如果模式为3或8，则偏移将为负性。现代替存储已使用哪一模式，仅将存储所产生的偏移的正负号的单一存储器单元为必需的。通过此信息，系统将接着在下一样本处仅产生相反偏移以在每两个样本中恰当地消除先前偏移，而不管在先前序列中使用哪一模式。因此，将了解，此方法独立于所使用的模式序列，特别是在从一个模式序列切换到另一模式序列时。图7B展示样本DAC输入序列和相关联的模式序列。前三个DAC输入为+1，因此系统交替地使用模式2和3。此外，第三行展示将由相应模式产生的偏移。模式2/3与7/8之间的切换由箭头来指示。此偏移可为正性或负性，且在方框780中将其存储。仅需要单一位来进行此操作。因此，方框790视实际的DAC输入和先前所存储的偏移的正负号来选择适当模式。
举例来说，如果DAC位流为：+1+1+1-1+1+1+1-1，则模式序列将看起来如下：2-3-2-8-2-3-2-8。然而，根据图7A的控制系统将服从：2-3-2-7-3-2-3-8。根据图7B的此经增强的控制技术将每两个样本消除偏移，不管样本为-1还是+1，而图7中描述的技术在存在偶数数目个+1和-1的情况下将消除偏移。针对这两个序列经积分的偏移分别为：
根据图7B的控制系统：+10+10+10+10
根据图7A的控制系统：+10+1+2+1+2+10
图7A并非每两个样本消除偏移，所以+1与-1的混合发生；而根据图7B的经增强的控制在+1/-1的任何经混合位流序列的情况下均每两个样本消除偏移。
图8展示针对10个样本在DAC的输入处的处于+1的恒定位流的不同实施例的偏移诱发的总电荷影响的图形表示：线810展示使用常规切换技术时偏移的上升。此处，每一样本产生可快速地上升到高值的C*偏移影响。线820展示当交替模式2与3用以产生+1输出值时串行切换技术的效应。线830表示通过使用分裂电容器的并行切换技术而产生的误差。偏移诱发的电荷现在与SC＝|C1-C2|而非与C成比例，其给出小得多的平均误差，这是因为对于匹配的电容器而言，在标准模拟CMOS过程中
因此，此可为优选算法，这是因为其在每一样本处诱发较小偏移。在用于阶数大于1的∑-Δ调制器中时，旋转算法在调制器环路中的多重积分(积分的数目＝调制器的阶数)之后满足用以执行完美的偏移诱发电荷消除的轻微修改。对于较高阶消除来说，可能需要分形定序方案，且对于+1或-1DAC输入来说，可用简单的序列来实施所述分形定序方案： 2 - 3 7 - 8 .
与串行切换技术组合，二阶序列将导致2-3-3-2-2-3-3...序列作为切换序列方案。在图9中在DAC输入＝+1下针对12个样本展示此技术的图形表示。如由线910在图形中所展示，使用标准算法的差再次快速增大，而线920展示使用串行切换技术的序列的平均值较接近零，如在关于分形算法的奎侩迫克斯(Quiquempoix)等人的标题为“用于在经取样数据采集系统中消除偏移的分形定序方案(Fractal sequencing schemes for offsetcancellation in sampled data acquisition systems)”的专利US 6,909,388中所教示每4个样本消除二阶平均值(曲线与水平轴之间的面积)，且所述专利为了所有目的以引用的方式并入本文中。
图10展示组合并行切换技术与串行切换技术的效应。以下图形展示DAC输入＝+1的情况下针对12个样本的分裂、旋转和分形算法的组合。如在图形中由线1010所展示，使用标准算法的差再次快速增大。此处，线1020展示偏移减小的效应。请注意，与展示于图9中的较高台阶形成相反，通过经分裂电容器的并行切换而产生的每一台阶仅产生(C2-C1)*偏移的偏移影响。经分裂的电容器的切换模式还展示于图10中，其中每一电容器使用一互补模式。
图8、9、10用以解释除去或最小化参考电压偏移的一般原理。然而，应理解，尽管这些图展示为+1的恒定DAC输入值，但如关于图7B特别解释的原理可应用到模式选择电路。因此，可执行如关于图7B所描述的选择方法，而不管位流为(+1还是-1)，假如在位流为-1的情况下，(例如)模式2被模式7取代且模式3被模式8取代。视传入位流的结构而定，使用图7A的选择系统可产生缓慢增大的偏移。然而，如图7B中所解释的增强型切换技术此外为更好的，这是因为必需电路仅需要一个存储器元件而非2个存储器元件，且在每两个样本中消除偏移而与位流(如果其为+1或-1)无关。
以下部分将解释常规系统与各种实施例之间的一般差异。为此，各种情境展示于图11A到图11D中。首先，图11A展示电压参考未经斩波且(例如)包含正性偏移的情况下序列2或3的效应。无论将应用哪一序列，结果将总是向每一充电-转移阶段添加正性偏移。因此，如图所示，对于序列2或3将产生增大的偏移。
图11B展示在P1与P2之间每一阶段双态切换 P 1 P 2 P 1 P 2 . . . + - + - 的斩波器算法。现在，序列2产生正性偏移影响，且序列3产生负性影响。迄今描述的所有实施例均使用此概念。举例来说，图11C展示不同序列模式的结果。使用模式2-2-2-2将再次导致增大的偏移。然而，序列2-3-2-3和序列2-3-3-2以及任何其它合适组合会导致无偏移或单一正性或负性偏移影响的最大值。换句话说，这些模式基本上均在零周围偏移。
然而，通过用切换算法调制斩波器频率，此概念可延伸到较慢的斩波器算法频率。换句话说，参考斩波器频率不同于充电-转移频率。此情形可为有用的，这是因为其使得能够以消耗较少功率的慢频率斩波进行操作。然而，根据一实施例，最有效且优选的频率比每一阶段(与位流周期相同的周期)慢两倍。通常，斩波器的切换将为
P 1 P 2 P 1 P 2 P 1 P 2 P 1 P 2 P 1 + - - + + - - + +
然而，如图11D中所展示，现在序列2归因于不同阶段P1和P2而产生正性或负性影响。因此，如果斩波器频率为充电-转移频率的一半，则模式必须经切换。此外，其要求斩波器切换仅在P1与P2之间发生。此处，2阶分形序列将经修改为如下：
标准斩波器(每一阶段之间的双态切换)：2-3-2-3改变到2-2-2-2
请注意，与斩波序列 P 1 P 2 + - 相关联的切换序列3等于与斩波序列 P 1 P 2 - + 相关联的切换序列2。因此，使用慢2倍的斩波器(仅在P1结束与P2开始之间双态切换)将以上2-3-3-2序列改变到2-2-3-3序列。
所展示的图形出于示范的目的而针对恒定位流，如果位流不同，则在x轴被视为仅表示具有同一DAC输入的样本的数目的情况下，所述图形为有效的。接着，每一不同输入将具有其自身的图形，偶数导入将展示平坦、等于零的图形，且奇数导入将展示直的波形。
以上描述适用于2阶段架构，其具有快速的优点，这是因为将信号和参考并行地处理到2个分离的网络中。然而，此架构遭受信号网络与参考网络之间的失配误差。此失配误差诱发增益误差。如上文所提及，模拟过程中电容器之间的匹配在0.1％的范围内，从而导致关于ADC增益的0.1％的准确度。在一些应用中，无法容许此增益误差。因此，需要独立于失配的架构。
主要存在两种用于实现独立于失配的结构的方法：旋转电容器，和将相同电容器组用于信号和参考路径。当选择旋转电容器解决方案时，在DAC中对于每一旋转电容器配置需要一个存储器设定。因此代价为更复杂的结构。当选择将同一电容器组用于信号和参考路径时，循序地处理信号和参考。此导致4个(或4个以上)阶段的结构。代价为较长的转换时间。
图13展示将同一电容器组用于信号和参考架构的DAC解决方案(具有分裂的参考电容器)的可能实施方案。图14展示用于实现无增益误差的Vin-Vref/2转移的一个可能切换序列。可使用其它等效的切换序列。
已知具有在输入与参考路径之间的为1的增益的∑-Δ调制器在整个Vref范围上为不稳定的。所述稳定性范围对于1阶调制器可达到Vref范围的98％或99％，但对于2阶调制器降低到85％或更小，对于3阶调制器降低到70％或更小，且在调制器阶数进一步增大时进一步降低。因此，当输入信号需要整个Vref范围时，输入信号在应用到调制器之前必须经衰减。
用图13的所提议架构可容易实现1/2的准确增益。因此，根据展示于图13中且更详细地展示于图14和图15中的实施例，DAC电容器交替地用作用于第一充电/转移序列期间的信号处理的信号电容器，且接着用作第二充电/转移序列期间的参考电容器。图14和图15清楚地展示四阶段操作，其中首先执行模拟输入信号的充电和转移，且接着执行参考值的充电和转移。可根据不同实施例来设计这些循环的其它布置。模拟部分中为1/2的增益的益处为，其在数字域滤波器中可易于补偿。图15展示用于实现无增益误差的Vin/2-Vref/2转移的可能切换序列。图14(相应地，图15)给出无增益误差的Vin-Vref/2转移(相应地，Vin/2-Vref/2转移)的可能切换序列实例。可易于从以上教示导出用于实现其它DAC电平的切换序列。假设数字域滤波器中为2的增益，则通过分别选择如展示于(例如)图14和图15中的序列可用展示于图13中的架构实现具有为2和1的可选择增益的极准确的A/D模拟前端。
虽然已参考本发明的实例实施例描绘、描述和界定了本发明的实施例，但所述参考并不暗示对本发明的限制，且不应推断出所述限制。如所属领域的技术人员和受益于本发明的人将想到，所揭示的标的物能够在形式和功能方面具有相当的修改、更改和等效物。本发明的所描绘且描述的实施例仅为实例，且并非穷举本发明的范围。

Claims (34)

1.一种多位数/模转换器，其包含：
经斩波参考电压产生器，其产生包含交替正性和负性偏移电压的参考电压；
接收所述参考电压的切换电容器级，其用于产生多个输出电压；
用于产生输出电压序列的切换定序器，其中为产生输出电压，所述切换定序器控制所述切换电容器级以产生多个切换模式中的一者，其中每一切换模式在充电阶段和转移阶段控制所述切换电容器级的切换以便产生相关联的输出电压，且其中对于至少一个输出电压来说，所述切换定序器提供两个不同的切换模式，其中所述两个不同的切换模式中的每一切换模式贡献彼此不同的偏移，且其中由所述两个不同的切换模式产生的偏移电压相互抵消。
2.根据权利要求1所述的多位数/模转换器，其中所述切换定序器包含用以存储所产生的偏移的正负号的存储器构件，且所述切换定序器视输入值和所存储的所述正负号而从两个不同的模式中选择模式。
3.根据权利要求1所述的多位数/模转换器，其中所述参考电压产生器在每一充电阶段或转移阶段之后经斩波，且所述两个不同的切换模式被交替地应用到所述切换电容器级。
4.根据权利要求1所述的多位数/模转换器，其中所述参考电压产生器仅在充电阶段与转移阶段之间经斩波，且所述两个不同的切换模式中的第一切换模式或第二切换模式被应用到所述切换电容器级。
5.根据权利要求1所述的多位数/模转换器，其中所述切换电容器级包含两个并行的部分切换级，且其中对于所述至少一个输出电压来说，所述两个不同的切换模式中的第一切换模式被应用到第一部分切换级且所述两个不同的切换模式中的第二切换模式被应用到第二部分切换级，或反之亦然。
6.根据权利要求5所述的多位数/模转换器，其中所述第一切换模式和第二切换模式被交替地应用到所述第一部分切换级和第二部分切换级。
7.根据权利要求1所述的多位数/模转换器，其中所述切换电容器级包含：
正参考电压电容器，其具有为C的电容，其中C为电容值；
负参考电压电容器，其具有为C的电容；
由切换控制单元控制的第一对开关，其适于可切换地将所述正参考电压电容器与负参考电压电容器分别耦合到正参考电压与负参考电压；
第二对开关，其适于可切换地将所述正参考电压电容器与负参考电压电容器分别耦合到所述负参考电压与所述正参考电压；以及
由切换控制单元控制的第三开关，其适于可切换地将所述正参考电压电容器与负参考电压电容器耦合在一起。
8.根据权利要求7所述的多位数/模转换器，其中所述多位数/模转换器为5层级(3位)数/模转换器，且其中所述第一对开关、所述第二对开关和所述第三开关在充电阶段和转移阶段中经定序，以产生五个同等分布的电荷电平2C*VREF、C*VREF、0、-C*VREF和-2C*VREF，其中VREF为参考电压。
9.根据权利要求8所述的多位数/模转换器，其中所述第一对开关、所述第二对开关和所述第三开关的所述充电阶段和转移阶段切换序列不重叠。
10.根据权利要求8所述的多位数/模转换器，其中对于C*VREF的所述电荷电平来说，在第一模式中：
所述第一对开关在所述充电阶段期间闭合，且在所述转移阶段期间断开；
所述第二对开关在所述充电阶段和所述转移阶段期间断开；以及
所述第三开关在所述充电阶段期间断开，且在所述转移阶段期间闭合；
且在第二模式中：
所述第一对开关在所述充电阶段期间和在所述转移阶段期间断开；
所述第二对开关在所述充电阶段期间断开，且在所述转移阶段期间闭合；以及
所述第三开关在所述充电阶段期间闭合，且在所述转移阶段期间断开。
11.根据权利要求8所述的多位数/模转换器，其中对于-C*VREF的所述电荷电平来说，在第一模式中：
所述第一对开关在所述充电阶段和所述转移阶段期间断开；
所述第二对开关在所述充电阶段期间闭合，且在所述转移阶段期间断开；以及
所述第三开关在所述充电阶段期间断开，且在所述转移阶段期间闭合；
且在第二模式中：
所述第一对开关在所述充电阶段期间断开，且在所述转移阶段期间闭合；
所述第二对开关在所述充电阶段和所述转移阶段期间断开；以及
所述第三开关在所述充电阶段期间闭合，且在所述转移阶段期间断开。
12.根据权利要求1所述的多位数/模转换器，其中所述切换电容器级包含第一参考电压切换电路和第二参考电压切换电路，所述切换电路各自包含：
正参考电压电容器，其具有为C/2的电容，其中C为电容值；
负参考电压电容器，其具有为C/2的电容；
第一对开关，其适于可切换地将所述正参考电压电容器与负参考电压电容器分别耦合到正参考电压与负参考电压；
第二对开关，其适于可切换地将所述正参考电压电容器与负参考电压电容器分别耦合到所述负参考电压与所述正参考电压；以及
第三开关，其适于将所述正参考电压电容器与负参考电压电容器可切换地耦合在一起。
13.根据权利要求12所述的多位数/模转换器，其中所述多位数/模转换器为5层级(3位)数/模转换器，且其中每一参考电压切换电路的所述第一对开关、所述第二对开关和所述第三开关在充电阶段和转移阶段中经定序，以产生五个同等分布的电荷电平C*VREF、C/2*VREF、0、-C/2*VREF和-C*VREF，其中VREF为参考电压。
14.根据权利要求13所述的多位数/模转换器，其中每一参考电压切换电路的所述第一对开关、所述第二对开关和所述第三开关的所述充电阶段和转移阶段切换序列不重叠。
15.根据权利要求13所述的多位数/模转换器，其中对于C/2*VREF的所述电荷电平，对于所述第一参考电压切换电路来说：
所述第一对开关在所述充电阶段期间闭合，且在所述转移阶段期间断开；
所述第二对开关在所述充电阶段和所述转移阶段期间断开；以及
所述第三开关在所述充电阶段期间断开，且在所述转移阶段期间闭合；
且对于所述第二参考电压切换电路来说：
所述第一对开关在所述充电阶段期间和在所述转移阶段期间断开；
所述第二对开关在所述充电阶段期间断开，且在所述转移阶段期间闭合；以及
所述第三开关在所述充电阶段期间闭合，且在所述转移阶段期间断开；
或反之亦然。
16.根据权利要求13所述的多位数/模转换器，其中对于-C/2*VREF的所述电荷电平，对于所述第一参考电压切换电路来说：
所述第一对开关在所述充电阶段和所述转移阶段期间断开；
所述第二对开关在所述充电阶段期间闭合，且在所述转移阶段期间断开；以及
所述第三开关在所述充电阶段期间断开，且在所述转移阶段期间闭合；
且对于所述第二参考电压切换电路来说：
所述第一对开关在所述充电阶段期间断开，且在所述转移阶段期间闭合；
所述第二对开关在所述充电阶段和所述转移阶段期间断开；以及
所述第三开关在所述充电阶段期间闭合，且在所述转移阶段期间断开；
或反之亦然。
17.一种包含根据权利要求1所述的多位数/模转换器的Σ-Δ调制器，其进一步包含模拟输入电压级，所述模拟输入电压级具有与所述多位数/模转换器耦合的电容性反馈网络。
18.一种用于在切换电容器数/模转换器中产生多个输出电压中的输出电压的方法，其包含以下步骤：
使用斩波器控制提供参考电压，借此产生与所述参考电压的交替正性和负性偏移；
在接收所述参考电压的切换电容器级产生具有第一切换模式A的经预设的输出电压，所述第一切换模式A在充电阶段和转移阶段控制所述切换电容器级的切换，借此产生具有正性偏移电压的所述输出电压；以及
在接收所述参考电压的切换电容器级产生具有不同于所述第一切换模式的第二切换模式B的经预设的输出电压，所述第二切换模式B在充电阶段和转移阶段控制所述切换电容器级的切换，借此产生具有负性偏移电压的所述输出电压。
19.根据权利要求18所述的方法，其中按顺序地将所述第一切换模式A和所述第二切换模式B施加到所述切换电容器级的切换电路。
20.根据权利要求18所述的方法，其进一步包含以下步骤
存储所产生的偏移的正负号；以及
视输入信号和所存储的所述正负号而选择模式。
21.根据权利要求18所述的方法，其中所述斩波器控制针对每一充电阶段和转移阶段对所述参考电压进行斩波。
22.根据权利要求18所述的方法，其中所述斩波器控制仅在所述充电阶段与转移阶段之间且仅使用模式A或模式B来对所述参考电压进行斩波。
23.根据权利要求21所述的方法，其中所述第一切换模式A和第二切换模式B交替地用于具有控制序列“ABABAB...”或“BABABA...”的输入信号的序列。
24.根据权利要求21所述的方法，其中所述第一切换模式A和第二切换模式B交替地用于包括控制序列“AABBAABB...”或“BBAABBAA...”的输入信号的序列。
25.根据权利要求18所述的方法，其中在反馈数/模转换器中产生五个参考电压电平，所述方法包含以下步骤：
在所述切换电容器级的切换电路中提供具有为C的电容的正参考电压电容器，其中C为电容值；
在所述切换电容器级的切换电路中提供具有为C的电容的负参考电压电容器；通过以下操作产生为C*VREF的电荷电平，其中VREF为所述参考电压，
在所述充电阶段期间将所述正参考电压电容器与负参考电压电容器分别耦合到所述正参考电压与负参考电压，以及
在所述转移阶段期间将所述正参考电压电容器与负参考电压电容器耦合在一起；
或通过以下操作产生为C*VREF的电荷电平
在所述充电阶段期间将所述正参考电压电容器与负参考电压电容器耦合在一起；以及
在所述转移阶段期间将所述正参考电压电容器与负参考电压电容器分别耦合到所述负参考电压与正参考电压；
以及
通过以下操作产生为-C*VREF的电荷电平
在所述充电阶段期间将所述正参考电压电容器与负参考电压电容器分别耦合到所述负参考电压与所述正参考电压；以及
在所述转移阶段期间将所述正参考电压电容器与负参考电压电容器耦合在一起；
或通过以下操作产生为-C*VREF的电荷电平
在所述充电阶段期间将所述正参考电压电容器与负参考电压电容器耦合在一起；以及
在所述转移阶段期间将所述正参考电压电容器与负参考电压电容器分别耦合到所述正参考电压与所述负参考电压。
26.根据权利要求25所述的方法，其进一步包含以下步骤：
提供具有为A*C的电容的正输入电压电容器，其中C为电容值且A为增益值；
提供具有为A*C的电容的负输入电压电容器；
在所述充电阶段期间将所述正输入电压电容器与负输入电压电容器分别耦合到正输入电压与负输入电压；
在所述转移阶段期间将所述正输入电压电容器与负输入电压电容器分别耦合到所述负输入电压与正输入电压；
在所述充电阶段期间将所述正参考电压电容器和负参考电压电容器以及所述正输入电压电容器和负输入电压电容器耦合到共模电压；以及
在所述转移阶段期间将所述正参考电压电容器和负参考电压电容器以及所述正输入电压电容器和负输入电压电容器耦合到放大器的差动输入，
其中具有相应电容性反馈网络的所述放大器产生五个同等分布的输出电压A*VIN+VREF、A*VIN+VREF/2、A*VIN+0、A*VIN-VREF/2和A*VIN-VREF，且VIN为所述输入电压。
27.根据权利要求18所述的方法，其中所述第一切换模式A被用于所述切换电容器级的第一切换电路且所述第二切换模式B被用于所述切换电容器级的第二切换电路，且
其中所述第一和第二切换电路并行操作以产生第一和第二输出电荷，所述第一和第二输出电荷经相加以产生已消除偏移的输出电压。
28.根据权利要求27所述的方法，其进一步包含以下步骤
存储所得偏移的正负号；以及
视输入信号和所存储的所述正负号而选择第一模式和第二模式。
29.根据权利要求27所述的方法，其中针对输入信号的序列而使用于第一部分电荷和第二部分电荷的所述切换模式交替，其中交替的控制序列包含模式“ABABAB...”或“BABABA...”。
30.根据权利要求27所述的方法，其中针对输入信号的序列而使用于第一部分电荷和第二部分电荷的所述切换模式交替，其中交替的控制序列包含模式“AABBAABB...”或“BBAABBAA...”。
31.根据权利要求27所述的方法，其中在反馈数/模转换器中产生五个参考电压电平，所述方法包含以下步骤：
提供具有为C/2的电容的第一正参考电压电容器，其中C为电容值；
提供具有为C/2的电容的第一负参考电压电容器；
提供具有为C/2的电容的第二正参考电压电容器；
提供具有为C/2的电容的第二负参考电压电容器；
通过以下操作产生为C*VREF的电荷电平，其中VREF为所述参考电压，
通过以下操作产生第一电荷：
在所述充电阶段期间将所述第一正参考电压电容器与第一负参考电压电容器分别耦合到所述正参考电压与负参考电压，以及
在所述转移阶段期间将所述第一正参考电压电容器与第一负参考电压电容器耦合在一起；
通过以下操作产生第二电荷：
在所述充电阶段期间将所述第二正参考电压电容器与第二负参考电压电容器耦合在一起；以及
在所述转移阶段期间将所述第二正参考电压电容器与第二负参考电压电容器分别耦合到所述负参考电压与正参考电压；
以及使所述第一电荷与所述第二电荷相加；
以及
通过以下操作产生为-C*VREF的电荷电平
通过以下操作产生第一电荷：
在所述充电阶段期间将所述第一正参考电压电容器与第一负参考电压电容器分别耦合到所述负参考电压与所述正参考电压；以及
在所述转移阶段期间将所述第一正参考电压电容器与第一负参考电压电容器耦合在一起；
通过以下操作产生第二电荷：
在所述充电阶段期间将所述第二正参考电压电容器与第二负参考电压电容器耦合在一起；以及
在所述转移阶段期间将所述第二正参考电压电容器与第二负参考电压电容器分别耦合到所述正参考电压与所述负参考电压；
以及使所述第一电荷与第二电荷相加。
32.根据权利要求31所述的方法，其进一步包含以下步骤：
提供具有为A*C的电容的正输入电压电容器，其中A为增益值；
提供具有为A*C的电容的负输入电压电容器；
在所述充电阶段期间将所述正输入电压电容器与负输入电压电容器分别耦合到正输入电压与负输入电压；
在所述转移阶段期间将所述正输入电压电容器与负输入电压电容器分别耦合到所述负输入电压与正输入电压；
在所述充电阶段期间将所述正参考电压电容器和负参考电压电容器以及所述正输入电压电容器和负输入电压电容器耦合到共模电压；以及
在所述转移阶段期间将所述正参考电压电容器和负参考电压电容器以及所述正输入电压电容器和负输入电压电容器耦合到放大器的差动输入，
其中具有相应电容性反馈网络的所述放大器产生五个同等分布的输出电压A*VIN+VREF、A*VIN+VREF/2、A*VIN+0、A*VIN-VREF/2和A*VIN-VREF，且VIN为所述输入电压。
33.根据权利要求27所述的方法，其包含交替地使用第一电容器与第二电容器以产生参考输出电压并充电和转移模拟输入电压的步骤。
34.根据权利要求33所述的方法，其进一步包含以下步骤：
提供第一模拟切换输入电路与第二模拟切换输入电路，以用于将模拟输入信号与第一部分参考电路的第一正参考电压电容器和第一负参考电压电容器以及第二部分参考电路的第二正参考电压电容器和第二负参考电压电容器直接耦合；
在第一充电阶段期间分别将所述第一正参考电压电容器和第一负参考电压电容器以及第二正参考电压电容器和第二负参考电压电容器与所述模拟输入信号耦合；
在第一转移阶段期间分别将所述第一正参考电压电容器和第一负参考电压电容器以及第二正参考电压电容器和第二负参考电压电容器与经反相的模拟输入信号耦合；
在第二充电阶段期间将所述第一正参考电压电容器和第一负参考电压电容器与经反相的参考电压耦合，同时连接所述第二正参考电压电容器与第二负参考电压电容器；以及
在第二转移阶段期间将所述第二正参考电压电容器和第二负参考电压电容器与所述参考电压耦合，同时连接所述第一正参考电压电容器与第一负参考电压电容器。
CN200980140752.5A 2008-10-23 2009-10-22 多位数/模转换器及其使用方法及含该转换器的∑-δ调制器 Active CN102187582B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US10782408P 2008-10-23 2008-10-23
US61/107,824 2008-10-23
US12/581,982 US7994958B2 (en) 2008-10-23 2009-10-20 Multi-level feed-back digital-to-analog converter using a chopper voltage reference for a switched capacitor sigma-delta analog-to-digital converter
US12/581,982 2009-10-20
PCT/US2009/061617 WO2010048371A2 (en) 2008-10-23 2009-10-22 Multi-level feed-back digital-to-analog converter using a chopper voltage reference for a switched capacitor sigma-delta analog-to-digital converter

Publications (2)

Publication Number Publication Date
CN102187582A CN102187582A (zh) 2011-09-14
CN102187582B true CN102187582B (zh) 2015-08-19

Family

ID=42116955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980140752.5A Active CN102187582B (zh) 2008-10-23 2009-10-22 多位数/模转换器及其使用方法及含该转换器的∑-δ调制器

Country Status (6)

Country Link
US (1) US7994958B2 (zh)
EP (1) EP2351227B1 (zh)
KR (1) KR101695240B1 (zh)
CN (1) CN102187582B (zh)
TW (1) TWI489792B (zh)
WO (1) WO2010048371A2 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2237424B1 (en) * 2009-03-30 2013-02-27 Dialog Semiconductor GmbH Tri-level dynamic element matcher allowing reduced reference loading and DAC element reduction
US8009077B1 (en) * 2009-06-08 2011-08-30 Cirrus Logic, Inc. Delta-sigma analog-to-digital converter (ADC) circuit with selectively switched reference
US8223053B2 (en) * 2009-07-16 2012-07-17 Microchip Technology Incorporated 2-phase gain calibration and scaling scheme for switched capacitor sigma-delta modulator
WO2012005777A1 (en) 2010-07-08 2012-01-12 Microchip Technology Incorporated 2-phase gain calibration and scaling scheme for switched capacitor sigma-delta modulator using a chopper voltage reference
JP5755850B2 (ja) * 2010-07-28 2015-07-29 パナソニック株式会社 離散時間アナログ回路及びそれを用いた受信機
JP5836020B2 (ja) * 2011-09-02 2015-12-24 スパンション エルエルシー Ａ／ｄ変換器
US9071264B2 (en) * 2011-10-06 2015-06-30 Microchip Technology Incorporated Microcontroller with sequencer driven analog-to-digital converter
US8742968B2 (en) * 2011-11-11 2014-06-03 Microchip Technology Incorporated Analog front end device with two-wire interface
US8760331B2 (en) * 2012-01-20 2014-06-24 Hittite Microwave Norway As Continuous time delta sigma converter having a VCO based quantizer
KR20140011135A (ko) 2012-07-17 2014-01-28 한국전자통신연구원 오프셋 전압 보정 장치 및 방법과 이를 포함한 연속 시간 델타 시그마 변조 장치
CN103107813B (zh) * 2012-11-13 2015-04-01 长沙景嘉微电子股份有限公司 一种带Class-AB输出的音频DAC电路
US9154155B2 (en) * 2013-02-27 2015-10-06 Microchip Technology Incorporated 2-phase switched capacitor flash ADC
US8970415B2 (en) 2013-03-11 2015-03-03 Microchip Technology Incorporated Multi-level capacitive DAC
US8970416B2 (en) 2013-03-11 2015-03-03 Microchip Technology Incorporated 4N+1 level capacitive DAC using N capacitors
US10177781B2 (en) * 2013-06-24 2019-01-08 Silicon Laboratories Inc. Circuit including a switched capacitor bridge and method
FI126662B (en) 2013-11-22 2017-03-31 Murata Manufacturing Co Capacitance processing conversion circuit
US9411987B2 (en) 2014-08-18 2016-08-09 Qualcomm Incorporated Low noise and low power passive sampling network for a switched-capacitor ADC with a slow reference generator
US9590649B2 (en) * 2014-10-17 2017-03-07 Microchip Technology Incorporated Analog-to-digital conversion with micro-coded sequencer
KR102224924B1 (ko) 2014-11-24 2021-03-08 삼성전자주식회사 차동 출력을 갖는 델타-시그마 모듈레이터
JP6743048B2 (ja) * 2015-04-24 2020-08-19 ユー−ブロックス、アクチエンゲゼルシャフトｕ−ｂｌｏｘ ＡＧ 電荷キャンセラ回路を用いて信号をミキシングするための方法および装置
KR20170000542A (ko) 2015-06-24 2017-01-03 삼성전자주식회사 플리커 노이즈를 저감하는 전류 dac 회로
US9438266B1 (en) * 2016-02-10 2016-09-06 Texas Instruments Incorporated Calibrated-output analog-to-digital converter apparatus and methods
US9748969B1 (en) * 2016-04-14 2017-08-29 Infineon Technologies Ag Method of operation for an oversampled data converter
DE102016220861B4 (de) * 2016-10-24 2018-09-06 Infineon Technologies Ag Sigma-Delta-Analog-Digital-Umsetzer
US10305452B2 (en) 2017-09-28 2019-05-28 Microchip Technology Incorporated Five-level switched-capacitance DAC using bootstrapped switches
KR101923829B1 (ko) * 2017-10-26 2018-11-29 서울대학교산학협력단 센서의 신호를 읽어 출력하는 반도체 장치
US10615821B2 (en) 2018-04-30 2020-04-07 Microchip Technology Incorporated Charge-based digital to analog converter with second order dynamic weighted algorithm
CN110514322B (zh) * 2018-05-21 2021-10-26 珠海晶通科技有限公司 一种高精度温度传感器
US10733391B1 (en) 2019-03-08 2020-08-04 Analog Devices International Unlimited Company Switching scheme for low offset switched-capacitor integrators
EP3734231B1 (en) * 2019-04-30 2022-07-13 Nokia Technologies Oy Capacitance-to-digital converter and associated method having an extended measurement range
KR102128808B1 (ko) * 2019-05-09 2020-07-02 관악아날로그 주식회사 기준 전압의 잡음에 강인한 델타 시그마 변조기 및 이를 포함하는 아날로그 디지털 변환기
KR102081913B1 (ko) * 2019-07-03 2020-04-24 관악아날로그테크놀러지스 주식회사 델타 시그마 변조기 및 이를 포함하는 아날로그 디지털 변환기

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462612B1 (en) * 2001-06-28 2002-10-08 Intel Corporation Chopper stabilized bandgap reference circuit to cancel offset variation
WO2006023355A1 (en) * 2004-08-20 2006-03-02 Microchip Technology Incorporated Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter
WO2008014246A1 (en) * 2006-07-25 2008-01-31 Microchip Technology Incorporated Improved offset cancellation and reduced source induced 1/f noise of voltage reference by using bit stream from over-sampling analog-to-digital converter

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6961385B2 (en) 2003-01-21 2005-11-01 Cirrus Logic, Inc. Signal processing system with baseband noise modulation chopper circuit timing to reduce noise
GB0411884D0 (en) 2004-05-28 2004-06-30 Koninkl Philips Electronics Nv Bitstream controlled reference signal generation for a sigma-delta modulator
US6909388B1 (en) 2004-06-23 2005-06-21 Microchip Technology Incorporated Fractal sequencing schemes for offset cancellation in sampled data acquisition systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462612B1 (en) * 2001-06-28 2002-10-08 Intel Corporation Chopper stabilized bandgap reference circuit to cancel offset variation
WO2006023355A1 (en) * 2004-08-20 2006-03-02 Microchip Technology Incorporated Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter
WO2008014246A1 (en) * 2006-07-25 2008-01-31 Microchip Technology Incorporated Improved offset cancellation and reduced source induced 1/f noise of voltage reference by using bit stream from over-sampling analog-to-digital converter

Also Published As

Publication number Publication date
TW201034394A (en) 2010-09-16
WO2010048371A2 (en) 2010-04-29
CN102187582A (zh) 2011-09-14
US7994958B2 (en) 2011-08-09
EP2351227B1 (en) 2022-11-30
US20100103014A1 (en) 2010-04-29
WO2010048371A3 (en) 2010-07-08
KR101695240B1 (ko) 2017-01-11
TWI489792B (zh) 2015-06-21
EP2351227A2 (en) 2011-08-03
KR20110090883A (ko) 2011-08-10

Similar Documents

Publication Publication Date Title
CN102187582B (zh) 多位数/模转换器及其使用方法及含该转换器的∑-δ调制器
US7102558B2 (en) Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter
US6670902B1 (en) Delta-sigma modulators with improved noise performance
KR101690564B1 (ko) 스위치형 커패시터 시그마-델타 변조기를 위한 2 단계 이득 교정과 스케일링 방식
US7167119B1 (en) Delta-sigma modulators with double sampling input networks and systems using the same
KR101255862B1 (ko) 저감된 평균 입력 전류 및 저감된 평균 기준 전류를 갖는ａ/ｄ 컨버터
CN103069719A (zh) 使用斩波器电压参考的用于切换式电容器σ-δ调制器的二阶段增益校准和缩放方案
CN107017884A (zh) 模数转换器的低噪声精密输入阶段
CN105075124B (zh) 使用n个电容器的4n+1层电容性dac
US8624767B2 (en) Electronic device and method for analog to digital conversion according to delta-sigma modulation using double sampling
KR20150127605A (ko) 멀티­레벨 용량형 ｄａｃ
WO2013156846A2 (en) Method and apparatus for separating the reference current from the input signal in sigma-delta converter
CN104467841A (zh) A/d 转换系统
EP0272756B1 (en) Analogue to digital converter
US7046046B2 (en) Switched capacitor signal scaling circuit
US9859916B1 (en) Multistage noise shaping sigma-delta modulator
CN102545905B (zh) 数模转换器
US7880653B2 (en) Switched-capacitor circuits, integration systems, and methods of operation thereof
Zierhofer Analysis of a switched-capacitor second-order delta–sigma modulator using integrator multiplexing
US6903672B1 (en) Apparatus for and method of performing an analog to digital conversion
JP2003264464A (ja) Ｄ／ａ変換器
RU2550591C1 (ru) Способ интегрирующего аналого-цифрового преобразования напряжения
CN114244371A (zh) 一种逐次逼近型模数转换器和电子设备
CN105075127A (zh) 数字-模拟转换器以及数字-模拟转换装置
CN116405031A (zh) 模数转换器及芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant