JP5836020B2 - A/d変換器 - Google Patents
A/d変換器 Download PDFInfo
- Publication number
- JP5836020B2 JP5836020B2 JP2011191481A JP2011191481A JP5836020B2 JP 5836020 B2 JP5836020 B2 JP 5836020B2 JP 2011191481 A JP2011191481 A JP 2011191481A JP 2011191481 A JP2011191481 A JP 2011191481A JP 5836020 B2 JP5836020 B2 JP 5836020B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- electrode
- operational amplifier
- signal
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 273
- 238000005070 sampling Methods 0.000 claims description 35
- 238000004364 calculation method Methods 0.000 claims description 5
- 230000010354 integration Effects 0.000 description 27
- 102000003712 Complement factor B Human genes 0.000 description 26
- 108090000056 Complement factor B Proteins 0.000 description 26
- 238000010586 diagram Methods 0.000 description 16
- 208000033707 Early-onset X-linked optic atrophy Diseases 0.000 description 14
- 238000006243 chemical reaction Methods 0.000 description 14
- 208000025019 optic atrophy 2 Diseases 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 7
- 238000013139 quantization Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 230000000875 corresponding effect Effects 0.000 description 4
- 102100024061 Integrator complex subunit 1 Human genes 0.000 description 3
- 101710092857 Integrator complex subunit 1 Proteins 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 102100028043 Fibroblast growth factor 3 Human genes 0.000 description 2
- 108050002021 Integrator complex subunit 2 Proteins 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- SGZRFMMIONYDQU-UHFFFAOYSA-N n,n-bis(2-methylpropyl)-2-[octyl(phenyl)phosphoryl]acetamide Chemical compound CCCCCCCCP(=O)(CC(=O)N(CC(C)C)CC(C)C)C1=CC=CC=C1 SGZRFMMIONYDQU-UHFFFAOYSA-N 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
- H03M3/35—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement using redundancy
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
Description
NTF(z)=(1−z-1)2
STF(z)=z-2
である。これは、入力Uはそのまま出力Vへ現れ、量子化雑音Eは高域へ拡散され出力されることを示している。ΔΣA/D変換器は、前述したようなΔΣ変調器の後段にデシメーションフィルタを設け、高域に拡散された量子化雑音を除去してA/D変換結果を得る。
Q1=−C1・V1
Q2=−C2・V2
であり、容量C1、C2に入力電圧V1、V2に応じた電荷がサンプリングされる。また、このときの出力電圧Voutの電圧値がVout1であるとすれば、容量C3に蓄えられる電荷Q3は、
Q3=−C3・Vout1
である。
−C3・Vout2=Q1+Q2+Q3
が成り立つので、電圧値Vout2は、
Vout2=Vout1+(C1/C3)V1+(C2/C3)V2
となる。つまり、一連の動作によって、出力電圧VoutとしてVout1に(C1/C3)V1と(C2/C3)V2とを加えたものが出力される。その後、信号φ1によりスイッチSW1、SW3、SW5がオンし、信号φ2によりスイッチSW2、SW4、SW6がオフするようにして、前述の動作を繰り返し行うことによって、入力信号V1とV2を加算し、その加算結果を積分する演算が実現される。
Vout(z)=[(C1/C3)V1(z)+(C2/C3)V2(z)]/(z−1)
である。図9(B)に示した演算回路では、入力信号(入力電圧)V1は(C1/C3)倍にスケールされて演算され、入力信号(入力電圧)V2は(C2/C3)倍にスケールされて演算される。回路における信号の飽和を防ぐ目的や、その他信号経路設計の都合等に応じて(C1/C3)や(C2/C3)の比率は適宜変化される。
Q1P=(VCM−VIP)C1
Q1M=(VCM−VIM)C1
であり、容量C1P、C1Mにコモンモード電位VCMと入力電圧VIP、VIMとの差に応じた電荷がサンプリングされる。また、このときの出力信号VOPの電圧値がVOP1であるとし、出力信号VOMの電圧値がVOM1であるとすれば、容量C2P及びC2Mに蓄えられている電荷の和は、
(VOP1−VCM)C2+(VCM−VOM1)C2=(VOP1−VOM1)C2
である。
(VOP2−VOM2)C2=(VOP1−VOM1)C2+Q1P−Q1M
であるので、
(VOP2−VOM2)=(VOP1−VOM1)+(VIP−VIM)C1/C2
である。すなわち、差動出力電圧(VOP2−VOM2)は、1つ前の差動出力電圧(VOP1−VOM1)に差動入力電圧と容量比との積((VIP−VIM)C1/C2)を加えたものになる。これは1回分の積分演算に相当する。
(VCM−VIP)C1+(VCM−VIM)C1=2(VA−VCM)C1
が成り立つ。VAについて整理すると、
VA=2VCM−(VIP+VIM)/2=2VCM−VICM
となる。つまり、オペアンプOPAの入力ノードVAの電位は、2VCMからVICMを減じた電位に収束することになる。例えば、コモンモード電位VCMが1.5(V)、入力信号のコモンモード電位VICMが2.5(V)のときには、オペアンプOPAの入力ノードVAの電位は0.5(V)に収束する。しかし、前述したようにオペアンプOPAのコモンモード入力電圧範囲には制約があり、例えば図10に示した回路ではオペアンプの入力ノードIM及びIPの電位が0.5(V)であると、差動対が遮断してしまい、所望の動作が行われない。図11に示した演算回路のオペアンプOPAの内部が図10に示した構成と同様であったとすれば、正常に動作させるためには、入力信号のコモンモード電位VICMは、0(V)<VICM<2.0(V)の電圧範囲でなければならない。
図1は、本発明の一実施形態によるΔΣA/D変換器の(1ビットDAC+加算+積分)演算回路の回路構成例を示す図である。なお、本実施形態によるΔΣA/D変換器の構成は、図6に示したΔΣA/D変換器の構成と同様である。すなわち、本実施形態によるΔΣA/D変換器は、入力される差動アナログ信号をΔΣ変調するΔΣ変調器、及びΔΣ変調信号を基にA/D変換結果(デジタルデータ)を生成するデシメーションフィルタを有する。
(VCM−0)C3+(VCM−Vref)C3=(VA−Vref)C3+(VA−0)C3
が成り立つ。よって、
VA=VCM
となる。つまり、入力ノードVAの電位は、リファレンス電圧Vrefや入力される差動アナログ信号のコモンモード電位VICMにかかわらず、回路におけるコモンモード電位VCMとなる。
図4において、C1P及びC1Mは第1積分器のサンプリング容量、C2P及びC2Mは第1積分器の積分容量、C3PA、C3PB、C3MA、及びC3MBは、第1積分器のリファレンス容量である。また、C4P及びC4Mは第2積分器のサンプリング容量、C6P及びC6Mは第2積分器の積分容量、C5PA、C5PB、C5MA、及びC5MBは、第2積分器のリファレンス容量である。容量C1P及びC1Mの容量値は同一とし、容量C2P及びC2Mの容量値は同一とし、容量C3PA、C3PB、C3MA、及びC3MBの容量値は同一とする。また、容量C4P及びC4Mの容量値は同一とし、容量C5PA、C5PB、C5MA、及びC5MBの容量値は同一とし、容量C6P及びC6Mの容量値は同一とする。
図5において、CK1、CK1D、CK2、CK2Dはクロック信号を示し、SICA及びSIOAは第1積分器の動作及び出力を示し、SICB及びSIOBは第2積分器の動作及び出力を示している。また、CMPOは比較器の出力を示し、DFFはDフリップフロップの出力を示し、FBBは第2積分器へのフィードバック信号を示し、FBAは第1積分器へのフィードバック信号を示している。前述したように図4に示したΔΣ変調器では、クロック信号CK1(CK1D)が“1”の期間に、第1積分器は信号のサンプリングを行っており、第2積分器は信号の加算及び積分を行っている。また、クロック信号CK2(CK2D)が“1”の期間に、第1積分器は信号の加算及び積分を行っており、第2積分器は信号のサンプリングを行っている。
C2P、C2M 積分容量
C3PA、C3PB、C3MA、C3MB リファレンス容量
C4P、C4M サンプリング容量
C5PA、C5PB、C5MA、C5MB リファレンス容量
C6P、C6M 積分容量
OPA 全差動オペアンプ
SW1〜SW15 スイッチ
VCM 回路のコモンモード電位
Vref リファレンス電圧
MOD ΔΣ変調器
FLT デシメーションフィルタ
Claims (8)
- 入力される差動アナログ信号をデジタルデータに変換するデルタシグマ型のA/D変換器であって、
前記差動アナログ信号をデルタシグマ変調する変調器と、
前記変調器の出力を基に前記デジタルデータを生成するデシメーションフィルタとを備え、
前記変調器は、
入力信号をサンプリングする第1の容量及び第2の容量と、
それぞれの第1の電極が前記第1の容量の第1の電極に接続され、第1の基準電圧又は前記第1の基準電圧とは異なる第2の基準電圧をサンプリングする第3の容量及び第4の容量と、
それぞれの第1の電極が前記第2の容量の第1の電極に接続され、前記第1の基準電圧又は前記第2の基準電圧をサンプリングする第5の容量及び第6の容量と、
前記第1の容量にサンプリングされた電荷と前記第3の容量及び前記第4の容量にサンプリングされた電荷とを加算又は減算して第1の加算又は減算結果を得るとともに、前記第2の容量にサンプリングされた電荷と前記第5の容量及び前記第6の容量にサンプリングされた電荷とを加算又は減算して第2の加算又は減算結果を得て、前記第1の加算又は減算結果を積分し出力するとともに、前記第2の加算又は減算結果を積分し出力する演算器と
を有し、サンプリング状態と演算状態を交互に繰り返す演算回路を1つ以上含み、
前記演算状態の加算状態において、前記第3の容量及び前記第4の容量の各々の第2の電極は前記第1の基準電圧に接続され、前記第5の容量及び前記第6の容量の各々の第2の電極は前記第2の基準電圧に接続され、
前記演算状態の減算状態において、前記第3の容量及び前記第4の容量の各々の前記第2の電極は前記第2の基準電圧に接続され、前記第5の容量及び前記第6の容量の各々の前記第2の電極は前記第1の基準電圧に接続され、
前記サンプリング状態では、前記第3の容量及び前記第6の容量の各々の前記第2の電極は前記第1の基準電圧に接続され、前記第4の容量及び前記第5の容量の各々の前記第2の電極は前記第2の基準電圧に接続される、
ことを特徴とするA/D変換器。 - 前記第3の容量及び前記第4の容量の内の一方の容量の前記第2の電極が前記第1の基準電圧に接続され、他方の容量の前記第2の電極が前記第2の基準電圧に接続されるとともに、前記第5の容量及び前記第6の容量の内の一方の容量の前記第2の電極が前記第1の基準電圧に接続され、他方の容量の前記第2の電極が前記第2の基準電圧に接続される第1の状態と、
前記変調器の出力に基づくフィードバック信号に応じて、前記第3の容量及び前記第4の容量の各々の前記第2の電極が前記第1の基準電圧に接続されるとともに前記第5の容量及び前記第6の容量の各々の前記第2の電極が前記第2の基準電圧に接続されるか、又は前記第3の容量及び前記第4の容量の各々の前記第2の電極が前記第2の基準電圧に接続されるとともに前記第5の容量及び前記第6の容量の各々の前記第2の電極が前記第1の基準電圧に接続される第2の状態とを交互に繰り返すことを特徴とする請求項1記載のA/D変換器。 - 前記変調器は複数の前記演算回路を有し、
前後に配置された前記複数の演算回路の一方の前記演算回路が前記第1の状態とされるとき、他方の前記演算回路は前記第2の状態とされることを特徴とする請求項2記載のA/D変換器。 - 前記演算器は、
前記第1の容量、前記第3の容量、及び前記第4の容量の各々の前記第1の電極に第1のスイッチを介して負側入力ノードが接続され、前記第2の容量、前記第5の容量、及び前記第6の容量の各々の前記第1の電極に第2のスイッチを介して正側入力ノードが接続される全差動オペアンプと、
前記全差動オペアンプの前記負側入力ノードと正側出力ノードとの間に接続される第7の容量と、
前記全差動オペアンプの前記正側入力ノードと負側出力ノードとの間に接続される第8の容量とを有することを特徴とする請求項1に記載のA/D変換器。 - 前記演算器は、
前記第1の容量、前記第3の容量、及び前記第4の容量の各々の前記第1の電極に負側入力ノードが接続され、前記第2の容量、前記第5の容量、及び前記第6の容量の各々の前記第1の電極に正側入力ノードが接続される全差動オペアンプと、
前記全差動オペアンプの前記負側入力ノードと正側出力ノードとの間に直列接続される第1のスイッチ及び第7の容量と、
前記全差動オペアンプの前記負側入力ノードと前記正側出力ノードとの間に接続される第2のスイッチと、
前記全差動オペアンプの前記正側入力ノードと負側出力ノードとの間に直列接続される第3のスイッチ及び第8の容量と、
前記全差動オペアンプの前記正側入力ノードと前記負側出力ノードとの間に接続される第4のスイッチとを有することを特徴とする請求項1に記載のA/D変換器。 - 前記変調器は複数の前記演算回路を有し、少なくとも1つの演算回路の演算器は、
前記第1の容量、前記第3の容量、及び前記第4の容量の各々の前記第1の電極に負側入力ノードが接続され、前記第2の容量、前記第5の容量、及び前記第6の容量の各々の前記第1の電極に正側入力ノードが接続される全差動オペアンプと、
前記全差動オペアンプの前記負側入力ノードと正側出力ノードとの間に直列接続される第3のスイッチ及び第9の容量と、
前記全差動オペアンプの前記負側入力ノードと前記正側出力ノードとの間に接続される第4のスイッチと、
前記全差動オペアンプの前記正側入力ノードと負側出力ノードとの間に直列接続される第5のスイッチ及び第10の容量と、
前記全差動オペアンプの前記正側入力ノードと前記負側出力ノードとの間に接続される第6のスイッチとを有することを特徴とする請求項4記載のA/D変換器。 - 前記変調器は複数の前記演算回路を有し、
一段目の演算回路の演算器は、
前記第1の容量、前記第3の容量、及び前記第4の容量の各々の前記第1の電極に負側入力ノードが接続され、前記第2の容量、前記第5の容量、及び前記第6の容量の各々の前記第1の電極に正側入力ノードが接続される全差動オペアンプと、
前記全差動オペアンプの前記負側入力ノードと正側出力ノードとの間に直列接続される第1のスイッチ及び第7の容量と、
前記全差動オペアンプの前記負側入力ノードと前記正側出力ノードとの間に接続される第2のスイッチと、
前記全差動オペアンプの前記正側入力ノードと負側出力ノードとの間に直列接続される第3のスイッチ及び第8の容量と、
前記全差動オペアンプの前記正側入力ノードと前記負側出力ノードとの間に接続される第4のスイッチとを有し、
一段目より後段の演算回路の演算器は、
前記第1の容量、前記第3の容量、及び前記第4の容量の各々の前記第1の電極に第5のスイッチを介して負側入力ノードが接続され、前記第2の容量、前記第5の容量、及び前記第6の容量の各々の前記第1の電極に第6のスイッチを介して正側入力ノードが接続される全差動オペアンプと、
前記全差動オペアンプの前記負側入力ノードと正側出力ノードとの間に接続される第9の容量と、
前記全差動オペアンプの前記正側入力ノードと負側出力ノードとの間に接続される第10の容量とを有することを特徴とする請求項1に記載のA/D変換器。 - 前記第1の基準電圧は接地電圧であり、前記第2の基準電圧は参照電圧であることを特徴とする請求項1に記載のA/D変換器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011191481A JP5836020B2 (ja) | 2011-09-02 | 2011-09-02 | A/d変換器 |
US13/558,093 US8830097B2 (en) | 2011-09-02 | 2012-07-25 | A/D converter |
CN201210275497.9A CN102983865B (zh) | 2011-09-02 | 2012-07-31 | A/d转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011191481A JP5836020B2 (ja) | 2011-09-02 | 2011-09-02 | A/d変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013055450A JP2013055450A (ja) | 2013-03-21 |
JP5836020B2 true JP5836020B2 (ja) | 2015-12-24 |
Family
ID=47752724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011191481A Active JP5836020B2 (ja) | 2011-09-02 | 2011-09-02 | A/d変換器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8830097B2 (ja) |
JP (1) | JP5836020B2 (ja) |
CN (1) | CN102983865B (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8664989B1 (en) * | 2013-02-07 | 2014-03-04 | Cirrus Logic, Inc. | Method to increase frequency resolution of a fractional phase-locked loop |
JP5786976B2 (ja) | 2013-06-11 | 2015-09-30 | オンキヨー株式会社 | 信号変調回路 |
US9223332B1 (en) * | 2013-09-10 | 2015-12-29 | Maxim Integrated Products, Inc. | Stabilizing reference voltage of switched capacitor circuits |
JP5846194B2 (ja) * | 2013-12-26 | 2016-01-20 | オンキヨー株式会社 | 信号変調回路 |
JP5846225B2 (ja) * | 2014-01-22 | 2016-01-20 | オンキヨー株式会社 | 信号変調回路 |
KR102224924B1 (ko) | 2014-11-24 | 2021-03-08 | 삼성전자주식회사 | 차동 출력을 갖는 델타-시그마 모듈레이터 |
KR101618226B1 (ko) | 2015-02-09 | 2016-05-09 | 인하대학교 산학협력단 | 증폭기의 수를 절감하는 저전력 델타 시그마 변조기 |
WO2017037880A1 (ja) * | 2015-09-01 | 2017-03-09 | 日本電気株式会社 | Δς変調器、送信機及び積分器 |
US9559719B1 (en) * | 2015-12-21 | 2017-01-31 | Intel IP Corporation | Single amplifer bi-quad sigma-delta modulator |
US10061415B2 (en) | 2016-06-30 | 2018-08-28 | Synaptics Incorporated | Input device receiver with delta-sigma modulator |
US9866227B1 (en) * | 2016-12-27 | 2018-01-09 | Intel IP Corporation | Sigma-delta analog-to-digital converter including loop filter having components for feedback digital-to-analog converter correction |
JP7176369B2 (ja) * | 2018-11-20 | 2022-11-22 | 株式会社デンソー | A/d変換器 |
JP7035986B2 (ja) * | 2018-11-29 | 2022-03-15 | 株式会社デンソー | 変動抑制回路 |
US11216251B2 (en) * | 2019-03-20 | 2022-01-04 | Raytheon Company | Wideband photonic radio frequency (RF) noise generator |
CN114675703B (zh) * | 2022-05-27 | 2022-08-30 | 苏州云途半导体有限公司 | 一种消除直流漂移电压的模拟数字转换电路 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4851841A (en) | 1987-10-02 | 1989-07-25 | Crystal Semiconductor Corporation | Gain scaling of oversampled analog-to-digital converters |
US4939516B1 (en) | 1988-06-13 | 1993-10-26 | Crystal Semiconductor Corporation | Chopper stabilized delta-sigma analog-to-digital converter |
US4972436A (en) | 1988-10-14 | 1990-11-20 | Hayes Microcomputer Products, Inc. | High performance sigma delta based analog modem front end |
DE4328974C1 (de) * | 1993-08-27 | 1994-08-25 | Siemens Ag | Schalter-Kondensator-Netzwerk |
JP3143567B2 (ja) | 1994-10-28 | 2001-03-07 | シャープ株式会社 | デルタシグマ変調器 |
SE9403736L (sv) | 1994-11-01 | 1996-02-19 | Foersvarets Forskningsanstalt | Analog-till-digitalomvandlare och sensoranordning innefattande sådan |
US5729232A (en) * | 1996-04-10 | 1998-03-17 | Asahi Kasei Microsystems Ltd. | Combination shared capacitor integrator and digital-to-analog converter circuit with data dependency cancellation |
US6473018B2 (en) | 2000-04-13 | 2002-10-29 | Matsushita Electric Industrial Co., Ltd. | Delta sigma analog-to-digital converter |
JP3450837B2 (ja) | 2000-04-13 | 2003-09-29 | 松下電器産業株式会社 | デルタシグマ型アナログ・デジタル変換器 |
JP3795338B2 (ja) | 2001-02-27 | 2006-07-12 | 旭化成マイクロシステム株式会社 | 全差動型サンプリング回路及びデルタシグマ型変調器 |
US6452521B1 (en) * | 2001-03-14 | 2002-09-17 | Rosemount Inc. | Mapping a delta-sigma converter range to a sensor range |
US6768436B1 (en) | 2003-04-21 | 2004-07-27 | Texas Instruments Incorporated | Method and circuit resetting delta sigma modulator |
JP4541060B2 (ja) | 2004-07-28 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | A/d変換回路を内蔵した半導体集積回路および通信用半導体集積回路 |
JP2006041993A (ja) * | 2004-07-28 | 2006-02-09 | Renesas Technology Corp | A/d変換回路を内蔵した半導体集積回路および通信用半導体集積回路 |
US7190291B2 (en) * | 2005-01-05 | 2007-03-13 | Artesyn Technologies, Inc. | Programmable error amplifier for sensing voltage error in the feedback path of digitially programmable voltage sources |
US7679422B1 (en) * | 2006-02-09 | 2010-03-16 | Cypress Semiconductor Corporation | Configurable switched capacitor block |
JP4574589B2 (ja) | 2006-04-27 | 2010-11-04 | シャープ株式会社 | デルタシグマad変換器および電子機器 |
US7956781B2 (en) * | 2006-10-13 | 2011-06-07 | Freescale Semiconductor, Inc. | Analogue-to-digital converter apparatus and method of reusing an analogue-to-digital converter circuit |
KR100878304B1 (ko) * | 2006-11-03 | 2009-01-14 | 삼성전자주식회사 | 상호연관 이중 샘플링을 수행하기 위한 상호연관 이중샘플링 회로 및 그것을 포함하는 싸이클릭 아날로그 디지털변환 장치 |
US7504977B2 (en) * | 2007-04-23 | 2009-03-17 | Texas Instruments Incorporated | Hybrid delta-sigma/SAR analog to digital converter and methods for using such |
US7994958B2 (en) * | 2008-10-23 | 2011-08-09 | Microchip Technology Incorporated | Multi-level feed-back digital-to-analog converter using a chopper voltage reference for a switched capacitor sigma-delta analog-to-digital converter |
US8599053B2 (en) * | 2010-12-22 | 2013-12-03 | Microchip Technology Incorporated | Switched-capacitance gain amplifier with improved input impedance |
CN102158229A (zh) * | 2011-03-30 | 2011-08-17 | 上海北京大学微电子研究院 | Adc失调电压和电荷注入消除技术 |
US20130050003A1 (en) * | 2011-08-24 | 2013-02-28 | National Semiconductor Corporation | Sigma-delta analog to digital converter |
EP2658131A1 (en) * | 2012-04-24 | 2013-10-30 | Texas Instruments Deutschland | Electronic device and method for analogue to digital conversion according to Delta-Sigma modulation using double sampling |
-
2011
- 2011-09-02 JP JP2011191481A patent/JP5836020B2/ja active Active
-
2012
- 2012-07-25 US US13/558,093 patent/US8830097B2/en active Active
- 2012-07-31 CN CN201210275497.9A patent/CN102983865B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US8830097B2 (en) | 2014-09-09 |
CN102983865B (zh) | 2016-01-20 |
JP2013055450A (ja) | 2013-03-21 |
CN102983865A (zh) | 2013-03-20 |
US20130057421A1 (en) | 2013-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5836020B2 (ja) | A/d変換器 | |
JP4966777B2 (ja) | A/d変換器 | |
JP3852721B2 (ja) | D/a変換器およびデルタシグマ型d/a変換器 | |
US7102557B1 (en) | Switched capacitor DAC | |
JP3143567B2 (ja) | デルタシグマ変調器 | |
KR100794310B1 (ko) | 스위치드 커패시터 회로 및 그것의 증폭 방법 | |
US8907829B1 (en) | Systems and methods for sampling in an input network of a delta-sigma modulator | |
US7446686B2 (en) | Incremental delta-sigma data converters with improved stability over wide input voltage ranges | |
US7167119B1 (en) | Delta-sigma modulators with double sampling input networks and systems using the same | |
US20050052300A1 (en) | Single loop feed-forward modulator with summing flash quantizer and multi-bit feedback | |
JP5565859B2 (ja) | デルタシグマad変換器 | |
JP2009540656A (ja) | A−d変換装置およびその方法 | |
Burmas et al. | A second-order double-sampled delta-sigma modulator using additive-error switching | |
Singh et al. | A 20bit continuous-time ΣΔ modulator with a Gm-C integrator, 120dB CMRR and 15 ppm INL | |
JP6156339B2 (ja) | Δς変調器 | |
JP2009260605A (ja) | Δς変調器及びδς型ad変換器 | |
US10819366B1 (en) | Delta sigma modulator for and method of generating a digital output voltage | |
WO2010119456A2 (en) | Method and apparatus for low power continuous time delta sigma modulation | |
JP5198427B2 (ja) | シグマデルタ変調器 | |
Oh et al. | A triple-mode performance-optimized reconfigurable incremental ADC for smart sensor applications | |
Fazli Yeknami et al. | A 2.1 μW 80 dB SNR DT ΔΣ modulator for medical implant devices in 65 nm CMOS | |
KR100766073B1 (ko) | 단일 dac 캐패시터를 이용한 멀티 비트 시그마 델타변조기 및 디지털 아날로그 변환기 | |
JP2007300225A (ja) | デルタシグマad変換器および電子機器 | |
Prelog et al. | Cascade delta-sigma modulator with pseudo-differential comparator-based switched-capacitor gain stage | |
Liu et al. | An ultra low power dissipation inverter-based incremental sigma-delta ADC |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130822 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140901 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150902 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20151002 |
|
R155 | Notification before disposition of declining of application |
Free format text: JAPANESE INTERMEDIATE CODE: R155 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5836020 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |