TWI489792B - 用於切換電容Ｓｉｇｍａ－Ｄｅｌｔａ類比至數位轉換器的使用截波電壓參考之多階反饋數位至類比轉換器 - Google Patents

用於切換電容Ｓｉｇｍａ－Ｄｅｌｔａ類比至數位轉換器的使用截波電壓參考之多階反饋數位至類比轉換器 Download PDF

Info

Publication number
TWI489792B
TWI489792B TW098136066A TW98136066A TWI489792B TW I489792 B TWI489792 B TW I489792B TW 098136066 A TW098136066 A TW 098136066A TW 98136066 A TW98136066 A TW 98136066A TW I489792 B TWI489792 B TW I489792B
Authority
TW
Taiwan
Prior art keywords
reference voltage
phase
capacitor
during
positive
Prior art date
Application number
TW098136066A
Other languages
English (en)
Other versions
TW201034394A (en
Inventor
Vincent Quiquempoix
Philippe Deval
Original Assignee
Microchip Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Tech Inc filed Critical Microchip Tech Inc
Publication of TW201034394A publication Critical patent/TW201034394A/zh
Application granted granted Critical
Publication of TWI489792B publication Critical patent/TWI489792B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/338—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching
    • H03M3/34—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching by chopping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

用於切換電容Sigma-Delta類比至數位轉換器的使用截波電壓參考之多階反饋數位至類比轉換器
本發明係關於類比至數位轉換器(ADC)，且更特定而言係關於一種減小來自一與類比至數位轉換器相關聯之電壓參考源的1/f雜訊及直流(DC)偏移的方式。
本申請案主張2008年10月23日申請之名為「FIVE-LEVEL FEED-BACK DITIGTAL-TO-ANALOG CONVERTER USING A CHOPPER VOLTAGE REFERENCE FOR A SWITCHED CAPACITOR SIGMA-DELTA ANALOG-TO-DIGITAL CONVERTER」之美國臨時申請案第61/107,824號的權利，該案全文併入本文中。
類比至數位轉換器(ADC)現今在用於消費者、醫療、工業等之電子應用中普遍使用。通常，ADC包括用於接收類比輸入信號且輸出與類比輸入信號成比例之數位值的電路。此數位輸出值通常呈並行字或串行數位位元串的形式。存在許多類型之類比至數位轉換方案，諸如電壓至頻率轉換、電荷再分佈、delta調變以及其他轉換方案。通常，此等轉換方案中之每一者具有其優點及缺點。
愈來愈多使用的一類型類比至數位轉換器(ADC)為切換電容sigma-delta ADC(本文中將互換地使用sigma-delta與delta-sigma)。sigma-delta ADC利用delta-sigma調變，其中一類比電壓輸入至delta-sigma調變器，且其輸出經濾波以移除雜訊。delta-sigma調變器通常將類比輸入轉換為具有 與類比輸入成比例之隨時間的平均振幅的「1」及「0」之數位串行串。與早期delta調變技術相比較，delta-sigma調變通常提供高精度及寬的動態範圍。delta-sigma調變通常稱為過取樣轉換器架構，且通常不受delta調變之某些早期不當二階效應的影響。
切換電容sigma-delta轉換器在反饋迴路中使用數位至類比轉換器(DAC)，其將電壓施加至定位於delta-sigma調變器之前端(類比部分)處的類比求和節點。在任一ADC情況下，存在ADC設計中所固有之多個雜訊源。在典型delta-sigma ADC中，通常存在三種類型雜訊：來自由反饋迴路中之量化器引入之誤差的量化雜訊，來自轉換器自身之器件的熱雜訊，及亦來自器件的1/f雜訊。此外，由於ADC之輸出碼係成比例於輸入電壓與參考電壓之比，所以來自參考電壓之任何額外雜訊將存在於輸出處，尤其是當輸入電壓對參考電壓之比接近1時。此外，電壓參考中的來自DC偏移之確定性誤差將作為增益誤差影響ADC。
低頻率下之量化雜訊為相對較低的，其最大部分存在於較高頻率處。此較高頻率部分雜訊可藉由數位域濾波器(例如，抽取及/或數位低通濾波器)濾除。此外，可藉由增大調變器之階數或DAC之解析度而降低量化雜訊。可藉由增大轉換器之過取樣比而平均來自參考電壓及ADC兩者之熱雜訊。然而，平均技術並不過濾DC偏移及1/f雜訊，尤其當DC偏移及1/f雜訊來自電壓參考時，此係因為其通常與信號資訊一起傳遞通過轉換器。對於高解析度ADC而 言，當量化雜訊及熱雜訊均已被減小時，1/f雜訊變為占主導地位的雜訊。1/f雜訊極其難以進行衰減，此係因為其不受增大ADC之複雜性(較高階數、多位元DAC)或過取樣之影響。
可藉由使用經截波穩定化之電壓參考來大量減小來自電壓參考之DC偏移。典型經截波穩定化之帶隙電壓參考在Roh等人之名為「Chopper Stabilized Bandgap Reference Circuit to Cancel Offset Variation」的美國專利第6,462,612號中更全面加以描述，且為了所有目的以引用的方式併入本文中。經截波穩定化之電壓參考大量減小電壓參考中的直流(DC)偏移電壓誤差。然而，典型經截波穩定化之電壓參考需要在參考之輸出端處的類比低通濾波器，以移除由截波穩定化引入之高頻率調變的分量。當經截波帶隙電壓直接施加至sigma-delta轉換器之參考輸入端時，並不需要此低通濾波器：HF截波雜訊可藉由抽取及/或數位低通濾波器濾除。然而，當將抽取及/或數位低通濾波器用於濾除HF截波雜訊時，需要經修改之截波序列。圖12展示由使用習知截波演算法的5階DAC產生的誤差。如可見，當位元流及截波控制頻率相關性為高時，出現巨大的尖峰。
sigma-delta類比至數位轉換器(ADC)可使用在調變器迴路中的多位元DAC。此具有解析度、訊雜比方面之優點，且以設計複雜性及功率消耗方面之減小之成本引起關於穩定性的改良。然而，線性通常由於本質上並非線性的多位 元DAC而降級，且通常需要極精確之校準及/或修整。
另一方面，因為過取樣技術不會移除之1/f雜訊，由ADC使用之電壓參考通常對系統的雜訊指數有顯著影響，尤其是對於低頻寬系統而言。此外，電壓參考電路中之放大器的偏移對ADC之增益誤差有影響，且通常需要修整或校準。
所需要為一種多階(例如，五階)數位至類比轉換器(DAC)，其提供固有線性及電壓參考偏移消除及1/f雜訊減小。
根據一實施例，一種多位元數位至類比轉換器可包含：一經截波之參考電壓產生器，其產生一包含一經截波之偏移電壓的參考電壓；一切換電容器級，其用於產生複數個輸出電壓；及一控制該切換電容器級的切換定序器，該切換定序器可操作以針對每一輸出電壓產生切換樣式，其中每一樣式包含一充電階段及一傳送階段，且其中對於至少一輸出電壓而言，該切換定序器提供兩個切換樣式，其中每一切換樣式貢獻具有相反極性的一偏移。
根據又一實施例，該切換定序器可包含儲存一所產生之偏移之正負號的記憶體構件，且該切換定序器視一輸入值及該所儲存之正負號而選擇一樣式。根據另一實施例，該參考電壓產生器在每一充電及傳送階段下可經截波，且該兩種切換樣式可交替地應用至該切換電容器級。根據再一實施例，該參考電壓產生器僅在一充電階段與一傳送階段 之間可經截波，且該第一切換樣式或該第二切換樣式被應用至該切換電容器級。根據另一實施例，該切換電容器級可包含兩個並行的部分切換級，且該兩種切換樣式被分別應用至該第一部分切換級及該第二部分切換級。根據又一實施例，該兩種切換樣式可交替地應用至該第一部分切換級及該第二部分切換級。根據再一實施例，該切換電容器級可包含：一正參考電壓電容器，其具有一為C之電容；一負參考電壓電容器，其具有一為C之電容；一第一對開關，其經調適以可切換地將該正參考電壓電容器與該負參考電壓電容器分別耦接至正參考電壓與負參考電壓；一第二對開關，其經調適以可切換地將該正參考電壓電容器與該負參考電壓電容器分別耦接至該負參考電壓與該正參考電壓；及一第三開關，其經調適以可切換地將該正參考電壓電容器與該負參考電壓電容器耦接在一起。根據另一實施例，該多位元數位至類比轉換器可為一5階(3位元)數位至類比轉換器，且其中該第一對開關、該第二對開關及該第三開關在一充電階段及一傳送階段中被定序，以產生五個相等分佈之電荷位準2C*VREF、C*VREF、0、-C*VREF及-2C*VREF，其中VREF為一參考電壓。根據又一實施例，該第一對開關、該第二對開關及該第三開關之該充電階段及傳送階段的切換序列並不重疊。根據再一實施例，對於C*VREF之電荷位準而言，在一第一樣式中：該第一對開關在該充電階段期間閉合，且在該傳送階段期間斷開；該第二對開關在該充電階段及該傳送階段期間斷開；且該第三 開關在該充電階段期間斷開，且在該傳送階段期間閉合；且在一第二樣式中：該第一對開關在該充電階段期間及在該傳送階段期間斷開；該第二對開關在該充電階段期間斷開，且在該傳送階段期間閉合；及該第三開關在該充電階段期間閉合，且在該傳送階段期間斷開。根據另一實施例，對於-C*VREF之電荷位準而言，在一第一樣式中：該第一對開關在該充電階段及該傳送階段期間斷開；該第二對開關在該充電階段期間閉合，且在該傳送階段期間斷開；且該第三開關在該充電階段期間斷開，且在該傳送階段期間閉合；且在一第二樣式中：該第一對開關在該充電階段期間斷開，且在該傳送階段期間閉合；該第二對開關在該充電階段及該傳送階段期間斷開；且該第三開關在該充電階段期間閉合，且在該傳送階段期間斷開。根據又一實施例，該切換電容器級可包含第一參考電壓切換電路及第二參考電壓切換電路，該等切換電路各自包含：一正參考電壓電容器，其具有一為C/2之電容；一負參考電壓電容器，其具有一為C/2之電容；一第一對開關，其經調適以可切換地將該正參考電壓電容器與該負參考電壓電容器分別耦接至正參考電壓與負參考電壓；一第二對開關，其經調適以可切換地將該正參考電壓電容器與該負參考電壓電容器分別耦接至該負參考電壓與該正參考電壓；及一第三開關，其經調適以可切換地將該正參考電壓電容器與該負參考電壓電容器耦接在一起。根據再一實施例，該多位元數位至類比轉換器可為一5階(3位元)數位至類比轉換 器，且其中每一參考電壓切換電路的該第一對開關、該第二對開關及該第三開關在一充電階段及一傳送階段中被定序，以產生五個相等分佈之電荷位準C*VREF、C/2*VREF、0、-C/2*VREF及-C*VREF，其中VREF為一參考電壓。根據另一實施例，每一參考電壓切換電路之該第一對開關、該第二對開關及該第三開關之該充電階段及傳送階段的切換序列並不重疊。根據又一實施例，對於C/2*VREF之電荷位準，對於該第一參考電壓切換電路而言：該第一對開關在該充電階段期間閉合，且在該傳送階段期間斷開；該第二對開關在該充電階段及該傳送階段期間斷開；及該第三開關在該充電階段期間斷開，且在該傳送階段期間閉合；且對於該第二參考電壓切換電路而言：該第一對開關在該充電階段期間及在該傳送階段期間斷開；該第二對開關在該充電階段期間斷開，且在該傳送階段期間閉合；且該第三開關在該充電階段期間閉合，且在該傳送階段期間斷開；或反之亦然。根據再一實施例，對於-C/2*VREF之電荷位準，對於該第一參考電壓切換電路而言：第一對開關在該充電階段及該傳送階段期間斷開；該第二對開關在該充電階段期間閉合，且在該傳送階段期間斷開；且該第三開關在該充電階段期間斷開，且在該傳送階段期間閉合；且對於該第二參考電壓切換電路而言：該第一對開關在該充電階段期間斷開，且在該傳送階段期間閉合；該第二對開關在該充電階段及該傳送階段期間斷開；且該第三開關在該充電階段期間閉合，且在該傳送階段期間斷開；或反之亦 然。根據另一實施例，一種sigma-delta調變器可包含此多位元數位至類比轉換器，且可進一步包含一類比輸入電壓級，該類比輸入電壓級具有一與該多位元數位至類比轉換器耦接的電容性反饋網路。
根據另一實施例，一種用於在一切換電容數位至類比轉換器中產生複數個輸出電壓中的至少一輸出電壓之方法可包含如下步驟：接收一用於該至少一輸出電壓之輸入信號；使用截波控制提供一參考電壓，藉此產生與該參考電壓的一正性或負性偏移；藉由一具有一第一階段及一第二階段的第一切換樣式A產生該至少一輸出電壓，藉此產生一正性偏移；及藉由針對該第一階段及該第二階段之不同於該第一切換樣式之一第二切換樣式B產生該至少一輸出電壓，藉此產生一負性偏移。
根據又一實施例，該方法可進一步包含以下步驟：儲存一所產生之偏移的正負號；及視該輸入信號及該所儲存之正負號而選擇一樣式。根據再一實施例，該截波控制可對於每一第一階段及第二階段截波該參考電壓。根據另一實施例，該截波控制可僅在該第一階段與該第二階段之間截波該參考電壓，且僅使用樣式A或樣式B。根據又一實施例，該第一樣式及該第二樣式可交替地用於具有「ABABAB...」或「BABABA...」之一控制序列的輸入信號之一序列。根據再一實施例，該第一樣式及該第二樣式可交替地用於包括「AABBAABB...」或「BBAABBAA...」之控制序列的輸入信號之一序列。根據另一實施例，可在 一反饋數位至類比轉換器中產生五個參考電壓位準，該方法包含以下步驟：提供一具有一為C之電容的正參考電壓電容器；提供一具有一為C之電容的負參考電壓電容器；藉由以下步驟產生一為C*VREF的電荷位準：在該充電階段期間將該正參考電壓電容器與該負參考電壓電容器分別耦接至該正參考電壓與該負參考電壓，及在該傳送階段期間將該正參考電壓電容器與該負參考電壓電容器耦接在一起；或藉由以下步驟產生一為C*VREF的電荷位準：在該充電階段期間將該正參考電壓電容器與該負參考電壓電容器耦接在一起，及在該傳送階段期間將該正參考電壓電容器與該負參考電壓電容器分別耦接至該負參考電壓與該正參考電壓；及藉由以下步驟產生一為-C*VREF的電荷位準：在該充電階段期間將該正參考電壓電容器與該負參考電壓電容器分別耦接至該負參考電壓與該正參考電壓，及在該傳送階段期間將該正參考電壓電容器與該負參考電壓電容器耦接在一起；或藉由以下步驟產生一為-C*VREF的電荷位準：在該充電階段期間將該正參考電壓電容器與該負參考電壓電容器耦接在一起，及在該傳送階段期間將該正參考電壓電容器與該負參考電壓電容器分別耦接至該正參考電壓與該負參考電壓。根據又一實施例，如上所描述之該方法可進一步包含以下步驟：提供一具有一為A*C之電容的正輸入電壓電容器；提供一具有一為A*C之電容的負輸入電壓電容器；在該充電階段期間將該正輸入電壓電容器與該負輸入電壓電容器分別耦接至該正輸入電壓與該負輸 入電壓；在該傳送階段期間將該正輸入電壓電容器與該負輸入電壓電容器分別耦接至該負輸入電壓與該正輸入電壓；在該充電階段期間將該正參考電壓電容器與該負參考電壓電容器及該正輸入電壓電容器與該負輸入電壓電容器耦接至一共同模式電壓；及在該傳送階段期間將該正參考電壓電容器與該負參考電壓電容器及該正輸入電壓電容器與該負輸入電壓電容器耦接至一放大器的一差動輸入端，其中具有一各別電容性反饋網路的該放大器產生五個相等分佈的輸出電壓A*VIN+VREF、A*VIN+VREF/2、A*VIN+0、A*VIN-VREF/2及A*VIN-VREF，其中A為增益，VIN為該輸入電壓，且VREF為該參考電壓。
根據再一實施例，一種用於在一切換電容數位至類比轉換器中產生複數個輸出電壓中的至少一輸出電壓之方法可包含以下步驟：接收一用於該至少一輸出電壓之輸入信號；使用截波控制提供一參考電壓，藉此產生與該參考電壓的一正性或負性偏移；藉由使用一第一階段及一第二階段的一第一切換樣式A產生一第一部分電荷，藉此產生一正性偏移；及並行地藉由使用該第一階段及該第二階段的不同於該第一切換樣式之一第二切換樣式B產生一第二部分電荷，藉此產生一負性偏移，將該第一部分電荷與該第二部分電荷相加以形成該輸出電壓。
根據另一實施例，該方法可進一步包含以下步驟：儲存一所得偏移的正負號；及視輸入信號及該所儲存之正負號而選擇第一樣式及第二樣式。根據又一實施例，用於該第 一部分電荷及該第二部分電荷之該切換樣式可針對輸入信號之一序列而交替，其中一交替控制序列包含樣式「ABABAB...」或「BABABA...」。根據再一實施例，用於該第一部分電荷及該第二部分電荷之該切換樣式可針對該等輸入信號之一序列而交替，其中一交替控制序列包含樣式「AABBAABB...」或「BBAABBAA...」。根據另一實施例，可在一反饋數位至類比轉換器中產生五個參考電壓位準，該方法包含以下步驟：提供一具有一為C/2之電容的第一正參考電壓電容器；提供一具有一為C/2之電容的第一負參考電壓電容器；提供一具有一為C/2之電容的第二正參考電壓電容器；提供一具有一為C/2之電容的第二負參考電壓電容器；藉由以下步驟產生一為C*VREF的電荷位準：藉由在該充電階段期間將該第一正參考電壓電容器與該第一負參考電壓電容器分別耦接至該正參考電壓與該負參考電壓，及在該傳送階段期間將該第一正參考電壓電容器與該第一負參考電壓電容器耦接在一起而產生第一電荷，藉由在該充電階段期間將該第二正參考電壓電容器與該第二負參考電壓電容器耦接在一起，及在該傳送階段期間將該第二正參考電壓電容器與該第二負參考電壓電容器分別耦接至該負參考電壓與該正參考電壓而產生一第二電荷，以及將該第一電荷與該第二電荷相加；及藉由以下步驟產生一為-C*VREF的電荷位準：藉由在該充電階段期間將該第一正參考電壓電容器與該第一負參考電壓電容器分別耦接至該負參考電壓與該正參考電壓，及在該傳送階段 期間將該第一正參考電壓電容器與該第一負參考電壓電容器耦接在一起而產生一第一電荷，藉由在該充電階段期間將該第二正參考電壓電容器與該第二負參考電壓電容器耦接在一起，及在該傳送階段期間將該第二正參考電壓電容器與該第二負參考電壓電容器分別耦接至該正參考電壓與該負參考電壓而產生一第二電荷，以及將該第一電荷與該第二電荷相加。根據又一實施例，該以上方法可進一步包含以下步驟：提供一具有一為A*C之電容的正輸入電壓電容器；提供一具有一為A*C之電容的負輸入電壓電容器；在該充電階段期間將該正輸入電壓電容器與該負輸入電壓電容器分別耦接至該正輸入電壓與該負輸入電壓；在該傳送階段期間將該正輸入電壓電容器與該負輸入電壓電容器分別耦接至該負輸入電壓與該正輸入電壓；在該充電階段期間將該正參考電壓電容器與該負參考電壓電容器及該正輸入電壓電容器與該負輸入電壓電容器耦接至一共同模式電壓；及在該傳送階段期間將該正參考電壓電容器與該負參考電壓電容器及該正輸入電壓電容器與該負輸入電壓電容器耦接至一放大器的一差動輸入端，其中具有一各別電容性反饋網路的該放大器產生五個相等分佈的輸出電壓A*VIN+VREF、A*VIN+VREF/2、A*VIN+0、A*VIN-VREF/2及A*VIN-VREF，其中A為增益，VIN為該輸入電壓，且VREF為該參考電壓。根據再一實施例，該以上方法可包含以下步驟：提供第一類比輸入電路與第二類比輸入電路，其用於將一類比輸入信號與一第一部分參考電路之第一正參考電 壓電容器與第一負參考電壓電容器及一第二部分參考電路的第二正參考電壓電容器與第二負參考電壓電容器直接耦接；在一第一充電階段期間分別將該第一正參考電壓電容器及該第一負參考電壓電容器及該第二正參考電壓電容器及該第二負參考電壓電容器與該類比輸入信號耦接；在一第一傳送階段期間分別將該第一正參考電壓電容器及該第一負參考電壓電容器及該第二正參考電壓電容器及該第二負參考電壓電容器與一經反相之類比輸入信號耦接；在一第二充電階段期間將該第一正參考電壓電容器及該第一負參考電壓電容器與一經反相之參考電壓耦接，同時連接該第二正參考電壓電容器與該第二負參考電壓電容器；及在一第二傳送階段期間將該第二正參考電壓電容器及該第二負參考電壓電容器與該參考電壓耦接，同時連接該第一正參考電壓電容器與該第一負參考電壓電容器。
根據本發明之教示，組合本質上線性之多階(例如，五階)切換電容多位元DAC與經截波穩定化之電壓參考允許訊雜比及解析度兩者的改良以及1/f雜訊消除及增益誤差減小而不需要校準。此新的新穎且不具明顯性之組合使用並不需要對電壓參考技術之任何修改的切換技術來執行截波演算法或任一位元流調變。同一電壓參考可接著重新用於多通道系統之並行連接的其他ADC上以在通道之間實現較好地匹配。
用於切換電容Sigma-Delta ADC之五階反饋DAC在 Philippe Deval之名為「Five-Level Feed-Back Digital-to-Analog Converter for a Switched Capacitor Sigma-Delta Analog-to-Digital Converter」的共同擁有之美國專利第7,102,558 B2號中更全面地描述，且為了所有目的以引用方式併入本文中。
圖1展示多階sigma-delta ADC之概念方塊圖。迴路濾波器10接收類比輸入值，且連接至一可操作以產生多個截然不同之輸出位準的多位元量化器20，該等輸出位準可編碼於n位元之位元流中。此n位元之位元流被反饋至一產生輸出信號的多位元DAC 30，該輸出信號被饋給至迴路濾波器10。此n位元之位元流可進一步(例如)在數位域濾波器中進行處理。
參看圖2，描繪用於多位元數位至類比轉換器(DAC)中之電容器切換陣列及差動放大器的示意性電路圖，該多位元數位至類比轉換器(DAC)可根據本發明之特定例示性實施例來使用。在此特定實例中，展示五階反饋DAC。通常藉由數字100表示之五階反饋DAC可使用切換樣式來操作，該五階反饋DAC在差動電荷傳送之諸如充電或預充電階段及傳送階段的兩個階段期間產生五個相等隔開的電荷量。因此，根據一實施例藉由兩個階段來定義一樣式。然而，可使用具有更多階段的其他樣式。簡言之，樣式應被理解為產生DAC的輸出電壓。在以下描述中，可使用樣式之一序列，該序列指代藉由DAC產生之在時域中的輸出電壓之序列。
在此五階實施例中的五個相等分佈的電荷位準可為2C*Vref、C*Vref、0、-C*Vref及-2C*Vref。其他實施例可具有較多或較少階數，且可將不同值用於參考電壓。如上文所提及，每一電壓由一切換樣式產生，該切換樣式(例如)可藉由切換控制單元160來產生。切換控制單元160接收用以解碼或判定哪一樣式應用至開關的DAC數位輸入字或多階輸入資訊。圖2僅展示用於參考電壓切換電路中之開關的控制線。然而，如藉由點線所指示，切換控制單元160可產生用於圖2中所示之電路之剩餘開關的所有必要開關控制信號。如圖2中進一步指示，切換控制單元160亦可接收並產生其他控制信號，諸如時鐘信號、轉換起始信號、轉換結束信號等。
參考電壓(VREF=VREFP-VREFM)切換電路通常藉由數字102表示，且包含參考電容器132a及132b以及開關112、114及116。特定例示性實施例之剩餘部分包含電壓輸入電容器130a及130b，開關104、106、108及110，及具有反饋取樣電容器134a及134b的差動運算放大器150。參考電壓切換電路102之輸出與輸入取樣電路之求和點耦接。因此，圖2展示與sigma-delta類比至數位轉換器之反饋迴路10的部分組合之DAC。然而，此DAC之其他應用為可能的，且本發明不限於sigma-delta ADC。
VREFP及VREFM表示差動參考輸入端子處的電壓。參考電壓Vref=VREFP-VREFM。VINP及VINM表示差動輸入信號端子處的電壓。輸入信號電壓VIN=VINP-VINM。參考電容器 132a及132b可等於C。輸入取樣電容器130a及130b可等於A*C。反饋電容器134a及134b可等於C。當然，可視sigma-delta ADC之設計來應用其他值。輸入電壓為：VIN=VINP-VINM，且輸出電壓為：VOUT=VOUTP-VOUTM。電路之增益展示為A。
參看圖3a至圖3e，描繪用以獲得圖2中說明之特定例示性實施例之五個相等分佈的電荷位準2C*VREF、C*VREF、0、-C*VREF及-2C*VREF之開關104至116之習知切換樣式的時序圖。「1」邏輯位準描繪處於閉合位置之各別開關，且「0」邏輯位準描繪處於斷開位置的各別開關。圖3a至圖3e進一步說明在開關104至116之間的為了防止輸入端之間的短路且確保連接至求和節點之開關總是首先斷開的非重疊延遲。開關104至116在時間202與時間204之間皆斷開(切斷-邏輯0)。時間202表示參考電容器132及輸入信號電容器130兩者之充電階段的結束。時間204表示自參考電容器132及輸入信號電容器130兩者至反饋電容器134之傳送階段的開始。
參看圖3a，描繪用於傳送正(正性)電荷2C*VREF的時序圖。參考電容器132a及132b在預充電階段期間(在時間202a之前)分別連接至VREFP及VREFM，且在傳送階段期間(在時間204a之後)分別切換至VREFM及VREFP。所傳送之電荷等於C*(VREFP-VREFM)-C*(VREFM-VREFP)=2C*VREF。當在差動運算放大器150之輸入端之求和節點處與電壓輸入樣本電荷A*C*(VINP-VINM)-A*C*(VINM-VINP)=2A*C*VIN求和 時，在差動運算放大器150之輸出端處所傳送電壓為A*VIN+VREF。
參看圖3e，描繪用於傳送負(負性)電荷2C*(-VREF)的時序圖。執行與展示於圖3a中之樣式相反的樣式以達成至求和節點的-2C*VREF電荷。當在差動運算放大器150之輸入端之求和節點處與電壓輸入樣本電荷A*C*(VINP-VINM)-A*C*(VINM-VINP)=2A*C*VIN求和時，在差動運算放大器150之輸出端處所傳送電壓為A*VIN-VREF。圖3a及圖3e之充電及傳送樣式表示sigma-delta調變器之基本二階反饋DAC。
將三個其他電荷位準添加至前述二階反饋DAC之基本操作以便達成五階DAC。此等三個額外電荷位準為C*VREF、0及-C*VREF。
參看圖3b，為了達成C*VREF之電荷傳送，參考電容器132a及132b在預充電階段期間(在時間202b之前)分別連接至VREFP及VREFM，且在傳送階段期間(在時間204b之後)使其輸入板極短路。所傳送之電荷則等於C*(VREFP-VREFM)-0=C*VREF。當在差動運算放大器150之輸入端之求和節點處與電壓輸入樣本電荷A*C*(VINP-VINM)-A*C*(VINM-VINP)=2A*C*VIN求和時，在差動運算放大器150之輸出端處所傳送電壓為A*VIN+VREF/2。
參看圖3c，為了達成零電荷傳送，參考電容器132a及132b之輸入板極在預充電階段(在時間202c之前)及傳送階段期間(在時間204c之後)皆被短路。當在差動運算放大器 150之輸入端之求和節點處與電壓輸入樣本電荷A*C*(VINP-VINM)-A*C*(VINM-VINP)=2A*C*VIN求和時，在差動運算放大器150之輸出端處所傳送電壓為A*VIN+0。
參看圖3d，為了達成-C*VREF之電荷傳送，參考電容器132a及132b在預充電階段期間(在時間202d之前)分別連接至VREFM及VREFP，且在傳送階段期間(在時間204d之後)使其輸入板極短路。所傳送之電荷則等於C*(VREFM-VREFP)-0=-C*VREF。當在差動運算放大器150之輸入端之求和節點處與電壓輸入樣本電荷A*C*(VINP-VINM)-A*C*(VINM-VINP)=2A*C*VIN求和時，在差動運算放大器150之輸出端處所傳送電壓為A*VIN-VREF/2。
假設參考電壓並不具有任何偏移，則如圖3a至圖3e中展示之習知不同切換序列可產生具有高精度的良好結果。然而，在現實中，如以下將詳細解釋，參考電壓Vref將具有一能夠且將會負面地影響數位至類比轉換器之效能的偏移Voffset。根據各種實施例，用於本文中所揭示之每一樣式的切換技術使用最小量之額外電路，且並不需要顯著較大的功率消耗，同時保持切換電容sigma-delta ADC的標準切換階段。
本發明中所教示的內容可用於(例如)所有多位元Sigma-Delta ADC中之所有多位元DAC，但不限於ADC。解析度之此改良准許極低之功率消耗，且在保持極好線性效能的同時與當前技術相比較達成較高訊雜比(SNR)及較低1/f雜訊。所增加之電路及功率消耗為可忽略的，截波電壓參考 並不需要進行修改，因此使多通道系統能夠共用同一電壓參考。本發明中所教示之技術亦與任一調變器階數相容。
根據各種實施例，有可能組合習知多位元DAC與一使用截波演算法之電壓參考，且同時提供本質上為線性之DAC以及由參考電路誘發之偏移及1/f雜訊之移除。此外，如上文所提及，不需要修改電壓參考電路。此組合與位元流控制之參考信號相比更為強大，此係因為此組合消除了每一級處的電壓參考的偏移，如以下將解釋。
基本上，用以產生如圖2中所示之5階DAC之輸出電壓的原理切換樣式係如下：取樣電容器132a、132b在充電階段期間視DAC輸入而定經預充電為0、+Vref或-Vref，且在下一階段的傳送階段，所應用之電荷採取亦為0、+Vref或-Vref的第二值，其給出為下式之總的所傳送電荷：(E1-E2)Vref*C
其中在傳送階段P2之後，E2=0、1、-1，且在預充電階段P1之後，E1=0、1、-1。
因此，視切換序列而定，此DAC存在電荷傳送的9種可能性，但總的所傳送電荷僅達成5個位準。此處為所有可能性：
此表展示，只可能的總的所傳送電荷之位準為：+2Vref*C、+Vref*C、0、-Vref*C及-2Vref*C。此表假設，Vref為穩定的，且此展示存在用於傳送+Vref*C或-Vref*C的兩種可能性，用於傳送0的3種可能性，及用於傳送+2Vref*C或-2Vref*C的僅一種可能性。因此，習知DAC僅僅選擇5個合適樣式來產生五個截然不同之輸出電壓，且僅使用彼等輸出電壓來操作DAC。
根據各種實施例，使用不同方法。當雙態觸發在樣式之階段P1與P2之間發生時，可將一演算法與一經截波參考電壓Vref組合，尤其在截波演算法與P1及P2同步的情況下。階段P1與P2分別為一樣式的預充電階段及傳送階段。若參考電壓經截波，則假設實際電壓參考在P1期間產生有效電壓參考Vrefeff=Vref+Voffset，且在P2期間產生有效電壓參考Vrefeff=Vref-Voffset(截波切換在P1與P2之間完成)。此情形將電荷傳送之表修改為如下：
如可見，在截波Vref的狀況下，總輸出電荷並非對於所有組合皆不同。對於組合#4及#6而言，每一階段產生一併未消除的偏移。然而，並不需要使用此等序列，此係因為組合#5產生一無偏移影響的0電荷。類似地，對於所有偶數數目的所傳送Vref(偶數DAC輸入#1及#9)而言，偏移並未被傳播通過，因此此樣式消除了此等狀況下之偏移。然而對於單一VREF傳送，偏移連同電壓參考(添加DAC輸入)一起被傳送(表2之#2、#3、#7及#8)。
根據各種實施例，可應用兩種技術以消除所傳送之偏移：對於單一傳送而言，交替地旋轉電容器/切換表列，或分裂電容器並同時應用兩種不同樣式且試圖消除所傳送的偏移。表2中之列2及3以及列7及8正傳送相同Vref*C電荷及相反偏移(亦即，±Voffset*C)電荷。藉由針對正性傳送組合2及3及針對負性傳送組合7及8，偏移消除可在每一對傳送之後被達成，同時傳送適量Vref*C電荷。
圖4a及圖4b展示可用以使用如圖2中所展示之電路產生 具有+Vref/2之傳送的樣式。圖4a與圖4b中之樣式之間的差異為，樣式A產生正性偏移+Voffset/2，而樣式B產生負性偏移-Voffset/2。類似地，如圖5a及圖5b中所展示之樣式A及B用以使用如圖2中所展示之電路產生具有-Vref/2的傳送。再一次，圖5a中之樣式A產生正性偏移+Voffset/2，而圖5b中之樣式B產生負性偏移-Voff/2。以下實例展示此等樣式可如何經組合以有效地除去偏移。
圖4a使用與圖3b中所展示之樣式相同的樣式，因此產生為C/2C*(VREF+Voffset)=(VREF+Voffset)/2的輸出電壓。然而，參看圖4b，參考電容器132a及132b在傳送階段期間(在時間204b之後)分別連接至VREFP及VREFM，且在預充電階段期間(在時間202b之前)使其輸入板極短路。所傳送之電荷則等於C*(VREF-Voffset)，且輸出電壓變為(VREF-Voffset)/2。
圖5a使用與圖3d中所展示之樣式相同的樣式，因此產生為-C/2C*(VREF+Voffset)=(-VREF-Voffset)/2的輸出電壓。然而，參看圖5b，參考電容器132a及132b在傳送階段期間(在時間204d之後)分別連接至VREFM及VREFP，且在預充電階段期間(在時間202d之前)使其輸入板極短路。所傳送之電荷則等於-C*(VREF-Voffset)，且輸出電壓變為(-VREF+Voffset)/2。
根據關於圖6中所示之實例的第一實施例，每一電容器132a與132b分別分裂為兩個電容器142a及152a以及142b及152b。在此特定實施例中，如圖2中所展示，在電路102中 使用之電容器皆具有值C。因此，如圖6中所示，對於每一電容器142、142b、152a及152b而言，分裂將導致C/2的值。具有一半值(C/2)的每一電容器將如上文所論述藉由如圖4a、圖4b及圖5a、圖5b中所示的不同切換樣式A或B進行切換，以便在DAC之輸入等於1或-1時消除偏移相依的剩餘電荷。對於輸入值0、2及-2而言，與展示於圖3a、圖3c及圖3e中之切換樣式相同的切換樣式適用於兩個切換電路。因此，在輸入為0、2及-2的狀況下，開關112及122藉由相同控制信號控制。類似地，在此狀況下開關116及126以及114及124亦藉由相同信號控制。
在此特定實施例中，DAC電容器經選定以具有為C/2之值。在其他實施例中，此等電容器可具有其他標稱值。在圖7中用數字150展示參考電壓之整個切換電路。再一次，如圖2中所示之類似控制電路610提供用於所有開關的實際控制信號。再一次，僅參考電壓切換電路155之控制信號展示於圖6中。如可見，在參考電壓切換電路155中，電容器132a、132b已由電容器142a、142b替換，且已添加具有開關122a、122b、124a、124b及126的用於額外電容器152a、152b的第二電路。因此，在切換電路155內配置兩個單獨之電壓參考切換電路。
用於上部參考切換電路及下部參考切換電路之切換樣式對於+Vref*C傳送將遵循列2及3，且對於-Vref*C傳送將遵循列7及8，且展示於圖4a、圖4b及圖5a、圖5b中。如上文所提及，對於所有其他輸出電壓而言，使用展示於圖3a、 圖3c及圖3e中的樣式。
可編寫下表3以用於此等傳送：
如上文所提及，替代單一電容器C，電容器被分裂為兩個。當C1=C2=C/2時，所傳送之總電荷為+Vref*C，因此偏移消除對於此單一Vref*C傳送為有效的。可編寫相同表以用於-Vref*C傳送：
再一次，當時，所傳送之總電荷為Vref*C，因此偏移消除亦得以實現。在類比組件情況下準確地獲得 為不可能的，因此在現實中，關於+Vref*C及-Vref*C傳送之偏移分量並未藉由分裂電容器並組合演算法完全消除。然而，偏移可藉由此措施明顯地減小，且因此改良效能。
剩餘部分之值等於±(C1-C2)Voffset=Serror。所傳送之電荷 為SQ=±Vref*C±誤差，其中C=C1+C2。然而，此誤差為相對較小的：
通常，電容器在類比過程中之匹配可評估為0.1%，因此以下比：
Voffset通常亦相對於Vref為約0.1%。因此，比係 的數量級。
根據各種實施例之其他可用技術可消除與偏移成比例之所傳送電荷，但需要偶數數目個傳送循環來進行此操作。此技術並不受電容器之匹配的約束，此係因為將同一電容器用於兩個不同樣式。藉由在用於+Vref*C傳送之列2及3的樣式與用於-Vref*C傳送之列7及8的樣式之間交替地切換，可如以下表4所示重編寫該表：
在兩種狀況下，在兩個(或任一偶數數目)樣本之後消除Voffset對所傳送之總電荷的影響。因此，若需要單一Vref*C或Vref*C之樣本的總數為偶數，則達成完全之偏移消除。在奇數之狀況下，由偏移影響誘發之總誤差為±Voffset*C，其在所傳送之總電荷為SQ=N*Vref*C之情況下為小的，在執行大量傳送的情況下，N通常為大的。
圖7A以方塊圖展示可如何選擇不同切換樣式之第一實施例。在傳送演算法列之間的切換可藉由以下操作來完成：(例如)借助於比較器710、720在DAC之輸入端處簡單地偵測+1或-1，且(例如)藉由暫存器或鎖存器750、760記憶哪一狀態(哪一列)在上一+1(+Vref*C)或-1(-Vref*C)傳送上受到影響，以便選定用於當前傳送的互補的演算法。選擇電路730、740使用比較器710、720之輸入及暫存器750、760來判定當前所選擇樣式。或者，此亦可藉由記憶對上一(+Vref*C)及(-Vref*C)傳送已執行哪一演算法的兩個正反器來實現。每當單一Vref*C傳送經執行時，此等傳送正反器將切換並雙態觸發，使得互補演算法經選定，且使得在相同(+Vref*C)或(-Vref*C)電荷之下一傳送的兩個傳送 之後消除偏移影響。若在每一樣本處評估偏移影響減小，則亦可組合分裂技術與旋轉技術以獲得最大偏移影響減小。每一樣本之平均誤差經由並行切換技術而最小化。此亦可以樣本方式來實施：使用列演算法2及3或7及8之兩個電容器C1及C2將使其序列交錯，使得在每兩個傳送中，總電荷將消除偏移影響。分裂技術及旋轉技術可分別視為同一切換技術的並行實施及串行實施。藉由組合並行與串行切換技術，串行切換亦將僅必須補償由經分裂之電容器的差判定的小得多之偏移。已藉由展示於圖6中之差動組態解釋了該技術。然而，原理亦可應用至偽差動(單端)組態。
圖7B展示用於選擇適當切換樣式的改良之實施例。此處，在區塊770中，偵測DAC之輸入為+1還是-1以用於選擇樣式2/3或樣式7/8。因此，在區塊790中，視此DAC輸入值而選定切換樣式2/3或切換樣式7/8。接著應用一產生比展示於圖7A中之實施例之精度更高的精度之簡化程序。當所選擇樣式為2或7時，已知所產生之偏移將為正性，而若樣式為3或8，則偏移將為負性。現替代記憶已使用哪一樣式，僅儲存所產生之偏移之正負號的單一記憶體單元為必要的。使用此資訊，系統將接著在下一樣本處僅產生相反偏移以在每兩個樣本中恰當地消除先前偏移，而不管在先前序列中使用哪一樣式。因此，將瞭解，此方法獨立於所使用之樣式序列，特別是在自一樣式序列切換至另一樣式序列時。圖7B展示樣本DAC輸入序列及相關聯之樣式序 列。前三個DAC輸入為+1，因此系統交替地使用樣式2及3。此外，第三列展示將由各別樣式產生的偏移。樣式2/3與7/8之間的切換藉由箭頭來指示。此偏移可為正性或負性，且在區塊780中將儲存其。僅需要單一位元來進行此操作。因此，區塊790視實際DAC輸入及先前所儲存之偏移的正負號來選擇適當樣式。
舉例而言，若DAC位元流為：+1 +1 +1 -1 +1 +1 +1 -1，則樣式序列將呈現為如下：2-3-2-8-2-3-2-8。然而，根據圖7A之控制系統將服從：2-3-2-7-3-2-3-8。根據圖7B之此經增強之控制技術將在每兩個樣本中消除偏移，不管樣本為-1還是+1，而圖7中描述之技術在存在偶數數目個+1及-1的情況下將消除偏移。針對此等兩個序列經積分之偏移分別為：
根據圖7B之控制系統：+1 0 +1 0 +1 0 +1 0
根據圖7A之控制系統：+1 0 +1 +2 +1 +2 +1 0
圖7A並非在每兩個樣本中消除偏移，所以+1與-1之混合發生；而根據圖7B之經增強之控制在+1/-1之任何經混合位元流序列的情況下在每兩個樣本中消除偏移。
圖8展示10個樣本之DAC之輸入端處的處於+1之恆定位元流之不同實施例的偏移誘發之總電荷影響的圖形表示：線810展示使用習知切換技術時偏移的上升。此處，每一樣本產生可快速地上升至高值的C*偏移影響。線820展示當交替樣式2與3用以產生+1輸出值時串行切換技術的效應。線830表示藉由使用分裂電容器之並行切換技術產生 的誤差。偏移誘發之電荷現與SC=|C 1-C 2|而非C成比例，其給出小得多之平均誤差，此係因為由於電容器匹配在標準 類比CMOS過程中~0,1%。
因此，此可為較佳演算法，此係因為其在每一樣本處誘發較小偏移。在用於階數大於1之sigma-delta調變器中時，旋轉演算法在調變器迴路中之多重積分(積分之數目=調變器之階數)之後滿足一用以執行完全之偏移誘發電荷消除的輕微修改。對於較高階消除而言，可能需要分形(fractal)定序方案，且對於+1或-1 DAC輸入而言，可藉由 簡單的序列：來實施該分形定序方案。
與串行切換技術相組合，二階序列將導致2-3-3-2-2-3-3...序列作為切換序列方案。於圖9中在DAC輸入=+1下針對12個樣本展示此技術的圖形表示。如由線910在圖形中所展示，使用標準演算法之差再次快速增大，而線920展示使用串行切換技術之序列的平均值較接近零，如在關於分形演算法之Quiquempoix等人之名為「Fractal sequencing schemes for offset cancellation in sampled data acquisition systems」的專利US 6,909,388中所教示在每4個樣本中消除二階平均值(曲線與水平軸之間的面積)，且該案為了所有目的以引用方式併入本文中。
圖10展示組合並行切換技術與串行切換技術之效應。以下圖形展示DAC輸入=+1情況下針對12個樣本之分裂、旋轉及分形演算法的組合。如在圖形中由線1010所展示，使用標準演算法之差再次快速增大。此處，線1020展示偏移 減小之效應。請注意，與展示於圖9中之較高步階形成對比，藉由經分裂電容器之並行切換而產生的每一步階僅產生(C2-C1)*偏移的偏移影響。經分裂之電容器的切換樣式亦展示於圖10中，其中每一電容器使用一互補樣式。
圖8、9、10用以解釋除去或最小化參考電壓偏移的一般原理。然而，應理解，儘管此等圖展示為+1之恆定DAC輸入值，但如關於圖7B特別解釋的原理可應用至樣式選擇電路。因此，可執行如關於圖7B所描述之選擇方法，而不管位元流為(+1還是-1)，倘若在位元流為-1的情況下，(例如)樣式2由樣式7替換且樣式3由樣式8替換。視傳入位元流的結構而定，使用圖7A之選擇系統可產生緩慢增大的偏移。然而，如圖7B中所解釋之增強型切換技術此外為更好的，此係因為必要電路僅需要一個記憶體元件而非2個記憶體元件，且在每兩個樣本中消除偏移而無關於位元流(如果其為+1或-1)。
以下部分將解釋習知系統與各種實施例之間的一般差異。為此，各種情境展示於圖11A至圖11D中。首先，圖11A展示電壓參考未經截波且(例如)包含正性偏移的情況下序列2或3之效應。無論將應用哪一序列，結果將總是向每一充電-傳送階段添加正性偏移。因此，如圖所示，對於序列2或3將產生增大之偏移。
圖11B展示在P1與P2之間每一階段雙態觸發 的截波演算法。現在，序列2產生正性偏移影響，且序列3產生負性影響。迄今描述之所有實施例皆 使用此概念。舉例而言，圖11C展示不同序列樣式之結果。使用樣式2-2-2-2將再次導致增大之偏移。然而，序列2-3-2-3及序列2-3-3-2以及任何其他合適組合會導致無偏移或單一正性或負性偏移影響的最大值。換言之，此等樣式基本上環繞零偏移。
然而，藉由用切換演算法調變截波頻率，此概念可延伸至較緩慢之截波演算法頻率。換言之，參考截波頻率不同於充電-傳送頻率。此情形可為有用的，此係因為其允許以消耗較少功率之緩慢頻率截波進行操作。然而，根據一實施例，最有效且較佳之頻率比每一階段(與位元流週期相同的週期)慢兩倍。通常，截波之切換將為
然而，如圖11D中所展示，現在序列2歸因於不同階段P1及P2而產生正性或負性影響。因此，若截波頻率為充電-傳送頻率的一半，則樣式必須經切換。此外，其要求截波切換僅在P1與P2之間發生。此處，2階分形序列將經修改為如下：標準截波(每一階段之間的雙態觸發)：2-3-2-3改變至2-2-2-2
請注意，與截波序列相關聯之切換序列3等於與 截波序列相關聯之切換序列2。因此，使用慢2倍之截波(僅在P1之結束與P2之開始之間雙態觸發)將以上 2-3-3-2序列改變至2-2-3-3序列。
所展示之圖形出於示範性之目的而係針對恆定位元流，若位元流不同，則在x軸被當作僅表示具有同一DAC輸入之樣本的數目之情況下，該圖形為有效的。接著，每一不同輸入將具有其自己之圖形，偶數匯入(import)將展示平坦、等於零之圖形，且奇數匯入將展示直的波形。
以上描述適用於2階段架構，其具有快速之優點，此係因為將信號及參考並行地處理至2個單獨的網路中。然而，此架構遭受信號網路與參考網路之間的失配誤差。此失配誤差誘發增益誤差。如上文所提及，類比過程中電容器之間的匹配係在0.1%之範圍內，從而導致關於ADC增益之0.1%的精度。在一些應用中，不可容許此增益誤差。因此，需要獨立於失配之架構。
主要存在兩種用於達成獨立於失配之結構的方法：旋轉電容器，及將相同電容器組用於信號及參考路徑。當選定旋轉電容器解決方案時，在DAC中對於每一旋轉電容器組態需要一記憶體設定。代價因此為更複雜的結構。當選定將同一電容器組用於信號及參考路徑時，順序地處理信號及參考。此導致4個(或4個以上)階段之結構。代價為較長的轉換時間。
圖13展示將同一電容器組用於信號及參考架構之DAC解決方案(具有分裂之參考電容器)的可能實施。圖14展示用於達成無增益誤差之Vin-Vref/2傳送的一可能切換序列。可使用其他等效切換序列。
已知具有在輸入與參考路徑之間的為1之增益的sigma-delta調變器在整個Vref範圍上為不穩定的。該穩定性範圍對於1階調變器可達到Vref範圍的98%或99%，但對於2階調變器降低至85%或更小，對於3階調變器降低至70%或更小，且在調變器階數進一步增大時進一步降低。因此，當對於輸入信號而言需要整個Vref範圍時，輸入信號在應用至調變器之前必須經衰減。
由圖13之所提議架構可易於達成½之準確增益。因此，根據展示於圖13中且更詳細地展示於圖14及圖15中的實施例，DAC電容器交替地用作用於第一充電/傳送序列期間的信號處理之信號電容器，且接著用作第二充電/傳送序列期間的參考電容器。圖14及圖15清楚地展示四階段操作，其中首先執行類比輸入信號之充電及傳送，且接著執行參考值的充電及傳送。可根據不同實施例來設計此等循環的其他配置。類比部分中為½之增益的益處為，其在數位域濾波器中可易於補償。圖15展示用於達成無增益誤差之Vin/2-Vref/2傳送的一可能切換序列。圖14(分別地圖15)給出無增益誤差之Vin-Vref/2傳送(分別地Vin/2-Vref/2傳送)的一可能切換序列實例。可易於自以上教示導出用於達成其他DAC位準的切換序列。假設數位域濾波器中為2之增益，則藉由分別選擇如展示於(例如)圖14及圖15中之序列可用展示於圖13中之架構達成具有為2及1之可選擇增益的極精確A/D類比前端。
雖然已參考本發明之實例實施例描繪、描述及界定了本 發明之實施例，但該等參考並不暗示對本發明之限制，且不應推斷該等限制。如一般熟習相關技術且獲得本發明之助益者將想到，所揭示之發明主體能夠在形式及功能方面具有相當之修改、變更及等效物。本發明之所描繪且描述之實施例僅為實例，且並非窮舉本發明的範疇。
10‧‧‧迴路濾波器/反饋迴路
20‧‧‧多位元量化器
30‧‧‧多位元數位至類比轉換器(DAC)
100‧‧‧五階反饋數位至類比轉換器(DAC)
102‧‧‧參考電壓切換電路
104‧‧‧開關
106‧‧‧開關
108‧‧‧開關
110‧‧‧開關
112‧‧‧開關
114‧‧‧開關
116‧‧‧開關
122‧‧‧開關
122a‧‧‧開關
122b‧‧‧開關
124‧‧‧開關
124a‧‧‧開關
124b‧‧‧開關
126‧‧‧開關
130a‧‧‧電壓輸入電容器/輸入取樣電容器
130b‧‧‧電壓輸入電容器/輸入取樣電容器
132a‧‧‧參考電容器
132b‧‧‧參考電容器
134a‧‧‧反饋取樣電容器
134b‧‧‧反饋取樣電容器
142a‧‧‧電容器
142b‧‧‧電容器
150‧‧‧差動運算放大器
152a‧‧‧電容器
152b‧‧‧電容器
155‧‧‧參考電壓切換電路
160‧‧‧切換控制單元
202‧‧‧時間
202a‧‧‧時間
202b‧‧‧時間
202c‧‧‧時間
202d‧‧‧時間
202e‧‧‧時間
204‧‧‧時間
204a‧‧‧時間
204b‧‧‧時間
204c‧‧‧時間
204d‧‧‧時間
204e‧‧‧時間
610‧‧‧控制電路
710‧‧‧比較器
720‧‧‧比較器
730‧‧‧選擇電路
740‧‧‧選擇電路
750‧‧‧暫存器
760‧‧‧暫存器
770‧‧‧區塊
780‧‧‧區塊
790‧‧‧區塊
810‧‧‧線
820‧‧‧線
830‧‧‧線
910‧‧‧線
920‧‧‧線
1010‧‧‧線
1020‧‧‧線
VIN‧‧‧輸入信號電壓
VINM‧‧‧差動輸入信號端子處的電壓
VINP‧‧‧差動輸入信號端子處的電壓
VREF‧‧‧參考電壓
VREFM‧‧‧差動參考輸入端子處的電壓
VREFP‧‧‧差動參考輸入端子處的電壓
圖1展示sigma-delta類比至數位轉換器之方塊圖；圖2展示用於切換電容sigma-delta類比至數位轉換器之使用截波電壓參考的五階數位至類比轉換器的實施例；圖3a至圖3e展示產生圖2中所示之五階數位至類比轉換器之輸出電壓的不同樣式；圖4a至圖4b展示產生+Vref*C之輸入值的樣式；圖5a至圖5b展示產生-Vref*C之輸入值的樣式；圖6展示用於切換電容sigma-delta類比至數位轉換器之使用截波電壓參考的五階數位至類比轉換器的另一實施例；圖7A及圖7B以方塊圖展示分別選擇展示於圖4a、圖4b及圖5a、圖5b中之樣式的不同實施例；圖8展示使用第一切換演算法之偏移影響；圖9展示使用第二切換演算法之偏移影響；圖10展示使用第三切換演算法之偏移影響；圖11A至圖11D展示視與充電-傳送階段之同步使用經截波參考電壓的結果；圖12展示習知經截波控制之參考電壓的誤差； 圖13展示五階數位至類比轉換器之另一實施例；圖14展示用於圖13中所示之實施例的第一例示性切換樣式；及圖15展示用於圖13中所示之實施例的第二例示性切換樣式。
100‧‧‧五階反饋數位至類比轉換器(DAC)
102‧‧‧參考電壓切換電路
104‧‧‧開關
106‧‧‧開關
108‧‧‧開關
110‧‧‧開關
112‧‧‧開關
114‧‧‧開關
116‧‧‧開關
130a‧‧‧電壓輸入電容器/輸入取樣電容器
130b‧‧‧電壓輸入電容器/輸入取樣電容器
132a‧‧‧參考電容器
132b‧‧‧參考電容器
134a‧‧‧反饋取樣電容器
134b‧‧‧反饋取樣電容器
150‧‧‧差動運算放大器
160‧‧‧切換控制單元
VIN‧‧‧輸入信號電壓
VINM‧‧‧差動輸入信號端子處的電壓
VINP‧‧‧差動輸入信號端子處的電壓
VREF‧‧‧參考電壓
VREFM‧‧‧差動參考輸入端子處的電壓
VREFP‧‧‧差動參考輸入端子處的電壓

Claims (35)

  1. 一種多位元數位至類比轉換器，其包含：一經截波參考電壓產生器，其產生一包含一經截波偏移電壓的參考電壓；一切換電容器級，其用於產生複數個輸出電壓；一控制該切換電容器級之切換定序器，該切換定序器可操作以產生用於每一輸出電壓的切換樣式，其中每一樣式包含一充電階段及一傳送階段，且其中對於至少一輸出電壓而言，該切換定序器提供不同的兩個切換樣式，其中該兩個切換樣式之各者貢獻具有相反極性的一偏移。
  2. 如請求項1之多位元數位至類比轉換器，其中該切換定序器包含儲存一所產生之偏移之正負號的記憶體構件，且該切換定序器視一輸入值及該所儲存之正負號而選擇一樣式。
  3. 如請求項1之多位元數位至類比轉換器，其中該參考電壓產生器在每一充電及傳送階段下經截波，且該兩個切換樣式被交替地應用至該切換電容器級。
  4. 如請求項1之多位元數位至類比轉換器，其中該參考電壓產生器僅在一充電階段與一傳送階段之間經截波，且該第一切換樣式或該第二切換樣式被應用至該切換電容器級。
  5. 如請求項1之多位元數位至類比轉換器，其中該切換電容器級包含兩個並行的部分切換級，且對於該至少一輸 出電壓而言，該第一切換樣式係應用至該第一部分切換級及該第二切換樣式係應用至該第二部分切換級，或該第一切換樣式係應用至該第二部分切換級及該第二切換樣式係應用至該第一部分切換級。
  6. 如請求項5之多位元數位至類比轉換器，其中該兩個切換樣式(A,B)被交替地應用至該第一部分切換級及該第二部分切換級。
  7. 如請求項1之多位元數位至類比轉換器，其中該切換電容器級包含：一正參考電壓電容器，其具有一為C之電容；一負參考電壓電容器，其具有一為C之電容；一第一對開關，其經調適以可切換地將該正參考電壓電容器與該負參考電壓電容器分別耦接至正參考電壓與負參考電壓；一第二對開關，其經調適以可切換地將該正參考電壓電容器與該負參考電壓電容器分別耦接至該負參考電壓與該正參考電壓；及一第三開關，其經調適以可切換地將該正參考電壓電容器與該負參考電壓電容器耦接在一起。
  8. 如請求項7之多位元數位至類比轉換器，其中該多位元數位至類比轉換器為一5階(3位元)數位至類比轉換器，且其中該第一對開關、該第二對開關及該第三開關在一充電階段及一傳送階段中經定序，以產生五個相等分佈之電荷位準2C*VREF、C*VREF、0、-C*VREF及-2C*VREF， 其中VREF為一參考電壓。
  9. 如請求項8之多位元數位至類比轉換器，其中該第一對開關、該第二對開關及該第三開關之該等充電階段及傳送階段的切換序列並不重疊。
  10. 如請求項8之多位元數位至類比轉換器，其中對於C*VREF之該電荷位準而言，在一第一樣式中：該第一對開關在該充電階段期間閉合，且在該傳送階段期間斷開；該第二對開關在該充電階段及該傳送階段期間斷開；及該第三開關在該充電階段期間斷開，且在該傳送階段期間閉合；且在一第二樣式中：該第一對開關在該充電階段期間及在該傳送階段期間斷開；該第二對開關在該充電階段期間斷開，且在該傳送階段期間閉合；及該第三開關在該充電階段期間閉合，且在該傳送階段期間斷開。
  11. 如請求項8之多位元數位至類比轉換器，其中對於-C*VRFF之該電荷位準而言，在一第一樣式中：該第一對開關在該充電階段及該傳送階段期間斷開；該第二對開關在該充電階段期間閉合，且在該傳送階段期間斷開；及該第三開關在該充電階段期間斷開，且在該傳送階段 期間閉合；且在一第二樣式中：該第一對開關在該充電階段期間斷開，且在該傳送階段期間閉合；該第二對開關在該充電階段及該傳送階段期間斷開；及該第三開關在該充電階段期間閉合，且在該傳送階段期間斷開。
  12. 如請求項1之多位元數位至類比轉換器，其中該切換電容器級包含第一參考電壓切換電路及第二參考電壓切換電路，該等切換電路各自包含：一正參考電壓電容器，其具有一為C/2之電容；一負參考電壓電容器，其具有一為C/2之電容；一第一對開關，其經調適以可切換地將該正參考電壓電容器與該負參考電壓電容器分別耦接至正參考電壓與負參考電壓；一第二對開關，其經調適以可切換地將該正參考電壓電容器與該負參考電壓電容器分別耦接至該負參考電壓與該正參考電壓；及一第三開關，其經調適以將該正參考電壓電容器與該負參考電壓電容器可切換地耦接在一起。
  13. 如請求項12之多位元數位至類比轉換器，其中該多位元數位至類比轉換器為一5階(3位元)數位至類比轉換器，且其中每一參考電壓切換電路的該第一對開關、該第二 對開關及該第三開關在一充電階段及一傳送階段中經定序，以產生五個相等分佈之電荷位準C*VREF、C/2*VREF、0、-C/2*VREF及-C*VREF，其中VREF為一參考電壓。
  14. 如請求項13之多位元數位至類比轉換器，其中每一參考電壓切換電路之該第一對開關、該第二對開關及該第三開關之該等充電階段及傳送階段的切換序列並不重疊。
  15. 如請求項13之多位元數位至類比轉換器，其中對於C/2*VREF之該電荷位準，對於該第一參考電壓切換電路而言：該第一對開關在該充電階段期間閉合，且在該傳送階段期間斷開；該第二對開關在該充電階段及該傳送階段期間斷開；及該第三開關在該充電階段期間斷開，且在該傳送階段期間閉合；且對於該第二參考電壓切換電路而言：該第一對開關在該充電階段期間及在該傳送階段期間斷開；該第二對開關在該充電階段期間斷開，且在該傳送階段期間閉合；及該第三開關在該充電階段期間閉合，且在該傳送階段期間斷開。
  16. 如請求項13之多位元數位至類比轉換器，其中對於 C/2*VREF之該電荷位準，對於該第二參考電壓切換電路而言：該第一對開關在該充電階段期間閉合，且在該傳送階段期間斷開；該第二對開關在該充電階段及該傳送階段期間斷開；及該第三開關在該充電階段期間斷開，且在該傳送階段期間閉合；且對於該第一參考電壓切換電路而言：該第一對開關在該充電階段期間及在該傳送階段期間斷開；該第二對開關在該充電階段期間斷開，且在該傳送階段期間閉合；及該第三開關在該充電階段期間閉合，且在該傳送階段期間斷開。
  17. 如請求項13之多位元數位至類比轉換器，其中對於-C/2*VREF之該電荷位準，對於該第一參考電壓切換電路而言：該第一對開關在該充電階段及該傳送階段期間斷開；該第二對開關在該充電階段期間閉合，且在該傳送階段期間斷開；及該第三開關在該充電階段期間斷開，且在該傳送階段期間閉合；且對於該第二參考電壓切換電路而言： 該第一對開關在該充電階段期間斷開，且在該傳送階段期間閉合；該第二對開關在該充電階段及該傳送階段期間斷開；及該第三開關在該充電階段期間閉合，且在該傳送階段期間斷開。
  18. 如請求項13之多位元數位至類比轉換器，其中對於-C/2*VREF之該電荷位準，對於該第二參考電壓切換電路而言：該第一對開關在該充電階段及該傳送階段期間斷開；該第二對開關在該充電階段期間閉合，且在該傳送階段期間斷開；及該第三開關在該充電階段期間斷開，且在該傳送階段期間閉合；且對於該第一參考電壓切換電路而言：該第一對開關在該充電階段期間斷開，且在該傳送階段期間閉合；該第二對開關在該充電階段及該傳送階段期間斷開；及該第三開關在該充電階段期間閉合，且在該傳送階段期間斷開。
  19. 一種包含一如請求項1之多位元數位至類比轉換器的sigma-delta調變器，其進一步包含一類比輸入電壓級，該類比輸入電壓級具有一與該多位元數位至類比轉換器 耦接的電容性反饋網路。
  20. 一種用於在一切換電容數位至類比轉換器中產生複數個輸出電壓中的至少一輸出電壓的方法，其包含以下步驟：接收一用於該至少一輸出電壓之輸入信號；使用截波控制提供一參考電壓，藉此產生與該參考電壓的一正性或負性偏移；在一DAC級中，藉由一具有一第一階段及一第二階段的第一切換樣式A產生該至少一輸出電壓，藉此產生一正性偏移；及在該DAC級中，藉由針對該第一階段及該第二階段之不同於該第一切換樣式之一第二切換樣式B產生該至少一輸出電壓，藉此產生一負性偏移。
  21. 如請求項20之方法，其進一步包含以下步驟：儲存一所產生之偏移的正負號；及視該輸入信號及該所儲存之正負號而選擇一樣式。
  22. 如請求項20之方法，其中該截波控制係對於每一第一階段及第二階段截波該參考電壓。
  23. 如請求項20之方法，其中該截波控制係僅在該第一階段與該第二階段之間且僅使用樣式A或樣式B而截波該參考電壓。
  24. 如請求項22之方法，其中該第一樣式及該第二樣式交替地用於具有一控制序列「ABABAB...」或「BABABA...」的該等輸入信號的一序列。
  25. 如請求項22之方法，其中該第一樣式及該第二樣式交替地用於包括一控制序列「AABBAABB...」或「BBAABBAA...」的該等輸入信號之一序列。
  26. 如請求項20之方法，其中在一反饋數位至類比轉換器中產生五個參考電壓位準，該方法包含以下步驟：提供一具有一為C之電容的正參考電壓電容器；提供一具有一為C之電容的負參考電壓電容器；藉由以下步驟產生一為C*VREF的電荷位準在該充電階段期間將該正參考電壓電容器與該負參考電壓電容器分別耦接至該正參考電壓與該負參考電壓，及在該傳送階段期間將該正參考電壓電容器與該負參考電壓電容器耦接在一起；或藉由以下步驟產生一為C*VREF的電荷位準在該充電階段期間將該正參考電壓電容器與該負參考電壓電容器耦接在一起；及在該傳送階段期間將該正參考電壓電容器與該負參考電壓電容器分別耦接至該負參考電壓與該正參考電壓；及藉由以下步驟產生一為-C*VREF的電荷位準在該充電階段期間將該正參考電壓電容器與該負參考電壓電容器分別耦接至該負參考電壓與該正參考電壓；及 在該傳送階段期間將該正參考電壓電容器與該負參考電壓電容器耦接在一起；或藉由以下步驟產生一為-C*VREF的電荷位準在該充電階段期間將該正參考電壓電容器與該負參考電壓電容器耦接在一起；及在該傳送階段期間將該正參考電壓電容器與該負參考電壓電容器分別耦接至該正參考電壓與該負參考電壓。
  27. 如請求項26之方法，其進一步包含以下步驟：提供一具有一為A*C之電容的正輸入電壓電容器；提供一具有一為A*C之電容的負輸入電壓電容器；在該充電階段期間將該正輸入電壓電容器與該負輸入電壓電容器分別耦接至正輸入電壓與負輸入電壓；在該傳送階段期間將該正輸入電壓電容器與該負輸入電壓電容器分別耦接至該負輸入電壓與該正輸入電壓；在該充電階段期間將該正參考電壓電容器及該負參考電壓電容器及該正輸入電壓電容器及該負輸入電壓電容器耦接至一共同模式電壓；及在該傳送階段期間將該正參考電壓電容器及該負參考電壓電容器及該正輸入電壓電容器及該負輸入電壓電容器耦接至一放大器的一差動輸入端，其中具有一各別電容性反饋網路的該放大器產生五個相等分佈的輸出電壓A*VIN+VREF、A*VIN+VREF/2、A*VIN+0、A*VIN-VREF/2及A*VIN-VREF，其中A為增益， VIN為該輸入電壓，且VREF為該參考電壓。
  28. 一種用於在一切換電容數位至類比轉換器中產生複數個輸出電壓中的至少一輸出電壓的方法，其包含以下步驟：接收一用於該至少一輸出電壓之輸入信號；使用截波控制提供一參考電壓，藉此產生與該參考電壓的一正性或負性偏移；在一第一部分DAC級中，藉由使用一第一階段及一第二階段的一第一切換樣式A產生一第一部分電荷，藉此產生一正性偏移；且並行地在一第二部分DAC級中，藉由使用該第一階段及該第二階段的不同於該第一切換樣式之一第二切換樣式B產生一第二部分電荷，藉此產生一負性偏移；及將該第一部分電荷與該第二部分電荷相加以形成該輸出電壓。
  29. 如請求項28之方法，其進一步包含以下步驟：儲存一所得偏移的正負號；及視該輸入信號及該所儲存之正負號而選擇第一樣式及第二樣式。
  30. 如請求項28之方法，其中用於該第一部分電荷及該第二部分電荷之該切換樣式針對該等輸入信號之一序列而交替，其中一交替控制序列包含樣式「ABABAB...」或「BABABA...」。
  31. 如請求項28之方法，其中用於該第一部分電荷及該第二 部分電荷之該切換樣式針對該等輸入信號之一序列而交替，其中一交替控制序列包含樣式「AABBAABB...」或「BBAABBAA...」。
  32. 如請求項28之方法，其中在一反饋數位至類比轉換器中產生五個參考電壓位準，該方法包含以下步驟：提供一具有一為C/2之電容的第一正參考電壓電容器；提供一具有一為C/2之電容的第一負參考電壓電容器；提供一具有一為C/2之電容的第二正參考電壓電容器；提供一具有一為C/2之電容的第二負參考電壓電容器；藉由以下步驟產生一為C*VREF的電荷位準藉由以下步驟產生一第一電荷：在該充電階段期間將該第一正參考電壓電容器與該第一負參考電壓電容器分別耦接至該正參考電壓與該負參考電壓，及在該傳送階段期間將該第一正參考電壓電容器與該第一負參考電壓電容器耦接在一起；藉由以下步驟產生一第二電荷：在該充電階段期間將該第二正參考電壓電容器與該第二負參考電壓電容器耦接在一起；及在該傳送階段期間將該第二正參考電壓電容器與 該第二負參考電壓電容器分別耦接至該負參考電壓與該正參考電壓；及將該第一電荷與該第二電荷相加；及藉由以下步驟產生一為-C*VREF的電荷位準藉由以下步驟產生一第一電荷：在該充電階段期間將該第一正參考電壓電容器與該第一負參考電壓電容器分別耦接至該負參考電壓與該正參考電壓；及在該傳送階段期間將該第一正參考電壓電容器與該第一負參考電壓電容器耦接在一起；藉由以下步驟產生一第二電荷：在該充電階段期間將該第二正參考電壓電容器與該第二負參考電壓電容器耦接在一起；及在該傳送階段期間將該第二正參考電壓電容器與該第二負參考電壓電容器分別耦接至該正參考電壓與該負參考電壓；及將該第一電荷與該第二電荷相加。
  33. 如請求項32之方法，其進一步包含以下步驟：提供一具有一為A*C之電容的正輸入電壓電容器；提供一具有一為A*C之電容的負輸入電壓電容器；在該充電階段期間將該正輸入電壓電容器與該負輸入電壓電容器分別耦接至正輸入電壓與負輸入電壓；在該傳送階段期間將該正輸入電壓電容器與該負輸入 電壓電容器分別耦接至該負輸入電壓與該正輸入電壓；在該充電階段期間將該正參考電壓電容器及該負參考電壓電容器及該正輸入電壓電容器及該負輸入電壓電容器耦接至一共同模式電壓；及在該傳送階段期間將該正參考電壓電容器及該負參考電壓電容器及該正輸入電壓電容器及該負輸入電壓電容器耦接至一放大器的一差動輸入端，其中具有一各別電容性反饋網路的該放大器產生五個相等分佈的輸出電壓A*VIN+VREF、A*VIN+VREF/2、A*VIN+0、A*VIN-VREF/2及A*VIN-VREF，其中A為增益，VIN為該輸入電壓，且VREF為該參考電壓。
  34. 如請求項28之方法，其包含交替地使用第一電容器與第二電容器以產生一參考輸出電壓且充電並傳送一類比輸入電壓的步驟。
  35. 如請求項34之方法，其進一步包含以下步驟：提供第一類比切換輸入電路與第二類比切換輸入電路，其用於將一類比輸入信號與一第一部分參考電路之第一正參考電壓電容器及第一負參考電壓電容器及一第二部分參考電路的第二正參考電壓電容器及第二負參考電壓電容器直接耦接；在一第一充電階段期間分別將該第一正參考電壓電容器及該第一負參考電壓電容器及該第二正參考電壓電容器及該第二負參考電壓電容器與該類比輸入信號耦接；在一第一傳送階段期間分別將該第一正參考電壓電容 器及該第一負參考電壓電容器及該第二正參考電壓電容器及該第二負參考電壓電容器與一經反相之類比輸入信號耦接；在一第二充電階段期間將該第一正參考電壓電容器及該第一負參考電壓電容器與一經反相之參考電壓耦接，同時連接該第二正參考電壓電容器與該第二負參考電壓電容器；及在一第二傳送階段期間將該第二正參考電壓電容器及該第二負參考電壓電容器與該參考電壓耦接，同時連接該第一正參考電壓電容器與該第一負參考電壓電容器。
TW098136066A 2008-10-23 2009-10-23 用於切換電容Ｓｉｇｍａ－Ｄｅｌｔａ類比至數位轉換器的使用截波電壓參考之多階反饋數位至類比轉換器 TWI489792B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10782408P 2008-10-23 2008-10-23
US12/581,982 US7994958B2 (en) 2008-10-23 2009-10-20 Multi-level feed-back digital-to-analog converter using a chopper voltage reference for a switched capacitor sigma-delta analog-to-digital converter

Publications (2)

Publication Number Publication Date
TW201034394A TW201034394A (en) 2010-09-16
TWI489792B true TWI489792B (zh) 2015-06-21

Family

ID=42116955

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098136066A TWI489792B (zh) 2008-10-23 2009-10-23 用於切換電容Ｓｉｇｍａ－Ｄｅｌｔａ類比至數位轉換器的使用截波電壓參考之多階反饋數位至類比轉換器

Country Status (6)

Country Link
US (1) US7994958B2 (zh)
EP (1) EP2351227B1 (zh)
KR (1) KR101695240B1 (zh)
CN (1) CN102187582B (zh)
TW (1) TWI489792B (zh)
WO (1) WO2010048371A2 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2237424B1 (en) * 2009-03-30 2013-02-27 Dialog Semiconductor GmbH Tri-level dynamic element matcher allowing reduced reference loading and DAC element reduction
US8009077B1 (en) * 2009-06-08 2011-08-30 Cirrus Logic, Inc. Delta-sigma analog-to-digital converter (ADC) circuit with selectively switched reference
US8223053B2 (en) * 2009-07-16 2012-07-17 Microchip Technology Incorporated 2-phase gain calibration and scaling scheme for switched capacitor sigma-delta modulator
CN103069719B (zh) * 2010-07-08 2016-10-05 密克罗奇普技术公司 使用斩波器电压参考的用于切换式电容器σ-δ调制器的二阶段增益校准和缩放方案
JP5755850B2 (ja) * 2010-07-28 2015-07-29 パナソニック株式会社 離散時間アナログ回路及びそれを用いた受信機
JP5836020B2 (ja) * 2011-09-02 2015-12-24 スパンション エルエルシー Ａ／ｄ変換器
US9071264B2 (en) * 2011-10-06 2015-06-30 Microchip Technology Incorporated Microcontroller with sequencer driven analog-to-digital converter
US8742968B2 (en) * 2011-11-11 2014-06-03 Microchip Technology Incorporated Analog front end device with two-wire interface
US8760331B2 (en) * 2012-01-20 2014-06-24 Hittite Microwave Norway As Continuous time delta sigma converter having a VCO based quantizer
KR20140011135A (ko) 2012-07-17 2014-01-28 한국전자통신연구원 오프셋 전압 보정 장치 및 방법과 이를 포함한 연속 시간 델타 시그마 변조 장치
CN103107813B (zh) * 2012-11-13 2015-04-01 长沙景嘉微电子股份有限公司 一种带Class-AB输出的音频DAC电路
US9154155B2 (en) * 2013-02-27 2015-10-06 Microchip Technology Incorporated 2-phase switched capacitor flash ADC
US8970415B2 (en) 2013-03-11 2015-03-03 Microchip Technology Incorporated Multi-level capacitive DAC
WO2014164511A1 (en) 2013-03-11 2014-10-09 Microchip Technology Incorporated 4n+1 level capacitive dac using n capacitors
US10177781B2 (en) * 2013-06-24 2019-01-08 Silicon Laboratories Inc. Circuit including a switched capacitor bridge and method
FI126662B (en) 2013-11-22 2017-03-31 Murata Manufacturing Co Capacitance processing conversion circuit
US9411987B2 (en) 2014-08-18 2016-08-09 Qualcomm Incorporated Low noise and low power passive sampling network for a switched-capacitor ADC with a slow reference generator
US9590649B2 (en) * 2014-10-17 2017-03-07 Microchip Technology Incorporated Analog-to-digital conversion with micro-coded sequencer
KR102224924B1 (ko) 2014-11-24 2021-03-08 삼성전자주식회사 차동 출력을 갖는 델타-시그마 모듈레이터
EP3286833B1 (en) * 2015-04-24 2020-11-18 u-blox AG Method and apparatus for mixing signals using charge canceller circuit
KR20170000542A (ko) 2015-06-24 2017-01-03 삼성전자주식회사 플리커 노이즈를 저감하는 전류 dac 회로
US9438266B1 (en) * 2016-02-10 2016-09-06 Texas Instruments Incorporated Calibrated-output analog-to-digital converter apparatus and methods
US9748969B1 (en) * 2016-04-14 2017-08-29 Infineon Technologies Ag Method of operation for an oversampled data converter
DE102016220861B4 (de) * 2016-10-24 2018-09-06 Infineon Technologies Ag Sigma-Delta-Analog-Digital-Umsetzer
US10305452B2 (en) 2017-09-28 2019-05-28 Microchip Technology Incorporated Five-level switched-capacitance DAC using bootstrapped switches
KR101923829B1 (ko) * 2017-10-26 2018-11-29 서울대학교산학협력단 센서의 신호를 읽어 출력하는 반도체 장치
US10615821B2 (en) 2018-04-30 2020-04-07 Microchip Technology Incorporated Charge-based digital to analog converter with second order dynamic weighted algorithm
CN110514322B (zh) * 2018-05-21 2021-10-26 珠海晶通科技有限公司 一种高精度温度传感器
US10733391B1 (en) 2019-03-08 2020-08-04 Analog Devices International Unlimited Company Switching scheme for low offset switched-capacitor integrators
EP3734231B1 (en) * 2019-04-30 2022-07-13 Nokia Technologies Oy Capacitance-to-digital converter and associated method having an extended measurement range
KR102128808B1 (ko) * 2019-05-09 2020-07-02 관악아날로그 주식회사 기준 전압의 잡음에 강인한 델타 시그마 변조기 및 이를 포함하는 아날로그 디지털 변환기
KR102081913B1 (ko) * 2019-07-03 2020-04-24 관악아날로그테크놀러지스 주식회사 델타 시그마 변조기 및 이를 포함하는 아날로그 디지털 변환기
WO2021130124A1 (en) * 2019-12-26 2021-07-01 Ams International Ag Sensor circuits
US20240028059A1 (en) * 2022-07-25 2024-01-25 Apple Inc. Split pass device applications for dac supply systems

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462612B1 (en) * 2001-06-28 2002-10-08 Intel Corporation Chopper stabilized bandgap reference circuit to cancel offset variation
WO2006023355A1 (en) * 2004-08-20 2006-03-02 Microchip Technology Incorporated Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter
US20080024342A1 (en) * 2006-07-25 2008-01-31 Microchip Technology Incorporated Offset Cancellation and Reduced Source Induced 1/F Noise of Voltage Reference by Using Bit Stream From Over-Sampling Analog-to-Digital Converter

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6961385B2 (en) * 2003-01-21 2005-11-01 Cirrus Logic, Inc. Signal processing system with baseband noise modulation chopper circuit timing to reduce noise
GB0411884D0 (en) 2004-05-28 2004-06-30 Koninkl Philips Electronics Nv Bitstream controlled reference signal generation for a sigma-delta modulator
US6909388B1 (en) * 2004-06-23 2005-06-21 Microchip Technology Incorporated Fractal sequencing schemes for offset cancellation in sampled data acquisition systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462612B1 (en) * 2001-06-28 2002-10-08 Intel Corporation Chopper stabilized bandgap reference circuit to cancel offset variation
WO2006023355A1 (en) * 2004-08-20 2006-03-02 Microchip Technology Incorporated Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter
US20080024342A1 (en) * 2006-07-25 2008-01-31 Microchip Technology Incorporated Offset Cancellation and Reduced Source Induced 1/F Noise of Voltage Reference by Using Bit Stream From Over-Sampling Analog-to-Digital Converter

Also Published As

Publication number Publication date
WO2010048371A3 (en) 2010-07-08
KR20110090883A (ko) 2011-08-10
CN102187582B (zh) 2015-08-19
EP2351227B1 (en) 2022-11-30
TW201034394A (en) 2010-09-16
KR101695240B1 (ko) 2017-01-11
CN102187582A (zh) 2011-09-14
US20100103014A1 (en) 2010-04-29
EP2351227A2 (en) 2011-08-03
US7994958B2 (en) 2011-08-09
WO2010048371A2 (en) 2010-04-29

Similar Documents

Publication Publication Date Title
TWI489792B (zh) 用於切換電容Ｓｉｇｍａ－Ｄｅｌｔａ類比至數位轉換器的使用截波電壓參考之多階反饋數位至類比轉換器
TWI535221B (zh) 用於切換式電容器積分三角調變器之二階段增益校正及其方法
US8970416B2 (en) 4N+1 level capacitive DAC using N capacitors
US7538705B2 (en) Offset cancellation and reduced source induced 1/f noise of voltage reference by using bit stream from over-sampling analog-to-digital converter
EP1784918B1 (en) Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter
US20190363731A1 (en) Delta-sigma modulator, delta-sigma a/d converter, and incremental delta-sigma a/d converter
CN105027448B (zh) 多电平电容性dac
KR20040011555A (ko) 전류 모드 동적 요소 정합 및 동적 요소 정합 결정 로직을포함하는 멀티비트 양자화 시그마 델타 변조기
US9900023B1 (en) Multi-stage delta-sigma pipelined successive approximation register analog-to-digital converter
US7760121B2 (en) Dual data weighted average dynamic element matching in analog-to-digital converters
EP3567720B1 (en) Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage
US9077373B1 (en) Analog-to-digital conversion apparatus
US6137431A (en) Oversampled pipeline A/D converter with mismatch shaping
US8624767B2 (en) Electronic device and method for analog to digital conversion according to delta-sigma modulation using double sampling
JP6632425B2 (ja) インクリメンタル型デルタシグマ変調器、変調方法、およびインクリメンタル型デルタシグマａｄ変換器
US6903672B1 (en) Apparatus for and method of performing an analog to digital conversion
EP3565123A1 (en) Continuous time sigma delta modulator, method of operating a continuous time sigma delta modulator and analog-to-digital converter
RU2550591C1 (ru) Способ интегрирующего аналого-цифрового преобразования напряжения