CN103069719B - 使用斩波器电压参考的用于切换式电容器σ-δ调制器的二阶段增益校准和缩放方案 - Google Patents

使用斩波器电压参考的用于切换式电容器σ-δ调制器的二阶段增益校准和缩放方案 Download PDF

Info

Publication number
CN103069719B
CN103069719B CN201180033725.5A CN201180033725A CN103069719B CN 103069719 B CN103069719 B CN 103069719B CN 201180033725 A CN201180033725 A CN 201180033725A CN 103069719 B CN103069719 B CN 103069719B
Authority
CN
China
Prior art keywords
capacitor
input
dac
reference signal
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180033725.5A
Other languages
English (en)
Other versions
CN103069719A (zh
Inventor
文森特·奎奎姆普瓦
扬·约纳
加布里埃莱·贝利尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/832,599 external-priority patent/US8223053B2/en
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN103069719A publication Critical patent/CN103069719A/zh
Application granted granted Critical
Publication of CN103069719B publication Critical patent/CN103069719B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0663—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using clocked averaging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0665—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

一种∑‑Δ调制器具有：斩波器电压参考，其提供具有时钟相依偏移电压的参考信号；单一位或多位数/模转换器DAC；多个电容器对；多个开关，其用以将任一电容器对耦合到输入或参考信号；以及控制单元，其经由所述开关控制取样以在两个阶段中执行电荷转移，其中任一电容器对可经选择以被指派给所述输入或参考信号，其中在多次电荷转移之后，通过循环地轮换所述电容器对而执行增益误差消除，且其中DAC输出值和参考偏移状态界定切换序列，其中每一切换序列独立地轮换所述电容器对，且其中取决于当前DAC输出值和当前参考偏移状态而选择至少一个切换序列。

Description

使用斩波器电压参考的用于切换式电容器Σ-Δ调制器的二 阶段增益校准和缩放方案
相关申请案的交叉参考
本申请案为2010年7月8日申请的第12/832,599号美国专利申请案的部分接续申请案，第12/832,599号美国专利申请案主张2009年7月16日申请的第61/226,049号美国临时申请案的权利，所述申请案的内容特此以全文引用的方式并入本文中。
技术领域
本发明涉及模/数转换器，具体来说，涉及∑-Δ调制器，且更特定来说，涉及一种用于减小因∑-Δ调制器中的失配电容器的影响所引起的增益误差而在转换时间上无损失的方式。
背景技术
现今，模/数转换器(ADC)广泛使用于消费型电子器件、工业应用等等。通常，模/数转换器包括用于接收模拟输入信号并输出与所述模拟输入信号成比例的数字值的电路。此数字输出值通常采用并列字或串行数字位串的形式。存在许多类型的模/数转换方案，例如电压-频率转换、电荷再分布、Δ调制和其它转换方案。通常，这些转换方案中的每一者具有其优点和缺点。一类已获得越来越多的使用的模/数转换器是切换式电容器∑-Δ转换器。
图1A展示∑-ΔADC的原理方框图。环路滤波器10接收模拟输入值且连接到量化器20。所述量化器可产生单一位输出，或在其它实施例中所述量化器可操作以产生可编码于n位的位流中的多个相异输出电平。此单一位输出或n位的位流被反馈到DAC 30，DAC 30产生馈送到环路滤波器10的输出信号。在∑-Δ模/数转换器(ADC)中，接着通常通过数字抽取滤波器来处理所述位流(1位或多位)以产生表示输入信号的经抽取的较高分辨率的数字字。
在∑-Δ转换器中使用的任何高阶∑-Δ调制器的稳定输入范围限于参考电压的一分 数。在此稳定输入范围之外，误差变得极大，且调制器提供错误的结果。因此，信号必须被衰减以保持在此稳定输入范围内(S/R＜1)，其中S是信号电压，且R是参考电压。最小衰减取决于调制器阶数且取决于DAC中的电平数，通常在较大调制器阶数和较低DAC电平数的情况下衰减较大。为实现最终增益1，信号衰减可在数字区段中予以补偿。图1B展示3阶1位∑-Δ调制器的取决于标准化差动输入值的量化噪声分布的一实例。在此，输入信号必须衰减为标称值的2/3以确保低噪声。超出此范围，调制器将变得不稳定。
输入电压和DAC电压在Δ-∑调制器的环路滤波器内的电容器(或用于差动电压的电容器对)上取样。然而，如果这些电压是在不同的电容器上取样，则所述电容器的失配误差将在∑-ΔADC的输出结果上产生增益误差。为防止此失配，解决方案之一是在相同的电容器上取样信号和DAC电压，以此方式，不存在失配误差且可消除增益误差。然而，由于需要以S/R＜1的比率缩放输入，所以用于信号和DAC电压的电容器必须在尺寸上是不同的。此技术的另一缺点是无法在一个电容器上取样两个电压，所以输入信号和DAC电压的取样必须逐个进行，此导致4阶段系统：2个阶段用于取样并转移来自输入信号的电荷，且接着2个阶段用于取样并转移来自DAC电压的电荷。因为取样是连续进行的且比DAC电压和输入电压取样是并行地执行时消耗更多的时间，所以此4阶段系统效率较差。
现今在∑-Δ调制器中用于实现低百万分比(ppm)水平的增益误差且减小用于取样DAC电压和输入信号电压的电容器的失配影响的最先进技术将取样电容器划分为R群组的相同尺寸的电容器。在每一取样时，在前两个阶段期间使用S个电容器群组(其中S≤R)来取样且转移输入信号电压。同时，R-S个群组的电容器正取样共模电压信号(或对于单端电路为接地)，此对总转移电荷的贡献为零。在最后两个阶段期间使用所有R个群组的电容器以取样且转移DAC电压。通过使用此技术可在此很好地实现S/R比率。为最小化失配效应，以某一序列在每一取样中不同地选择R个群组中的S个群组的电容器，使得在某一时间周期之后所有R个群组的电容器已取样输入信号达相同次数。此序列轮换输入电容器(取样输入电压的电容器)以便平均化失配误差，且如果对某一数量的样本实现所述平均化，则此技术可将增益误差明显减少为小到低ppm水平。
然而，每一取样需要四个步骤(阶段)限制了∑-Δ调制器的取样速率，且/或需要所述∑-Δ调制器有快得多的操作速度(更快计时和更高频率的操作组件，结果增加电力使用)以在所要时间帧内完成信号转换。因此，所需要的是一种可仅使用两个阶段而非四个阶段的具有较快取样速率且具有较小电力消耗同时维持极低增益误差的∑-Δ调制器(因为需要取样和转移输入处的电荷，所以2阶段是可实现的最小数目)。
发明内容
根据一实施例，一种∑-Δ调制器可包含：斩波器电压参考，其提供具有时钟相依偏移电压的参考信号；单一位或多位数/模转换器(DAC)；多个电容器对；多个开关，其用以将来自所述多个电容器对的任一对电容器选择性耦合到输入信号或所述参考信号；以及控制构件，其可操作以经由所述开关来控制取样以在两个阶段中执行电荷转移，其中任一对电容器可经选择以指派给所述输入信号或所述参考信号，其中在多个电荷转移之后，通过循环地轮换所述电容器对而执行增益误差消除，使得在一轮换循环之后，每一电容器对已被指派给所述输入信号达第一预定次数且还已被指派给所述参考信号达第二预定次数，且其中所述DAC的输出值和所述斩波器电压参考的偏移状态界定多个切换序列，其中每一切换序列独立地轮换所述电容器对，且其中取决于所述DAC的当前输出值和所述斩波器电压参考的当前偏移状态而选择至少一个切换序列。
根据另一实施例，可取决于所述DAC的当前输出值和所述斩波器电压参考的当前偏移状态而从所有可能的切换序列中选择一切换序列。根据另一实施例，对于DAC输出值的第一子集，可仅取决于所述DAC的当前输出值而选择一切换序列，且对于DAC输出值的剩余子集，可取决于所述DAC的当前输出值和所述斩波器电压参考的当前偏移状态而选择一切换序列。根据另一实施例，在五电平DAC中，所述第一子集可包括偶数输出值且所述剩余子集可包括奇数输出值。根据另一实施例，所述∑-Δ调制器可进一步包含用以将共模电压选择性耦合到经选择的一对电容器的开关。根据另一实施例，所述∑-Δ调制器可包含多个输入级，每一输入级包含电容器对相关联的开关且接收所述输入信号、所述参考信号和所述共模电压。根据另一实施例，所述参考信号可由包含带隙斩波器电压参考的数/模转换器提供。根据另一实施例，所述参考信号可由斩波器电压参考源提供，且每一输入级包含由所述控制构件控制的数/模转换器。根据另一实施例，对于电荷转移，在充电阶段期间，输入信号或参考信号可耦合于一对电容器的一侧上，且共同接地电位耦合于所述对电容器的另一侧上，且在转移阶段期间，所述对电容器的所述一侧彼此连接或与反相输入信号或参考信号耦合。根据另一实施例，对于零电荷，在充电阶段期间，所述对电容器的一侧可彼此连接，且所述共同接地电位耦合于所述对电容器的另一侧上，且在转移阶段期间，所述对电容器的所述一侧再次彼此连接。根据另一实施例，所述∑-Δ调制器可包含两对以上的电容器，其中通过指派给所述输入信号的电容器对的数目与指派给所述参考信号的电容器对的数目的比率而实现增益。根据另 一实施例，所述∑-Δ调制器可包含经由可控制的切换网络而与所述输入级的输出耦合的差动运算放大器。根据另一实施例，所述∑-Δ调制器可包含第一和第二反馈电容器，所述第一反馈电容器和所述第二反馈电容器可被选择性地切换到所述差动放大器的负反馈环路或正反馈环路中。根据另一实施例，所述斩波器电压参考可通过控制所述两个阶段的时钟来计时。
根据另一实施例，一种在使用多个电容器对的∑-Δ调制器中执行电荷转移的方法可包含：通过斩波器电压参考产生具有时钟相依偏移电压的参考信号；通过单一位或多位数/模转换器(DAC)产生DAC输出值；提供待指派给输入信号和参考信号的至少两个电容器对；通过将用至少一个电容器对所述输入信号的取样与并行地用至少另一电容器对对所述参考信号的取样进行组合而执行取样，其中取样是在两个阶段中执行；对于随后取样，轮换所述电容器对，使得在多个取样之后执行增益误差消除，其中在轮换循环之后，每一电容器对已被指派给所述输入信号达第一预定次数且还已被指派给所述参考信号达第二预定次数，其中所述DAC的输出值和所述斩波器电压参考的偏移状态界定多个切换序列，其中每一切换序列独立地轮换所述电容器对，且其中取决于所述DAC的当前输出值和所述斩波器电压参考的当前偏移状态而选择至少一个切换序列。
根据所述方法的另一实施例，可取决于所述DAC的当前输出值和所述斩波器电压参考的当前偏移状态而从所有可能的切换序列中选择一切换序列。根据所述方法的另一实施例，对于DAC输出值的第一子集，可仅取决于所述DAC的当前输出值而选择一切换序列，且对于DAC输出值的剩余子集，可取决于所述DAC的当前输出值和所述斩波器电压参考的当前偏移状态而选择一切换序列。根据所述方法的另一实施例，在五电平DAC中，所述第一子集可包括偶数输出值且所述剩余子集可包括奇数输出值。根据所述方法的另一实施例，在第一取样期间，可使用第一电容器对以在充电阶段和转移阶段中取样输入信号，且使用第二电容器对以在充电阶段和转移阶段中与所述输入信号并行地取样参考信号；在随后取样期间，使用所述第二电容器对以在充电阶段和转移阶段中取样输入信号，且使用所述第一电容器对以在充电阶段和转移阶段中与所述输入信号并行地取样参考信号。根据所述方法的另一实施例，所述方法可进一步包含将每一对电容器与以下各者中的一者耦合：正输入信号线、负输入信号线、正参考信号线、负参考信号线和共同接地电位。根据所述方法的另一实施例，对于电荷转移，在充电阶段期间，可将所述输入信号或所述参考信号连接于一对电容器的原本与共同接地电位耦合的一侧上，且在转移阶段期间，将所述对电容器的所述一侧彼此连接或将所述一侧与反相的输入或参考信号耦合。根据所述方法的另一实施例，对于零电荷转移，所述方法可包含： 在充电阶段期间，将一对电容器的一侧彼此连接，且将所述共同接地电位连接于所述对电容器的另一侧上，且在转移阶段期间，将所述对电容器的所述一侧再次彼此连接。根据所述方法的另一实施例，可提供两个以上电容器对，所述方法可包含下列步骤：在第一取样期间，从多个电容器对中选择电容器对的第一子集以用于在充电阶段和转移阶段中取样输入信号，且从所述多个电容器对的所述剩余电容器对中选择第二子集以用于在充电阶段和转移阶段中与所述输入信号并行地取样参考信号；对于随后的取样重复所述步骤，其中选择与先前经选择的第一和第二子集不同的另一个第一和第二子集的电容器对。根据所述方法的另一实施例，所述第一子集可包含多个电容器对，且所述第二子集可包含所述两个以上电容器对中的所述剩余电容器对。根据所述方法的另一实施例，可通过指派给所述输入信号的电容器对数目与指派给所述参考信号的电容器对数目的比率而实现增益。根据所述方法的另一实施例，可通过控制所述两个阶段的时钟来对所述斩波器电压参考计时。
附图说明
图1A展示∑-Δ模/数转换器的一般性方框图；
图1B展示图1A的具有三阶环路和单一位DAC的∑-Δ模/数转换器的典型量化噪声分布对输入信号与参考信号的比率；
图2展示在使用执行增益缩放和增益误差消除的二阶段算法的∑-ΔADC中使用的差动电压前端级的一般性实施例；
图3A展示在使用执行增益缩放和增益误差消除的二阶段算法的∑-ΔADC中使用的差动电压前端级的第一更详细实施例；
图3B展示在使用执行增益缩放和增益误差消除的二阶段算法的∑-ΔADC中使用的差动电压前端级的第二更详细实施例，其中参考电压直接连接到切换输入级且其中所述切换输入级在内部执行DAC功能；
图4展示切换输入级单元的典型实施例，所述切换输入级单元在待取样于单位电容器上的不同的可能的模拟输入电压中进行选择；
图5a到h展示开关命令的不同时序图，所述开关命令对应于执行增益缩放和增益误差消除的二阶段算法中输入级处的每一可能的电荷转移；
图6展示输入切换级的状态的循环表示，其中有每一切换级的可能的状态的不同实例(在此表示中，输入级数被限制为5)；
图7展示执行二阶段增益缩放和增益误差消除的轮换算法的一实例，其不取决于DAC输入状态；
图8a和b展示执行二阶段增益缩放和增益误差消除的轮换算法的另一实例，但其取决于DAC输入状态；
图9展示取决于DAC状态(DAC输入相依算法)且执行增益缩放和增益误差消除的轮换算法的状态图；
图10展示斩波器电压参考的方框图；以及
图11展示使用经斩波的电压参考的又一轮换算法的一实例。
具体实施方式
根据各种实施例，可通过在调制器的前端级中的不同组的电容器上并行地同时取样DAC信号和输入信号，以及通过使用经界定算法在每一取样时轮换这些电容器以便平均化失配误差，而实现在每一样本可在较小电力消耗的情况下仅使用两个阶段而非四个阶段(归因于对调制器中所存在的放大器的带宽的较不严格的需求)的同时维持处于ppm范围内的极低增益误差的∑-Δ调制器。
并行地同时取样DAC信号和输入信号实现从四个阶段减少到两个阶段，且轮换算法确保经由在调制器环路中的积分在某一数目的样本之后的适当的增益误差消除。
根据本发明的教示，在每一取样时轮换电容器意味着指派不同组的电容器以转移来自不同输入信号(ADC输入、DAC输出或共模电压)的电荷且在所述电荷已被完全转移之后在每一取样之间改变此指派。
根据本发明的教示，为执行呈形式S/R的缩放因子，必须将输入级取样电容器分裂为N个单位尺寸电容器，使得在每一取样时，选择S个单位尺寸电容器的群组以转移来自输入信号的电荷，选择R个单位尺寸电容器的群组以转移来自DAC的电荷，且如果单位电容器的总数N大于R+S，则将选择其余电容器以转移来自共模信号的电荷，且于是所述其余电容器将不对前端级中所转移和积分的总电荷产生任何贡献。
根据本发明的教示，基本电容器的指派的轮换可遵循任何算法，所述算法致使在任一取样时遵守所述缩放因子S/R(总是有S个电容器经指派用于输入且R个电容器经指派用于DAC)且确保在某一数目的样本之后在每一电容器上到输入的指派数除以到DAC的指派数的比率趋向于S/R。
根据本发明的教示，此轮换的目的是在调制器中实现精确的S/R增益以及克服单位尺寸电容器之间的模拟过程固有的失配误差。如果在每一循环之间不轮换电容器对，则S/R比率的准确度将被限制于约0.1％的典型值。相比而言，通过轮换电容器，假若取样 电容器中的每一者经指派给输入信号的次数平均比指派给DAC的次数多S/R次，那么一转换就可达到ppm准确度等级，即使用简单的轮换算法也如此。
用于实现精确的S/R比率的简单轮换算法可在R+S个样本中进行，其中在每一取样时，将S个电容器指派给输入信号且将R个电容器指派给DAC信号。如果电容器被命名为C1、C2...CR+S，则对于第一取样，经选择用于输入信号指派的S个电容器可简单地为C1...CS电容器，将其余电容器指派给DAC。在第二取样时，将电容器C2...CS+1指派给输入且将CS+2...CR+S和C1指派给DAC，依此类推。在R+S次取样时，将CR+S和C1...CS-1指派给输入且将CS...CR+S-1指派给DAC。在R+S次取样的时间周期期间，每一电容器总共指派给输入达S次且指派给DAC达R次，此诱发输入电荷转移与DAC电荷转移之间的缩放因子S/R。
如果在轮换算法期间将输入视为稳定(将输入信号带宽视为比取样频率低得多，在∑-ΔADC中通常为如此)，则即使电容器之间具有失配误差，但是因为每一电容器均验证输入指派与DAC指派之间的S/R比率，所以由这些R+S周期诱发的增益缩放还是S/R。
然而，如果在轮换算法期间DAC未获得相同的输入(即，在∑-Δ调制器中位流不是恒定的)，则由于所转移的电荷还取决于每一取样时的DAC输入，且由于位流和DAC电容器指派算法是不相关的，所以可诱发非线性误差。为克服此问题，根据各种实施例，可使用DAC相依算法，使得所述轮换算法对于每一DAC输入值确保在每一电容器上实现电容器指派的S/R比率。此导致较长时间的轮换算法且使可能状态的数目倍增了可能的DAC电平的数目，但是校正了所有非线性影响。
根据各种实施例，为实现最佳的增益误差消除，导致输入与DAC之间的电容器指派的S/R比率的每一轮换算法应在模/数转换所允许的样本数目内完成。然而，此条件可能很少能达到，这是因为每一转换的样本数目是固定的，且一轮换可能是位流相依的且导致所获得的理想样本数目是S+R的倍数。在大多数情形中，每一转换的样本数目(过取样比率：OSR)与用于完成轮换且完全消除增益误差的样本数目(通常为R+S)之间的比率不是整数且导致增益误差中的余数，只要此比率为大，则此余数便为小。在此情形下，增益误差仍通过大因子减小但是未被完全消除，当OSR变大时，增益误差减小趋于更大。
通过每一转换仅使用两个阶段而非四个阶段，可使调制器的吞吐率加倍或对于调制器中的放大器需要单位增益带宽的一半带宽，因此减小了操作功率要求。迄今为止，对于信号和参考使用相同组的电容器的二阶段转换循环受限于信号和参考共享相同的接地的单端调制器或信号和参考具有完全相同的共同模式的差动调制器。一般已知单端解 决方案具有不良电源抑制的问题且不再被使用。此外，所述二阶段转换循环解决方案受限于单极电压，除非提供足够准确的+VREF和-VREF电压。然而，其中信号电压和参考电压具有完全相同的共模电压的应用极少。因此，对于信号和参考使用相同组的电容器的常规二阶段转换循环导致极微小的性能。
根据本发明的教示，此处所描述的增益误差消除算法发生于每一个转换内且不需要额外取样时间或不需要执行额外转换。与针对一组特定外部条件(温度、电源电压)消除增益误差但是当所述条件改变时需要再次执行的简单数字校准相比，此技术允许在所述条件改变时连续地消除增益误差，这是因为所述消除在转换过程内“在运作中(on-the-fly)”发生。
图1A展示∑-Δ模/数转换器的一般性方框图，其中输入信号和DAC输出信号可为差动的，环路滤波器可并入有一个或一个以上反馈环路或前馈环路。输入信号总是带正号，且DAC信号总是带负号，这是因为所述DAC信号用作反馈以便使∑-Δ环路稳定。
图1B展示图1A的具有三阶环路和单一位的DAC的∑-Δ模/数转换器的典型量化噪声分布对输入信号与参考信号的比率，其证实在输入处需要缩放因子以确保调制器在整个输入动态范围上的稳定性。
图2展示在使用轮换电容器的∑-Δ调制器中使用的前端的第一一般性实施例。此处，将差动输入信号VINP、VINM，差动参考信号VREFP、VREFM和共模电压VCM馈送到输入切换单元101。如下文更详细解释，切换单元101包含相应开关和多个或一组电容器对以将所述输入信号、所述参考信号或所述共模电压取样到相应电容器。切换单元101可包含多个电容器对，所述电容器对可连接到单元101的输出。在一个实施例中，切换单元101可包含两对电容器，其中每一对电容器可耦合到输入信号、参考信号或共模电压中的任一者。然而，可提供更多电容器对。单元101可操作以取决于由切换控制单元110提供的控制信号而从所述组电容器对中选择相应对以连接到输入信号、连接到参考信号或连接到共模电压。切换单元101提供单一差动输出信号，所述差动输出信号可经由另一切换网络(例如，开关105和109)而馈送到差动放大器140，如关于图3A和图3B更详细地解释。存在提供单元101中电容器的耦合的多种方式。因此，切换控制单元150产生所需量的控制信号以控制单元101中的开关。例如，如果单元101包括10个开关，则控制单元110可产生10个相异的信号。然而，如果某些开关以互补方式受到控制(意味着当一个开关接通时，另一个开关总是断开，且反之亦然)，则控制单元110可产生较少控制信号，且切换单元101可包括相应反相器以根据共同控制信号产生必要的控制信号。
图3A展示在使用二阶段缩放和增益误差消除算法的∑-Δ调制器中使用的差动电压前端的第一更详细实施例。再次，前端级100是打算作为图1A中的环路滤波器10的前端的积分器级。此积分器级的结构是典型的，这是因为此积分器级的结构是由切换式输入电容器级101、随后为差动运算放大器140与反馈电容器130a和130b(其存储且积分在输入电容器上所取样的电荷)组成的传统差动结构。开关107a、107b、108a和108b当在重设模式中时重设存储于反馈电容器上的电荷，而开关106a和106b当在操作中时在开关107与108之间维持固定共模电压VCM(在块外产生)，以避免泄漏电流通过开关107与108。所述开关所需的所有计时信号和控制信号均是由切换控制块110提供。
每一取样是由两个阶段P1和P2组成(P1是取样阶段，且P2是转移阶段)，所述两个阶段P1和P2被非重叠延迟分离以排除电荷注入问题。在阶段P1上，接通开关105a、105b和105c，迫使在块101的输出处为共模电压。在此阶段期间，断开开关109a和109b。接着，在非重叠延迟之后，在切换输入块101内所存在的输入电容器104a、104b上取样输入电压。在另一非重叠延迟之后，在阶段P2上，断开开关105a、105b和105c，且可在阶段P2上取样另一输入电压。接着，接通开关109a和109b，且通过差动放大器140而将经取样电荷转移到电容器130a和130b且实现所要的积分功能。
根据各种实施例，将∑-ΔADC差动输入信号VIN＝VINP-VINM、差动DAC输出(VDAC＝VDACP-VDACM)和共模信号VCM馈送到包含N个(N为整数)输入级102的输入切换式电容单元101，这些级中的每一者是由切换输入级103、随后为差动地连接在一起的一组等值电容器104a和104b组成。这些级103中的每一者是由切换控制块110独立地控制。在每一取样时，这些输入级指派模拟电压(VIN、VDAC或VCM)中的一者以在电容器104a和104b上被取样并转移到电容器130a和130b。此指派的选择是在切换控制块110中界定且遵循轮换算法，所述轮换算法在每一取样时可改变此指派的选择。
为在此输入级中实现S/R的缩放因子，在每一取样时，在于104a、104b对应的电容器上取样期间，指派数目S个输入级以取样ADC输入，以及指派R个输入级以取样DAC输出，将其余N-(R+S)个级连接到共模电压VCM，使得所述级在转移阶段期间不贡献任何额外电荷。所有电容器104a和104b为并联的，如果所有电容器具有相同的单位电容C，则所取样的总电荷等于C*S*VIN-C*R*VDAC＝R*C*(S/R*VIN-VDAC)，此展示在输入级100的此实施例中在输入取样电荷和DAC取样电荷之间实现S/R缩放因子。为更简洁起见，N-(R+S)个未使用的电容器(转移零电荷)在整个转换期间将仅被指派给VCM。仅如果需要另一缩放因子时才使用所述N-(R+S)个未使用的电容器且所述电容器将不是轮换算法的一部分。
由于电容104具有因模拟过程所引起的失配误差，所以用于DAC信号电荷转移或输入信号电荷转移的R+S个电容器的每一电容值可写为Ci＝C+ei，其中ei是第i个电容器的失配误差。此处，所有R+S个电容器上的误差ei的总和等于0(如果并非如此，则总可通过改变C值而返回到此情形)。总和C*S*VIN-C*R*VDAC将被修改为C*S*VIN-C*R*VDAC+(e1+...+eS)*VIN-(eS+1+...+eS+R)*VDAC。最后两项表示因电容器失配而转移的电荷误差。应注意，此电荷取决于三个项目：输入信号、DAC输出信号，和用以取样输入信号或DAC信号的R+S个电容器104的再分割(或指派)的选择。由于在每一取样期间将输入视为稳定的(或处于比取样频率低得多的频率)，所以仅有两个变量尚待平均化以便实现可从转换期间所转移的电荷总和中消除的电荷误差。
参考图2和3A、3B，在每一取样时，由切换控制块110控制的轮换算法确保S个切换级被指派给ADC输入、R个级被指派给DAC输出且N-(R+S)个级被指派给共同模式，且此指派可改变，使得在足够量的样本范围内平均而言，每一级的有效用于取样电荷的电容器104a和b(舍弃可能始终连接到共模电压的电容器，其电荷转移贡献为零)已被指派用于取样信号比被指派用于取样DAC电压多S/R倍。如果DAC电压在轮换算法期间被视为稳定的，则使用所有误差项的总和等于0的性质，在轮换循环结束时电荷转移中误差项的所有排列的总和将等于零。
例如，在简单轮换和S/R缩放因子下，在1号取样时，e1*VIN...eS*VIN与输入信号的误差项相关，且eS+1*VDAC...eS+R*VDAC与DAC信号的误差项相关，误差项可被写为先前所述的(e1+...+eS)*VIN-(eS+1+...+eS+R)*VDAC。在第二个取样时，每一电容器的指派被移位一个计数，使得误差项可写为：(e2+...+eS+1)*VIN-(eS+2+...+eS+R+e1)*VDAC。在第R+S个取样时，误差项可写为：(eR+S+e1...+eS-1)*VIN-(eS+...+eS+R-1)*VDAC。在此情形中(VIN和VDAC被假定为常数)，在R+S个样本之后电荷误差项的总和为S*(e1+...+eS+R)*VIN-R*(e1+...+eS+R)*VDAC，其等于零，这是因为误差ei的总和等于零。此证实，当在输入处需要DAC信号与输入信号之间的缩放因子S/R时，当DAC稳定时，电容器104的指派中的简单循环移位可在仅R+S个样本之后消除由电容器失配诱发的增益误差。
此轮换算法可经增强为取决于DAC输入电平，以便克服当DAC输入不稳定(这是一般情形)时可能存在的非线性问题，使得对于对应于DAC输出电压VDACk的每一相异输入电平k(或位流状态)，将应用遵循与本文上述相同的规则的单独的循环轮换算法，这是因为在此单独的算法内，DAC电压现在可视为恒定。在此情形中，仅如果与每一VDACk相关的所有误差项被单独地消除时，才可消除总误差项。
在任何情形中，当转换包括足够大数目的样本时(当OSR＞＞(S+R)*nlev时，其中nlev为DAC中的可能的电平数，OSR为过取样比率或每一转换的样本总数)，可忽略关于所转移的总电荷的误差项，使得总增益误差按需要达到低ppm误差水平。
图3B表示相同的输入级100，其中DAC功能直接由N个切换输入级103执行。这些级连接到差动电压参考源(在输入级100外产生)。所述切换输入级103在此简单地由连接到差动电压参考的DAC以及可在DAC的输出、ADC差动模拟输入信号与共模电压之间切换的模拟多路复用器组成。积分器的其余部分类似于图2，且此块以与图2相同的方式执行二阶段缩放和增益误差消除轮换算法。
图4表示可用在图3A和3B两者中以便实现对输入取样电容器104的电压指派的切换输入级103的可能的实施例。根据第7102558号美国专利“用于切换式电容器∑-Δ模/数转换器的五电平反馈数/模转换器(Five-level feed-back digital-to-analogconverter for aswitched capacitor ∑-Δanalog-to-digital converter)”的教示，还可将此电路用作具有多达五个输出电平的DAC。此电路是简单差动模拟多路复用器，且其通常可将选自VCM、VINP、VINM、VREFP、VREFM的任一对输入信号指派给输出OUTM和OUTP，同时有可能使输出OUTP和OUTM短接在一起。所有开关命令是由切换控制块110与用于取样信号并将信号转移到积分器输出所需的两个阶段同步地产生。
在图4中，OUTP信号可分别经由开关210a、220a、230a、240a、250a而连接到电压VCM、VINP、VINM、VREFP、VREFM。当这些开关中的任一者接通时，所有其它者断开以避免模拟输入之间的短路。同时，OUTM信号可分别经由开关210b、230b、220b、250b、240b而连接到电压VCM、VINP、VINM、VREFP、VREFM。类似地，当这些开关中的任一者接通时，所有其它者断开以避免不同的模拟输入之间的短路。开关260可使两个输出OUTM和OUTP短接在一起。在此情形中，开关210可取决于OUTM和OUTP信号是否需要连接到VCM电压而断开或接通。
在其余状态中，开关210和260接通，而所有其它开关断开，使得在电容器104a和104b上未存储任何差动电荷。在转换期间，在两个阶段(P1：取样，P2：转移)中的每一者期间，通过接通开关210a、220a、230a、240a、250a中的一者和开关210b、230b、220b、250b、240b中的一者且使所有其它开关断开，或通过接通260且使所有其它开关断开，而在电容器104a和104b上选择并取样差动电压。在所述两个阶段之间，在非重叠延迟期间，所有开关断开。
在图3A的情形下，其中DAC连接到切换输入级103，图5a、5c、5g表示复位状态(用于未参与电荷转移的电容器)和可能的电荷转移以及所有相关联的取样和转移来自 输入信号、DAC输出或共模电压的电荷所需要的数字开关命令。
图5a用于复位存储于电容器104上的电荷，同时开关105接通且开关109断开。在此情形中，VCM电压被施加于电容器104的两端，此确保这些电容器的适当放电。选择此配置将起到停用对应切换输入级的作用。调制器将如同此级不存在一样地起作用，这是因为所述级不转移任何电荷。
图5c描述C*VIN＝C*(VINP-VINM)的电荷转移。当切换控制单元指派一组电容器104以取样和转移来自∑-ΔADC的差动输入的电荷时应用此转移。在阶段P1中，开关220接通，而切换单元103中的所有其它开关断开，此在电容器104上取样电荷C*VIN＝C*(VINP-VINM)。在阶段P2中，OUTM和OUTP经由接通的开关260而短接在一起。块103中的所有其它开关(包括开关210)断开，此保证不会经由电荷转移而转移输入共同模式。
图5g描述-C*VREF＝-C*(VREFP-VREFM)的电荷转移。当切换控制单元指派一组电容器104以取样和转移来自∑-ΔADC的差动输入的电荷时应用此转移。在阶段P1中，开关250接通，而切换单元103中的所有其它开关断开，此在电容器104上取样电荷-C*VREF＝-C*(VREFP-VREFM)。在阶段P2中，OUTM和OUTP经由接通的开关260而短接在一起。块103中的所有其它开关(包括开关210)断开，此保证不会经由电荷转移而转移输入共同模式。归因于图1中所示的反馈环路的负号(其中环路滤波器10负地获得DAC输出)，电荷的转移为-C*VREF。
本文上述的转移(对应于图5a、5c和5g)足以涵盖当DAC输出电压是在切换单元103外产生(图2即为如此)时轮换算法的所有情形。然而，作为图5c和图5g的转移的替代，可设想两倍电荷的转移，此导致在转移期间信噪比通过因子sqrt(2)改进。这些电荷转移用图5d和5h予以描述。如果使用这两个转移来代替图5c和5g中所述的转移，则输入信号与DAC之间仍遵守缩放因子，但是在积分器中实现为2的增益。可通过使反馈电容器130的尺寸加倍而将此增益设定回1。
在图5d和5h两者中，第一阶段与图5c和5g相同，使得在所述第一阶段结束时，在电容器104上取样电荷C*VIN或-C*VREF。在第二阶段中，差异在于：作为经由开关260短接电容器104的替代，电容器104连接到与第一阶段中相反的电压(对于图5d为-VIN，且对于图5h为+VREF)。经由此连接，在第二阶段上所转移的电荷(其为两个阶段之间加载于电容器104上的电荷差)比电容器短接在一起时多两倍。此原理类似于导致第7102558号美国专利“用于切换式电容器∑-Δ模/数转换器的五电平反馈数/模转换器(Five-level feed-backdigital-to-analog converter for a switched capacitor ∑-Δ analog-to-digitalconverter)”的原理，所述专利以引用的方式并入本文中，其中在每一取样的两个阶段内产生五个电平。
由于可经由图5c、5d、5g和5h在每一电容器104上实现单倍电荷转移或双倍电荷转移，所以可使用此性质以通过在输入信号电荷转移或DAC电荷转移中设定双倍转移，同时分别在DAC电荷转移或输入信号电荷转移上设定单倍电荷转移而容易地实现1/2或2的增益缩放因子。另一用途可简单地为通过在每一电荷转移上设定双倍转移(通过仅使用图5d和5h)而改进信噪比。在双倍转移期间，DAC和输入信号源需能够供应足够电流以克服跨越电容器104的规则单倍转移电压差的两倍，使得跨越每一电容器104的电压仍遵守低于每一阶段时序(通常为取样周期的一半)的安定时间。
如图3B中所示，可将简单差动电压源连接到每一级103的参考输入，且在此情形中，每一级包含由切换控制块110控制的DAC，切换控制块110接收位流且因此接收DAC输入。在此情形中，DAC在其分辨率上可被限制于较小数目的输出电平，通常为二(一位DAC)。此限制源自每一切换级103需要包含DAC的事实，且因此即使在相对较小数目N个级103的情形中，实际上仅实施简单的DAC。
图4可用于在到ADC输入电压或共模电压的必要指派的同时实现一位DAC，以执行二阶段缩放和增益误差消除算法。图5e和5g展示执行C*VREF或-C*VREF的电荷转移所需要的开关命令信号，所述开关命令信号对应于将在电容器104上取样+VREF或-VREF的1位DAC的两个可能的输出电平。图5e与5g两者之间的唯一差异在于：在第一阶段期间接通的开关是开关240或开关250，所述开关分别将VREF电压或-VREF电压连接到电容器104。
根据第7102558号美国专利“用于切换式电容器∑-Δ模/数转换器的五电平反馈数/模转换器(Five-level feed-back digital-to-analog converter for a switchedcapacitor ∑-Δanalog-to-digital converter)”的教示，图4还可用于在到ADC输入电压或共模电压的必要指派的同时实现五电平DAC，以执行二阶段缩放和增益误差消除算法。图5b、5e、5f、5g和5h展示执行C*0、C*VREF、C*2VREF、C*(-VREF)和C*(-2VREF)的电荷转移所需要的开关命令信号，所述开关命令信号对应于将在电容器104上取样0、+VREF、-VREF、+2VREF或-2VREF的五电平DAC的两个可能的输出电平。这些开关命令信号类似于上文所提及且作为引用参考包括于本文中的美国专利中所示的开关命令信号。在此情形中，为具有适当的缩放因子S/R，应使用图5d以执行ADC输入信号到电容器104的指派，使得将实现双倍电荷转移且使得在输入信号电荷转移与DAC信号电荷转移之间不会实现额外的增益因子(所述五电平DAC还能够经由图5g和5h导致双倍电荷转移)。
图6展示在给定样本号期间每一电容器对104的指派的简单表示。图6a大体上展示在给定样本号处N个输入级的循环表示的一实例。在图6a中，级103的数目N等于5，可提供如图3B中所示的五对(A、B、C、D和E)电容器104。可将每一对电容器指派给ADC输入信号，或参考信号(此处DAC功能在每一输入级103内执行)，或指派给共模信号(使得所述对电容器不对电荷转移作出贡献)。表示用于ADC输入信号电荷转移的开关命令的图可为图5c和5d。表示用于参考或DAC电荷转移的开关命令的图可为图5b、5e、5f、5g和5h。表示用于共模指派的开关命令的图为5a。此三种情形中的每一者如图6中所示以循环图用不同填充图案来表示。例如，在图6b中，N＝5且输入级被称为A、B、C、D和E。A、B、C用于参考或DAC，D用于信号，且E未使用。增益缩放因子为1/3(输入信号级的数目/参考信号级的数目)。在图6c的配置中，C用于参考或DAC，A、B用于信号，D和E未使用。增益缩放因子为2(在此配置中，输入级正放大信号)。在图6b中的第一实例上，电容器对A、B和C被指派给电压参考输入，而电容器对D被指派给ADC输入，且电容器对E未使用且保持于图5a中所述的复位状态。于是ADC输入与参考输入之间的增益缩放因子(不计入因单倍或双倍电荷转移所引起的潜在增益1/2或2)为1/3。在图6c中的最后一个实例上，电容器对A、B被指派给ADC输入，而电容器对C被指派给电压参考输入，且电容器对D和E未使用且保持于图5a中所述的复位状态。于是ADC输入与参考输入之间的增益缩放因子(不计入因单倍或双倍电荷转移所引起的潜在增益1/2或2)为2。
缩放因子S/R可低于1以便确保高阶调制器的稳定性，但是其还可大于1以便在系统中产生额外增益并且能够解析∑-ΔADC输入处的较小信号。可在每一转换内不同地设定指派选择(和因此的S/R比率)，使得在相同数目的电容器对的情况下多个增益是可能的。这是通过某些电容器对可被停用且因此不对电荷转移作出贡献且将不修改S/R比率的事实而成为可能。在图6的实例中的每一者中，保持于复位状态中的电容器不修改缩放因子，但是如果要实现另一增益，则所述电容器可用于另一配置中。
图7展示使用五个电容器对和缩放因子2/3的DAC独立轮换算法的简单表示。此处，在任一取样时，将两个电容器对指派给ADC输入电荷转移，且将三个电容器对指派给参考电荷转移。在复位状态(0号取样)中，所有电容器连结到VCM(使用图5a命令)。在第一取样时，电容器对A和B被指派给ADC输入，且电容器C、D和E被指派给参考电荷转移。
在此简单轮换算法中，在每一取样时指派将移位一个单位，使得在如图7中所示的第二取样时，电容器B和C将被指派给ADC输入，且电容器D、E和A将被指派给参 考输入。在五个取样之后，电容器E和A被指派给ADC输入，且电容器B、C和D被指派给参考输入。在这些R+S＝5个样本之后，每一电容器对被指派给ADC输入恰好S＝2次，且被指派给参考输入R＝3次，从而确保即使所述电容器展示失配误差，也可在每一电容器对上良好地遵守S/R＝2/3比率。如果在此组R+S个取样期间将VIN和VREF视为恒定，则在积分器的输出处完全消除增益误差。在R+S个取样之后，轮换算法取得与在第一取样上相同的状态，并在具有OSR个取样(通常OSR＞＞R+S)的整个转换期间继续其移位。
作为第一缺点，如果轮换算法在并非为R+S的倍数的取样数之后停止，则将不会消除较小增益误差余数。此算法的另一缺点在于，在转换期间可很少能将DAC输出视为恒定。为克服此第二个缺点，可如同图8和9实施DAC输入相依算法。
图8a和b展示与图7中相同的配置(N＝R+S＝5)和增益缩放因子(S/R＝2/3)，但借助DAC输入(或位流)相依算法。存在与DAC电平一样多的轮换循环。DAC输入选择对应于其输入的轮换循环。对于每一取样，配置取得对应的新DAC输入的循环中的下一状态。在此实例中，DAC是简单的1位DAC，因此存在两个可能的输出电平。然而，如图9中所示，此算法可在对分辨率没有任何约束的情况下容易地延伸到多电平DAC。图8a和b展示给定位流：100010和在此给定位流的每一取样时的相关联指派的实例。DAC输入相依算法的原理如下：对于每一特定DAC状态，系统将使用如图7中所述的简单轮换算法。将存在与可能的DAC输出电平一样多的循环。
在图8a和b中，DAC可取得两个可能的输入电平：0或1。一旦确定此状态，切换控制单元110将选择对应于当前DAC状态的循环且如简单的轮换算法使电容器104的指派移位一个单位。由于仅有两个可能的DAC输入状态，所以将从两个循环中进行选择。对于第一取样，DAC输入状态为“1”，电容器A和B被指派给ADC输入电荷转移，且电容器C、D和E被指派给参考输入电荷转移。此状态(称为“1”状态)被保存到存储器中，使得DAC下次取得“1”输入状态时，算法将基于此保存状态而继续其轮换且切换到下一状态。对于第二取样，DAC输入状态为0，所以切换控制单元双态触发到“0”状态循环，所述“0”状态循环还以与“0”状态循环相同的指派开始。所以在第二取样中，电容器A和B被指派给ADC输入电荷转移，且电容器C、D和E被指派给参考输入电荷转移。
图8a表示“1”状态简单轮换算法取样，且图8b表示“0”状态简单轮换算法取样。所述图中的每一者展示简单轮换算法，其彼此独立且仅取决于DAC输入状态和在此给定DAC输入状态下的样本号。
如图8a中所示，“1”状态算法仅在切换控制块110检测到“1”状态时才改变状态，且在此实例中发生于第五取样时。在第二、第三和第四取样期间，由量化器20产生“0”，所以此“1”状态算法被冻结且使用“0”状态算法。
如图8b中所示，在给定位流为100010的情况下，对于DAC输入，第二、第三和第四取样全部为“0”状态。在此情形中，选择“0”状态轮换算法且在每一取样时使指派移位一个单位，使得在第四取样时，所保存的状态为：C和D被指派给ADC输入，且A、B和E被指派给参考输入。此保存的状态仅对应于等于0的DAC输入。DAC下次取得“0”输入时，指派将切换到此所保存状态之后的下一个状态且遵循所述简单轮换算法。此展示于第六取样时，其中DAC输入状态为“0”且于是指派为：D和E用于ADC输入，且A、B和C用于参考输入。
一旦“0”状态和“1”状态已完全完成它们的独立轮换算法，则在积分器中消除增益误差，这是因为在这些算法期间，DAC输入是稳定的(这是消除此增益误差所要满足的准则)。如果DAC具有两个以上电平，则所述算法可容易地扩展，每一输入状态可具有其自身的轮换算法循环，且具有其自身的存储器以在切换到另一循环之前保存最后的状态。
如果DAC的每一输入状态所取得的样本号并非R+S的倍数，则增益误差将是每一独立轮换算法循环因未完全执行而产生的余数的函数。如果nlev*(R+S)＜＜OSR(其中nlev是DAC的可能输入状态的数目)，则此余数通常较小。
图9描述具有任一分辨率的DAC相依轮换算法的一般情形，且设想出任一轮换算法。此图表示某一样本k处的任一DAC输入状态X与样本k+1处的下一DAC输入状态之间的转变。此下一样本状态可为X(DAC输入未改变)或Y，Y与X不同。在图的顶部描绘转换器的当前状态和存储轮换算法的先前状态的相关联存储器。此处，当前状态如下：DAC输入等于X，且轮换算法在“X”状态循环的位置n处。在存储器中，对于“X”状态循环，存储了位置n，这是因为对于样本k，所述转换器当前在此位置中。此处还展示“Y”状态存储器的先前状态是位置m。
当发生从样本k到样本k+1的转变时，DAC输入取得由量化器20提供的新值。此值为相同的(X)或为不同的(Y)。在图9的底部描绘所述两种可能性。切换控制块110基于此值而选择“X”状态算法或“Y”状态算法。
当在样本k+1处DAC输入为相同时，DAC相依轮换算法保持在“X”状态循环中。于是在此循环中所达到的位置为n+1。应注意，由于此算法是一循环，所以所述位置以某一模数(通常为模数R+S)而相同。与“X”状态相关联的存储器还移位到位置n+1。由 于在样本开始时未选择“Y”(Y与X不同)状态轮换循环，所以与任何其它位置Y相关联的存储器不改变。
当在样本k+1处DAC输入为不同(DAC输入等于Y，Y与X不同)时，DAC相依轮换算法选择“Y”状态算法。由于在此循环时的最近位置是位置m，所以在样本k+1处的位置现在为m+1。应注意，可能已在样本k+1之前的许多样本处达到用于“Y”状态算法的位置m。用于“Y”状态算法的存储器现在被更新到位置m+1，且因为算法在“Y”状态循环中，所以用于“X”状态或任何其它状态的存储器不改变。
在转换结束时，如果DAC相依状态循环的大部分或全部已部分地或全部地执行其轮换，且如果每一算法的每一余数诱发与整个转换期间所转移的总电荷相比可忽略的电荷误差，则因电容器104失配所引起的增益误差得以大大减少或消除。在简单移位循环算法的情形中，当nlev*(S+R)＜＜OSR时一般便是如此。
根据进一步的实施例，有可能将上文所描述的切换算法与斩波器电压参考组合，且同时提供固有地线性的DAC和由参考电路诱发的偏移和1/f噪声的移除。不需要修改斩波器电压参考电路。典型的斩波器稳定带隙电压参考更完全地描述于罗(Roh)等人的题为用以消除偏移变化的斩波器稳定的带隙参考电路“(Chopper Stabilized BandgapReferenceCircuit to Cancel Offset Variation)”的第6,462,612号美国专利中，且所述美国专利以引用的方式并入本文中以用于所有目的。
斩波器电压参考可优选通过样本时钟来计时。图10展示斩波器电压参考1000的一实例。所述电压参考接收(例如)界定取样阶段P1和转移阶段P2的样本周期时钟。如图10中所展示，斩波器电压参考的特性为：输出参考电压随着斩波器时钟而改变，使得输出参考电压在Vref+Voffset与Vref-Voffset之间双态触发。然而，其它双态触发方案可适用，只要知道斩波器时钟的哪个参数控制正偏移电压或负偏移电压即可。换句话说，用作参数的是斩波器输出的状态。正偏移与负偏移的关系因此为已知的。在图10中所展示的实例中，此状态与样本周期时钟相关。根据其它实施例，此额外变量用于进一步界定使用算法的哪个状态以用于切换电容器。换句话说，根据一实施例，使用位流的值或DAC输出值以及斩波器电压参考的状态来界定调制器的特定状态，其中对于每一状态应用相同算法。因此，在本实例中，可获得四个不同状态α、β、γ和δ，如下表中所展示。
表1
在每一状态α、β、γ和δ内，对于参考和输入电容器应用相同算法或切换序列。然而，每一状态α、β、γ和δ记住所述状态的当前序列位置，且在以与图8a和8b中所展示的方式类似的方式被选择时，继续所述状态的切换序列。然而，切换序列现在不仅取决于DAC的状态，而且取决于斩波器电压参考的状态。图11展示具有两个不同位流的应用，其中通过将两个电容器指派给输入电压且将三个电容器指派给参考电压(与图8a和8b中所展示的DAC输入相依算法类似)而实现2/3的增益。在实例1中，位流与斩波器同步。因此，仅使用两个状态。如可看到，无论何时β状态被选择，β状态均从其先前状态继续轮换所述电容器。此情形同样适用于γ算法。第二实例展示与斩波器参考电压不同步的位流。因此，所有四个状态现在处于操作中。
因此，可使用接收来自两个寄存器或旗标1010、1020的状态信号的状态机1030。状态机1030包含用于每一算法的寄存器或计数器，以在序列先前已被选择时能够在序列停止处继续所述序列。
因此，轮换需要针对每个组合状态完全地循环，所述组合状态由与斩波器电压参考的偏移状态组合的DAC输出界定。因此，在展示四个不同算法列的实例中，DAC输出和斩波器状态界定单独的算法列。表2展示用于5电容器输入级的四列。
表2
上文所揭示的实施例可同时消除增益误差并使用低噪声斩波器电压参考。这些实施例因此可与如揭示于以下美国专利申请案中的偏移消除算法和5电平多位DAC相容：在2010年4月29日作为US 2010/0103014A1公开的美国专利申请案12/581,982“用于切换式电容器∑-Δ模/数转换器的使用斩波器电压参考的五电平反馈数/模转换器 (Multi-LevelFeed-Back Digital-to-Analog Converter Using a Chopper Voltage reference ForaSwitched Capacitor∑-ΔAnalog-to-Digital Converter)”，所述专利申请案特此以引用的方式并入本文中，且因此可在单一∑-Δ调制器芯片中组合多个算法。斩波器实施方案仅需要小的裸片尺寸开销。
所揭示的实施例可容易地经调适以用于5电平多位DAC，对于5电平多位DAC，另外可减少所需的存储器(列)的数目。如图5f和5h中所展示，在5电平多位DAC中，在所有偶数状态下的参考电压偏移被消除。因此，不需要用于这些DAC偶数状态的存储器(列)，这是因为不需要追踪斩波器参考电压状态(因为斩波器参考电压状态不具有影响)。换句话说，仅需要对于DAC输入+1和-1应用在不同斩波器参考电压状态之间还可区别的相异序列，而对于为+2、-2和0的DAC输出，不需要考虑斩波器参考电压。因此，用于5电平多位DAC的列(在上文的2电平实例中，为α、β、γ和δ)的数目通常将为10。然而，如上文所解释，可将此数目减小到7，其中分别地，单列用于DAC输出值0、-2、+2且两列用于DAC输出值-1和+1。
然而，所展示的实施例可适用于具有输入切换式电容可编程放大器(PGA)的任何类型的∑-Δ模/数转换器。
虽然参考本发明的示范性实施例描绘、描述且界定本发明的实施例，但是这些参考并不暗示对本发明的限制，且将推断不出此类限制。如相关技术中且受益于本发明的一般技术人员将想到的，所揭示的标的物在形式和功能上可具有相当多的修改、变更和等效物。本发明的所描绘和所描述的实施例仅为实例，且并未穷举本发明的范围。

Claims (24)

1.一种Σ-Δ调制器，其包含：
斩波器电压参考电路，其用于提供具有时钟相依偏移电压的参考信号，
多个电容器对；
多个开关，其用以将来自所述多个电容器对的任一对电容器选择性地耦合到输入信号或所述参考信号，其中所述多个开关中的一些开关结合耦合到所述参考信号的至少一个电容器对来执行单一位或多位数/模转换器的接收所述Σ-Δ调制器的反馈输入值的功能；以及
控制构件，其可操作以控制所述开关以在充电阶段和转移阶段中执行取样和电荷转移，其中任一对电容器可经选择以被指派给所述输入信号或所述参考信号，其中通过将所述输入信号的取样与至少一个电容器对相结合与并行地将所述参考信号的取样与至少另一电容器对相结合来执行取样，
其中在多次电荷转移之后，通过循环地轮换所述电容器对而执行增益误差消除，使得在一轮换循环之后，每一电容器对已被指派给所述输入信号达第一预定次数且还已被指派给所述参考信号达第二预定次数，且
其中所述数/模转换器的输入值和所述斩波器电压参考电路的偏移状态界定多个切换序列，其中每一切换序列独立地轮换所述电容器对，且其中取决于所述数/模转换器的输入值和所述斩波器电压参考的所述偏移状态而选择至少一个切换序列。
2.根据权利要求1所述的Σ-Δ调制器，其中一切换序列取决于所述数/模转换器的当前输入值和所述斩波器电压参考的当前偏移状态而选自所有可能的切换序列。
3.根据权利要求1所述的Σ-Δ调制器，其中数/模转换器输出值的第一子集包括与所述斩波器电压参考的偏移状态无关的输出值，且数/模转换器输出值的剩余子集包括与所述斩波器电压参考的偏移状态有关的输出值。
4.根据权利要求3所述的Σ-Δ调制器，其中在五电平数/模转换器中，所述第一子集包括偶数输出值且所述剩余子集包括奇数输出值。
5.根据权利要求1所述的Σ-Δ调制器，其进一步包含用以将共模电压选择性地耦合到经选择的一对电容器的开关，其中所述多位数/模转换器的功能由所述多个开关中的开关和所述电容器对的至少一对来执行。
6.根据权利要求5所述的Σ-Δ调制器，其包含多个输入级，每一级包含电容器对和相关联的开关且接收所述输入信号、所述参考信号和所述共模电压。
7.根据权利要求1所述的Σ-Δ调制器，其中所述参考信号是由包含带隙斩波器电压参考的数/模转换器提供。
8.根据权利要求6所述的Σ-Δ调制器，其中所述参考信号是由斩波器电压参考电路提供，且所述输入级中的每一者包含由所述控制构件控制的数/模转换器。
9.根据权利要求6所述的Σ-Δ调制器，其中对于电荷转移，在充电阶段期间，输入信号或参考信号耦合于一对电容器的一侧上，且所述共模电压耦合于所述对电容器的另一侧上，且在转移阶段期间，所述对电容器的所述一侧彼此连接或与反相的输入或参考信号耦合。
10.根据权利要求5所述的Σ-Δ调制器，其中对于零电荷，在充电阶段期间，所述对电容器的一侧彼此连接，且所述共模电压耦合于所述对电容器的另一侧上，且在转移阶段期间，所述对电容器的所述一侧再次彼此连接。
11.根据权利要求1所述的Σ-Δ调制器，其包含两对以上电容器，其中通过指派给所述输入信号的电容器对的数目与指派给所述参考信号的电容器对的数目的比率而实现所述Σ-Δ调制器的增益。
12.根据权利要求9所述的Σ-Δ调制器，其包含经由可控制的切换网络而与所述输入级的输出耦合的差动运算放大器。
13.根据权利要求12所述的Σ-Δ调制器，其进一步包含第一和第二反馈电容器，所述第一和第二反馈电容器可被选择性地切换到所述差动放大器的负反馈环路或正反馈环路中。
14.一种在使用多个电容器对的Σ-Δ调制器中执行电荷转移的方法，所述方法包含：
通过斩波器电压参考电路产生具有时钟相依偏移电压的参考信号；
提供待指派给输入信号和所述参考信号的至少两个电容器对；
经由多个开关将用至少一个电容器对对所述输入信号的取样与并行地用至少另一电容器对对所述参考信号的取样进行组合而执行取样，其中在充电阶段和转移阶段中执行取样，其中由所述开关中的一些开关结合至少一个电容器对对所述参考信号的所述取样执行单一位或多位数/模转换器的接收所述Σ-Δ调制器的反馈输入值的功能；
对于随后的取样，轮换所述电容器对，使得在多个取样之后执行增益误差消除，其中在一轮换循环之后，每一电容器对已被指派给所述输入信号达第一预定次数且还已被指派给所述参考信号达第二预定次数，其中所述数/模转换器的输入值和所述斩波器电压参考的偏移状态界定多个切换序列，其中每一切换序列独立地轮换所述电容器对，且其中取决于所述数/模转换器的输入值和所述斩波器电压参考的所述偏移状态而选择至少一个切换序列。
15.根据权利要求14所述的方法，其中取决于所述数/模转换器的输入值和所述斩波器电压参考的偏移状态而从所有可能的切换序列中选择一切换序列。
16.根据权利要求14所述的方法，其中数/模转换器输出值的第一子集包括与所述斩波器电压参考的偏移状态无关的输出值，且所述数/模转换器输出值的剩余子集包括与所述斩波器电压参考的偏移状态有关的输出值。
17.根据权利要求16所述的方法，其中在五电平数/模转换器中，所述第一子集包括偶数输出值且所述剩余子集包括奇数输出值。
18.根据权利要求14所述的方法，其中：
在第一取样期间，使用第一电容器对在充电阶段和转移阶段中对所述输入信号进行取样，且使用第二电容器对在充电阶段和转移阶段中与所述输入信号并行地对所述参考信号进行取样；
在随后的取样期间，使用所述第二电容器对在充电阶段和转移阶段中对所述输入信号进行取样，且使用所述第一电容器对在充电阶段和转移阶段中与所述输入信号并行地对所述参考信号进行取样。
19.根据权利要求14所述的方法，其进一步包含将每一对电容器与以下各者中的一者耦合：正输入信号线、负输入信号线、正参考信号线、负参考信号线和共模电压。
20.根据权利要求19所述的方法，其中对于电荷转移，在充电阶段期间，将所述输入信号或参考信号连接于一对电容器的一侧上，且所述共模电压耦合于所述对电容器的另一侧上，
且在转移阶段期间，将所述对电容器的所述一侧彼此连接或将所述一侧与反相的输入或参考信号耦合。
21.根据权利要求19所述的方法，其中对于零电荷转移，在充电阶段期间，将一对电容器的一侧彼此连接，且将所述共模电压连接于所述对电容器的另一侧上，
且在转移阶段期间，将所述对电容器的所述一侧再次彼此连接。
22.根据权利要求16所述的方法，其中所述多个电容器对包括两个以上电容器对，所述方法包含以下步骤：
在第一取样期间，从所述两个以上电容器对中选择电容器对的第一子集以用于在充电阶段和转移阶段中对输入信号进行取样，且从所述多个电容器对的剩余电容器对中选择第二子集以用于在充电阶段和转移阶段中与所述输入信号并行地对参考信号进行取样；
对于随后的取样，重复所述步骤，其中选择电容器对的与先前选择的第一和第二子集不同的另一第一和第二子集。
23.根据权利要求22所述的方法，其中所述第一子集包含多个电容器对，且所述第二子集包含来自所述两个以上电容器对的所述剩余电容器对。
24.根据权利要求22所述的方法，其中通过指派给所述输入信号的电容器对的数目与指派给所述参考信号的电容器对的数目的比率而实现所述Σ-Δ调制器的增益。
CN201180033725.5A 2010-07-08 2011-01-11 使用斩波器电压参考的用于切换式电容器σ-δ调制器的二阶段增益校准和缩放方案 Active CN103069719B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/832,599 US8223053B2 (en) 2009-07-16 2010-07-08 2-phase gain calibration and scaling scheme for switched capacitor sigma-delta modulator
US12/832,599 2010-07-08
PCT/US2011/020789 WO2012005777A1 (en) 2010-07-08 2011-01-11 2-phase gain calibration and scaling scheme for switched capacitor sigma-delta modulator using a chopper voltage reference

Publications (2)

Publication Number Publication Date
CN103069719A CN103069719A (zh) 2013-04-24
CN103069719B true CN103069719B (zh) 2016-10-05

Family

ID=44561291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180033725.5A Active CN103069719B (zh) 2010-07-08 2011-01-11 使用斩波器电压参考的用于切换式电容器σ-δ调制器的二阶段增益校准和缩放方案

Country Status (6)

Country Link
US (1) US8339299B2 (zh)
EP (1) EP2591555B1 (zh)
KR (1) KR101749958B1 (zh)
CN (1) CN103069719B (zh)
TW (1) TWI543544B (zh)
WO (1) WO2012005777A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8570205B2 (en) * 2012-02-01 2013-10-29 Texas Instruments Incorporated Analog to digital converter with leakage current correction circuit
US8643527B2 (en) * 2012-02-17 2014-02-04 Analog Devices, Inc. Switched-capacitor MDAC with common-mode hop regulation
US8766669B1 (en) 2012-09-10 2014-07-01 Google Inc. Sampling network
US9490944B2 (en) * 2012-10-12 2016-11-08 Innoventure L.P. Phase sector based RF signal acquisition
US9154155B2 (en) 2013-02-27 2015-10-06 Microchip Technology Incorporated 2-phase switched capacitor flash ADC
CN104038227B (zh) * 2013-03-07 2018-05-15 无锡士康通讯技术有限公司 模数转换装置和模数转换方法
US10177781B2 (en) * 2013-06-24 2019-01-08 Silicon Laboratories Inc. Circuit including a switched capacitor bridge and method
US9197242B2 (en) * 2013-12-05 2015-11-24 Murata Manufacturing Co., Ltd. Delta-sigma analog-to-digital converter
DE102014116599B4 (de) 2014-11-13 2021-04-22 Idt Europe Gmbh Verfahren und Anordnung zur Einstellung einer effektiven Auflösung eines Ausgangssignals in inkrementellen Delta-Sigma-Analag-Digitalwandlern
KR102224924B1 (ko) 2014-11-24 2021-03-08 삼성전자주식회사 차동 출력을 갖는 델타-시그마 모듈레이터
CN104639173A (zh) * 2014-11-27 2015-05-20 北京航天测控技术有限公司 一种基于递归思想的任意波形发生器直流校准方法
CN104506196A (zh) * 2014-12-30 2015-04-08 天津大学 高速高精度两步式模数转换器
US9793917B2 (en) * 2015-10-19 2017-10-17 Motorola Solutions, Inc. Method and apparatus for adjusting a bandwidth of a sigma delta converter
US9438266B1 (en) * 2016-02-10 2016-09-06 Texas Instruments Incorporated Calibrated-output analog-to-digital converter apparatus and methods
US9819360B1 (en) 2016-04-29 2017-11-14 Cypress Semiconductor Corporation Ratio-metric self-capacitance-to-code convertor
EP3379726A1 (en) 2017-03-23 2018-09-26 ams AG Analog-to-digital converter, sensor arrangement and method for analog-to-digital conversion
US10305452B2 (en) * 2017-09-28 2019-05-28 Microchip Technology Incorporated Five-level switched-capacitance DAC using bootstrapped switches
CN109714010B (zh) * 2017-10-26 2022-06-07 马克西姆综合产品公司 电容耦合式斩波仪表放大器以及相关联的方法
JP2019161622A (ja) * 2018-03-16 2019-09-19 旭化成エレクトロニクス株式会社 Ｄａ変換装置およびｄａ変換方法
TWI674770B (zh) * 2019-01-18 2019-10-11 瑞昱半導體股份有限公司 交替進行信號轉換與比較器偏移校正並可同時減少空閒音產生的三角積分類比數位轉換器
CN111490787B (zh) * 2019-01-29 2023-07-21 江苏润石科技有限公司 一种∑-δ调制器及降低非线性和增益误差的方法
US10733391B1 (en) 2019-03-08 2020-08-04 Analog Devices International Unlimited Company Switching scheme for low offset switched-capacitor integrators
CN110474639B (zh) * 2019-08-07 2022-10-11 上海东软载波微电子有限公司 两点调制器及其控制方法、dac增益校准方法及装置
CN111628773B (zh) * 2020-05-29 2023-12-15 芯海科技（深圳）股份有限公司 模数转换器以及模数转换方法
US11223368B1 (en) * 2020-10-02 2022-01-11 Cirrus Logic, Inc. Inter-channel crosstalk and non-linearity reduction in double-sampled switched-capacitor delta-sigma data converters

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1661923A (zh) * 2004-02-27 2005-08-31 印芬龙科技股份有限公司 时间连续的∑/△模数转换器
CN101048938A (zh) * 2004-10-21 2007-10-03 模拟设备股份有限公司 连续时间∑－△模数转换器的输入共模电压反馈电路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9209498D0 (en) 1992-05-01 1992-06-17 Univ Waterloo Multi-bit dac with dynamic element matching
SE9604617L (sv) * 1996-12-16 1998-06-17 Ericsson Telefon Ab L M Cyklisk analog-digitalomvandling
US6462612B1 (en) 2001-06-28 2002-10-08 Intel Corporation Chopper stabilized bandgap reference circuit to cancel offset variation
US6842486B2 (en) * 2003-01-21 2005-01-11 Cirrus Logic, Inc. Signal processing system with baseband noise modulation and noise fold back reduction
US6788131B1 (en) * 2003-05-15 2004-09-07 Feature Integration Technology Inc. Bandgap circuit for generating a reference voltage
US6927723B2 (en) * 2003-05-30 2005-08-09 Matsushita Electric Industrial Co., Ltd. A/D converter and A/D conversion method
JP3962788B2 (ja) * 2003-10-29 2007-08-22 国立大学法人静岡大学 Ａ／ｄ変換アレイ及びイメージセンサ
US7046046B2 (en) 2004-03-23 2006-05-16 Microchip Technology Incorporated Switched capacitor signal scaling circuit
JP2005277778A (ja) * 2004-03-24 2005-10-06 Sanyo Electric Co Ltd 増幅回路およびそれを用いたアナログデジタル変換器
ATE418815T1 (de) * 2004-06-10 2009-01-15 Nxp Bv Verfahren zum zyklischen umsetzen eines analogsignals in ein mehrbit- digitalausgangssignal und umsetzer zur durchführung des verfahrens
US7102558B2 (en) * 2004-08-20 2006-09-05 Microchip Technology Incorporated Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter
US7538705B2 (en) 2006-07-25 2009-05-26 Microchip Technology Incorporated Offset cancellation and reduced source induced 1/f noise of voltage reference by using bit stream from over-sampling analog-to-digital converter
US7773023B2 (en) * 2006-12-04 2010-08-10 Panasonic Corporation A-to-D converter
WO2009088041A1 (ja) * 2008-01-09 2009-07-16 National University Corporation Shizuoka University 巡回型アナログ・ディジタル変換器
US7994958B2 (en) * 2008-10-23 2011-08-09 Microchip Technology Incorporated Multi-level feed-back digital-to-analog converter using a chopper voltage reference for a switched capacitor sigma-delta analog-to-digital converter
US8223056B2 (en) * 2009-05-06 2012-07-17 Atmel Corporation Cyclic digital to analog converter
JP5117451B2 (ja) * 2009-06-30 2013-01-16 オンセミコンダクター・トレーディング・リミテッド スイッチトキャパシタ回路、およびアナログデジタル変換器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1661923A (zh) * 2004-02-27 2005-08-31 印芬龙科技股份有限公司 时间连续的∑/△模数转换器
CN101048938A (zh) * 2004-10-21 2007-10-03 模拟设备股份有限公司 连续时间∑－△模数转换器的输入共模电压反馈电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A low-power 22-bit incremental ADC;Quiquempoix, V.等;《Solid-State Circuits, IEEE Journal of》;20060626;全文 *

Also Published As

Publication number Publication date
US20110163901A1 (en) 2011-07-07
TW201203873A (en) 2012-01-16
CN103069719A (zh) 2013-04-24
US8339299B2 (en) 2012-12-25
KR101749958B1 (ko) 2017-06-22
TWI543544B (zh) 2016-07-21
EP2591555A1 (en) 2013-05-15
KR20130125750A (ko) 2013-11-19
WO2012005777A1 (en) 2012-01-12
EP2591555B1 (en) 2018-03-07

Similar Documents

Publication Publication Date Title
CN103069719B (zh) 使用斩波器电压参考的用于切换式电容器σ-δ调制器的二阶段增益校准和缩放方案
CN102414989B (zh) 用于切换式电容器σ-δ调制器的2阶段增益校准与缩放方案
CN105432020B (zh) 具有主dac反馈延迟的量化噪声耦合δ-σadc
US10340932B2 (en) Techniques for power efficient oversampling successive approximation register
CN102594350B (zh) 可调整功率和性能的可设置级联西格玛-德尔塔模数转换器
CN102187582B (zh) 多位数/模转换器及其使用方法及含该转换器的∑-δ调制器
Welland et al. A stereo 16-bit delta-sigma A/D converter for digital audio
CN104954019B (zh) 管线式模数转换器及其乘法数模转换器
Kim et al. A 0.9 V 92 dB double-sampled switched-RC delta-sigma audio ADC
US9762221B2 (en) RC lattice delay
US20150381215A1 (en) Switched capacitor transmitter circuits and methods
CN106027060B (zh) 一种输入前馈式Delta-Sigma调制器
CN104247272A (zh) Δς调制器以及δς型a/d变换器
EP0933870A2 (en) Hybrid FIR/IIR analog filter
EP0809882A1 (en) Combination d/a converter and fir filter utilizing active current division and method
CN103297057A (zh) Sigma-Delta调变器及将模拟信号转换为数字信号的方法
CN102811057B (zh) 模数转换装置和信号处理系统
DE112020000924T5 (de) Differentieller source-folger mit stromlenkvorrichtungen
CN108075781A (zh) Δ-σ调制器及用于提高δ-σ调制器的稳定性的方法
CN102916701B (zh) 乘法数模转换器以及流水线模数转换器
CN105075124A (zh) 使用n个电容器的4n+1层电容性dac
US5625357A (en) Current steering semi-digital reconstruction filter
CN105027448A (zh) 多电平电容性dac
CN106899301A (zh) 用于在连续输入adc处的可调电阻的保护电路
EP3297169A1 (en) Continuous-time cascaded sigma-delta analog-to-digital

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant