CN110474639B - 两点调制器及其控制方法、dac增益校准方法及装置 - Google Patents
两点调制器及其控制方法、dac增益校准方法及装置 Download PDFInfo
- Publication number
- CN110474639B CN110474639B CN201910737694.XA CN201910737694A CN110474639B CN 110474639 B CN110474639 B CN 110474639B CN 201910737694 A CN201910737694 A CN 201910737694A CN 110474639 B CN110474639 B CN 110474639B
- Authority
- CN
- China
- Prior art keywords
- gain
- modulation circuit
- dac
- modulation
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Transmitters (AREA)
Abstract
两点调制器及其控制方法、DAC增益校准方法及装置。所述DAC增益校准方法包括:将所述第二调制电路的增益放大N倍;计算所述第一调制电路的增益;将第一基带信号输入至所述第一调制电路中,将第二基带信号输入至所述第二调制电路中;分别获取所述环路反馈控制电压信号及所述调制控制信号,在DAC输入数据为第一数据时电压值,以及为第二数据时的电压值;计算得到所述第二调制电路的增益;对所述DAC增益进行校准。应用所述方法可以在对两点调制器中数模转换器的增益进行校准时,降低对两点调制器中模数转换器的精度要求,以降低设计难度。
Description
技术领域
本发明涉及两点调制技术领域,特别是涉及一种两点调制器及其控制方法、DAC增益校准方法及装置。
背景技术
在现有的通信系统中,锁相环(Phase Locked Loop,PLL)除应用于频率综合外,还广泛应用于信号处理方面,其中最突出的应用是在发射机中实现相位调制。
现有基于锁相环的相位方式可以包括开环调制和闭环调制两种。其中,开环调制可以不受PLL环路带宽限制而达到相对较高的数据速率,但调制频率漂移严重,会造成调制误差,最终导致通信系统性能恶化。相对于开环调制,闭环调制在PLL反馈环路的调节下,调制误差很小,实现通信系统性能优化。
在实际应用中,闭环调制分为单点调制和两点调制两种。其中,单点调制即从一个点注入至PLL中,而两点调制即通过两个点注入至PLL中。相对于单点调制,两点调制所能达到的数据速率不受PLL环路带宽限制,并且调制误差较小。
两点调制器在使用之前,需要基于设定的频偏对数模转换器(Digital AnalogConverter,DAC)的增益进行校准,以实现输出高数据率、低失真的发射信号。
然而,现有对两点调制器中数模转换器的增益进行校准时,对两点调制器中模数转换器(Analog-to-Digital Converters,ADC)的精度要求较高,校准难度较大。
发明内容
本发明实施例解决的问题是在两点调制器中数模转换器的增益进行校准时,如何降低对两点调制器中模数转换器的精度要求,以降低设计难度。
为解决上述问题,本发明实施例提供了一种两点调制器中DAC增益校准方法,所述两点调制器包括内置有压控振荡器的锁相环电路;所述压控振荡器包括:第一调制电路及第二调制电路;所述第一调制电路,适于在环路反馈控制电压信号的控制下,对第一基带信号进行调制;所述第二调制电路,适于在调制控制信号的控制下,对第二基带信号进行调制;所述第二基带信号经DAC输入至所述第二调制电路;
所述第一调制电路及第二调制电路输出的调制信号的频率,与相应调制电路的增益的变化呈线性关系;
所述方法包括:将所述第二调制电路的增益放大N倍,N≥2,且N为正整数;计算所述第一调制电路的增益;当接收到频率锁定指令时,将固定的第一基带信号输入至所述第一调制电路中,将频率可调的第二基带信号输入至所述第二调制电路中;分别获取所述环路反馈控制电压信号及所述调制控制信号,在DAC输入数据为第一数据时电压值;分别获取所述环路反馈控制电压信号及所述调制控制信号,在DAC输入数据为第二数据时的电压值;基于所述第一调制电路的增益,以及所述环路反馈控制电压信号及所述调制控制信号在所述DAC输入数据由第一数据变化至第二数据时电压的变化量,计算得到所述第二调制电路的增益;基于所述第二调制电路的增益,对所述DAC增益进行校准。
可选地,所述基于所述第一调制电路的增益,以及所述环路反馈控制电压信号及所述调制控制信号在所述DAC输入数据由第一数据变化至第二数据时电压的变化量,计算得到所述第二调制电路的增益,包括:基于所述第一调制电路的增益,以及所述环路反馈控制电压信号及所述调制控制信号在所述DAC输入数据由第一数据变化至第二数据时电压的变化量,计算得到所述第二调制电路放大N倍后的增益;将所述第二调制电路放大N倍后的增益与N的比值,作为所述第二调制电路的增益。
可选地,所述基于所述第一调制电路的增益,以及所述环路反馈控制电压信号及所述调制控制信号在所述DAC输入数据由第一数据变化至第二数据时电压的变化量,计算得到所述第二调制电路放大N倍后的增益,包括:计算所述环路反馈控制电压信号在所述DAC输入数据由第一数据变化至第二数据时电压的变化量,作为第一电压变化量;计算所述调制控制信号在所述DAC输入数据由第一数据变化至第二数据时电压的变化量,作为第二电压变化量;将所述第一调制电路的增益与所述第一电压变化量的乘积结果,再与所述第二电压变化量的比值,作为所述第二调制电路放大N倍后的增益。
可选地,所述第二调制电路包括M组由可变电容管构成的可变电容支路,每组可变电容支路由两条并行连接的可变电容支路组成;M组可变电容支路之间并连连接,M为正整数,且M≥N。
可选地,所述将所述第二调制电路的增益放大N倍,包括:
基于预先接收到的增益放大指令,将所述第二调制电路的增益放大N倍。
可选地,所述计算所述第一调制电路的增益,包括:计算所述环路反馈控制电压信号在所述第一调制电路为第一频率时,对应第一电压值;计算所述环路反馈控制电压信号在所述第一调制电路为第二频率时,对应第二电压值;基于第一差值与第二差值的比值,得到所述第一调制电路的增益;所述第一差值为第一频率与第二频率之间的差值;所述第二差值为所述第一电压值与第二电压值之间的差值。
可选地,按照预设的多个频段,分别计算不同频段对应的所述第二调制电路的增益,按照不同频段对应的所述第二调制电路的增益,对相应频段下的DAC的增益进行校准。
本发明实施例还提供了一种两点调制器控制方法,所述方法包括:采用上述任一种所述的两点调制器中DAC增益校准方法,对所述两点调制器中的DAC进行增益校准;当接收到信号发射指令时,恢复第二调制电路的增益至初始值,并通过恢复后的第二调制电路发射调制后的第二基带信号。
本发明实施例还提供了一种两点调制器中DAC增益校准装置,所述两点调制器包括内置有压控振荡器的锁相环电路;所述压控振荡器包括:第一调制电路及第二调制电路;所述第一调制电路,适于在环路反馈控制电压信号的控制下,对第一基带信号进行调制;所述第二调制电路,适于在调制控制信号的控制下,对第二基带信号进行调制;所述第二基带信号经DAC输入至所述第二调制电路;所述第一调制电路及第二调制电路输出的调制信号的频率,与相应调制电路的增益的变化呈线性关系;
所述装置包括:增益调整单元,适于将所述第二调制电路的增益放大N倍,N≥2,且N为正整数;计算单元,适于计算所述第一调制电路的增益;信号施加单元,适于当接收到频率锁定指令时,将固定的第一基带信号输入至所述第一调制电路中,将频率可调的第二基带信号输入至所述第二调制电路中;第一获取单元,适于分别获取所述环路反馈控制电压信号及所述调制控制信号,在DAC输入数据为第一数据时电压值;第二获取单元,适于分别获取所述环路反馈控制电压信号及所述调制控制信号,在DAC输入数据为第二数据时的电压值;增益确定单元,适于基于所述第一调制电路的增益,以及所述环路反馈控制电压信号及所述调制控制信号在所述DAC输入数据由第一数据变化至第二数据时电压的变化量,计算得到所述第二调制电路的增益;校准单元,适于基于所述第二调制电路的增益,对所述DAC增益进行校准。
可选地,所述增益确定单元,包括:第一增益计算子单元,适于基于所述第一调制电路的增益,以及所述环路反馈控制电压信号及所述调制控制信号在所述DAC输入数据由第一数据变化至第二数据时电压的变化量,计算得到所述第二调制电路放大N倍后的增益;第二增益计算子单元,适于将所述第二调制电路放大N倍后的增益与N的比值,作为所述第二调制电路的增益。可选地,所述第二调制电路包括M组由可变电容管构成的可变电容支路,所述可变电容支路之间并连连接,M为正整数,且M≥N。
可选地,所述第一增益计算子单元,包括:第一计算模块,适于计算所述环路反馈控制电压信号在所述DAC输入数据由第一数据变化至第二数据时电压的变化量,作为第一电压变化量;第二计算模块,适于计算所述调制控制信号在所述DAC输入数据由第一数据变化至第二数据时电压的变化量,作为第二电压变化量;第三计算模块,适于将所述第一调制电路的增益与所述第一电压变化量的乘积结果,再与所述第二电压变化量的比值,作为所述第二调制电路放大N倍后的增益。
可选地,所述增益调整单元,适于基于预先接收到的增益放大指令,将所述第二调制电路的增益放大N倍。
可选地,所述计算单元,包括:第一计算子单元,适于计算所述环路反馈控制电压信号在所述第一调制电路为第一频率时,对应第一电压值;第二计算子单元,适于计算所述环路反馈控制电压信号在所述第一调制电路为第二频率时,对应第二电压值;第三计算子单元,适于基于第一差值与第二差值的比值,得到所述第一调制电路的增益;所述第一差值为第一频率与第二频率之间的差值;所述第二差值为所述第一电压值与第二电压值之间的差值。
可选地,所述装置适于按照预设的多个频段,分别计算不同频段对应的所述第二调制电路的增益,按照不同频段对应的所述第二调制电路的增益,对相应频段下的DAC的增益进行校准。
本发明实施例还提供了一种两点调制器,所述两点调制器包括:上述任一种所述的DAC增益校准装置,对所述两点调制器中的DAC进行增益校准;信号发射器,适于当接收到信号发射指令时,恢复第二调制电路的增益至初始值,并通过恢复后的第二调制电路发射调制后的第二基带信号。
与现有技术相比,本发明的技术方案具有以下的优点:
采用上述技术方案,由于第二调制电路输出的调制信号的频率与第二调制电路的增益的变化呈线性关系,故将第二调制电路的增益放大了N倍,会使得第二调制电路输出的调制信号的频率偏移量放大。由于锁相环适于在环路反馈控制电压信号的控制下输出相应频率的信号,故第二调制电路输出的调制信号的频率偏移量放大,会使得环路反馈控制电压信号的电压变化量放大,因此,本发明中,利用环路反馈控制电压信号的电压变化量所引起的频偏量与调制控制信号电压变化所引起的频偏量相等的特点,确定第二调制电路放大N倍后的增益。根据第二调制电路放大N倍后的增益,可以实现对DAC增益进行校准。
由于第二调制电路的增益放大可使环路反馈控制电压信号的电压变化范围增大,故可以降低对ADC精度的要求,从而降低ADC的设计和实现难度。
附图说明
图1是一种两点调制器的电路结构示意图;
图2是一种压控振荡器的电路结构示意图;
图3是本发明实施例中一种两点调制器中DAC增益校准方法的流程图;
图4是本发明实施例中一种第一调制电路的结构示意图;
图5是本发明实施例中一种第二调制电路的结构示意图;
图6是本发明实施例中一种可变电容支路的结构示意图;
图7是传统第一调制电路增益随偏置电压变化的曲线示意图;
图8是本发明实施例中第一调制电路增益随偏置电压变化的曲线示意图;
图9是本发明实施例中一种两点调制器中DAC增益校准装置的结构示意图;
图10是本发明实施例中压控振荡器的内部结构示意图。
具体实施方式
图1为一种两点调制器的电路结构示意图。参照图1,所述两点调制器1可以包括:锁相环电路11及调制控制电路12。其中,锁相环电路11内置有压控振荡器111。锁相环电路11内经压控振荡器111输出的信号,与调制控制电路12经压控振荡器111输出的信号为差分信号,且调制频率相同、相位差180度。
具体地,所述锁相环电路11包括:压控振荡器111,分频器112,鉴频鉴相器113,电荷泵114,第一低通滤波器115,Δ-Σ调制器(Delta-Sigma Modulator,DSM)116,第一延迟控制器117。
第一基带信号S1输入至DSM 116进行DSM调制,并以第一延迟控制器117所控制的延迟输出至分频器112。压控振荡器111的输出信号输入至分频器112中,在DSM 116输出信号的控制下,以相应的分频比输出反馈至鉴频鉴相器113。分频器112的输出信号在鉴频鉴相器113中与参考频率信号Fref进行频率和相位的比较,电荷泵114基于比较结果产生相应的电流信号。第一低通滤波器115对所产生的电流信号进行滤波,并输出环路反馈控制电压信号Vctrl控制压控振荡器111的振荡频率。
所述调制控制电路12包括:DAC 122,第二延迟控制器123,第二低通滤波器124及双端转单端模块125。第二基带信号S2输入至DAC 122进行数模转换,并在第二延迟控制器123所控制的延迟下输出至第二低通滤波器124。第二低通滤波器124输出的信号经双端转单端模块125后,得到调制控制信号Vmod施加到锁相环电路11的压控振荡器111,以控制压控振荡器111输出相应的信号。
DAC 122及第二低通滤波器124组成的路径(简称高通通路)在系统传输函数上呈现高通特性,而DSM116、分频器112组成的路径(简称低通通路)在系统传输函数上呈现低通特性,通过上述两条路径的结合,两点调制器1可以实现全通信号的传输。压控振荡器111的差分输出VOP和VON,经功率放大器PA后,得到两点调制器1的最终输出。
图2为一种压控振荡器的电路结构示意图。参照图2,压控振荡器111可以包括:谐振腔电路,以及负阻器件,第一调制电路21及第二调制电路22。
其中,所述谐振腔电路包括电容阵列202及电感201,适于产生相应的调制频率信号。所述负阻器件适于提供负阻,其包括:交叉耦接的MOS管N1及N2,以及交叉耦接的MOS管P1及P2。第一调制电路21的输入端适于接入环路反馈控制电压信号Vctrl,在环路反馈控制电压信号Vctrl的控制下对第一基带信号进行调制,输出第一调制频率信号。第二调制电路22的输入端适于接入调制控制信号Vmod,适于在调制控制信号Vmod的控制下,对第二基带信号进行调整,输出第二调制频率信号。VON及VOP适于为压控振荡器111的输出差分电压。
参照图1及图2,为了使得两点调制器1能够传输全通信号,需要使得两点调制器1中高通通路及低通通路的参数匹配,包括延迟匹配及增益匹配。其中,通过第一延迟控制器117及第二延迟控制器123,可以使得两条通路的延迟匹配。而两条通路的增益匹配的关键是准确得到第二调制电路的增益值KMOD,所谓KMOD是DAC输出电压VMOD变化而引起VCO频率变化的量纲,即KMOD=(fvco1-fvco2)/(Vmod1-Vmod2)。
但第二调制电路的增益值KMOD是一个模拟量,会随频率、电压和温度等环境因素的变化而变化,故为了得到准确的增益值KMOD,需要预先对第二调制电路的增益值KMOD进行校准。由于高通通路中DAC的增益变化决定了第二调制电路的增益的变化,故对第二调制电路的增益进行校准,也就是对DAC的增益进行校准。
现有技术中,在对DAC的增益进行校准时,通常需要在锁相环电路11中第一低通滤波器115的输出端连接一ADC13,由ADC13采样DAC的增益的变化。但该方法对ADC13的精度要求很高,最终导致ADC的设计和实现难度增加。
比如,当DAC的摆幅Vpp_DAC为0.4V时,KMOD=5MHz/V,第一调制电路的增益KVCO=80MHz/V,则高通通路最大频偏Fdev_cal_max为2MHz(即0.4V*5MHz/V),对应环路反馈控制电压信号Vctrl的变化delta_vctrl为25mV(即2MHz/(80MHz/V)),这对ADC的要求极高对应ADC精度=9.8e-5V(即25mV/2^8)。由此可见,采用现有方案对DAC增益进行校准时,对ADC的精度要求极高。
针对上述问题,本发明实施例提供了一种两点调制器中DAC增益校准方法,通过所述方法,在对DAC增益校准前,先将第二调制电路的增益放大N倍,进而使得第二调制电路输出的调制信号的频率偏移量放大,也就使得环路反馈控制电压信号的电压变化量放大,进而可以降低对ADC精度的要求,也就可以降低ADC的设计和实现难度。最终,利用环路反馈控制电压信号的电压变化所引起的频偏量与调制控制信号电压变化所引起的频偏量相等的特点,确定第二调制电路的增益。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
参照图3,本发明实施例提供了一种两点调制器中DAC增益校准方法。所述两点调制器包括内置有压控振荡器的锁相环电路;所述压控振荡器包括:第一调制电路及第二调制电路;所述第一调制电路,适于在环路反馈控制电压信号的控制下,对第一基带信号进行调制;所述第二调制电路,适于在调制控制信号的控制下,对第二基带信号进行调制;所述第二基带信号经DAC输入至所述第二调制电路。
在本发明的实施例中,所述第一调制电路及第二调制电路输出的调制信号的频率,与相应调制电路的增益的变化呈线性关系。
所述方法可以包括如下步骤:
步骤31,将所述第二调制电路的增益放大N倍,N≥2,且N为正整数。
在校准前,先将第二调制电路的增益放大N倍,为了便于描述,将此时第二调制电路放大N倍后的增益记为KMODN。
在具体实施中,可以采用多种方法将第二调制电路的增益放大N倍,比如,可以基于预先接收到的增益放大指令,将所述第二调制电路的增益放大N倍,即通过指令对第二调制电路的增益进行控制。当然,可以由用户手动操作,将第二调制电路的增益放大N倍。
可以理解的是,在具体实施中,N的取值不能过大,以保证相同电容陈列下锁相环可以锁定在线性度较好的区域。
步骤32,计算所述第一调制电路的增益。
在具体实施中,可以采用多种方法计算第一调制电路的增益,此处不作限制。
在本发明的一实施例中,计算第一调制电路的增益KVCO时,可以先计算所述环路反馈控制电压信号Vctrl在所述第一调制电路为第一频率f1时,对应第一电压值V1,再计算所述环路反馈控制电压信号Vctrl在所述第一调制电路为第二频率f2时,对应第二电压值V2。将第一频率f1与第二频率f2之间的差值记为第一差值fth,将第一电压值V1与第二电压值V2之间的差值记为第二差值Vth,基于第一差值与第二差值的比值,得到所述第一调制电路的增益。此时,KVCO=(f1-f2)/(V1-V2)。
步骤33,当接收到频率锁定指令时,将固定的第一基带信号输入至所述第一调制电路中,将频率可调的第二基带信号输入至所述第二调制电路中。
通过调整第二基带信号的频率,得到高通通路及低通通路均可以响应并能够引起VCO输出频率的变化的第二基带信号。最终将高通通路能够响应且能够引起VCO输出频率变化的第二基带信号输入至第二调制电路中。通过向第一调制电路输入固定的第一基带信号,可以使得锁相环电路能够锁定在该固定频率上。
步骤34,分别获取所述环路反馈控制电压信号及所述调制控制信号,在DAC输入数据为第一数据时的电压值。
比如,所述第一数据可以为全0的数字信号,由DAC将所述全0的数字信号转换为相应的模拟信号。
为了便于描述。本发明的实施例中,将环路反馈控制电压信号Vctrl在DAC输入数据为第一数据时的电压值记为Vc1,将所述调制控制信号Vmod在DAC输入数据为第一数据时的电压值记为Vm1。
步骤35,分别获取所述环路反馈控制电压信号及所述调制控制信号,在DAC输入数据为第二数据时的电压值。
比如,所述第二数据可以为全1的数字信号,由DAC将所述全1的数字信号转换为相应的模拟信号。可以理解的是,在具体实施中,所述第一数据与第二数据不受上述实施例的限制,只要所述第一数据与第二数据不同即可。
因此,可以等效的理解为第一数据和第二数据,是DAC分别进行2次转换的数据。
为了便于描述。本发明的实施例中,将环路反馈控制电压信号Vctrl在DAC输入数据为第二数据时的电压值记为Vc2,将所述调制控制信号Vmod在DAC输入数据为第二数据时的电压值记为Vm2。
可以理解的是,在DAC的输入数据为第一数据变化至第二数据时,所述DAC的增益应保持不变。DAC的增益公式:Vout=K*VREF*D;其中,Vout是DAC电压输出,K是DAC的增益,VREF是基准电压;D是码字,即D=b0*2-1+b1*2-2+b2*2-3+...+bN-1*2-N,N是码字的总位数,bi是码字中第i位的系数,i∈[0,N-1]。
步骤36,基于所述第一调制电路的增益,以及所述环路反馈控制电压信号及所述调制控制信号在所述DAC输入数据由第一数据变化至第二数据时电压的变化量,计算得到所述第二调制电路的增益。
在具体实施中,所述频率锁定指令用于指示锁相环电路进行频率锁定。在接收到频率锁定指令时,给第一调制电路所在的低通通路施加固定的第一基带信号,给第二调制电路所在的高通通路施加频率可调节的第二基带信号,向DAC输入第一数据。由于环路反馈控制电压信号Vctrl的变化滞后于第一基带信号频率的变化,故在向DAC输入第一数据且稳定一段时间后,测量所述DAC在第一数据时,环路反馈控制电压信号Vctrl的电压值为Vc1以及调制控制信号Vmod的电压值Vm1。
接着,向DAC输入第二数据且稳定一段时间后测量环路反馈控制电压信号Vctrl的电压值Vc2以及调制控制信号Vmod的电压值Vm2。整个过程中,环路反馈控制电压信号Vctrl对应的电压变化量为Vc1-Vc2,记为第一电压变化量;调制控制信号Vmod对应的电压变化量为Vm1-Vm2,记为第二电压变化量。
由于第一调制电路所在的低通通路上未施加变化的第一基带信号,因此锁相环最终锁定在设定的频率点上。在低通通路频率固定时,锁相环会跟踪高通通路基带信号的频率变化,最终使得第二调制电路的频率变化量与第一调制电路的频率变化量相等,即KVCO*(Vc1-Vc2)=KMODN*(Vm1-Vm2)。
由于第一调制电路的增益KVCO、第一电压变化量(Vc1-Vc2)、第二电压变化量(Vm1-Vm2)的值已经测量得到,即可以推算出第二调制电路的增益KMODN。所述第二调制电路的增益KMODN=KVCO*(Vc1-Vc2)/(Vm1-Vm2)。
由于第二调制电路的增益放大了N倍,故DAC对频偏的影响也就相应地放大了,环路反馈控制电压信号Vctrl电压的变化量也就放大了,锁相环电路所输出信号的频率偏移量也就放大了。在确定KMODN后,由于实际工作时KMOD的值为KMODN/N,由此可以得到KMOD=KMODN/N。由于锁相环电路是在环路反馈控制电压信号Vctrl的控制下输出相应频率的信号,所输出信号的频率偏移量与环路反馈控制电压信号Vctrl的电压呈线性关系,而所输出信号的频率发生偏移是由于DAC的增益变化所导致的,故可以通过环路反馈控制电压信号Vctrl电压的变化,对DAC的变化进行跟踪。
步骤37,基于所述第二调制电路的增益,对所述DAC增益进行校准。
在具体实施中,得到第二调制电路的增益后,可以将所得到的第二调制电路的增益,与预设的第二调制电路的增益进行比对,利用二者之间的偏差,调制DAC的增益,以对DAC增益进行校准。
表1为分别采用现有技术中及本发明实施例中DAC校准方法,对DAC增益进行校准时,所要求的DAC及ADC精度。
参照表1,在DAC及ADC位数分别为8、7及6,且DAC的摆幅Vpp_DAC为0.4V、KMOD=5MHz/V、KVCO=80MHz/V时,对应ADC精度在放大前后的数据如下:
表1
从表1中可以看出,在DAC及ADC位数为8的情况下,若KMOD放大倍数为1倍时(即N=1),即未放大时,对应ADC精度=9.8e-5V,若KMOD放大倍数为10倍,则对应ADC精度=9.77e-4V。
在DAC及ADC位数为7的情况下,若KMOD未放大时,对应ADC精度=1.95e-4V,若KMOD放大倍数为10倍,则对应ADC精度=1.953e-3V。
在DAC及ADC位数为6的情况下,若KMOD未放大时,对应ADC精度=3.91e-4V,若KMOD放大倍数为10倍,则对应ADC精度=3.906e-3V。
通过本发明实施例中的方案,不仅可以测量得到第二调制电路的KMOD,同时降低了对ADC的精度要求。
由于第一调制电路的增益KVCO在不同的频率下会有差异,在优选实施例中,可以将调制频率预先分为多个频段,按照预设的多个频段,分别计算不同频段的第二调制电路的增益,按照不同频段对应的所述第二调制电路的增益KMOD,对DAC增益进行校准,也就是基于不同的频段,采用不同的第二调制电路的增益,对DAC进行校准。在具体实施中,可以采用多种方法设置第一调制电路及第二调制电路的电路结构,以使得所述第一调制电路及第二调制电路输出的调制信号的频率,与相应调制电路的增益的变化呈线性关系。
在本发明的一实施例中,参照图4,所述第一调制电路可以包括两条并行连接的以上可变电容支路41~43。
在本发明的另一实施例中,所述第二调制电路可以包括M组由可变电容管构成的可变电容支路。例如,参照图5,所述第二调制电路包括2组可变电容支路51和52。每组可变电容支路由两条并行连接的可变电容支路511组成。M组可变电容支路之间并连连接,M为正整数,且M≥N。
在具体实施中,可以参照图6,设置第一调制电路或第二调制电路中的可变电容支路。具体地,每条可变电容支路可以包括:串联连接的第一固定电容C1及第二固定电容C2,串联连接的第一电阻R1及第二电阻R2,串联连接的第一可变电容Cx1及第二可变电容Cx2。第一电阻R1与第二电阻R2串联连接后的支路,与第一可变电容Cx1及第二可变电容Cx2串联连接后的支路并行连接,之后再与第一固定电容C1及第二固定电容C2串联。通过串联固定电容的方式,增大了可变电容的尺寸以减小失配的影响。第一固定电容C1的一端与差分电压输出端VON耦接,第二固定电容C2的一端与差分电压输出端VOP耦接。
通过改变位于第一电阻R1及第二电阻R2间的偏置电压输入端输入的偏置电压值Vbias,可以调整第一调制电路输出的调制信号的频率与增益KVCO之间的线性度。
以第一调制电路的增益KVCO为例,图7为传统电路结构下,第一调制电路的增益KVCO随偏置电压值Vbias变化的曲线示意图。图8为本发明实施例中的电路结构下,第一调制电路的增益KVCO随偏置电压值Vbias变化的曲线示意图。
KVCO的线性化是通过给可变电容提供不同的偏置电压值Vbias来实现的。KVCO的线性化将使锁相环电路的带宽基本不随环路反馈控制电压信号Vctrl的变化而变化,同时相位裕度和相位噪声(phase noise)也不会有大的变化。
从图7可以看出,在传统电路结构下,KVCO受偏置电压值Vbias影响很大。而采用本发明实施例中的电路结构,如图8所示,KVCO线性度有很大改善,在相当大的范围内线性度很好。
本发明实施例还提供了一种两点调制器控制方法,所述方法可以包括:
采用上述任一种所述的两点调制器中DAC增益校准方法对所述两点调制器中的DAC进行增益校准;
当接收到信号发射指令时,恢复第二调制电路的增益至初始值,并通过恢复后的第二调制电路发射调制后的第二基带信号。
在具体实施中,恢复第二调制电路的增益至初始值,即将第二调制电路的增益恢复至未放大之前。此时,参照图5,即只要一组可变电容支路处于工作状态。
参照图9,本发明实施例还提供了一种两点调制器中DAC增益校准装置80,所述两点调制器包括内置有压控振荡器的锁相环电路;所述压控振荡器包括:第一调制电路及第二调制电路;所述第一调制电路,适于在环路反馈控制电压信号的控制下,对第一基带信号进行调制;所述第二调制电路,适于在调制控制信号的控制下,对第二基带信号进行调制;所述第二基带信号经DAC输入至所述第二调制电路。
其中,所述第一调制电路及第二调制电路输出的调制信号的频率,与相应调制电路的增益的变化呈线性关系。
具体地,所述装置90可以包括:增益调整单元91,计算单元92,信号施加单元93,第一获取单元94,第二获取单元95,增益确定单元96及校准单元97。其中:
所述增益调整单元91,适于将所述第二调制电路的增益放大N倍,N≥2,且N为正整数;
所述计算单元92,适于计算所述第一调制电路的增益;
所述信号施加单元93,适于当接收到频率锁定指令时,将固定的第一基带信号输入至所述第一调制电路中,将频率可调的第二基带信号输入至所述第二调制电路中;
所述第一获取单元94,适于分别获取所述环路反馈控制电压信号及所述调制控制信号,在DAC输入数据为第一数据时电压值;
所述第二获取单元95,适于分别获取所述环路反馈控制电压信号及所述调制控制信号,在DAC输入数据为第二数据时的电压值;
所述增益确定单元96,适于基于所述第一调制电路的增益,以及所述环路反馈控制电压信号及所述调制控制信号在所述DAC输入数据由第一数据变化至第二数据时电压的变化量,计算得到所述第二调制电路的增益;
所述校准单元97,适于基于所述第二调制电路的增益,对所述DAC增益进行校准。
在本发明的一实施例中,所述增益确定单元95,包括:第一增益计算子单元(未示处)及第二增益计算子单元(未示处)。其中:
所述第一增益计算子单元,适于基于所述第一调制电路的增益,以及所述环路反馈控制电压信号及所述调制控制信号在所述DAC输入数据由第一数据变化至第二数据时电压的变化量,计算得到所述第二调制电路放大N倍后的增益;
所述第二增益计算子单元,适于将所述第二调制电路放大N倍后的增益与N的比值,作为所述第二调制电路的增益。
在本发明的一实施例中,所述第一增益计算子单元(未示处),包括:第一计算模块(未示处)、第二计算模块(未示处)及第三计算模块(未示处)。其中:
所述第一计算模块,适于计算所述环路反馈控制电压信号在所述DAC输入数据由第一数据变化至第二数据时电压的变化量,作为第一电压变化量;
所述第二计算模块,适于计算所述调制控制信号在所述DAC输入数据由第一数据变化至第二数据时电压的变化量,作为第二电压变化量;
所述第三计算模块,适于将所述第一调制电路的增益与所述第一电压变化量的乘积结果,再与所述第二电压变化量的比值,作为所述第二调制电路放大N倍后的增益。
在本发明的一实施例中,所述第二调制电路可以包括M组由可变电容管构成的可变电容支路,所述可变电容支路之间并连连接,M为正整数,且M≥N。
在本发明的一实施例中,所述增益调整单元91,适于基于预先接收到的增益放大指令,将所述第二调制电路的增益放大N倍。
在本发明的一实施例中,所述计算单元92可以包括:第一计算子单元921,第二计算子单元922及第三计算子单元923。其中:
所述第一计算子单元921,适于计算所述环路反馈控制电压信号在所述第一调制电路为第一频率时,对应第一电压值;
所述第二计算子单元922,适于计算所述环路反馈控制电压信号在所述第一调制电路为第二频率时,对应第二电压值;
所述第三计算子单元923,适于基于第一差值与第二差值的比值,得到所述第一调制电路的增益;所述第一差值为第一频率与第二频率之间的差值;所述第二差值为所述第一电压值与第二电压值之间的差值。
优选地,所述装置90适于按照预设的多个频段,分别计算不同频段对应的所述第二调制电路的增益,按照不同频段对应的所述第二调制电路的增益,对相应频段下的DAC的增益进行校准。
本发明实施例还提供了一种两点调制器,所述两点调制器可以包括:
上述任一种所述的DAC增益校准装置80,对所述两点调制器中的DAC进行增益校准;
信号发射器,适于当接收到信号发射指令时,恢复第二调制电路的增益至初始值,并通过恢复后的第二调制电路发射调制后的第二基带信号。
在具体实施中,参照图10,压控振荡器可以设置有调制控制信号输入端Vmod_in及固定偏置电压输入端VCM。调制控制信号输入端Vmod_in及固定电压输入端VCM经选择器100与压控振荡器内第二调制电路22的控制端Vmod连接。
当第二调制电路22的控制端Vmod与调制控制信号输入端Vmod_in连接时,调制控制信号输入端Vmod_in为第二调制电路22的控制端Vmod提供变化的控制电压。当第二调制电路22的控制端Vmod与固定电压输入端VCM连接时,固定控制电压输入端VCM为第二调制电路22的控制端Vmod提供固定的控制电压,适用于锁相环电路处于锁定或者接收态时,为第二调制电路22中的可变电容提供偏置电压。
DAC增益校准装置80可以设置在压控振荡器内,通过输出校准控制信号Vmod_in_SEL,来控制第二调制电路22的控制端Vmod与调制控制信号输入端Vmod_in或固定控制电压输入端VCM连接,进而控制两点调制器是否对DAC进行校准。
具体地,当Vmod_in_SEL=0时,Vmod=Vmod_in;Vmod_in_SEL=1时,Vmod=VCM。DAC增益校准装置80具体可以参照表2进行控制:
KMOD_CAL_EN | DAC_EN | Vmod_in_SEL | KMOD(MHz/V) |
1 | 1 | 000…000000 | N*X |
0 | 1 | 111…111100 | X |
0 | 1 | 111…110000 | 2X |
0 | 1 | 111…110000 | 2X |
0 | 1 | 111…000000 | 3X |
0 | 0 | 111…111111 | -- |
表2
在表2中,KMOD_CAL_EN表示第二调制电路22使能信号,DAC_EN表示DAC使能信号,X表示第二调制电路22中任一组可变电容支路的增益值,N表示第二调制电路22增益放大N倍时的增益值。N的具体数值,可以由用户设定。
由表2可知:
当KMOD_CAL_EN=1,DAC_EN=1时,若Vmod_in_SEL为0,即Vmod均来自于Vmod_in,则第二调制电路22增益KMOD放大N倍,即KMOD=KMODN。
当KMOD_CAL_EN=0,DAC_EN=1时,DAC增益校准装置80可以通过二进制比特位的数值,具体可控第二调制电路22中每一可变电容支路是否处于工作状态,进而使得第二调制电路22的增益达到用户所设定的数值。
当KMOD_CAL_EN=0,DAC_EN=0时,Vmod=VCM,此时,锁相环电路通常处于锁定或者接收态,为可变电容提供偏置电压。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成,该程序可以存储于计算机可读存储介质中,存储介质可以包括:ROM、RAM、磁盘或光盘等。
以上对本发明实施例的方法及系统做了详细的介绍,本发明并不限于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种两点调制器中DAC增益校准方法,所述两点调制器包括内置有压控振荡器的锁相环电路;所述压控振荡器包括:第一调制电路及第二调制电路;所述第一调制电路,适于在环路反馈控制电压信号的控制下,对第一基带信号进行调制;所述第二调制电路,适于在调制控制信号的控制下,对第二基带信号进行调制;所述第二基带信号经DAC输入至所述第二调制电路;其特征在于:
所述第一调制电路及所述第二调制电路输出的调制信号的频率,与相应调制电路的增益的变化呈线性关系;
所述方法包括:
将所述第二调制电路的增益放大N倍,N≥2,且N为正整数;
计算所述第一调制电路的增益;
当接收到频率锁定指令时,将固定的第一基带信号输入至所述第一调制电路中,将频率可调的第二基带信号输入至所述第二调制电路中;
分别获取所述环路反馈控制电压信号及所述调制控制信号在DAC输入数据为第一数据时的电压值;
分别获取所述环路反馈控制电压信号及所述调制控制信号在DAC输入数据为第二数据时的电压值;
基于所述第一调制电路的增益,以及所述环路反馈控制电压信号及所述调制控制信号在所述DAC输入数据由第一数据变化至第二数据时电压的变化量,计算得到所述第二调制电路的增益;
基于所述第二调制电路的增益,对所述DAC增益进行校准。
2.如权利要求1所述的两点调制器中DAC增益校准方法,其特征在于,所述基于所述第一调制电路的增益,以及所述环路反馈控制电压信号及所述调制控制信号在所述DAC输入数据由第一数据变化至第二数据时电压的变化量,计算得到所述第二调制电路的增益,包括:
基于所述第一调制电路的增益,以及所述环路反馈控制电压信号及所述调制控制信号在所述DAC输入数据由第一数据变化至第二数据时电压的变化量,计算得到所述第二调制电路放大N倍后的增益;
将所述第二调制电路放大N倍后的增益与N的比值,作为所述第二调制电路的增益。
3.如权利要求2所述的两点调制器中DAC增益校准方法,其特征在于,所述基于所述第一调制电路的增益,以及所述环路反馈控制电压信号及所述调制控制信号在所述DAC输入数据由第一数据变化至第二数据时电压的变化量,计算得到所述第二调制电路放大N倍后的增益,包括:
计算所述环路反馈控制电压信号在所述DAC输入数据由第一数据变化至第二数据时电压的变化量,作为第一电压变化量;
计算所述调制控制信号在所述DAC输入数据由第一数据变化至第二数据时电压的变化量,作为第二电压变化量;
将所述第一调制电路的增益与所述第一电压变化量的乘积结果,再与所述第二电压变化量的比值,作为所述第二调制电路放大N倍后的增益。
4.如权利要求1所述的两点调制器中DAC增益校准方法,其特征在于,所述第二调制电路包括M组由可变电容管构成的可变电容支路,每组所述可变电容支路由两条并行连接的可变电容支路组成;M组所述可变电容支路之间并联 连接,M为正整数,且M≥N。
5.如权利要求1所述的两点调制器中DAC增益校准方法,其特征在于,所述将所述第二调制电路的增益放大N倍,包括:
基于预先接收到的增益放大指令,将所述第二调制电路的增益放大N倍。
6.如权利要求1所述的两点调制器中DAC增益校准方法,其特征在于,所述计算所述第一调制电路的增益,包括:
计算所述环路反馈控制电压信号在所述第一调制电路为第一频率时,对应的第一电压值;
计算所述环路反馈控制电压信号在所述第一调制电路为第二频率时,对应的第二电压值;
基于第一差值与第二差值的比值,得到所述第一调制电路的增益;所述第一差值为所述第一频率与所述第二频率之间的差值;所述第二差值为所述第一电压值与所述第二电压值之间的差值。
7.如权利要求1所述的两点调制器中DAC增益校准方法,其特征在于,按照预设的多个频段,分别计算不同频段对应的所述第二调制电路的增益,按照不同频段对应的所述第二调制电路的增益,对相应频段下的DAC的增益进行校准。
8.一种两点调制器控制方法,其特征在于,包括:
采用权利要求1-7任一项所述的两点调制器中DAC增益校准方法,对所述两点调制器中的DAC进行增益校准;
当接收到信号发射指令时,恢复第二调制电路的增益至初始值,并通过恢复后的第二调制电路发射调制后的第二基带信号。
9.一种两点调制器中DAC增益校准装置,所述两点调制器包括内置有压控振荡器的锁相环电路;所述压控振荡器包括:第一调制电路及第二调制电路;所述第一调制电路,适于在环路反馈控制电压信号的控制下,对第一基带信号进行调制;所述第二调制电路,适于在调制控制信号的控制下,对第二基带信号进行调制;所述第二基带信号经DAC输入至所述第二调制电路;
其特征在于,所述第一调制电路及第二调制电路输出的调制信号的频率,与相应调制电路的增益的变化呈线性关系;
所述装置包括:
增益调整单元,适于将所述第二调制电路的增益放大N倍,N≥2,且N为正整数;
计算单元,适于计算所述第一调制电路的增益;
信号施加单元,适于当接收到频率锁定指令时,将固定的第一基带信号输入至所述第一调制电路中,将频率可调的第二基带信号输入至所述第二调制电路中;
第一获取单元,适于分别获取所述环路反馈控制电压信号及所述调制控制信号在DAC输入数据为第一数据时电压值;
第二获取单元,适于分别获取所述环路反馈控制电压信号及所述调制控制信号在DAC输入数据为第二数据时的电压值;
增益确定单元,适于基于所述第一调制电路的增益,以及所述环路反馈控制电压信号及所述调制控制信号在所述DAC输入数据由第一数据变化至第二数据时电压的变化量,计算得到所述第二调制电路的增益;
校准单元,适于基于所述第二调制电路的增益,对所述DAC增益进行校准。
10.如权利要求9所述的DAC增益校准装置,其特征在于,所述增益确定单元,包括:
第一增益计算子单元,适于基于所述第一调制电路的增益,以及所述环路反馈控制电压信号及所述调制控制信号在所述DAC输入数据由第一数据变化至第二数据时电压的变化量,计算得到所述第二调制电路放大N倍后的增益;
第二增益计算子单元,适于将所述第二调制电路放大N倍后的增益与N的比值,作为所述第二调制电路的增益。
11.如权利要求10所述的DAC增益校准装置,其特征在于,所述第一增益计算子单元,包括:
第一计算模块,适于计算所述环路反馈控制电压信号在所述DAC输入数据由第一数据变化至第二数据时电压的变化量,作为第一电压变化量;
第二计算模块,适于计算所述调制控制信号在所述DAC输入数据由第一数据变化至第二数据时电压的变化量,作为第二电压变化量;
第三计算模块,适于将所述第一调制电路的增益与所述第一电压变化量的乘积结果,再与所述第二电压变化量的比值,作为所述第二调制电路放大N倍后的增益。
12.如权利要求9所述的DAC增益校准装置,其特征在于,所述第二调制电路包括M组由可变电容管构成的可变电容支路,所述可变电容支路之间并联 连接,M为正整数,且M≥N。
13.如权利要求9所述的DAC增益校准装置,其特征在于,所述增益调整单元,适于基于预先接收到的增益放大指令,将所述第二调制电路的增益放大N倍。
14.如权利要求9所述的DAC增益校准装置,其特征在于,所述计算单元,包括:
第一计算子单元,适于计算所述环路反馈控制电压信号在所述第一调制电路为第一频率时,对应的第一电压值;
第二计算子单元,适于计算所述环路反馈控制电压信号在所述第一调制电路为第二频率时,对应的第二电压值;
第三计算子单元,适于基于第一差值与第二差值的比值,得到所述第一调制电路的增益;所述第一差值为第一频率与第二频率之间的差值;所述第二差值为所述第一电压值与第二电压值之间的差值。
15.如权利要求9所述的DAC增益校准装置,其特征在于,所述装置适于按照预设的多个频段,分别计算不同频段对应的所述第二调制电路的增益,按照不同频段对应的所述第二调制电路的增益,对相应频段下的DAC的增益进行校准。
16.一种两点调制器,其特征在于,包括:
如权利要求9-15任一项所述的DAC增益校准装置,对所述两点调制器中的DAC进行增益校准;
信号发射器,适于当接收到信号发射指令时,恢复第二调制电路的增益至初始值,并通过恢复后的第二调制电路发射调制后的第二基带信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910737694.XA CN110474639B (zh) | 2019-08-07 | 2019-08-07 | 两点调制器及其控制方法、dac增益校准方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910737694.XA CN110474639B (zh) | 2019-08-07 | 2019-08-07 | 两点调制器及其控制方法、dac增益校准方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110474639A CN110474639A (zh) | 2019-11-19 |
CN110474639B true CN110474639B (zh) | 2022-10-11 |
Family
ID=68511603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910737694.XA Active CN110474639B (zh) | 2019-08-07 | 2019-08-07 | 两点调制器及其控制方法、dac增益校准方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110474639B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111049599B (zh) * | 2019-12-09 | 2022-03-11 | 物格微电子(珠海)有限公司 | 一种两点调制无线通信发射机的校准方法 |
CN111293986B (zh) * | 2020-04-28 | 2020-11-10 | 恒玄科技(上海)股份有限公司 | 一种射频调制电路 |
CN113824445B (zh) * | 2021-09-29 | 2023-07-28 | 天津津航计算技术研究所 | 宽温环境下dac输出自适应校准方法 |
CN113810048A (zh) * | 2021-11-18 | 2021-12-17 | 深圳百瑞互联技术有限公司 | 具有增益校正的锁相环两点调制电路、发射机及校正方法 |
CN115134204B (zh) * | 2022-07-08 | 2023-06-09 | 海能达通信股份有限公司 | 调制电路、调制的校准方法以及调制系统 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7612617B2 (en) * | 2008-03-01 | 2009-11-03 | Skyworks Solutions, Inc. | Voltage-controlled oscillator gain calibration for two-point modulation in a phase-locked loop |
US7868672B2 (en) * | 2008-12-09 | 2011-01-11 | Qualcomm Incorporated | Digital phase-locked loop with two-point modulation and adaptive delay matching |
KR101749958B1 (ko) * | 2010-07-08 | 2017-06-22 | 마이크로칩 테크놀로지 인코포레이티드 | 초퍼 기준 전압을 이용한 스위치형 커패시터 시그마-델타 변조기의 2단계 이득 교정과 스케일링 방식 |
CN102332912B (zh) * | 2011-09-30 | 2013-05-01 | 中国科学技术大学 | 一种可调节增益线性度的vco以及基于该vco的两点调制器 |
CN104767575B (zh) * | 2015-04-22 | 2017-04-19 | 清华大学 | 两点调制发射机中高通通路数模转换器的增益校准方法 |
CN107968687B (zh) * | 2016-10-20 | 2021-08-24 | 国民技术股份有限公司 | 一种两点调制发射机校准电路及校准方法 |
US10135452B2 (en) * | 2017-02-21 | 2018-11-20 | Infineon Technologies Ag | Digital frequency synthesizer with robust injection locked divider |
CN108768395B (zh) * | 2018-06-08 | 2021-09-07 | 中国电子科技集团公司第五十八研究所 | 一种用于多通道adc的增益失配误差校准电路 |
-
2019
- 2019-08-07 CN CN201910737694.XA patent/CN110474639B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN110474639A (zh) | 2019-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110474639B (zh) | 两点调制器及其控制方法、dac增益校准方法及装置 | |
US7030688B2 (en) | Low-pass filter for a PLL, phase-locked loop and semiconductor integrated circuit | |
US6236267B1 (en) | Linearization for power amplifiers using feed-forward and feedback control | |
US7496339B2 (en) | Amplitude calibration element for an enhanced data rates for GSM evolution (EDGE) polar loop transmitter | |
JP5566974B2 (ja) | 信号生成回路、発振装置、レーダー装置 | |
CN1985441B (zh) | 锁相环中相位误差抵消的方法和装置 | |
CN102332912B (zh) | 一种可调节增益线性度的vco以及基于该vco的两点调制器 | |
EP0153868A2 (en) | FM calibration in a phase-locked loop | |
US7636013B2 (en) | Method and integrated circuit including an amplifier calibration circuit | |
US9350296B1 (en) | Systems and methods for calibrating a dual port phase locked loop | |
US7893788B2 (en) | Charge pump-based frequency modulator | |
US7420433B2 (en) | Phase lock loop RF modulator system | |
US7746187B2 (en) | Self-calibrating modulator apparatuses and methods | |
CN108631754B (zh) | 一种高精度移相装置 | |
CN110504962A (zh) | 数字补偿模拟小数分频锁相环及控制方法 | |
US20060077009A1 (en) | Frequency generator with a phase locked loop | |
US7636386B2 (en) | Method of continuously calibrating the gain for a multi-path angle modulator | |
US6674331B2 (en) | Method and apparatus for simplified tuning of a two-point modulated PLL | |
CN111865340B (zh) | 信号发射方法、装置、电子设备及可读存储介质 | |
CN110932723B (zh) | 一种无晶振无线收发系统 | |
TW200950323A (en) | High resolution variable gain control | |
US7009449B2 (en) | Adjustable gain amplifier arrangement with relaxed manufacturing constraints | |
CN109391263B (zh) | 一种基于电流补偿的自校准电荷泵电路 | |
CN105958964A (zh) | Gm-C 滤波器频率校准电路及频率校准方法 | |
US6624707B1 (en) | Method and circuit for improving lock-time performance for a phase-locked loop |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |