CN111628773B - 模数转换器以及模数转换方法 - Google Patents

模数转换器以及模数转换方法 Download PDF

Info

Publication number
CN111628773B
CN111628773B CN202010477016.7A CN202010477016A CN111628773B CN 111628773 B CN111628773 B CN 111628773B CN 202010477016 A CN202010477016 A CN 202010477016A CN 111628773 B CN111628773 B CN 111628773B
Authority
CN
China
Prior art keywords
switch
analog
common
input
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010477016.7A
Other languages
English (en)
Other versions
CN111628773A (zh
Inventor
刘维辉
陈敏
乔爱国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipsea Technologies Shenzhen Co Ltd
Original Assignee
Chipsea Technologies Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipsea Technologies Shenzhen Co Ltd filed Critical Chipsea Technologies Shenzhen Co Ltd
Priority to CN202010477016.7A priority Critical patent/CN111628773B/zh
Publication of CN111628773A publication Critical patent/CN111628773A/zh
Application granted granted Critical
Publication of CN111628773B publication Critical patent/CN111628773B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请实施例提供了一种模数转换器以及模数转换方法，该模数转换器包括电容阵列、共模检测电路以及逻辑控制电路，电容阵列的第一端用于采样模拟输入信号；共模检测电路包括共模检测元件，共模检测电路的一端用于接收模拟输入信号，并获得模拟输入信号的共模电压；逻辑控制电路连接于共模检测电路以及电容阵列，逻辑控制电路被配置为在模数转换器采样之前，将共模检测元件中的电荷清零；以及在模数转换器的采样期间，控制共模检测电路将共模电压输入至电容阵列的第二端，以使电容阵列第二端的电压值在采样期间维持与共模电压的电压值相等。本实施例提供的模数转换器能够避免模数转换器转换过程中可能发生的漏电，保证模数转换器的转换精度。

Description

模数转换器以及模数转换方法
技术领域
本申请电子电路技术领域，具体涉及一种模数转换器以及模数转换方法。
背景技术
逐次逼近型模数转换器(Successive Approximation Register ADC，SAR ADC)是一种采用电容翻转策略实现中等转换精度、中等采样速度的结构。为了保证测量精度，SARADC一般采用差分信号作为输入信号，同时通过差分结构进行测量，进而抑制电源地的共模干扰等非理想因素的影响。
传统的检测方式是直接将外部的差分信号输入至SARADC，而外部的差分信号的共模电压可能在0～电源电压的范围内波动，传统的SAR ADC无法支持如此宽的共模输入范围的差分信号检测，会导致SAR ADC在转换过程中漏电，从而影响精度。
发明内容
鉴于以上问题，本申请实施例提供一种，以解决上述技术问题。
本申请实施例是采用以下技术方案实现的：
一种模数转换器，包括电容阵列、共模检测电路以及逻辑控制电路，电容阵列的第一端用于采样模拟输入信号；共模检测电路包括共模检测元件，共模检测电路的一端用于接收模拟输入信号，并获得模拟输入信号的共模电压；逻辑控制电路连接于共模检测电路以及电容阵列，逻辑控制电路被配置为在模数转换器采样之前，将共模检测元件中的电荷清零；以及在模数转换器的采样期间，控制共模检测电路将共模电压输入至电容阵列的第二端，以使电容阵列第二端的电压值在采样期间维持与共模电压的电压值相等。
在一些实施方式中，共模检测电路还包括第一开关、第二开关以及第三开关，共模检测元件的第一端通过第一开关接收模拟输入信号，共模检测元件的第二端通过第二开关连接预设的偏置端，共模检测元件的第二端作为共模检测电路的输出端用于输出共模电压；第三开关一端连接偏置端、另一端连接共模检测元件的第一端；模数转换器还包括共模输入开关，共模输入开关的第一端连接于共模检测元件的第二端，共模输入开关的第二端连接于电容阵列的第二端；逻辑控制电路被配置为：在模数转换器采样之前，控制第二开关以及第三开关导通；并在模数转换器采样期间，控制第一开关与共模输入开关导通。
在一些实施方式中，模数转换器还包括比较器，电容阵列的第二端分别连接比较器的输入端以及共模检测电路；模数转换器还包括第四开关、第五开关以及模式切换开关；第四开关连接于共模检测电路的第二端与比较器的输入端之间，第五开关连接于电容阵列和比较器的输入端之间，比较器的输出端还连接于共模输入开关的第一端；模式切换开关连接于比较器的输入端与输出端之间；
逻辑控制电路还被配置为：在采样期间，控制第五开关截止，且控制模式切换开关以及第四开关导通，以将比较器的输入端与输出端形成闭环。
在一些实施方式中，电容阵列为差分电容阵列，包括第一子电容阵列以及第二子电容阵列；输入信号为差分输入信号，包括第一输入信号以及第二输入信号；第一子电容阵列的第一端用于采样第一输入信号、第一子电容阵列的第二端连接比较器的第一输入端；第二子电容阵列的第一端用于采样第二输入信号、第二子电容阵列的第二端连接比较器的第二输入端；第五开关包括第五子开关以及第六子开关，第五子开关连接于第一子电容阵列的第二端与比较器的第一输入端之间，第六子开关连接于第二子电容阵列的第二端与比较器的第二输入端之间；共模输入开关包括串联在第一子电容阵列的第二端与第二子电容阵列的第二端之间的第一共模输入开关以及第二共模输入开关；模式切换开关包括第一模式切换开关以及第二模式切换开关，第一模式切换开关与第二模式切换开关串联在比较器的第二输入端与输出端之间，第一模式切换开关与第二模式切换开关的连接节点连接于第一共模输入开关与第二共模输入开关的连接节点。
在一些实施方式中，电容阵列为差分电容阵列，包括第一子电容阵列以及第二子电容阵列；模拟输入信号为差分输入信号，包括第一输入信号以及第二输入信号；模数转换器还包括比较器；
第一子电容阵列的第一端用于采样第一输入信号、第一子电容阵列的第二端连接比较器的第一输入端；第二子电容阵列的第一端用于采样输入信号、第二子电容阵列的第二端连接比较器的第二输入端；共模输入开关包括第一共模输入开关以及第二共模输入开关，第一共模输入开关的第一端与第二共模输入开关的第一端连接，第一共模输入开关的第二端连接于第一子电容阵列的第二端，第二共模输入开关的第二端连接于第二子电容阵列的第二端；共模检测元件包括第一共模检测元件以及第二共模检测元件，第一开关包括第一子开关以及第二子开关，第三开关包括第三子开关以及第四子开关；第一共模检测元件的第一端用于通过第一子开关接收第一输入信号，第二共模检测元件的第一端用于通过第二子开关接收第二输入信号；第一共模检测元件的第二端与第二共模检测元件的第二端相连接并作为共模检测电路的输出端；偏置端通过第二开关连接共模检测电路的输出端；第三子开关连接在偏置端与第一共模检测元件的第一端之间；第四子开关连接在偏置端与第二共模检测元件的第一端之间；第一共模输入开关与第二共模输入开关的连接节点还连接于共模检测电路的输出。
在一些实施方式中，电容阵列被配置为共模检测电路，电容阵列中的电容被配置为共模检测元件；逻辑控制电路被配置为在模数转换到器采样之前，将电容阵列中的每个电容的电荷清零；以及在模数转换器采样期间，控制电容阵列的第一端接收模拟输入信号，通过电容阵列中的电容获得模拟输入信号的共模电压，并控制电容阵列的第二端的电压值在采样期间维持与共模电压的电压值相等。
在一些实施方式中，电容阵列为差分电容阵列，电容阵列包括第三子电容阵列以及第四子电容阵列；模拟输入信号为差分输入信号，模拟输入信号包括第三输入信号以及第四输入信号；第三子电容阵列的第一端用于接收第三输入信号、第三子电容阵列的第二端连接比较器的第一输入端；第四子电容阵列的第一端用于接收第四输入信号、第四子电容阵列的第二端连接比较器的第二输入端；模数转换器还包括：开关单元，包括多个开关，其中每个开关与电容阵列中的一个电容并联；以及第三共模输入开关和第四共模输入开关，第三共模输入开关的第一端与第四共模输入开关的第一端连接，第三共模输入开关的第二端连接于第三子电容阵列的第二端，第四共模输入开关的第二端连接于第四子电容阵列的第二端；逻辑控制电路被配置为：在模数转换器采样之前控制开关单元中的每个开关导通；并在模数转换器采样期间，控制第三共模输入开关以及第四共模输入开关导通。
本申请实施例还提供一种模数转换方法，应用于模数转换器，模数转换器包括电容阵列，电容阵列的第一端用于采样模拟输入信号；其特征在于，模数转换器包括共模检测元件，方法包括在模数转换器采样之前，将共模检测元件中的电荷清零；以及在模数转换器的采样期间，通过共模检测元件获得模拟输入信号的共模电压，并将共模电压输入至电容阵列的第二端，以使电容阵列第二端的电压值在采样期间维持与共模电压相等的电压值。
在一些实施方式中，将共模电压输入至电容阵列的第二端之前，方法还包括将共模电压输入至缓冲器，以通过缓冲器将共模电压输入至电容阵列的第二端。
在一些实施方式中，模数转换器还包括比较器；将共模电压输入至缓冲器之前，方法还包括将比较器的输入端与输出端闭环，以使比较器作为缓冲器。
本申请实施例提供的模数转换器以及模数转换方法，模数转换器设置有电容阵列，共模检测电路以及逻辑控制电路，其中电容阵列的第一端用于采样模拟输入信号；共模检测电路包括共模检测元件，共模检测元件的一端用于接收模拟输入信号，并获得模拟输入信号的共模电压；逻辑控制电路连接于共模检测电路以及电容阵列，逻辑控制电路被配置为在模数转换器采样之前，将共模检测元件中的电荷清零；以及在模数转换器的采样期间，控制共模检测电路将共模电压输入至电容阵列的第二端，以使电容阵列第二端的电压值在采样期间维持与共模电压的电压值相等。在上述模数转换器的工作过程中，通过在模数转换器采样之前将共模检测元件中的电荷清零，然后在采样期间控制共模检测电路将共模检测电压输入至电容阵列的第二端，以使第二端的电压值在采样期间维持与共模电压，其中该第二端是与电容阵列接收模拟输入信号的第一端相对的一端，进而使得模数转换器在转换期间电容阵列第二端的电压值始终保持在电源电压范围内，从而避免模数转换器转换过程中可能发生的漏电，保证模数转换器的转换精度。
本申请的这些方面或其他方面在以下实施例的描述中会更加简明易懂。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本申请实施例提供的模数转换器的模块框图。
图2示出了本申请实施例提供的模数转换器的另一种模块框图。
图3示出了本申请实施例提供的模数转换器的一种电路结构示意图。
图4示出了本申请实施例提供的模数转换器的另一种模块框图。
图5示出了本申请实施例提供的模数转换器的另一种电路结构示意图。
图6示出了本申请实施例提供的模数转换器的另一种电路结构示意图。
图7示出了本申请实施例提供的模数转换方法的流程示意图。
具体实施方式
下面详细描述本申请的实施方式，实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性地，仅用于解释本申请，而不能理解为对本申请的限制。
模数转换器(Analogue-to-Digital Converter，ADC)芯片用于信号测量时，一般分为单端、伪差分和差分三种信号输入方式。采用单端输入方式时，通常将输入信号输入直接输入至ADC的输入端；采用伪差分输入方式时，通常将输入信号输入ADC的正输入端，而ADC的负输入端则连接芯片的参考地，或者连接ADC的参考电压负端；采用差分输入方式时，通常将输入信号的差分信号分别输入ADC的正输入端和负输入端。对应于上述三种信号输入方式，ADC的内部结构也可以分别单端结构和差分结构。其中，单端结构具有面积小、功耗低的优点，但是容易受干扰、失调大且不容易消除；而差分结构由于具有优异的对称性，对共模噪声具有很好的抑制能力，能够消除转换过程中各种非理想因素的影响，例如开关电荷注入、时钟馈通等。
逐次逼近型模数转换器(Successive Approximation Register ADC，SAR ADC)是一种采用电容翻转策略实现中等转换精度、中等采样速度的结构。为了保证测量精度，SARADC一般采用差分信号作为输入信号，同时通过差分结构进行测量，进而抑制电源地的共模干扰等非理想因素的影响。
传统差分检测方式是直接将外部的输入信号的差分信号输入至SARADC，而差分信号的共模电压可能在0～电源电压的范围内波动，传统的SAR ADC无法支持如此宽的共模输入范围的差分信号检测，会导致SAR ADC在转换过程中漏电，尤其是在共模电压达到0V或电源电压时，漏电现象最为明显，从而影响SARADC的转换精度。
为了解决上述技术问题，发明人经过长期研究，提出了本申请实施例中模数转换器以及模数转换方法，该模数转换器设置有电容阵列，共模检测电路以及逻辑控制电路，其中电容阵列的第一端用于采样模拟输入信号；共模检测电路包括共模检测元件，共模检测元件的一端用于接收模拟输入信号，并获得模拟输入信号的共模电压；逻辑控制电路连接于共模检测电路以及电容阵列，逻辑控制电路被配置为在模数转换器采样之前，将共模检测元件中的电荷清零；以及在模数转换器的采样期间，控制共模检测电路将共模电压输入至电容阵列的第二端，以使电容阵列第二端的电压值在采样期间维持与共模电压的电压值相等。在上述模数转换器的工作过程中，通过在模数转换器采样之前将共模检测元件中的电荷清零，然后在采样期间控制共模检测电路将共模检测电压输入至电容阵列的第二端，以使第二端的电压值在采样期间维持与共模电压的电压值相等，其中该第二端是与电容阵列接收模拟输入信号的第一端相对的一端，进而使得在模数转换器的转换期间电容阵列第二端的电压值始终保持在电源电压范围内，从而避免模数转换器转换过程中可能发生的漏电，保证模数转换器的转换精度。
为了使本技术领域的人员更好地理解本申请的方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
如图1所示，图1示意性地示出了本申请实施例提供的一种模数转换器100，该模数转换器100包括电容阵列110、共模检测电路120以及逻辑控制电路130，其中共模检测电路120包括共模检测元件121。电容阵列110的第一端用于采样模拟输入信号；共模检测电路120的一端用于接收模拟输入信号，并获得模拟输入信号的共模电压；逻辑控制电路130连接于共模检测电路120以及电容阵列110，逻辑控制电路130被配置为在模数转换器100采样之前，将共模检测元件121中的电荷清零，以及在模数转换器100的采样期间，控制共模检测电路120将共模电压输入至电容阵列110的第二端，以使电容阵列110第二端的电压值在采样期间维持与共模电压的电压值相等。
本实施例的模数转换器100在工作时，首先，通过逻辑控制电路130控制共模检测电路120将共模检测元件121中的电荷清零，以对共模检测元件121进行复位，进而为检测模拟输入信号的共模电压做好准备。本实施例中，共模检测元件121可以为电容，通过将电容中的电荷清零，进而使得共模检测电路120复位。在一些实施方式中，共模检测元件121也可以为电阻或工作在线性区的MOS管。需要说明的是，共模检测元件121并不限于上述的元件。接着，通过共模检测电路120与电容阵列110同时接收模拟输入信号，电容阵列110接收模拟输入信号时对模拟输入信号进行采样，共模检测电路120接收模拟输入信号时获得模拟输入信号的共模电压。在电容阵列110采样期间，逻辑控制电路130控制共模检测电路120将模拟输入信号的共模电压输入至电容阵列110。电容阵列110的第一端接收模拟输入信号、第二端接收模拟输入信号的共模电压，采样期间电容阵列110第二端的电压维持在与共模电压的电压值相等。那么模数转换器100在后续的转换期间，即使模拟输入信号的共模电压达到0V或者与电源电压相等，电容阵列110第二端的电压值也能够始终保持在电源电压的范围之内，也能够保证模数转换器100的转换期间不会发生漏电，从而保证模数转换器100的精度。
具体地，如图2所示，共模检测电路120还包括第一开关122、第二开关123以及第三开关124，共模检测元件121的第一端通过第一开关122接收模拟输入信号Vin，共模检测元件121的第二端通过第二开关123连接预设的偏置端10，共模检测元件121的第二端还作为共模检测电路120的输出端以输出共模电压；第三开关124一端连接偏置端10、另一端连接共模检测元件121的第一端；模数转换器100还包括共模输入开关140，共模输入开关140的第一端连接于共模检测元件121的第二端，共模输入开关140的第二端连接于电容阵列110的第二端。逻辑控制电路130被配置为：在模数转换器100采样之前，控制第二开关123以及第三开关124导通；并在模数转换器100采样期间，控制第一开关122与共模输入开关140导通。
逻辑控制电路130通过输出时钟信号至第一开关122、第二开关123、第三开关124以及共模输入开关140，进而控制第一开关122、第二开关123、第三开关124以及共模输入开关140的导通和关断。当逻辑控制电路输130出第一时钟信号时，第二开关123与第三开关124导通；当逻辑控制电路130输出第二时钟信号时，第一开关122导通与共模输入开关140导通。
本实施例中，模数转换器100在工作期间可以包括复位阶段以及采样阶段。其中复位阶段处于采样阶段之前。
在复位阶段，逻辑控制电路130输出第一时钟信号控制第二开关123和第三开关124导通。此时第一开关122与共模输入开关140均断开，共模检测元件121两端连接预设的偏置端10，共模检测元件121通过偏置端10泄放电荷，从而将共模检测元件121中的电荷清零，实现复位。
在采样阶段，电容阵列110的第一端接收模拟输入信号Vin以对模拟输入信号Vin进行采样；同时，逻辑控制电路130输出第二时钟信号控制第一开关122和共模输入开关140导通。此时第二开关123与第三开关124断开，模拟输入信号Vin被输入至共模检测电路120，并为共模检测元件121充电，此时共模检测电路120获得模拟输入信号Vin的共模电压，并将该共模电压输入至电容阵列110的第二端，在采样阶段，电容阵列110第二端的电压值将维持与模拟输入信号Vin的共模电压的电压值相等。
如图2与图3所示，其中图3示出了上述模数转换器100的一种差分结构示意图。电容阵列110为差分电容阵列，其包括第一子电容阵列111以及第二子电容阵列112。模拟输入信号Vin为差分输入信号，其包括第一输入信号Vin+以及第二输入信号Vin-。模数转换器100还包括比较器Amp，第一子电容阵列111的第一端用于采样第一输入信号Vin+、第二端连接比较器Amp的第一输入端；第二子电容阵列112的第一端用于采样第二输入信号Vin-、第二端连接比较器Amp的第二输入端。
第一子电容阵列111为正端电容阵列，正端电容阵列包括N个电容。每个电容的第一端均通过一个多路开关选择性地接收第一输入信号Vin+、正参考信号Vrefp以及负参考信号Vrefn，每个电容的第二端均连接于比较器Amp的第一输入端。其中，正参考信号Vrefp与负参考信号Vrefn为一组差分信号。逻辑控制电路130通过控制多路开关的通断进而使得正端电容阵列中的每个电容在同一时间分别接收第一输入信号Vin+、正参考信号Vrefp以及负参考信号Vrefn中的一个。
以N-1位SAR ADC为例，其正端电容阵列包括N个电容，按照从低位至高位的顺序为CP(00)、CP(0)、CP(1)···CP(N-2)。其中，CP(00)的电容值与CP(0)的电容值相等，CP(0)～CP(N-2)的电容值以2的幂次方递增。假设电容CP(00)与电容CP(0)的电容值为C0，则电容CP(00)～CP(N)的电容值依次为C0、C0、21C0、22C0···2N-2C0。
第二子电容阵列112为负端电容阵列，负端电容阵列同样包括N个电容。每个电容的第一端均通过一个多路开关选择性地接收第二输入信号Vin-、正参考信号Vrefp以及负参考信号Vrefn，每个电容的第二端均连接于比较器的第二输入端。逻辑控制电路130通过控制多路开关的通断进而使得负端电容阵列中的每个电容在同一时间分别接收第一输入信号Vin-、正参考信号Vrefp以及负参考信号Vrefn中的一个。
仍以N-1位SAR ADC为例，其负端电容阵列包括N个电容，按照从低位至高位的顺序为CN(00)、CN(0)、CN(1)···CN(N-2)。其中，CN(00)的电容值与CN(0)的电容值相等，CN(0)～CN(N-2)的电容值以2的幂次方递增。假设电容CN(00)与电容CN(0)的电容值为C0，则电容CN(00)～CN(N)的电容值依次为C0、C0、21C0、22C0···2N-2C0。
共模输入开关140包括第一共模输入开关SW1以及第二共模输入开关SW2，第一共模输入开关SW1的第一端与第二共模输入开关SW2的第一端连接，第一共模输入开关SW1的第二端连接于第一子电容阵列111的第二端，第二共模输入开关SW2的第二端连接于第二子电容阵列112的第二端。
共模检测元件121包括第一共模检测元件以及第二共模检测元件。本申请实施例中，共模检测元件为电容，其中第一共模检测元件为第一电容C1，第二共模检测元件为第二电容C2。第一开关122包括第一子开关S1以及第二子开关S2，第三开关124包括第三子开关S3以及第四子开关S4；第一电容C1的第一端用于通过第一子开关S1接收第一输入信号Vin+，第二电容C2的第一端用于通过第二子开关S2接收第二输入信号Vin-；第一电容C1的第二端与第二电容C2的第二端相连接并作为共模检测电路120的输出端；第二开关123为第二开关SA2，偏置端10预设有偏置信号VBAIS，偏置端10通过第二开关SA2连接共模检测电路120的输出端。
第三子开关S3连接在偏置端10与第一电容C1的第一端之间；第四子开关S4连接在偏置端10与第二电容C2的第一端之间；第一共模输入开关SW1与第二共模输入开关SW2的连接节点还连接于共模检测电路120的输出端。
上述的模数转换器100的原理如下：
逻辑控制电路130通过一组非交叠时钟信号(Ph1、Ph2)控制第一子开关S1、第二子开关S2、第三子开关S3、第四子开关S4以及第二开关SA2的通断。非交叠时钟信号也即时钟信号Ph1和时钟信号Ph2在同一时间不能同时为高电平。
其中，第三子开关S3、第四子开关S4以及第二开关SA2受控于时钟信号Ph1，时钟信号Ph1为高电平时控制第三子开关S3、第四子开关S4以及第二开关SA2导通；第一子开关S1以及第二子开关S2受控于时钟信号Ph2，时钟信号Ph2为高电平时控制第一子开关S1以及第二子开关S2导通。
进一步地，逻辑控制电路130还通过时钟信号控制第一共模输入开关SW1以及第二共模输入开关SW2的通断。在本实施例中，可以通过上述的非交叠时钟信号(Ph1、Ph2)同时控制第一共模输入开关SW1以及第二共模输入开关SW2的通断，进而提高模数转换器100的转换速度。具体地，当时钟信号Ph1为高电平时控制第一共模输入开关SW1和第二共模输入开关SW2断开；当时钟信号Ph2为高电平时控制第一共模输入开关SW1和第二共模输入开关SW2导通。在一些实施方式中，也可以不通过非交叠时钟信号(Ph1、Ph2)控制第一共模输入开关SW1和第二共模输入开关SW2的通断，而是通过另外的时钟信号来控制第一共模输入开关SW1和第二共模输入开关SW2的通断。
模数转换器100在工作过程中，可以包括复位阶段、采样阶段以及转换阶段。
复位阶段：时钟信号Ph1为高电平、时钟信号Ph2为低电平。此时第三子开关S3、第四子开关S4以及第二开关SA2导通，第一子开关S1、第二子开关S2、第一共模输入开关SW1以及第二共模输入开关SW2断开。第一电容C1以及第二电容C2的两端连接于预设的偏置端10，预设偏置端10提供偏置信号VBIAS。本实施例中，该偏置信号VBIAS的电压可以为但不限于为0、电源电压以及电源电压的一半中的任一种，因此该偏置信号VBIAS无需额外的电路产生，进而节省电路成本。通过该偏置信号VBIAS泄放第一电容C1和第二电容C2中电荷，使得共模检测电路120进行复位，此时第一电容C1的电荷为：Q1＝0、第二电容C2的电荷为：Q2＝0；共模检测电路120的总电荷为：Q0＝0。
采样阶段：时钟信号Ph1为低电平、时钟信号Ph2为高电平。此时第一子开关S1、第二子开关S2、第一共模输入开关SW1以及第二共模输入开关SW2导通，第三子开关S3、第四子开关S4以及第二开关SA2断开。逻辑控制电路130通过控制多路开关的通断使第一电容C1的第一端接收第一输入信号Vin+，第二电容C2的第一端接收第二输入信号Vin-；第一输入信号Vin+对第一电容C1进行充电；第二输入信号Vin-对第二电容C2进行充电。此时第一电容C1的电荷为：Q1＝(VIN+-VCM)C1；第二电容C2的电荷为：Q2＝(VIN--VCM)C2；此时共模检测电路120的总电荷为：Q0＝(VIN+-VCM)C1+(VIN--VCM)C2。其中，VCM为第一电容C1与第二电容C2的连接节点VCM的电压、C1为第一电容C1的容值、C2为第二电容C2的容值。由于在时钟信号Ph1和时钟信号Ph2的切换时刻共模检测电路120中电容的电荷总量不变，因此(VIN+-VCM)C1+(VIN--VCM)C2＝0。在本实施例中，第一电容C1和第二电容C2的电容值相等。因此可得连接节点VCM的节点电压为：也即等于第一输入信号Vin+与第二输入信号Vin-的共模电压；其中VIN+为第一输入信号Vin+的电压值、VIN-为第二输入信号Vin-的电压值。进一步地，连接节点VCM通过第一共模输入开关SW1连接于第一子电容阵列111的第二端，因此第一子电容阵列111第二端的节点VP的节点电压为：/>连接节点VCM通过第二共模输入开关SW2连接于第二子电容阵列112的第二端，因此第二子电容阵列112第二端的节点VN的节点电压同样为：/>也即，在采样期间，节点VP和节点VN的节点电压保持在与第一输入信号Vin+和第二输入信号Vin-的共模电压相等。因此，采样期间第一子电容阵列111存储的电荷为：
第二子电容阵列112存储的电荷为：
转换阶段：比较器从高位至低位逐次控制第一子电容阵列111和第二子电容阵列112中的电容翻转。其中，翻转电容指的是逻辑控制电路130通过控制多路开关的通断将电容的输入信号在正参考信号Vrefp和负参考信号Vrefn之间切换。在此阶段，时钟信号Ph1高电平、时钟信号Ph2为低电平。此时第三子开关S3、第四子开关S4以及第二开关SA2重新导通，第一子开关S1、第二子开关S2、第一共模输入开关SW1以及第二共模输入开关SW2重新断开。共模检测电路120可以重新进入复位，也就是说，本实施例提供的模数转换器100的复位阶段可以与转换阶段同时进行，进而无需增加额外的复位时间，从而保证模数转换器100的转换速度。
第一次转换期间：从模数转换器100的最高位电容开始，逻辑控制电路130通过控制多路开关的通断，将第一子电容阵列111中的最高位电容CP(N-2)的输入信号切换为正参考信号Vrefp、其余电容的输入信号均切换为负参考信号Vrefn；并将第二子电容阵列112中的最高位电容CP(N-2)的输入信号切换为负参考信号Vrefn、其余电容的输入信号均切换为正参考信号Vrefp。此时第一子电容阵列111存储的电荷为：
Q2(P)＝(VREFP-VP)2N-2C0+(VREFN-VP)2N-2C0
(3)
第二子电容阵列112存储的电荷为：
Q2(N)＝(VREFN-VN)2N-2C0+(VREFP-VN)2N-2C0
(4)
其中，VREFP为正参考信号Vrefp的电压、VREFN为负参考信号Vrefn的电压。由于第一共模输入开关SW1和第二共模输入开关SW2断开，第一子电容阵列111的节点VP和第二子电容阵列112的节点VN都为浮置节点，没有电荷泄放路径，因此第一子电容阵列111和第二子电容阵列112存储的电荷总量分别保持不变，也就是说，第一子电容阵列111和第二子电容阵列112存储的电荷在采样期间和转换期间相等。因此，Q1(P)＝Q2(P)；Q1(N)＝Q2(N)。也即：
整理得：
整理得：
由于在转换阶段电容阵列的电荷总量不变，因此按照上述推导方式同理可以推导出后续转换过程中的节点VP和节点VN的电压，得到转换期间节点VP和节点VN的共模电压为：
节点VP和节点VN的差模电压为：
节点VP的电压可以表示为节点VP和节点VN的共模电压与差模电压之和；节点VN的电压可以表示为节点VP和节点VN的共模电压与差模电压之差。
通常地，当/>时，节点VP的电压最小值为0；节点VN的电压最大值为VREFP+VREFN；节点VP的电压最大值为VREFP+VREFN；节点VN的电压最小值为0。
在转换阶段，节点VP的电压范围即为：0～(VREFP+VREFN)；节点VN的电压范围即为：0～(VREFP+VREFN)。而模数转换器100中，参考电压小于或等于电源电压，也即(VREFP+VREFN)≤VDD，例如VREFP＝VDD，VREFN＝0。因此，模数转换器100在转换期间，节点VP和节点VN的电压始终保持在0～VDD的电压范围之内。传统的模数转换器由于无法适应输入信号0～电源电压的共模范围，会导致节点VP和节点VN的电压小于0或大于电源电压，当节点VP和节点VN的电压小于0时，模数转换器会通过内部关断的NMOS管漏电，当节点VP和节点VN的电压的大于电源电压时，模数转换器会通过内部关断的PMOS管漏电，漏电时电容阵列的电荷被部分泄放，从而影响到模数转换器的转换精度。而本实施例提供的模数转换器100，能够自适应输入信号的共模范围，保证在转换期间节点VP和节点VN的电压始终保持在0～VDD的电压范围之内，从而不会发生漏电，保证模数转换器100的转换精度。
本实施例提供的模数转换器100，当第一输入信号Vin+和第二输入信号Vin-的共模电压为电源电压时，在采样阶段：在一个实施例中，假设正参考信号Vrefp的电压VREFP为1.2V；负参考信号Vrefn的电压VREFN为0V；电源电压VDD为3.3V；在转换阶段，节点VP和节点VN的共模电压为：/>而由于CMOS工艺的限制，当差分输入信号的共模电压等于电源电压时，允许的差分输入信号的差模电压最大为0.1V，否则会通过采样开关PMOS管源漏端的PN结漏电，导致输入信号失真，降低精度，此时需要限制输入信号幅度满足：VIN≤VDD+0.1V。因此本实施例中，第一输入信号Vin+和第二输入信号Vin-的差模电压最大值为0.1V，也即/>的最大值为0.1V。假设/>取最大值0.1V，那么在转换阶段节点VP和节点VN的差模电压为：/>此时节点VP的电压为0.5V、节点VN的电压为0.7V，节点VP和节点VN的电压均在电源电压3.3V之内，因此模数转换器100在转换阶段不会漏电。
在另一个实施例中，假设电源电压VDD为3.3V；正参考信号Vrefp的电压VREFP等于电源电压3.3V；负参考信号Vrefn的电压VREFN为0V；在转换阶段，节点VP和节点VN的共模电压：此时第一输入信号Vin+和第二输入信号Vin-的差模电压取0.1V。那么在转换阶段节点VP和节点VN的差模电压为：/>此时节点VP的电压为1.55V、节点VN的电压为1.75V，节点VP和节点VN的电压均在电源电压3.3V之内，因此模数转换器100在转换阶段不会漏电。
因此，本实施例提供的模数转换器100即使差分输入信号的共模电压达到电源电压，也能够在转换期间保证节点VP和节点VN的电压始终处于电源电压范围而内，避免发生漏电，进而保证转换精度。
本实施例提供的模数转换器100，当第一输入信号Vin+和第二输入信号Vin-的共模电压为0V时，在采样阶段：在一个实施例中，假设正参考信号Vrefp的电压VREFP为1.2V；负参考信号Vrefn的电压VREFN为0V；电源电压VDD为3.3V；在转换阶段，节点VP和节点VN的共模电压：/>而由于CMOS工艺的限制，当差分输入信号的共模电压等于0时，允许的差分输入信号的差模电压最大为0.1V，否则会通过采样开关NMOS管源漏端的PN结漏电，导致输入信号失真，降低精度，此时需要限制输入信号幅度满足：VIN≥-0.1V。因此本实施例中第一输入信号Vin+和第二输入信号Vin-的差模电压最大值为0.1V，也即/>的最大值为0.1V。假设/>取最大值0.1V，那么在转换阶段节点VP和节点VN的差模电压为：/>此时节点VP的电压为0.5V、节点VN的电压为0.7V，节点VP和节点VN的电压均在电源电压3.3V之内，因此模数转换器100在转换阶段不会漏电。
在另一个实施例中，假设电源电压VDD为3.3V；正参考信号Vrefp的电压VREFP等于电源电压3.3V；负参考信号Vrefn的电压VREFN为0V；在转换阶段，节点VP和节点VN的共模电压：此时第一输入信号Vin+和第二输入信号Vin-的差模电压取0.1V。那么在转换阶段节点VP和节点VN的差模电压为：/>此时节点VP的电压为1.55V、节点VN的电压为1.75V，节点VP和节点VN的电压均在电源电压3.3V之内，因此模数转换器100在转换阶段不会漏电。
因此，本实施例提供的模数转换器100即使差分输入信号的共模电压达到0V，也能够在转换期间保证节点VP和节点VN的电压始终处于电源电压范围之内，避免发生漏电，进而保证转换精度。
综上所述，本实施例提供的模数转换器100，允许的输入信号的幅度为-0.1V～(VDD+0.1V)，通过共模检测电路120检测第一输入信号Vin+和第二输入信号Vin-的共模电压，并将模拟输入信号的共模电压输入至电容阵列的节点VP和节点VN，使节点VP和节点VN的电压在模数转换器100的采样期间维持在与第一输入信号Vin+和第二输入信号Vin-的共模电压相等的电压值进而保证模数转换器100在转换期间节点VP和节点VN的共模电压限制为/>从而使得节点VP和节点VN在转换期间的电压值始终处于电源电压范围之内不会发生漏电，保证转换精度，并且实现自适应外部差分输入信号(0～VDD)的共模范围。
如图4所示，在一些实施方式中，模数转换器100还包括第四开关150、第五开关160以及模式切换开关170。第四开关150连接于共模检测电路120的第二端与比较器Amp的输入端之间，第五开关160连接于电容阵列110和比较器Amp的输入端之间。比较器Amp的输出端连接于共模输入开关140的第一端，通过共模输入开关140连接电容阵列110的第二端。模式切换开关170连接于比较器Amp的输入端与输出端之间；逻辑控制电路130还被配置为在采样期间，控制第五开关160截止，且控制模式切换开关170以及第四开关150导通，以将比较器Amp的输入端与输出端形成闭环。
在模数转换器100采样期间，通过控制模式切换开关170导通，使比较器Amp的输入端与输出端形成闭环，进而使得比较器Amp转变为电压跟随器，同时通过断开第五开关160以及导通第四开关150，使得模拟输入信号Vin的共模电压经过电压跟随器输出至电容阵列110的第二端，从而提高电路的驱动能力，并且通过第四开关150、第五开关160以及模式切换开关170的通断，将模数转换器100原本的比较器Amp复用作为电压跟随器，进而节省电路成本。
具体地，请一并参阅图5，第四开关150为图5中的第四开关SA4，第四开关SA4一端连接于第一电容C1与第二电容C2之间、另一端连接于比较器Amp的第一输入端；第五开关160包括第五子开关S5以及第六子开关S6，第五子开关S5连接在第一子电容阵列111的第二端与比较器Amp的第一输入端之间，第六子开关S6连接在第二子电容阵列112的第二端与比较器Amp的第二输入端之间；模式切换开关170包括第一模式切换开关Sa1以及第二模式切换开关Sa2，第一模式切换开关Sa1与第二模式切换开关Sa2串联在比较器Amp的第二输入端与输出端之间，第一模式切换开关Sa1与第二模式切换开关Sa2的连接节点连接于第一共模输入开关SW1与第二共模输入开关SW2的连接节点。
逻辑控制电路130通过上述的非交叠时钟信号(Ph1、Ph2)控制第四开关SA4、第五子开关S5、第六子开关S6、第一模式切换开关Sa1以及第二模式切换开关Sa2的通断。其中，第五子开关S5、第六子开关S6受控于时钟信号Ph1，时钟信号Ph1为高电平时第五子开关S5与第六子开关S6导通；第四开关SA4、第一模式切换开关Sa1以及第二模式切换开关Sa2受控于时钟信号Ph2，时钟信号Ph2为高电平时第四开关SA4、第一模式切换开关Sa1以及第二模式切换开关Sa2导通。
模数转换器100的一次模数转换过程包括复位阶段、采样阶段和转换阶段。
其中，复位阶段主要用于将共模检测元件121上的电荷清零。本实施例中，由于共模检测元件121上的电荷可通过偏置端10泄放而不影响电容阵列的状态，因此除了首次模数转换过程之外，可以在当前模数转换过程的转换阶段同步进行下一次模数转换过程的复位阶段，以提高模数转换器100的工作效率。在转换阶段，时钟信号Ph1为高电平、时钟信号Ph2为低电平，第五子开关S5与第六子开关S6导通使得比较器Amp连接电容阵列以进行转换工作。同时，第三子开关S3与第四子开关S4导通使得第一电容C1与第二电容C2上的电荷可以通过偏置端10泄放。在模数转换器100的转换工作完成后，第一电容C1与第二电容C2也完成复位，可进入下一轮的采样阶段。
在采样阶段，当前采样阶段前的复位工作已经在上一轮的转换阶段完成，此时时钟信号Ph1转变为低电平、时钟信号Ph2转变为高电平。第五子开关S5与第六子开关S6截止而使得比较器Amp与电容阵列的连接断开；第四开关SA4导通使得比较器Amp连接至共模检测电路120；第一模式切换开关Sa1与第二模式切换开关Sa2导通使得比较器Amp形成闭环，进而切换成电压跟随器。共模检测电路120将第一输入信号Vin+和第二输入信号Vin-的共模电压输入至电压跟随器，再通过电压跟随器将该共模电压输入至第一子电容阵列111的节点VP和第二子电容阵列112的节点VN。通过电压跟随器的缓冲作用，进而提高电路的驱动能力，同时利用模数转换器100原本的比较器作为缓冲器，进而无需额外增加电路元件，节省电路面积和成本。
在一些实施方式中，也可以在模数转换器100的采样期间将共模检测电路120检测的共模电压输出至外部的缓冲器，通过外部的缓冲器将共模电压输入至节点VP和节点VN，同样能够提高电路的驱动能力。
本申请实施例提供的模数转换器，设置有电容阵列，共模检测电路以及逻辑控制电路，其中电容阵列的第一端用于采样模拟输入信号；共模检测电路包括共模检测元件，共模检测元件的一端用于接收模拟输入信号，并获得模拟输入信号的共模电压；逻辑控制电路连接于共模检测电路以及电容阵列，逻辑控制电路被配置为在模数转换器采样之前，将共模检测元件中的电荷清零；以及在模数转换器的采样期间，控制共模检测电路将共模电压输入至电容阵列的第二端，以使电容阵列第二端的电压值在采样期间维持与共模电压的电压值相等。在上述模数转换器的工作过程中，通过在模数转换器采样之前将共模检测元件中的电荷清零，然后在采样期间控制共模检测电路将共模检测电压输入至电容阵列的第二端，以使第二端的电压值在采样期间维持与共模电压，其中该第二端是与电容阵列接收模拟输入信号的第一端相对的一端，进而使得模数转换器在转换期间电容阵列第二端的电压值始终保持在电源电压范围内，从而避免模数转换器转换过程中可能发生的漏电，保证模数转换器的转换精度。
如图6所示，本申请实施例还提供一种模数转换器200。该模数转换器200同样包括电容阵列210、逻辑控制电路220以及比较器Amp。模数转换器200与上述模数转换器100的不同之处在于：在模数转换器200中，电容阵列210被配置为共模检测电路，并且电容阵列210中的电容被配置为共模检测元件。
逻辑控制电路220被配置为在模数转换器200采样之前，将电容阵列210中的每个电容的电荷清零；以及在模数转换器200采样期间，控制电容阵列210的第一端接收模拟输入信号，通过电容阵列210中的电容获得模拟输入信号的共模电压，并控制电容阵列210的第二端的电压值在采样期间维持与共模电压的电压值相等。
本实施例提供的模数转换器200在工作时，先通过逻辑控制电路220将电容阵列210中电容的电荷清零，实现对电容的复位。接着逻辑控制电路220控制电容阵列210的第一端接收模拟输入信号，并通过电容阵列210中的电容获得模拟输入信号的共模电压，进而控制电容阵列210的第二端的电压值在采样期间维持与共模电压的电压值相等，从而使得模数转换器200在后续的转换期间，电容阵列210第二端电压值能够始终保持在电源电压范围之内，即使模拟输入信号的共模电压达到0V或者与电源电压相等，也能够保证模数转换器200的转换期间不会发生漏电，从而保证模数转换器200的精度。同时，由于模数转换器200利用原本的电容阵列210作为共模检测电路检测模拟输入信号的共模，无需增加额外的共模检测电路，因此还能够以较小的电路面积以及较低的功耗保证转换精度。
如图6所示，图6示出了上述模数转换器200的一种结构示意图。其中，所述电容阵列210为差分电容阵列，电容阵列210包括第三子电容阵列211以及第四子电容阵列212；模拟输入信号为差分输入信号，模拟输入信号包括第三输入信号Vin+以及第四输入信号Vin-；第三子电容阵列211的第一端用于接收第三输入信号Vin+、第三子电容阵列211的第二端连接比较器Amp的第一输入端；第四子电容阵列212的第一端用于接收第四输入信号、第四子电容阵列212的第二端。
第三子电容阵列211为正端电容阵列，第四子电容阵列212为负端电容阵列。第一子电容阵列211的结构与上述第一子电容阵列的结构相同，第四子电容阵列212的结构与上述第二子电容阵列的结构相同，不再赘述。
模数转换器200还包括开关单元230、第三共模输入开关SW3以及第四共模输入开关SW4。其中，开关单元230包括多个开关，其中每个开关与电容阵列210中的一个电容并联，也即第三子电容阵列211中的每个电容两端均并联一个开关，第四子电容阵列212中的每个电容两端均并联一个开关。第三共模输入开关SW3的第一端与第四共模输入开关SW4的第一端连接，第三共模输入开关SW3的第二端连接于第三子电容阵列211的第二端，第四共模输入开关SW4的第二端连接于第四子电容阵列212的第二端。逻辑控制电路220被配置为：在模数转换器200采样之前控制开关单元230中的每个开关导通；并在模数转换器200采样期间，控制第三共模输入开关SW3以及第四共模输入开关SW4导通。
模数转换器200的原理如下：
逻辑控制电路220通过时钟信号控制第三共模输入开关SW3、第四共模输入开关SW4以及开关单元230中每个开关的通断。具体地，该时钟信号可以包括时钟信号Ph3以及时钟信号Ph4，该时钟信号Ph3和时钟信号Ph4可以为一组非交叠时钟信号，也可以为两个独立的时钟信号，不作限定。其中，开关单元230中的每个开关均受控于时钟信号Ph3，当时钟信号Ph3为高电平时开关单元230中的每个开关导通；第三共模输入开关SW3以及第四共模输入开关SW4受控于时钟信号Ph4，当时钟信号得Ph4为高电平时第三共模输入开关SW3以及第四共模输入开关SW4导通。
本实施例中，模数转换器100的一次模数转换过程包括复位阶段、采样阶段和转换阶段。
复位阶段：时钟信号Ph3为高电平、时钟信号Ph4为低电平。此时开关单元230中的每个开关导通，为第三子电容阵列211和第四子电容阵列212中的每个电容泄放电荷，使电容进行复位。
采样阶段：逻辑控制电路220通过控制多路开关使得第三子电容阵列211的第一端接收第三输入信号Vin+、第四子电容阵列212的第一端接收第四输入信号Vin-。同时，时钟信号Ph3为低电平、时钟信号Ph4为高电平。此时开关单元230中的每个开关关断，第三共模输入开关SW3与第四共模输入开关SW4导通，第三子电容阵列211与第四子电容阵列212中每一对电容均充当共模检测元件的作用，此时与上述模数转换器100中采样阶段的原理相同，得到第三子电容阵列211第二端的节点VP的电压为第四子电容阵列212第二端的节点VN的电压为/>其中VIN+为第三输入信号Vin+的电压、VIN-为第四输入信号Vin-的电压。
转换阶段：此阶段模数转换器200的原理与上述模数转换器100的原理相同，不再赘述。
本实施例提供的模数转换器200，允许的输入信号的幅度为-0.1V～(VDD+0.1V)，通过将第三子电容阵列211和第四子电容阵列212作为共模检测电路，并将第三子电容阵列211和第四子电容阵列212中的电容作为给共模检测元件，进而获得第三输入信号Vin+和第四输入信号Vin-的共模电压，使得节点VP和节点VN的电压在模数转换器200的采样期间维持在与第三输入信号Vin+和第四输入信号Vin-的共模电压相等的电压值进而保证模数转换器200在转换期间节点VP和节点VN的共模电压限制为/>从而使得节点VP和节点VN在转换期间的电压值始终处于电源电压范围之内，不会发生漏电，以较小电路面积以及较低功耗保证转换精度，并且实现自适应外部差分输入信号(0～VDD)的共模范围。
如图7所示，本申请实施例还提供一种模数转换方法300。该模数转换方法300应用于模数转换器，该模数转换器包括电容阵列，电容阵列的第一端用于采样模拟输入信号，该模数转换器还包括共模检测元件。模数转换方法300可以包括一下步骤S310～步骤S320：
步骤S310：在模数转换器采样之前，将共模检测元件中的电荷清零。
在模数转换器采样之间，通过将共模检测元件中的电荷清零，进而对共模检测元件进行复位。
本实施例中，共模检测元件为电容。在一些实施方式中，共模检测元件可以为但不限于为电阻以及工作在线性区的MOS管。
步骤S320：在模数转换器的采样期间，通过共模检测元件获得模拟输入信号的共模电压，并将共模电压输入至电容阵列的第二端，以使电容阵列第二端的电压值在采样期间维持与共模电压相等的电压值。
在模数转换器的采样期间，电容阵列的第一端要用于接收模拟输入信号、第二端接收模拟输入信号的共模电压。本实施例中，模拟输入信号为一组差分输入信号，模拟输入信号的共模电压也即为差分输入信号的共模电压。同样地，电容阵列也同样可以为差分电容阵列。
本实施例中，通过共模检测元件与电容阵列同时接收模拟输入信号，并通过共模检测元件获得模拟输入信号的共模电压，再将该共模电压输入至电容阵列的第二端，使得采样期间电容阵列第二端的电压维持在与共模电压的电压值相等。那么模数转换器在后续的转化期间，电容阵列第二端的电压值能够始终保持在电源电压的范围之内，即使模拟输入信号的共模电压达到0V或者与电源电压相等，也能够保证模数转换器的转换期间不会发生漏电，从而保证模数转换器的精度。
在一些实施方式中，可以将电容阵列中的电容作为共模检测元件，进而无需增加额外的电路元件，从而以较小的电路面积和较低功耗保证模数转换器的精度。
进一步地，在通过共模检测元件获得模拟输入信号的共模电压时，可以先将该共模电压输入至缓冲器，再通过缓冲器将共模电压输入至电容阵列的第二端。通过缓冲器的缓冲作用，进而提高电路的驱动能力。
本实施例中，在将共模电压输入至缓冲器之前，可以将模数转换器中的比较器的输入端与输出端闭环，以使该比较器作为缓冲器。具体地，在模数转换采样期间，可以断开比较器与电容阵列之间的连接，并将共模电压输出至该比比较器，同时将比较器的输入端与输出端闭环，使的比较器在采样期间切换为电压跟随器。将共模电压输入至该电压跟随器，再通过该电压跟随器将共模电压输出至电容阵列的第二端。通过电压跟随器的缓冲作用，进而提高电路的驱动能力。进一步地，在模数转换器的转换期间，可以将电压跟随器重新切换为比较器进行转换工作。本实施例利用模数转换器原本的比较器作为缓冲器，进而无需额外增加电路元件，节省电路面积和成本。
在一些实施方式中，也可以将共模电压输出至外部的缓冲器，再通过外部的缓存器将共模电压输入至电容阵列的第二端，同样可以提高电路的驱动能力。
本申请实施例提供的模数转换方法，通过在模数转换器采样之前，将共模检测元件中的电荷清零，然后在模数转换器的采样期间，通过共模检测元件获得模拟输入信号的共模电压，并将共模电压输入至电容阵列的第二端，以使电容阵列第二端的电压值在采样期间维持与共模电压相等的电压值，那么模数转换器在后续的转化期间，电容阵列第二端的电压值能够始终保持在电源电压的范围之内，即使模拟输入信号的共模电压达到0V或者与电源电压相等，也能够保证模数转换器的转换期间不会发生漏电，从而保证模数转换器的精度。
以上，仅是本申请的较佳实施例而已，并非对本申请作任何形式上的限制，虽然本申请已以较佳实施例揭示如上，然而并非用以限定本申请，任何本领域技术人员，在不脱离本申请技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本申请技术方案内容，依据本申请的技术实质对以上实施例所作的任何简介修改、等同变化与修饰，均仍属于本申请技术方案的范围内。

Claims (10)

1.一种模数转换器，其特征在于，包括：
电容阵列，第一端用于采样模拟输入信号；
共模检测电路，包括共模检测元件，所述共模检测电路的一端用于接收所述模拟输入信号，并获得所述模拟输入信号的共模电压；
逻辑控制电路，连接于所述共模检测电路以及所述电容阵列，所述逻辑控制电路被配置为：
在所述模数转换器采样之前，将所述共模检测元件中的电荷清零；以及
在所述模数转换器的采样期间，控制所述共模检测电路将所述共模电压输入至所述电容阵列的第二端，以使所述电容阵列第二端的电压值在所述采样期间维持与所述共模电压的电压值相等。
2.如权利要求1所述的模数转换器，其特征在于，所述共模检测电路还包括第一开关、第二开关以及第三开关，所述共模检测元件的第一端通过所述第一开关接收所述模拟输入信号，所述共模检测元件的第二端通过所述第二开关连接预设的偏置端，所述共模检测元件的第二端作为所述共模检测电路的输出端用于输出所述共模电压；
所述第三开关一端连接所述偏置端、另一端连接所述共模检测元件的第一端；
所述模数转换器还包括共模输入开关，所述共模输入开关的第一端连接于所述共模检测元件的第二端，所述共模输入开关的第二端连接于所述电容阵列的第二端；
所述逻辑控制电路被配置为：在模数转换器采样之前，控制所述第二开关以及所述第三开关导通；并在模数转换器采样期间，控制所述第一开关与所述共模输入开关导通。
3.如权利要求2所述的模数转换器，其特征在于，所述模数转换器还包括比较器，所述电容阵列的第二端分别连接所述比较器的输入端以及所述共模检测电路；
所述模数转换器还包括第四开关、第五开关以及模式切换开关；所述第四开关连接于所述共模检测电路的第二端与所述比较器的输入端之间，所述第五开关连接于所述电容阵列和所述比较器的输入端之间，所述比较器的输出端还连接于所述共模输入开关的第一端；所述模式切换开关连接于所述比较器的输入端与输出端之间；
所述逻辑控制电路还被配置为：在所述采样期间，控制所述第五开关截止，且控制所述模式切换开关以及所述第四开关导通，以将所述比较器的输入端与输出端形成闭环。
4.如权利要求3所述模数转换器，其特征在于，所述电容阵列为差分电容阵列，包括第一子电容阵列以及第二子电容阵列；所述输入信号为差分输入信号，包括第一输入信号以及第二输入信号；所述第一子电容阵列的第一端用于采样所述第一输入信号、所述第一子电容阵列的第二端连接所述比较器的第一输入端；所述第二子电容阵列的第一端用于采样所述第二输入信号、所述第二子电容阵列的第二端连接所述比较器的第二输入端；
所述第五开关包括第五子开关以及第六子开关，所述第五子开关连接于所述第一子电容阵列的第二端与所述比较器的第一输入端之间，所述第六子开关连接于所述第二子电容阵列的第二端与所述比较器的第二输入端之间；
所述共模输入开关包括串联在所述第一子电容阵列的第二端与所述第二子电容阵列的第二端之间的第一共模输入开关以及第二共模输入开关；
所述模式切换开关包括第一模式切换开关以及第二模式切换开关，所述第一模式切换开关与所述第二模式切换开关串联在所述比较器的第二输入端与输出端之间，所述第一模式切换开关与所述第二模式切换开关的连接节点连接于所述第一共模输入开关与所述第二共模输入开关的连接节点。
5.如权利要求2所述的模数转换器，其特征在于，所述电容阵列为差分电容阵列，包括第一子电容阵列以及第二子电容阵列；所述模拟输入信号为差分输入信号，包括第一输入信号以及第二输入信号；所述模数转换器还包括比较器；
所述第一子电容阵列的第一端用于采样所述第一输入信号、所述第一子电容阵列的第二端连接所述比较器的第一输入端；所述第二子电容阵列的第一端用于采样所述第二输入信号、所述第二子电容阵列的第二端连接所述比较器的第二输入端；
所述共模输入开关包括第一共模输入开关以及第二共模输入开关，所述第一共模输入开关的第一端与所述第二共模输入开关的第一端连接，所述第一共模输入开关的第二端连接于所述第一子电容阵列的第二端，所述第二共模输入开关的第二端连接于所述第二子电容阵列的第二端；
所述共模检测元件包括第一共模检测元件以及第二共模检测元件，所述第一开关包括第一子开关以及第二子开关，所述第三开关包括第三子开关以及第四子开关；所述第一共模检测元件的第一端用于通过所述第一子开关接收所述第一输入信号，所述第二共模检测元件的第一端用于通过所述第二子开关接收所述第二输入信号；所述第一共模检测元件的第二端与所述第二共模检测元件的第二端相连接并作为所述共模检测电路的输出端；所述偏置端通过所述第二开关连接所述共模检测电路的输出端；
所述第三子开关连接在所述偏置端与所述第一共模检测元件的第一端之间；所述第四子开关连接在所述偏置端与所述第二共模检测元件的第一端之间；第一共模输入开关与所述第二共模输入开关的连接节点还连接于所述共模检测电路的输出端。
6.如权利要求1所述的模数转换器，其特征在于，所述电容阵列被配置为所述共模检测电路，所述电容阵列中的电容被配置为所述共模检测元件；
所述逻辑控制电路被配置为：
在所述模数转换到器采样之前，将所述电容阵列中的每个电容的电荷清零；以及
在所述模数转换器采样期间，控制所述电容阵列的第一端接收所述模拟输入信号，通过所述电容阵列中的电容获得所述模拟输入信号的共模电压，并控制所述电容阵列的第二端的电压值在所述采样期间维持与所述共模电压的电压值相等。
7.如权利要求6所述的模数转换器，其特征在于，所述电容阵列为差分电容阵列，所述电容阵列包括第三子电容阵列以及第四子电容阵列；所述模拟输入信号为差分输入信号，所述模拟输入信号包括第三输入信号以及第四输入信号；所述第三子电容阵列的第一端用于接收所述第三输入信号、所述第三子电容阵列的第二端连接比较器的第一输入端；所述第四子电容阵列的第一端用于接收所述第四输入信号、所述第四子电容阵列的第二端连接所述比较器的第二输入端；
所述模数转换器还包括：
开关单元，包括多个开关，其中每个所述开关与所述电容阵列中的一个电容并联；以及
第三共模输入开关和第四共模输入开关，所述第三共模输入开关的第一端与所述第四共模输入开关的第一端连接，所述第三共模输入开关的第二端连接于所述第三子电容阵列的第二端，所述第四共模输入开关的第二端连接于所述第四子电容阵列的第二端；
所述逻辑控制电路被配置为：在模数转换器采样之前控制所述开关单元中的每个开关导通；并在模数转换器采样期间，控制所述第三共模输入开关以及所述第四共模输入开关导通。
8.一种模数转换方法，应用于模数转换器，所述模数转换器包括电容阵列，所述电容阵列的第一端用于采样模拟输入信号；其特征在于，所述模数转换器包括共模检测元件，所述方法包括：
在所述模数转换器采样之前，将所述共模检测元件中的电荷清零；以及
在所述模数转换器的采样期间，通过所述共模检测元件获得所述模拟输入信号的共模电压，并将所述共模电压输入至所述电容阵列的第二端，以使所述电容阵列第二端的电压值在采样期间维持与所述共模电压相等的电压值。
9.如权利要求8所述的模数转换方法，其特征在于，所述将所述共模电压输入至所述电容阵列的第二端之前，所述方法还包括：
将所述共模电压输入至缓冲器，以通过所述缓冲器将所述共模电压输入至所述电容阵列的第二端。
10.如权利要求9所述的模数转换方法，其特征在于，所述模数转换器还包括比较器；所述将所述共模电压输入至缓冲器之前，所述方法还包括：
将所述比较器的输入端与输出端闭环，以使所述比较器作为所述缓冲器。
CN202010477016.7A 2020-05-29 2020-05-29 模数转换器以及模数转换方法 Active CN111628773B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010477016.7A CN111628773B (zh) 2020-05-29 2020-05-29 模数转换器以及模数转换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010477016.7A CN111628773B (zh) 2020-05-29 2020-05-29 模数转换器以及模数转换方法

Publications (2)

Publication Number Publication Date
CN111628773A CN111628773A (zh) 2020-09-04
CN111628773B true CN111628773B (zh) 2023-12-15

Family

ID=72272281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010477016.7A Active CN111628773B (zh) 2020-05-29 2020-05-29 模数转换器以及模数转换方法

Country Status (1)

Country Link
CN (1) CN111628773B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116436468B (zh) * 2023-04-17 2024-05-31 北京士模微电子有限责任公司 模数转换器
CN117665613B (zh) * 2024-02-01 2024-04-30 深圳曦华科技有限公司 电压检测方法、装置、系统和计算机设备、存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5894284A (en) * 1996-12-02 1999-04-13 Motorola, Inc. Common-mode output sensing circuit
CN1808909A (zh) * 2005-12-23 2006-07-26 北京万工科技有限公司 输入共模电压为电源电压的采样与电荷转移电路
CN101622789A (zh) * 2007-01-30 2010-01-06 肯耐特股份有限公司 共模不灵敏采样器
US8198937B1 (en) * 2011-03-15 2012-06-12 Freescale Semiconductor, Inc. Switched-capacitor amplifier circuit
CN102801422A (zh) * 2012-08-17 2012-11-28 中国科学院微电子研究所 逐次逼近型模数转换器
CN103023505A (zh) * 2012-12-18 2013-04-03 中国科学院微电子研究所 一种可配置多通道逐次逼近结构的模数转换器
KR20140041126A (ko) * 2012-09-27 2014-04-04 한국전자통신연구원 연속 근사 레지스터 아날로그 디지털 컨버터

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7321111B2 (en) * 2004-04-12 2008-01-22 Canesta, Inc. Method and system to enhance differential dynamic range and signal/noise in CMOS range finding systems using differential sensors
KR101749958B1 (ko) * 2010-07-08 2017-06-22 마이크로칩 테크놀로지 인코포레이티드 초퍼 기준 전압을 이용한 스위치형 커패시터 시그마-델타 변조기의 2단계 이득 교정과 스케일링 방식
JP2016225951A (ja) * 2015-06-03 2016-12-28 株式会社東芝 増幅回路及びアナログ／デジタル変換回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5894284A (en) * 1996-12-02 1999-04-13 Motorola, Inc. Common-mode output sensing circuit
CN1808909A (zh) * 2005-12-23 2006-07-26 北京万工科技有限公司 输入共模电压为电源电压的采样与电荷转移电路
CN101622789A (zh) * 2007-01-30 2010-01-06 肯耐特股份有限公司 共模不灵敏采样器
US8198937B1 (en) * 2011-03-15 2012-06-12 Freescale Semiconductor, Inc. Switched-capacitor amplifier circuit
CN102801422A (zh) * 2012-08-17 2012-11-28 中国科学院微电子研究所 逐次逼近型模数转换器
KR20140041126A (ko) * 2012-09-27 2014-04-04 한국전자통신연구원 연속 근사 레지스터 아날로그 디지털 컨버터
CN103023505A (zh) * 2012-12-18 2013-04-03 中国科学院微电子研究所 一种可配置多通道逐次逼近结构的模数转换器

Also Published As

Publication number Publication date
CN111628773A (zh) 2020-09-04

Similar Documents

Publication Publication Date Title
CN111628773B (zh) 模数转换器以及模数转换方法
US7242331B1 (en) Error averaging comparator based switch capacitor circuit and method thereof
US7969204B1 (en) Sample hold circuit and method thereof for eliminating offset voltage of analog signal
CN106549669A (zh) 一种基于单调性电容开关的模数转换器
WO2008097400A1 (en) Low-voltage comparator-based switched-capacitor networks
EP2127085B1 (en) Charge-domain pipelined analog-to-digital converter
CN110034762A (zh) 一种采样频率可调的模数转换器
US7446573B1 (en) Comparator systems and methods
US8674869B2 (en) A/D conversion circuit
Nagaraj et al. A 700M Sample/s 6 b read channel A/D converter with 7 b servo mode
US20070236372A1 (en) Noise shaping comparator based switch capacitor circuit and method thereof
US6606049B1 (en) Analog to digital converters based on transconveyance amplifiers
CN112436840B (zh) 一种采样保持电路以及包含其的模数转换器
CN100464504C (zh) 一种模拟信号采样装置
CN111193516B (zh) 一种用于流水线模数转换器中mdac的输出共模抑制电路
CN100539427C (zh) 循环流水线式模拟数字转换器
US7719456B2 (en) Analog error correction for a pipelined charge-domain A/D converter
WO2008109107A1 (en) Charge-domain pipelined charge-redistribution analog-to-digital converter
Liu et al. An Offset Calibration Technique in a SAR ADC for Biomedical Applications
CN111327848A (zh) 读出电路结构及其工作时序控制方法
US20040113830A1 (en) Integrated circuit and A/D conversion circuit
US20230198539A1 (en) Slope analog-to-digital converter and a method for analog-to-digital conversion of an analog input signal
JP3703387B2 (ja) サンプル＆ホールド回路
CN111355907B (zh) 一种用于cmos图像传感器的列级adc及其实现方法
CN112054794B (zh) 一种开关电容型单端转差分电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant