CN106549669A - 一种基于单调性电容开关的模数转换器 - Google Patents

一种基于单调性电容开关的模数转换器 Download PDF

Info

Publication number
CN106549669A
CN106549669A CN201611108459.9A CN201611108459A CN106549669A CN 106549669 A CN106549669 A CN 106549669A CN 201611108459 A CN201611108459 A CN 201611108459A CN 106549669 A CN106549669 A CN 106549669A
Authority
CN
China
Prior art keywords
inputs
outfans
comparator
connect
time delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611108459.9A
Other languages
English (en)
Inventor
李卫
杨文吒
郭宇峰
方玉明
张长春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Post and Telecommunication University
Nanjing University of Posts and Telecommunications
Original Assignee
Nanjing Post and Telecommunication University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Post and Telecommunication University filed Critical Nanjing Post and Telecommunication University
Priority to CN201611108459.9A priority Critical patent/CN106549669A/zh
Publication of CN106549669A publication Critical patent/CN106549669A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023—Offset correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H03M1/125—Asynchronous, i.e. free-running operation within each conversion cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种基于单调性电容开关的模数转换器，包括含有非交叠时钟、自举开关、比较器、内部时钟产生单元、DAC控制逻辑单元、异步延时逻辑单元、DAC电容阵列；本发明采用单一性电容开关结构，电容阵列采用分段电容，比较器中加入M9减少误差电压，提升版图后仿的比较速度，在自举开关中加入非交叠时钟可以提升线性度，并且提出一种产生异步的控制结构，本发明降低了功耗，同时版图面积较小。

Description

一种基于单调性电容开关的模数转换器
技术领域
本发明涉及电子电路技术领域，尤其涉及一种基于单调性电容开关的模数转换器。
背景技术
A/D转换器是连接模拟系统与数字信号处理系统重要的桥梁，在数字信号处理技术及无线通信领域的广泛应用，使得对基于CMOS工艺的ADC(Analog-to-digitalconverter，模数转换器)的需求量日益增加，尤其是对高速度、高精度、低功耗、低成本的ADC。SAR(Successive Approximation Register，逐次逼近型)A/D转换电路的分辨率与其他类型ADC相比较，面积小，功耗也相对较低，采样速度中等。
随着便携式设备和无线传感等应用领域的兴起，应用系统对数据处理速度和低功耗的要求越来越高。
发明内容
本发明所要解决的技术问题是针对背景技术的不足提供了一种基于单调性电容开关的模数转换器。
本发明为解决上述技术问题采用以下技术方案：
本发明所要解决的技术问题是针对背景技术的不足提供了一种基于单调性电容开关的模数转换器。
本发明为解决上述技术问题采用以下技术方案：
一种基于单调性电容开关的模数转换器，包括非交叠时钟、自举开关、比较器、内部时钟产生单元、DAC控制逻辑单元、异步延时逻辑单元、DAC电容阵列，其中，非交叠时钟的CLK输入端连接采样信号，非交叠时钟的CLK_1N输出端和CLK_2N输出端分别连接自举开关的CLK_1N输入端和CLK_2N输入端，自举开关的Vin输入端连接输入信号，自举开关的Vout输出端分别连接比较器的VIN输入端和DAC电容阵列的输出端；比较器的Vbias偏置端接偏置电压模块；比较器的两个输出端，一方面连接一个与门的两输入端，比较器的Valid输出端连接内部时钟产生单元的Valid输入端,内部时钟产生单元的SAMPLE输入端连接采样信号，内部时钟产生单元的C1输出端至C10输出端分别与DAC控制逻辑单元的C1输入端至C10输入端对应连接；比较器的两个输出端另一方面分别与DAC控制逻辑单元的OUTN输出端和OUTP输出端对应连接；DAC控制逻辑单元的CAP_N输出端连接对应的DAC电容阵列的输入端；DAC控制逻辑单元的CN端和CP端分别连接异步延时逻辑单元的CNi输入端和CPi输入端，内部时钟产生单元的C2-C10端连接异步延时逻辑单元的C2-C10端,异步延时逻辑单元的Si2至Si10输出端接入对应S2至S10输入端，比较器的Valid输出端连接异步延时逻辑单元的Valid输入端,内部时钟产生单元C1输出端连接异步延时逻辑单元的C1输入端,V_CLC输出端连接比较器的V_CLC输入端，外设参考电压Vref输出端连接DAC控制逻辑单元的Vref输入端。
作为本发明一种基于单调性电容开关的模数转换器的进一步优选方案，所述输入信号为有两路幅度相同，频率相反的输入信号。
作为本发明一种基于单调性电容开关的模数转换器的进一步优选方案，所述DAC电容阵列采用五五分段电容。
本发明采用以上技术方案与现有技术相比，具有以下技术效果：
1、本发明采用单调性电容开关过程，同时电容阵列采用五五分段电容，功耗降低，版图面积进一步减小，测得的功耗为0.775mW,小于同结构的功耗；
2、发明采用的异步延时逻辑单元，只要保证延时电路的延时时间大于对应电容阵列充放电的时间，异步控制就能够正常产生；
3、发明采样保持电路加入非交叠时钟可以提升线性度；
4、发明比较器中加入M9可以提高电压分辨率和后仿中的比较速度。
附图说明
图1是本发明的整体系统结构图；
图2是本发明比较器的电路图；
图3是本发明非交叠时钟的电路图；
图4是本发明异步延时逻辑单元电路图；
图5是SAR ADC的工作过程；
图6是内部时钟产生单元在一个转换周期内的电平变化示意图；
图7是V_CLC在一个转换周期内的电平变化示意图；
图8是非交叠时钟的转换波形图；
图9(a)是采样开关利用交叠时钟；
图9(b)是采样开关利用非交叠时钟的动态性能；
图10是仿真得到的波形图；
图11是SAR ADC的动态性能，采样频率范围0-80MHZ；
图12是输入频率16.6025MHZ,采样频率40MHZ的动态性能图。
具体实施方式
下面结合附图对本发明的技术方案做进一步的详细说明：
如图1所示，一种基于单调性电容开关的模数转换器，包括非交叠时钟、自举开关、比较器、内部时钟产生单元、DAC控制逻辑单元、异步延时逻辑单元、DAC电容阵列，其中，非交叠时钟的CLK输入端连接采样信号，非交叠时钟的CLK_1N输出端和CLK_2N输出端分别连接相对应的自举开关的输入端，自举开关的Vin输入端连接输入信号，自举开关的Vout输出端分别连接比较器的VIN输入端和DAC电容阵列的输出端；比较器的Vbias偏置端接偏置模块；比较器的两个输出端，一方面连接一个与门的两输入端，比较器的Valid输出端连接内部时钟产生单元的Valid输入端,内部时钟产生单元的SAMPLE输入端连接采样信号，内部时钟产生单元的C1输出端至C10输出端分别与DAC控制逻辑单元的C1输入端至C10输入端对应连接；比较器的两个输出端另一方面分别与DAC控制逻辑单元的OUTN输出端和OUTP输出端对应连接；DAC控制逻辑单元的CAP_N(P)输出端连接对应的DAC电容阵列的输入端；DAC控制逻辑单元的CN端和CP端分别连接异步延时逻辑单元的CNi输入端和CPi输入端，如图4所示，内部时钟产生单元的Ci端连接异步延时逻辑单元的Ci端,异步延时逻辑单元的Si2至Si10输出端接入对应S2至S10输入端，比较器的Valid输出端连接异步延时逻辑单元的Valid输入端,内部时钟产生单元C1输出端连接异步延时逻辑单元的C1输入端,V_CLC输出端连接比较器的V_CLC输入端，外设参考电压Vref输出端连接DAC控制逻辑单元的Vref输入端。本发明采用单调性电容开关过程，同时电容阵列采用五五分段电容，功耗降低，版图面积进一步减小，测得的功耗为0.775mW,小于同结构的功耗；本发明采用的异步延时逻辑单元，只要保证延时电路的延时时间大于对应电容阵列充放电的时间，异步控制就能够正常产生；采样保持电路加入非交叠时钟可以提升线性度；比较器中加入M9可以提高电压分辨率和后仿中的比较速度。
为了克服同步时钟控制电路需要N+1(或者N+2)倍的内部时钟作为电路主时钟，采用一种新的异步延时逻辑单元，异步时钟可以通过内部逻辑电路产生；为了克服单调型电容阵列占用的版图面积过大，采用分段电容，降低功耗的同时减小版图面积；为了提高采保电路的线性度，加入非交叠时钟可以进一步改善性能；在后仿时，为了提高比较器的可分辨电压范围和比较速度，加入M9，如图2所示；
含有非交叠时钟的采样电路：CLK_1N是与CLK同相的时钟，CLK_2N是CLK_1N的非交叠反相时钟。CLK_1N为低电平时，采样开关M10关断，M1,M3,M4,M8,M9导通，其余各管关断，节点1的电压被充电到VDD,节点2的电压充电到地，节点3充电到VDD，节点4放电到地，此时的电容电荷量是VDDC；CLK_1N为高电平时，采样开关M10开启，M7,M5,M6导通，采样管的栅端电压等于VDD+Vin，Vout等于Vin.比较器电路：V_CLC为高，Valid为低；V_CLC为低时，M3，M4端比较两输入电压，由于M5和M6构成的交叉耦合具有正反馈作用，VOUTN,VOUTP其中一端变高，另一端变低，Valid变为高，触发内部时钟信号Ci.假设Vin>Vip，即节点3电压上升的速度要比节点4的快，当节点3增大到使得M6管导通时，电路内部形成正反馈，最终节点3上升到一个较高电平值，节点4放电至0，整个比较过程完成。然后V_CLC信号再次变为高电平，比较器进入复位阶段。DAC控制逻辑单元：内部时钟信号Ci输入到与门之前要经过一段时间延迟，这是为了保证当OUTN(OUTP)完全稳定后，时钟Ci再开启两输入与门。假设Ci在OUTN(OUTP)刚开始变化的时候已传输至与门，OUTN(OUTP)由高电平变为低电平，由于在变化开始时OUTN(OUTP)的电平值较高，电容驱动信号电压将由低电平上升，但最终仍将稳定在低电平，即电容驱动信号电压会包含有一个尖的脉冲信号，该脉冲尖峰会延长DAC的稳定时间，从而降低整个系统的转换速度。异步延时逻辑单元：在采样阶段，Valid信号为低电平，转换阶段,第一次比较时，Valid为高，内部时钟序列C1变高，C1触发DAC控制逻辑单元,CAPDrive_ni(pi)有一端信号变高，电容阵列重新分布，延时逻辑单元S2变高，异步信号V_CLC变低，比较器复位，第二次比较时，Valid信号变高，C2为低时，A点连接VDD和GND,A点此时可以看做低，C2变高，S2变低，V_CLC变低，依次循环10次。如图5所示，SAR ADC的工作过程，采样电压需要经过N＝10次完成一次转换；延迟逻辑电路在电容充放电之后开始工作，只要保证延迟电路的延迟时间大于对应电容阵列充放电的时间，ADC可以正常工作。
采用的比较器如图2所示，图中M1,M3,M4处于饱和状态，M2,M5,M7,M8处于开关状态，失调电压可以表示为下式：
其中，Vth,(VGS-VTH)分别是阈值电压和有效电压，ΔS3,4是M3,M4之间的物理尺寸失配，ΔR是M5,M6,M7,M8的负载电阻失配；
当差分电路的工作电流恒定时，VOS只与工艺偏差和失配有关。进入转换阶段时，假设VIN>VIP,电容重新分布，VIN变为VIN-0.5Vref，由于节点3存在寄生电容，节点3的电压实际变化为
其中，CGD是栅漏寄生电容，减缓比较器的比较速度，加入M9，在比较器复位阶段，减少输入端的误差电压，提高比较器的可分辨电压范围。
单调性电容阵列相比于传统结构，功耗只需要约81％，分段电容进一步降低功耗。单调性电容开关过程所具有的特点是：1全差分结构可以抑制电源噪声，共模抑制比也较好2输入端经过采样后得到电压(VIP,VIN)，直接进入第一次比较，没有消耗能量。假设VIP>VIN,Valid信号为高，触发内部时钟信号，对应P端的最高信号位(MSB)为1，相应的电容连接到地，另一端保持不变,此时VIP＝VIP-Vref/2；经过一段时间，比较器复位,输入端进入比较，保持这一循环，直到最低信号位(LSB)位确定。
最终的输入端电压：
单调性电容开关过程所消耗的能量：
本发明异步延时逻辑单元，这一单元根据内部时序产生异步控制信号。采样结束后，系统进入转换阶段。SAMPLE信号变为低电平，此时A、B均为低电平，V_CLC由高电平变为低电平，比较器开始比较差分输入端的电平值，当比较器两端的输出电平相差较大的电压值时，Valid信号由低电平变为高电平。Valid信号电平由低到高的变化，一方面触发内部时钟产生单元，即使得C1由低电平变为高电平，C1的上升沿触发DAC控制逻辑单元，使相应的电容进行充放电；另一方面，高电平的Valid信号使电源对节点A进行充电，由于没有其他的放电通路，节点A将被充电到VDD，等到C1变为高电平时，节点B由低电平变为高电平，即V_CLC信号由低电平变为高电平。高电平值的V_CLC信号使得比较器复位，两端输出低电平，Valid信号变为低电平，即关断节点A与VDD的通路。当电容驱动信号CapDrive_n1与CapDrive_p1相异时，即电容驱动信号有一端由低电平变为高电平，相对应的电容开始放电至地，同时相异的电容驱动信号使得S2由低电平变为高电平，节点A由VDD被放电至地，通过一定的延迟，V_CLC信号由高电平变为低电平，比较器进入比较状态。比较器完成比较后，两端输出的不同电平值使得Valid信号再由低电平变为高电平。一方面，经过一定的时间延迟，Valid信号的上升沿触发内部时钟产生单元，使得C2由低电平变为高电平；另一方面，由于Valid信号变为高电平，节点A到VDD之间形成导电通路，但此时S2依旧为高电平，即节点A与地之间仍有导电通路，在该异步延迟逻辑单元中P管的尺寸与N管的尺寸相同，则可知尽管节点A此时既有到VDD的通路也有到地的通路，但其电平值依然较小，可视为低电平值。当C2电平值变为高电平时，S2的电平值由高电平变为低电平值，节点A此时只有接到VDD的导电通路。经过一段时间延迟后，V_CLC变为高电平，比较器复位，输出相同的两个低电平值，Valid信号再度变为低电平，节点A与VDD的通路被切断。当C2使得电容驱动信号CapDrive_n2与CapDrive_p2其中之一变为高电平时，即某一位电容开始对地放电，S3也变为高电平，节点A由电平值VDD向地电平放电，经过一段时间延迟后，V_CLC信号电平变为低电平，比较器再次进入比较阶段。依次循环10次。
Si+1的逻辑表达式是：
如图3所示，非交叠时钟的电路图：由于反向器产生的两相时钟有较大的交叠部分，使得采样开关导通时关断的MOS管也导通，导致存贮在电荷上的电容会有部分消失从而改变自举开关的栅源电压，引入开关非线性误差，降低S/H的开关线性度。非交叠时钟中，CLK可以产生两路反向非交叠时钟CLK_2N,CLK_1N,可以有效地避免交叠，从而提升S/H的线性度。
所述电路包括非交叠时钟电路，由于反向器产生的两相时钟有较大的交叠部分，使得采样开关导通时关断的MOS管也导通，导致存贮在电荷上的电容会有部分消失从而改变自举开关的栅源电压，引入开关非线性误差，降低S/H的开关线性度。非交叠时钟中，CLK可以产生两路反向非交叠时钟CLK_2N,CLK_1N,可以有效地避免交叠，从而提升S/H的线性度。
图6中SAMPLE采样信号为高电平时，C1-C10均为低电平，SAMPLE采样信号变为低电平时，C1变高。Ci的触发来自于比较器的两输入端一端为高另一端为低，使得激励信号Valid为高；图7是异步控制信号V_CLC在整个转换周期的电平变化，V_CLC也是比较器的复位端；图8是测得非交叠时钟的波形图，CLK_1N,CLK_2N反向非交叠：图9(a)和图9(b)在同一采样率，输入频率条件下，采样率50MHZ，输入5.0781MHZ时，测得含有反相器的采保电路有效位数(ENOB)为10bit,含有非交叠时钟的采保电路为11.7bit，含有非交叠时钟的ENOB性能更好；图10是仿真得到的波形图，输入频率16.6525MHZ,采样率40MHZ,参考电压1.8V,上面的图是两输入电压在异步控制信号下的转换图波形图(VIN,VIP,V_CLC)，下面的图是对应的比较器输出端(VOUTN,VOUTP)的电平变化；图11和图12是测得的SAR ADC的动态性能,图11输入频率范围是0-40MHZ,采样率40MHZ，参考电压1.8V，图12输入频率是16.6525MHZ,采样率40MHZ，参考电压1.8V。
本技术领域技术人员可以理解的是，除非另外定义，这里使用的所有术语具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样定义，不会用理想化或过于正式的含义来解释。
以上实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明保护范围之内。上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以再不脱离本发明宗旨的前提下做出各种变化。

Claims (3)

1.一种基于单调性电容开关的模数转换器，其特征在于：包括非交叠时钟、自举开关、比较器、内部时钟产生单元、DAC控制逻辑单元、异步延时逻辑单元、DAC电容阵列，其中，非交叠时钟的CLK输入端连接采样信号，非交叠时钟的CLK_1N输出端和CLK_2N输出端分别连接自举开关的CLK_1N输入端和CLK_2N输入端，自举开关的Vin输入端连接输入信号，自举开关的Vout输出端分别连接比较器的VIN输入端和DAC电容阵列的输出端；比较器的Vbias偏置端接偏置电压模块；比较器的两个输出端，一方面连接一个与门的两输入端，比较器的Valid输出端连接内部时钟产生单元的Valid输入端,内部时钟产生单元的SAMPLE输入端连接采样信号，内部时钟产生单元的C1输出端至C10输出端分别与DAC控制逻辑单元的C1输入端至C10输入端对应连接；比较器的两个输出端另一方面分别与DAC控制逻辑单元的OUTN输出端和OUTP输出端对应连接；DAC控制逻辑单元的CAP_N输出端连接对应的DAC电容阵列的输入端；DAC控制逻辑单元的CN端和CP端分别连接异步延时逻辑单元的CNi输入端和CPi输入端，内部时钟产生单元的C2-C10端连接异步延时逻辑单元的C2-C10端,异步延时逻辑单元的Si2至Si10输出端接入对应S2至S10输入端，比较器的Valid输出端连接异步延时逻辑单元的Valid输入端,内部时钟产生单元C1输出端连接异步延时逻辑单元的C1输入端,V_CLC输出端连接比较器的V_CLC输入端，外设参考电压Vref输出端连接DAC控制逻辑单元的Vref输入端。
2.根据权利要求1所述的一种基于单调性电容开关的模数转换器，其特征在于：所述输入信号为有两路幅度相同，频率相反的输入信号。
3.根据权利要求1所述的一种基于单调性电容开关的模数转换器，其特征在于：所述DAC电容阵列采用五五分段电容。
CN201611108459.9A 2016-12-06 2016-12-06 一种基于单调性电容开关的模数转换器 Pending CN106549669A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611108459.9A CN106549669A (zh) 2016-12-06 2016-12-06 一种基于单调性电容开关的模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611108459.9A CN106549669A (zh) 2016-12-06 2016-12-06 一种基于单调性电容开关的模数转换器

Publications (1)

Publication Number Publication Date
CN106549669A true CN106549669A (zh) 2017-03-29

Family

ID=58396076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611108459.9A Pending CN106549669A (zh) 2016-12-06 2016-12-06 一种基于单调性电容开关的模数转换器

Country Status (1)

Country Link
CN (1) CN106549669A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107911117A (zh) * 2017-11-22 2018-04-13 成都九芯微科技有限公司 一种高位建立时间动态校准电路
CN108306646A (zh) * 2018-04-26 2018-07-20 南京邮电大学 一种应用于超高速模数转换器的比较器电路
CN109802680A (zh) * 2018-12-18 2019-05-24 北京大学（天津滨海）新一代信息技术研究院 一种基于分数基准的电容阵列及模数转换器
CN110034762A (zh) * 2019-04-23 2019-07-19 南京邮电大学 一种采样频率可调的模数转换器
CN110166052A (zh) * 2018-02-13 2019-08-23 瑞昱半导体股份有限公司 循序渐进式模数转换电路与相关方法
CN111147076A (zh) * 2019-12-31 2020-05-12 清华大学 可抵消采样噪声的模数转换器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104113341A (zh) * 2014-07-16 2014-10-22 西安电子科技大学 一种12位中等速率逐次逼近型模数转换器
CN105187065A (zh) * 2015-07-17 2015-12-23 西安邮电大学 逐次逼近adc超低功耗电容阵列及其逻辑控制方法
CN206211981U (zh) * 2016-12-06 2017-05-31 南京邮电大学 一种基于单调性电容开关的模数转换器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104113341A (zh) * 2014-07-16 2014-10-22 西安电子科技大学 一种12位中等速率逐次逼近型模数转换器
CN105187065A (zh) * 2015-07-17 2015-12-23 西安邮电大学 逐次逼近adc超低功耗电容阵列及其逻辑控制方法
CN206211981U (zh) * 2016-12-06 2017-05-31 南京邮电大学 一种基于单调性电容开关的模数转换器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WENZHA YANG 等: "A 0.775mW 10-bit 40-MS/s SAR ADC in 0.18μmCMOS Process", 《2016 IEEE INTERNATIONAL CONFERENCE ON UBIQUITOUS WIRELESS BROADBAND (ICUWB)》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107911117A (zh) * 2017-11-22 2018-04-13 成都九芯微科技有限公司 一种高位建立时间动态校准电路
CN110166052A (zh) * 2018-02-13 2019-08-23 瑞昱半导体股份有限公司 循序渐进式模数转换电路与相关方法
CN108306646A (zh) * 2018-04-26 2018-07-20 南京邮电大学 一种应用于超高速模数转换器的比较器电路
CN108306646B (zh) * 2018-04-26 2023-12-12 南京邮电大学 一种应用于超高速模数转换器的比较器电路
CN109802680A (zh) * 2018-12-18 2019-05-24 北京大学（天津滨海）新一代信息技术研究院 一种基于分数基准的电容阵列及模数转换器
CN109802680B (zh) * 2018-12-18 2023-06-09 北京大学（天津滨海）新一代信息技术研究院 一种基于分数基准的电容阵列及模数转换器
CN110034762A (zh) * 2019-04-23 2019-07-19 南京邮电大学 一种采样频率可调的模数转换器
CN110034762B (zh) * 2019-04-23 2024-03-26 南京邮电大学 一种采样频率可调的模数转换器
CN111147076A (zh) * 2019-12-31 2020-05-12 清华大学 可抵消采样噪声的模数转换器

Similar Documents

Publication Publication Date Title
CN106549669A (zh) 一种基于单调性电容开关的模数转换器
CN102843136B (zh) 一种高速高精度大范围低功耗动态比较器失调校正方法
CN102386923B (zh) 异步逐次逼近模数转换器及转换方法
US8587466B2 (en) System and method for a successive approximation analog to digital converter
CN101277112B (zh) 采用运算放大器共享的低功耗流水线模数转换器
CN103166644B (zh) 一种低功耗逐次逼近型模数转换器及其转换方法
US8089388B2 (en) Folding analog-to-digital converter
US20120139771A1 (en) Differential successive approximation analog to digital converter
CN106921391A (zh) 系统级误差校正sar模拟数字转换器
CN109639282A (zh) 一种单端输入的低功耗同步寄存器型逐次逼近adc
CN111295840A (zh) 用于模/数转换器的经减小噪声动态比较器
CN102332921A (zh) 一种适用于自动增益控制环路的逐次逼近型模数转换器
WO2022032987A1 (zh) 一种跟随保持开关电路
CN209787154U (zh) 一种采样频率可调的模数转换器
CN110971236B (zh) 一种逐次逼近型模数转换器及模数转换方法
CN110034762B (zh) 一种采样频率可调的模数转换器
CN111669180A (zh) 基于Vcm的超低功耗SAR ADC开关切换结构及其开关切换方法
CN106998206A (zh) 电荷再分配连续逼近式模拟数字转换器及其控制方法
CN206211981U (zh) 一种基于单调性电容开关的模数转换器
US20210250037A1 (en) Reference voltage controlling circuit and analog-to-digital converter
CN111628773B (zh) 模数转换器以及模数转换方法
CN212435679U (zh) 一种基于Vcm的超低功耗SAR ADC开关切换结构
CN116318161B (zh) 用于图像传感器的多步式单斜模数转换电路及控制方法
CN103152048A (zh) 一种差分输入逐次逼近型模数转换器
Wang et al. A 1.2 V 1.0-GS/s 8-bit voltage-buffer-free folding and interpolating ADC

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170329

RJ01 Rejection of invention patent application after publication