TWI543544B - 使用截波器電壓參考之切換式電容器ｓｉｇｍａ－ｄｅｌｔａ調變器的二階段增益校正及按比例調整方案 - Google Patents

使用截波器電壓參考之切換式電容器ｓｉｇｍａ－ｄｅｌｔａ調變器的二階段增益校正及按比例調整方案 Download PDF

Info

Publication number
TWI543544B
TWI543544B TW100101124A TW100101124A TWI543544B TW I543544 B TWI543544 B TW I543544B TW 100101124 A TW100101124 A TW 100101124A TW 100101124 A TW100101124 A TW 100101124A TW I543544 B TWI543544 B TW I543544B
Authority
TW
Taiwan
Prior art keywords
capacitors
dac
capacitor
input
pair
Prior art date
Application number
TW100101124A
Other languages
English (en)
Other versions
TW201203873A (en
Inventor
文森 夸克皮克斯
元恩 喬納
卡伯爾 貝利尼
Original Assignee
微晶片科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/832,599 external-priority patent/US8223053B2/en
Application filed by 微晶片科技公司 filed Critical 微晶片科技公司
Publication of TW201203873A publication Critical patent/TW201203873A/zh
Application granted granted Critical
Publication of TWI543544B publication Critical patent/TWI543544B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0663—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using clocked averaging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0665—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

使用截波器電壓參考之切換式電容器SIGMA-DELTA調變器的二階段增益校正及按比例調整方案
本發明係關於類比轉數位轉換器，特定言之關於sigma-delta調變器，且更特定言之，關於一種用於減小因sigma-delta調變器中之失配電容器之影響所致的增益誤差而在轉換時間上無損失的方式。
本申請案為2010年7月8日申請之美國專利申請案第12/832,599號之部分接續申請案，該美國專利申請案第12/832,599號主張2009年7月16日申請之美國臨時申請案第61/226,049號的權利，該等申請案之內容特此以全文引用的方式併入本文中。
現今，類比轉數位轉換器(ADC)係廣泛使用於消費型電子器件、工業應用等等。通常，類比轉數位轉換器包括用於接收一類比輸入信號及輸出與該類比輸入信號成比例之一數位值的電路。此數位輸出值通常採用一並列字或一串列數位位元串之形式。存在許多類型之類比轉數位轉換方案，諸如電壓/頻率轉換、電荷再分佈、delta調變及其他轉換方案。通常，此等轉換方案之每一者具有其優點及缺點。一類已獲得越來越多的使用之類比轉數位轉換器係切換式電容器sigma-delta轉換器。
圖1A展示一sigma-delta ADC之原理方塊圖。一迴路濾波器10接收類比輸入值且係連接至一量化器20。該量化器可產生一單一位元輸出，或在其他實施例中該量化器係可操作以產生可經編碼於一n位元之位元串流中的多個相異輸出位準。此單一位元輸出或n位元之位元串流被回饋至一DAC 30，該DAC 30產生饋送至迴路濾波器10的一輸出信號。在一sigma-delta類比轉數位轉換器(ADC)中，接著通常藉由一數位整數倍降低取樣濾波器來處理該位元串流(1位元或多位元)以產生表示輸入信號的一經整數倍降低取樣之較高解析度之數位字。
在一sigma-delta轉換器中使用之任何高階sigma-delta調變器的穩定輸入範圍係限制於參考電壓之一分率。在此穩定輸入範圍之外，誤差變得極大，且調變器提供錯誤的結果。因此，信號必須被衰減以保持在此穩定輸入範圍內(S/R<1)，其中S係信號電壓，且R係參考電壓。最小衰減取決於調變器階數及取決於DAC中之位準數，通常在較大調變器階數及較小DAC位準數之情況下衰減較大。為達成一最終增益1，信號衰減可在數位區段中予以補償。圖1B展示一3階1位元sigma-delta調變器之取決於標準化差動輸入值之量化雜訊分佈的一實例。在此，輸入信號必須衰減為標稱值之2/3以確保低雜訊。超出此範圍，調變器將變得不穩定。
輸入電壓及DAC電壓係在delta-sigma調變器之迴路濾波器內之電容器(或用於差動電壓之電容器對)上取樣。然而，若此等電壓係在不同之電容器上取樣，則該等電容器之失配誤差將在sigma-delta ADC之輸出結果上產生一增益誤差。為防止此失配，解決方案之一係在相同之電容器上取樣信號及DAC電壓，以此方式，不存在失配誤差且可消除增益誤差。然而，由於需要以一S/R<1之比率按比例調整輸入，故用於信號及DAC電壓之電容器必須在尺寸上係不同的。此技術之另一缺點係無法在一個電容器上取樣兩個電壓，故輸入信號及DAC電壓之取樣必須逐個進行，此導致一4階段系統：2個階段用於取樣並轉移來自輸入信號的電荷，且接著2個階段用於取樣並轉移來自DAC電壓之電荷。因為取樣係連續地進行且比DAC電壓及輸入電壓取樣係並行地執行時消耗更多的時間，故此4階段系統效率較差。
現今在sigma-delta調變器中用於達成低百萬分率(ppm)位準之增益誤差且減小用於取樣DAC電壓及輸入信號電壓之電容器之失配影響的最先進技術將取樣電容器劃分為R群組之相同尺寸的電容器。在每一取樣時，在前兩個階段期間使用S個電容器群組(其中SR)以取樣且轉移輸入信號電壓。同時，R-S個群組之電容器正取樣一共模電壓信號(或對於一單端電路為接地)，此對總轉移電荷之貢獻為零。在最後兩個階段期間使用所有R個群組之電容器以取樣且轉移DAC電壓。藉由使用此技術可在此很好地達成S/R比率。為最小化失配效應，以某一序列在每一取樣中不同地選擇R個群組中的S個群組之電容器，使得在某一時間週期之後所有R個群組之電容器已取樣輸入信號達相同次數。此序列輪換(rotate)輸入電容器(取樣輸入電壓之電容器)以便平均化失配誤差，且若對某一數量之樣本實現該平均化，則此技術可將增益誤差明顯減少為小至低ppm位準。
然而，每一取樣需要四個步驟(階段)限制了sigma-delta調變器之取樣速率，及/或需要該sigma-delta調變器有快得多之操作速度(更快時脈及更高頻率之操作組件，隨之而來增加電力使用)以在一所要時間框內完成一信號轉換。因此，所需要的是一種可僅使用兩個階段而非四個階段之具有較快取樣速率且具有較小電力消耗而同時維持一極低增益誤差的sigma-delta調變器(因為需要取樣及轉移輸入處之電荷，故二階段係吾人可達成的最小數目)。
根據一實施例，一種sigma-delta調變器可包含：一截波器電壓參考，該截波器電壓參考提供具有一時脈相依偏移電壓之一參考信號；一單一位元或一多位元數位轉類比轉換器(DAC)；複數個電容器對；複數個開關，該複數個開關用於將來自該複數個電容器對的任一對電容器選擇性耦接至一輸入信號或該參考信號；及控制構件，該控制構件可操作以經由該等開關來控制取樣以在兩個階段中執行一電荷轉移，其中任一對電容器可經選擇以指派給該輸入信號或該參考信號，其中在複數個電荷轉移之後，藉由循環地輪換該等電容器對而執行一增益誤差消除，使得在一輪換循環之後，每一電容器對已指派給該輸入信號達一第一預定次數且亦已指派給該參考信號達一第二預定次數，且其中該DAC之一輸出值及該截波器電壓參考之一偏移狀態定義複數個切換序列，其中每一切換序列獨立地輪換該等電容器對，且其中取決於該DAC之一當前輸出值及該截波器電壓參考之一當前偏移狀態而選擇至少一切換序列。
根據另一實施例，可取決於該DAC之一當前輸出值及該截波器電壓參考之一當前偏移狀態而自所有可能的切換序列中選擇一切換序列。根據另一實施例，對於DAC輸出值之一第一子集，可僅取決於該DAC之一當前輸出值而選擇一切換序列，且對於DAC輸出值之一剩餘子集，可取決於該DAC之一當前輸出值及該截波器電壓參考之一當前偏移狀態而選擇一切換序列。根據另一實施例，在五位準DAC中，該第一子集可包括偶數輸出值且該剩餘子集可包括奇數輸出值。根據另一實施例，該sigma-delta調變器可進一步包含用於將一共模電壓選擇性耦接至一經選擇之電容器對的開關。根據另一實施例，該sigma-delta調變器可包含複數個輸入級，每一輸入級包含一電容器對相關聯之開關且接收該輸入信號、該參考信號及該共模電壓。根據另一實施例，該參考信號可由包含一帶隙截波器電壓參考之一數位轉類比轉換器提供。根據另一實施例，該參考信號可由一截波器電壓參考源提供，且每一輸入級包含由該控制構件控制的一數位轉類比轉換器。根據另一實施例，對於一電荷轉移，在一充電階段期間，一輸入信號或參考信號可耦接於一對電容器之一側上，且共同接地電位係耦接於該對電容器的另一側上，且在一轉移階段期間，該對電容器之該一側係彼此連接或與一反相輸入信號或參考信號耦接。根據另一實施例，對於一零電荷，在一充電階段期間，該對電容器之一側可彼此連接，且該共同接地電位係耦接於該對電容器的另一側上，且在一轉移階段期間，該對電容器之該一側係再次彼此連接。根據另一實施例，該sigma-delta調變器可包含兩對以上之電容器，其中藉由指派給該輸入信號之電容器對的數目與指派給該參考信號之電容器對的數目之一比率而達成一增益。根據另一實施例，該sigma-delta調變器可包含經由一可控制之切換網路而與該等輸入級之輸出耦接的一差動運算放大器。根據另一實施例，該sigma-delta調變器可包含第一及第二回饋電容器，該第一回饋電容器及該第二回饋電容器可被選擇性切換到該差動放大器的一負回饋迴路或正回饋迴路中。根據另一實施例，該截波器電壓參考可藉由控制該兩個階段之一時脈來定時脈。
根據另一實施例，一種在使用複數個電容器對之一sigma-delta調變器中執行一電荷轉移的方法可包含：藉由一截波器電壓參考產生具有一時脈相依偏移電壓之一參考信號；藉由一單一位元或一多位元數位轉類比轉換器(DAC)產生一DAC輸出值；提供待指派給一輸入信號及一參考信號的至少兩個電容器對；藉由組合用至少一電容器對取樣該輸入信號及並行地用至少另一電容器對取樣該參考信號而執行一取樣，其中取樣係在兩個階段中執行；對於一隨後取樣，輪換該等電容器對，使得在複數個取樣之後執行一增益誤差消除，其中在一輪換循環之後，每一電容器對已被指派給該輸入信號達一第一預定次數且亦已被指派給該參考信號達一第二預定次數，其中該DAC之一輸出值及該截波器電壓參考之一偏移狀態定義複數個切換序列，其中每一切換序列獨立地輪換該等電容器對，且其中取決於該DAC之一當前輸出值及該截波器電壓參考之一當前偏移狀態而選擇至少一切換序列。
根據該方法之另一實施例，可取決於該DAC之一當前輸出值及該截波器電壓參考之一當前偏移狀態而自所有可能的切換序列中選擇一切換序列。根據該方法之另一實施例，對於DAC輸出值之一第一子集，可僅取決於該DAC之一當前輸出值而選擇一切換序列，且對於DAC輸出值之一剩餘子集，可取決於該DAC之一當前輸出值及該截波器電壓參考之一當前偏移狀態而選擇一切換序列。根據該方法之另一實施例，在五位準DAC中，該第一子集可包括偶數輸出值且該剩餘子集可包括奇數輸出值。根據該方法之另一實施例，在一第一取樣期間，可使用一第一電容器對以在一充電階段及轉移階段中取樣一輸入信號，且使用第二電容器對以在與該輸入信號並行之一充電階段及轉移階段中取樣一參考信號；在一隨後取樣期間，使用該第二電容器對以在一充電階段及轉移階段中取樣一輸入信號，且使用該第一電容器對以在與該輸入信號並行之一充電階段及轉移階段中取樣一參考信號。根據該方法之另一實施例，該方法可進一步包含將每一對電容器與下列中之一者耦接：一正輸入信號線、一負輸入信號線、一正參考信號線、一負參考信號線及一共同接地電位。根據該方法之另一實施例，對於一電荷轉移，在一充電階段期間，可將該輸入信號或該參考信號連接於一對電容器的一側上，否則該對電容器之該一側係與一共同接地電位耦接，且在一轉移階段期間，將該對電容器之該一側彼此連接或將該一側與一反相的輸入或參考信號耦接。根據該方法之另一實施例，對於一零電荷轉移，該方法可包含：在一充電階段期間，將一對電容器之一側彼此連接，且將該共同接地電位連接於該對電容器的另一側上，且在一轉移階段期間，將該對電容器之該一側再吹彼此連接。根據該方法之另一實施例，可提供兩個以上之電容器對，該方法可包含下列步驟：在一第一取樣期間，自複數個電容器對中選擇一第一子集之電容器對以用於在一充電階段及轉移階段中取樣一輸入信號，且自該複數個電容器對之該等剩餘電容器對中選擇一第二子集以用於在與該輸入信號並行之一充電階段及轉移階段中取樣一參考信號；對於隨後之取樣重複該等步驟，其中選擇與一先前經選擇之第一及第二子集不同的另一個第一及第二子集之電容器對。根據該方法之另一實施例，該第一子集可包含複數個電容器對，且該第二子集可包含該兩個以上之電容器對中的該等剩餘電容器對。根據該方法之另一實施例，可藉由指派給該輸入信號之電容器對數目與指派給該參考信號之電容器對數目的一比率而達成一增益。根據該方法之另一實施例，可藉由控制該兩個階段之一時脈來對該截波器電壓參考定時脈。
根據多種實施例，可藉由在調變器之前端級中之不同組之電容器上並行地同時取樣DAC信號及輸入信號，以及藉由使用一經定義演算法在每一取樣時輪換此等電容器以便平均化失配誤差，而達成每一樣本可僅使用兩個階段而非四個階段且具有較小電力消耗(歸因於對調變器中所存在之放大器之頻寬的較不嚴格之需求)同時維持處於ppm範圍內之一極低增益誤差的sigma-delta調變器。
並行地同時取樣DAC信號及輸入信號允許實現自四個階段減少至兩個階段，且輪換演算法確保經由在調變器迴路中的積分在某一數目之樣本之後達成適當之增益誤差消除。
根據本發明之教示，在每一取樣時輪換電容器意謂指派不同組之電容器以轉移來自不同輸入信號(ADC輸入、DAC輸出或共模電壓)之電荷且在該等電荷被完全轉移之後在每一取樣之間改變此指派。
根據本發明之教示，為執行一呈形式S/R之按比例調整因數，必須將輸入級取樣電容器分為N個單位尺寸電容器，使得在每一取樣時，選擇S個單位尺寸電容器之一群組以轉移來自輸入信號之電荷，選擇R個單位尺寸電容器之一群組以轉移來自DAC之電荷，且若單位電容器之總數N大於R+S則將選擇其餘電容器以轉移來自共模信號之電荷，且於是該等其餘電容器將不對前端級中所轉移及積分之總電荷產生任何貢獻。
根據本發明之教示，基本電容器之指派的輪換可遵循任何演算法，該演算法致使在任一取樣時遵守該按比例調整因數S/R(總是有S個電容器經指派用於輸入且R個電容器經指派用於DAC)且確保在某一樣本數之後在每一電容器上至輸入之指派數除以至DAC之指派數的比率趨向於S/R。
根據本發明之教示，此輪換之目的係在調變器中達成一精確之S/R增益以及克服單位尺寸電容器之間之類比處理程序的固有失配誤差。若在每一循環之間不輪換電容器對，S/R比率之精確度將限制於約0.1%之典型值。相比之下，藉由輪換電容器，倘若取樣電容器之每一者經指派給輸入信號之次數平均比指派給DAC之次數多S/R次，一轉換就可達到一ppm精確度等級(即使用一簡單輪換演算法)。
用於達成一精確之S/R比率的一簡單輪換演算法可在R+S個樣本中進行，其中在每一取樣時，S個電容器係指派給輸入信號且R個電容器係指派給DAC信號。若電容器被命名為C1、C2...CR+S，則對於第一取樣，經選擇用於輸入信號指派之S個電容器可簡單地為C1...CS電容器，其餘電容器係指派給DAC。在第二取樣時，將電容器C2...CS+1指派給輸入且將CS+2...CR+S及C1指派給DAC，等等。在R+S次取樣時，將CR+S及C1...CS-1指派給輸入且將CS...CR+S-1指派給DAC。在R+S次取樣的時間週期期間，每一電容器總共指派給輸入達S次且指派給DAC達R次，此誘發輸入電荷轉移與DAC電荷轉移之間的一按比例調整因數S/R。
若在輪換演算法期間將輸入視為穩定(將輸入信號頻寬視為比取樣頻率低得多，在sigma-delta ADC中通常為如此)，則即使電容器之間具有失配誤差，但是因為每一電容器均驗證輸入指派與DAC指派之間之S/R比率，由此等R+S週期誘發之增益按比例調整亦為S/R。
然而，若在輪換演算法期間DAC未獲得相同之輸入(亦即，在sigma-delta調變器中位元串流係不恆定的)，則由於經轉移之電荷亦係取決於每一取樣時的DAC輸入，且由於位元串流及DAC電容器指派演算法係不相關的，可誘發一非線性誤差。為克服此問題，根據多種實施例，可使用一DAC相依演算法，使得該輪換演算法對於每一DAC輸入值確保在每一電容器上達成電容器指派之S/R比率。此導致較長時間之輪換演算法且使可能狀態數以可能的DAC位準數倍增，但是修正了所有非線性影響。
根據多種實施例，為達成一最佳之增益誤差消除，導致輸入與DAC之間之電容器指派的S/R比率的每一輪換演算法應在類比轉數位轉換所容許之樣本數內完成。然而，此條件可能很少能達到，此係因為每一轉換的樣本數係固定的，且一輪換可能係位元串流相依的且導致所獲得之理想樣本數係S+R之倍數。在大多數情形中，每一轉換之樣本數(過取樣比率：OSR)與用於完成輪換且完全消除增益誤差之樣本數(通常為R+S)之間之比率不為整數且導致增益誤差的一餘數，只要此比率為大，則此餘數係小的。在此情形下，增益誤差仍按一大因數減小但是未被完全消除，當OSR變大時，增益誤差減小趨於變大。
透過每一轉換僅使用兩個階段而非四個階段，可使調變器之產出率加倍或對於調變器中之放大器需要單位增益頻寬的一半頻寬，因此減小操作功率要求。迄今，對於信號及參考使用相同組之電容器的二階段轉換循環係限制於信號及參考共用相同之接地的單端調變器或信號及參考具有完全相同之共同模式的差動調變器。眾所周知，單端解決方案具有不良電源拒斥之缺點且不再被使用。此外，該二階段轉換循環解決方案係限制於單極電壓，除非提供足夠精確的+VREF及-VREF電壓。然而，信號電壓及參考電壓具有完全相同之共模電壓的應用極少。因此，對於信號及參考使用相同組之電容器的習知二階段轉換循環導致極小之效能。
根據本發明之教示，此處所描述之增益誤差消除演算法發生於每一個轉換內且不需要額外取樣時間或不需要執行額外轉換。相較於針對一組特定外部條件(溫度、電源電壓)消除增益誤差但是當該等條件改變時需要再次執行的一簡單數位校正，此技術容許在該等條件改變時連續地消除增益誤差，此係因為該消除在轉換處理程序內「在運作中(on-the-fly)」發生。
圖1A展示一sigma-delta類比轉數位轉換器的一般性方塊圖，其中輸入信號及DAC輸出信號可為差動的，迴路濾波器可併入有一或多個回饋迴路或前饋迴路。輸入信號總是具有一正號，且DAC信號總是具有一負號，此係因為該DAC信號係用作一回饋以便使sigma-delta迴路穩定。
圖1B展示圖1A之具有三階迴路及單一位元之DAC的sigma-delta類比轉數位轉換器之典型量化雜訊分佈對輸入信號與參考信號之比率，其證實在輸入處需要一按比例調整因數以確保調變器在整個輸入動態範圍上的穩定性。
圖2展示在使用輪換電容器之sigma-delta調變器中使用的一前端之一第一一般性實施例。此處，將差動輸入信號VINP、VINM，差動參考信號VREFP、VREFM及共模電壓VCM饋送至一輸入切換單元101。如下文更詳細解釋，切換單元101包含各別開關及複數個或一組電容器對以將該輸入信號、該參考信號或該共模電壓取樣至各別電容器。切換單元101可包含複數個電容器對，該等電容器對可連接至該單元101之輸出。在一實施例中，該切換單元101可包含兩對電容器，其中每一對電容器可經耦接至輸入信號、參考信號或共模電壓之任一者。然而，可提供更多電容器對。單元101可操作以取決於由一切換控制單元110提供的控制信號而自該組電容器對中選擇各別對以連接至輸入信號、連接至參考信號或連接至共模電壓。切換單元101提供一單一差動輸出信號，該差動輸出信號可經由另一切換網路(例如，開關105及109)而饋送至差動放大器140，如參考圖3A及圖3B更詳細之解釋。有多種方式可提供單元101中電容器的耦接。因此，切換控制單元150產生所需要量的控制信號以控制單元101中的開關。例如，若單元101包括10個開關，則控制單元110可產生10個相異之信號。然而，若某些開關係以一互補方式受到控制(意謂當一個開關接通時，另一個開關總是斷開，且反之亦然)，則控制單元110可產生較少控制信號，且切換單元101可包括各別反相器以根據一共同控制信號產生必要的控制信號。
圖3A展示在使用二階段按比例調整及增益誤差消除演算法之sigma-delta調變器中使用的差動電壓前端之一第一更詳細實施例。再次，前端級100係意在作為圖1A中的迴路濾波器10之前端的積分器級。此積分器級之結構係典型的，此係因為此積分器級之結構係由一切換式輸入電容器級101、隨後為一差動運算放大器140與回饋電容器130a及130b(該等電容器儲存且積分在輸入電容器上所取樣之電荷)組成的傳統差動結構。開關107a、107b、108a及108b當在重設模式中時重設儲存於回饋電容器上之電荷，而開關106a及106b當在操作中時在開關107與108之間維持一固定共模電壓VCM(在區塊之外產生)，以避免洩漏電流通過該等開關107與108。該等開關所需之所有時脈信號及控制信號均係由切換控制區塊110提供。
每一取樣係由兩個階段P1及P2組成(P1係取樣階段，且P2係轉移階段)，該兩個階段P1及P2係由一非重疊延遲分離以排除電荷注入問題。在階段P1上，開啟開關105a、105b及105c，迫使在區塊101之輸出處為共模電壓。在此階段期間，斷開開關109a及109b。接著，在一非重疊延遲之後，在切換輸入區塊101內所存在的輸入電容器104a、104b上取樣輸入電壓。在另一非重疊延遲之後，在階段P2上，斷開開關105a、105b及105c，且可在階段P2上取樣另一輸入電壓。接著，接通開關109a及109b，且藉由差動放大器140而將經取樣電荷轉移至電容器130a及130b且實現所要之積分功能。
根據多種實施例，將sigma-delta ADC差動輸入信號VIN=VINP-VINM、差動DAC輸出(VDAC=VDACP-VDACM)及共模信號VCM饋送至包含N個(N為整數)輸入級102的輸入切換式電容單元101，此等輸入級之每一者係由一切換輸入級103、隨後為差動地連接在一起的一組等值電容器104a及104b而組成。此等輸入級103之每一者係由切換控制區塊110獨立地控制。在每一取樣時，此等輸入級指派類比電壓(VIN、VDAC或VCM)之一者以被取樣於電容器104a及104b上並轉移至電容器130a及130b。此指派之選擇係在切換控制區塊110中定義且遵循一輪換演算法，該輪換演算法在每一取樣時可改變此指派之選擇。
為在此輸入級中達成S/R之按比例調整因數，在每一取樣時，在於104a、104b對應之電容器上取樣期間，指派數目S個輸入級以取樣ADC輸入，及指派R個輸入級以取樣DAC輸出，將其餘N-(R+S)個輸入級連接至共模電壓VCM，使得該等級在轉移階段期間不貢獻任何額外電荷。所有電容器104a及104b為並聯的，若所有電容器具有相同之單位電容C，則所取樣之總電荷等於C*S*VIN-C*R*VDAC=R*C*(S/R*VIN-VDAC)，此展示在輸入級100之此實施例中在輸入取樣電荷及DAC取樣電荷之間達成一S/R按比例調整因數。為更簡潔起見，N-(R+S)個未使用之電容器(轉移零電荷)在整個轉換期間將僅被指派給VCM。僅若需要另一按比例調整因數時才使用該N-(R+S)個未使用之電容器且該等電容器並非輪換演算法之一部分。
由於電容104具有因類比處理程序所致之失配誤差，故用於DAC信號電荷轉移或輸入信號電荷轉移之R+S個電容器之每一電容值可寫為Ci=C+ei，其中ei係第i個電容器之失配誤差。此處，所有R+S個電容器上之誤差ei之總和等於0(若非如此，則吾人總可藉由改變C值而返回至此情形)。總和C*S*VIN-C*R*VDAC將被修改為C*S*VIN-C*R*VDAC+(eI+...+eS)*VIN-(eS+1+...+eS+R)*VDAC。最後兩項表示因電容器失配而轉移之電荷誤差。應注意，此電荷取決於三個項目：輸入信號、DAC輸出信號，及用於取樣輸入信號或DAC信號的R+S個電容器104之再分割(或指派)之選擇。由於在每一取樣期間輸入係視為穩定的(或處於比取樣頻率低得多之頻率)，故僅有兩個變數尚待平均化以便達成可自一轉換期間所轉移之電荷總和中消除的一電荷誤差。
參考圖2及圖3A、圖3B，在每一取樣時，由切換控制區塊110控制之輪換演算法確保S個切換級係指派給ADC輸入、R個切換級係指派給DAC輸出且N-(R+S)個切換級係指派給共同模式，且此指派可改變，使得在足夠的樣本量範圍內平均而言，每一切換級的有效用於取樣電荷的電容器104a及104b(捨棄可能始終連接至共模電壓的電容器，其電荷轉移貢獻為零)經指派用於取樣信號比經指派用於取樣DAC電壓多S/R倍。若DAC電壓在輪換演算法期間被視為穩定的，則使用所有誤差項之總和等於0的性質可知，在輪換循環結束時電荷轉移中誤差項之所有排列的總和將等於零。
例如，在一簡單輪換及一S/R按比例調整因數下，在1號取樣時，e1*VIN...eS*VIN係相關於輸入信號之誤差項，且eS+1*VDAC...eS+R*VDAC係相關於DAC信號之誤差項，誤差項可被寫為先前所述之(e1+...+eS)*VIN-(eS+1+...+eS+R)*VDAC。在第二個取樣時，每一電容器之指派係移位一個計數，使得誤差項可寫為：(e2+...+eS+1)*VIN-(eS+2+...+eS+R+e1)*VDAC。在第R+S個取樣時，誤差項可寫為：(eR+S+e1...+eS-1)*VIN-(eS+...+eS+R-1)*VDAC。在此情形中(VIN及VDAC係假定為常數)，在R+S個樣本之後電荷誤差項之總和係S*(e1+...+eS+R)*VIN-R*(e1+...+eS+R)*VDAC，其係等於零，此係因為誤差ei之總和等於零。此證實，當在輸入處需要DAC信號與輸入信號之間之按比例調整因數S/R時，當DAC係穩定時，電容器104之指派的一簡單循環移位可在僅R+S個樣本之後消除由電容器失配誘發之增益誤差。
此輪換演算法可經增強為取決於DAC輸入位準，以便克服當DAC輸入不穩定(此係一般情形)時可能存在的非線性問題，使得對於對應於一DAC輸出電壓VDACk之每一相異輸入位準k(或位元串流狀態)，將應用遵循與本文上述相同之規則的一單獨的循環輪換演算法，此係因為在此單獨的演算法內，DAC電壓現在可視為恆定。在此情形中，僅若與每一VDACk相關之所有誤差項被單獨地消除時，才可消除總誤差項。
在任何情形中，當轉換包括一足夠大數目的樣本時(當OSR>>(S+R)*nlev時，其中nlev係DAC中的可能的位準數，OSR係過取樣比率或每一轉換的樣本總數)，可忽略關於所轉移之總電荷的誤差項，使得總增益誤差按需要達到低ppm誤差位準。
圖3B表示相同之輸入級100，其中DAC功能係直接由N個切換輸入級103執行。此等切換輸入級連接至一差動電壓參考源(在輸入級100之外產生)。該等切換輸入級103在此簡單地由連接至差動電壓參考的一DAC以及可在DAC之輸出、ADC差動類比輸入信號與共模電壓之間切換的一類比多工器組成。積分器之其餘部分類似於圖2，且此區塊以相同於圖2之方式執行二階段按比例調整及增益誤差消除輪換演算法。
圖4表示可用在圖3A及圖3B兩者中以便實現對輸入取樣電容器104之電壓指派的切換輸入級103之一可能的實施例。根據美國專利第7102558號「Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter」之教示，亦可將此電路用作具有多達五個輸出位準的DAC。此電路係一簡單差動類比多工器，且其通常可將選自VCM、VINP、VINM、VREFP、VREFM之任一對輸入信號指派給輸出OUTM及OUTP，同時有可能使輸出OUTP及OUTM短接在一起。所有開關命令係由切換控制區塊110與用於取樣及轉移信號至積分器輸出所需的兩個階段同步地產生。
在圖4中，OUTP信號可分別經由開關210a、220a、230a、240a、250a而連接至電壓VCM、VINP、VINM、VREFP、VREFM。當此等開關之任一者接通時，所有其他者斷開以避免類比輸入之間之短路。同時，OUTM信號可分別經由開關210b、230b、220b、250b、240b而連接至電壓VCM、VINP、VINM、VREFP、VREFM。類似地，當此等開關之任一者接通時，所有其他者斷開以避免不同的類比輸入之間的短路。開關260可使兩個輸出OUTM及OUTP短接在一起。在此情形中，開關210可取決於OUTM及OUTP信號是否需要連接至VCM電壓而斷開或接通。
在其餘狀態中，開關210及260接通，而所有其他開關斷開，使得在電容器104a及104b上未儲存任何差動電荷。在轉換期間，在兩個階段(P1：取樣；P2：轉移)之每一者期間，藉由接通開關210a、220a、230a、240a、250a之一者及開關210b、230b、220b、250b、240b之一者且使所有其他開關斷開，或藉由接通260且使所有其他開關斷開，而在電容器104a及104b上選擇並取樣一差動電壓。在該兩個階段之間，在非重疊延遲期間，所有開關斷開。
在圖3A之情形下，其中DAC係連接至切換輸入級103，圖5a、圖5c、圖5g表示重設狀態(用於未參與電荷轉移之電容器)及可能的電荷轉移以及所有相關聯的取樣及轉移來自輸入信號、DAC輸出或共模電壓之電荷所需要之數位開關命令。
圖5a係用於重設儲存於電容器104上的電荷，同時開關105接通且開關109斷開。在此情形中，VCM電壓被施加於電容器104之兩端，此確保此等電容器的適當放電。選擇此組態將起停用對應切換輸入級之作用。調變器將如同不存在此級一般地起作用，此係因為該級不轉移任何電荷。
圖5c描述C*VIN=C*(VINP-VINM)之電荷轉移。當切換控制單元指派一組電容器104以取樣及轉移來自sigma-delta ADC之差動輸入之電荷時應用此轉移。在階段P1中，開關220接通，而切換單元103中之所有其他開關斷開，此在電容器104上取樣一電荷C*VIN=C*(VINP-VINM)。在階段P2中，OUTM及OUTP係經由接通的開關260而短接在一起。區塊103中之所有其他開關(包括開關210)斷開，此確保不會經由電荷轉移而轉移輸入共同模式。
圖5g描述-C*VREF=-C*(VREFP-VREFM)之電荷轉移。當切換控制單元指派一組電容器104以取樣及轉移來自sigma-delta ADC之差動輸入之電荷時應用此轉移。在階段P1中，開關250接通，而切換單元103中之所有其他開關斷開，此在電容器104上取樣電荷-C*VREF=-C*(VREFP-VREFM)。在階段P2中，OUTM及OUTP經由接通的開關260而短接在一起。區塊103中之所有其他開關(包括開關210)斷開，此確保不會經由電荷轉移而轉移輸入共同模式。歸因於圖1中所示之回饋迴路的負號(其中迴路濾波器10獲得DAC輸出之負值)，電荷之轉移為-C*VREF。
本文上述之轉移(對應於圖5a、圖5c及圖5g)足以涵蓋當DAC輸出電壓係在切換單元103之外產生(圖2即為如此)時輪換演算法的所有情形。然而，代替圖5c及圖5g之轉移，可設想兩倍電荷的轉移，此導致在轉移期間信雜比以一因數sqrt(2)改良。此等電荷轉移係用圖5d及圖5h予以描述。若使用此兩個轉移來代替圖5c及圖5g中所述之轉移，則輸入信號與DAC之間仍遵守按比例調整因數，但是在積分器中實現為2的增益。可藉由使回饋電容器130之尺寸加倍而將此增益設定回1。
在圖5d及圖5h兩者中，第一階段係與圖5c及圖5g相同，因此在該第一階段結束時，在電容器104上取樣電荷C*VIN或-C*VREF。在第二階段中，差異在於：代替經由開關260短接電容器104，該等電容器104係連接至與第一階段中相反之電壓(對於圖5d為-VIN，且對於圖5h為+VREF)。經由此連接，在第二階段上經轉移之電荷(其係兩個階段之間載入於電容器104上的電荷差)比電容器短接在一起時多兩倍。此原理係類似於導致美國專利第7102558號「Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter」之原理，該案以引用之方式併入本文中，其中在每一取樣之兩個階段中產生五個位準。
由於可經由圖5c、圖5d、圖5g及圖5h在每一電容器104上實現單倍電荷轉移或雙倍電荷轉移，故可使用此性質以藉由在輸入信號電荷轉移或DAC電荷轉移中設定雙倍轉移，而同時分別在DAC電荷轉移或輸入信號電荷轉移上設定單倍電荷轉移而容易地實現1/2或2之增益按比例調整因數。另一用途可簡單地為藉由在每一電荷轉移時設定雙倍轉移(藉由僅使用圖5d及圖5h)而改良信雜比。在雙倍轉移期間，DAC及輸入信號源需能夠供應足夠電流以克服跨越電容器104之規則單倍轉移電壓差的兩倍，使得跨越每一電容器104之電壓仍遵守小於每一階段時序(通常為取樣週期之一半)的安定時間。
如圖3B中所示，可將一簡單差動電壓源連接至每一切換級103之參考輸入，且在此情形中，每一切換級包含由切換控制區塊110控制的DAC，該切換控制區塊110接收位元串流且因此接收DAC輸入。在此情形中，DAC在其解析度上可被限制於較小數目的輸出位準，通常為二(一位元DAC)。此限制係源自每一切換級103需要包含一DAC之事實，且因此即使在相對較小數目N個級103的情形中，亦僅有簡單的DAC才可實際實施。
圖4可用於在必要地指派至ADC輸入電壓或共模電壓的同時實現一位元DAC，以執行二階段按比例調整及增益誤差消除演算法。圖5e及圖5g展示執行C*VREF或-C*VREF之一電荷轉移所需要的開關命令信號，該等信號對應於將在電容器104上取樣+VREF或-VREF之1位元DAC的兩個可能的輸出位準。圖5e與圖5g兩者之間之唯一差異在於：在第一階段期間接通的開關係開關240或開關250，該等開關分別將VREF電壓或-VREF電壓連接至電容器104。
根據美國專利第7102558號「Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter」之教示，圖4亦可用於在必要地指派至ADC輸入電壓或共模電壓的同時實現五位準DAC，以執行二階段按比例調整及增益誤差消除演算法。圖5b、圖5e、圖5f、圖5g及圖5h展示執行C*0、C*VREF、C*2VREF、C*(-VREF)及C*(-2VREF)之電荷轉移所需要的開關命令信號，該等信號對應於將在電容器104上取樣0、+VREF、-VREF、+2VREF或-2VREF之五位準DAC的兩個可能的輸出位準。此等開關命令信號類似於上文所提及且作為一引用參考包括於本文中的美國專利中所示之開關命令信號。在此情形中，為具有一適當之按比例調整因數S/R，應使用圖5d以執行ADC輸入信號至電容器104的指派，使得將實現雙倍電荷轉移且使得在輸入信號電荷轉移與DAC信號電荷轉移之間不會實現額外的增益因數(該五位準DAC亦能夠經由圖5g及圖5h導致雙倍電荷轉移)。
圖6展示在一特定樣本號期間每一電容器對104之指派的一簡單表示。圖6a大致展示在一特定樣本號時N個輸入級之一循環表示的一實例。在圖6a中，級103之數目N等於5，可提供如圖3B中所示之五對(A、B、C、D及E)電容器104。每一對電容器可指派給ADC輸入信號，或參考信號(此處DAC功能係在每一輸入級103內執行)，或指派給共模信號(使得該對電容器不對電荷轉移作出貢獻)。表示用於ADC輸入信號電荷轉移之開關命令的圖可為圖5c及圖5d。表示用於參考或DAC電荷轉移之開關命令的圖可為圖5b、圖5e、圖5f、圖5g及圖5h。表示用於共模指派之開關命令的圖為圖5a。此三種情形之每一者係如圖6中所示以一循環圖用不同填充圖案予以表示。例如，在圖6b中，N=5且輸入級係稱為A、B、C、D及E。A、B、C係用於參考或DAC，D係用於信號，且E未使用。增益按比例調整因數為1/3(輸入信號級數/參考信號級數)。在圖6c之組態中，C係用於參考或DAC，A、B係用於信號，D及E未使用。增益按比例調整因數為2(在此組態中，輸入級使信號放大)。在圖6b中的第一實例上，電容器對A、B及C係指派給電壓參考輸入，而電容器對D係指派給ADC輸入，且電容器對E未使用且保持於圖5a中所述之重設狀態。於是ADC輸入與參考輸入之間之增益按比例調整因數(不計算因單倍或雙倍電荷轉移所致之潛在增益1/2或2)為1/3。在圖6c中之最後一個實例上，電容器對A、B係指派給ADC輸入，而電容器對C係指派給電壓參考輸入，且電容器對D及E未使用且保持於圖5a中所述之重設狀態。於是ADC輸入與參考輸入之間之增益按比例調整因數(不計算因單倍或雙倍電荷轉移所致之潛在增益1/2或2)為2。
按比例調整因數S/R可小於1以便確保高階調變器的穩定性，但是其亦可大於1以便在系統中產生額外增益並且能夠解析sigma-delta ADC輸入處的較小信號。可在每一轉換內不同地設定指派選擇(及因此設定S/R比率)，使得用相同數目之電容器對可能達成多個增益。此係藉由某些電容器對可被停用且因此不對電荷轉移作出貢獻及不修改S/R比率之事實而促成。在圖6之每一實例中，保持於重設狀態中之電容器不修改按比例調整因數，但是若要達成另一增益則該等電容器可使用於另一組態中。
圖7展示使用五個電容器對及按比例調整因數2/3之一DAC獨立輪換演算法的一簡單表示。此處，在任一取樣時，將兩個電容器對指派給一ADC輸入電荷轉移，且將三個電容器對指派給一參考電荷轉移。在重設狀態(0號取樣)中，所有電容器係連結至VCM(使用圖5a命令)。在第一取樣時，電容器對A及B係指派給ADC輸入，且電容器C、D及E係指派給參考電荷轉移。
在此簡單輪換演算法中，指派在每一取樣時將移位一個單位，使得在如圖7中所示之第二取樣時，電容器B及C將被指派給ADC輸入，且電容器D、E及A將被指派給參考輸入。在五個取樣之後，電容器E及A被指派給ADC輸入，且電容器B、C及D被指派給參考輸入。在此等R+S=5個樣本之後，每一電容器對被指派給ADC輸入恰好S=2次，且被指派給參考輸入R=3次，從而確保即使該等電容器展示失配誤差，亦可在每一電容器對上良好地遵守S/R=2/3比率。若在此組R+S個取樣期間將VIN及VREF視為恆定，則在積分器之輸出處完全消除增益誤差。在R+S個取樣之後，輪換演算法取得與第一取樣時相同之狀態，並在具有OSR個取樣(通常OSR>>R+S)之整個轉換期間繼續其移位。
作為第一缺點，若輪換演算法係在並非為R+S之倍數的取樣數之後停止，則將不會消除一較小增益誤差餘數。此演算法之另一缺點在於，在轉換期間可能很少能將DAC輸出視為恆定。為克服此第二個缺點，可如同圖8及圖9實施一DAC輸入相依演算法。
圖8a及圖8b展示與圖7中相同的組態(N=R+S=5)及增益按比例調整因數(S/R=2/3)，但其利用一DAC輸入(或位元串流)相依演算法。存在與DAC位準一樣多的輪換循環。DAC輸入選擇對應於其輸入之輪換循環。對於每一取樣，組態取得對應之新DAC輸入之循環中的下一狀態。在此實例中，DAC係一簡單的1位元DAC，因此存在兩個可能的輸出位準。然而，如圖9中所示，此演算法可在不對解析度施加任何限制之情況下容易地延伸至多位準DAC。圖8a及圖8b展示一特定位元串流：100010及在此特定位元串流之每一取樣時之相關聯指派的一實例。DAC輸入相依演算法之原理如下：對於每一特定DAC狀態，系統將使用如圖7中所述之一簡單輪換演算法。將存在與可能的DAC輸出位準一樣多的循環。
在圖8a及圖8b中，DAC可取得兩個可能的輸入位準：0或1。一旦判定此狀態，切換控制單元110將選擇對應於當前DAC狀態之循環且按一簡單之輪換演算法使電容器104之指派移位一個單位。由於僅有兩個可能的DAC輸入狀態，故將自兩個循環中進行選擇。對於第一取樣，DAC輸入狀態為「1」，電容器A及B被指派給一ADC輸入電荷轉移，且電容器C、D及E被指派給一參考輸入電荷轉移。此狀態(稱為「1」狀態)被儲存於一記憶體中，使得DAC下次取得「1」輸入狀態時，演算法將基於此儲存狀態而繼續其輪換且切換至下一狀態。對於第二取樣，DAC輸入狀態為0，故切換控制單元雙態觸發至「0」狀態循環，該「0」狀態循環亦係以與「0」狀態循環相同之指派開始。故在第二取樣中，電容器A及B被指派給一ADC輸入電荷轉移，且電容器C、D及E被指派給一參考輸入電荷轉移。
圖8a表示「1」狀態簡單輪換演算法取樣，且圖8b表示「0」狀態簡單輪換演算法取樣。此等圖之每一者展示一簡單輪換演算法，其彼此獨立且僅取決於DAC輸入狀態及在此特定DAC輸入狀態下之樣本數。
如圖8a中所示，「1」狀態演算法僅在切換控制區塊110偵測到「1」狀態時才改變狀態，且在此實例中發生於第五取樣時。在第二、第三及第四取樣期間，由量化器20產生「0」，故此「1」狀態演算法被凍結且使用「0」狀態演算法。
如圖8b中所示，在特定位元串流為100010之情況下，對於DAC輸入，第二、第三及第四取樣全部為「0」狀態。在此情形中，選擇「0」狀態輪換演算法且在每一取樣時使指派移位一個單位，使得在第四取樣時，所儲存之狀態為：C及D被指派給ADC輸入，且A、B及E被指派給參考輸入。此儲存之狀態僅對應於等於0的DAC輸入。DAC下次取得「0」輸入時，指派將切換至此所儲存狀態之後的下一個狀態且遵循該簡單輪換演算法。此展示於第六取樣時，其中DAC輸入狀態為「0」且於是指派為：D及E用於ADC輸入，且A、B及C用於參考輸入。
一旦「0」狀態及「1」狀態已完全完成它們的獨立輪換演算法，則在積分器中消除增益誤差，此係因為在此等演算法期間，DAC輸入係穩定的(此係消除此增益誤差所要滿足之準則)。若DAC具有兩個以上位準，則該演算法可容易地擴展，每一輸入狀態可具有其自身之輪換演算法循環，且具有其自身之記憶體以在切換至另一循環之前儲存最近狀態。
若DAC之每一輸入狀態所取得之樣本數並非R+S之倍數，則增益誤差將係每一獨立輪換演算法循環因未完全執行而產生的餘數之一函數。若nlev*(R+S)<<OSR(其中nlev係DAC之可能的輸入狀態數)，則此餘數通常較小。
圖9描述具有任意解析度之DAC相依輪換演算法的一般情形，且同時設想任意輪換演算法。此圖表示某一取樣k時的任一DAC輸入狀態X與取樣k+1時的下一DAC輸入狀態之間的一轉變。此下一樣本狀態可為X(DAC輸入未改變)或Y，Y與X不同。在圖之頂部描繪轉換器的當前狀態及儲存輪換演算法之先前狀態之相關聯記憶體。此處，當前狀態為如下：DAC輸入等於X，且輪換演算法係在「X」狀態循環的位置n處。在記憶體中，對於「X」狀態循環，儲存了位置n，此係因為對於取樣k該轉換器當前係在此位置中。此處吾等亦展示「Y」狀態記憶體之先前狀態係位置m。
當發生自取樣k至取樣k+1之轉變時，DAC輸入取得由量化器20提供的一新值。此值為相同的(X)或為不同的(Y)。在圖9之底部描繪該兩種可能性。切換控制區塊110基於此值而選擇「X」狀態演算法或「Y」狀態演算法。
當在取樣k+1時DAC輸入為相同時，DAC相依輪換演算法保持在「X」狀態循環中。於是在此循環中所達到之位置為n+1。應注意，由於此演算法係一循環，該等位置係以某一模數(通常為模數R+S)而相同。與「X」狀態相關聯之記憶體亦移位至位置n+1。由於在取樣開始時未選擇「Y」(Y與X不同)狀態輪換循環，故與任何其他位置Y相關聯之記憶體不改變。
當在取樣k+1時DAC輸入為不同(DAC輸入等於Y，Y與X不同)時，DAC相依輪換演算法選擇「Y」狀態演算法。由於在此循環時之最近位置係位置m，故在取樣k+1時的位置現在為m+1。應注意，可能已在取樣k+1之前的許多取樣時達到用於「Y」狀態演算法之位置m。用於「Y」狀態演算法之記憶體現在被更新至位置m+1，且因為演算法係在「Y」狀態循環中，故用於「X」狀態或任何其他狀態之記憶體不被改變。
在轉換結束時，若DAC相依狀態循環之大部分或全部已部分地或全部地執行其輪換，且若每一演算法之每一餘數誘發與整個轉換期間所轉移之總電荷相較而言可忽略之電荷誤差，則因電容器104失配所致之增益誤差得以大大減少或消除。在簡單移位循環演算法之情形中當nlev*(S+R)<<OSR時通常為如此。
根據其他實施例，有可能將上文所描述之切換演算法與一截波器電壓參考組合，且同時提供一種固有地線性的DAC及由參考電路誘發之偏移及1/f雜訊之移除。不需要修改截波器電壓參考電路。典型的截波器穩定帶隙電壓參考更完全地描述於Roh等人之題為「Chopper Stabilized Bandgap Reference Circuit to Cancel Offset Variation」之美國專利第6,462,612號中，且該美國專利以引用的方式併入本文中以用於所有目的。
截波器電壓參考可較佳藉由取樣時脈來定時脈。圖10展示截波器電壓參考1000之一實例。該電壓參考接收(例如)定義取樣階段P1及轉移階段P2之取樣週期時脈。如圖10中所展示，截波器電壓參考之特性在於：輸出參考電壓隨著截波器時脈而改變，使得輸出參考電壓在Vref+Voffset與Vref-Voffset之間雙態觸發。然而，其他雙態觸發方案可適用，只要知道截波器時脈之哪個參數控制正偏移電壓或負偏移電壓即可。換言之，用作參數的係截波器輸出之狀態。正偏移與負偏移之關係因此為已知的。在圖10中所展示之實例中，此狀態與取樣週期時脈相關。根據其他實施例，此額外變數用於進一步定義使用演算法之哪個狀態以用於切換電容器。換言之，根據一實施例，使用位元串流之值或DAC輸出值以及截波器電壓參考之狀態來定義調變器之一特定狀況，其中對於每一狀況應用相同演算法。因此，在本發明實例中，可獲得四個不同狀態α、β、γ及δ，如下表中所展示。
在每一狀態α、β、γ及δ內，對於參考及輸入電容器應用相同演算法或切換序列。然而，每一狀態α、β、γ及δ記住該狀態之當前序列位置，且在以與圖8a及圖8b中所展示之方式類似之方式被選擇時，繼續該狀態之切換序列。然而，切換序列現在不僅取決於DAC之狀態，而且取決於截波器電壓參考之狀態。圖11展示具有兩個不同位元串流之一應用，其中藉由將兩個電容器指派給輸入電壓且將三個電容器指派給參考電壓(與圖8a及圖8b中所展示之DAC輸入相依演算法類似)而達成2/3之增益。在實例1中，位元串流與截波器同步。因此，僅使用兩個狀態。如可見的，無論何時β狀態被選擇，β狀態均自其先前狀態繼續輪換該等電容器。此情形同樣適用於γ演算法。第二實例展示與截波器參考電壓不同步之位元串流。因此，所有四個狀態現在處於操作中。
因此，可使用接收來自兩個暫存器或旗標1010、1020之狀態信號的狀態機1030。狀態機1030包含用於每一演算法之暫存器或計數器，以使得在序列先前已被選擇時，能夠在序列被停止不用處繼續該序列。
因此，輪換需要針對每個組合狀態完全地循環，該組合狀態由與截波器電壓參考之偏移狀態組合的DAC輸出定義。因此，在展示四個不同演算法欄之實例中，DAC輸出及截波器狀態定義單獨的演算法欄。表2展示用於5電容器輸入級之四欄。
上文所揭示之實施例可同時消除增益誤差及使用低雜訊截波器電壓參考。此等實施例因此可與如揭示於以下美國專利申請案中之偏移消除演算法及5位準多位元DAC相容：於2010年4月29日作為US 2010/0103014A1公開之美國專利申請案12/581,982「Multi-Level Feed-Back Digital-to-Analog Converter Using a Chopper Voltage reference For a Switched Capacitor Sigma-Delta Analog-to-Digital Converter」，該專利申請案特此以引用的方式併入本文中，且因此可在單一sigma-delta調變器晶片中組合多個演算法。截波器實施僅需要小的晶粒尺寸耗用。
所揭示之實施例可容易地經調適以用於5位準多位元DAC，對於5位準多位元DAC，另外可減少所需的記憶體(行)之數目。如圖5f及圖5h中所展示，在5位準多位元DAC中，在所有偶數狀態下的參考電壓偏移被消除。因此，不需要用於此等DAC偶數狀態之記憶體(行)，此係因為不需要追蹤截波器參考電壓狀態(因為截波器參考電壓狀態不具有影響)。換言之，僅需要對於DAC輸入+1及-1應用在不同截波器參考電壓狀態之間亦可區別之相異序列，而對於為+2、-2及0之DAC輸出，不需要考慮截波器參考電壓。因此，用於5位準多位元DAC之行(在上文之2位準實例中，為α、β、γ及δ)之數目通常將為10。然而，如上文所解釋，可將此數目減小至7，其中分別地對於DAC輸出值0、-2、+2有一單一行且對於DAC輸出值-1及+1有兩行。
然而，所展示之實施例可適用於具有輸入切換式電容可程式化放大器(PGA)的任何類型之sigma-delta類比轉數位轉換器。
雖然參考本發明之例示性實施例描繪、描述且定義本發明之實施例，但是此等參考並不暗示對本發明之限制，且不可推斷出此類限制。如熟悉相關技術且受益於本發明之一般技術者所瞭解，所揭示之標的在形式及功能上可具有相當多的修改、變更及等效物。本發明之所描繪及所描述之實施例僅為實例，且並非窮舉本發明之範圍。
10．．．迴路濾波器
20．．．量化器
30．．．DAC
100．．．前端級
101．．．輸入切換單元
102．．．輸入級
103．．．切換輸入級
104a/104b．．．電容器
105a/105b/105c．．．開關
106a/106b．．．開關
107a/107b．．．開關
108a/108b．．．開關
109a/109b．．．開關
110．．．切換控制單元
130a/130b．．．電容器
140．．．差動運算放大器
210a/210b．．．開關
220a/220b．．．開關
230a/230b．．．開關
240a/240b．．．開關
250a/250b．．．開關
260．．．開關
1000．．．截波器電壓參考
1010．．．暫存器或旗標
1020．．．暫存器或旗標
1030．．．狀態機
A/B/C/D/E．．．輸入級/電容器對
C1．．．電容器
OUTP．．．輸出
OUTM．．．輸出
VCM．．．共模電壓
VINP．．．差動輸入信號
VINM．．．差動輸入信號
VREFP．．．差動參考信號
VREFM．．．差動參考信號
圖1A展示一sigma-delta類比轉數位轉換器的一般性方塊圖；
圖1B展示圖1A之具有三階迴路及單一位元DAC的一sigma-delta類比轉數位轉換器之典型量化雜訊分佈對輸入信號與參考信號之比率；
圖2展示在使用執行增益按比例調整及增益誤差消除之二階段演算法之一sigma-delta ADC中使用的一差動電壓前端級之一般性實施例；
圖3A展示在使用執行增益按比例調整及增益誤差消除之二階段演算法之一sigma-delta ADC中使用的一差動電壓前端級之一第一更詳細實施例；
圖3B展示在使用執行增益按比例調整及增益誤差消除之二階段演算法之一sigma-delta ADC中使用的一差動電壓前端級之一第二更詳細實施例，其中參考電壓係直接連接至切換輸入級且其中該等切換輸入級內部地執行DAC功能；
圖4展示一切換輸入級單元的一典型實施例，該切換輸入級單元在待取樣於單位電容器上之不同的可能之類比輸入電壓之中進行選擇；
圖5a至圖5h展示開關命令的不同時序圖，該等開關命令對應於執行增益按比例調整及增益誤差消除之二階段演算法中輸入級處的每一可能的電荷轉移；
圖6展示輸入切換級之狀態的一循環表示，其中有每一切換級之可能的狀態的不同實例(在此表示中，輸入級數係限制為5)；
圖7展示執行二階段增益按比例調整及增益誤差消除之一輪換演算法的一實例，其不取決於DAC輸入狀態；
圖8a及圖8b展示執行二階段增益按比例調整及增益誤差消除之一輪換演算法的另一實例，但其取決於DAC輸入狀態；
圖9展示取決於DAC狀態(DAC輸入相依演算法)且執行增益按比例調整及增益誤差消除之輪換演算法的狀態圖；
圖10展示一截波器電壓參考之方塊圖；及
圖11展示使用經截波之電壓參考的又一輪換演算法的一實例。
100．．．前端級
101．．．輸入切換單元
105a/105b/105c．．．開關
109a/109b．．．開關
110．．．切換控制單元
130a/130b．．．電容器
140．．．差動運算放大器
VCM．．．共模電壓
VINP．．．差動輸入信號
VINM．．．差動輸入信號
VREFP．．．差動參考信號
VREFM．．．差動參考信號

Claims (26)

  1. 一種sigma-delta調變器，其包含：一截波器電壓參考，該截波器電壓參考提供具有一時脈相依偏移電壓之一參考信號，一單一位元或一多位元數位轉類比轉換器(DAC)；複數個電容器對；複數個開關，該複數個開關用於將來自該複數個電容器對的任一對電容器選擇性耦接至一輸入信號或該參考信號；及控制構件，該控制構件可操作以經由該等開關控制取樣以在兩個階段中執行一電荷轉移，其中任一對電容器可經選擇以指派給該輸入信號或該參考信號，其中在複數個電荷轉移之後，藉由循環地輪換該等電容器對而執行一增益誤差消除，使得在一輪換循環之後，每一電容器對已指派給該輸入信號達一第一預定次數且亦已指派給該參考信號達一第二預定次數，且其中該DAC之一輸出值及該截波器電壓參考之一偏移狀態定義複數個切換序列，其中每一切換序列獨立地輪換該等電容器對，且其中取決於該DAC之一當前輸出值及該截波器電壓參考之一當前偏移狀態而選擇至少一切換序列。
  2. 如請求項1之sigma-delta調變器，其中一切換序列係取決於該DAC之一當前輸出值及該截波器電壓參考之一當前偏移狀態而選自所有可能的切換序列。
  3. 如請求項1之sigma-delta調變器，其中對於DAC輸出值之一第一子集，僅取決於該DAC之一當前輸出值而選擇一切換序列，且對於DAC輸出值之一剩餘子集，取決於該DAC之一當前輸出值及該截波器電壓參考之一當前偏移狀態而選擇一切換序列。
  4. 如請求項3之sigma-delta調變器，其中在一個五位準DAC中，該第一子集包括偶數輸出值且該剩餘子集包括奇數輸出值。
  5. 如請求項1之sigma-delta調變器，其進一步包含用於將一共模電壓選擇性耦接至一經選擇之電容器對的開關。
  6. 如請求項5之sigma-delta調變器，其包含複數個輸入級，每一輸入級包含一電容器對相關聯之開關並且接收該輸入信號、該參考信號及該共模電壓。
  7. 如請求項1之sigma-delta調變器，其中該參考信號係由包含一帶隙截波器電壓參考之一數位轉類比轉換器提供。
  8. 如請求項6之sigma-delta調變器，其中該參考信號係由一截波器電壓參考源提供，且每一輸入級包含由該控制構件控制的一數位轉類比轉換器。
  9. 如請求項5之sigma-delta調變器，其中對於一電荷轉移，在一充電階段期間，一輸入信號或參考信號係耦接於一對電容器之一側上，且共同接地電位係耦接於該對電容器的另一側上，且在一轉移階段期間，該對電容器之該一側係彼此連接或與一反相的輸入或參考信號耦接。
  10. 如請求項5之sigma-delta調變器，其中對於一零電荷，在一充電階段期間，該對電容器之一側係彼此連接，且該共同接地電位係耦接於該對電容器的另一側上，且在一轉移階段期間，該對電容器之該一側係再次彼此連接。
  11. 如請求項1之sigma-delta調變器，其包含兩對以上之電容器，其中藉由指派給該輸入信號之電容器對的數目與指派給該參考信號之電容器對的數目的一比率而達成一增益。
  12. 如請求項9之sigma-delta調變器，其包含經由一可控制之切換網路而與該等輸入級之輸出耦接的一差動運算放大器。
  13. 如請求項12之sigma-delta調變器，其進一步包含第一及第二回饋電容器，該第一回饋電容器及該第二回饋電容器可被選擇性切換到該差動放大器的一負回饋迴路或正回饋迴路中。
  14. 如請求項1之sigma-delta調變器，其中該截波器電壓參考係藉由控制該兩個階段之一時脈來定時脈。
  15. 一種在使用複數個電容器對之一sigma-delta調變器中執行一電荷轉移的方法，該方法包含：藉由一截波器電壓參考產生具有一時脈相依偏移電壓之一參考信號；藉由一單一位元或一多位元數位轉類比轉換器(DAC)產生一DAC輸出值；提供待指派給一輸入信號及一參考信號的至少兩個電容器對；藉由組合用至少一電容器對取樣該輸入信號及並行地用至少另一電容器對取樣該參考信號而執行一取樣，其中取樣係在兩個階段中執行；對於一隨後取樣，輪換該等電容器對，使得在複數個取樣之後執行一增益誤差消除，其中在一輪換循環之後，每一電容器對已指派給該輸入信號達一第一預定次數且亦已指派給該參考信號達一第二預定次數，其中該DAC之一輸出值及該截波器電壓參考之一偏移狀態定義複數個切換序列，其中每一切換序列獨立地輪換該等電容器對，且其中取決於該DAC之一當前輸出值及該截波器電壓參考之一當前偏移狀態而選擇至少一切換序列。
  16. 如請求項15之方法，其中一切換序列係取決於該DAC之一當前輸出值及該截波器電壓參考之一當前偏移狀態而選自所有可能的切換序列。
  17. 如請求項15之方法，其中對於DAC輸出值之一第一子集，僅取決於該DAC之一當前輸出值而選擇一切換序列，且對於DAC輸出值之一剩餘子集，取決於該DAC之一當前輸出值及該截波器電壓參考之一當前偏移狀態而選擇一切換序列。
  18. 如請求項17之方法，其中在一個五位準DAC中，該第一子集包括偶數輸出值且該剩餘子集包括奇數輸出值。
  19. 如請求項15之方法，其中：在一第一取樣期間，使用一第一電容器對以在一充電階段及轉移階段中取樣一輸入信號，且使用第二電容器對以在與該輸入信號並行之一充電階段及轉移階段中取樣一參考信號；在一隨後取樣期間，使用該第二電容器對以在一充電階段及轉移階段中取樣一輸入信號，且使用該第一電容器對以在與該輸入信號並行之一充電階段及轉移階段中取樣一參考信號。
  20. 如請求項15之方法，其進一步包含將每一對電容器與下列中之一者耦接：一正輸入信號線、一負輸入信號線、一正參考信號線、一負參考信號線及一共同接地電位。
  21. 如請求項15之方法，其中對於一電荷轉移，在一充電階段期間，將該輸入信號或該參考信號連接於一對電容器的一側上，否則該對電容器之該一側係與一共同接地電位耦接，且在一轉移階段期間，將該對電容器之該一側彼此連接或將該一側與一反相的輸入或參考信號耦接。
  22. 如請求項15之方法，其中對於一零電荷轉移，在一充電階段期間，將一對電容器之一側彼此連接，且將該共同接地電位連接於該對電容器的另一側上，且在一轉移階段期間，將該對電容器之該一側再次彼此連接。
  23. 如請求項15之方法，其中提供兩個以上之電容器對，該方法包含下列步驟：在一第一取樣期間，自複數個電容器對中選擇一第一子集之電容器對以用於在一充電階段及轉移階段中取樣一輸入信號，且自該複數個電容器對之該等剩餘電容器對中選擇一第二子集以用於在與該輸入信號並行之一充電階段及轉移階段中取樣一參考信號；對於隨後之取樣，重複該等步驟，其中選擇與一先前經選擇之第一及第二子集不同的另一個第一及第二子集之電容器對。
  24. 如請求項23之方法，其中該第一子集包含複數個電容器對，且該第二子集包含該兩個以上之電容器對中的該等剩餘電容器對。
  25. 如請求項23之方法，其中藉由指派給該輸入信號之電容器對的數目與指派給該參考信號之電容器對的數目的一比率而達成一增益。
  26. 如請求項15之方法，其中藉由控制該兩個階段之一時脈來對該截波器電壓參考定時脈。
TW100101124A 2010-07-08 2011-01-12 使用截波器電壓參考之切換式電容器ｓｉｇｍａ－ｄｅｌｔａ調變器的二階段增益校正及按比例調整方案 TWI543544B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/832,599 US8223053B2 (en) 2009-07-16 2010-07-08 2-phase gain calibration and scaling scheme for switched capacitor sigma-delta modulator
US13/004,127 US8339299B2 (en) 2009-07-16 2011-01-11 2-phase gain calibration and scaling scheme for switched capacitor sigma-delta modulator using a chopper voltage reference

Publications (2)

Publication Number Publication Date
TW201203873A TW201203873A (en) 2012-01-16
TWI543544B true TWI543544B (zh) 2016-07-21

Family

ID=44561291

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100101124A TWI543544B (zh) 2010-07-08 2011-01-12 使用截波器電壓參考之切換式電容器ｓｉｇｍａ－ｄｅｌｔａ調變器的二階段增益校正及按比例調整方案

Country Status (6)

Country Link
US (1) US8339299B2 (zh)
EP (1) EP2591555B1 (zh)
KR (1) KR101749958B1 (zh)
CN (1) CN103069719B (zh)
TW (1) TWI543544B (zh)
WO (1) WO2012005777A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8570205B2 (en) * 2012-02-01 2013-10-29 Texas Instruments Incorporated Analog to digital converter with leakage current correction circuit
US8643527B2 (en) * 2012-02-17 2014-02-04 Analog Devices, Inc. Switched-capacitor MDAC with common-mode hop regulation
US8766669B1 (en) 2012-09-10 2014-07-01 Google Inc. Sampling network
US9490944B2 (en) * 2012-10-12 2016-11-08 Innoventure L.P. Phase sector based RF signal acquisition
US9154155B2 (en) * 2013-02-27 2015-10-06 Microchip Technology Incorporated 2-phase switched capacitor flash ADC
CN104038227B (zh) * 2013-03-07 2018-05-15 无锡士康通讯技术有限公司 模数转换装置和模数转换方法
US10177781B2 (en) * 2013-06-24 2019-01-08 Silicon Laboratories Inc. Circuit including a switched capacitor bridge and method
US9197242B2 (en) * 2013-12-05 2015-11-24 Murata Manufacturing Co., Ltd. Delta-sigma analog-to-digital converter
DE102014116599B4 (de) 2014-11-13 2021-04-22 Idt Europe Gmbh Verfahren und Anordnung zur Einstellung einer effektiven Auflösung eines Ausgangssignals in inkrementellen Delta-Sigma-Analag-Digitalwandlern
KR102224924B1 (ko) 2014-11-24 2021-03-08 삼성전자주식회사 차동 출력을 갖는 델타-시그마 모듈레이터
CN104639173A (zh) * 2014-11-27 2015-05-20 北京航天测控技术有限公司 一种基于递归思想的任意波形发生器直流校准方法
CN104506196A (zh) * 2014-12-30 2015-04-08 天津大学 高速高精度两步式模数转换器
US9793917B2 (en) * 2015-10-19 2017-10-17 Motorola Solutions, Inc. Method and apparatus for adjusting a bandwidth of a sigma delta converter
US9438266B1 (en) * 2016-02-10 2016-09-06 Texas Instruments Incorporated Calibrated-output analog-to-digital converter apparatus and methods
US9819360B1 (en) * 2016-04-29 2017-11-14 Cypress Semiconductor Corporation Ratio-metric self-capacitance-to-code convertor
EP3379726A1 (en) * 2017-03-23 2018-09-26 ams AG Analog-to-digital converter, sensor arrangement and method for analog-to-digital conversion
US10305452B2 (en) * 2017-09-28 2019-05-28 Microchip Technology Incorporated Five-level switched-capacitance DAC using bootstrapped switches
US10797661B2 (en) * 2017-10-26 2020-10-06 Maxim Integrated Products, Inc. Capacitive-coupled chopper instrumentation amplifiers and associated methods
JP2019161622A (ja) * 2018-03-16 2019-09-19 旭化成エレクトロニクス株式会社 Ｄａ変換装置およびｄａ変換方法
TWI674770B (zh) * 2019-01-18 2019-10-11 瑞昱半導體股份有限公司 交替進行信號轉換與比較器偏移校正並可同時減少空閒音產生的三角積分類比數位轉換器
CN111490787B (zh) * 2019-01-29 2023-07-21 江苏润石科技有限公司 一种∑-δ调制器及降低非线性和增益误差的方法
US10733391B1 (en) 2019-03-08 2020-08-04 Analog Devices International Unlimited Company Switching scheme for low offset switched-capacitor integrators
CN110474639B (zh) * 2019-08-07 2022-10-11 上海东软载波微电子有限公司 两点调制器及其控制方法、dac增益校准方法及装置
CN111628773B (zh) * 2020-05-29 2023-12-15 芯海科技（深圳）股份有限公司 模数转换器以及模数转换方法
US11223368B1 (en) * 2020-10-02 2022-01-11 Cirrus Logic, Inc. Inter-channel crosstalk and non-linearity reduction in double-sampled switched-capacitor delta-sigma data converters

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9209498D0 (en) 1992-05-01 1992-06-17 Univ Waterloo Multi-bit dac with dynamic element matching
SE9604617L (sv) * 1996-12-16 1998-06-17 Ericsson Telefon Ab L M Cyklisk analog-digitalomvandling
US6462612B1 (en) 2001-06-28 2002-10-08 Intel Corporation Chopper stabilized bandgap reference circuit to cancel offset variation
US6842486B2 (en) * 2003-01-21 2005-01-11 Cirrus Logic, Inc. Signal processing system with baseband noise modulation and noise fold back reduction
US6788131B1 (en) 2003-05-15 2004-09-07 Feature Integration Technology Inc. Bandgap circuit for generating a reference voltage
US6927723B2 (en) * 2003-05-30 2005-08-09 Matsushita Electric Industrial Co., Ltd. A/D converter and A/D conversion method
JP3962788B2 (ja) * 2003-10-29 2007-08-22 国立大学法人静岡大学 Ａ／ｄ変換アレイ及びイメージセンサ
DE102004009611B4 (de) * 2004-02-27 2010-01-14 Infineon Technologies Ag Zeitkontinuierlicher Sigma-Delta-Analog-Digital-Wandler
US7046046B2 (en) 2004-03-23 2006-05-16 Microchip Technology Incorporated Switched capacitor signal scaling circuit
JP2005277778A (ja) * 2004-03-24 2005-10-06 Sanyo Electric Co Ltd 増幅回路およびそれを用いたアナログデジタル変換器
DE602005011965D1 (de) * 2004-06-10 2009-02-05 Nxp Bv Verfahren zum zyklischen umsetzen eines analogsignals in ein mehrbit-digitalausgangssignal und umsetzer zur durchführung des verfahrens
US7102558B2 (en) 2004-08-20 2006-09-05 Microchip Technology Incorporated Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter
US7009541B1 (en) * 2004-10-21 2006-03-07 Analog Devices, Inc. Input common-mode voltage feedback circuit for continuous-time sigma-delta analog-to-digital converter
US7538705B2 (en) 2006-07-25 2009-05-26 Microchip Technology Incorporated Offset cancellation and reduced source induced 1/f noise of voltage reference by using bit stream from over-sampling analog-to-digital converter
US7773023B2 (en) * 2006-12-04 2010-08-10 Panasonic Corporation A-to-D converter
JP5339454B2 (ja) * 2008-01-09 2013-11-13 国立大学法人静岡大学 巡回型アナログ・ディジタル変換器
US7994958B2 (en) * 2008-10-23 2011-08-09 Microchip Technology Incorporated Multi-level feed-back digital-to-analog converter using a chopper voltage reference for a switched capacitor sigma-delta analog-to-digital converter
US8223056B2 (en) * 2009-05-06 2012-07-17 Atmel Corporation Cyclic digital to analog converter
JP5117451B2 (ja) * 2009-06-30 2013-01-16 オンセミコンダクター・トレーディング・リミテッド スイッチトキャパシタ回路、およびアナログデジタル変換器

Also Published As

Publication number Publication date
EP2591555A1 (en) 2013-05-15
US20110163901A1 (en) 2011-07-07
TW201203873A (en) 2012-01-16
KR101749958B1 (ko) 2017-06-22
KR20130125750A (ko) 2013-11-19
CN103069719B (zh) 2016-10-05
CN103069719A (zh) 2013-04-24
EP2591555B1 (en) 2018-03-07
US8339299B2 (en) 2012-12-25
WO2012005777A1 (en) 2012-01-12

Similar Documents

Publication Publication Date Title
TWI543544B (zh) 使用截波器電壓參考之切換式電容器ｓｉｇｍａ－ｄｅｌｔａ調變器的二階段增益校正及按比例調整方案
TWI535221B (zh) 用於切換式電容器積分三角調變器之二階段增益校正及其方法
JP3852721B2 (ja) Ｄ／ａ変換器およびデルタシグマ型ｄ／ａ変換器
US5406283A (en) Multi-bit oversampled DAC with dynamic element matching
TWI489792B (zh) 用於切換電容Ｓｉｇｍａ－Ｄｅｌｔａ類比至數位轉換器的使用截波電壓參考之多階反饋數位至類比轉換器
US9065477B2 (en) Linear and DC-accurate frontend DAC and input structure
US8970415B2 (en) Multi-level capacitive DAC
CN110875742B (zh) 一种用于delta-sigma调制器的离散型低功耗积分器
US11271585B2 (en) Sigma delta modulator, integrated circuit and method therefor
US8624767B2 (en) Electronic device and method for analog to digital conversion according to delta-sigma modulation using double sampling
US9407281B1 (en) Delta-sigma modulator having multiple dynamic element matching shufflers
JP2012244521A (ja) 比較器及びａｄ変換器
US7199741B2 (en) Method for digital/analog conversion and corresponding digital/analog converter device
TW201921843A (zh) 使用靴帶式開關之五位階切換電容式數位轉類比轉換器(dac)
US20200169228A1 (en) A multi-level capacitive digital-to-analog converter for use in a sigma-delta modulator
JP2002540670A (ja) １ビットアナログ−ディジタル変換器回路
US11817874B1 (en) Linear multi-level DAC
JP6616485B2 (ja) デルタシグマ変調器およびデルタシグマ変換器