TW201921843A

TW201921843A - 使用靴帶式開關之五位階切換電容式數位轉類比轉換器(dac)

Info

Publication number: TW201921843A
Application number: TW107134292A
Authority: TW
Inventors: 文森貴葵安普娃克斯; 費比恩沃徹
Original assignee: 美商微晶片科技公司
Priority date: 2017-09-28
Filing date: 2018-09-28
Publication date: 2019-06-01
Also published as: US10305452B2; CN111034051B; DE112018004286T5; US20190097609A1; CN111034051A; WO2019067653A1

Abstract

一種電荷轉移數位轉類比轉換器包括一差分參考電壓、一對電容器及開關，該等開關包括一短路開關。該等開關經組態成在連續階段中切換以透過該等電容器產生一電荷轉移，以產生對應於一數位輸入的一輸出。根據該數位輸入來選擇在各階段中啟動及撤銷啟動的特定開關。該對電容器之各電容器連接至用於該輸出的一各別接腳。該短路開關經組態以短路該對電容器以在該等電容器之一第一側上建立一零差分電荷。該短路開關係用一靴帶式電路予以實作，以當該短路開關被啟動時維持該等電容器之該第一側的一恆定共模電壓。

Description

使用靴帶式開關之五位階切換電容式數位轉類比轉換器(DAC)

本揭露係關於數位轉類比轉換，且更具體地，係關於使用靴帶式開關之五位階切換電容式數位轉類比轉換器(DAC)。

現今在消費者、工業應用等的電子器件中廣泛使用類比轉數位轉換器(ADC)。一般而言，類比轉數位轉換器包括用於接收類比輸入信號且輸出與類比輸入信號成比例之數位值的電路系統。此數位輸出值一般呈並列字或串列數位位元串之形式。有許多類型的類比轉數位轉換方案，諸如電壓轉頻率轉換、電荷重分佈、δ調變及其他者。一般而言，這些轉換方案之各者具有其優點及缺點。已看到越來越多使用的一種型的類比轉換器係基於切換式電容器之Σδ轉換器。此類轉換器可在回授中利用若干電荷轉移DAC。

本揭露之實施例包括一種電荷轉移DAC，該電荷轉移DAC可包括一差分參考電壓、一對電容器及開關，該等開關包括一短路開關。該等開關可經組態成在連續階段中切換以透過該等電容器產生一電荷轉移，以產生對應於一數位輸入的一輸出，其中根據該數位輸入來選擇在各階段中啟動及撤銷啟動的特定開關。該對電容器之各電容器可連接至用於該輸出的一各別接腳。該短路開關可經組態以短路該對電容器，以在該等電容器之一第一側上建立一零差分電荷。該短路開關可用一靴帶式電路予以實作，以當該短路開關被啟動時維持該等電容器之該第一側的一恆定共模電壓。與上述實施例之任何者組合，該DAC可進一步包括經組態以提供輸入至該短路開關中的一電壓隨耦器電路。與上述實施例之任何者組合，該電壓隨耦器電路可經組態以接收該差分參考電壓之一中點電壓作為一輸入。與上述實施例之任何者組合，該電壓隨耦器電路可經組態以產生與該對電容器之該共模電壓匹配的一隨耦電壓(follow voltage)。與上述實施例之任何者組合，該電壓隨耦器電路經組態以提供足夠電流以加偏壓於該短路開關之一電晶體。與上述實施例之任何者組合，該電壓隨耦器電路可係連接該短路開關與用於該差分參考電壓的一分壓器之一中點的一電線。與上述實施例之任何者組合，在一起動階段期間，可施加該差分參考電壓之一中點電壓至該對電容器之各者以界定該共模電壓。與上述實施例之任何者組合，在一起動階段期間，可施加該差分參考電壓之差分節點至該對電容器以界定該共模電壓。與上述實施例之任何者組合，該短路開關可包括一電晶體，該電晶體經組態以控制介於一輸入接腳與一輸出接腳之間的一連接，該輸入接腳及該輸出接腳連接至該對電容器之各別者。與上述實施例之任何者組合，該輸入接腳及該輸出接腳可與該靴帶式電路隔離。與上述實施例之任何者組合，該靴帶式電路可經組態以控制該電晶體之一閘極，以控制介於該輸入接腳與該輸出接腳之間的連接。與上述實施例之任何者組合，該DAC可進一步包括經組態以提供輸入至該短路開關中的一電壓隨耦器電路。與上述實施例之任何者組合，該短路開關可包括經組態以控制該對電容器中之各別者之間的一連接的一電晶體。與上述實施例之任何者組合，自該電壓隨耦器電路至該短路開關中的該輸入可經組態以輸入至該靴帶式電路中且與該輸出隔離。與上述實施例之任何者組合，該短路開關可包括一電晶體，該電晶體經組態以控制介於一輸入接腳與一輸出接腳之間的一連接，該輸入接腳及該輸出接腳連接至該對電容器之各別者。與上述實施例之任何者組合，該ADC可包括重設開關，該等重設開關連接該差分參考電壓之一中點與該輸入接腳及該輸出接腳，其中該等重設開關經組態以被嚙合以在一重設階段期間等化該輸入接腳及該輸出接腳之電壓至該差分參考電壓之該中點。與上述實施例之任何者組合，該短路開關可經組態以維持在該等電容器之該第一側上的差分輸入之對稱性。與上述實施例之任何者組合，該對稱性可由在該等電容器之各第一側處所見的一相同阻抗所界定，使得當啟用該短路開關時，在該等電容器之切換期間一差分電荷保持恆定。

本揭露之實施例可包括一種ADC，其包括上述實施例之任何者之呈一回授組態之DAC。該DAC可經組態以提供回授至一類比環路濾波器，該濾波器經組態以接受一類比電壓輸入且輸出至一量化器。該量化器可經組態以輸出一位元串流且輸出至該DAC。

本揭露之實施例可包括設備、積體電路、晶片、微控制器、系統單晶片(SoC)、系統或裝置，其等包括上述實施例之任何者之一DAC。

本揭露之實施例可包括由上述實施例之DAC、ADC、設備、積體電路、晶片、微控制器、SoC、系統或裝置執行的方法。

100‧‧‧類比轉數位轉換器(ADC)

102‧‧‧類比輸入電壓

104‧‧‧輸出位元串流

106‧‧‧類比域

108‧‧‧數位域

110‧‧‧類比環路濾波器

112‧‧‧數位轉類比轉換器(DAC)

114‧‧‧量化器

200‧‧‧數位轉類比轉換器(DAC)

202‧‧‧開關

204‧‧‧開關

206‧‧‧開關

208‧‧‧電容器

210‧‧‧電容器

212‧‧‧開關

214‧‧‧開關

216‧‧‧表

300‧‧‧靴帶式開關

400‧‧‧靴帶式電路

500‧‧‧數位轉類比轉換器(DAC)

502‧‧‧開關

504‧‧‧開關

506‧‧‧開關

508‧‧‧電容器

510‧‧‧電容器

512‧‧‧開關

514‧‧‧開關

516‧‧‧電阻器

518‧‧‧電阻器

520‧‧‧電壓隨耦器

600‧‧‧數位轉類比轉換器(DAC)

602‧‧‧重設開關

604‧‧‧重設開關

Cboot‧‧‧靴帶式電容器

Cdac‧‧‧電容

M1‧‧‧開關

M2‧‧‧開關

M3‧‧‧開關

M4‧‧‧開關

M5‧‧‧開關

P1‧‧‧第一階段

P2‧‧‧第二階段

Ron‧‧‧導通電阻

S1‧‧‧開關

S2‧‧‧開關

S3‧‧‧開關

SW‧‧‧開關；主開關

SWon‧‧‧控制信號

SWoff‧‧‧控制信號

U‧‧‧信號

V‧‧‧輸出數位位元串流；多位元式位元串流

V'‧‧‧類比輸出

Vboot‧‧‧電壓

VDAC+‧‧‧輸出電壓

VDAC-‧‧‧輸出電壓

VDD‧‧‧供應電壓

VGS‧‧‧閘極至源極電壓

Vdac+‧‧‧電壓

Vdac-‧‧‧電壓

Vfollowin‧‧‧電壓

Vin‧‧‧電壓

Vout‧‧‧電壓

Vref+‧‧‧輸入電壓；輸入

Vref-‧‧‧輸入電壓；輸入

Y‧‧‧輸出信號

〔圖1〕係根據本揭露實施例之實作在ADC內之nlev級的DAC的繪示。

〔圖2〕係實例5位階單電容器對DAC的繪示。

〔圖3〕係根據本揭露實施例之實例靴帶式開關的繪示。

〔圖4〕係根據本揭露實施例之實例性之靴帶式電路的繪示，該實例靴帶式電路經組態以避免電壓輸入上的洩漏路徑。

〔圖5〕係根據本揭露實施例之使用經修改靴帶式電路之實例DAC的繪示。

〔圖6〕係根據本揭露實施例之使用經修改靴帶式電路及額外重設開關之實例DAC的進一步詳細繪示。

〔優先權〕

本申請案主張2017年9月28日申請之美國臨時專利申請第62/564,770號之優先權，特此將該案之全部揭示內容併入本文。

圖1係根據本揭露實施例之實作在ADC 100內之nlev級的DAC 112的繪示。雖然DAC 112展示為用於ADC 100中，但DAC 112可用於任何合適的應用中。DAC 112可係包括大於二之任何合適數目個位階(位元數目大於一)的一多位元DAC。在一實施例中，DAC解析度可係5位階。DAC 112可被實作為電荷轉移DAC。

在一實施例中，可使用靴帶式開關來實作DAC 112。DAC 112透過使用其靴帶式開關而可經組態以改善安定時間及電荷注入效應。本揭露之實施例可使用靴帶式開關，而不是CMOS開關。結果，可改善線性、輸入電壓範圍、溫度範圍及失真。此發生是因為輸入電荷注入不再依據輸入電壓而變化，且因為此類靴帶式開關之閘極電壓始終被最大化且不會隨輸入電壓而變化。使用靴帶式開關之DAC 112可由於DAC開關上的恆定閘極至源極電壓(VGS)而導致較低ADC失真，這使得電荷注入效應導致ADC輸出上的偏移誤差，而不是失真誤差。

在ADC 100中，可接收類比輸入電壓102以轉換成由輸出位元串流104表示的數位值。ADC 100之實施方案可包括類比域106及數位域108之表示。ADC 100可利用基於切換式電容器之Σδ轉換器來實作。ADC 100可被實作為基於電荷之轉換器。ADC 100可包括類比環路濾波器110、量化器114及DAC 112。類比環路濾波器110及量化器114可藉由類比或數位電路系統之任何合適組合、特定應用積體電路、場可程式化閘陣列(FPGA)、或其組合予以實作。DAC 112可根據本揭露之教示予以實作。

類比輸入電壓102可被輸入作為信號U且饋送至類比環路濾波器110。類比環路濾波器110之輸出信號Y可被轉遞至量化器114，該量化器可經組態以提供表示類比輸入電壓102之數位值的輸出數位位元串流V。V可係多位元式位元串流。V可連接至DAC 112之輸入。DAC 112之輸出(類比輸出V'，其可係透過DAC之V的類比轉換)可饋回至類比環路濾波器110。

如上所述，較佳地，可用多位階DAC來實作DAC 112。可選擇多位階DAC，而不是2位階(或單位元)DAC，因為此類選擇可增加轉換器解析度、引起較少量化雜訊、從而引起更好調變器穩定性且因此更好動態範圍及對空閒音調(idle tone)較不敏感性以及更好失真行為。量化器114之多位階實施方案可係可行的，此係因為此類實施方案不需要如DAC 112一樣高的精確度。由於DAC 112之輸出駐在ADC 100之輸入處，所以DAC 112之不精確度直接傳輸到輸入信號且可能難以補償，此係因為類比環路濾波器110在其處理期間無法過濾DAC輸出及類比輸入信號且使DAC輸出與類比輸入信號解除相關。可僅用一對電容器及五個開關來建置五位階固有線性之DAC。此展示在例如美國專利7,102,558 B2中。

可藉由任何合適的邏輯、數位電路系統、類比電路系統、或其任何組合來控制在DAC 112內之切換。可根據轉換之產生速率來設定至DAC 112中之開關的控制信號。

圖2係實例5位階單電容器對DAC 200的繪示。DAC 200可部分地實作DAC 112。

DAC 200可包括單一對電容器208、210。電容器208、210可各自具有Cdac之電容。DAC 200可包括輸入電壓Vref+及Vref-，以及輸出電壓VDAC+及VDAC-。DAC 200可包括開關202、204、206、212、214。開關202、204、206、212、214可操作於兩個階段中。第一階段可標示為P1，且第二階段可標示為P2。P1及P2可係不重疊階段。P1及P2可用在Σδ轉換器中以取樣及轉移調變器內之電荷。開關202、214可搭配共同控制邏輯信號依相同方式操作(稱為S1)。開關204、212可搭配共同控制邏輯信號依相同方式操作(稱為S2)。開關206可依控制邏輯信號操作(稱為S3)。在給定階段中待啟動或保持斷開的特定開關可取決於DAC之意圖輸入。在給定階段中，在相同時間啟用僅一組開關(S1、S2或S3)，而另兩個開關可被關斷。在各階段中，所選擇開關可係基於待傳輸之位元串流。

表216繪示DAC 200的實例操作。在Σ δ轉換器中，若調變器由切換式電容器製成，則電容電荷轉移DAC(諸如DAC 200)可用於實現調變器的回授。在兩個階段中可確立五個不同位階(對應於+2/+1/0/-1/-2乘以Cdac乘以電壓差(Vref+-Vref-))作為被轉移之差分電荷。在該兩個階段之各者中，可在信號δ調變器中進行一次取樣本及執行一次電荷轉移。該表繪示至DAC之輸入之電壓位準。展示針對此一輸入而在第一階段中轉移之電荷，以及針對此一輸入而在第二階段中轉移之電荷。亦展示所得DAC輸出。若該電容器對之間無不匹配，則轉移之5位階電荷可存在固有線性DAC效能。

然而，若在CMOS中實作開關202、204、206、212、214為標準CMOS傳送閘開關(NMOS及PMOS的並聯組合)，則在低溫及在接近VDD/2的Vref共模電壓(Vref++Vref-)/2，會使DAC之頻寬降級。緩慢的製程邊界(process corner)引起諸如失真的動態問題。當開關被關斷時，由於各開關之VGS不恆定，所以電荷注入可不係線性。此外，若在第一次取樣時開關206(表示S3)處於導通，則會需要適當地界定輸入共模。因此，為了在大共模範圍及大溫度範圍維持效能，可需要開關的恆定VGS及在第一次取樣時適當處置輸入共模。

圖3係根據本揭露實施例之實例靴帶式開關300的繪示。開關300可用於實作開關202、204、212、214。在一實施例中，開關300之進一步修改可用於實作下文在圖4及圖5之內容脈絡中討論的開關206。

使用靴帶式開關可避免失真。在開關300中，開關SW可係執行開關300之操作的主開關。開關SW可藉由(例如)NMOS電晶體來予以實作。開關300可包括開關M1、M2、M3、M4、及M5。開關300可包括靴帶式電容器Cboot。

開關SW可受控於來自靴帶式電路之其餘部分的邏輯信號。可透過控制信號來控制開關300之操作，該控制信號可係「SWon」。SWon之逆敘述可係「SWoff」。當要啟用開關300時，SWon可係邏輯一，且SWoff可係邏輯零。當要停用開關300時，SWon可係邏輯零，且SWoff可係邏輯一。

開關M1、M4及M5可受控於SWoff。開關M2及M3可受控於SWon。開關M1可連接至接地且連接至Cboot之第一極板或側。開關M3可連接至Vin(其連接至圖2中之Cdac 208之第一極板，繼而在其第二極板上連接至Vdac+)。開關M4可連接至供應電壓VDD，且連接至Cboot之第二極板。開關M5、SW及開關M2可連接至共同節點，其電壓可表示為Vboot。開關M2亦可連接至Cboot之第二極板。開關M5亦可連接至接地。SW可連接Vin及Vout(其連接至圖2中之Cdac 210之第一極板，繼而在其第二極板上連接至Vdac-)。

開關300之靴帶式部分可經組態以提供用於SW的閘極電壓，該閘極電壓取決於Vin，使得VGS恆定且最大化。當達到此目標時，開關之導通電阻被最小化且不取決於輸入電壓。在圖3中，可在兩個階段中執行自舉(bootstrapping)。該等階段可不重疊。第一階段可包括處於邏輯零或低的SWon及處於邏輯一或高的SWoff。第二階段可包括處於邏輯零或低的SWoff及處於邏輯一或高的SWon。Vboot展示為從接地轉變至(α*VDD+Vin)。

在第一階段中，SWoff處於邏輯高，這意謂SW本身關斷。可在此階段期間將Cboot預充電至最大VDD電壓。此預充電可藉由M1及M4的切換動作來執行。在預充電階段期間，透過開關M5驅動主開關SW之閘極至接地而使主開關SW保持關斷。

在第二階段中，SWon處於邏輯高，意謂SW本身導通。啟動M2及M3導致Cboot連接至Vin及SW之閘極兩者。這可引起閘極電壓Vboot為(VDD+Vin)，此係因為從第一階段，Cboot之電荷基本上保持不變。在此情況中，SW之VGS恆定、最大且等於VDD。

在實施方案中，Cboot之電荷可不完美地維持在導通階段與關斷階段之間。結果，由於附接至Cboot的開關之寄生電容，Cboot可能經受損失。充電Cboot之效率可給定為α，且可在零至一之範圍內，其中一表示完美效率。若Cboot電容值較開關之寄生電容大得多，則可使因數α接近一。電荷轉移會受到此類寄生的影響，使得SW之閘極電壓Vboot可係(α *VDD+Vin)。靴帶式技術可避免VGS變異，且使得電荷注入恆定且不隨Vin而變化。由於VGS被最大化，於是開關之導通電阻(Ron)被最小化，且最大化頻寬。可藉由縮減主開關之寬度(在此情況中，將藉由線性地增加Ron而線性地縮減頻寬)，而進一步最小化電荷注入。

因此，在一實施例中，可用圖3所示之靴帶式技術實作開關202、204、206、212、214中之一或多者，其中開關之電壓Vin可係Vref+或Vref-。

然而，針對開關206使用此類實施方案可引起額外非所欲效應，從而使其無效率。若根據圖3實作開關，則開關M3可使開關206不對稱，此係因為Vin及Vout上的寄生電容不相等，如同開關206的標準CMOS開關實施方案。作為電壓隨耦器的M3會引起額外電荷注入且會引起電壓Vin上的額外洩漏電流路徑。因此，在一實施例中，可對此靴帶式開關實施方案進行修改以恢復對稱性且避免Vin電壓上的任何洩漏路徑，且避免任何額外電荷注入。在進一步實施例中，可用圖4所示之經修改種類之靴帶式電路來實作開關206(主開關)，以使電容器208、210之表面一起短路。

圖4係根據本揭露實施例之實例靴帶式電路400的繪示，該實例靴帶式電路經組態以避免電壓輸入上的洩漏路徑。電路400可修改電路300，如圖所示及下文所描述。電路400可係對稱的且避免開關M3連接至Vin的效應，如圖3所示。

M3可不直接連接至Vin，而是連接至另一電壓Vfollowin。Vfollowin可係至電路400的另一輸入。電壓Vin可未被M3修改。在圖4中，在SW之導通階段期間，Vboot電壓可等於(α *VDD+Vfollowin)。若Vfollowin等於Vin，則可使用該等開關之操作來建立相同Vboot電壓。

圖5係根據本揭露實施例之使用經修改靴帶式電路之實例DAC 500的繪示。DAC 500可進一步實作DAC 200且DAC 112，DAC 500可包括一或多個靴帶式開關以實作例如開關506。

開關506亦可被稱為S3，且可由圖4之經修改靴帶式開關400予以實作。開關506可對應於圖2之S3。開關502、514亦可稱為S1且一起被切換，對應於圖2之S1。開關502、514可由圖3之靴帶式開關300予以實作。開關504、512亦可稱為S2且一起被切換，對應於圖2之S2。開關502、514可由圖3之靴帶式開關300予以實作。DAC 500可包括一對電容器508、510，該對電容器各具有Cdac之值，各Cdac之值輸出至Vdac+及Vdac-。DAC 500可接收輸入Vref+及Vref-。開關506可接收來自電壓隨耦器520之輸出的Vfollowin輸入。

在一實施例中，DAC 500可包括電壓隨耦器520。電壓隨耦器520可係單位(unity)增益緩衝器。電壓隨耦器520可經組態以將其輸入傳送至其輸出而無變化。電壓隨耦器520可標示為電壓「隨耦器」，此係因為其輸出電壓隨耦其輸入電壓。雖然理想上電壓隨耦器520可提供一之電壓增益，但是會提供電流提升。電壓隨耦器520可經組態以防止DAC 500之部分接收來自連接至其輸入的DAC 500之負載部分之其輸出。電壓隨耦器520可用一運算放大器及從其輸出至其輸入之回授環路予以實作。

在一實施例中，電壓隨耦器520可具有來自分壓器之中點的電壓作為其之其他輸入(與回授環路相比較)。中點電壓可給定為VCMVref=((Vref+)+(Vref-)/2)。該分壓器可包括一起串聯連接之電阻器516、518。電阻器516、518可具有匹配阻抗。分壓器可連接在Vref+與Vref-之間。在各種實施例中，可使用提供經分壓電壓給電壓隨耦器520的其他實施方案。

對於開關506，連接至電容器508的電壓可係第一輸入或Vin。連接至電容器510的電壓可係第二輸入或Vout。在一實施例中，電壓隨耦器520可經組態以輸出標示為Vfollow_in(表示隨耦電壓)的電壓。在另一實施例中，Vfollow_in可係至開關506的額外第三輸入。在又另一實施例中，開關506可用經修改靴帶式電路予以實作。Vfollow_in可用作為至開關506之靴帶式電路的輸入。例如，Vfollow_in可用作為至開關506之靴帶式電路的圖4中之M3開關之輸入。

在一實施例中，電壓隨耦器520可經組態以提供足夠電流以在開關506中加偏壓於Vfollow_in。Vfollow_in可係與電容器508、510之共模電壓Vref+及Vref-相同的電壓。在另一實施例中，電壓隨耦器520可被連接至產生中點電壓的電阻式分壓器的簡單電線所取代。此組態較佳地用於尺寸及功率消耗最佳化，但是若與Σ δ調變器之P1或P2階段相比較，中點電壓安定時間較大，則會影響頻寬。

開關506可經組態以當電容器508、510分別連接至Vin及Vout時使這些電容器一起短路。這可建立零差分輸入電壓。然而，電容器508、510之頂部極板可具有高阻抗。因此，在沒有本揭露實施例之特徵的情況中，可能由於開關導通需要輸入電流而使共模下降。相比之下，靴帶式開關506可不具有引自電容器508、510的電流，但在開關506導通時仍可維持共模。因此，當開關506導通時仍在使用自舉時，可避免電容器508、510上的電荷損失。

根據本發明之教示，應在輸入開關506被啟用前適當地界定短路開關506之Vin及Vout，此係因為在S3導通之階段期間，這些電壓基本上係高阻抗。在一實施例中，此可藉由具有第一階段而確保，在該第一階段，可啟用S1或S2，然後對S3之Vin及Vout充電，使得當透過S3使該等電容器短路時，界定在該等電容器之輸入處的共模電壓。

圖6係根據本揭露實施例之使用經修改靴帶式電路及額外重設開關之實例DAC 600的進一步細節之繪示。可根據圖5之DAC 500以其他方式實作DAC 600。

DAC 600可包括重設開關602及重設開關604，各重設開關連接在Vfollow_in與Vin及Vout之各別者之間。重設開關602、604可被實作為例如CMOS開關。可在第一階段(一般而言，係ADC之重設階段)啟用重設開關602、604，使得在此重設階段期間電壓Vin及Vout等於Vfollowin。在操作之其餘部分期間，重設開關602、604可被停用或斷開。此外，可週期性地啟用重設開關602、604，以移除或以其他方式解決洩漏電流。此外，每當S3導通時，可啟用重設開關602、604。此實施方案亦適當地界定開關506之共模((Vin+Vout)/2)，且若在ADC之重設階段啟用S3，則避免具有浮動共模之切換。

雖然上文已描述實例實施例，但可從本揭露進行其他變型及實施例，而未脫離這些實施例之精神及範疇。

Claims

一種設備，其包含：一電荷轉移數位轉類比轉換器(DAC)，該DAC包含：一差分參考電壓；一對電容器；複數個開關，該複數個開關包括一短路開關；且其中：該複數個開關經組態以在連續階段中切換以透過該等電容器產生一電荷轉移，以產生對應於一數位輸入的一輸出，其中根據該數位輸入來選擇在各階段中啟動及撤銷啟動的特定開關；該對電容器之各電容器連接至用於該輸出的一各別接腳；該短路開關經組態以短路該對電容器以在該等電容器之一第一側上建立一零差分電荷；且該短路開關係用一靴帶式電路(bootstrap circuit)予以實作，以當該短路開關被啟動時維持該等電容器之該第一側的一恆定共模電壓。
如請求項1之設備，其進一步包含經組態以提供輸入至該短路開關中的一電壓隨耦器電路。
如請求項2之設備，其中該電壓隨耦器電路經組態以接收該差分參考電壓之一中點電壓作為一輸入。
如請求項2之設備，其中該電壓隨耦器電路經組態以產生與該對電容器之該共模電壓匹配的一隨耦電壓(follow voltage)。
如請求項2之設備，其中該電壓隨耦器電路經組態以提供足夠電流以加偏壓於該短路開關之一電晶體。
如請求項2之設備，其中該電壓隨耦器電路係連接該短路開關與用於該差分參考電壓的一分壓器之一中點的一電線。
如請求項1之設備，其中在一起動階段期間，施加該差分參考電壓之一中點電壓至該對電容器之各者以界定該共模電壓。
如請求項1之設備，其中在一起動階段期間，施加該差分參考電壓之差分節點至該對電容器以界定該共模電壓。
如請求項1之設備，其中：該短路開關包括一電晶體，該電晶體經組態以控制介於一輸入接腳與一輸出接腳之間的一連接，該輸入接腳及該輸出接腳連接至該對電容器之各別者；該輸入接腳及該輸出接腳與該靴帶式電路隔離。
如請求項8之設備，其中該靴帶式電路經組態以控制該電晶體之一閘極，以控制介於該輸入接腳與該輸出接腳之間的該連接。
如請求項1之設備，其中：該設備進一步包括經組態以提供輸入至該短路開關中的一電壓隨耦器電路；該短路開關包括經組態以控制該對電容器中之各別者之間的一連接的一電晶體；及自該電壓隨耦器電路至該短路開關中的該輸入經組態以輸入至該靴帶式電路中且與該輸出隔離。
如請求項1之設備：其中該短路開關包括一電晶體，該電晶體經組態以控制介於一輸入接腳與一輸出接腳之間的一連接，該輸入接腳及該輸出接腳連接至該對電容器之各別者；且進一步包含重設開關，該等重設開關連接該差分參考電壓之一中點與該輸入接腳及該輸出接腳，其中該等重設開關經組態以被嚙合以在一重設階段期間等化該輸入接腳及該輸出接腳之電壓至該差分參考電壓之該中點。
如請求項1之設備，其中該短路開關經組態以維持在該等電容器之該第一側上的差分輸入之對稱性。
如請求項13之設備，其中該對稱性由在該等電容器之各第一側處所見的一相同阻抗所界定，使得當啟用該短路開關時，在該等電容器之切換期間一差分電荷保持恆定。
一種方法，其包含：在連續階段中切換一DAC之複數個開關，以透過該DAC之一對電容器產生一電荷轉移，以產生對應於一數位輸入的一輸出，該等開關包括一短路開關；根據該數位輸入來選擇在該等連續階段中啟動及撤銷啟動的開關；連接該對電容器之各者至用於該輸出的一各別接腳；用該短路開關來短路該對電容器，以在該等電容器之一第一側上建立一零差分電荷；在該短路開關之一靴帶式電路內，當該短路開關被啟動時維持該等電容器之該第一側的一恆定共模電壓。
如請求項15之方法，其進一步包含從一電壓隨耦器電路提供輸入至該短路開關中，該輸入係一差分參考電壓之一中點電壓，其係匹配該對電容器之該共模電壓的一隨耦電壓，且經組態以提供足夠電流以加偏壓於該短路開關之一電晶體。
如請求項15之方法，其中在一起動階段期間，施加一差分參考電壓之一中點電壓至該對電容器之各者以界定該共模電壓。
如請求項15之方法，其中在一起動階段期間，施加該差分參考電壓之差分節點至該對電容器以界定該共模電壓。
如請求項15之方法，其進一步包含將連接至該短路開關的一輸入接腳及一輸出接腳與該靴帶式電路隔離。
如請求項15之方法，其進一步包含維持在該等電容器之該第一側上的差分輸入之對稱性，其中該對稱性由在該等電容器之各第一側處所見的一相同阻抗所界定，使得當啟用該短路開關時，在該等電容器之切換期間一差分電荷保持恆定。
如請求項15之方法，其進一步包含在一重設階段期間用重設開關等化連接至該短路開關的一輸入接腳及一輸出接腳之電壓至一差分參考電壓之一中點。