TWI535221B - 用於切換式電容器積分三角調變器之二階段增益校正及其方法 - Google Patents
用於切換式電容器積分三角調變器之二階段增益校正及其方法 Download PDFInfo
- Publication number
- TWI535221B TWI535221B TW099123563A TW99123563A TWI535221B TW I535221 B TWI535221 B TW I535221B TW 099123563 A TW099123563 A TW 099123563A TW 99123563 A TW99123563 A TW 99123563A TW I535221 B TWI535221 B TW I535221B
- Authority
- TW
- Taiwan
- Prior art keywords
- capacitor
- pair
- capacitors
- input signal
- reference signal
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims description 354
- 238000000034 method Methods 0.000 title claims description 44
- 238000012546 transfer Methods 0.000 claims description 119
- 238000005070 sampling Methods 0.000 claims description 78
- 230000007704 transition Effects 0.000 claims description 13
- 230000008878 coupling Effects 0.000 claims description 11
- 238000010168 coupling process Methods 0.000 claims description 11
- 238000005859 coupling reaction Methods 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 description 20
- 230000001419 dependent effect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 6
- YBJHBAHKTGYVGT-ZKWXMUAHSA-N (+)-Biotin Chemical compound N1C(=O)N[C@@H]2[C@H](CCCCC(=O)O)SC[C@@H]21 YBJHBAHKTGYVGT-ZKWXMUAHSA-N 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- FEPMHVLSLDOMQC-UHFFFAOYSA-N virginiamycin-S1 Natural products CC1OC(=O)C(C=2C=CC=CC=2)NC(=O)C2CC(=O)CCN2C(=O)C(CC=2C=CC=CC=2)N(C)C(=O)C2CCCN2C(=O)C(CC)NC(=O)C1NC(=O)C1=NC=CC=C1O FEPMHVLSLDOMQC-UHFFFAOYSA-N 0.000 description 5
- 230000002238 attenuated effect Effects 0.000 description 3
- 125000004122 cyclic group Chemical group 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 2
- 101100490184 Drosophila melanogaster Ack gene Proteins 0.000 description 2
- 241001522296 Erithacus rubecula Species 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229920005994 diacetyl cellulose Polymers 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- ADEORFBTPGKHRP-UHFFFAOYSA-N 1-[7-(dimethylamino)-4-methyl-2-oxochromen-3-yl]pyrrole-2,5-dione Chemical compound O=C1OC2=CC(N(C)C)=CC=C2C(C)=C1N1C(=O)C=CC1=O ADEORFBTPGKHRP-UHFFFAOYSA-N 0.000 description 1
- HIHOWBSBBDRPDW-PTHRTHQKSA-N [(3s,8s,9s,10r,13r,14s,17r)-10,13-dimethyl-17-[(2r)-6-methylheptan-2-yl]-2,3,4,7,8,9,11,12,14,15,16,17-dodecahydro-1h-cyclopenta[a]phenanthren-3-yl] n-[2-(dimethylamino)ethyl]carbamate Chemical compound C1C=C2C[C@@H](OC(=O)NCCN(C)C)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2 HIHOWBSBBDRPDW-PTHRTHQKSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009022 nonlinear effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/464—Details of the digital/analogue conversion in the feedback path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
- H03M1/0663—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using clocked averaging
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
- H03M1/0665—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Description
本發明係關於類比轉數位轉換器，特定言之關於積分三角調變器，且更特定言之，關於一種用於減小因積分三角調變器中之失配電容器之影響所致的增益誤差而在轉換時間上無損失的方式。
本申請案主張2009年7月16日所申請之名為「TWO-PHASE CALIBRATION AND SCALING METHOD,SYSTEM AND APPARATUS FOR SWITCHED-CAPACITOR SIGMA-DELTA MODULATOR」的美國臨時申請案第61/226,049號之權利，該案之全文係併入本文中。
現今，類比轉數位轉換器(ADC)係廣泛使用於消費者電子器件、工業應用等等。通常，類比轉數位轉換器包括用於接收一類比輸入信號及輸出與該類比輸入信號成比例之一數位值的電路。此數位輸出值通常採用一並列字或一串列數位位元串之形式。存在許多類型之類比轉數位轉換方案，諸如電壓轉頻率轉換、電荷再分佈、三角調變及其他轉換方案。通常，此等轉換方案之每一者具有其優點及缺點。已看到使用得越來越多的一類比轉數位轉換器類型係切換式電容積分三角轉換器。
圖1A展示一積分三角ADC之原理方塊圖。一迴路濾波器10接收類比輸入值且係連接至一量化器20。該量化器可產生一單一位元輸出，或在其他實施例中該量化器係可操作以產生可經編碼於一n位元之位元串流中的多個相異輸出位準。此單一位元輸出或n位元之位元串流被回饋至一DAC 30，該DAC 30產生饋送至迴路濾波器10的一輸出信號。在一積分三角類比轉數位轉換器(ADC)中，接著通常藉由一數位整數倍降低取樣濾波器來處理該位元串流(1位元或多位元)以產生表示輸入信號的一經整數倍降低取樣之較高解析度之數位字。
在一積分三角轉換器中使用之任何高階積分三角調變器的穩定輸入範圍係限制於參考電壓之一分率。在此穩定輸入範圍之外，誤差變得極大，且調變器提供錯誤的結果。因此，信號必須衰減為保持在此穩定輸入範圍內(S/R<1)，其中S係信號電壓，且R係參考電壓。最小衰減取決於調變器階數及取決於DAC之位準數，通常在較大調變器階數及較小DAC位準數之情況下衰減較大。為達成一最終增益1，信號衰減可在數位區段中予以補償。圖1B展示一3階1位元積分三角調變器之取決於正規化差動輸入值之量化雜訊分佈的一實例。在此，輸入信號必須衰減為標稱值之2/3以確保低雜訊。超出此範圍，調變器將變得不穩定。
輸入電壓及DAC電壓係在三角積分調變器之迴路濾波器內之電容器(或用於差動電壓之電容器對)上取樣。然而，若此等電壓係在不同之電容器上取樣，則該等電容器之失配誤差將在積分三角ADC之輸出結果上產生一增益誤差。為防止此失配，一解決方案係在相同之電容器上取樣信號及DAC電壓，以此方式，不存在失配誤差且可消除增益誤差。然而，由於需要以一S/R<1之比率按比例調整輸入，故用於信號及DAC電壓之電容器必須在尺寸上係不同的。此技術之另一缺點係無法在一個電容器上取樣兩個電壓，故輸入信號及DAC電壓之取樣必須逐個進行，此導致一4階段系統：2個階段用於取樣並轉移來自輸入信號的電壓，且接著2個階段用於取樣並轉移來自DAC電壓之電荷。因為取樣係連續地進行且比DAC電壓及輸入電壓取樣係並行地執行時消耗更多的時間，故此4階段系統效率較差。
現今在積分三角調變器中用於達成一低百萬分率(ppm)位準之增益誤差並且減小用於取樣DAC電壓及輸入信號電壓之電容器之失配影響的最先進技術將取樣電容器劃分為R群組之相同尺寸的電容器。在每一樣本中，在前兩個階段期間使用S個電容器群組(其中SR)以取樣並且轉移輸入信號電壓。同時，R-S群組之電容器正取樣一共模電壓信號(或對於一單端電路為接地)，此對總轉移電荷之貢獻為零。在最後兩個階段期間使用所有R群組之電容器以取樣並且轉移DAC電壓。藉由使用此技術可在此很好地達成S/R比率。為最小化失配效應，在每一樣本中以某一序列在R群組中不同地選擇S群組之電容器，使得在某一時間週期之後所有R群組之電容器已取樣輸入信號達相同次數。此序列將輪換輸入電容器(取樣輸入電壓之電容器)以便平均化失配誤差，且若對某一數量之樣本實現該平均化，則此技術可將增益誤差明顯減少為小至低ppm位準。
然而，每一樣本需要四個步驟(階段)限制了積分三角調變器之取樣速率，及/或對該積分三角調變器需要更快之操作速度(更快時脈及更高頻率之操作組件，而隨後增加電力使用)以在一期望時間框內完成一信號轉換。因此，所需要的是一種可僅使用兩個階段代替四個階段之具有較快取樣速率且具有較小電力消耗而同時維持一極低增益誤差的積分三角調變器(因為需要取樣及轉移輸入處之電荷，故二階段係吾人可達成的最小數目)。
根據一實施例，一種積分三角調變器可包含：複數個電容器對；複數個開關，其等用於將來自該複數個電容器對的任一對電容器選擇性耦接至一輸入信號或一參考信號；及控制構件，其係可操作以透過該等開關控制取樣以在兩個階段中執行一電荷轉移，其中任一對電容器可經選擇以指派給該輸入信號或該參考信號，其中在複數個電荷轉移之後，藉由循環地輪換該等電容器對而執行一增益誤差消除，使得在一輪換循環之後，每一電容器對係已指派給該輸入信號達一第一預定次數且亦係已指派給該參考信號達一第二預定次數。
根據一進一步實施例，該積分三角調變器可進一步包含用於將一共模電壓選擇性耦接至一經選擇之電容器對的開關。根據一進一步實施例，該積分三角調變器可包含複數個輸入級，每一級包含一電容器對相關聯之開關並且接收該輸入信號、該參考信號及該共模電壓。根據一進一步實施例，該參考信號可由一數位轉類比轉換器提供。根據一進一步實施例，該參考信號亦可由一電壓參考源提供，且每一輸入級包含由該控制構件控制的一數位轉類比轉換器。根據一進一步實施例，該數位轉類比轉換器可為一單一位元或一多位元數位轉類比轉換器(DAC)，其中該DAC之一輸出值分別控制該輸入信號或該參考信號至至少一對電容器的指派，使得對於循序樣本之相同DAC輸出值，根據一預定義輪換循環序列，該輸入信號係循序地指派給該複數個電容器對的不同對，且該參考信號係循序地指派給該複數個電容器對的各自其他對。根據一進一步實施例，對於一電荷轉移，在一充電階段期間，一輸入信號或參考信號係耦接於一對電容器之一側上，且共同接地電位係耦接於該對電容器的另一側上，且在一轉移階段期間，該對電容器之該一側係彼此連接或與一反相輸入信號或參考信號耦接。根據一進一步實施例，對於零電荷，在一充電階段期間，該對電容器之一側係彼此連接，且該共同接地電位係耦接於該對電容器的另一側上，且在一轉移階段期間，該對電容器之該一側係再次彼此連接。根據一進一步實施例，該積分三角調變器亦可包含超過兩對之電容器，其中一增益係藉由指派給該輸入信號之電容器對數與指派給該參考信號之電容器對數的一比率而達成。根據一進一步實施例，該積分三角調變器亦可包含透過一可控制之切換網路而與該等輸入級之輸出耦接的一差動運算放大器。根據一進一步實施例，該積分三角調變器可進一步包含第一及第二回饋電容器，其等可經選擇性切換成該差動放大器的一負回饋迴路或正回饋迴路。
根據另一實施例，一種在使用複數個電容器對之一積分三角調變器中執行一電荷轉移的方法可包含：提供待指派給一輸入信號及一參考信號的至少兩個電容器對；藉由用至少一電容器對取樣該輸入信號及用至少另一電容器對取樣該參考信號的並行組合而執行一取樣，其中取樣係在兩個階段中執行；為一隨後取樣輪換該等電容器對，使得在複數個取樣之後執行一增益誤差消除，其中在一輪換循環之後，每一電容器對係已指派給該輸入信號達一第一預定次數且亦係已指派給該參考信號達一第二預定次數。
根據該方法之一進一步實施例，在一第一樣本期間，可使用一第一電容器對以在一充電階段及轉移階段中取樣一輸入信號，並且使用第二電容器對以在與該輸入信號並行之一充電階段及轉移階段中取樣一參考信號；在一隨後樣本期間，使用該第二電容器對以在一充電階段及轉移階段中取樣一輸入信號，並且使用該第一電容器對以在與該輸入信號並行之一充電階段及轉移階段中取樣一參考信號。根據該方法之一進一步實施例，該方法可進一步包含將每一對電容器與下列之一者耦接：一正輸入信號線、一負輸入信號線、一正參考信號線、一負參考信號線及一共同接地電位。根據該方法之一進一步實施例，對於一電荷轉移，在一充電階段期間，可將該輸入信號或該參考信號連接於一對電容器的一側上，否則該對電容器之該一側係與一共同接地電位耦接，且在一轉移階段期間，將該對電容器之該一側彼此連接或將該一側與一反相輸入信號或參考信號耦接。根據該方法之一進一步實施例，對於零電荷轉移，在一充電階段期間，將一對電容器之一側彼此連接，且將該共同接地電位連接於該對電容器的另一側上，且在一轉移階段期間，將該對電容器之該一側再次彼此連接。根據該方法之一進一步實施例，可提供超過兩個之電容器對，且該方法可包含下列步驟：在一第一樣本期間，從複數個電容器對中選擇一第一子集之電容器對以用於在一充電階段及轉移階段中取樣一輸入信號，並且從該複數個電容器對之剩餘電容器對中選擇一第二子集以用於在與該輸入信號並行之一充電階段及轉移階段中取樣一參考信號；為隨後之取樣重複該等步驟，其中選擇與一先前經選擇之第一及第二子集不同的另一個第一及第二子集之電容器對。根據該方法之一進一步實施例，可提供超過兩個之電容器對，且該方法可包含下列步驟：決定該積分三角調變器中之一數位轉類比轉換器級的一輸出值；且對於每一輸出值：在一第一樣本期間，當該數位轉類比轉換器產生該輸出值時，從複數個電容器對中選擇一第一子集之電容器對以用於在一充電階段及轉移階段中取樣一輸入信號，並且從該複數個電容器對之剩餘電容器對中選擇一第二子集以用於在與該輸入信號並行之一充電階段及轉移階段中取樣一參考信號；為隨後之取樣重複該等步驟，在隨後之取樣期間該數位轉類比轉換器產生該輸出值，其中根據該輸出值之一預定序列而選擇與一先前經選擇之第一及第二子集不同的另一個第一及第二子集之電容器對。根據該方法之一進一步實施例，該第一子集可包含複數個電容器對，且該第二子集可包含該超過兩個之電容器對中的該等剩餘電容器對。根據該方法之一進一步實施例，可藉由指派給該輸入信號之電容器對數與指派給該參考信號之電容器對數的一比率而達成一增益。
根據多種實施例，可藉由在調變器之前端級中之不同組之電容器上同時並行地取樣DAC信號及輸入信號，以及藉由使用一預定義演算法在每一樣本中輪換此等電容器以便平均化失配誤差，而達成一種每一樣本可僅使用兩個階段來代替四個階段且具有較小電力消耗(歸因於對調變器中所存在之放大器之頻寬的較不嚴格之需求)而同時維持處於ppm範圍內之一極低增益誤差的積分三角調變器。
同時並行地取樣DAC信號及輸入信號可實現從四個階段減少至兩個階段，且輪換演算法確保在某一樣本數之後透過積分在調變器迴路中達成適當之增益誤差消除。
根據本發明之教示，在每一樣本中輪換電容器意謂指派不同組之電容器以轉移來自不同輸入信號(ADC輸入、DAC輸出或共模電壓)之電荷並且在該等電荷被完全轉移之後改變每一樣本之間之此指派。
根據本發明之教示，為對形式S/R執行一按比例調整因數，必須將輸入級取樣電容器分為N個單位尺寸電容器，使得在每一樣本中，選擇S個單位尺寸電容器之一群組以轉移來自輸入信號之電荷，選擇R個單位尺寸電容器之一群組以轉移來自DAC之電荷，且若單位電容器之總數N大於R+S則將選擇其餘電容器以轉移來自共模信號之電荷，且於是該等其餘電容器將不對前端級中所轉移及累積之總電荷產生任何貢獻。
根據本發明之教示，基本電容器之指派的輪換可遵循任何演算法，該演算法致使在任一樣本中遵守該按比例調整因數S/R(總是有S個電容器經指派用於輸入且R個電容器經指派用於DAC)並且確保在某一樣本數之後在每一電容器上至輸入之指派數除以至DAC之指派數的比率趨向於S/R。
根據本發明之教示，此輪換之目的係在調變器中達成一精確之S/R增益以及克服單位尺寸電容器之間之類比程序的固有失配誤差。若在每一循環之間不輪換電容器對，S/R比率之精確度將限制於約0.1%之一典型值。相比之下，倘若取樣電容器之每一者經指派給輸入信號之次數平均比指派給DAC之次數多S/R次，則藉由輪換電容器，一轉換甚至用一簡單輪換演算法即可獲得一ppm精確度等級。
用於達成一精確之S/R比率的一簡單輪換演算法可在R+S個樣本中進行，其中在每一樣本中，S個電容器係指派給輸入信號且R個電容器係指派給DAC信號。若電容器之名稱為C1、C2...CR+S，則對於第一樣本，經選擇用於輸入信號指派之S個電容器可簡單地為C1...CS電容器，其餘電容器係指派給DAC。在第二樣本中，將電容器C2...CS+1指派給輸入並且將CS+2...CR+S及C1指派給DAC，依此類推。在R+S樣本中，將CR+S及C1...CS-1指派給輸入並且將CS...CR+S-1指派給DAC。在R+S樣本時間週期期間，總共看見每一電容器係指派給輸入達S次且指派給DAC達R次，此引起輸入電荷轉移與DAC電荷轉移之間之一按比例調整因數S/R。
若在輪換演算法期間將輸入視為穩定(將輸入信號頻寬視為比取樣頻率低得多，在一積分三角ADC中通常為如此)，則即使電容器之間具有失配誤差，但是因為每一電容器均驗證輸入指派與DAC指派之間之S/R比率，由此等R+S週期引起之增益按比例調整因數亦為S/R。
然而，若在輪換演算法期間DAC未獲得相同之輸入(即，在積分三角調變器中位元串流係不恆定的)，則由於經轉移之電荷亦係相依於每一樣本中的DAC輸入，及由於位元串流及DAC電容器指派演算法係不相關的，可引起一非線性誤差。為克服此問題，根據多種實施例，可使用一DAC相依演算法，使得該輪換演算法對於每一DAC輸入值確保在每一電容器上之電容器指派上達成S/R比率。此導致較長時間之輪換演算法並且使可行狀態數增加可行DAC位準數之倍數，但是修正所有非線性影響。
根據多種實施例，為達成一最佳之增益誤差消除，導致輸入與DAC之間之電容器指派的一S/R比率的每一輪換演算法應在類比轉數位轉換所容許之樣本數內完成。然而，此條件可能很難獲得，因為每一轉換的樣本數係固定的，且一輪換可能係位元串流相依的並且導致所獲得之理想樣本數係S+R之倍數。在大多數情形中，每一轉換之樣本數(超取樣比率：OSR)與用於完成輪換且完全消除增益誤差之樣本數(通常為R+S)之間之比率不為整數且導致增益誤差的一餘數，只要此比率為大，則此餘數係小的。在此情形下，增益誤差仍係藉由一較大因數而減小但是未經完全消除，當OSR變大時，增益誤差縮減趨於變大。
每一轉換僅使用兩個階段來代替四個階段，此可使調變器之產出率加倍或者對於調變器中之放大器需要單增益頻寬的一半頻寬，因此減小操作電力需求。迄今，對於信號及參考使用相同組之電容器的二階段轉換循環係限制於單端調變器(對於單端調變器，信號及參考共用相同之接地)或一差動調變器(對於差動調變器，信號及參考具有完全相同之共同模式)。眾所周知，單端解決方案遭受不良電源供應器拒斥並且不再使用。此外，該二階段轉換循環解決方案係限制於單極電壓，除非提供足夠精確的+VREF及-VREF電壓。然而，其中信號電壓及參考電壓具有完全相同之共模電壓的應用極少。因此，對於信號及參考使用相同組之電容器的一習知二階段轉換循環導致極小之效能。
根據本發明之教示，此處所描述之增益誤差消除演算法發生於每一個轉換內且不需要額外取樣時間或不需要執行額外轉換。相較於為一組特定外部條件(溫度、電源供應器電壓)消除增益誤差但是當該等條件改變時需要再次執行的一簡單數位校正，此技術容許在該等條件改變時連續地消除增益誤差，因為該消除在轉換程序內「即時(on-the-fly)」進行。
圖1A展示一積分三角類比轉數位轉換器的一般性方塊圖，其中輸入信號及DAC輸出信號可為差動的，迴路濾波器可併入一或多個回饋迴路或前饋迴路。輸入信號總是具有一正號，且DAC輸出信號總是具有一負號，因為該DAC輸出信號係用作一回饋以便使積分三角迴路穩定。
圖1B展示圖1A之具有三階迴路及單一位元之DAC的一積分三角類比轉數位轉換器之典型量化雜訊分佈對輸入信號與參考信號之比率，其證實在輸入處需要一按比例調整因數以確保調變器在整個輸入動態範圍上的穩定性。
圖2展示在使用輪換電容器之一積分火調變器中使用的一前端之一第一一般性實施例。此處，將一差動輸入信號VINP、VINM，一差動參考信號VREFP、VREFM及一共模電壓VCM饋送至一輸入切換單元101。如下文更詳細解釋，切換單元101包含個別開關及複數個或一組電容器對以將該輸入信號、該參考信號或該共模電壓取樣至個別電容器。切換單元101可包含複數個電容器對，該等電容器對可連接至該單元101之輸出。在一實施例中，該切換單元101可包含兩對電容器，其中每一對電容器可經耦接至輸入信號、參考信號或共模電壓之任一者。然而，可提供更多電容器對。單元101係可操作以取決於由一切換控制單元110所提供的控制信號而從該組電容器對中選擇個別對以連接至輸入信號、連接至參考信號或連接至共模電壓。切換單元101提供一單一差動輸出信號，該差動輸出信號可透過一進一步切換網路(例如，開關105及109)而饋送至差動放大器140，如參考圖3A及圖3B更詳細之解釋。有多種方式可提供單元101中電容器的耦接。因此，切換控制單元110視需要產生儘可能多的控制信號以控制單元101中的開關。例如，若單元101包括10個開關，則控制單元110可產生10個相異之信號。然而，若某些開關係以一互補方式予以控制(意謂當一個開關開啟時，另一個開關總是關閉，且反之亦然)，則控制單元110可產生較少控制信號，且切換單元101可包括個別反相器以由一共同控制信號產生必需的控制信號。
圖3A展示在使用二階段按比例調整及增益誤差消除演算法之一積分三角調變器中使用的一差動電壓前端之一第一更詳細實施例。再次，前端級100係作為圖1A中迴路濾波器10之前端的一積分器級。此積分器級之結構係古典的，因為其係由一切換式輸入電容器級101、隨後接著一差動運算放大器140與回饋電容器130a及130b(其等儲存並且累積輸入電容器上所取樣之電荷)所組成的一傳統差動結構。開關107a、107b、108a及108b當在重設模式中時重設儲存於回饋電容器上之電荷，而開關106a及106b當在操作中時在開關107與108之間維持一固定共模電壓VCM(在區塊之外產生)，以避免洩漏電流通過該等開關107與108。該等開關所需之所有時脈信號及控制信號均係由切換控制區塊110提供。
每一樣本係由兩個階段P1及P2組成(P1係取樣階段，且P2係轉移階段)，該兩個階段P1及P2係藉由一非重疊延遲而分離以排除電荷注入問題。在階段P1上，開啟開關105a、105b及105c，迫使在區塊101之輸出處為共模電壓。在此階段期間，關閉開關109a及109b。接著，在一非重疊延遲之後，在切換輸入區塊101內所存在的輸入電容器104a、104b上取樣輸入電壓。在另一非重疊延遲之後，在階段P2上，關閉開關105a、105b及105c，且可在階段P2上取樣另一輸入電壓。接著，開啟開關109a及109b，並且藉由差動放大器140而將經取樣電荷轉移至電容器130a及130b且實現所期望之累積功能。
根據多種實施例，積分三角ADC差動輸入信號VIN=VINP-VINM、差動DAC輸出(VDAC=VDACP-VDACM)及共模信號VCM係饋送至包含N個(N為整數)輸入級102的一輸入切換式電容單元101，此等輸入級之每一者係由一切換輸入級103、隨後接著差動地連接在一起的一組等值電容器104a及104b而組成。此等輸入級103之每一者係由切換控制區塊110獨立地控制。在每一樣本中，此等輸入級將指派類比電壓(VIN、VDAC或VCM)之一者以待取樣於電容器104a及104b上並轉移至電容器130a及130b。此指派之選擇係在切換控制區塊110中定義並且遵循一輪換演算法，該輪換演算法在每一樣本中可改變此指派之選擇。
為在此輸入級中達成一S/R按比例調整因數，在每一樣本中，在於104a、104b對應之電容器上取樣期間，指派S個輸入級以取樣ADC輸入，及指派R個輸入級以取樣DAC輸出，將其餘N-(R+S)個輸入級連接至共模電壓VCM，使得其等在轉移階段期間不貢獻任何額外電荷。所有電容器104a及104b係為並聯的，若所有電容器具有相同之單位電容C，則所取樣之總電荷等於C*S*VIN-C*R*VDAC=R*C*(S/R*VIN-VDAC)，此表明在輸入級100之此實施例中在輸入取樣電荷及DAC取樣電荷之間達成一S/R按比例調整因數。為更簡潔起見，N-(R+S)個未使用之電容器(轉移零電荷)在整個轉換期間將僅被指派給VCM。僅若需要另一按比例調整因數時才使用該N-(R+S)個未使用之電容器且其等並非為輪換演算法之一部分。
由於電容104具有因類比程序所致之失配誤差，用於DAC信號電荷轉移或輸入信號電荷轉移之R+S個電容器之各電容值可寫為Ci=C+ei，其中ei係第i個電容器之失配誤差。此處，所有R+S個電容器上之誤差ei之總和等於0(若非如此，則吾人總可藉由改變C值而返回至此情形)。總和C*S*VIN-C*R*VDAC將被修改為C*S*VIN-C*R*VDAC+(e1+...+eS)*VIN-(eS+1+...+eS+R)*VDAC。最後兩項係表示因電容器失配而轉移之電荷誤差。應注意，此電荷係取決於三個項：輸入信號、DAC輸出信號，及用於取樣輸入信號或DAC信號的R+S個電容器104之再分配(指派)之選擇。由於在每一樣本期間輸入係視為穩定的(或處於比取樣頻率低得多之一頻率)，故僅有兩個變量尚待平均化以便達成可從一轉換期間所轉移之電荷總和中消除的一電荷誤差。
參考圖2及圖3A、圖3B，在每一樣本中，由切換控制區塊110控制之輪換演算法確保S個切換級係指派給ADC輸入、R個切換級係指派給DAC輸出且N-(R+S)個切換級係指派給共同模式，且此指派可改變，使得在足夠的樣本數量範圍內，每一級主動用於取樣電荷的電容器104a及104b(捨棄可能始終連接至共模電壓且電荷轉移貢獻為零的電容器)係經指派用於取樣信號比用於取樣DAC電壓平均多S/R次。若DAC電壓在輪換演算法期間係視為穩定的，則使用所有誤差項之總和等於0的性質可知，在輪換循環結束時電荷轉移中誤差項之所有排列的總和將等於零。
例如，在一簡單輪換及一S/R按比例調整因數下，在1號樣本中，e1*VIN...eS*VIN係相關於輸入信號之誤差項，且eS+1*VDAC...eS+R*VDAC係相關於DAC信號之誤差項，誤差項可被寫為先前所述之(e1+...+eS)*VIN-(eS+1+...+eS+R)*VDAC。在第二樣本中，每一電容器之指派係移位一個計數，使得誤差項可寫為：(e2+...+eS+1)*VIN-(eS+2+...+eS+R+e1)*VDAC。在第R+S個樣本中，誤差項可寫為：(eR+S+e1...+eS-1)*VIN-(eS+...+eS+R-1)*VDAC。在此情形中(VIN及VDAC係假定為常數)，在R+S個樣本之後電荷誤差項之總和係S*(e1+...+eS+R)*VIN-R*(e1+...+eS+R)*VDAC，其係等於零，因為誤差ei之總和等於零。此證實，當在輸入處需要DAC信號與輸入信號之間之一按比例調整因數S/R時，若DAC係穩定時，電容器104之指派的一簡單循環移位可在僅R+S個樣本之後消除由電容器失配引起之增益誤差。
此輪換演算法可經增強為取決於DAC輸入位準，以便克服DAC輸入不穩定(此係一般情形)時可能存在的非線性問題，使得對於對應於一DAC輸出電壓VDACK之每一相異輸入位準k(或位元串流狀態)，可應用遵循與本文上述相同之規則的一分離循環輪換演算法，因為在此分離演算法內，DAC電壓現在可視為恆定。在此情形中，唯若與各VDACK相關之所有誤差項係經分離地消除時，才可消除總誤差項。
在任何情形中，當轉換包括一足夠大的樣本數時(當OSR>>(S+R)*nlev時，其中nlev係DAC的可行位準數，OSR係超取樣比率或每一轉換的樣本總數)，誤差項相對於所轉移之總電荷係可被忽略的，使得總增益誤差係達到所期望之低ppm誤差位準。
圖3B表示相同之輸入級100，其中DAC功能係直接由N個切換輸入級103執行。此等切換輸入級係連接至一差動電壓參考源(在輸入級100之外產生)。該等切換輸入級103在此係簡單地由連接至差動電壓參考的一DAC以及可在DAC之輸出、ADC差動類比輸入信號與共模電壓之間切換的一類比多工器組成。積分器之其餘部分係類似於圖2，且此區塊以相同於圖2之方式執行二階段按比例調整及增益誤差消除輪換演算法。
圖4表示可用在圖3A及圖3B兩者中以便實現至輸入取樣電容器104之電壓指派的切換輸入級103之一可行實施例。根據美國專利第7102558號「Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter」之教示，亦可將此電路作為具有多達五個輸出位準的一DAC使用。此電路係一簡單差動類比多工器，且其通常可將選自VCM、VINP、VINM、VREFP、VREFM之任一對輸入信號指派給輸出OUTM及OUTP，同時有可能使輸出OUTP及OUTM短接在一起。所有開關命令係由切換控制區塊110以用於取樣及轉移信號至積分器輸出所需要的兩個階段同步地產生。
在圖4中，OUTP信號可分別透過開關210a、220a、230a、240a、250a而連接至電壓VCM、VINP、VINM、VREFP、VREFM。當此等開關之任一者開啟時，其他者全部關閉以避免類比輸入之間之短路。同時，OUTM信號可分別透過開關210b、230b、220b、250b、240b而連接至電壓VCM、VINP、VINM、VREFP、VREFM。類似地，當此等開關之任一者開啟時，其他者全部關閉以避免不同之類比輸入之間的短路。開關260可使兩個輸出OUTM及OUTP短接在一起。在此情形中，開關210可取決於OUTM及OUTP信號是否需要連接至VCM電壓而關閉或開啟。
在其餘狀態中，開關210及260開啟，而其他開關全部關閉，使得在電容器104a及104b上未儲存任何差動電荷。在轉換期間，在兩個階段(P1：取樣；P2：轉移)之每一者期間，藉由開啟開關210a、220a、230a、240a、250a之一者及開關210b、230b、220b、250b、240b之一者且使其他開關全部關閉，或藉由開啟260且使其他開關全部關閉，而在電容器104a及104b上選擇並取樣一差動電壓。在該兩個階段期間，在非重疊延遲期間，開關全部關閉。
就圖3A之情形而言，其中DAC係連接至切換輸入級103，圖5a、圖5c、圖5g表示重設狀態(用於未參與電荷轉移之電容器)以及表示利用取樣及轉移來自輸入信號、DAC輸出或共模電壓之電荷所需要之所有相關聯數位開關命令的可行電荷轉移。
圖5a係用於重設儲存於電容器104上的電荷，同時開關105開啟且開關109關閉。在此情形中，VCM電壓係被施加於電容器104之兩端，此確保此等電容器的適當放電。選擇此組態將起停用對應切換輸入級之作用。調變器將作用為如同不存在此級一般，因為該級不轉移任何電荷。
圖5c描述C*VIN=C*(VINP-VINM)之一電荷轉移。當切換控制單元指派一組電容器104以取樣及轉移來自積分三角ADC之差動輸入之電荷時實施此轉移。在階段P1中，開關220開啟，而切換單元103中之其他開關全部關閉，此在電容器104上取樣一電荷C*VIN=C*(VINP-VINM)。在階段P2中，OUTM及OUTP係透過開啟的開關260而短接在一起。區塊103中之其他開關(包括開關210)全部關閉，此確保輸入共同模式不透過電荷轉移而轉移。
圖5g描述-C*VREF=-C*(VREFP-VREFM)之一電荷轉移。當切換控制單元指派一組電容器104以取樣及轉移來自積分三角ADC之差動輸入之電荷時實施此轉移。在階段P1中，開關250開啟，而切換單元103中之其他開關全部關閉，此在電容器104上取樣一電荷-C*VREF=-C*(VREFP-VREFM)。在階段P2中，OUTM及OUTP係透過開啟的開關260而短接在一起。區塊103中之其他開關(包括開關210)全部關閉，此確保輸入共同模式不透過電荷轉移而轉移。歸因於圖1(其中迴路濾波器10獲得DAC輸出之負值)中所示之回饋迴路的負號，電荷之轉移為-C*VREF。
本文上述之轉移(對應於圖5a、圖5c及圖5g)係足以涵蓋DAC輸出電壓係在切換單元103之外產生(圖2即為如此)時輪換演算法的所有情形。然而，代替圖5c及圖5g之轉移，可設想兩倍電荷的一轉移，此導致在轉移期間一信雜比改良一因數sqrt(2)。此等電荷轉移係用圖5d及圖5h予以描述。若使用此兩個轉移來代替圖5c及圖5g中所述之轉移，則輸入信號與DAC之間仍遵守按比例調整因數，但是在積分器中實現為2的一增益。可藉由使回饋電容器130之尺寸加倍而將此增益設定回1。
在圖5d及圖5h兩者中，第一階段係與圖5c及圖5g相同，因此在該第一階段結束時，在電容器104上取樣一電荷C*VIN或-C*VREF。在第二階段中，差異在於：代替透過開關260短接電容器104，該等電容器104係連接至與第一階段中相反之電壓(對於圖5d為-VIN，且對於圖5h為+VREF)。經由此連接，在第二階段上經轉移之電荷(其係兩個階段之間載入於電容器104上的電荷差)比電容器短接在一起時多兩倍。此原理係類似於促成美國專利第7102558號「Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter」之原理，該案以引用之方式併入本文中，其中在每一樣本之兩個階段中產生五個位準。
由於可透過圖5c、圖5d、圖5g及圖5h在每一電容器104上實現單倍電荷轉移或雙倍電荷轉移，可使用此性質以藉由在輸入信號電荷轉移或DAC電荷轉移中設定雙倍轉移，而同時分別在DAC電荷轉移或輸入信號電荷轉移上設定單倍電荷轉移而容易地實現1/2或2之增益按比例調整因數。另一用途可簡單地為藉由在每一電荷轉移上設定雙倍轉移(藉由僅使用圖5d及圖5h)而改良信雜比。在雙倍轉移期間，DAC及輸入信號源需能夠供應足夠電流以克服跨電容器104之規則單倍轉移電壓差的兩倍，使得跨各電容器104之電壓仍遵守小於各階段時序的一沈降時間(通常為取樣週期之一半)。
如圖3B中所示，可將一簡單差動電壓源連接至每一級103之參考輸入，且在此情形中，每一級包含由切換控制區塊110控制的一DAC，該切換控制區塊110接收位元串流且因此接收DAC輸入。在此情形中，DAC在其解析度上可被限制於較小的輸出位準數，通常為二(一位元DAC)。此限制係源自每一切換級103需要包含一DAC之事實，且因此即使在相對較少之N級103的情形中，亦唯有簡單的DAC才可實際實施。
圖4可用於在必要地指派至ADC輸入電壓或共模電壓的同時實現一個一位元DAC，以執行二階段按比例調整及增益誤差消除演算法。圖5e及圖5g係展示用於執行C*VREF或-C*VREF之一電荷轉移所需要的開關命令信號，其等對應於可在電容器104上取樣+VREF或-VREF之一1位元DAC的兩個可行輸出位準。圖5e與圖5g兩者之間之唯一差異在於：在第一階段期間開啟的開關係開關240或開關250，其等分別將VREF電壓或-VREF電壓連接至電容器104。
根據美國專利第7102558號「Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter」之教示，圖4亦可用於在必要地指派至ADC輸入電壓或共模電壓的同時實現一個五位準DAC，以執行二階段按比例調整及增益誤差消除演算法。圖5b、圖5e、圖5f、圖5g及圖5h係展示用於執行C*0、C*VREF、C*2VREF、C*(-VREF)及C*(-2VREF)之一電荷轉移所需要開關命令信號，其等對應於可在電容器104上取樣0、+VREF、-VREF、+2VREF或-2VREF之五位準DAC的兩個可行輸出位準。此等開關命令信號係類似於本文中上面所提及並且作為一引用參考包括於本文中的美國專利中所示之開關命令信號。在此情形中，為擁有一適當之按比例調整因數S/R，應使用圖5d以執行ADC輸入信號至電容器104的一指派，使得可實現雙倍電荷轉移並且使得在輸入信號電荷轉移與DAC信號電荷轉移之間不會實現額外的增益因數(該五位準DAC亦能夠經由圖5g及圖5h促成雙倍電荷轉移)。
圖6展示在一特定樣本數期間各電容器對104之指派的一簡單表示。圖6a大致展示在一特定樣本數下N個輸入級之一循環表示的一實例。在圖6a中，級103之數量N等於5，可提供如圖3B中所示之五對(A、B、C、D及E)電容器104。各對電容器係可指派給ADC輸入信號，或參考信號(此處DAC功能係在各輸入級103內執行)，或指派給共模信號(使得該對電容器不貢獻於電荷轉移)。表示用於ADC輸入信號電荷轉移之開關命令的圖可為圖5c及圖5d。表示用於參考或DAC電荷轉移之開關命令的圖可為圖5b、圖5e、圖5f、圖5g及圖5h。表示用於共模指派之開關命令的圖為圖5a。此三種情形之每一者係如圖6中所示用一不同填充圖案以一循環圖式予以表示。例如，在圖6b中，N=5且輸入級係稱為A、B、C、D及E。A、B、C係用於參考或DAC，D係用於信號，且E係未使用。增益按比例調整因數為1/3(輸入信號級數/參考信號級數)。在圖6c之組態中，C係用於參考或DAC，A、B係用於信號，D及E係未使用。增益按比例調整因數為2(在此組態中，輸入級使信號放大)。在圖6b中的第一實例上，電容器對A、B及C係指派給電壓參考輸入，而電容器對D係指派給ADC輸入，且電容器對E係未使用且保持於圖5a中所述之重設狀態。於是ADC輸入與參考輸入之間之增益按比例調整因數(不計算因一單倍或雙倍電荷轉移所致之一潛在增益1/2或2)為1/3。在圖6c中之最後一個實例上，電容器對A、B係指派給ADC輸入，而電容器對C係指派給電壓參考輸入，且電容器對D及E係未使用且保持於圖5a中所述之重設狀態。於是ADC輸入與參考輸入之間之增益按比例調整因數(不計算因一單倍或雙倍電荷轉移所致之一潛在增益1/2或2)為2。
按比例調整因數S/R可為小於1以便確保高階調變器的穩定性，但是其亦可為大於1以便在系統中產生額外增益並且能夠解析積分三角ADC輸入處的較小信號。可在每一轉換內不同地設定指派選擇(及因此設定S/R比率)，使得用相同數量之電容器對可達成多個增益。此係藉由某些電容器對可被停用且因此不貢獻於電荷轉移及不修改S/R比率之事實而促成。在圖6之每一實例中，保持於重設狀態中之電容器不修改按比例調整因數，但是其等可使用於尚待達成另一增益的另一組態中。
圖7展示使用五個電容器對及一按比例調整因數2/3之一DAC獨立輪換演算法的一簡單表示。在此，在任一樣本中，將兩個電容器對指派給一ADC輸入電荷轉移，並且將三個電容器對指派給一參考電荷轉移。在重設狀態(0號樣本)中，所有電容器係連結至VCM(使用圖5a命令)。在第一樣本中，電容器對A及B係指派給ADC輸入，且電容器C、D及E係指派給參考電荷轉移。
在此簡單輪換演算法中，指派在每一樣本中將移位一個單元，使得在如圖7中所示之第二樣本中，電容器B及C將被指派給ADC輸入，且電容器D、E及A將被指派給參考輸入。在五個樣本之後，電容器E及A被指派給ADC輸入，且電容器B、C及D被指派給參考輸入。在此等R+S=5個樣本之後，每一電容器對被指派給ADC輸入恰好S=2次，且被指派給參考輸入R=3次，此確保即使該等電容器呈現失配誤差，亦可在每一電容器對上良好地遵守S/R=2/3比率。若在此組R+S個樣本期間VIN及VREF係視為恆定，則在積分器之輸出處完全消除增益誤差。在R+S個樣本之後，輪換演算法獲得與第一樣本上相同之狀態，並在具有OSR個樣本(通常OSR>>R+S)之整個轉換期間繼續其移位。
若輪換演算法係在並非為R+S之倍數的樣本數之後停止，則將無法消除一較小增益誤差餘數，此作為一第一缺點。此演算法之另一缺點是，在轉換期間可能無法將DAC輸出視為恆定。為克服這兩個缺點，可如同圖8及圖9實現一DAC輸入相依演算法。
圖8a及圖8b展示與圖7中相同的組態(N=R+S=5)及增益按比例調整因數(S/R=2/3)但是其等利用一DAC輸入(或位元串流)相依演算法。存在與DAC位準一樣多的輪換循環。DAC輸入選擇對應於其輸入之輪換循環。對於每一樣本，組態獲得對應之新DAC輸入之循環中的下一狀態。在此實例中，DAC係一簡單的1位元DAC，因此具有兩個可行輸出位準。然而，如圖9中所示，此演算法可在不對解析度施加任何限制之情況下容易地延伸至一多位準DAC。圖8a及圖8b展示一特定位元串流：100010及在此特定位元串流之每一樣本中之相關聯指派的一實例。DAC輸入相依演算法之原理如下：對應每一特定DAC狀態，系統將使用如圖7中所述之一簡單輪換演算法。將存在與可行DAC輸出位準一樣多的循環。
在圖8a及圖8b中，DAC可獲得兩個可行輸入位準：0或1。一旦決定此狀態，切換控制單元110將選擇對應於當前DAC狀態之循環並且使電容器104之指派移位一個單元而作為一簡單之輪換演算法。由於僅有兩個可行DAC輸入狀態，故將從兩個循環中進行選擇。對於第一樣本，DAC輸入狀態為「1」，電容器A及B被指派給一ADC輸入電荷轉移，且電容器C、D及E被指派給一參考輸入電荷轉移。此狀態(稱為「1」狀態)被保存於一記憶體中，使得DAC下次獲得「1」輸入狀態時，演算法將基於此保存狀態而繼續其輪換並且切換至下一狀態。對於第二樣本，DAC輸入狀態為0，故切換控制單元轉變至「0」狀態循環，該「0」狀態循環亦係以與「1」狀態循環相同之指派開始。故在第二樣本中，電容器A及B被指派給一ADC輸入電荷轉移，且電容器C、D及E被指派給一參考輸入電荷轉移。
圖8a表示「1」狀態簡單輪換演算法樣本，且圖8b表示「0」狀態簡單輪換演算法樣本。此等圖之各者展示彼此獨立的一簡單輪換演算法且僅相依於DAC輸入狀態及在此特定DAC輸入狀態下之樣本數。
如圖8a中所示，「1」狀態演算法僅在切換控制區塊110偵測到一「1」狀態時才改變，且在此實例中發生於第五樣本中。在第二、第三及第四樣本期間，由量化器20產生「0」，故此「1」狀態演算法被凍結而使用「0」狀態演算法。
如圖8b中所示，在特定位元串流為100010之情況下，對於DAC輸入，第二、第三及第四樣本全部為「0」狀態。在此情形中，選擇「0」狀態輪換演算法並且在每一樣本上使指派移位一個單元，使得在第四個樣本中，所保存之狀態為：C及D被指派給ADC輸入，且A、B及E被指派給參考輸入。此保存之值僅係對應於等於0的DAC輸入。DAC下次獲得一「0」輸入時，指派將切換至此保存狀態之後的下一個狀態且遵循該簡單輪換演算法。此在第六個樣本上展示，其中DAC輸入狀態為「0」且於是指派為：D及E用於ADC輸入，且A、B及C用於參考輸入。
一旦「0」狀態及「1」狀態已完全完成其等獨立輪換演算法，則積分器中的增益誤差被消除，因為在此等演算法期間，DAC輸入係穩定的(此係滿足消除此增益誤差之準則)。若DAC具有超過兩個位準，則該演算法可容易地擴展，每一輸入級可具有其自身之輪換演算法循環，且具有其自身之記憶體以在切換至另一循環之前保存最後狀態。
若DAC之每一輸入級所獲得之樣本數不是R+S之倍數，則增益誤差將係每一獨立輪換演算法循環因未完全執行而產生的餘數之一函數。若nlev*(R+S)<<OSR(其中nlev係DAC之可行輸入狀態數)，則此餘數通常較小。
圖9描述具有任意解析度之一DAC相依輪換演算法的一般情形，且同時設想任意輪換演算法。此圖表示某一樣本k中任一DAC輸入狀態X與樣本k+1中下一DAC輸入狀態之間的一轉變。此下一樣本狀態可為X(DAC輸入未改變)或Y，Y係與X不同。在圖式之頂部描繪轉換器及儲存輪換演算法之先前狀態之相關聯記憶體的當前狀態。在此，當前狀態為如下：DAC輸入等於X，且輪換演算法係在「X」狀態循環的位置n處。在記憶體中，對於「X」狀態循環，儲存位置n，因為對於樣本k該轉換器當前係在此位置中。在此吾等亦展示「Y」狀態記憶體之當前狀態係位置m。
當發生從樣本k至樣本k+1之轉變時，DAC輸入獲得由量化器20提供的一新值。此值係為相同的(X)或為不同的(Y)。在圖9之底部描繪該兩種可能性。切換控制區塊110基於此值而選擇「X」狀態演算法或「Y」狀態演算法。
當在樣本k+1中DAC輸入為相同時，DAC相依輪換演算法保持在「X」狀態循環中。於是在此循環中所得到之位置為n+1。應注意，由於此演算法係一循環，該等位置係以某一模數(通常為模數R+S)而相同。與「X」狀態相關聯之記憶體亦移位至位置n+1。由於在樣本開始時未選擇「Y」狀態輪換循環，故與任何其他位置Y(Y係與X不同)相關聯之記憶體不改變。
當在樣本k+1中DAC輸入為不同(DAC輸入等於Y，Y係與X不同)時，DAC相依輪換演算法選擇「Y」狀態演算法。由於在此循環上之最後位置係位置m，故在樣本k+1中位置現在為m+1。應注意，用於「Y」狀態演算法之位置m在樣本k+1之前可能已得到許多樣本。用於「Y」狀態演算法之記憶體現在係更新至位置m+1，且因為該演算法係在「Y」狀態循環中，故用於「X」狀態或任何其他狀態之記憶體未經改變。
在轉換結束時，若DAC相依狀態循環之大部分或全部已部分地或全部地執行其等之輪換，且若每一演算法之每一餘數引起相較於整個轉換期間轉移之總電荷而可忽略之一電荷誤差，則因電容器104失配所致之增益誤差得以大大減少或消除。在簡單移位循環演算法之情形中當nlev*(S+R)<<OSR時通常為如此。
雖然參考本發明之例示性實施例描繪、描述並且定義本發明之實施例，但是此等參考並不暗示對本發明之限制，且不可推斷出此類限制。如熟悉相關技術並且受益於本發明之一般技術者所瞭解，所揭示之標的在形式及功能上可具有相當多的修改、變更及等效物。本發明之所描繪及所描述之實施例僅為實例，且並非窮舉本發明之範圍。
10．．．迴路濾波器
20．．．量化器
30．．．DAC
100．．．前端級
101．．．輸入切換單元
102．．．輸入級
103．．．切換輸入級
104a/104b．．．電容器
105a/105b/105c．．．開關
106a/106b．．．開關
107a/107b．．．開關
108a/108b．．．開關
109a/109b．．．開關
110．．．切換控制單元
130a/130b．．．電容器
140．．．差動運算放大器
210a/210b．．．開關
220a/220b．．．開關
230a/230b．．．開關
240a/240b．．．開關
250a/250b．．．開關
260．．．開關
A/B/C/D/E．．．輸入級/電容器對
C1．．．電容器
OUTP．．．輸出
OUTM．．．輸出
VCM．．．共模電壓
VINP．．．差動輸入信號
VINM．．．差動輸入信號
VREFP．．．差動參考信號
VREFM．．．差動參考信號
圖1A展示一積分三角類比轉數位轉換器的一般性方塊圖；
圖1B展示圖1A之具有三階迴路及單一位元之DAC的一積分三角類比轉數位轉換器之典型量化雜訊分佈對輸入信號與參考信號之比率；
圖2展示在使用執行增益按比例調整及增益誤差消除之二階段演算法之一積分三角ADC中使用的一差動電壓前端級之一般性實施例；
圖3A展示在使用執行增益按比例調整及增益誤差消除之二階段演算法之一積分三角ADC中使用的一差動電壓前端級之一第一更詳細實施例；
圖3B展示在使用執行增益按比例調整及增益誤差消除之二階段演算法之一積分三角ADC中使用的一差動電壓前端級之一第二更詳細實施例，其中參考電壓係直接連接至切換輸入級且其中該等切換輸入級內部地執行ADC功能；
圖4展示一切換輸入級單元的一典型實施例，該切換輸入級單元在待取樣於單位電容器之不同可行類比輸入電壓之中進行選擇；
圖5a至圖5h展示開關命令的不同時序圖，該等開關命令對應於執行增益按比例調整及增益誤差消除之二階段演算法中之輸入級中的每一可行電荷轉移；
圖6展示輸入切換級之狀態的一循環表示以及每一級之可行狀態的不同實例(在此表示中，輸入級數係限制為5)；
圖7展示執行二階段增益按比例調整及增益誤差消除之一輪換演算法的一實例，其係不取決於DAC輸入級；
圖8a及圖8b展示執行二階段增益按比例調整及增益誤差消除之一輪換演算法的另一實例，其係取決於DAC輸入級；及
圖9展示取決於DAC狀態(DAC輸入相依演算法)並且執行增益按比例調整及增益誤差消除之輪換演算法的狀態圖。
100．．．前端級
101．．．輸入切換單元
105a/105b/105c．．．開關
109a/109b．．．開關
110．．．切換控制單元
130a/130b．．．電容器
140．．．差動運算放大器
VCM．．．共模電壓
VINP．．．差動輸入信號
VINM．．．差動輸入信號
VREFP．．．差動參考信號
VREFM．．．差動參考信號
Claims (32)
- 一種積分三角調變器，其包含：複數個電容器對；複數個開關，其等用於將來自該複數個電容器對的任一對電容器選擇性耦接至一輸入信號或一參考信號，其中該參考信號係藉由至少一數位轉類比轉換器而提供；及控制構件，其係可操作以透過該等開關控制取樣以在兩個階段中執行一電荷轉移，其中任一對電容器可經選擇以指派給該輸入信號或該參考信號，其中在複數個電荷轉移之後，藉由循環地輪換該等電容器對而執行一增益誤差消除，使得在一輪換循環之後，每一電容器對係已指派給該輸入信號達一第一預定次數且亦係已指派給該參考信號達一第二預定次數，及其中該數位轉類比轉換器為一單一位元數位轉類比轉換器或一多位元數位轉類比轉換器，其中該數位轉類比轉換器之每一輸入值控制與各別電容器對相關之該輸入信號及該參考信號的一相關輪換順序，使得對於該同一個數位轉類比轉換器及連續樣本之輸入值而言，根據一預先定義的輪換循環順序，該輸入信號係連續地被指派給該複數個電容器對中的不同電容器對，且該參考信號係連續地被指派給該複數個電容器對中各別其他的電容器對。
- 如請求項1之積分三角調變器，其進一步包含用於將一共模電壓選擇性耦接至一經選擇之電容器對的開關。
- 如請求項2之積分三角調變器，其包含複數個輸入級，每一級包含一電容器對相關聯之開關並且接收該輸入信號、該參考信號及該共模電壓。
- 如請求項3之積分三角調變器，其中每一輸入級(102)包含用於一各別參考信號之一數位轉類比轉換器(DAC)。
- 如請求項1之積分三角調變器，其進一步包含記憶體構件，該記憶體構件係用於儲存關於每一數位轉類比轉換器輸入值的一各別指派狀態。
- 如請求項2之積分三角調變器，其中對於一電荷轉移，在一充電階段期間，一輸入信號或參考信號係耦接於一對電容器之一側上，且共同接地電位係耦接於該對電容器的另一側上，且在一轉移階段期間，該對電容器之該一側係彼此連接或與一反相輸入信號或參考信號耦接。
- 如請求項2之積分三角調變器，其中對於一零電荷，在一充電階段期間，該對電容器之一側係彼此連接，且該共同接地電位係耦接於該對電容器的另一側上，且在一轉移階段期間，該對電容器之該一側係再次彼此連接。
- 如請求項1之積分三角調變器，其包含超過兩對之電容器，其中一增益係藉由指派給該輸入信號之電容器對數與指派給該參考信號之電容器對數的一比率而達成。
- 如請求項6之積分三角調變器，其包含透過一可控制之切換網路而與該等輸入級之輸出耦接的一差動運算放大器。
- 如請求項9之積分三角調變器，其進一步包含第一回饋 電容器及第二回饋電容器，其等可經選擇性切換成該差動放大器的一負回饋迴路或正回饋迴路。
- 一種在使用複數個電容器對之一積分三角調變器中執行一電荷轉移的方法，該方法包含：提供複數個電容器對，該複數個電容器對之每一對可以被指派給一輸入信號及一參考信號，其中該參考信號係藉由至少一數位轉類比轉換器而提供；藉由用至少一電容器對取樣該輸入信號及用至少另一電容器對取樣該參考信號的並行組合而執行一取樣；為一隨後取樣輪換該等電容器對，使得在複數個取樣之後執行一增益誤差消除，其中在一輪換循環之後，每一電容器對係已指派給該輸入信號達一第一預定次數且亦係已指派給該參考信號達一第二預定次數，其中該數位轉類比轉換器為一單一位元數位轉類比轉換器或一多位元數位轉類比轉換器，其中該數位轉類比轉換器之每一輸入值控制與各別電容器對相關之該輸入信號及該參考信號的一相關輪換順序，使得對於連續樣本之該等相同輸入值而言，根據一預先定義的輪換循環順序，該輸入信號係連續地被指派給該複數個電容器對中的不同電容器對，且該參考信號係連續地被指派給該複數個電容器對中各別其他的電容器對。
- 如請求項11之方法，其中：在一第一樣本期間，使用一第一電容器對以在一充電階段及轉移階段中取樣一輸入信號，並且使用一第二電 容器對以在與該輸入信號並行之一充電階段及轉移階段中取樣一參考信號；在一隨後樣本期間，使用該第二電容器對以在一充電階段及轉移階段中取樣一輸入信號，並且使用該第一電容器對以在與該輸入信號並行之一充電階段及轉移階段中取樣一參考信號。
- 如請求項12之方法，其進一步包含將每一對電容器與下列之一者耦接：一正輸入信號線、一負輸入信號線、一正參考信號線、一負參考信號線及一共同接地電位。
- 如請求項11之方法，其中對於一電荷轉移，在一充電階段期間，將該輸入信號或該參考信號連接於一對電容器的一側上，否則該對電容器之該一側係與一共同接地電位耦接，且在一轉移階段期間，將該對電容器之該一側彼此連接或將該一側與一反相輸入信號或參考信號耦接。
- 如請求項11之方法，其中對於一零電荷轉移，在一充電階段期間，將一對電容器之一側彼此連接，且將該共同接地電位連接於該對電容器的另一側上，且在一轉移階段期間，將該對電容器之該一側再次彼此連接。
- 如請求項11之方法，其包含：在一第一樣本期間，從複數個電容器對中選擇一第一子集之電容器對以用於在一充電階段及轉移階段中取樣一輸入信號，並且從該複數個電容器對之剩餘電容器對 中選擇一第二子集以用於在與該輸入信號並行之一充電階段及轉移階段中取樣一參考信號；根據該預先定義的輪換循環順序為隨後之取樣重複該等步驟。
- 如請求項16之方法，其中該第一子集包含複數個電容器對，且該第二子集包含該超過兩個之電容器對中的該等剩餘電容器對。
- 如請求項16之方法，其中藉由指派給該輸入信號之電容器對數與指派給該參考信號之電容器對數的一比率而達成一增益。
- 一種積分三角調變器，其包含：複數個電容器對；複數個開關，其等用於將來自該複數個電容器對的任一對電容器選擇性耦接至一輸入信號或一參考信號；及控制構件，其係可操作以透過該等開關控制取樣以在兩個階段中執行一電荷轉移，其中任一對電容器可經選擇以指派給該輸入信號或該參考信號，若干開關，其用於將一共模電壓選擇性耦接至一經選擇之電容器對，及其中在複數個電荷轉移之後，藉由循環地輪換該等電容器對而執行一增益誤差消除，使得在一輪換循環之後，每一電容器對係已指派給該輸入信號達一第一預定次數且亦係已指派給該參考信號達一第二預定次數，其中對於一電荷轉移，在一充電階段期間，一輸入信號或 參考信號係耦接於一對電容器之一側上，且共同接地電位係耦接於該對電容器的另一側上，且在一轉移階段期間，該對電容器之該一側係彼此連接或與一反相輸入信號或參考信號耦接。
- 如請求項19之積分三角調變器，其包含一差動運算放大器，其經由一可控制之切換網路與若干輸入級之若干輸出耦合。
- 如請求項20之積分三角調變器，其進一步包含第一回饋電容器及第二回饋電容器，其等可經選擇性切換成該差動放大器的一負回饋迴路或正回饋迴路。
- 一種積分三角調變器，其包含：複數個電容器對；複數個開關，其等用於將來自該複數個電容器對的任一對電容器選擇性耦接至一輸入信號或一參考信號；及控制構件，其係可操作以透過該等開關控制取樣以在兩個階段中執行一電荷轉移，其中任一對電容器可經選擇以指派給該輸入信號或該參考信號，若干開關，其用於將一共模電壓選擇性耦接至一經選擇之電容器對，及其中在複數個電荷轉移之後，藉由循環地輪換該等電容器對而執行一增益誤差消除，使得在一輪換循環之後，每一電容器對係已指派給該輸入信號達一第一預定次數且亦係已指派給該參考信號達一第二預定次數，且其中對於一零電荷，在一充電階段期間，該對電容器 之一側係彼此連接，且該共同接地電位係耦接於該對電容器的另一側上，且在一轉移階段期間，該對電容器之該一側係再次彼此連接。
- 一種在使用複數個電容器對之一積分三角調變器中執行一電荷轉移的方法，該方法包含：提供複數個電容器對，該複數個電容器對之每一對可以被指派給一輸入信號及一參考信號；藉由用至少一電容器對取樣該輸入信號及用至少另一電容器對取樣該參考信號的並行組合而執行一取樣，其中取樣係在兩個階段中執行；為一隨後取樣輪換該等電容器對，使得在複數個取樣之後執行一增益誤差消除，其中在一輪換循環之後，每一電容器對係已指派給該輸入信號達一第一預定次數且亦係已指派給該參考信號達一第二預定次數，其中，在一第一樣本期間，一第一電容器對被使用以在一充電階段及轉移階段中取樣一輸入信號，並且一第二電容器對被使用以在與該輸入信號並行之一充電階段及轉移階段中取樣一參考信號；在一隨後樣本期間，該第二電容器對被使用以在一充電階段及轉移階段中取樣一輸入信號，並且該第一電容器對被使用以在與該輸入信號並行之一充電階段及轉移階段中取樣一參考信號。
- 如請求項23之方法，其進一步包含將每一對電容器與下列之一者耦接：一正輸入信號線、一負輸入信號線、一 正參考信號線、一負參考信號線及一共同接地電位。
- 一種在使用複數個電容器對之一積分三角調變器中執行一電荷轉移的方法，該方法包含：提供複數個電容器對，該複數個電容器對可以被指派給一輸入信號及一參考信號；藉由用至少一電容器對取樣該輸入信號及用至少另一電容器對取樣該參考信號的並行組合而執行一取樣，其中取樣係在兩個階段中執行；為一隨後取樣輪換該等電容器對，使得在複數個取樣之後執行一增益誤差消除，其中在一輪換循環之後，每一電容器對係已指派給該輸入信號達一第一預定次數且亦係已指派給該參考信號達一第二預定次數，其中，對於一電荷轉移，在一充電階段期間，將該輸入信號或該參考信號連接於一對電容器的一側上，否則該對電容器之該一側係與一共同接地電位耦接，且在一轉移階段期間，將該對電容器之該一側彼此連接或將該一側與一反相輸入信號或參考信號耦接。
- 一種在使用複數個電容器對之一積分三角調變器中執行一電荷轉移的方法，該方法包含：提供複數個電容器對，該複數個電容器對可以被指派給一輸入信號及一參考信號；藉由用至少一電容器對取樣該輸入信號及用至少另一電容器對取樣該參考信號的並行組合而執行一取樣，其中取樣係在兩個階段中執行； 為一隨後取樣輪換該等電容器對，使得在複數個取樣之後執行一增益誤差消除，其中在一輪換循環之後，每一電容器對係已指派給該輸入信號達一第一預定次數且亦係已指派給該參考信號達一第二預定次數，其中對於一零電荷轉移，在一充電階段期間，將一對電容器之一側彼此連接，且將該共同接地電位連接於該對電容器的另一側上，且在一轉移階段期間，將該對電容器之該一側再次彼此連接。
- 一種在使用複數個電容器對之一積分三角調變器中執行一電荷轉移的方法，該方法包含：提供複數個電容器對，該複數個電容器對之每一對可以被指派給一輸入信號及一參考信號；藉由用至少一電容器對取樣該輸入信號及用至少另一電容器對取樣該參考信號的並行組合而執行一取樣，其中取樣係在兩個階段中執行；為一隨後取樣輪換該等電容器對，使得在複數個取樣之後執行一增益誤差消除，其中在一輪換循環之後，每一電容器對係已指派給該輸入信號達一第一預定次數且亦係已指派給該參考信號達一第二預定次數，其中兩個以上的電容器對被提供，該方法進一步包含：在一第一樣本期間，從複數個電容器對中選擇一第一子集之電容器對以用於在一充電階段及轉移階段中取 樣一輸入信號，並且從該複數個電容器對之剩餘電容器對中選擇一第二子集以用於在與該輸入信號並行之一充電階段及轉移階段中取樣一參考信號；為隨後之取樣重複該等步驟，其中選擇與一先前經選擇之第一及第二子集不同的另一個第一及第二子集之電容器對。
- 如請求項27之方法，其中該第一子集包含複數個電容器對，且該第二子集包含該超過兩個之電容器對中的該等剩餘電容器對。
- 如請求項27之方法，其中一增益係藉由指派給該輸入信號之電容器對數與指派給該參考信號之電容器對數的一比率而達成。
- 一種在使用複數個電容器對之一積分三角調變器中執行一電荷轉移的方法，該方法包含：提供複數個電容器對，該複數個電容器對之每一對可以被指派給一輸入信號及一參考信號；藉由用至少一電容器對取樣該輸入信號及用至少另一電容器對取樣該參考信號的並行組合而執行一取樣，其中取樣係在兩個階段中執行；為一隨後取樣輪換該等電容器對，使得在複數個取樣之後執行一增益誤差消除，其中在一輪換循環之後，每一電容器對係已指派給該輸入信號達一第一預定次數且亦係已指派給該參考信號達一第二預定次數，其中兩個以上的電容器對被提供，該方法進一步包 含：決定該積分三角調變器中之一數位轉類比轉換器級的一輸出值；對於每一輸出值：在一第一樣本期間，當該數位轉類比轉換器產生該輸出值時，從複數個電容器對中選擇一第一子集之電容器對以用於在一充電階段及轉移階段中取樣一輸入信號，並且從該複數個電容器對之該等剩餘電容器對中選擇一第二子集以用於在與該輸入信號並行之一充電階段及轉移階段中取樣一參考信號；為隨後之取樣重複該等步驟，在該等隨後之取樣期間該數位轉類比轉換器產生該輸出值，其中根據該輸出值之一預定序列而選擇與一先前經選擇之第一及第二子集不同的另一個第一及第二子集之電容器對。
- 如請求項30之方法，其中該第一子集包含複數個電容器對，且該第二子集包含該超過兩個之電容器對中的該等剩餘電容器對。
- 如請求項30之方法，其中一增益係藉由指派給該輸入信號之電容器對數與指派給該參考信號之電容器對數的一比率而達成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US22604909P | 2009-07-16 | 2009-07-16 | |
| US12/832,599 US8223053B2 (en) | 2009-07-16 | 2010-07-08 | 2-phase gain calibration and scaling scheme for switched capacitor sigma-delta modulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201119248A TW201119248A (en) | 2011-06-01 |
| TWI535221B true TWI535221B (zh) | 2016-05-21 |
Family
ID=43128917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099123563A TWI535221B (zh) | 2009-07-16 | 2010-07-16 | 用於切換式電容器積分三角調變器之二階段增益校正及其方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8223053B2 (zh) |
| EP (1) | EP2454816B1 (zh) |
| KR (1) | KR101690564B1 (zh) |
| CN (1) | CN102414989B (zh) |
| TW (1) | TWI535221B (zh) |
| WO (1) | WO2011008928A2 (zh) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9124290B2 (en) | 2012-02-10 | 2015-09-01 | Analog Devices Global | Method and apparatus for separating the reference current from the input signal in sigma-delta converter |
| US8643527B2 (en) * | 2012-02-17 | 2014-02-04 | Analog Devices, Inc. | Switched-capacitor MDAC with common-mode hop regulation |
| KR101351444B1 (ko) * | 2012-03-29 | 2014-01-14 | 김남걸 | 멀티비트 시그마-델타 모듈레이터를 위한 디지털 아날로그 변환기 |
| US8872683B2 (en) * | 2013-02-28 | 2014-10-28 | Si-Ware Systems | Electronic compensation of capacitive micro-machined sensors parasitic modes in force-feedback interface systems |
| US9054731B2 (en) * | 2013-11-06 | 2015-06-09 | Analog Devices Global | Integrator output swing reduction |
| US9197242B2 (en) * | 2013-12-05 | 2015-11-24 | Murata Manufacturing Co., Ltd. | Delta-sigma analog-to-digital converter |
| KR101691714B1 (ko) | 2015-01-05 | 2017-01-09 | 한국기술교육대학교 산학협력단 | 능동 저항을 포함하는 필터 및 이를 이용하는 용량성 마이크로 가속도 센서의 시그마 델타 변조기 리플 평활 회로 |
| ES2624235T3 (es) | 2015-03-26 | 2017-07-13 | Isildak Insaat Taahhut Ticaret Anonim Sirekti | Sistema de fachada cinética |
| US9438266B1 (en) * | 2016-02-10 | 2016-09-06 | Texas Instruments Incorporated | Calibrated-output analog-to-digital converter apparatus and methods |
| US10103744B1 (en) * | 2017-04-12 | 2018-10-16 | Analog Devices Global | Power scaling a continuous-time delta sigma modulator |
| US9866237B1 (en) * | 2017-05-12 | 2018-01-09 | Texas Instruments Incorporated | Low power switched capacitor integrator, analog-to-digital converter and switched capacitor amplifier |
| CN111490787B (zh) * | 2019-01-29 | 2023-07-21 | 江苏润石科技有限公司 | 一种∑-δ调制器及降低非线性和增益误差的方法 |
| US11057047B2 (en) | 2019-05-24 | 2021-07-06 | Microchip Technology Incorporated | Ratiometric gain error calibration schemes for delta-sigma ADCs with capacitive gain input stages |
| KR102081913B1 (ko) * | 2019-07-03 | 2020-04-24 | 관악아날로그테크놀러지스 주식회사 | 델타 시그마 변조기 및 이를 포함하는 아날로그 디지털 변환기 |
| CN111865307B (zh) * | 2020-07-09 | 2022-03-01 | 同济大学 | 噪声整形模数转换器 |
| US11171662B1 (en) | 2020-08-11 | 2021-11-09 | Analog Devices, Inc. | Analog-to-digital conversion circuit with improved linearity |
| US11405046B2 (en) * | 2020-08-11 | 2022-08-02 | Analog Devices, Inc. | Low-noise switched-capacitor circuit |
| US11177821B1 (en) | 2020-08-11 | 2021-11-16 | Analog Devices, Inc. | Analog-to-digital converter with auto-zeroing residue amplification circuit |
| US11223368B1 (en) * | 2020-10-02 | 2022-01-11 | Cirrus Logic, Inc. | Inter-channel crosstalk and non-linearity reduction in double-sampled switched-capacitor delta-sigma data converters |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9209498D0 (en) | 1992-05-01 | 1992-06-17 | Univ Waterloo | Multi-bit dac with dynamic element matching |
| US6788131B1 (en) | 2003-05-15 | 2004-09-07 | Feature Integration Technology Inc. | Bandgap circuit for generating a reference voltage |
| US7046046B2 (en) | 2004-03-23 | 2006-05-16 | Microchip Technology Incorporated | Switched capacitor signal scaling circuit |
| US7102558B2 (en) * | 2004-08-20 | 2006-09-05 | Microchip Technology Incorporated | Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter |
| EP1732229B1 (en) * | 2005-06-09 | 2009-10-21 | STMicroelectronics S.r.l. | Single-loop switched-capacitors analog-to-digital sigma-delta converter |
| US7538705B2 (en) | 2006-07-25 | 2009-05-26 | Microchip Technology Incorporated | Offset cancellation and reduced source induced 1/f noise of voltage reference by using bit stream from over-sampling analog-to-digital converter |
| US7492296B1 (en) * | 2007-09-28 | 2009-02-17 | Cirrus Logic, Inc. | Discrete-time programmable-gain analog-to-digital converter (ADC) input circuit with input signal and common-mode current nulling |
| US7994958B2 (en) | 2008-10-23 | 2011-08-09 | Microchip Technology Incorporated | Multi-level feed-back digital-to-analog converter using a chopper voltage reference for a switched capacitor sigma-delta analog-to-digital converter |
-
2010
- 2010-07-08 US US12/832,599 patent/US8223053B2/en active Active
- 2010-07-15 KR KR1020117028064A patent/KR101690564B1/ko active IP Right Grant
- 2010-07-15 CN CN201080018375.0A patent/CN102414989B/zh active Active
- 2010-07-15 WO PCT/US2010/042096 patent/WO2011008928A2/en active Application Filing
- 2010-07-15 EP EP10735390.6A patent/EP2454816B1/en active Active
- 2010-07-16 TW TW099123563A patent/TWI535221B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2011008928A3 (en) | 2011-03-10 |
| WO2011008928A2 (en) | 2011-01-20 |
| EP2454816B1 (en) | 2018-11-28 |
| KR20120032471A (ko) | 2012-04-05 |
| CN102414989A (zh) | 2012-04-11 |
| KR101690564B1 (ko) | 2016-12-28 |
| EP2454816A2 (en) | 2012-05-23 |
| TW201119248A (en) | 2011-06-01 |
| US20110012767A1 (en) | 2011-01-20 |
| CN102414989B (zh) | 2015-03-25 |
| US8223053B2 (en) | 2012-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI535221B (zh) | 用於切換式電容器積分三角調變器之二階段增益校正及其方法 | |
| TWI543544B (zh) | 使用截波器電壓參考之切換式電容器ｓｉｇｍａ－ｄｅｌｔａ調變器的二階段增益校正及按比例調整方案 | |
| US7994958B2 (en) | Multi-level feed-back digital-to-analog converter using a chopper voltage reference for a switched capacitor sigma-delta analog-to-digital converter | |
| US9385740B2 (en) | SAR ADC and method thereof | |
| US10790851B2 (en) | Δ-Σ modulator, Δ-Σ A/D converter, and incremental Δ-Σ A/D converter | |
| JP3852721B2 (ja) | Ｄ／ａ変換器およびデルタシグマ型ｄ／ａ変換器 | |
| US7375666B2 (en) | Feedback topology delta-sigma modulator having an AC-coupled feedback path | |
| US9054733B2 (en) | Quantization noise coupling delta sigma ADC with a delay in the main DAC feedback | |
| US9065477B2 (en) | Linear and DC-accurate frontend DAC and input structure | |
| CN105027448B (zh) | 多电平电容性dac | |
| US20140253355A1 (en) | 4N+1 Level Capacitive DAC Using N Capacitors | |
| US8624767B2 (en) | Electronic device and method for analog to digital conversion according to delta-sigma modulation using double sampling | |
| US11271585B2 (en) | Sigma delta modulator, integrated circuit and method therefor | |
| TW201921843A (zh) | 使用靴帶式開關之五位階切換電容式數位轉類比轉換器(dac) | |
| US20230387928A1 (en) | Linear Multi-Level DAC |