CN111034051A - 使用自举开关的开关电容dac - Google Patents

Abstract

电荷转移数模转换器包括差分基准电压、一对电容器和包括短路开关的开关。所述开关被配置为在连续阶段开关以产生穿过所述电容器的电荷转移，以生成对应于数字输入的输出。根据所述数字输入选择在每个阶段激活和停用的特定开关。所述一对电容器中的每个电容器连接到用于所述输出的相应引脚。所述短路开关被配置为使所述一对电容器短路以在所述电容器第一侧上产生零差分电荷。所述短路开关用自举电路实现为在激活所述短路开关时保持所述电容器第一侧的恒定共模电压。

Description

使用自举开关的开关电容DAC

优先权

本申请要求2017年9月28日提交的美国临时专利申请第62/564,770号的优先权，该申请的内容以全文并入本文。

技术领域

本公开涉及数字至模拟转换，并且更具体地，涉及使用自举开关的五电平开关电容数字至模拟转换器(DAC)。

背景技术

模数转换器(ADC)目前广泛用在消费者电子器件、工业应用等。通常，模数转换器包括用于接收模拟输入信号并且输出与模拟输入信号成比例的数字值的电路。该数字输出值通常为并行字或串行数字位串的形式。存在许多类型的模数转换方案，诸如电压至频率转换、电荷重分布、増量调制以及其他。通常，这些转换方案中的每一个均具有其优点和缺点。越来越多使用的一种类型的模数转换器是基于开关电容器的sigma-delta转换器。此类转换器可在反馈中利用若干电荷转移DAC。

发明内容

本公开的实施方案包括电荷转移DAC，该电荷转移DAC可包括差分基准电压、一对电容器和包括短路开关的开关。开关可被配置为在连续阶段开关以生成穿过电容器的电荷转移，以生成对应于数字输入的输出，其中根据数字输入选择在每个阶段激活和停用的特定开关。该一对电容器中的每个电容器可连接到用于输出的相应引脚。短路开关可被配置为使该一对电容器短路以在电容器第一侧上产生零差分电荷。短路开关可用自举电路实现为在激活短路开关时保持电容器第一侧的恒定共模电压。结合上述实施方案中的任一个，DAC还可包括被配置为提供输入至短路开关中的电压跟随器电路。结合上述实施方案中的任一个，电压跟随器电路可被配置为接收差分基准电压的中点电压作为输入。结合上述实施方案中的任一个，电压跟随器电路可被配置为生成与该对电容器的共模电压匹配的跟随电压。结合上述实施方案中的任一个，电压跟随器电路被配置为提供足够的电流以偏置短路开关的晶体管。结合上述实施方案中的任一个，电压跟随器电路可为连接短路开关与用于差分基准电压的分压器的中点的导线。结合上述实施方案中的任一个，在启动阶段期间，可将差分基准电压的中点电压施加到该一对电容器中的每一个以限定共模电压。结合上述实施方案中的任一个，在启动阶段期间，可将差分基准电压的差分节点施加到该一对电容器以限定共模电压。结合上述实施方案中的任一个，短路开关可包括被配置为控制输入引脚与输出引脚之间连接的晶体管，输入引脚和输出引脚连接到该一对电容器的相应电容器。结合上述实施方案中的任一个，输入引脚和输出引脚可与自举电路隔离。结合上述实施方案中的任一个，自举电路可被配置为控制晶体管的栅极以控制输入引脚与输出引脚之间的连接。结合上述实施方案中的任一个，DAC还可包括被配置为提供输入至短路开关中的电压跟随器电路。结合上述实施方案中的任一个，短路开关可包括被配置为控制该一对电容器的相应电容器之间连接的晶体管。结合上述实施方案中的任一个，从电压跟随器电路到短路开关中的输入可被配置为输入到自举电路中并且与输出隔离。结合上述实施方案中的任一个，短路开关可包括被配置为控制输入引脚与输出引脚之间连接的晶体管，输入引脚和输出引脚连接到该一对电容器的相应电容器。结合上述实施方案中的任一个，ADC可包括连接差分基准电压的中点与输入引脚和输出引脚的复位开关，其中复位开关被配置为在复位阶段期间被接合以将输入引脚和输出引脚的电压均衡至差分基准电压的中点。结合上述实施方案中的任一个，短路开关可被配置为保持电容器第一侧上差分输入的对称性。结合上述实施方案中的任一个，对称性可由在电容器的每个第一侧处的相同阻抗限定，以使得当启用短路开关时差分电荷在电容器开关期间保持恒定。

本公开的实施方案可包括ADC，该ADC包括处于反馈配置的DAC的上述实施方案中的任一个。DAC可被配置为向模拟回路滤波器提供反馈，滤波器被配置为接收模拟电压输入并且输出至量化器。量化器可被配置为输出比特流并且输出至DAC。

本公开的实施方案可包括装置、集成电路、芯片、微控制器、片上系统(SoC)、包括上述DAC的实施方案中的任一个的系统或设备。

本发明的实施方案可包括由上述实施方案的DAC、ADC、装置、集成电路、芯片、微控制器、SoC、系统或设备执行的方法。

附图说明

图1是根据本公开的实施方案的在ADC内实现的nlev电平DAC的图示。

图2是示例性5电平、单电容器对DAC的图示。

图3是根据本公开的实施方案的示例性自举开关的图示。

图4是根据本公开的实施方案的被配置为避免电压输入上的泄漏路径的示例性自举电路的图示。

图5是根据本公开的实施方案的使用修改的自举电路的示例性DAC的图示。

图6是根据本公开的实施方案的使用修改的自举电路和额外的复位开关的示例性DAC的进一步细节的图示。

具体实施方式

图1是根据本公开的实施方案的在ADC 100内实现的nlev电平DAC 112的图示。尽管DAC 112被示为用在ADC 100中，但是DAC 112可用在任何合适的应用中。DAC 112可为多位DAC，包括大于二的任何合适数量的电平(大于1的位数)。在一个实施方案中，DAC分辨率可为5电平。DAC 112可实现为电荷转移DAC。

在一个实施方案中，DAC 112可使用自举开关来实现。DAC 112通过其使用自举开关可被配置为改善建立时间和电荷注入效应。本公开的实施方案可使用自举开关，而不是CMOS开关。因此，可改善线性度、输入电压范围、温度范围和失真。这可能是因为输入电荷注入不再是输入电压的函数，以及因为此类自举开关的栅极电压总是最大化并且不随输入电压而变化。使用自举开关的DAC 112由于DAC开关上的恒定栅源电压(VGS)而导致较低的ADC失真，这使得电荷注入效应导致ADC输出的偏移误差而非失真误差。

在ADC 100中，可接收模拟输入电压102以转换为由输出比特流104表示的数字值。实现ADC 100可包括在模拟域106和数字域108中的表示。ADC 100可使用基于开关电容器的sigma-delta转换器来实现。ADC 100可实现为基于电荷的转换器。ADC 100可包括模拟回路滤波器110、量化器114和DAC 112。模拟回路滤波器110和量化器114可通过模拟电路或数字电路、专用集成电路、现场可编程门阵列或它们的组合的任何合适的组合来实现。DAC 112可根据本公开的教导来实现。

模拟输入电压102可输入为信号U并且被馈送至模拟回路滤波器110。模拟回路滤波器110的输出信号Y可被转发给量化器114，该量化器可被配置为提供表示模拟输入电压102的数字值的输出数字比特流V。V可为多位比特流。V可连接到DAC 112的输入。DAC 112的输出即模拟输出V'(其可为通过DAC的V的模拟转换)可被馈送回模拟回路滤波器110。

如上所述，DAC 112可优选地用多电平DAC来实现。可选择多电平DAC而不是2电平(或1位)DAC，因为此类选择可提高转换器分辨率、诱导较少的量化噪声、诱导更好的调制器稳定性，并且因此提供更好的动态范围和对闲音的更低灵敏度以及更好的失真行为。量化器114的多电平实现是可能的，因为此类实现不需要与DAC 112一样高的准确度。由于DAC112的输出驻留在ADC 100的输入处，所以DAC 112的不准确性被直接传输至输入信号并且可能难以补偿，因为模拟回路滤波器110在其处理期间不能对DAC输出与模拟输入信号进行滤波和解相关。可仅用一对电容器和五个开关来构建五电平固有线性DAC。这例如在美国专利7,102,558B2中示出。

DAC 112内的开关可由任何合适的逻辑、数字电路、模拟电路或它们的任何组合来控制。对DAC 112中开关的控制信号可根据转换的生成速率来设定。

图2是示例性5电平、单电容器对DAC200的图示。DAC 200可部分地实现DAC 112。

DAC 200可包括单对电容器208、210。电容器208、210各自的电容可为Cdac。DAC200可包括输入电压Vref+和Vref-，以及输出电压VDAC+和VDAC-。DAC 200可包括开关202、204、206、212、214。开关202、204、206、212、214可在两个阶段操作。第一阶段可表示为P1，而第二阶段可表示为P2。P1和P2可为非重叠阶段。P1和P2可用在sigma-delta转换器中以采样和转移调制器内的电荷。开关202、214可以以与称为S1的通用控制逻辑信号相同的方式操作。开关204、212可以以与称为S2的通用控制逻辑信号相同的方式操作。开关206可由称为S3的控制逻辑信号操作。在给定阶段中待激活或保持打开的特定开关可取决于DAC的预期输入。在给定阶段，同时仅启用一组开关(S1、S2或S3)，因为其他两个开关可能断开。在每个阶段，所选择的开关可基于待传输的比特流。

表216示出了DAC 200的示例性操作。在sigma-delta转换器中，如果调制器由开关电容器制成，则电容电荷转移DAC诸如DAC 200可用于实现调制器的反馈。五个不同的电平，对应于作为转移的差分电荷的电压差(V_ref+-V_ref-)的+2/+1/0/-1/-2倍Cdac，可分两个阶段声明。在两个阶段中的每一个，可在信号増量调制器中采集一个样品并且执行一次电荷转移。该表示出了对DAC的输入的电压电平。示出了在阶段1针对此类输入转移的电荷，以及在阶段2针对此类输入转移的电荷。还示出了所得的DAC输出。如果电容器对之间没有失配，则在转移的5电平电荷上可能有固有线性DAC性能。

然而，如果开关202、204、206、212、214以CMOS实现为标准CMOS穿栅开关(NMOS和PMOS的并联组合)，则DAC的带宽可在低温和接近VDD/2的Vref共模电压(Vref++Vref-)/2下降低。慢处理角产生动态问题诸如失真。由于针对每个开关的VGS不恒定，因此当开关断开时，电荷注入可能不是线性的。此外，如果开关206(表示S3)在第一次采样时打开，则可能需要适当限定输入共模。因此，为了在大共模范围和大温度范围内保持性能，可能需要针对开关的恒定VGS以及在第一次采样时适当处理输入共模。

图3是根据本公开的实施方案的示例性自举开关300的图示。开关300可用于实现开关202、204、212、214。在一个实施方案中，开关300的进一步修改可用于实现开关206，下面在图4和图5的文本内讨论。

使用自举开关可避免失真。在开关300中，开关SW可为执行开关300的操作的主开关。开关SW可由例如NMOS晶体管来实现。开关300可包括开关M1、M2、M3、M4和M5。开关300可包括自举电容器Cboot。

开关SW可由来自自举电路的剩余部分的逻辑信号控制。开关300的操作可通过控制信号来控制，该控制信号可为“SWon”。Swon的反义可为“SWoff”。当要启用开关300时，SWon可为逻辑1，而SWoff可为逻辑0。当要禁用开关300时，SWon可为逻辑0，而SWoff可为逻辑1。

开关M1、M4和M5可由SWoff控制。开关M2和M3可由SWon控制。开关M1可接地以及连接到Cboot的第一板或第一侧。开关M3可连接到Vin(其连接到图2中Cdac 208的第一板，继而连接到其第二板上的Vdac+)。开关M4可连接到供电电压、VDD以及连接到Cboot的第二板。开关M5、SW和开关M2可连接到公共节点，该公共节点的电压可表示为Vboot。开关M2还可连接到Cboot的第二板。开关M5还可接地。SW可连接Vin和Vout(其连接到图2中Cdac 210的第一板，继而连接到其第二板上的Vdac-)。

开关300的自举部分可被配置为提供取决于Vin的针对SW的栅极电压，以使得VGS恒定并且最大化。当达到该目标时，开关的导通电阻最小化并且不取决于输入电压。在图3中，可在两个阶段执行自举。阶段可非重叠。第一阶段可包括逻辑为0或低的SWon，以及逻辑为1或高的SWoff。第二阶段可包括逻辑为0或低的SWoff，以及逻辑为1或高的SWon。Vboot被示为从接地到(α*VDD+Vin)。

在第一阶段，SWoff为逻辑高，这意味着SW自身断开。在此阶段期间，可将Cboot预充电至最大VDD电压。该预充电可通过M1和M4的开关动作来执行。在预充电阶段，主开关SW通过开关M5驱动SW的栅极接地来保持断开。

在第二阶段，SWon为逻辑高，这意味着SW自身打开。激活M2和M3导致Cboot连接到Vin与SW的栅极两者。这可致使栅极电压Vboot为(VDD+Vin)，因为Cboot的电荷从第一阶段保持基本不变。在该情况下，SW的VGS恒定、最大、并且等于VDD。

在具体实施中，在打开和断开阶段之间可能不完全保持Cboot的电荷。因此，Cboot可能会由于附接至Cboot的开关的寄生电容而遭受损失。充电Cboot的效率可给出为α，并且可在0至1的范围内，其中1表示完全效率。如果Cboot电容值远大于开关的寄生电容，则可使因子α接近于1。电荷转移可受到此类寄生的影响，以使得针对SW的栅极电压Vboot可为(α*VDD+Vin)。自举技术可避免VGS变化，并且使电荷注入恒定并且不随Vin而变化。由于VGS最大化，因此开关的导通电阻(Ron)最小化，并且带宽最大化。可通过减小主开关的宽度来进一步最小化电荷注入，在该情况下，这将通过线性増加Ron来线性减小带宽。

因此，在一个实施方案中，开关202、204、206、212、214中的一个或多个可用图3中所示的自举技术来实现，其中开关的电压Vin可为Vref+或Vref-。

然而，对于开关206使用此类实现可引起使其低效的额外非期望效应。如果根据图M3来实现，则开关3可使开关206非对称，因为Vin和Vout上的寄生电容与在开关206的标准CMOS开关实现中不相等。作为电压跟随器的M3，可引起额外的电荷注入，并且可在电压Vin上引起额外的泄漏电流路径。因此，在一个实施方案中，可对该自举开关实现做出修改以恢复对称性并且避免Vin电压上的任何泄漏路径，以及避免任何额外的电荷注入。在另一个实施方案中，开关206(用于使电容器208、210的表面短路在一起的主开关)，可用修改种类的自举电路来实现，如图4所示。

图4为根据本公开的实施方案的被配置为避免电压输入上的泄漏路径的示例性自举电路400的图示。电路400可修改电路300，如附图所示和下文所述。电路400可为对称的，并且可避免开关M3连接到Vin的影响，如图3所示。

M3可不直接连接到Vin，而是连接到另一个电压Vfollowin。Vfollowin可为对电路400的另一个输入。电压Vin可未由M3修改。在图4中，在SW的打开阶段期间，Vboot电压可等于(α*VDD+Vfollowin)。如果Vfollowin等于Vin，则可以以开关的操作产生相同的Vboot电压。

图5是根据本公开的实施方案的使用修改的自举电路的示例性DAC500的图示。DAC500还可实现DAC 200和DAC 112，DAC 500可包括一个或多个自举开关以实现例如开关506。

开关506也可称为S3，并且可由图4的修改的自举开关400来实现。开关506可对应于图2的S3。开关502、514也可称为S1并且对应于图2的S1而一起开关。开关502、514可由图3的自举开关300来实现。开关504、512也可称为S2并且对应于图2的S2而一起开关。开关502、514可由图3的自举开关300来实现。DAC 500可包括一对电容器508、510，每个电容器的值为Cdac，每个电容器输出至Vdac+和Vdac-。DAC 500可接收输入Vref+和Vref-。开关506可从电压跟随器520的输出接收Vfollowin输入。

在一个实施方案中，DAC 500可包括电压跟随器520。电压跟随器520可为单位増益缓冲器。电压跟随器520可被配置为将其输入不变地转换为其输出。电压跟随器520可表示为电压“跟随器”，因为其输出电压跟随其输入电压。虽然电压跟随器520可提供理想情况下为1的电压増益，但是其可提供电流提升。电压跟随器520可被配置为防止部分DAC 500从连接到其输入的DAC 500的加载部分接收其输出。电压跟随器520可用运算放大器和从其输出到其输入的反馈回路来实现。

在一个实施方案中，电压跟随器520可具有来自分压器的中点的电压作为其其他输入(与反馈回路相比)。中点电压可给出为VCMVref＝((Vref+)+(Vref-)/2)。分压器可包括串联在一起的电阻器516、518。电阻器516、518可具有匹配的阻抗。分压器可连接在Vref+和Vref-之间。在各种实施方案中，可使用向电压跟随器520提供分压的其他具体实施。

对于开关506，连接到电容器508的电压可为第一输入或Vin。连接到电容器510的电压可为第二输入或Vout。在一个实施方案中，电压跟随器520可被配置为输出表示跟随电压的表示为Vfollow_in的电压。在另一个实施方案中，Vfollow_in可为对开关506的额外的第三输入。在又一个实施方案中，开关506可用修改的自举电路来实现。Vfollow_in可用作对开关506的自举电路的输入。例如，Vfollow_in可用作图4中的M3开关对开关506的自举电路的输入。

在一个实施方案中，电压跟随器520可被配置为提供足够的电流以偏置开关506中的Vfollow_in。Vfollow_in可与电容器508、510的Vref+和Vref-的共模电压处于相同的电压。在另一个实施方案中，电压跟随器520可被连接到生成中点电压的电阻分压器的简易导线替换。该配置对于尺寸和功率消耗优化是优选的，但是如果与sigma-delta调制器的P1或P2阶段相比中点电压建立时间长，则可影响带宽。

开关506可被配置为使电容器508、510短路在一起，因为这些分别连接到Vin和Vout。这可产生零差分输入电压。然而，电容器508、510的顶板可具有高阻抗。因此，在没有本公开的实施方案的特征的情况下，共模可由于在开关打开的情况下需要输入电流而下降。相比之下，自举开关506可不具有从电容器508、510汲取的电流，但是在开关506打开时可保持共模。因此，当开关508打开时，可避免电容器510、506上的电荷损失，同时仍使用自举。

根据本发明的教导，在启用输入开关506之前，应适当限定短路开关506的Vin和Vout，因为这些电压在S3打开的阶段期间基本上为高阻抗。在一个实施方案中，可通过具有启用S1或S2的第一阶段并且然后对S3的Vin和Vout充电来确保这一点，以使得当电容器通过S3短路时限定电容器的输入处的共模电压。

图6是根据本公开的实施方案的使用改进的自举电路和额外的复位开关的示例性DAC 600的进一步细节的图示。否则，可根据图5的DAC 500来实现DAC 600。

DAC 600可包括复位开关602和复位开关604，每个复位开关连接在Vfollow_in与Vin和Vout的相应触点之间。复位开关602、604可实现为例如CMOS开关。可在第一阶段(通常为ADC的复位阶段)启用复位开关602、604，以使得在该复位阶段期间电压Vin和Vout等于Vfollowin。可在剩余操作期间禁用或打开复位开关602、604。此外，可周期性启用复位开关602、604以移除或以其他方式解决泄漏电流。此外，每当S3打开时，可启用复位开关602、604。该具体实施还适当限定了开关506的共模((Vin+Vout)/2)，并且如果在ADC的复位阶段启用S3，则避免以浮动共模进行开关。

尽管上文已描述了示例实施方案，但在不脱离这些实施方案的实质和范围的情况下，可由本公开进行其他变型和实施方案。

Claims (16)

1.一种装置，包括：

电荷转移数模转换器(DAC)，所述DAC包括：

差分基准电压；

一对电容器；

多个开关，所述多个开关包括短路开关；并且

其中：

所述多个开关被配置为在连续阶段开关以生成穿过所述电容器的电荷转移，以生成对应于数字输入的输出，其中根据所述数字输入选择在每个阶段激活和停用的特定开关；

所述一对电容器中的每个电容器连接到用于所述输出的相应引脚；

所述短路开关被配置为使所述一对电容器短路以在所述电容器第一侧上产生零差分电荷；并且

所述短路开关用自举电路来实现，以在激活所述短路开关时保持所述电容器第一侧的恒定共模电压。

2.根据权利要求1所述的装置，还包括被配置为提供输入至所述短路开关中的电压跟随器电路。

3.根据权利要求2所述的装置，其中所述电压跟随器电路被配置为接收所述差分基准电压的中点电压作为输入。

4.根据权利要求2-3中任一项所述的装置，其中所述电压跟随器电路被配置为生成与所述一对电容器的共模电压匹配的跟随电压。

5.根据权利要求2-4中任一项所述的装置，其中所述电压跟随器电路被配置为提供足够的电流以偏置所述短路开关的晶体管。

6.根据权利要求2-5中任一项所述的装置，其中所述电压跟随器电路为导线，所述导线连接所述短路开关与用于所述差分基准电压的分压器的中点。

7.根据权利要求1-6中任一项所述的装置，其中在启动阶段期间，将所述差分基准电压的中点电压施加到所述一对电容器中的每一个以限定所述共模电压。

8.根据权利要求1-7中任一项所述的装置，其中在启动阶段期间，将所述差分基准电压的差分节点施加到所述一对电容器以限定所述共模电压。

9.根据权利要求1-8中任一项所述的装置，其中：

所述短路开关包括被配置为控制输入引脚与输出引脚之间连接的晶体管，所述输入引脚和所述输出引脚连接到所述一对电容器中的相应电容器；

所述输入引脚和所述输出引脚与所述自举电路隔离。

10.根据权利要求9所述的装置，其中所述自举电路被配置为控制所述晶体管的栅极以控制所述输入引脚与所述输出引脚之间的所述连接。

11.根据权利要求1-10中任一项所述的装置，其中：

所述装置还包括被配置为提供输入至所述短路开关中的电压跟随器电路；

所述短路开关包括被配置为控制所述一对电容器中的相应电容器之间连接的晶体管；并且

从所述电压跟随器电路到所述短路开关中的输入被配置为输入到所述自举电路中并且与所述输出隔离。

12.根据权利要求1-11中任一项所述的装置：

其中所述短路开关包括被配置为控制输入引脚与输出引脚之间连接的晶体管，所述输入引脚和所述输出引脚连接到所述一对电容器中的相应电容器；并且

还包括复位开关，所述复位开关连接所述差分基准电压的中点与所述输入引脚和所述输出引脚，其中所述复位开关被配置为在复位阶段期间被接合以将所述输入引脚和所述输出引脚的电压均衡至所述差分基准电压的所述中点。

13.根据权利要求1-12中任一项所述的装置，其中所述短路开关被配置为保持所述电容器第一侧上差分输入的对称性。

14.根据权利要求13所述的装置，其中所述对称性由在所述电容器的每个第一侧处的相同阻抗限定，以使得当启用所述短路开关时，差分电荷在所述电容器开关期间保持恒定。

15.一种方法，包括权利要求1-14所述装置中的任一个的操作。

16.一种模数转换器，包括权利要求1-14所述装置中的任一个。

Images