CN107104669B - 采样电压的集成电路、方法和系统 - Google Patents
采样电压的集成电路、方法和系统 Download PDFInfo
- Publication number
- CN107104669B CN107104669B CN201710085504.1A CN201710085504A CN107104669B CN 107104669 B CN107104669 B CN 107104669B CN 201710085504 A CN201710085504 A CN 201710085504A CN 107104669 B CN107104669 B CN 107104669B
- Authority
- CN
- China
- Prior art keywords
- voltage
- circuit
- vdd
- sampling
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
- H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明涉及VDD参考采样。提供电压采样电路,可在输入电压采样期间直接连接到开关电路的非零电源电压VDD,设定共模电压,而不使用由参考电压产生电路产生的基准电压,并且不需要共模缓冲电路。电压采样电路可用于运算放大器输入级,诸如用于流水线ADC电路,或比较器电路。还提供SAR ADC电路,包括控制电路、电压采样电路、电容器阵列和比较器电路,用于比较从电荷再分发产生的输出。电压采样电路的效率可以使得增加的功率,避免泄漏,增加最大输入电压摆幅。在电压采样电路中基准板开关可包括的栅极升压设备或厚氧化物I/O设备。该设备可以包括n沟道场效应晶体管或高阈值电压p沟道场效应晶体管。
Description
技术领域
本发明涉及一种可在模数转换是特别有用的改进的电压采样电路。
背景技术
模数转换器(ADC)被广泛使用,并且被设计用于采样和进行量化输入电压,通过与参考电压比较。参考电压可以每个表示二进制数据值。电容器充当存储器元件以保持所采样的输入电压进行处理。常规逐次逼近(SAR)ADC是一种数据转换器的一种类型,虽然其他是可能的,包括流水线型ADC。共同转让的美国专利6,667,707B2,其中描述了一种用于SARADC的基于地面的电压采样方法,其中采样电容器的基准板在采样期间连接到地,在此通过引用以其整体并入。共同转让的美国专利7,167,121B2描述分割参考电压采样,以对于SARADC在正电源电压VDD和接地之间产生参考电压,在此通过引用以其整体并入。
发明内容
本发明人已经认识到,除其他事项外,所使用的电压采样电路的具体的改进,例如在模数转换器是可能的。本文件描述了一种SAR ADC采样电路,该电路使用非零电压电源VDD作为共模电压,用于电压采样。这种方法可改进供电效率,诸如经过产生具有连续工作的共模电压发生器电路的共模电压。
该采样电路设计可以进一步实现多种优点。例如,它可以减少或消除基于地面采样方法的泄漏的担忧,诸如不需要共模升压电路。这种方法可允许更大的可用电压摆动,例如,VDD±VDD,取代VDD/2±VDD/2,从而潜在地加倍ADC输入电压范围。由于VDD可在电路中容易获得,就像地面,如本文所述设计的ADC可还适合于被动采样,以及因而超低功耗应用。
在一个示例中,用于采样电压的集成电路可包括多个开关电路,每个在采样阶段经由各自的基准开关电连接相应电容的相应基准板到非零电源电压VDD,并经由各自的输入开关电连接所述电容器的相应输入板到相应的输入电压,以及在保持阶段,保持电容器的采样电压。
在一个例子中,电压采样方法可以包括,在采样阶段中使用多个开关电路的每个,通过基准开关电连接电容器的基准板到非零电源电压VDD,和通过输入开关电连接电容器的输入板到输入电压的。在保持阶段,开关电路可以保持每个电容器采样的电压。
在一个例子中,系统可以包括装置,用于采样和保持多个数字电压,每个相对于非零电源的共模电压VDD测量,以及装置,用于执行如下至少一个的模数数据:(a)输入电压之一和(b)两个输入电压之间的差。
此概述旨在提供本专利申请的主题的概述。它并非意在提供本发明的排他性或穷尽的说明。详细的描述包括提供关于本专利申请进一步的信息。
附图说明
在附图中,附图不一定按比例绘制,相同的标号可以描述在不同的视图类似的组件。就像后缀字母数字可能代表着不同的情况下,类似的是不同的组件。附图通常以举例的方式示出,而不是以限制的方式,各种实施例讨论了本文件。
图1示出SAR ADC 100的示例的功能框图。
图2表示基于差分输入开关电容器SAR ADC 200的示例的功能框图。
图3示出开关电容器电路实施方式202的示例,如用于模数转换。
图4示出电压采样电路400的例子,VDD作为共模电压的采样,诸如用于模数转换。
图5示出具有栅极升压参考板开关的电压采样电路500的示例,诸如用于模数转换。
图6示出具有使用输入/输出(I/O)设备的基准板的电压采样电路600的示例,诸如用于模数转换。
图7示出了使用高阈值电压P沟道设备的基准板开关的电压采样电路700,诸如用于模数转换。
图8示出电压采样方法800的流程图,诸如用于模数转换。
具体实施方式
图1示出SAR ADC 100的示例的功能框图。采样电路102可以在采样阶段采样在节点104和106的输入电压,并在保持阶段保持这些电压,到随后的转换。在转换阶段,比较器电路118可以顺序执行在节点104和106的输入电压与在节点108和110的参考电压的各种加权比较,如能由数模转换器(DAC)电路112产生,诸如基于从控制电路116的一个或多个控制信号114。控制电路116可以包括逐次逼近逻辑,其反复调整DAC电路112的输出以最佳匹配采样的输入差分电压,在给定的分辨率,从而完成离散时间的负反馈回路。SAR ADC可执行二进制搜索,其可以解决每个比较器电路118决定的一个位。控制电路116可以接收每个比较器电路118决策,并相应更新应用到DAC电路112的控制信号114。
图2示出根据示例性差分输入SAR ADC的功能框图切换电容器200。开关电容器电路202可以执行在图1中所示的采样和DAC功能。在采样阶段之后,开关电容器电路202可以一起切换二进制加权电容器阵列的构件,以重新分配存储的电荷。在开关电容电路202中各种电荷再分发产生的在节点204和206的电压可被提供给该比较器电路118。比较器电路118可以执行按位试验序列,其反复管理之前所述的DAC。控制电路116还提供了数字输出信号208,它对应于上次使用的数字字,例如,电容器连接的位的值,其中,在完成SAR之后,提供从模拟输入信号值转换的数字信号值。
图3示出如用于模数转换的开关电容器电路202实施的一个例子。为了说明的清晰,对于4位ADC的开关电容器电路202被示出。第一开关电路302可以包括电容器C1-C4x和开关S1-S4x和S9,用于执行例如由控制信号114指定的DAC值的最显著位的数模转换。电容器C1-C4可能分别有二进制加权电容值C/2,C/4,C/8,C/16。电容器C4x可以具和C4相同的电容,即C/16,所以即电容C 2-C4x之和等于C1的电容。类似的第二开关电路304可以包括C5-C8x和开关S5-S8x和S10,用于执行例如由控制信号114指定的DAC值的最显著位的数模转换。电容器C5-C8可以分别具有二进制加权电容值C/2,C/4,C/8,和C/16。电容器C8x可以具有和C8相同的电容,即C/16,所以C 6-C8x电容之和等于C5的电容。开关S1-S10可以由控制电路116提供的控制信号114来控制。
在采样阶段中,开关S9可以闭合,开关S1-S4x可以连接每一个电容器C1-C4x,以相对于在节点210的共模电压节点采样节点104的输入电压。开关S10可还关闭,开关可连接每个电容器C5-C8x,以相对于在节点210处的共模电压采样在节点106的输入电压。在采样阶段的结束,开关S9和S10可以被打开。在随后的阶段转换时,控制电路116可以基于数据转换算法而设置S1-S4x和开关S5-S8x的各种状态,并监视由比较器电路118提供的信号。
比较器电路118可以在给定的输入电压范围最佳操作。因此ADC可以包括电路以在采样阶段在节点210生成特定共模电压,在比较阶段进行个体比较。在节点210的共模电压可设置为任意的恒定值,如在采样期间在用于两个比较器电路118输入的示例。在节点210的共模电压可设定在电源电压VSS和VDD之间的中间,以便增加或最大化比较器电路118输入信号摆幅。ADC还可使用共同模式缓冲电路,如在采样阶段有助于驱动每个采样转换电容器的基准板到其对应的基准电压,同时采样电容器的输入板连接到输入电压。
参考电压发生器电路和共模缓冲电路的连续功耗可不利得限制ADC在行业的广泛应用。在SAR类型ADC的总功率耗散可以由参考电压发生器电路来支配,尤其是当ADC大部分时间断电,而输入电路保持跟踪所述输入信号。与此相反,当激活时,由比较器电路和切换电路信号的总功率仅是所用的总功率的一小部分。
在一种方法中,分裂参考采样可在采样期间在VDD和地之间生成参考电压。这种方法可不需要共模发生器电路也不需要共模缓冲电路,并且因此可以降低功耗。然而,这种方法可涉及附加电路的复杂性。
在另一种方法中,基于地面的采样电路可以在采样期间连接采样电容器的参考板到地。这种方法可不另外需要共模电压发生器电路和共模缓冲电路,并且因此可以降低功耗。然而,这种方法可涉及附加电路的复杂性,用于提升ADC操作的至少一部分的共模电压。当采样电容的参考板电压摆幅低于地面时,可需要该提升以避免晶体管漏电流。
所述的分割参考采样和基于地面的采样方法可每个适用于被动采样,以便可以完全关闭ADC以节省电力,同时采样电路跟踪输入电压。被动采样对于许多ADC应用是重要的,用于实现超低功耗。然而,这两种方法可潜在地在采样电容器的基准板具有限制的电压摆动。
图4示出具有电源电压(VDD)的电压采样电路400的示例,作为共模电压的采样,诸如用于模数转换。在采样阶段中,第一输入开关402、第二输入开关404、第一基准开关406和第二基准开关408全都关闭。第一电容器412的第一输入410板可以因此在节点104被充电到输入电压,和第二板电容器416的第二输入端414可因此在节点106被充电至输入电压。第一电容器412的第一基准板418可以因此被充电到VDD,而第二电容器416的第二基准板420可以被充电到VDD。比较器电路118(或其他类似的电连接电路)可以从电压采样电路400在节点204和206接收作为其输入的电压,其可每个在采样期间等于VDD,所以在节点210的共模电压也可等于VDD。
电压采样电路400可包括基于差分输入开关电容的SAR ADC200的开关电容电路202的实例的子集,如示于图3。其上半部包括第一开关电路302和其下半部包含第二开关电路304。换句话说,在图4中,在每一个开关电路中仅示出单个电容器,然而多个电容器可以被取代。另外,电压采样电路400可以应用在其它应用中。例如,电压采样电路400可以作为运算放大器电路的输入级。该运算放大器电路可以例如作为流水线ADC电路的输入。在一个例子中,电压采样电路400可以用作比较器电路118的输入级,其可以单独应用在其它应用中。
在保持阶段,第一输入开关402,第二输入开关404、第一基准开关406和第二基准开关408都打开。因此,在示出的电容器的各种板上的多种电压可以都在保持期间保持,诸如用于随后的处理,诸如先前描述的转换阶段。该后续处理可包括在SAR ADC电路中的电荷再分配,由于之前所述的开关重新配置,但其他例子是可能的。
在转换阶段,在节点204和206的电压摆幅可以高于VDD。发生超越供电电压的偏移,可以导致泄漏电流进入甚至损害用于信号处理的集成电路所使用的场效应设备。这些不希望的后果可影响用作电压采样电路400中开关的晶体管,以及在连接的电路的输入级中使用的晶体管,如此前描述的比较器电路118或运算放大器电路。本文件现在具体的解决方案的实施例中,每一个适用于SAR ADC、比较器电路118或之前描述的运算放大器电路,和其它电路设计应用。
图5示出具有栅极升压参考板开关的电压采样电路500的示例,诸如用于模数转换。图4的第一基准开关406和第二基准开关408不必使用单独用常规n沟道场效应晶体管实现,由于潜在损害或晶体管的漏电流。相反,时钟升压电路可以升压非零供应电压VDD,例如,2*VDD的升压电压值,用于施加到开关晶体管的栅极端子。为了清晰起见,例如相对于开关晶体管的源极端产生的额外的VDD被描绘为每个n沟道场效应晶体管510和512的栅极和源极之间的有效电压。图4的每个基准开关406和408因此可以包括n沟道场效应晶体管(例如,510和512),每个从时钟升压电路接收升压电压作为其栅极端子电压,和VDD作为其源极电压端子。这允许电容器的基准板418和420,以围绕VDD共模电压潜在地摆动到VDD正和负,当栅极电压为2*VDD时,没有显著泄漏。
图6示出具有使用输入/输出(I/O)设备的基准板的电压采样电路600的示例,诸如用于模数转换。图4的第一基准开关406和第二基准开关408再次可不使用单独规则n沟道场效应晶体管来实现,由于潜在的损害或晶体管的漏电流。相反,在本实施例中,I/O晶体管610和612用作基准开关。在混合集成电路中使用的I/O晶体管可以具有比其他场效应晶体管较厚的栅极电介质等,以承受其他晶体管较高的栅极电压。在给定电路设计中,I/O设备可运行在和其它晶体管的电压域不同的电压域,例如,在电源电压和时钟的电压可能会更高的域中。因此,I/O电压域可以驱动时钟信号切换晶体管栅极端子,使用比VDD更高的电压IOVDD可能。图4的每个基准开关406和408因此可以包括I/O型n沟道场效应晶体管,每个从时钟电压升压电路接收IOVDD作为其栅极端子,并VDD作为其源极端子电压。这允许该基准板418和电容器420,以从地面潜在摆动到IOVDD,没有显著泄漏的担忧或设备的可靠性。
图7示出了使用高阈值电压P沟道设备的基准板开关的电压采样电路700,诸如用于模数转换。图4的第一基准开关406和第二基准开关408再次可不使用单独规则n沟道场效应晶体管来实现,由于潜在的损害或晶体管的漏电流。相反,图4的每个基准开关406和408可以包括高阈值电压的p沟道场效应晶体管(例如,710和712)。每个p沟道场效应晶体管可具有阈值电压,阈值电压可足够高,使得p沟道场效应晶体管在从地电压到VDD并且至VDD加阈值电压的电压波动期间保持关闭,例如,基本上不导电,即,没有超出通常与p沟道场效应晶体管的弱反转或中等反转操作关联的典型亚阈值电流的显著漏电流。
图8示出电压采样方法800的流程图,如用于模数转换。在802,该方法可包括:在采样阶段,采用第一切换电路,经第一基准开关,将第一参考电容器的第一板电连接到非零电源电压VDD。在804,该方法可以进一步包括:经由第一输入电压开关,将第一输入电容器的第一板电连接至第一输入。
在806,该方法可以进一步包括,使用第二开关电路,经由第二基准开关电连接第二电容器的第二参考板与VDD。在808,该方法可以进一步包括:经由第二输入电压开关,将第二输入电容器的第二板电连接到第二输入端。单独列出操作802-808,并可同时发生。在810,在保持阶段,该方法可以进一步包括:保持在每个电容器采样的电压。在812,在转化阶段,该方法可以进一步包括:执行数据转换,但电压采样方法的该特定应用是可选的。
上述提供的示例每个处理差分输入信号,例如,由两个独立输入电压之间的差表示,诸如节点104和106。然而,系统的原理可更广泛地用于处理单端输入信号,例如,由相对于地的诸如节点104或106的输入电压表示。在图3-7的每个中,例如,所提供的每个电路的一半可以处理单端输入信号,例如输入信号VIN+,如之前所述。同样地,在图8中,关于第一输入电压的操作可对于单端输入信号执行,因此关于适用于差分输入信号的第二输入电压的操作可省略。
每个这些非限制性实施例的可代表它自己,或在各种排列或组合中组合一个或多个其它实施例。
上面的描述包括具体参照附图,附图构成了详细描述的一部分。附图示出,通过可实践本发明的例证,具体实施例的方式。这些实施方案在此也称为为“实施例”。这样的实施例可以包括除了那些示出或元件。然而,发明人还考虑其中只提供显示或描述的那些元素的例子。此外,本发明人还考虑使用中所示的那些元件或描述(或其一个或多个方面)的任何组合或置换例中,任一相对于一特定实施例(或者一个或多个方面体),或相对于其它实施例(或者一个或多个方面)或其描述本文所示。
在本文件和通过引用并入的任何文件之间不一致用法的情况下,本文件的用法起控制作用。
在该文件中,如在专利文件中常见,术语“一”或“一个”的使用,包括一个或一个以上,独立于“至少一个”或“一个或更多个”的任何其他示例或使用。在本文件中,术语“或”用来指非排他的或,使得“A或B”包括“A不是B”,“B不是A”和“A和B”,除非另有表示。在所附的权利要求,术语“包含”和“其中”相应术语“包括”和“其中”的普通英语等效。另外,在下面的权利要求,术语“包含”和“包括”是开放式的,即包括所列元件的元件的系统、设备,物品或过程,除了在权利要求仍被认为在权利要求的范围内。此外,在下面的权利要求中,术语“第一”、“第二”和“第三”等仅被用作标签,并且不旨在以给其数值的对象的要求。本文所描述的方法示例可至少部分机器或计算机实现。
几何术语,如“平行”,“垂直”,“圆”或“方”,不打算绝对需要数学精度,除非上下文另有说明。相反,这样的几何条件允许因制造或同等功能的变化。例如,如果一个元件描述为“圆形”或“一般圆形”,不是正圆形的组件(例如,略呈长方形或者是多边形)仍然由该描述包括。
实例方法可以机器或至少部分计算机实现。一些示例可以包括具有指令编码的计算机可读介质或机器可读介质,其可操作以配置电子设备来执行法如在上述示例中描述的方法。该方法的实施方式包括代码,如微代码,汇编语言代码,高级语言代码等。该代码可以包括用于执行各种方法的计算机可读指令。代码可形成计算机程序产品的部分。此外,在一个例子中,代码可以被有形地存储在一个或多个易失性的,非短暂的,有形的或非易失性计算机可读介质,诸如在执行期间或在其它时间。这些有形计算机可读介质可以例如包括(而不限于)硬盘、可移动磁盘、可移动光盘(例如,压缩盘和数字视频盘)、磁带盒、存储卡或棒、随机存取存储器(RAM)、只读存储器(ROM)和类似物。
上面的描述旨在示例性的,而不是限制性的。例如,上述示例(或其一个或多个方面)可以被用于在相互结合。可使用其他实施例,如由本领域的普通技术人员在回顾上面的描述。摘要被提供以允许读者快速地确定该技术公开的性质。认为它不用来解释或限制权利要求的范围或含义。另外,在上述的详细说明中,各种特征可组合在一起,以使得本公开简洁。这不应理解为意图使该公开特征对于任何权利要求是必不可少的。相反,创造性的主题可以少于所公开的特定实施例的所有特征。至此,以下权利要求在此并入详细说明中作为例子或实施例,其中每个权利要求自己作为单独的实施例。本发明的范围应确定参考所附的权利要求,以及这些权利要求声称的等价物的全部范围。
Claims (22)
1.一种用于采样电压的集成电路,所述集成电路包括:
多个开关电路,其中每个开关电路包括一个或多个电容器,并且每个开关电路被配置为:
在采样阶段期间,经由相应参考开关将一个或多个电容器中的每一个的参考板电连接到非零电源电压VDD,并且经由相应的输入开关将一个或多个电容器中的每一个的输入板电连接到输入电压,以及
在保持阶段期间,保持一个或多个电容器中的每个电容器的采样电压。
2.如权利要求1所述的集成电路,进一步包括:电耦合比较器电路,其在保持阶段之后的转换阶段期间,比较采样电压和参考电压的所选组合,并且提供指示比较结果的比较信号。
3.如权利要求2所述的集成电路,进一步包括逐次逼近常规模数转换器,所述逐次逼近常规模数转换器包括:
包括所述开关电路的数模转换器电路,每个开关电路将相应的输入电压采样到电耦合的二进制加权电容器阵列;和
电耦合的逐次逼近常规控制电路,其在转换阶段期间选择用于比较器电路的参考电压以执行逐位比较的迭代序列,并提供转换输出信号。
4.如权利要求1所述的集成电路,进一步包括:运算放大器,放大多个保持电压,用于电耦合管线模数转换器电路。
5.如权利要求1所述的集成电路,其中,所述参考开关中的至少一个包括n沟道场效应晶体管。
6.如权利要求5所述的集成电路,其中,所述n沟道场效应晶体管具有由时钟升压电路升压的栅极电压。
7.如权利要求6所述的集成电路,其中,至少一个所述参考板上的电压在VDD周围达正和负VDD之一摆动。
8.如权利要求5所述的集成电路,其中,所述n沟道场效应晶体管包括I/O设备,所述I/O设备具有由电平移位器电路电平移位到I/O电源电压的栅极电压,所述I/O电源电压至少等于VDD。
9.如权利要求8所述的集成电路,其中,至少一个所述参考板上的电压在地和所述I/O电源电压之间摆动。
10.如权利要求2所述的集成电路,其中,所述比较器电路的输入对包括I/O设备。
11.如权利要求1所述的集成电路,其中,所述参考开关中的至少一个包括p沟道场效应晶体管,所述p沟道场效应晶体管的阈值电压足够高以使所述p沟道场效应晶体管在电压摆幅期间在地和VDD加上阈值电压之间保持基本上不导通。
12.如权利要求1所述的集成电路,进一步包括:
电耦合比较器电路,其中所述非零电源电压VDD是所述电耦合比较器电路的最大正电源电压。
13.一种采样电压的方法,包括:
使用多个开关电路中的每一个,每个开关电路包括一个或多个电容器,并且每个开关电路在采样阶段期间被配置为经由相应参考开关将相应的一个或多个电容器中的每一个的相应参考板电连接到非零电源电压VDD,并且经由相应的输入开关将相应的一个或多个电容器中的每一个的相应输入板电连接到相应的输入电压,并且
在保持阶段期间,保持相应一个或多个电容器的每个电容器的采样电压。
14.如权利要求13所述的方法,进一步包括:在保持阶段之后的转换阶段期间,使用电连接的比较器电路,比较选择的采样电压和选择的参考电压,以及提供指示比较结果的比较信号。
15.如权利要求14所述的方法,进一步包括通过以下步骤执行逐次逼近常规模数转换:
使用包括所述开关电路的数模转换器电路,用每个相应的开关电路将每个相应的输入电压采样为电耦合的二进制加权电容器阵列;和
在转换阶段期间使用电耦合的逐次逼近常规控制电路,为比较器电路提供参考电压以执行逐位比较的序列并提供比较信号的序列。
16.如权利要求13所述的方法,其中,所述参考开关中的至少一个包括n沟道场效应晶体管。
17.如权利要求16所述的方法,其中,所述n沟道场效应晶体管具有由时钟升压电路升压的栅极电压。
18.如权利要求17所述的方法,其中,至少一个所述参考板上的电压在VDD周围摆动达正和负VDD之一。
19.如权利要求16所述的方法,其中,所述n沟道场效应晶体管包括:I/O设备,其具有由电平移位器电路电平移位的栅极电压到I/O电源电压,所述I/O电源电压至少等于VDD。
20.如权利要求19所述的方法,其中,至少一个所述参考板上的电压在地和所述I/O电源电压之间摆动。
21.如权利要求13所述的方法,进一步包括使用电耦合比较器电路,其中所述非零电源电压VDD是所述电耦合比较器电路的最大正电源电压。
22.一种采样电压的系统,包括:
用于采样和保持多个输入电压的装置,每个输入电压相对于非零电源电压VDD测量;以及
用于执行如下至少一个的模数数据转换的装置:(a)输入电压之一和(b)两个输入电压之间的差。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/048,526 | 2016-02-19 | ||
US15/048,526 US9667266B1 (en) | 2016-02-19 | 2016-02-19 | VDD-referenced sampling |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107104669A CN107104669A (zh) | 2017-08-29 |
CN107104669B true CN107104669B (zh) | 2021-02-19 |
Family
ID=58738438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710085504.1A Active CN107104669B (zh) | 2016-02-19 | 2017-02-17 | 采样电压的集成电路、方法和系统 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9667266B1 (zh) |
CN (1) | CN107104669B (zh) |
DE (1) | DE102017102907B4 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10809792B2 (en) * | 2018-08-16 | 2020-10-20 | Analog Devices, Inc. | Correlated double sampling amplifier for low power |
CN113625034B (zh) * | 2021-07-19 | 2024-05-24 | 杭州知存算力科技有限公司 | 采样电路、采样阵列、存算一体芯片以及电子设备 |
CN113702724A (zh) * | 2021-09-10 | 2021-11-26 | 常州同惠电子股份有限公司 | 消除电荷测试电路漏电流的电路及方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104205645A (zh) * | 2012-03-22 | 2014-12-10 | 美国亚德诺半导体公司 | 适用于模数转换器的参考电路与包括这样参考电路的模数转换器 |
CN102013797B (zh) * | 2009-09-03 | 2015-05-20 | 三星电子株式会社 | 升压电路及包括该升压电路的电子装置和升压方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6667707B2 (en) | 2002-05-02 | 2003-12-23 | Analog Devices, Inc. | Analog-to-digital converter with the ability to asynchronously sample signals without bias or reference voltage power consumption |
US7167121B2 (en) * | 2002-10-16 | 2007-01-23 | Analog Devices, Inc. | Method and apparatus for split reference sampling |
US7271758B2 (en) | 2005-06-29 | 2007-09-18 | Silicon Laboratories Inc. | Gain adjust for SAR ADC |
JP4652214B2 (ja) | 2005-11-18 | 2011-03-16 | 富士通セミコンダクター株式会社 | アナログデジタル変換器 |
US7589659B2 (en) | 2006-07-12 | 2009-09-15 | Analog Devices, Inc. | Successive approximation analog to digital converter |
US7432844B2 (en) | 2006-12-04 | 2008-10-07 | Analog Devices, Inc. | Differential input successive approximation analog to digital converter with common mode rejection |
EP1947729B1 (en) * | 2007-01-17 | 2010-09-22 | Samsung SDI Co., Ltd. | Hybrid battery |
US7782234B2 (en) | 2007-05-31 | 2010-08-24 | Analog Devices, Inc. | Successive approximation analog-to-digital converter with inbuilt redundancy |
JP5050951B2 (ja) | 2008-03-24 | 2012-10-17 | 富士通セミコンダクター株式会社 | 逐次比較型a/d変換器 |
US7821441B2 (en) | 2008-12-19 | 2010-10-26 | Silicon Laboratories Inc. | SAR analog-to-digital converter having variable currents for low power mode of operation |
FR2965427B1 (fr) | 2010-09-28 | 2013-06-21 | St Microelectronics Sa | Convertisseur analogique-numerique a approximations successives compact |
US8279102B2 (en) * | 2010-10-05 | 2012-10-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for analog to digital conversion |
US8344931B2 (en) | 2011-06-01 | 2013-01-01 | University Of Macau | N-bits successive approximation register analog-to-digital converting circuit |
US8922275B2 (en) | 2011-08-17 | 2014-12-30 | Linear Technology Corporation | Common mode input control for switch capacitor amplifier in pipeline analog-to-digital converter |
KR101927272B1 (ko) | 2012-09-27 | 2018-12-11 | 한국전자통신연구원 | 연속 근사 레지스터 아날로그 디지털 컨버터 |
JP6420035B2 (ja) | 2013-01-23 | 2018-11-07 | ルネサスエレクトロニクス株式会社 | パッシブ増幅回路 |
US8994568B2 (en) | 2013-03-01 | 2015-03-31 | Qualcomm Incorporated | Method and apparatus for closed loop control of supply and/or comparator common mode voltage in a successive approximation register analog to digital converter |
-
2016
- 2016-02-19 US US15/048,526 patent/US9667266B1/en active Active
-
2017
- 2017-02-14 DE DE102017102907.9A patent/DE102017102907B4/de active Active
- 2017-02-17 CN CN201710085504.1A patent/CN107104669B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102013797B (zh) * | 2009-09-03 | 2015-05-20 | 三星电子株式会社 | 升压电路及包括该升压电路的电子装置和升压方法 |
CN104205645A (zh) * | 2012-03-22 | 2014-12-10 | 美国亚德诺半导体公司 | 适用于模数转换器的参考电路与包括这样参考电路的模数转换器 |
Also Published As
Publication number | Publication date |
---|---|
DE102017102907A1 (de) | 2017-08-24 |
CN107104669A (zh) | 2017-08-29 |
US9667266B1 (en) | 2017-05-30 |
DE102017102907B4 (de) | 2019-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107070455B (zh) | 混合逐次逼近型寄存器模数转换器及执行模数转换的方法 | |
US10103742B1 (en) | Multi-stage hybrid analog-to-digital converter | |
JP3902778B2 (ja) | アナログディジタル変換回路 | |
US8159382B2 (en) | Low power converter and shutdown SAR ADC architecture | |
CN108574487B (zh) | 逐次逼近寄存器模数转换器 | |
EP2629429B1 (en) | A/D converter and method for calibrating the same | |
EP2047601B1 (en) | Charge domain successive approximation a/d converter | |
US10284213B2 (en) | Analog-to-digital converter reusing comparator for residue amplifier for noise shaping | |
Cho et al. | A 9-bit 80 MS/s successive approximation register analog-to-digital converter with a capacitor reduction technique | |
US8514123B2 (en) | Compact SAR ADC | |
US9300316B2 (en) | Voltage doubling circuit for an analog to digital converter (ADC) | |
CN107104669B (zh) | 采样电压的集成电路、方法和系统 | |
US9716513B1 (en) | Systems and methods for generating a common mode compensation voltage in a SAR ADC | |
CN108023593A (zh) | 用于模拟转换器的参考预充电技术 | |
Zhu et al. | A 2.67 fJ/c.‐s. 27.8 kS/s 0.35 V 10‐bit successive approximation register analogue‐to‐digital converter in 65 nm complementary metal oxide semiconductor | |
CN107017883B (zh) | 模拟数字转换器及用于模拟数字转换器的输入缓冲器 | |
US10439572B1 (en) | Analog-to-digital converter using discrete time comparator and switched capacitor charge pump | |
US10305452B2 (en) | Five-level switched-capacitance DAC using bootstrapped switches | |
CN109995369B (zh) | 模拟至数字转换器及适用于模拟至数字转换器的界面电路 | |
US9935648B1 (en) | Reducing reference charge consumption in analog-to-digital converters | |
WO2011036697A1 (ja) | A/d変換装置、無線装置 | |
US10476513B1 (en) | SAR ADC with high linearity | |
KR102169714B1 (ko) | 초 저전력 및 와이드 레인지 입력 방식의 아날로그-디지털 변환기 | |
Son et al. | A 10-bit 10-MS/s single-ended asynchronous SAR ADC with CDAC boosting common-mode voltage and controlling input voltage range | |
Elkafrawy et al. | Design of a current steering DAC for a high speed current mode SAR ADC |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |